JPH1125588A - ディスクモータ制御回路及びこれを用いたディスク再生装置 - Google Patents
ディスクモータ制御回路及びこれを用いたディスク再生装置Info
- Publication number
- JPH1125588A JPH1125588A JP18765397A JP18765397A JPH1125588A JP H1125588 A JPH1125588 A JP H1125588A JP 18765397 A JP18765397 A JP 18765397A JP 18765397 A JP18765397 A JP 18765397A JP H1125588 A JPH1125588 A JP H1125588A
- Authority
- JP
- Japan
- Prior art keywords
- frequency error
- signal
- circuit
- disk
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】
【課題】 周波数誤差を検出し、その誤差信号に基づい
てディスクモータの正確な速度制御を行うことができる
デスクモータ制御回路及びこれを用いたディスク再生装
置を提供する。 【解決手段】 オフセット印加手段10が定期的に周波
数誤差を取り込み、この周波数誤差がなくなる方向にD
C値を段階的に印加していく。制御出力にオフセットを
段階的に加えるて誤差がなくなるように調整することに
より正確に速度制御を行うことができる。このオフセッ
ト印加回路10は、定期的に周波数誤差検出回路7の出
力を取り込み、その大きさと方向に応じてPLL回路の
ロックが外れない程度のゆっくりした速さで周波数誤差
がなくなる方向にオフセット印加していく。このオフセ
ット印加回路10は、システムコントローラ9でソフト
的に動作させても良いし、ハードウェアで構成しても良
い。
てディスクモータの正確な速度制御を行うことができる
デスクモータ制御回路及びこれを用いたディスク再生装
置を提供する。 【解決手段】 オフセット印加手段10が定期的に周波
数誤差を取り込み、この周波数誤差がなくなる方向にD
C値を段階的に印加していく。制御出力にオフセットを
段階的に加えるて誤差がなくなるように調整することに
より正確に速度制御を行うことができる。このオフセッ
ト印加回路10は、定期的に周波数誤差検出回路7の出
力を取り込み、その大きさと方向に応じてPLL回路の
ロックが外れない程度のゆっくりした速さで周波数誤差
がなくなる方向にオフセット印加していく。このオフセ
ット印加回路10は、システムコントローラ9でソフト
的に動作させても良いし、ハードウェアで構成しても良
い。
Description
【0001】
【発明の属する技術分野】本発明は、CD−ROMやD
VD−ROM等の光ディスクを再生するディスク再生装
置のディスクモータ制御に関するものである。
VD−ROM等の光ディスクを再生するディスク再生装
置のディスクモータ制御に関するものである。
【0002】
【従来の技術】音響機器の分野では、現在、デジタル記
録再生システムが開発されている。このシステムは高密
度で忠実度の高い記録再生を行うため、オーディオ信号
をPCM(Pulse Code Modulation)技術によりデジタル
信号に変換して、例えばディスクや磁気テープなどの記
録媒体に記録し、これを再生する。ディスクにデジタル
データに対応したビット列を形成し、これを光学式に読
み取る様に構成されたCD(Compact Disc)やCD−RO
Mは現在最も普及している。このCDにはアナログオー
ディオ信号を16ビットでPCM化したたデジタルデー
タ(主情報データ)が記憶されている。デジタルデータ
は、8ビットを1シンボルとし、24シンボルを1フレ
ームとし、このフレームが繰り返されてデータが記憶さ
れる。このディスクでは、誤り訂正符号としてクロスイ
ンターリーブ・リードソロモン符号(CIRC:Cross
Interleave Reed-Solomon Code) が用いられている。
録再生システムが開発されている。このシステムは高密
度で忠実度の高い記録再生を行うため、オーディオ信号
をPCM(Pulse Code Modulation)技術によりデジタル
信号に変換して、例えばディスクや磁気テープなどの記
録媒体に記録し、これを再生する。ディスクにデジタル
データに対応したビット列を形成し、これを光学式に読
み取る様に構成されたCD(Compact Disc)やCD−RO
Mは現在最も普及している。このCDにはアナログオー
ディオ信号を16ビットでPCM化したたデジタルデー
タ(主情報データ)が記憶されている。デジタルデータ
は、8ビットを1シンボルとし、24シンボルを1フレ
ームとし、このフレームが繰り返されてデータが記憶さ
れる。このディスクでは、誤り訂正符号としてクロスイ
ンターリーブ・リードソロモン符号(CIRC:Cross
Interleave Reed-Solomon Code) が用いられている。
【0003】ディスクからデータを再生するディスク再
生装置は、ディスクをディスクモータ制御回路及びディ
スクモータによって線速度一定(CLV:Constant Lin
earVelocity)で回転させる。半導体レーザや光電変換
素子などを内蔵した光学式ピックアップ素子は、ディス
クモータで回転されているディスクの内周側から外周側
に向けてリニアトラッキングすることにより、ディスク
に記録されたデータを読み取る。この読み取ったデータ
(電流信号)はアンプに供給される。アンプは、電流信
号を電圧信号としての広帯域の信号(RF信号)に変換
して、データスライス回路に供給する。データスライス
回路は、再生信号を2値化し、例えば、EFM信号とし
てPLL(Phase Locked Loop )回路及び信号処理回路
に供給する。信号処理回路は、EFM信号から同期信号
を分離した後EFM復調し、パリティデータP、Qを含
む32シンボルのデータ成分とサブコードデータ成分と
に分離する。ついで、EFM復調されたデータは、デー
タ処理回路において、PLL回路で生成されたクロック
信号により、メモリへ書き込まれる。メモリから読み出
されたデータは誤り訂正された後、16ビットのデジタ
ルデータとして出力される。再生速度の可変は、システ
ムコントローラが行う。
生装置は、ディスクをディスクモータ制御回路及びディ
スクモータによって線速度一定(CLV:Constant Lin
earVelocity)で回転させる。半導体レーザや光電変換
素子などを内蔵した光学式ピックアップ素子は、ディス
クモータで回転されているディスクの内周側から外周側
に向けてリニアトラッキングすることにより、ディスク
に記録されたデータを読み取る。この読み取ったデータ
(電流信号)はアンプに供給される。アンプは、電流信
号を電圧信号としての広帯域の信号(RF信号)に変換
して、データスライス回路に供給する。データスライス
回路は、再生信号を2値化し、例えば、EFM信号とし
てPLL(Phase Locked Loop )回路及び信号処理回路
に供給する。信号処理回路は、EFM信号から同期信号
を分離した後EFM復調し、パリティデータP、Qを含
む32シンボルのデータ成分とサブコードデータ成分と
に分離する。ついで、EFM復調されたデータは、デー
タ処理回路において、PLL回路で生成されたクロック
信号により、メモリへ書き込まれる。メモリから読み出
されたデータは誤り訂正された後、16ビットのデジタ
ルデータとして出力される。再生速度の可変は、システ
ムコントローラが行う。
【0004】最近のディスク再生装置、例えば、CD−
ROMなどにおいては可変速再生が主流になっている。
可変速再生では、線速度一定(CLV)再生で行われて
いるフレーム同期信号のX’talで作ったクロックに
対する位相誤差の制御(APC)は行われず、周波数誤
差の制御(AFC)だけを行っている。従来から一般に
行われている周波数誤差の制御(AFC)のみによるデ
ィスクモータサーボループは、図5に示す通りである。
ディスクモータ2により回転されているディスク1から
ピックアップ(PU)3によって読み出された電気信号
は、RFアンプ4に入力される。RFアンプ4は、前記
電気信号に基づいてRF信号を生成する。RF信号は、
スライス・PLL回路5に入力される。そして、スライ
ス・PLL回路5のデータスライス回路で2値化されて
EFM(Eight to Fourteen Modulation)信号が生成さ
れる。2値化信号EFMは、スライス・PLL回路5の
PLL回路に送られ、そこでEFM信号に同期したPL
LクロックPLCKが生成される。EFM信号とPLL
クロックPLCKとはCD処理/CD同期検出回路6に
入力されて再生速度に比例した周波数を有するフレーム
同期信号PFCKが生成される。
ROMなどにおいては可変速再生が主流になっている。
可変速再生では、線速度一定(CLV)再生で行われて
いるフレーム同期信号のX’talで作ったクロックに
対する位相誤差の制御(APC)は行われず、周波数誤
差の制御(AFC)だけを行っている。従来から一般に
行われている周波数誤差の制御(AFC)のみによるデ
ィスクモータサーボループは、図5に示す通りである。
ディスクモータ2により回転されているディスク1から
ピックアップ(PU)3によって読み出された電気信号
は、RFアンプ4に入力される。RFアンプ4は、前記
電気信号に基づいてRF信号を生成する。RF信号は、
スライス・PLL回路5に入力される。そして、スライ
ス・PLL回路5のデータスライス回路で2値化されて
EFM(Eight to Fourteen Modulation)信号が生成さ
れる。2値化信号EFMは、スライス・PLL回路5の
PLL回路に送られ、そこでEFM信号に同期したPL
LクロックPLCKが生成される。EFM信号とPLL
クロックPLCKとはCD処理/CD同期検出回路6に
入力されて再生速度に比例した周波数を有するフレーム
同期信号PFCKが生成される。
【0005】フレーム同期信号PFCKは、周波数誤差
検出回路7に入力される。そして、X’talなどを用
いたクロック発生器8からシステムコントローラ9に制
御されて基準周波数のクロック(基準クロック)CKが
生成され、同じ様に周波数誤差検出回路7に入力され
る。周波数誤差検出回路7においてフレーム同期信号P
FCK及び基準クロックCKの周波数が比較され周波数
誤差が生成される。周波数誤差信号は、差はアンプ13
によりディスクモータ2の電力として変換され、ディス
クモータ2を駆動する。なお、前記データスライス回路
で生成されたEFM信号は、前記同期信号を分離した
後、CD処理/CD同期検出回路6のCD処理回路でE
FM復調される。CD処理回路は、EFM復調、誤り訂
正などを行い、デジタルアナログコンバータ、ローパス
フィルタを介してオーディオ信号を出力する。
検出回路7に入力される。そして、X’talなどを用
いたクロック発生器8からシステムコントローラ9に制
御されて基準周波数のクロック(基準クロック)CKが
生成され、同じ様に周波数誤差検出回路7に入力され
る。周波数誤差検出回路7においてフレーム同期信号P
FCK及び基準クロックCKの周波数が比較され周波数
誤差が生成される。周波数誤差信号は、差はアンプ13
によりディスクモータ2の電力として変換され、ディス
クモータ2を駆動する。なお、前記データスライス回路
で生成されたEFM信号は、前記同期信号を分離した
後、CD処理/CD同期検出回路6のCD処理回路でE
FM復調される。CD処理回路は、EFM復調、誤り訂
正などを行い、デジタルアナログコンバータ、ローパス
フィルタを介してオーディオ信号を出力する。
【0006】
【発明が解決しようとする課題】前述のディスクモータ
制御方式では周波数誤差をそのまま制御出力としている
ため、誤差がなくなるとディスクモータに電力が供給さ
れなくなる。しかし、実際の動作では、ある程度の誤差
で生じた制御出力により安定した制御状態となる。その
ため正確な速度制御ができなかった。より正確な速度制
御を得る方法として、アンプのゲインを上げたり、サー
ボループ内に積分器を入れて、誤差を圧縮すること知ら
れているが、これらの方法ではループ特性が2次遅れに
なるためサーボループが不安定になり易いという問題が
あった。本発明は、このような事情によりなされたもの
であり、周波数誤差を検出し、その誤差信号に基づいて
ディスクモータの正確な速度制御を行うことができるデ
ィスクモータ制御回路及びこれを用いたディスク再生装
置を提供する。
制御方式では周波数誤差をそのまま制御出力としている
ため、誤差がなくなるとディスクモータに電力が供給さ
れなくなる。しかし、実際の動作では、ある程度の誤差
で生じた制御出力により安定した制御状態となる。その
ため正確な速度制御ができなかった。より正確な速度制
御を得る方法として、アンプのゲインを上げたり、サー
ボループ内に積分器を入れて、誤差を圧縮すること知ら
れているが、これらの方法ではループ特性が2次遅れに
なるためサーボループが不安定になり易いという問題が
あった。本発明は、このような事情によりなされたもの
であり、周波数誤差を検出し、その誤差信号に基づいて
ディスクモータの正確な速度制御を行うことができるデ
ィスクモータ制御回路及びこれを用いたディスク再生装
置を提供する。
【0007】
【課題を解決するための手段】本発明は、周波数誤差を
検出し、その誤差信号に基づいてディスクモータを制御
する制御出力にオフセットを段階的に加えて誤差がなく
なるように調整したことを特徴とする。すなわち、本発
明のディスクモータ制御回路は、線速度一定で信号が記
録されているディスクからフレーム同期信号を検出する
フレーム同期信号検出手段と、前記フレーム同期信号と
周波数を比較するためのクロックを発生するクロック発
生手段と、前記フレーム同期信号と前記クロックとの周
波数誤差を検出する周波数誤差検出手段と、前記周波数
誤差に応じたDC値を前記周波数誤差に加えるオフセッ
ト印加手段と、前記周波数誤差と前記オフセット印加手
段出力の和を制御信号としてディスクモータを駆動する
ディスクモータ駆動手段とを具備し、前記オフセット印
加手段が定期的に前記周波数誤差を取り込み、前記周波
数誤差がなくなる方向にDC値を段階的に印加していく
ことを特徴とする。前記オフセット手段は、前記周波数
誤差検出手段から得られた周波数誤差の数をカウントす
る第1のカウンタと、前記第1のカウンタから得られた
カウント数を段階的に出力する第2のカウンタと、前記
第2のカウンタから得られたカウント数を段階的に前記
周波数誤差検出手段の出力に加える加算器とを有するよ
うにしても良い。
検出し、その誤差信号に基づいてディスクモータを制御
する制御出力にオフセットを段階的に加えて誤差がなく
なるように調整したことを特徴とする。すなわち、本発
明のディスクモータ制御回路は、線速度一定で信号が記
録されているディスクからフレーム同期信号を検出する
フレーム同期信号検出手段と、前記フレーム同期信号と
周波数を比較するためのクロックを発生するクロック発
生手段と、前記フレーム同期信号と前記クロックとの周
波数誤差を検出する周波数誤差検出手段と、前記周波数
誤差に応じたDC値を前記周波数誤差に加えるオフセッ
ト印加手段と、前記周波数誤差と前記オフセット印加手
段出力の和を制御信号としてディスクモータを駆動する
ディスクモータ駆動手段とを具備し、前記オフセット印
加手段が定期的に前記周波数誤差を取り込み、前記周波
数誤差がなくなる方向にDC値を段階的に印加していく
ことを特徴とする。前記オフセット手段は、前記周波数
誤差検出手段から得られた周波数誤差の数をカウントす
る第1のカウンタと、前記第1のカウンタから得られた
カウント数を段階的に出力する第2のカウンタと、前記
第2のカウンタから得られたカウント数を段階的に前記
周波数誤差検出手段の出力に加える加算器とを有するよ
うにしても良い。
【0008】また、本発明のディスク再生装置は、線速
度一定で信号が記録されているディスクに記録されたデ
ータを光学的に読み出し、電気信号に変換する光電変換
手段と、前記光電変換手段から供給される電気信号を増
幅する増幅器と、前記増幅器から供給される電気信号を
2値化信号に変換するデータスライス回路と、前記デー
タスライス回路から供給される前記2値化信号に基づい
てデータの再生速度の変化に応じたクロック信号を生成
するPLL回路と、前記PLL回路から供給されるクロ
ック信号に応じて前記データスライス回路から供給され
る前記EFM信号を復調し、データを再生する信号処理
回路と、前記ディスクの回転を制御するディスクモータ
制御回路とを備え、前記ディスクモータ制御回路は、前
記ディスクからフレーム同期信号を検出するフレーム同
期信号検出手段と、前記フレーム同期信号と周波数を比
較するためのクロックを発生するクロック発生手段と、
前記フレーム同期信号と前記クロックとの周波数誤差を
検出する周波数誤差検出手段と、前記周波数誤差に応じ
たDC値を前記周波数誤差に加えるオフセット印加手段
と、前記周波数誤差と前記オフセット印加手段出力の和
を制御信号としてディスクモータを駆動するディスクモ
ータ駆動手段とを具備し、前記オフセット印加手段が定
期的に前記周波数誤差を取り込み、前記周波数誤差がな
くなる方向にDC値を段階的に印加していくことを特徴
とする。制御出力にオフセットを段階的に加えるて誤差
がなくなるように調整することにより正確に速度制御を
行うことができる。
度一定で信号が記録されているディスクに記録されたデ
ータを光学的に読み出し、電気信号に変換する光電変換
手段と、前記光電変換手段から供給される電気信号を増
幅する増幅器と、前記増幅器から供給される電気信号を
2値化信号に変換するデータスライス回路と、前記デー
タスライス回路から供給される前記2値化信号に基づい
てデータの再生速度の変化に応じたクロック信号を生成
するPLL回路と、前記PLL回路から供給されるクロ
ック信号に応じて前記データスライス回路から供給され
る前記EFM信号を復調し、データを再生する信号処理
回路と、前記ディスクの回転を制御するディスクモータ
制御回路とを備え、前記ディスクモータ制御回路は、前
記ディスクからフレーム同期信号を検出するフレーム同
期信号検出手段と、前記フレーム同期信号と周波数を比
較するためのクロックを発生するクロック発生手段と、
前記フレーム同期信号と前記クロックとの周波数誤差を
検出する周波数誤差検出手段と、前記周波数誤差に応じ
たDC値を前記周波数誤差に加えるオフセット印加手段
と、前記周波数誤差と前記オフセット印加手段出力の和
を制御信号としてディスクモータを駆動するディスクモ
ータ駆動手段とを具備し、前記オフセット印加手段が定
期的に前記周波数誤差を取り込み、前記周波数誤差がな
くなる方向にDC値を段階的に印加していくことを特徴
とする。制御出力にオフセットを段階的に加えるて誤差
がなくなるように調整することにより正確に速度制御を
行うことができる。
【0009】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。図1は、本発明のディスク再生装置
(CD−ROM)の可変速再生におけるディスクモータ
サーボループを示すブロック図である。ディスクモータ
2により回転されているディスク1からピックアップ
(PU)3によって読み出された電気信号は、RFアン
プ4に入力される。RFアンプ4は、この電気信号に基
づいてRF信号を生成する。RF信号は、スライス・P
LL回路5に入力される。そして、スライス・PLL回
路5のデータスライス回路で2値化されてEFM信号が
生成される。2値化信号EFMは、スライス・PLL回
路5のPLL回路に送られ、そこでEFM信号に同期し
たPLLクロックPLCKが生成される。2値化信号E
FMとPLLクロックPLCKとはCD処理/CD同期
検出回路6に入力されて再生速度に比例した周波数を有
するフレーム同期信号PFCKが生成される。フレーム
同期信号PFCKは、周波数誤差検出回路7に入力され
る。
の形態を説明する。図1は、本発明のディスク再生装置
(CD−ROM)の可変速再生におけるディスクモータ
サーボループを示すブロック図である。ディスクモータ
2により回転されているディスク1からピックアップ
(PU)3によって読み出された電気信号は、RFアン
プ4に入力される。RFアンプ4は、この電気信号に基
づいてRF信号を生成する。RF信号は、スライス・P
LL回路5に入力される。そして、スライス・PLL回
路5のデータスライス回路で2値化されてEFM信号が
生成される。2値化信号EFMは、スライス・PLL回
路5のPLL回路に送られ、そこでEFM信号に同期し
たPLLクロックPLCKが生成される。2値化信号E
FMとPLLクロックPLCKとはCD処理/CD同期
検出回路6に入力されて再生速度に比例した周波数を有
するフレーム同期信号PFCKが生成される。フレーム
同期信号PFCKは、周波数誤差検出回路7に入力され
る。
【0010】また、X’talなどを用いたクロック発
生器8からシステムコントローラ9に制御されて基準周
波数のクロック(基準クロック)CKが生成され、基準
クロックCKは、同じ様に、周波数誤差検出回路7に入
力される。周波数誤差検出回路7においてはフレーム同
期信号PFCK及び基準クロックCKの周波数が比較さ
れ周波数誤差が生成される。周波数誤差信号は、アンプ
13によりディスクモータ2の電力として変換され、デ
ィスクモータ2を駆動する。このとき、周波数誤差検出
回路7の出力の値に応じてオフセットが印加され、安定
した制御信号がアンプ13を介してデスクモータ2に送
られる。すなわち、周波数誤差検出回路7とアンプ13
との間には、本発明の特徴であるオフセット印加回路1
0が接続されている。なお、前記データスライス回路で
生成されたEFM信号は、前記同期信号を分離した後、
CD処理/CD同期検出回路6のCD処理回路でEFM
復調される。CD処理回路は、EFM復調、誤り訂正な
どを行い、デジタルアナログコンバータ、ローパスフィ
ルタを介してオーディオ信号を出力する。
生器8からシステムコントローラ9に制御されて基準周
波数のクロック(基準クロック)CKが生成され、基準
クロックCKは、同じ様に、周波数誤差検出回路7に入
力される。周波数誤差検出回路7においてはフレーム同
期信号PFCK及び基準クロックCKの周波数が比較さ
れ周波数誤差が生成される。周波数誤差信号は、アンプ
13によりディスクモータ2の電力として変換され、デ
ィスクモータ2を駆動する。このとき、周波数誤差検出
回路7の出力の値に応じてオフセットが印加され、安定
した制御信号がアンプ13を介してデスクモータ2に送
られる。すなわち、周波数誤差検出回路7とアンプ13
との間には、本発明の特徴であるオフセット印加回路1
0が接続されている。なお、前記データスライス回路で
生成されたEFM信号は、前記同期信号を分離した後、
CD処理/CD同期検出回路6のCD処理回路でEFM
復調される。CD処理回路は、EFM復調、誤り訂正な
どを行い、デジタルアナログコンバータ、ローパスフィ
ルタを介してオーディオ信号を出力する。
【0011】このオフセット印加回路10は、定期的に
周波数誤差検出回路7の出力を取り込み、その大きさと
方向に応じてPLL回路のロックが外れない程度のゆっ
くりした速さで周波数誤差がなくなる方向にオフセット
印加していく。このオフセット印加回路10は、システ
ムコントローラ9でソフト的に動作させても良いし、図
2に示すようなハードウェアで構成しても良い。図2
は、図1に示したオフセット印加回路の回路図である。
オフセット印加回路10は、基本的には、第1のカウン
タ11、第2のカウンタ12及び加算器14から構成さ
れている。周波数誤差検出回路7からの出力(周波数誤
差数)は、加算器14を介してアンプ13に供給されて
ディスクモータ2の回転を制御する信号となる。周波数
誤差検出回路7からの出力は、第1のカウンタ11の入
力端子INにも入力されている。第1のカウンタ11に
は、プリセットクロックが入力されるプリセット端子P
Rとカウントクロックが入力されるクロック端子CKと
を備えている。第1のカウンタ11の出力は、その出力
端子OUTからゼロ検出回路17に入力され、インバー
タ(NOT回路)16を介してカウントクロックととも
にAND回路15に入力される。AND回路15の出力
(カウントクロック信号)は、第1及び第2のカウンタ
11、12のクロック端子CKに入力される。第1のカ
ウンタ11のMSBビットをインバータ18を介して第
2のカウンタ12に入力される。第2のカウンタ12の
出力端子OUTからオフセットが出力され加算器14に
加えられる。
周波数誤差検出回路7の出力を取り込み、その大きさと
方向に応じてPLL回路のロックが外れない程度のゆっ
くりした速さで周波数誤差がなくなる方向にオフセット
印加していく。このオフセット印加回路10は、システ
ムコントローラ9でソフト的に動作させても良いし、図
2に示すようなハードウェアで構成しても良い。図2
は、図1に示したオフセット印加回路の回路図である。
オフセット印加回路10は、基本的には、第1のカウン
タ11、第2のカウンタ12及び加算器14から構成さ
れている。周波数誤差検出回路7からの出力(周波数誤
差数)は、加算器14を介してアンプ13に供給されて
ディスクモータ2の回転を制御する信号となる。周波数
誤差検出回路7からの出力は、第1のカウンタ11の入
力端子INにも入力されている。第1のカウンタ11に
は、プリセットクロックが入力されるプリセット端子P
Rとカウントクロックが入力されるクロック端子CKと
を備えている。第1のカウンタ11の出力は、その出力
端子OUTからゼロ検出回路17に入力され、インバー
タ(NOT回路)16を介してカウントクロックととも
にAND回路15に入力される。AND回路15の出力
(カウントクロック信号)は、第1及び第2のカウンタ
11、12のクロック端子CKに入力される。第1のカ
ウンタ11のMSBビットをインバータ18を介して第
2のカウンタ12に入力される。第2のカウンタ12の
出力端子OUTからオフセットが出力され加算器14に
加えられる。
【0012】周波数誤差検出回路7の出力は、例えば、
X’talで形成したプリセットクロックで定期的に第
1のカウンタ(アップダウンカウンタ)11にプリセッ
トされる。第1のカウンタ11は、このカウントクロッ
クでカウント値がゼロになる方向にカウントし、同時に
第2のカウンタ(アップダウンカウンタ)12は、同じ
カウントクロックでカウントする。第1のカウンタ11
がゼロになると、第1のカウンタ11の出力がゼロ検出
回路17に入力され、カウントクロックを供給しないよ
うに働いてカウントが停止される。このとき第2のカウ
ンタ12のカウント方向は、第1のカウンタ11と逆方
向である。周波数誤差をゼロにするのに必要なオフセッ
トの大きさは、回転数に応じて変化するため、プリセッ
トクロックの周期は、ディスクモータ2の目標回転速度
の変化が大きいときには短く、安定しているときには長
くする。図3に示す実施例では、周波数誤差が「3」及
び「−2」の場合を説明している。この周波数誤差検出
回路7からの出力に対して、第1のカウンタ11は、
「3、2、1、0」及び「−2、−1、0」とカウント
し、第2のカウンタ12は、「+1、+2、+3」及び
「+1、+2」とカウントする。
X’talで形成したプリセットクロックで定期的に第
1のカウンタ(アップダウンカウンタ)11にプリセッ
トされる。第1のカウンタ11は、このカウントクロッ
クでカウント値がゼロになる方向にカウントし、同時に
第2のカウンタ(アップダウンカウンタ)12は、同じ
カウントクロックでカウントする。第1のカウンタ11
がゼロになると、第1のカウンタ11の出力がゼロ検出
回路17に入力され、カウントクロックを供給しないよ
うに働いてカウントが停止される。このとき第2のカウ
ンタ12のカウント方向は、第1のカウンタ11と逆方
向である。周波数誤差をゼロにするのに必要なオフセッ
トの大きさは、回転数に応じて変化するため、プリセッ
トクロックの周期は、ディスクモータ2の目標回転速度
の変化が大きいときには短く、安定しているときには長
くする。図3に示す実施例では、周波数誤差が「3」及
び「−2」の場合を説明している。この周波数誤差検出
回路7からの出力に対して、第1のカウンタ11は、
「3、2、1、0」及び「−2、−1、0」とカウント
し、第2のカウンタ12は、「+1、+2、+3」及び
「+1、+2」とカウントする。
【0013】ディスク1を角速度一定(CAV)で再生
する場合、目標回転速度が一定であるのでプリセットク
ロックは、1パルスで十分である。この場合、ディスク
モータサーボループ内に積分器を設けて低域抑制するの
に比べ、周波数特性に影響しないためサーボループの設
計に支障を来さないで済む。また、カウントクロックの
周期は、ディスクモータ制御信号の変化率に影響し、急
速なディスクモータ2の加減速は、PLL回路のロック
を外してしまうのでこのロックが外れない程度の速さに
設定する。このようにすることでオフセット印加回路1
0からオフセットが段階的に印加され、周波数誤差をゼ
ロにすることができる。
する場合、目標回転速度が一定であるのでプリセットク
ロックは、1パルスで十分である。この場合、ディスク
モータサーボループ内に積分器を設けて低域抑制するの
に比べ、周波数特性に影響しないためサーボループの設
計に支障を来さないで済む。また、カウントクロックの
周期は、ディスクモータ制御信号の変化率に影響し、急
速なディスクモータ2の加減速は、PLL回路のロック
を外してしまうのでこのロックが外れない程度の速さに
設定する。このようにすることでオフセット印加回路1
0からオフセットが段階的に印加され、周波数誤差をゼ
ロにすることができる。
【0014】次に、図4のDVD−ROMを説明する。
図に示すように図1のCD−ROM再生装置とは基本的
には同じであるが、CD信号処理回路/CD同期検出回
路は用いないで、変わりに、DVD信号処理回路/DV
D同期検出回路を使用する。図4の再生装置も周波数誤
差検出回路7の出力にその値に応じてオフセットを印加
する回路10を付加している。このオフセット印加回路
10は、定期的に周波数誤差検出回路7の出力を取り込
み、その大きさと方向に応じてPLL回路のロックが外
れない程度のゆっくりした速さで周波数誤差がなくなる
方向にオフセット印加していくことができる。
図に示すように図1のCD−ROM再生装置とは基本的
には同じであるが、CD信号処理回路/CD同期検出回
路は用いないで、変わりに、DVD信号処理回路/DV
D同期検出回路を使用する。図4の再生装置も周波数誤
差検出回路7の出力にその値に応じてオフセットを印加
する回路10を付加している。このオフセット印加回路
10は、定期的に周波数誤差検出回路7の出力を取り込
み、その大きさと方向に応じてPLL回路のロックが外
れない程度のゆっくりした速さで周波数誤差がなくなる
方向にオフセット印加していくことができる。
【0015】
【発明の効果】本発明は、以上の構成により可変速再生
時の周波数誤差によるディスクモータ制御で生じる残留
誤差を低減させることができ、正確な再生速度制御がで
きるためタイムスケジュールの管理が容易になり、ま
た、製品ばらつきを抑制することが可能になる。
時の周波数誤差によるディスクモータ制御で生じる残留
誤差を低減させることができ、正確な再生速度制御がで
きるためタイムスケジュールの管理が容易になり、ま
た、製品ばらつきを抑制することが可能になる。
【図1】本発明の可変速再生におけるディスク再生装置
のディスクモータサーボループを示す回路ブロック図。
のディスクモータサーボループを示す回路ブロック図。
【図2】図1のディスク再生半導体装置におけるオフセ
ット印加回路の回路図。
ット印加回路の回路図。
【図3】図2に示すオフセット印加回路の動作タイミン
グ図。
グ図。
【図4】本発明の可変速再生におけるディスク再生装置
のディスクモータサーボループを示す回路ブロック図。
のディスクモータサーボループを示す回路ブロック図。
【図5】従来の可変速再生におけるディスク再生装置の
ディスクモータサーボループを示す回路ブロック図。
ディスクモータサーボループを示す回路ブロック図。
1・・・ディスク、 2・・・ディスクモータ、3・
・・ピックアップ(PU)、 4・・・RFアンプ、
5・・・スライス・PLL回路、6・・・CD信号処理
/CD同期検出回路、7・・・周波数誤差検出回路、
8・・・クロック発生器、9・・・システムコントロ
ーラ、 10・・・オフセット印加回路、11・・・
第1のカウンタ、 12・・・第2のカウンタ、13
・・・アンプ、 14・・・加算器、 15・・・
AND回路、16、18・・・インバータ(NOT回
路)、19・・・DVD信号処理/DVD同期検出回
路。
・・ピックアップ(PU)、 4・・・RFアンプ、
5・・・スライス・PLL回路、6・・・CD信号処理
/CD同期検出回路、7・・・周波数誤差検出回路、
8・・・クロック発生器、9・・・システムコントロ
ーラ、 10・・・オフセット印加回路、11・・・
第1のカウンタ、 12・・・第2のカウンタ、13
・・・アンプ、 14・・・加算器、 15・・・
AND回路、16、18・・・インバータ(NOT回
路)、19・・・DVD信号処理/DVD同期検出回
路。
Claims (3)
- 【請求項1】 線速度一定で信号が記録されているディ
スクからフレーム同期信号を検出するフレーム同期信号
検出手段と、 前記フレーム同期信号と周波数を比較するためのクロッ
クを発生するクロック発生手段と、 前記フレーム同期信号と前記クロックとの周波数誤差を
検出する周波数誤差検出手段と、 前記周波数誤差に応じたDC値を前記周波数誤差に加え
るオフセット印加手段と、 前記周波数誤差と前記オフセット印加手段出力の和を制
御信号としてディスクモータを駆動するディスクモータ
駆動手段とを具備し、 前記オフセット印加手段が定期的に前記周波数誤差を取
り込み、前記周波数誤差がなくなる方向にDC値を段階
的に印加していくことを特徴とするディスクモータ制御
回路。 - 【請求項2】 前記オフセット手段は、前記周波数誤差
検出手段から得られた周波数誤差の数をカウントする第
1のカウンタと、前記第1のカウンタから得られたカウ
ント数を段階的に出力する第2のカウンタと、前記第2
のカウンタから得られたカウント数を段階的に前記周波
数誤差検出手段の出力に加える加算器とを有することを
特徴とする請求項1に記載のディスクモータ制御回路。 - 【請求項3】 線速度一定で信号が記録されているディ
スクに記録されたデータを光学的に読み出し、電気信号
に変換する光電変換手段と、 前記光電変換手段から供給される電気信号を増幅する増
幅器と、 前記増幅器から供給される電気信号を2値化信号に変換
するデータスライス回路と、 前記データスライス回路から供給される前記2値化信号
に基づいてデータの再生速度の変化に応じたクロック信
号を生成するPLL回路と、 前記PLL回路から供給されるクロック信号に応じて前
記データスライス回路から供給される前記EFM信号を
復調し、データを再生する信号処理回路と、 前記ディスクの回転を制御するディスクモータ制御回路
とを備え、 前記ディスクモータ制御回路は、前記ディスクからフレ
ーム同期信号を検出するフレーム同期信号検出手段と、
前記フレーム同期信号と周波数を比較するためのクロッ
クを発生するクロック発生手段と、前記フレーム同期信
号と前記クロックとの周波数誤差を検出する周波数誤差
検出手段と、前記周波数誤差に応じたDC値を前記周波
数誤差に加えるオフセット印加手段と、前記周波数誤差
と前記オフセット印加手段出力の和を制御信号としてデ
ィスクモータを駆動するディスクモータ駆動手段とを具
備し、前記オフセット印加手段が定期的に前記周波数誤
差を取り込み、前記周波数誤差がなくなる方向にDC値
を段階的に印加していくことを特徴とするディスク再生
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18765397A JPH1125588A (ja) | 1997-06-28 | 1997-06-28 | ディスクモータ制御回路及びこれを用いたディスク再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18765397A JPH1125588A (ja) | 1997-06-28 | 1997-06-28 | ディスクモータ制御回路及びこれを用いたディスク再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1125588A true JPH1125588A (ja) | 1999-01-29 |
Family
ID=16209865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18765397A Pending JPH1125588A (ja) | 1997-06-28 | 1997-06-28 | ディスクモータ制御回路及びこれを用いたディスク再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1125588A (ja) |
-
1997
- 1997-06-28 JP JP18765397A patent/JPH1125588A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2885650B2 (ja) | ディスク再生装置 | |
US4495474A (en) | PLL Control circuit for recovery of data from audio disk | |
US4672597A (en) | Clock signal reproducing circuit for a player reproducing information of a disc | |
JPS6235179B2 (ja) | ||
JP3698836B2 (ja) | ディジタル信号再生装置 | |
US5982724A (en) | Disk reproducing apparatus having active wide-range PLL device | |
JPH10215175A (ja) | Pll回路及び信号再生装置 | |
JP3607048B2 (ja) | ディスク再生装置及びデータスライス回路 | |
JPH08167239A (ja) | 再生装置及び回転サーボ回路 | |
JPH0877691A (ja) | ディスク再生装置及び信号処理回路 | |
JPH1125588A (ja) | ディスクモータ制御回路及びこれを用いたディスク再生装置 | |
JP3565879B2 (ja) | 光ディスク装置のディスク回転制御装置 | |
WO2004095454A1 (ja) | 再生装置および方法 | |
JP2574746B2 (ja) | デイジタル信号再生装置 | |
JPS6258067B2 (ja) | ||
JPS60171680A (ja) | デイジタルオ−デイオデイスク再生装置 | |
JPS6245335Y2 (ja) | ||
JPS59186110A (ja) | デジタルデ−タ生成装置 | |
JPS6275972A (ja) | デイスクモ−タ制御回路 | |
JPS6062889A (ja) | モ−タ制御装置 | |
JP2002150696A (ja) | 再生装置 | |
JPH11144367A (ja) | 光ディスク装置 | |
JPH10241170A (ja) | サーボ信号生成装置およびそれを使用したディスク装置 | |
JPH07134873A (ja) | ディスク再生装置及び信号処理回路 | |
KR19990048996A (ko) | 피.알.엠.엘 검출방식을 채용한 광 디스크 재생장치에서의샘플링클럭 재생회로 |