JPH1125588A - ディスクモータ制御回路及びこれを用いたディスク再生装置 - Google Patents
ディスクモータ制御回路及びこれを用いたディスク再生装置Info
- Publication number
- JPH1125588A JPH1125588A JP18765397A JP18765397A JPH1125588A JP H1125588 A JPH1125588 A JP H1125588A JP 18765397 A JP18765397 A JP 18765397A JP 18765397 A JP18765397 A JP 18765397A JP H1125588 A JPH1125588 A JP H1125588A
- Authority
- JP
- Japan
- Prior art keywords
- frequency error
- signal
- circuit
- disk
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】
【課題】 周波数誤差を検出し、その誤差信号に基づい
てディスクモータの正確な速度制御を行うことができる
デスクモータ制御回路及びこれを用いたディスク再生装
置を提供する。 【解決手段】 オフセット印加手段１０が定期的に周波
数誤差を取り込み、この周波数誤差がなくなる方向にＤ
Ｃ値を段階的に印加していく。制御出力にオフセットを
段階的に加えるて誤差がなくなるように調整することに
より正確に速度制御を行うことができる。このオフセッ
ト印加回路１０は、定期的に周波数誤差検出回路７の出
力を取り込み、その大きさと方向に応じてＰＬＬ回路の
ロックが外れない程度のゆっくりした速さで周波数誤差
がなくなる方向にオフセット印加していく。このオフセ
ット印加回路１０は、システムコントローラ９でソフト
的に動作させても良いし、ハードウェアで構成しても良
い。
てディスクモータの正確な速度制御を行うことができる
デスクモータ制御回路及びこれを用いたディスク再生装
置を提供する。 【解決手段】 オフセット印加手段１０が定期的に周波
数誤差を取り込み、この周波数誤差がなくなる方向にＤ
Ｃ値を段階的に印加していく。制御出力にオフセットを
段階的に加えるて誤差がなくなるように調整することに
より正確に速度制御を行うことができる。このオフセッ
ト印加回路１０は、定期的に周波数誤差検出回路７の出
力を取り込み、その大きさと方向に応じてＰＬＬ回路の
ロックが外れない程度のゆっくりした速さで周波数誤差
がなくなる方向にオフセット印加していく。このオフセ
ット印加回路１０は、システムコントローラ９でソフト
的に動作させても良いし、ハードウェアで構成しても良
い。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＤ−ＲＯＭやＤ
ＶＤ−ＲＯＭ等の光ディスクを再生するディスク再生装
置のディスクモータ制御に関するものである。
ＶＤ−ＲＯＭ等の光ディスクを再生するディスク再生装
置のディスクモータ制御に関するものである。
【０００２】
【従来の技術】音響機器の分野では、現在、デジタル記
録再生システムが開発されている。このシステムは高密
度で忠実度の高い記録再生を行うため、オーディオ信号
をＰＣＭ（Pulse Code Modulation)技術によりデジタル
信号に変換して、例えばディスクや磁気テープなどの記
録媒体に記録し、これを再生する。ディスクにデジタル
データに対応したビット列を形成し、これを光学式に読
み取る様に構成されたＣＤ(Compact Disc)やＣＤ−ＲＯ
Ｍは現在最も普及している。このＣＤにはアナログオー
ディオ信号を１６ビットでＰＣＭ化したたデジタルデー
タ（主情報データ）が記憶されている。デジタルデータ
は、８ビットを１シンボルとし、２４シンボルを１フレ
ームとし、このフレームが繰り返されてデータが記憶さ
れる。このディスクでは、誤り訂正符号としてクロスイ
ンターリーブ・リードソロモン符号（ＣＩＲＣ：Cross
Interleave Reed-Solomon Code) が用いられている。
録再生システムが開発されている。このシステムは高密
度で忠実度の高い記録再生を行うため、オーディオ信号
をＰＣＭ（Pulse Code Modulation)技術によりデジタル
信号に変換して、例えばディスクや磁気テープなどの記
録媒体に記録し、これを再生する。ディスクにデジタル
データに対応したビット列を形成し、これを光学式に読
み取る様に構成されたＣＤ(Compact Disc)やＣＤ−ＲＯ
Ｍは現在最も普及している。このＣＤにはアナログオー
ディオ信号を１６ビットでＰＣＭ化したたデジタルデー
タ（主情報データ）が記憶されている。デジタルデータ
は、８ビットを１シンボルとし、２４シンボルを１フレ
ームとし、このフレームが繰り返されてデータが記憶さ
れる。このディスクでは、誤り訂正符号としてクロスイ
ンターリーブ・リードソロモン符号（ＣＩＲＣ：Cross
Interleave Reed-Solomon Code) が用いられている。
【０００３】ディスクからデータを再生するディスク再
生装置は、ディスクをディスクモータ制御回路及びディ
スクモータによって線速度一定（ＣＬＶ：Constant Lin
earVelocity）で回転させる。半導体レーザや光電変換
素子などを内蔵した光学式ピックアップ素子は、ディス
クモータで回転されているディスクの内周側から外周側
に向けてリニアトラッキングすることにより、ディスク
に記録されたデータを読み取る。この読み取ったデータ
（電流信号）はアンプに供給される。アンプは、電流信
号を電圧信号としての広帯域の信号（ＲＦ信号）に変換
して、データスライス回路に供給する。データスライス
回路は、再生信号を２値化し、例えば、ＥＦＭ信号とし
てＰＬＬ（Phase Locked Loop ）回路及び信号処理回路
に供給する。信号処理回路は、ＥＦＭ信号から同期信号
を分離した後ＥＦＭ復調し、パリティデータＰ、Ｑを含
む３２シンボルのデータ成分とサブコードデータ成分と
に分離する。ついで、ＥＦＭ復調されたデータは、デー
タ処理回路において、ＰＬＬ回路で生成されたクロック
信号により、メモリへ書き込まれる。メモリから読み出
されたデータは誤り訂正された後、１６ビットのデジタ
ルデータとして出力される。再生速度の可変は、システ
ムコントローラが行う。
生装置は、ディスクをディスクモータ制御回路及びディ
スクモータによって線速度一定（ＣＬＶ：Constant Lin
earVelocity）で回転させる。半導体レーザや光電変換
素子などを内蔵した光学式ピックアップ素子は、ディス
クモータで回転されているディスクの内周側から外周側
に向けてリニアトラッキングすることにより、ディスク
に記録されたデータを読み取る。この読み取ったデータ
（電流信号）はアンプに供給される。アンプは、電流信
号を電圧信号としての広帯域の信号（ＲＦ信号）に変換
して、データスライス回路に供給する。データスライス
回路は、再生信号を２値化し、例えば、ＥＦＭ信号とし
てＰＬＬ（Phase Locked Loop ）回路及び信号処理回路
に供給する。信号処理回路は、ＥＦＭ信号から同期信号
を分離した後ＥＦＭ復調し、パリティデータＰ、Ｑを含
む３２シンボルのデータ成分とサブコードデータ成分と
に分離する。ついで、ＥＦＭ復調されたデータは、デー
タ処理回路において、ＰＬＬ回路で生成されたクロック
信号により、メモリへ書き込まれる。メモリから読み出
されたデータは誤り訂正された後、１６ビットのデジタ
ルデータとして出力される。再生速度の可変は、システ
ムコントローラが行う。
【０００４】最近のディスク再生装置、例えば、ＣＤ−
ＲＯＭなどにおいては可変速再生が主流になっている。
可変速再生では、線速度一定（ＣＬＶ）再生で行われて
いるフレーム同期信号のＸ’ｔａｌで作ったクロックに
対する位相誤差の制御（ＡＰＣ）は行われず、周波数誤
差の制御（ＡＦＣ）だけを行っている。従来から一般に
行われている周波数誤差の制御（ＡＦＣ）のみによるデ
ィスクモータサーボループは、図５に示す通りである。
ディスクモータ２により回転されているディスク１から
ピックアップ（ＰＵ）３によって読み出された電気信号
は、ＲＦアンプ４に入力される。ＲＦアンプ４は、前記
電気信号に基づいてＲＦ信号を生成する。ＲＦ信号は、
スライス・ＰＬＬ回路５に入力される。そして、スライ
ス・ＰＬＬ回路５のデータスライス回路で２値化されて
ＥＦＭ（Eight to Fourteen Modulation）信号が生成さ
れる。２値化信号ＥＦＭは、スライス・ＰＬＬ回路５の
ＰＬＬ回路に送られ、そこでＥＦＭ信号に同期したＰＬ
ＬクロックＰＬＣＫが生成される。ＥＦＭ信号とＰＬＬ
クロックＰＬＣＫとはＣＤ処理／ＣＤ同期検出回路６に
入力されて再生速度に比例した周波数を有するフレーム
同期信号ＰＦＣＫが生成される。
ＲＯＭなどにおいては可変速再生が主流になっている。
可変速再生では、線速度一定（ＣＬＶ）再生で行われて
いるフレーム同期信号のＸ’ｔａｌで作ったクロックに
対する位相誤差の制御（ＡＰＣ）は行われず、周波数誤
差の制御（ＡＦＣ）だけを行っている。従来から一般に
行われている周波数誤差の制御（ＡＦＣ）のみによるデ
ィスクモータサーボループは、図５に示す通りである。
ディスクモータ２により回転されているディスク１から
ピックアップ（ＰＵ）３によって読み出された電気信号
は、ＲＦアンプ４に入力される。ＲＦアンプ４は、前記
電気信号に基づいてＲＦ信号を生成する。ＲＦ信号は、
スライス・ＰＬＬ回路５に入力される。そして、スライ
ス・ＰＬＬ回路５のデータスライス回路で２値化されて
ＥＦＭ（Eight to Fourteen Modulation）信号が生成さ
れる。２値化信号ＥＦＭは、スライス・ＰＬＬ回路５の
ＰＬＬ回路に送られ、そこでＥＦＭ信号に同期したＰＬ
ＬクロックＰＬＣＫが生成される。ＥＦＭ信号とＰＬＬ
クロックＰＬＣＫとはＣＤ処理／ＣＤ同期検出回路６に
入力されて再生速度に比例した周波数を有するフレーム
同期信号ＰＦＣＫが生成される。
【０００５】フレーム同期信号ＰＦＣＫは、周波数誤差
検出回路７に入力される。そして、Ｘ’ｔａｌなどを用
いたクロック発生器８からシステムコントローラ９に制
御されて基準周波数のクロック（基準クロック）ＣＫが
生成され、同じ様に周波数誤差検出回路７に入力され
る。周波数誤差検出回路７においてフレーム同期信号Ｐ
ＦＣＫ及び基準クロックＣＫの周波数が比較され周波数
誤差が生成される。周波数誤差信号は、差はアンプ１３
によりディスクモータ２の電力として変換され、ディス
クモータ２を駆動する。なお、前記データスライス回路
で生成されたＥＦＭ信号は、前記同期信号を分離した
後、ＣＤ処理／ＣＤ同期検出回路６のＣＤ処理回路でＥ
ＦＭ復調される。ＣＤ処理回路は、ＥＦＭ復調、誤り訂
正などを行い、デジタルアナログコンバータ、ローパス
フィルタを介してオーディオ信号を出力する。
検出回路７に入力される。そして、Ｘ’ｔａｌなどを用
いたクロック発生器８からシステムコントローラ９に制
御されて基準周波数のクロック（基準クロック）ＣＫが
生成され、同じ様に周波数誤差検出回路７に入力され
る。周波数誤差検出回路７においてフレーム同期信号Ｐ
ＦＣＫ及び基準クロックＣＫの周波数が比較され周波数
誤差が生成される。周波数誤差信号は、差はアンプ１３
によりディスクモータ２の電力として変換され、ディス
クモータ２を駆動する。なお、前記データスライス回路
で生成されたＥＦＭ信号は、前記同期信号を分離した
後、ＣＤ処理／ＣＤ同期検出回路６のＣＤ処理回路でＥ
ＦＭ復調される。ＣＤ処理回路は、ＥＦＭ復調、誤り訂
正などを行い、デジタルアナログコンバータ、ローパス
フィルタを介してオーディオ信号を出力する。
【０００６】
【発明が解決しようとする課題】前述のディスクモータ
制御方式では周波数誤差をそのまま制御出力としている
ため、誤差がなくなるとディスクモータに電力が供給さ
れなくなる。しかし、実際の動作では、ある程度の誤差
で生じた制御出力により安定した制御状態となる。その
ため正確な速度制御ができなかった。より正確な速度制
御を得る方法として、アンプのゲインを上げたり、サー
ボループ内に積分器を入れて、誤差を圧縮すること知ら
れているが、これらの方法ではループ特性が２次遅れに
なるためサーボループが不安定になり易いという問題が
あった。本発明は、このような事情によりなされたもの
であり、周波数誤差を検出し、その誤差信号に基づいて
ディスクモータの正確な速度制御を行うことができるデ
ィスクモータ制御回路及びこれを用いたディスク再生装
置を提供する。
制御方式では周波数誤差をそのまま制御出力としている
ため、誤差がなくなるとディスクモータに電力が供給さ
れなくなる。しかし、実際の動作では、ある程度の誤差
で生じた制御出力により安定した制御状態となる。その
ため正確な速度制御ができなかった。より正確な速度制
御を得る方法として、アンプのゲインを上げたり、サー
ボループ内に積分器を入れて、誤差を圧縮すること知ら
れているが、これらの方法ではループ特性が２次遅れに
なるためサーボループが不安定になり易いという問題が
あった。本発明は、このような事情によりなされたもの
であり、周波数誤差を検出し、その誤差信号に基づいて
ディスクモータの正確な速度制御を行うことができるデ
ィスクモータ制御回路及びこれを用いたディスク再生装
置を提供する。
【０００７】
【課題を解決するための手段】本発明は、周波数誤差を
検出し、その誤差信号に基づいてディスクモータを制御
する制御出力にオフセットを段階的に加えて誤差がなく
なるように調整したことを特徴とする。すなわち、本発
明のディスクモータ制御回路は、線速度一定で信号が記
録されているディスクからフレーム同期信号を検出する
フレーム同期信号検出手段と、前記フレーム同期信号と
周波数を比較するためのクロックを発生するクロック発
生手段と、前記フレーム同期信号と前記クロックとの周
波数誤差を検出する周波数誤差検出手段と、前記周波数
誤差に応じたＤＣ値を前記周波数誤差に加えるオフセッ
ト印加手段と、前記周波数誤差と前記オフセット印加手
段出力の和を制御信号としてディスクモータを駆動する
ディスクモータ駆動手段とを具備し、前記オフセット印
加手段が定期的に前記周波数誤差を取り込み、前記周波
数誤差がなくなる方向にＤＣ値を段階的に印加していく
ことを特徴とする。前記オフセット手段は、前記周波数
誤差検出手段から得られた周波数誤差の数をカウントす
る第１のカウンタと、前記第１のカウンタから得られた
カウント数を段階的に出力する第２のカウンタと、前記
第２のカウンタから得られたカウント数を段階的に前記
周波数誤差検出手段の出力に加える加算器とを有するよ
うにしても良い。
検出し、その誤差信号に基づいてディスクモータを制御
する制御出力にオフセットを段階的に加えて誤差がなく
なるように調整したことを特徴とする。すなわち、本発
明のディスクモータ制御回路は、線速度一定で信号が記
録されているディスクからフレーム同期信号を検出する
フレーム同期信号検出手段と、前記フレーム同期信号と
周波数を比較するためのクロックを発生するクロック発
生手段と、前記フレーム同期信号と前記クロックとの周
波数誤差を検出する周波数誤差検出手段と、前記周波数
誤差に応じたＤＣ値を前記周波数誤差に加えるオフセッ
ト印加手段と、前記周波数誤差と前記オフセット印加手
段出力の和を制御信号としてディスクモータを駆動する
ディスクモータ駆動手段とを具備し、前記オフセット印
加手段が定期的に前記周波数誤差を取り込み、前記周波
数誤差がなくなる方向にＤＣ値を段階的に印加していく
ことを特徴とする。前記オフセット手段は、前記周波数
誤差検出手段から得られた周波数誤差の数をカウントす
る第１のカウンタと、前記第１のカウンタから得られた
カウント数を段階的に出力する第２のカウンタと、前記
第２のカウンタから得られたカウント数を段階的に前記
周波数誤差検出手段の出力に加える加算器とを有するよ
うにしても良い。
【０００８】また、本発明のディスク再生装置は、線速
度一定で信号が記録されているディスクに記録されたデ
ータを光学的に読み出し、電気信号に変換する光電変換
手段と、前記光電変換手段から供給される電気信号を増
幅する増幅器と、前記増幅器から供給される電気信号を
２値化信号に変換するデータスライス回路と、前記デー
タスライス回路から供給される前記２値化信号に基づい
てデータの再生速度の変化に応じたクロック信号を生成
するＰＬＬ回路と、前記ＰＬＬ回路から供給されるクロ
ック信号に応じて前記データスライス回路から供給され
る前記ＥＦＭ信号を復調し、データを再生する信号処理
回路と、前記ディスクの回転を制御するディスクモータ
制御回路とを備え、前記ディスクモータ制御回路は、前
記ディスクからフレーム同期信号を検出するフレーム同
期信号検出手段と、前記フレーム同期信号と周波数を比
較するためのクロックを発生するクロック発生手段と、
前記フレーム同期信号と前記クロックとの周波数誤差を
検出する周波数誤差検出手段と、前記周波数誤差に応じ
たＤＣ値を前記周波数誤差に加えるオフセット印加手段
と、前記周波数誤差と前記オフセット印加手段出力の和
を制御信号としてディスクモータを駆動するディスクモ
ータ駆動手段とを具備し、前記オフセット印加手段が定
期的に前記周波数誤差を取り込み、前記周波数誤差がな
くなる方向にＤＣ値を段階的に印加していくことを特徴
とする。制御出力にオフセットを段階的に加えるて誤差
がなくなるように調整することにより正確に速度制御を
行うことができる。
度一定で信号が記録されているディスクに記録されたデ
ータを光学的に読み出し、電気信号に変換する光電変換
手段と、前記光電変換手段から供給される電気信号を増
幅する増幅器と、前記増幅器から供給される電気信号を
２値化信号に変換するデータスライス回路と、前記デー
タスライス回路から供給される前記２値化信号に基づい
てデータの再生速度の変化に応じたクロック信号を生成
するＰＬＬ回路と、前記ＰＬＬ回路から供給されるクロ
ック信号に応じて前記データスライス回路から供給され
る前記ＥＦＭ信号を復調し、データを再生する信号処理
回路と、前記ディスクの回転を制御するディスクモータ
制御回路とを備え、前記ディスクモータ制御回路は、前
記ディスクからフレーム同期信号を検出するフレーム同
期信号検出手段と、前記フレーム同期信号と周波数を比
較するためのクロックを発生するクロック発生手段と、
前記フレーム同期信号と前記クロックとの周波数誤差を
検出する周波数誤差検出手段と、前記周波数誤差に応じ
たＤＣ値を前記周波数誤差に加えるオフセット印加手段
と、前記周波数誤差と前記オフセット印加手段出力の和
を制御信号としてディスクモータを駆動するディスクモ
ータ駆動手段とを具備し、前記オフセット印加手段が定
期的に前記周波数誤差を取り込み、前記周波数誤差がな
くなる方向にＤＣ値を段階的に印加していくことを特徴
とする。制御出力にオフセットを段階的に加えるて誤差
がなくなるように調整することにより正確に速度制御を
行うことができる。
【０００９】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。図１は、本発明のディスク再生装置
（ＣＤ−ＲＯＭ）の可変速再生におけるディスクモータ
サーボループを示すブロック図である。ディスクモータ
２により回転されているディスク１からピックアップ
（ＰＵ）３によって読み出された電気信号は、ＲＦアン
プ４に入力される。ＲＦアンプ４は、この電気信号に基
づいてＲＦ信号を生成する。ＲＦ信号は、スライス・Ｐ
ＬＬ回路５に入力される。そして、スライス・ＰＬＬ回
路５のデータスライス回路で２値化されてＥＦＭ信号が
生成される。２値化信号ＥＦＭは、スライス・ＰＬＬ回
路５のＰＬＬ回路に送られ、そこでＥＦＭ信号に同期し
たＰＬＬクロックＰＬＣＫが生成される。２値化信号Ｅ
ＦＭとＰＬＬクロックＰＬＣＫとはＣＤ処理／ＣＤ同期
検出回路６に入力されて再生速度に比例した周波数を有
するフレーム同期信号ＰＦＣＫが生成される。フレーム
同期信号ＰＦＣＫは、周波数誤差検出回路７に入力され
る。
の形態を説明する。図１は、本発明のディスク再生装置
（ＣＤ−ＲＯＭ）の可変速再生におけるディスクモータ
サーボループを示すブロック図である。ディスクモータ
２により回転されているディスク１からピックアップ
（ＰＵ）３によって読み出された電気信号は、ＲＦアン
プ４に入力される。ＲＦアンプ４は、この電気信号に基
づいてＲＦ信号を生成する。ＲＦ信号は、スライス・Ｐ
ＬＬ回路５に入力される。そして、スライス・ＰＬＬ回
路５のデータスライス回路で２値化されてＥＦＭ信号が
生成される。２値化信号ＥＦＭは、スライス・ＰＬＬ回
路５のＰＬＬ回路に送られ、そこでＥＦＭ信号に同期し
たＰＬＬクロックＰＬＣＫが生成される。２値化信号Ｅ
ＦＭとＰＬＬクロックＰＬＣＫとはＣＤ処理／ＣＤ同期
検出回路６に入力されて再生速度に比例した周波数を有
するフレーム同期信号ＰＦＣＫが生成される。フレーム
同期信号ＰＦＣＫは、周波数誤差検出回路７に入力され
る。
【００１０】また、Ｘ’ｔａｌなどを用いたクロック発
生器８からシステムコントローラ９に制御されて基準周
波数のクロック（基準クロック）ＣＫが生成され、基準
クロックＣＫは、同じ様に、周波数誤差検出回路７に入
力される。周波数誤差検出回路７においてはフレーム同
期信号ＰＦＣＫ及び基準クロックＣＫの周波数が比較さ
れ周波数誤差が生成される。周波数誤差信号は、アンプ
１３によりディスクモータ２の電力として変換され、デ
ィスクモータ２を駆動する。このとき、周波数誤差検出
回路７の出力の値に応じてオフセットが印加され、安定
した制御信号がアンプ１３を介してデスクモータ２に送
られる。すなわち、周波数誤差検出回路７とアンプ１３
との間には、本発明の特徴であるオフセット印加回路１
０が接続されている。なお、前記データスライス回路で
生成されたＥＦＭ信号は、前記同期信号を分離した後、
ＣＤ処理／ＣＤ同期検出回路６のＣＤ処理回路でＥＦＭ
復調される。ＣＤ処理回路は、ＥＦＭ復調、誤り訂正な
どを行い、デジタルアナログコンバータ、ローパスフィ
ルタを介してオーディオ信号を出力する。
生器８からシステムコントローラ９に制御されて基準周
波数のクロック（基準クロック）ＣＫが生成され、基準
クロックＣＫは、同じ様に、周波数誤差検出回路７に入
力される。周波数誤差検出回路７においてはフレーム同
期信号ＰＦＣＫ及び基準クロックＣＫの周波数が比較さ
れ周波数誤差が生成される。周波数誤差信号は、アンプ
１３によりディスクモータ２の電力として変換され、デ
ィスクモータ２を駆動する。このとき、周波数誤差検出
回路７の出力の値に応じてオフセットが印加され、安定
した制御信号がアンプ１３を介してデスクモータ２に送
られる。すなわち、周波数誤差検出回路７とアンプ１３
との間には、本発明の特徴であるオフセット印加回路１
０が接続されている。なお、前記データスライス回路で
生成されたＥＦＭ信号は、前記同期信号を分離した後、
ＣＤ処理／ＣＤ同期検出回路６のＣＤ処理回路でＥＦＭ
復調される。ＣＤ処理回路は、ＥＦＭ復調、誤り訂正な
どを行い、デジタルアナログコンバータ、ローパスフィ
ルタを介してオーディオ信号を出力する。
【００１１】このオフセット印加回路１０は、定期的に
周波数誤差検出回路７の出力を取り込み、その大きさと
方向に応じてＰＬＬ回路のロックが外れない程度のゆっ
くりした速さで周波数誤差がなくなる方向にオフセット
印加していく。このオフセット印加回路１０は、システ
ムコントローラ９でソフト的に動作させても良いし、図
２に示すようなハードウェアで構成しても良い。図２
は、図１に示したオフセット印加回路の回路図である。
オフセット印加回路１０は、基本的には、第１のカウン
タ１１、第２のカウンタ１２及び加算器１４から構成さ
れている。周波数誤差検出回路７からの出力（周波数誤
差数）は、加算器１４を介してアンプ１３に供給されて
ディスクモータ２の回転を制御する信号となる。周波数
誤差検出回路７からの出力は、第１のカウンタ１１の入
力端子ＩＮにも入力されている。第１のカウンタ１１に
は、プリセットクロックが入力されるプリセット端子Ｐ
Ｒとカウントクロックが入力されるクロック端子ＣＫと
を備えている。第１のカウンタ１１の出力は、その出力
端子ＯＵＴからゼロ検出回路１７に入力され、インバー
タ（ＮＯＴ回路）１６を介してカウントクロックととも
にＡＮＤ回路１５に入力される。ＡＮＤ回路１５の出力
（カウントクロック信号）は、第１及び第２のカウンタ
１１、１２のクロック端子ＣＫに入力される。第１のカ
ウンタ１１のＭＳＢビットをインバータ１８を介して第
２のカウンタ１２に入力される。第２のカウンタ１２の
出力端子ＯＵＴからオフセットが出力され加算器１４に
加えられる。
周波数誤差検出回路７の出力を取り込み、その大きさと
方向に応じてＰＬＬ回路のロックが外れない程度のゆっ
くりした速さで周波数誤差がなくなる方向にオフセット
印加していく。このオフセット印加回路１０は、システ
ムコントローラ９でソフト的に動作させても良いし、図
２に示すようなハードウェアで構成しても良い。図２
は、図１に示したオフセット印加回路の回路図である。
オフセット印加回路１０は、基本的には、第１のカウン
タ１１、第２のカウンタ１２及び加算器１４から構成さ
れている。周波数誤差検出回路７からの出力（周波数誤
差数）は、加算器１４を介してアンプ１３に供給されて
ディスクモータ２の回転を制御する信号となる。周波数
誤差検出回路７からの出力は、第１のカウンタ１１の入
力端子ＩＮにも入力されている。第１のカウンタ１１に
は、プリセットクロックが入力されるプリセット端子Ｐ
Ｒとカウントクロックが入力されるクロック端子ＣＫと
を備えている。第１のカウンタ１１の出力は、その出力
端子ＯＵＴからゼロ検出回路１７に入力され、インバー
タ（ＮＯＴ回路）１６を介してカウントクロックととも
にＡＮＤ回路１５に入力される。ＡＮＤ回路１５の出力
（カウントクロック信号）は、第１及び第２のカウンタ
１１、１２のクロック端子ＣＫに入力される。第１のカ
ウンタ１１のＭＳＢビットをインバータ１８を介して第
２のカウンタ１２に入力される。第２のカウンタ１２の
出力端子ＯＵＴからオフセットが出力され加算器１４に
加えられる。
【００１２】周波数誤差検出回路７の出力は、例えば、
Ｘ’ｔａｌで形成したプリセットクロックで定期的に第
１のカウンタ（アップダウンカウンタ）１１にプリセッ
トされる。第１のカウンタ１１は、このカウントクロッ
クでカウント値がゼロになる方向にカウントし、同時に
第２のカウンタ（アップダウンカウンタ）１２は、同じ
カウントクロックでカウントする。第１のカウンタ１１
がゼロになると、第１のカウンタ１１の出力がゼロ検出
回路１７に入力され、カウントクロックを供給しないよ
うに働いてカウントが停止される。このとき第２のカウ
ンタ１２のカウント方向は、第１のカウンタ１１と逆方
向である。周波数誤差をゼロにするのに必要なオフセッ
トの大きさは、回転数に応じて変化するため、プリセッ
トクロックの周期は、ディスクモータ２の目標回転速度
の変化が大きいときには短く、安定しているときには長
くする。図３に示す実施例では、周波数誤差が「３」及
び「−２」の場合を説明している。この周波数誤差検出
回路７からの出力に対して、第１のカウンタ１１は、
「３、２、１、０」及び「−２、−１、０」とカウント
し、第２のカウンタ１２は、「＋１、＋２、＋３」及び
「＋１、＋２」とカウントする。
Ｘ’ｔａｌで形成したプリセットクロックで定期的に第
１のカウンタ（アップダウンカウンタ）１１にプリセッ
トされる。第１のカウンタ１１は、このカウントクロッ
クでカウント値がゼロになる方向にカウントし、同時に
第２のカウンタ（アップダウンカウンタ）１２は、同じ
カウントクロックでカウントする。第１のカウンタ１１
がゼロになると、第１のカウンタ１１の出力がゼロ検出
回路１７に入力され、カウントクロックを供給しないよ
うに働いてカウントが停止される。このとき第２のカウ
ンタ１２のカウント方向は、第１のカウンタ１１と逆方
向である。周波数誤差をゼロにするのに必要なオフセッ
トの大きさは、回転数に応じて変化するため、プリセッ
トクロックの周期は、ディスクモータ２の目標回転速度
の変化が大きいときには短く、安定しているときには長
くする。図３に示す実施例では、周波数誤差が「３」及
び「−２」の場合を説明している。この周波数誤差検出
回路７からの出力に対して、第１のカウンタ１１は、
「３、２、１、０」及び「−２、−１、０」とカウント
し、第２のカウンタ１２は、「＋１、＋２、＋３」及び
「＋１、＋２」とカウントする。
【００１３】ディスク１を角速度一定（ＣＡＶ）で再生
する場合、目標回転速度が一定であるのでプリセットク
ロックは、１パルスで十分である。この場合、ディスク
モータサーボループ内に積分器を設けて低域抑制するの
に比べ、周波数特性に影響しないためサーボループの設
計に支障を来さないで済む。また、カウントクロックの
周期は、ディスクモータ制御信号の変化率に影響し、急
速なディスクモータ２の加減速は、ＰＬＬ回路のロック
を外してしまうのでこのロックが外れない程度の速さに
設定する。このようにすることでオフセット印加回路１
０からオフセットが段階的に印加され、周波数誤差をゼ
ロにすることができる。
する場合、目標回転速度が一定であるのでプリセットク
ロックは、１パルスで十分である。この場合、ディスク
モータサーボループ内に積分器を設けて低域抑制するの
に比べ、周波数特性に影響しないためサーボループの設
計に支障を来さないで済む。また、カウントクロックの
周期は、ディスクモータ制御信号の変化率に影響し、急
速なディスクモータ２の加減速は、ＰＬＬ回路のロック
を外してしまうのでこのロックが外れない程度の速さに
設定する。このようにすることでオフセット印加回路１
０からオフセットが段階的に印加され、周波数誤差をゼ
ロにすることができる。
【００１４】次に、図４のＤＶＤ−ＲＯＭを説明する。
図に示すように図１のＣＤ−ＲＯＭ再生装置とは基本的
には同じであるが、ＣＤ信号処理回路／ＣＤ同期検出回
路は用いないで、変わりに、ＤＶＤ信号処理回路／ＤＶ
Ｄ同期検出回路を使用する。図４の再生装置も周波数誤
差検出回路７の出力にその値に応じてオフセットを印加
する回路１０を付加している。このオフセット印加回路
１０は、定期的に周波数誤差検出回路７の出力を取り込
み、その大きさと方向に応じてＰＬＬ回路のロックが外
れない程度のゆっくりした速さで周波数誤差がなくなる
方向にオフセット印加していくことができる。
図に示すように図１のＣＤ−ＲＯＭ再生装置とは基本的
には同じであるが、ＣＤ信号処理回路／ＣＤ同期検出回
路は用いないで、変わりに、ＤＶＤ信号処理回路／ＤＶ
Ｄ同期検出回路を使用する。図４の再生装置も周波数誤
差検出回路７の出力にその値に応じてオフセットを印加
する回路１０を付加している。このオフセット印加回路
１０は、定期的に周波数誤差検出回路７の出力を取り込
み、その大きさと方向に応じてＰＬＬ回路のロックが外
れない程度のゆっくりした速さで周波数誤差がなくなる
方向にオフセット印加していくことができる。
【００１５】
【発明の効果】本発明は、以上の構成により可変速再生
時の周波数誤差によるディスクモータ制御で生じる残留
誤差を低減させることができ、正確な再生速度制御がで
きるためタイムスケジュールの管理が容易になり、ま
た、製品ばらつきを抑制することが可能になる。
時の周波数誤差によるディスクモータ制御で生じる残留
誤差を低減させることができ、正確な再生速度制御がで
きるためタイムスケジュールの管理が容易になり、ま
た、製品ばらつきを抑制することが可能になる。
【図１】本発明の可変速再生におけるディスク再生装置
のディスクモータサーボループを示す回路ブロック図。
のディスクモータサーボループを示す回路ブロック図。
【図２】図１のディスク再生半導体装置におけるオフセ
ット印加回路の回路図。
ット印加回路の回路図。
【図３】図２に示すオフセット印加回路の動作タイミン
グ図。
グ図。
【図４】本発明の可変速再生におけるディスク再生装置
のディスクモータサーボループを示す回路ブロック図。
のディスクモータサーボループを示す回路ブロック図。
【図５】従来の可変速再生におけるディスク再生装置の
ディスクモータサーボループを示す回路ブロック図。
ディスクモータサーボループを示す回路ブロック図。
１・・・ディスク、 ２・・・ディスクモータ、３・
・・ピックアップ（ＰＵ）、 ４・・・ＲＦアンプ、
５・・・スライス・ＰＬＬ回路、６・・・ＣＤ信号処理
／ＣＤ同期検出回路、７・・・周波数誤差検出回路、
８・・・クロック発生器、９・・・システムコントロ
ーラ、 １０・・・オフセット印加回路、１１・・・
第１のカウンタ、 １２・・・第２のカウンタ、１３
・・・アンプ、 １４・・・加算器、 １５・・・
ＡＮＤ回路、１６、１８・・・インバータ（ＮＯＴ回
路）、１９・・・ＤＶＤ信号処理／ＤＶＤ同期検出回
路。
・・ピックアップ（ＰＵ）、 ４・・・ＲＦアンプ、
５・・・スライス・ＰＬＬ回路、６・・・ＣＤ信号処理
／ＣＤ同期検出回路、７・・・周波数誤差検出回路、
８・・・クロック発生器、９・・・システムコントロ
ーラ、 １０・・・オフセット印加回路、１１・・・
第１のカウンタ、 １２・・・第２のカウンタ、１３
・・・アンプ、 １４・・・加算器、 １５・・・
ＡＮＤ回路、１６、１８・・・インバータ（ＮＯＴ回
路）、１９・・・ＤＶＤ信号処理／ＤＶＤ同期検出回
路。
Claims (3)
- 【請求項１】 線速度一定で信号が記録されているディ
スクからフレーム同期信号を検出するフレーム同期信号
検出手段と、 前記フレーム同期信号と周波数を比較するためのクロッ
クを発生するクロック発生手段と、 前記フレーム同期信号と前記クロックとの周波数誤差を
検出する周波数誤差検出手段と、 前記周波数誤差に応じたＤＣ値を前記周波数誤差に加え
るオフセット印加手段と、 前記周波数誤差と前記オフセット印加手段出力の和を制
御信号としてディスクモータを駆動するディスクモータ
駆動手段とを具備し、 前記オフセット印加手段が定期的に前記周波数誤差を取
り込み、前記周波数誤差がなくなる方向にＤＣ値を段階
的に印加していくことを特徴とするディスクモータ制御
回路。 - 【請求項２】 前記オフセット手段は、前記周波数誤差
検出手段から得られた周波数誤差の数をカウントする第
１のカウンタと、前記第１のカウンタから得られたカウ
ント数を段階的に出力する第２のカウンタと、前記第２
のカウンタから得られたカウント数を段階的に前記周波
数誤差検出手段の出力に加える加算器とを有することを
特徴とする請求項１に記載のディスクモータ制御回路。 - 【請求項３】 線速度一定で信号が記録されているディ
スクに記録されたデータを光学的に読み出し、電気信号
に変換する光電変換手段と、 前記光電変換手段から供給される電気信号を増幅する増
幅器と、 前記増幅器から供給される電気信号を２値化信号に変換
するデータスライス回路と、 前記データスライス回路から供給される前記２値化信号
に基づいてデータの再生速度の変化に応じたクロック信
号を生成するＰＬＬ回路と、 前記ＰＬＬ回路から供給されるクロック信号に応じて前
記データスライス回路から供給される前記ＥＦＭ信号を
復調し、データを再生する信号処理回路と、 前記ディスクの回転を制御するディスクモータ制御回路
とを備え、 前記ディスクモータ制御回路は、前記ディスクからフレ
ーム同期信号を検出するフレーム同期信号検出手段と、
前記フレーム同期信号と周波数を比較するためのクロッ
クを発生するクロック発生手段と、前記フレーム同期信
号と前記クロックとの周波数誤差を検出する周波数誤差
検出手段と、前記周波数誤差に応じたＤＣ値を前記周波
数誤差に加えるオフセット印加手段と、前記周波数誤差
と前記オフセット印加手段出力の和を制御信号としてデ
ィスクモータを駆動するディスクモータ駆動手段とを具
備し、前記オフセット印加手段が定期的に前記周波数誤
差を取り込み、前記周波数誤差がなくなる方向にＤＣ値
を段階的に印加していくことを特徴とするディスク再生
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18765397A JPH1125588A (ja) | 1997-06-28 | 1997-06-28 | ディスクモータ制御回路及びこれを用いたディスク再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18765397A JPH1125588A (ja) | 1997-06-28 | 1997-06-28 | ディスクモータ制御回路及びこれを用いたディスク再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1125588A true JPH1125588A (ja) | 1999-01-29 |
Family
ID=16209865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18765397A Pending JPH1125588A (ja) | 1997-06-28 | 1997-06-28 | ディスクモータ制御回路及びこれを用いたディスク再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1125588A (ja) |
-
1997
- 1997-06-28 JP JP18765397A patent/JPH1125588A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2885650B2 (ja) | ディスク再生装置 | |
| US4495474A (en) | PLL Control circuit for recovery of data from audio disk | |
| US4672597A (en) | Clock signal reproducing circuit for a player reproducing information of a disc | |
| JPS6235179B2 (ja) | ||
| JP3698836B2 (ja) | ディジタル信号再生装置 | |
| US5982724A (en) | Disk reproducing apparatus having active wide-range PLL device | |
| JPH10215175A (ja) | Ｐｌｌ回路及び信号再生装置 | |
| JP3607048B2 (ja) | ディスク再生装置及びデータスライス回路 | |
| JPH08167239A (ja) | 再生装置及び回転サーボ回路 | |
| JPH0877691A (ja) | ディスク再生装置及び信号処理回路 | |
| JPH1125588A (ja) | ディスクモータ制御回路及びこれを用いたディスク再生装置 | |
| JP3565879B2 (ja) | 光ディスク装置のディスク回転制御装置 | |
| WO2004095454A1 (ja) | 再生装置および方法 | |
| JP2574746B2 (ja) | デイジタル信号再生装置 | |
| JPS6258067B2 (ja) | ||
| JPS60171680A (ja) | デイジタルオ−デイオデイスク再生装置 | |
| JPS6245335Y2 (ja) | ||
| JPS59186110A (ja) | デジタルデ−タ生成装置 | |
| JPS6275972A (ja) | デイスクモ−タ制御回路 | |
| JPS6062889A (ja) | モ−タ制御装置 | |
| JP2002150696A (ja) | 再生装置 | |
| JPH11144367A (ja) | 光ディスク装置 | |
| JPH10241170A (ja) | サーボ信号生成装置およびそれを使用したディスク装置 | |
| JPH07134873A (ja) | ディスク再生装置及び信号処理回路 | |
| KR19990048996A (ko) | 피.알.엠.엘 검출방식을 채용한 광 디스크 재생장치에서의샘플링클럭 재생회로 |