JPH11252184A - Inter-node connector - Google Patents

Abstract

PROBLEM TO BE SOLVED: To improve the reliability of data transfer between nodes without increasing a capacity of a buffer memory. SOLUTION: A buffer circuit 33 is usually used to transfer data from a node 1 to a node 2 and a buffer circuit 43 is usually used to transfer data from the node 2 to the node 1. When an assignment circuit 35 detects occurrence of a fault in the buffer circuit 33, the circuit 35 instructs assignment of a substitute buffer. A replacement circuit 40 controls a selection circuit 41 to allow a buffer circuit 43 to write transfer data when the transfer data are outputted from the node 1 to the node 2 after the occurrence of a fault in the buffer circuit 33. The transfer data written in the buffer circuit 43 and outputted from the node 1 are transferred to the node 1 via a selection circuit 39. A re-transmission circuit 37 sends a re-transmission request as to the transfer data missing on occurrence of a fault in the buffer circuit 33 and on occurrence of write contention with the node 2 to the buffer circuit 43.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、ノード間接続スイ
ッチに関し、特にコンピュータ間接続ネットワークスイ
ッチに好適なノード間接続装置に関する。The present invention relates to an inter-node connection switch, and more particularly to an inter-node connection device suitable for an inter-computer connection network switch.

【０００２】[0002]

【従来の技術】一般に、コンピュータなどのノード間を
接続するノード間接続装置には、ノード間のデータ転送
のためのバッファメモリが設けられている。ノード間接
続装置は、データ転送元からのデータをバッファメモリ
に書き込み、このバッファメモリを介してデータ転送先
のノードにデータを転送する。2. Description of the Related Art Generally, an inter-node connection device for connecting nodes such as a computer is provided with a buffer memory for transferring data between nodes. The inter-node connecting device writes data from a data transfer source into a buffer memory, and transfers the data to a data transfer destination node via the buffer memory.

【０００３】従来のノード間接続装置として、特開昭５
６−１６８２５１号公報に記載されたデータ転送バッフ
ァ方式（以下、第１の装置）がある。第１の装置では、
バッファレジスタと同じ容量を有する代替用バッファレ
ジスタを設けると共に、第３のアドレスレジスタを追加
した構成となっている。アドレスの初期値は「０」で有
り、これに対応するバッファレジスタを使用してデータ
転送が開始される。データ転送中に、バッファレジスタ
から読み出したデータ上にエラーが検出された時には、
アドレスレジスタが歩進され、次のデータ転送時には代
替バッファレジスタを使用するよう制御される。アドレ
スレジスタは、主記憶装置とのデータ転送に使用され、
もう一つのアドレスレジスタは、入出力装置とのデータ
転送に使用される。これによりデータ転送の信頼性を向
上させることができるようにしている。As a conventional node-to-node connection device, Japanese Patent Laid-Open No.
There is a data transfer buffer method (hereinafter, referred to as a first device) described in JP-A-6-168251. In the first device,
In this configuration, a substitute buffer register having the same capacity as the buffer register is provided, and a third address register is added. The initial value of the address is "0", and the data transfer is started using the buffer register corresponding to this. If an error is detected on the data read from the buffer register during data transfer,
The address register is incremented, and the next data transfer is controlled to use the substitute buffer register. The address register is used for data transfer with the main storage device,
Another address register is used for data transfer with the input / output device. This makes it possible to improve the reliability of data transfer.

【０００４】また、ノード間を接続する装置として、特
開平４−２８１６４２号公報に記載された共用バッファ
を用いたクロスポイント型スイッチ装置（以下、第２の
装置）がある。第２の装置では、多数設けられた基本エ
レメントのそれぞれに、複数の入力ポート側からのデー
タを格納するためのメモリを備えると共に、メモリから
取り出されたデータあるいは拡張入力ポートからのデー
タの何れかを出力ポート側に供給する機能が設けられて
いる。また、入力ポートからのデータを自己のメモリに
格納すべきか否かを判断する機能、また入力ポートのデ
ータを拡張出力ポートに転送する機能かが設けられてい
る。基本エレメントは、マトリクス状に配列され、全体
としてＮ個の入出力ポートに対応するデータを処理でき
るようにしている。これにより、共用バッファ方式に対
応する構成を持つとともに、クロスポイント型構成の持
つ拡張に対する柔軟性を持たせている。As a device for connecting nodes, there is a cross-point type switch device (hereinafter, referred to as a second device) using a shared buffer described in Japanese Patent Laid-Open No. 4-281642. In the second device, each of a large number of basic elements includes a memory for storing data from a plurality of input ports, and any one of data extracted from the memory and data from an extended input port is provided. Is provided to the output port side. Further, a function of determining whether data from the input port should be stored in its own memory, and a function of transferring data of the input port to the extended output port are provided. The basic elements are arranged in a matrix so that data corresponding to N input / output ports as a whole can be processed. As a result, a configuration corresponding to the shared buffer system is provided, and flexibility for expansion provided by the cross-point type configuration is provided.

【０００５】[0005]

【発明が解決しようとする課題】このように従来のノー
ド間接続装置では、例えば第１の装置の場合、データ転
送のためのデータバッファメモリを必要容量の複数倍の
代替領域を設けてエラー発生時に代替させる構成となっ
ていた。つまり、第１の装置では、正常状態における通
常のデータ転送では使用しない、障害発生時にのみ使用
される代替用バッファが設けられているために、データ
転送にバッファ容量を多く必要とするほど、通常では使
用しない代替バッファが多くなってしまう。従って、装
置を構成する上で、ハードウェア量が増加し、コストの
上昇を招いてしまう。また、第１の装置では、エラー検
出時にメモリに対するアドレスを切り替えて代替バッフ
ァを使用することができるものの、バッファメモリに障
害が発生した時のバッファメモリ内に残されたデータを
回復させることができなった。As described above, in the conventional node-to-node connection device, for example, in the case of the first device, an error occurs when a data buffer memory for data transfer is provided with a plurality of alternative areas of a required capacity. It was configured to be replaced at times. That is, the first device is provided with a substitute buffer that is not used in normal data transfer in a normal state and is used only when a failure occurs. Will increase the number of unused alternate buffers. Therefore, when configuring the device, the amount of hardware increases, which leads to an increase in cost. Further, in the first device, when an error is detected, the address for the memory can be switched to use the alternative buffer, but the data remaining in the buffer memory when a failure occurs in the buffer memory can be recovered. became.

【０００６】また第２の装置の場合、メモリを有する基
本エレメントをマトリクス状に配列し、全体としてＮ個
の入出力ポートに対応するデータを処理できる構成とし
ている。つまり、クロスポイント型であることから、各
基本メモリに設けられたメモリが一つであったとしても
装置全体からするとメモリの量が多くなり、また各基本
エレメントが、自己の担当する入力ポートからのデータ
を自己で取り込んで出力ポートに受け渡す構成であり、
メモリの障害発生に対処する構成となっておらずデータ
転送についての信頼性が低かった。In the case of the second device, basic elements having a memory are arranged in a matrix so that data corresponding to N input / output ports as a whole can be processed. In other words, since it is a cross-point type, even if only one memory is provided for each basic memory, the amount of memory is large when viewed from the entire apparatus, and each basic element is connected to its own input port. It is a configuration that takes in the data of itself and transfers it to the output port,
The configuration is not designed to deal with the occurrence of a memory failure, and the reliability of data transfer is low.

【０００７】本発明は前記のような事情を考慮してなさ
れたもので、バッファメモリの容量を増大させることな
く、ノード間でのデータ転送の信頼性を向上させること
が可能なノード間接続装置を提供することを目的とす
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above-described circumstances, and is an inter-node connecting device capable of improving the reliability of data transfer between nodes without increasing the capacity of a buffer memory. The purpose is to provide.

【０００８】[0008]

【課題を解決するための手段】本発明は、ノード間のデ
ータ転送をバッファを介して行なうノード間接続装置に
おいて、ノードから出力された転送データが書き込ま
れ、通常使用される複数のバッファと、前記バッファの
何れかに障害が発生した場合に、障害が発生したバッフ
ァの代替バッファに前記複数のバッファの中の何れかを
割り付ける割付手段と、前記割り付け手段によって割り
付けられたバッファを、障害が発生したバッファに書き
込まれるべきデータの書き込み先として選択する選択手
段とを具備したことを特徴とする。According to the present invention, there is provided an inter-node connecting device for transferring data between nodes via a buffer, wherein a plurality of buffers which are normally used and in which transfer data output from the node are written, When a failure occurs in any of the buffers, an allocating unit that allocates any of the plurality of buffers to an alternative buffer of the buffer in which the failure has occurred, and a buffer that has been allocated by the allocating unit has a fault. Selecting means for selecting as a write destination of data to be written into the buffer.

【０００９】また、前記割付手段によって代替バッファ
を割り付ける時にバッファの障害発生により消失したデ
ータの再送出を、データ送出元のノードに要求する再送
手段を具備したことを特徴とする。Further, there is provided a retransmission means for requesting, from the data transmission source node, retransmission of data lost due to a buffer failure when the allocating means allocates a substitute buffer.

【００１０】また、前記割付手段によって代替バッファ
として割り付けられたバッファに対して、複数のノード
からのデータ書き込みが競合することによって消失した
データの再送出を、データ送出元のノードに要求する再
送手段を具備したことを特徴とする。A retransmitting means for requesting a data transmission source node to retransmit data lost due to contention of data writing from a plurality of nodes to a buffer allocated as a substitute buffer by the allocating means. It is characterized by having.

【００１１】また本発明は、ノード間のデータ転送をバ
ッファを介して行なうノード間接続装置において、それ
ぞれが特定のノード間のデータ転送に通常使用される、
ノードから出力された転送データが書き込まれるバッフ
ァであって、それぞれが他のバッファに障害が発生した
場合には代替バッファとして割り付けられる複数のバッ
ファと、前記バッファの障害発生を監視し、障害発生を
検出した時に、他のバッファへの代替バッファ割り付け
を指示する割り付け回路と、特定のノードから出力され
た転送データの転送先及び障害発生時の前記割り付け回
路による代替バッファ割り付けの指示に応じて、転送デ
ータを書き込むべきバッファを振り分ける振り分け回路
と、前記振り分け回路による転送データの転送先に応じ
た振り分け及び障害発生時の代替バッファ割り付けの指
示に応じた振り分けに応じて、ノードから出力された転
送データをバッファに書き込ませる、複数のバッファの
それぞれに対応する複数の選択回路と、前記割り付け回
路によって障害発生が検出された時に、障害発生時に消
失した転送データ、及び前記振り分け回路により振り分
けられたバッファにおいて転送データの書き込みが競合
することによって消失した転送データの再送出要求をデ
ータ送出元のノードに送信する再送回路とを具備したこ
とを特徴とする。Further, the present invention provides an inter-node connecting device for performing data transfer between nodes via a buffer, wherein each of the devices is generally used for data transfer between specific nodes.
A plurality of buffers to which transfer data output from the node is written, each of which is allocated as a substitute buffer when a failure occurs in another buffer; and An allocation circuit for instructing alternative buffer allocation to another buffer upon detection, and a transfer destination in accordance with a destination of the transfer data output from a specific node and an alternative buffer allocation instruction by the allocation circuit when a failure occurs. A distribution circuit that distributes a buffer to which data is to be written; and a distribution circuit that distributes the transfer data output from the node according to the distribution according to the transfer destination of the transfer data and the distribution according to the instruction of the alternative buffer allocation when a failure occurs. Each of the multiple buffers to be written to the buffer A plurality of selection circuits and transfer data lost when a failure is detected by the allocating circuit and transfer data lost due to contention of transfer data writing in the buffer allocated by the distribution circuit when the failure occurs. And a retransmission circuit for transmitting a retransmission request to a data transmission source node.

【００１２】また本発明は、ノード間のデータ転送をバ
ッファを介して行なうノード間接続装置において、それ
ぞれが特定のノードからのデータ転送に通常使用され
る、ノードから出力された転送データが書き込まれるバ
ッファであって、同じノードからのデータ転送に使用さ
れる他のバッファに障害が発生した場合には代替バッフ
ァとして割り付けられる複数のバッファと、前記バッフ
ァの障害発生を監視し、障害発生を検出した時に、他の
バッファへの代替バッファ割り付けを指示する割り付け
回路と、特定のノードから出力された転送データの転送
先に応じてバッファを振り分けて、転送データを書き込
ませる振り分け回路と、複数のバッファのそれぞれに対
応するものであって、前記振り分け回路による転送デー
タの転送先に応じた振り分け、あるいは障害発生時の代
替バッファ割り付けの指示に応じた振り分けに応じて、
対応するバッファまたは代替バッファに割り付けられた
バッファに書き込まれた転送データの出力先を選択する
複数の選択回路と、前記割り付け回路によって障害発生
が検出された時に、障害発生時に消失した転送データの
再送出要求をデータ送出元のノードに送信する再送回路
とを具備したことを特徴とする。Further, according to the present invention, in an inter-node connecting apparatus for performing data transfer between nodes via a buffer, transfer data output from a node, which is normally used for data transfer from a specific node, is written. In the case of a buffer, when a failure occurs in another buffer used for data transfer from the same node, a plurality of buffers allocated as substitute buffers and monitoring the occurrence of a failure in the buffer, and detecting the occurrence of a failure Sometimes, an allocation circuit that instructs alternative buffer allocation to other buffers, an allocation circuit that allocates buffers according to the transfer destination of transfer data output from a specific node, and writes transfer data, Each of which corresponds to a transfer destination of the transfer data by the sorting circuit. Ri divided, or according to the distribution in accordance with the alternate buffer allocation indication of failure occurring,
A plurality of selection circuits for selecting an output destination of transfer data written in a buffer allocated to a corresponding buffer or a substitute buffer; and retransmission of transfer data lost at the time of the failure when a failure is detected by the allocation circuit. A retransmission circuit for transmitting the outgoing request to the data transmission source node.

【００１３】[0013]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は本実施形態に係わる
ノード間接続装置のシステム構成を示すブロック図であ
る。図１に示す例は、ノード（ｎｏｄｅ）１とノード
（ｎｏｄｅ）２との間を接続する２×２ネットワークス
イッチの構成を示している。本実施形態におけるノード
間接続装置は、通常使用しているバッファを障害発生時
の代替バッファに割り付ける機能と、障害発生時あるい
は代替バッファ割付後の書き込み競合時にロストしたデ
ータをデータ送出元に対して再送出要求する機能を有し
ている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a system configuration of an inter-node connection device according to the present embodiment. The example illustrated in FIG. 1 illustrates a configuration of a 2 × 2 network switch that connects between a node (node) 1 and a node (node) 2. The inter-node connection device according to the present embodiment has a function of allocating a normally used buffer to a substitute buffer at the time of a failure occurrence, and a function of transmitting lost data at the time of a failure occurrence or at the time of a write conflict after the substitution of a substitute buffer to a data transmission source. It has a function to request retransmission.

【００１４】図１に示すように、本実施形態におけるノ
ード間接続装置（２×２ネットワークスイッチ）は、ノ
ード１側には、振り分け回路３０、選択回路３１，３
２、バッファ回路３３，３４、割付回路３５，３６、再
送回路３７、調停回路３８、及び選択回路３９が設けら
れ、ノード２側には振り分け回路４０、選択回路４１，
４２、バッファ回路４３，４４、割付回路４５，４６、
再送回路４７、調停回路４８、及び選択回路４９が設け
られている。As shown in FIG. 1, an inter-node connection device (2 × 2 network switch) according to the present embodiment includes a distribution circuit 30 and selection circuits 31 and 3 on the node 1 side.
2, buffer circuits 33 and 34, allocation circuits 35 and 36, a retransmission circuit 37, an arbitration circuit 38, and a selection circuit 39, and a distribution circuit 40, a selection circuit 41,
42, buffer circuits 43 and 44, allocation circuits 45 and 46,
A retransmission circuit 47, an arbitration circuit 48, and a selection circuit 49 are provided.

【００１５】振り分け回路３０は、ノード１から送出さ
れたデータの転送先（ノード１またはノード２）を転送
データ中の転送先データをもとにして検出して選択回路
３１，３２の動作を制御し、またバッファ回路３３，３
４，４３，４４の障害発生時にそれぞれに対応する割付
回路３５，３６，４５，４６からの指示に応じて代替バ
ッファ割り付けのため選択回路３１，３２の動作を制御
する。また、振り分け回路３０は、代替バッファに割り
付けられたバッファ回路３３またはバッファ回路３４に
対して、複数のノード１，２からの転送データの書き込
みが競合した場合に、再送回路４７に対してロストデー
タ情報として通知する。The distribution circuit 30 detects the transfer destination (node 1 or node 2) of the data sent from the node 1 based on the transfer destination data in the transfer data and controls the operation of the selection circuits 31 and 32. And the buffer circuits 33 and 3
At the time of occurrence of a failure at 4, 43, 44, the operation of the selection circuits 31, 32 for allocating alternative buffers is controlled in accordance with the instructions from the corresponding allocating circuits 35, 36, 45, 46. In addition, when the writing of the transfer data from the plurality of nodes 1 and 2 competes with the buffer circuit 33 or the buffer circuit 34 assigned to the substitute buffer, the distribution circuit 30 Notify as information.

【００１６】選択回路３１は、振り分け回路３０により
検出されたデータの転送先に応じて、バッファ回路３３
への書き込みデータの送出元としてノード１とノード２
の何れか一方を選択する。また、選択回路３１は、バッ
ファ回路３３，４３の障害発生時に振り分け回路３０か
らの指示に応じて代替バッファ割り付けのための動作を
行なう。The selection circuit 31 has a buffer circuit 33 according to the destination of the data detected by the distribution circuit 30.
Node 1 and node 2 as write data source
Is selected. Further, the selection circuit 31 performs an operation for allocating an alternative buffer according to an instruction from the distribution circuit 30 when a failure occurs in the buffer circuits 33 and 43.

【００１７】選択回路３２は、振り分け回路３０により
検出されたデータの転送先に応じて、バッファ回路３４
への書き込みデータの送出元としてノード１とノード２
の何れか一方を選択する。また、選択回路３２は、バッ
ファ回路３４，４４の障害発生時に振り分け回路３０か
らの指示に応じて代替バッファ割り付けのための動作を
行なう。The selection circuit 32 has a buffer circuit 34 in accordance with the transfer destination of the data detected by the distribution circuit 30.
Node 1 and node 2 as write data source
Is selected. Further, the selection circuit 32 performs an operation for allocating an alternative buffer according to an instruction from the distribution circuit 30 when a failure occurs in the buffer circuits 34 and 44.

【００１８】バッファ回路３３は、ノード１からノード
１へデータを転送するために通常使用するバッファであ
り、振り分け回路３０により検出されたデータの転送先
がノード１である場合に、選択回路３１を介してノード
１からのデータが書き込まれ、この書き込まれたデータ
が選択回路３９を介してノード１に転送される。また、
バッファ回路３３は、バッファ回路４３に障害が発生し
た場合に、代替バッファとして割り付けられ、ノード２
から送出されたノード１への転送データが書き込まれ
る。The buffer circuit 33 is a buffer normally used for transferring data from the node 1 to the node 1. When the transfer destination of the data detected by the distribution circuit 30 is the node 1, the buffer circuit 33 switches the selection circuit 31. The data from the node 1 is written via the selector circuit 39, and the written data is transferred to the node 1 via the selection circuit 39. Also,
The buffer circuit 33 is allocated as a substitute buffer when a failure occurs in the buffer
The transfer data to the node 1 transmitted from the node 1 is written.

【００１９】バッファ回路３４は、ノード１からノード
２へデータを転送するために通常使用するバッファであ
り、振り分け回路３０により検出されたデータの転送先
がノード２である場合に、選択回路３２を介してノード
１からのデータが書き込まれ、この書き込まれたデータ
が選択回路４９を介してノード２に転送される。また、
バッファ回路３４は、バッファ回路４４に障害が発生し
た場合に、代替バッファとして割り付けられ、ノード２
から送出されたノード１への転送データが書き込まれ
る。The buffer circuit 34 is a buffer normally used for transferring data from the node 1 to the node 2. When the destination of the data detected by the distribution circuit 30 is the node 2, the selection circuit 32 The data from the node 1 is written via the selector circuit 49, and the written data is transferred to the node 2 via the selection circuit 49. Also,
The buffer circuit 34 is allocated as a substitute buffer when a failure occurs in the buffer
The transfer data to the node 1 transmitted from the node 1 is written.

【００２０】割付回路３５は、バッファ回路３３を常時
監視し、障害検出した場合に、バッファ回路３３での障
害発生を通知する代替バッファ割付信号を、振り分け回
路３０，４０、再送回路３７、及び調停回路３８へ出力
する。また、割付回路３５は、障害検出時に、障害が発
生したバッファ回路３３に対する代替バッファ割り付け
をバッファ回路４３に行なうための指示を各回路に対し
て送出する。The allocation circuit 35 constantly monitors the buffer circuit 33 and, when a failure is detected, sends an alternative buffer allocation signal for notifying the occurrence of a failure in the buffer circuit 33 to the distribution circuits 30, 40, the retransmission circuit 37, and the arbitration circuit. Output to the circuit 38. Further, upon detection of a failure, the allocation circuit 35 sends an instruction to the buffer circuit 43 to allocate a substitute buffer to the buffer circuit 33 in which the failure has occurred, to each circuit.

【００２１】割付回路３６は、バッファ回路３４を常時
監視し、障害検出した場合に、バッファ回路３４での障
害発生を通知する代替バッファ割付信号を振り分け回路
３０，４０、再送回路３７、及び調停回路４８へ出力す
る。また、割付回路３６は、障害検出時に、障害が発生
したバッファ回路３４に対する代替バッファ割り付けを
バッファ回路４４に行なうための指示を各回路に対して
送出する。The allocating circuit 36 constantly monitors the buffer circuit 34 and, when a failure is detected, distributes alternative buffer allocating signals for notifying the occurrence of a failure in the buffer circuit 34, the reallocating circuits 37 and 40, the retransmission circuit 37, and the arbitration circuit. 48. Further, upon detection of a failure, the allocation circuit 36 sends an instruction to the buffer circuit 44 to allocate a substitute buffer to the buffer circuit 34 in which the failure has occurred, to each circuit.

【００２２】再送回路３７は、バッファ回路３３または
バッファ回路３４の障害発生によりバッファ回路４３ま
たはバッファ回路４４に代替バッファ割り付けが行なわ
れる際に、代替先のバッファ回路４３，４４に対してノ
ード２からのデータが出力中であることが、振り分け回
路４０、割付回路３５，３６からロストデータ情報とし
て通知された場合に、バッファ回路４３またはバッファ
回路４４にデータ出力することができなかったためにロ
ストした転送データを再送出する要求（データ再送出要
求）をノード１へ出力する。When a substitute buffer is allocated to the buffer circuit 43 or the buffer circuit 44 due to the occurrence of a failure in the buffer circuit 33 or the buffer circuit 34, the retransmission circuit 37 supplies the substitute buffer circuits 43 and 44 from the node 2 to the substitute buffer circuits 43 and 44. When the data is being output as lost data information from the distribution circuit 40 and the allocation circuits 35 and 36, the lost transfer because the data could not be output to the buffer circuit 43 or 44. A request to retransmit data (data retransmission request) is output to node 1.

【００２３】調停回路３８は、バッファ回路３３及びバ
ッファ回路４３からのデータ転送要求に対して、割付回
路３５あるいは割付回路４５からの代替バッファ割付信
号に応じて選択回路３９を制御し、バッファ回路３３と
バッファ回路４３からのノード１へのデータ転送要求の
競合調停を行う。調停回路３８は、例えばバッファ回路
３３とバッファ回路４３について予め設定されている優
先順位に従って競合調停を行なうものとする。The arbitration circuit 38 controls the selection circuit 39 in response to a data transfer request from the buffer circuits 33 and 43 in accordance with an alternative buffer allocation signal from the allocation circuit 35 or the allocation circuit 45. And a data transfer request from the buffer circuit 43 to the node 1 is arbitrated. The arbitration circuit 38 performs contention arbitration in accordance with, for example, a preset priority order for the buffer circuits 33 and 43.

【００２４】選択回路３９は、調停回路３８の制御によ
り、ノード１へのデータの転送元をバッファ回路３３と
バッファ回路４３から選択する。The selection circuit 39 selects a data transfer source to the node 1 from the buffer circuits 33 and 43 under the control of the arbitration circuit 38.

【００２５】振り分け回路４０は、ノード２から送出さ
れたデータの転送先（ノード１またはノード２）を転送
データ中の転送先データをもとにして検出して選択回路
４１，４２の動作を制御し、またバッファ回路３３，３
４，４３，４４の障害発生時にそれぞれに対応する割付
回路３５，３６，４５，４６からの指示に応じて代替バ
ッファ割り付けのため選択回路４１，４２の動作を制御
する。また、振り分け回路４０は、代替バッファに割り
付けられたバッファ回路４３またはバッファ回路４４に
対して、複数のノード１，２からの転送データの書き込
みが競合した場合に、再送回路３７に対してロストデー
タ情報として通知する。The distribution circuit 40 detects the transfer destination (node 1 or node 2) of the data sent from the node 2 based on the transfer destination data in the transfer data and controls the operations of the selection circuits 41 and 42. And the buffer circuits 33 and 3
At the time of occurrence of a failure at 4, 43, 44, the operation of the selection circuits 41, 42 for allocating alternative buffers is controlled in accordance with instructions from the corresponding allocation circuits 35, 36, 45, 46, respectively. In addition, when the writing of the transfer data from the plurality of nodes 1 and 2 competes with the buffer circuit 43 or the buffer circuit 44 allocated to the substitute buffer, the distribution circuit 40 sends the lost data to the retransmission circuit 37. Notify as information.

【００２６】選択回路４１は、振り分け回路４０により
検出されたデータの転送先に応じて、バッファ回路４３
への書き込みデータの送出元としてノード１とノード２
の何れか一方を選択する。また、選択回路４１は、バッ
ファ回路３３，４３の障害発生時に振り分け回路４０か
らの指示に応じて代替バッファ割り付けのための動作を
行なう。The selection circuit 41 has a buffer circuit 43 according to the transfer destination of the data detected by the distribution circuit 40.
Node 1 and node 2 as write data source
Is selected. The selection circuit 41 performs an operation for allocating a substitute buffer according to an instruction from the distribution circuit 40 when a failure occurs in the buffer circuits 33 and 43.

【００２７】選択回路４２は、振り分け回路４０により
検出されたデータの転送先に応じて、バッファ回路４４
への書き込みデータの送出元としてノード１とノード２
の何れか一方を選択する。また、選択回路４２は、バッ
ファ回路３４，４４の障害発生時に振り分け回路４０か
らの指示に応じて代替バッファ割り付けのための動作を
行なう。The selection circuit 42 has a buffer circuit 44 according to the transfer destination of the data detected by the distribution circuit 40.
Node 1 and node 2 as write data source
Is selected. Further, the selection circuit 42 performs an operation for allocating a substitute buffer in accordance with an instruction from the distribution circuit 40 when a failure occurs in the buffer circuits 34 and 44.

【００２８】バッファ回路４３は、ノード２からノード
１へデータを転送するために通常使用するバッファであ
り、振り分け回路４０により検出されたデータの転送先
がノード１である場合に、選択回路４１を介してノード
２からのデータが書き込まれ、この書き込まれたデータ
が選択回路３９を介してノード１に転送される。また、
バッファ回路４３は、バッファ回路３３に障害が発生し
た場合に、代替バッファとして割り付けられ、ノード１
から送出されたノード１への転送データが書き込まれ
る。The buffer circuit 43 is a buffer normally used for transferring data from the node 2 to the node 1. When the transfer destination of the data detected by the distribution circuit 40 is the node 1, the selection circuit 41 is used. The data from the node 2 is written via the selection circuit 39, and the written data is transferred to the node 1 via the selection circuit 39. Also,
The buffer circuit 43 is allocated as a substitute buffer when a failure occurs in the buffer
The transfer data to the node 1 transmitted from the node 1 is written.

【００２９】バッファ回路４４は、ノード２からノード
２へデータを転送するために通常使用するバッファであ
り、振り分け回路４０により検出されたデータの転送先
がノード２である場合に、選択回路４２を介してノード
２からのデータが書き込まれ、この書き込まれたデータ
が選択回路４９を介してノード２に転送される。また、
バッファ回路４４は、バッファ回路３４に障害が発生し
た場合に、代替バッファとして割り付けられ、ノード１
から送出されたノード２への転送データが書き込まれ
る。The buffer circuit 44 is a buffer normally used for transferring data from the node 2 to the node 2. When the transfer destination of the data detected by the distribution circuit 40 is the node 2, the selection circuit 42 is used. The data from the node 2 is written via the selection circuit 49, and the written data is transferred to the node 2 via the selection circuit 49. Also,
The buffer circuit 44 is allocated as a substitute buffer when a failure occurs in the buffer
The transfer data to the node 2 transmitted from is written.

【００３０】割付回路４５は、バッファ回路４３を常時
監視し、障害検出した場合に、バッファ回路４３での障
害発生を通知する代替バッファ割付信号を、振り分け回
路３０，４０、再送回路４７、及び調停回路３８へ出力
する。また、割付回路４５は、障害検出時に、障害が発
生したバッファ回路４３に対する代替バッファ割り付け
をバッファ回路３３に行なうための指示を各回路に対し
て送出する。The allocation circuit 45 constantly monitors the buffer circuit 43 and, when a failure is detected, sends an alternative buffer allocation signal for notifying the occurrence of a failure in the buffer circuit 43 to the distribution circuits 30, 40, the retransmission circuit 47, and the arbitration circuit. Output to the circuit 38. Further, upon detection of a failure, the allocating circuit 45 sends an instruction to the buffer circuit 33 for allocating a substitute buffer to the buffer circuit 43 in which the failure has occurred, to each circuit.

【００３１】割付回路４６は、バッファ回路４４を常時
監視し、障害検出した場合に、バッファ回路４４での障
害発生を通知する代替バッファ割付信号を振り分け回路
３０，４０、再送回路４７、及び調停回路４８へ出力す
る。また、割付回路３６は、障害検出時に、障害が発生
したバッファ回路４４に対する代替バッファ割り付けを
バッファ回路３４に行なうための指示を各回路に対して
送出する。The allocating circuit 46 constantly monitors the buffer circuit 44, and when a failure is detected, allocates an alternative buffer allocating signal for notifying the occurrence of a failure in the buffer circuit 44, the distributing circuits 30, 40, the retransmission circuit 47, and the arbitration circuit. 48. When detecting a failure, the allocating circuit 36 sends an instruction to the buffer circuit 34 to allocate a substitute buffer to the buffer circuit 44 in which the failure has occurred, to each circuit.

【００３２】再送回路４７は、バッファ回路４３または
バッファ回路４４の障害発生によりバッファ回路３３ま
たはバッファ回路３４に代替バッファ割り付けが行なわ
れる際に、代替先のバッファ回路３３，３４に対してノ
ード１からのデータが出力中であることが、振り分け回
路３０、割付回路４５，４６からロストデータ情報とし
て通知された場合に、バッファ回路３３またはバッファ
回路３４にデータ出力することができなかったためにロ
ストした転送データを再送出する要求（データ再送出要
求）をノード２へ出力する。When a substitute buffer is allocated to the buffer circuit 33 or the buffer circuit 34 due to the occurrence of a failure in the buffer circuit 43 or the buffer circuit 44, the retransmission circuit 47 supplies the substitute buffer circuits 33 and 34 from the node 1 to the substitute buffer circuits 33 and 34. Is notified from the distribution circuit 30 and the assignment circuits 45 and 46 as lost data information that the data is being output, the transfer lost because the data could not be output to the buffer circuit 33 or the buffer circuit 34. A request to retransmit data (data retransmission request) is output to node 2.

【００３３】調停回路４８は、バッファ回路４４及びバ
ッファ回路３４からのデータ転送要求に対して、割付回
路３６あるいは割付回路４６からの代替バッファ割付信
号に応じて選択回路４９を制御し、バッファ回路３４と
バッファ回路４４からのノード２へのデータ転送要求の
競合調停を行う。調停回路４８は、例えばバッファ回路
３４とバッファ回路４４について予め設定されている優
先順位に従って競合調停を行なうものとする。The arbitration circuit 48 controls the selection circuit 49 in response to a data transfer request from the buffer circuits 44 and 34 in accordance with an alternative buffer allocation signal from the allocation circuit 36 or the allocation circuit 46, and And a data transfer request from the buffer circuit 44 to the node 2 is arbitrated. The arbitration circuit 48 performs contention arbitration in accordance with, for example, a preset priority order for the buffer circuits 34 and 44.

【００３４】選択回路４９は、調停回路４８の制御によ
り、ノード２へのデータの転送元をバッファ回路３４と
バッファ回路４４３から選択する。The selection circuit 49 selects the transfer source of the data to the node 2 from the buffer circuit 34 and the buffer circuit 443 under the control of the arbitration circuit 48.

【００３５】次に、ノード間で送受信されるデータの転
送データ形式について説明する。図２には、転送データ
形式の一例を示している。Next, a transfer data format of data transmitted and received between nodes will be described. FIG. 2 shows an example of the transfer data format.

【００３６】図２に示すように、データに付加されたヘ
ッダには、第一フィールドに転送データの有無を示すＤ
ａｔａ ｖａｌｉｄ ｂｉｔ「Ｖ」（“１”ならばデー
タ有りを示す）、第二フィールドに「コマンド」、第三
フィールドにデータ転送先のノードを示す「転送先」、
第四フィールドにデータを識別するための「ＩＤ」、第
五フィールドに転送データのデータ量を示す「カウン
ト」、第六のフィールドにデータを書き込む先の「アド
レス」が設けられている。As shown in FIG. 2, the header added to the data has a first field indicating the presence or absence of transfer data.
data valid bit "V"("1" indicates that there is data), "command" in the second field, "transfer destination" indicating the data transfer destination node in the third field,
In the fourth field, “ID” for identifying data, in the fifth field, “count” indicating the data amount of the transfer data, and in the sixth field, “address” to which the data is to be written are provided.

【００３７】次に、本実施形態における動作について、
フローチャートを参照しながら説明する。Next, the operation in this embodiment will be described.
This will be described with reference to a flowchart.

【００３８】まず、図３に示すフローチャートを参照し
ながら、通常のデータ転送動作（データバッファ書き込
み動作）について説明する。First, a normal data transfer operation (data buffer write operation) will be described with reference to the flowchart shown in FIG.

【００３９】振り分け回路３０は、ノード１から転送さ
れてくるデータについて、第一フィールドのＤａｔａ
ｖａｌｉｄ ｂｉｔ「Ｖ」と、第三フィールドの「転送
先」を常時監視している（ステップＡ１）。振り分け回
路３０は、Ｄａｔａ ｖａｌｉｄ ｂｉｔが“１”なら
ばデータ有り、“０”ならばデータ無しと判断する（ス
テップＡ２）。The distribution circuit 30 determines whether the data transferred from the node 1 is in the Data field of the first field.
The valid bit “V” and the “transfer destination” in the third field are constantly monitored (step A1). The distribution circuit 30 determines that there is data if the Data valid bit is “1”, and that there is no data if the Data valid bit is “0” (step A2).

【００４０】ここで、Ｄａｔａ ｖａｌｉｄ ｂｉｔが
“１”であり、転送データの「転送先」がノード１を示
す場合、振り分け回路３０は、選択回路３１に対して、
ノード１からのデータをバッファ回路３３へ出力するよ
うに選択指示を送出する。同時に、振り分け回路３０
は、バッファ回路３３へ選択回路３１から出力されたデ
ータを格納するように格納指示を送出する（ステップＡ
３，Ａ４）。Here, when the Data valid bit is “1” and the “transfer destination” of the transfer data indicates the node 1, the distribution circuit 30
A selection instruction is sent to output data from node 1 to buffer circuit 33. At the same time, the distribution circuit 30
Sends a storage instruction to the buffer circuit 33 to store the data output from the selection circuit 31 (step A).
3, A4).

【００４１】一方、転送データの「転送先」がノード２
を示す場合、振り分け回路３０は、選択回路３２に対し
て、ノード１からの転送データをバッファ回路３４へ出
力するように選択指示を送出する。同時に、振り分け回
路３０は、バッファ回路３４へ選択回路３２から出力さ
れたデータを格納するように格納指示を送出する（ステ
ップＡ３，Ａ５）。On the other hand, the transfer destination of the transfer data is the node 2
In this case, the distribution circuit 30 sends a selection instruction to the selection circuit 32 to output the transfer data from the node 1 to the buffer circuit 34. At the same time, the distribution circuit 30 sends a storage instruction to the buffer circuit 34 to store the data output from the selection circuit 32 (steps A3 and A5).

【００４２】以降、振り分け回路３０は、ノード１から
出力される転送データについて、データ監視、データを
出力すべきバッファ回路の選択指示、転送データの格納
指示を繰り返す。通常の状態では、振り分け回路３０
は、ノード１から出力される転送データの転送先に応じ
て、バッファ回路３３，３４の何れも常時使用してい
る。Thereafter, the distribution circuit 30 repeats data monitoring, an instruction to select a buffer circuit to output data, and an instruction to store the transfer data for the transfer data output from the node 1. In a normal state, the distribution circuit 30
Uses the buffer circuits 33 and 34 at all times according to the transfer destination of the transfer data output from the node 1.

【００４３】振り分け回路４０は、ノード２から転送さ
れてくるデータについて、第一フィールドのＤａｔａ
ｖａｌｉｄ ｂｉｔ「Ｖ」と、第三フィールドの「転送
先」を常時監視している（ステップＢ１）。振り分け回
路４０は、第一フィールドのＤａｔａ ｖａｌｉｄ ｂ
ｉｔが“１”ならばデータ有り、“０”ならばデータ無
しと判断する（ステップＢ２）。The distribution circuit 40 determines the data transferred from the node 2 in the first field Data
The valid bit “V” and the “transfer destination” in the third field are constantly monitored (step B1). The distribution circuit 40 determines whether the first field is Data valid b
If it is "1", it is determined that there is data, and if it is "0", it is determined that there is no data (step B2).

【００４４】ここで、Ｄａｔａ ｖａｌｉｄ ｂｉｔが
“１”であり、転送データの「転送先」がノード１を示
す場合、振り分け回路４０は、選択回路４１に対して、
ノード２からのデータをバッフア回路４３へ出力するよ
うに選択指示を送出する。同時に、振り分け回路４０
は、バッファ回路４３へ選択回路４１から出力されたデ
ータを格納するように格納指示を送出する（ステップＢ
３，Ｂ４）。Here, when the Data valid bit is “1” and the “transfer destination” of the transfer data indicates the node 1, the distribution circuit 40
A selection instruction is sent to output data from node 2 to buffer circuit 43. At the same time, the distribution circuit 40
Sends a storage instruction to the buffer circuit 43 to store the data output from the selection circuit 41 (step B).
3, B4).

【００４５】一方、転送データの「転送先」がノード２
を示す場合、振り分け回路４０は、選択回路４２に対し
て、ノード２からの転送データをバッファ回路４４へ出
力するように選択指示を送出する。同時に、振り分け回
路４０は、バッファ回路４４へ選択回路４２から出力さ
れたデータを格納するように格納指示を送出する（ステ
ップＢ３，Ｂ５）。On the other hand, the “destination” of the transfer data is the node 2
Indicates, the distribution circuit 40 sends a selection instruction to the selection circuit 42 to output the transfer data from the node 2 to the buffer circuit 44. At the same time, the distribution circuit 40 sends a storage instruction to the buffer circuit 44 to store the data output from the selection circuit 42 (steps B3 and B5).

【００４６】以降、振り分け回路４０は、ノード２から
出力される転送データについて、データ監視、データを
出力すべきバッファ回路の選択指示、転送データの格納
指示を繰り返す。通常の状態では、振り分け回路４０
は、ノード２から出力される転送データの転送先に応じ
て、バッファ回路４３，４４の何れも常時使用してい
る。Thereafter, the distribution circuit 40 repeats data monitoring, an instruction to select a buffer circuit to output data, and an instruction to store the transfer data for the transfer data output from the node 2. In a normal state, the distribution circuit 40
Uses the buffer circuits 43 and 44 at all times according to the transfer destination of the transfer data output from the node 2.

【００４７】次に、図４に示すフローチャートを参照し
ながら、通常のデータ転送動作（データバッファ読み出
し動作）について説明する。ここでは、ノード１にデー
タを転送する場合、すなわちバッファ回路３３またはバ
ッファ回路４３に書き込まれたデータを読み出す場合を
例にして説明する。Next, a normal data transfer operation (data buffer read operation) will be described with reference to the flowchart shown in FIG. Here, a case where data is transferred to the node 1, that is, a case where data written in the buffer circuit 33 or the buffer circuit 43 is read will be described as an example.

【００４８】バッファ回路３３は、バッファ内にデータ
が存在すれば、調停回路３８へデータ転送要求を送出す
る（ステップＣ１）。If data exists in the buffer, the buffer circuit 33 sends a data transfer request to the arbitration circuit 38 (step C1).

【００４９】また、バッファ回路４３は、バッファ内に
データが存在すれば、調停回路４８へデータ転送要求を
送出する（ステップＣ２）。If data exists in the buffer, the buffer circuit 43 sends a data transfer request to the arbitration circuit 48 (step C2).

【００５０】ここで、ケース別に分けて動作を説明す
る。The operation will now be described for each case.

【００５１】（１）バッファ回路３３のみからデータ転
送要求が有る場合。(1) When there is a data transfer request only from the buffer circuit 33.

【００５２】調停回路３８は、選択回路３９に対して、
バッファ回路３３から出力されるデータを選択するよう
に指示を送出する（ステップＣ４）。The arbitration circuit 38 controls the selection circuit 39
An instruction is sent to select data output from the buffer circuit 33 (step C4).

【００５３】選択回路３９は、調停回路３８からの指示
に応じて、バッファ回路３３から出力されたデータの第
五フィールドの「カウント」を判別し、この「カウン
ト」に示された転送データカウント数分のデータをノー
ド１へ転送する（ステップＣ５）。The selection circuit 39 determines the "count" of the fifth field of the data output from the buffer circuit 33 in accordance with the instruction from the arbitration circuit 38, and determines the transfer data count indicated by the "count". The data of the minute is transferred to the node 1 (step C5).

【００５４】（２）バッファ回路４３のみからデータ転
送要求が有る場合。(2) When there is a data transfer request only from the buffer circuit 43.

【００５５】調停回路３８は、選択回路３９に対して、
バッファ回路４３から出力されるデータを選択するよう
に指示を送出する（ステップＣ６）。The arbitration circuit 38 controls the selection circuit 39
An instruction to select data output from the buffer circuit 43 is sent (step C6).

【００５６】選択回路３９は、調停回路３８からの指示
に応じて、バッファ回路４３から出力されたデータの第
五フィールドの「カウント」を判別し、この「カウン
ト」に示された転送データカウント数分のデータをノー
ド１へ転送する（ステップＣ７）。The selection circuit 39 determines the "count" of the fifth field of the data output from the buffer circuit 43 in accordance with the instruction from the arbitration circuit 38, and determines the transfer data count indicated by the "count". The data of the minute is transferred to the node 1 (step C7).

【００５７】（３）バッファ回路３３，４３の双方から
転送要求が有る場合。(3) When there is a transfer request from both the buffer circuits 33 and 43.

【００５８】ここでは、バッファ回路３３とバッファ回
路４３について、予めバッファ回路３３の方が優先順位
が高いものと設定されているものとする。Here, it is assumed that the buffer circuit 33 and the buffer circuit 43 have been set in advance to have a higher priority.

【００５９】調停回路３８は、優先順位が高いバッファ
回路３３のデータがノード１に転送されるように、選択
回路３９に対してバッファ回路３３から出力されるデー
タを選択するように指示を送出する（ステップＣ８）。The arbitration circuit 38 sends an instruction to the selection circuit 39 to select the data output from the buffer circuit 33 so that the data of the buffer circuit 33 having a higher priority is transferred to the node 1. (Step C8).

【００６０】選択回路３９は、調停回路３８からの指示
に応じて、バッファ回路３３から出力されたデータの第
五フィールドの「カウント」を判別し、この「カウン
ト」に示された転送データカウント数分のデータをノー
ド１へ転送する（ステップＣ９）。The selection circuit 39 determines the "count" of the fifth field of the data output from the buffer circuit 33 in accordance with the instruction from the arbitration circuit 38, and determines the transfer data count number indicated by the "count". The data of the minute is transferred to the node 1 (step C9).

【００６１】バッファ回路３３に書き込まれたデータの
ノード１へのデータ転送が完了すると、引き続き、調停
回路３８は、選択回路３９に対して、バッファ回路４３
から出力されるデータを選択するように指示を送出する
（ステップＣ１０）。When the data transfer of the data written in the buffer circuit 33 to the node 1 is completed, the arbitration circuit 38 subsequently sends the selection circuit 39 the buffer circuit 43
(Step C10).

【００６２】選択回路３９は、調停回路３８からの指示
に応じて、バッファ回路４３から出力されたデータの第
五フィールドの「カウント」を判別し、この「カウン
ト」に示された転送データカウント数分のデータをノー
ド１へ転送する（ステップＣ１１）。The selection circuit 39 determines the "count" of the fifth field of the data output from the buffer circuit 43 in accordance with the instruction from the arbitration circuit 38, and determines the transfer data count number indicated by the "count". The data of the minute is transferred to the node 1 (step C11).

【００６３】次に、図５に示すフローチャートを参照し
ながら、障害発生時における代替バッファ割り付け動作
について説明する。ここでは、バッファ回路３３に障害
が発生する場合を例にして説明する。Next, an alternative buffer allocating operation at the time of occurrence of a failure will be described with reference to a flowchart shown in FIG. Here, a case where a failure occurs in the buffer circuit 33 will be described as an example.

【００６４】割り付け回路３５は、バッファ回路３３に
障害が発生しているか否かを常時監視している（ステッ
プＤ１）。The allocation circuit 35 constantly monitors whether a failure has occurred in the buffer circuit 33 (step D1).

【００６５】障害発生を検出した場合（ステップＤ
２）、割付回路３５は、振り分け回路３０，４０，及び
調停回路３８に対して代替バッファ割付信号を送出し
て、バッファ回路３３に障害が発生したことを通知す
る。続けて、割付回路３５は、バッファ回路３３から最
後に出力されたデータの「コマンド」、「転送先」、
「ＩＤ」、「カウント」、「アドレス」を収集して、再
送回路３７へバッファ回路３３内部残データ情報として
送出する（ステップＤ３）。When a fault occurrence is detected (step D
2) The allocation circuit 35 sends an alternative buffer allocation signal to the distribution circuits 30, 40 and the arbitration circuit 38 to notify that the buffer circuit 33 has failed. Subsequently, the allocating circuit 35 outputs the “command”, “transfer destination”,
The “ID”, “count”, and “address” are collected and sent to the retransmission circuit 37 as remaining data information inside the buffer circuit 33 (step D3).

【００６６】割付回路３５からの代替バッファ割付信号
を受信した振り分け回路３０ は、選択回路３１に対し
て動作中断指示を送出し、バッファ回路３３へのデータ
出力を中断させる。同時に、振り分け回路３０は、バッ
ファ回路３３への書き込み指示出力を中断する（ステッ
プＤ４）。The distribution circuit 30 that has received the substitute buffer allocation signal from the allocation circuit 35 sends an operation interruption instruction to the selection circuit 31 and interrupts the data output to the buffer circuit 33. At the same time, the distribution circuit 30 interrupts the output of the write instruction to the buffer circuit 33 (step D4).

【００６７】選択回路３１は、バッファ回路３３へのデ
ータ出力を中断し、障害が発生したバッファ回路３３へ
のデータ出力を中断する（ステップＤ５）。この状態
は、障害が発生したバッファ回路３３が交換された後、
リセットされるまで保持される（ステップＤ６）。The selection circuit 31 interrupts data output to the buffer circuit 33, and interrupts data output to the buffer circuit 33 in which a failure has occurred (step D5). This state occurs after the failed buffer circuit 33 is replaced.
It is held until reset (step D6).

【００６８】また、代替バッファ割り付け信号を受信し
た調停回路３８は、選択回路３９へバッファ回路４３か
らのデータを固定的に選択するように選択指示を送出す
る（ステップＤ１３）。選択回路３９は、調停回路３８
からの選択指示に応じて、バッファ回路４３を固定的に
選択して、バッファ回路４３から送出されるデータがノ
ード１に出力されるようにする。すなわち、障害が発生
したバッファ回路３３に替えて、バッファ回路４３にノ
ード１からノード１への転送データバッファを代替させ
るように切り替える。この状態は、障害が発生したバッ
ファ回路３３の交換が行われた後、リセットされるまで
保持される（ステップＤ１６）。The arbitration circuit 38 that has received the alternative buffer allocation signal sends a selection instruction to the selection circuit 39 so that the data from the buffer circuit 43 is fixedly selected (step D13). The selection circuit 39 includes an arbitration circuit 38
, The buffer circuit 43 is fixedly selected according to the selection instruction, and the data transmitted from the buffer circuit 43 is output to the node 1. That is, switching is performed so that the buffer circuit 43 replaces the buffer circuit 33 in which the failure has occurred, and substitutes the transfer data buffer from the node 1 to the node 1. This state is maintained until the reset is performed after the failed buffer circuit 33 is replaced (step D16).

【００６９】一方、割り付け回路３５は、ノード１から
ノード１への転送データを検出した場合、ノード１から
出力されたデータが、障害の発生したバッファ回路３３
に替えてバッファ回路４３へ出力されるように、振り分
け回路４０に選択指示を送出し、選択回路４１により選
択されるデータの送出元を切り替えさせる。ただし、こ
の時、選択回路４１がすでにノード２から送出されるデ
ータをバッファ回路４３へ出力中だった場合、割付回路
３５は、ノード１の選択指示を送出せず、再送回路３７
に対してロストデータ情報を送出する（ステップＤ
７）。On the other hand, when the allocating circuit 35 detects the transfer data from the node 1 to the node 1, the data output from the node 1
The selection instruction is sent to the distribution circuit 40 so that the data is output to the buffer circuit 43 instead of the data, and the transmission source of the data selected by the selection circuit 41 is switched. However, at this time, if the selection circuit 41 is already outputting the data sent from the node 2 to the buffer circuit 43, the allocation circuit 35 does not send an instruction to select the node 1 and the retransmission circuit 37
To send lost data information (step D
7).

【００７０】すなわち、割付回路３５は、バッファ回路
４３がノード２から出力されるデータの書き込みに使用
されているために、ノード１から出力されたデータの書
き込みが行えず、データがロストすることを再送回路３
７に通知する。That is, since the buffer circuit 43 is used to write the data output from the node 2, the allocating circuit 35 cannot write the data output from the node 1 and loses the data. Retransmission circuit 3
Notify 7.

【００７１】再送回路３７は、割付回路３５からのロス
トデータ情報を受信すると、ロストした転送データを再
送出する要求（データ再送要求）をノード１へ送信す
る。Upon receiving the lost data information from the allocating circuit 35, the retransmission circuit 37 transmits to the node 1 a request for retransmitting the lost transfer data (data retransmission request).

【００７２】また、割付回路３５から振り分け回路４０
に選択指示を送出した際に、選択回路４１での競合がな
く（ノード２からのバッファ回路４３へデータ出力中で
ない）、ノード１から出力されたデータにロストが無か
った場合、振り分け回路４０は、割付回路３５からの選
択指示に応じて、選択回路４１をノード１から送出され
た転送データがバッファ回路４３に出力するように切り
替える。同時に、振り分け回路４０は、バッファ回路４
３に対して、選択回路４１から出力されるデータ（ノー
ド１から送出された転送データ）の書き込み指示を出力
する（ステップＤ１０）。Further, from the allocation circuit 35 to the distribution circuit 40
When there is no conflict in the selection circuit 41 (the data is not being output from the node 2 to the buffer circuit 43) when the selection instruction is sent to the node 1, and the data output from the node 1 is not lost, the distribution circuit 40 In response to the selection instruction from the allocation circuit 35, the selection circuit 41 is switched so that the transfer data transmitted from the node 1 is output to the buffer circuit 43. At the same time, the distribution circuit 40
Then, a write instruction of the data (the transfer data transmitted from the node 1) output from the selection circuit 41 is output to Step 3 (Step D10).

【００７３】割付回路３５は、障害が発生したバッファ
回路３３の交換が行われた後、リセットされるまで、バ
ッファ回路３３の代替バッファ割り付けをバッファ回路
４３へ行い続ける（ステップＤ１２）。After the replacement of the failed buffer circuit 33, the allocating circuit 35 keeps assigning a substitute buffer for the buffer circuit 33 to the buffer circuit 43 until the buffer circuit 33 is reset (step D12).

【００７４】このようにして、バッファ回路３３に障害
が発生した場合には、割付回路３５によって検出され、
各部に代替バッファ割付信号が送出されることで、バッ
ファ回路３３への転送データの供給が停止され、障害発
生による影響を最低限に抑えることができる。また、バ
ッファ回路３３に障害が発生した場合であっても、ノー
ド２から送出される転送データをノード１に転送するた
めに通常使用しているバッファ回路４３に代替バッファ
割り付けを行なうので、動作可能状態を継続してシステ
ム停止を回避することができる。また、代替バッファ割
り付けを、通常使用しているバッファ回路４３を利用し
て行なう構成のために、障害発生時用の専用のバッファ
（メモリ）を別に設ける必要がないため、ノード間接続
装置の構成が簡易となり、コストの低減も図れる。ま
た、障害発生時あるいは代替バッファ割り付け後の書き
込み競合時にロストしたデータについては、再送回路３
７により転送データの送出元に対してデータ再送出要求
が行われて損失補填するため、データ転送の信頼性が保
証される。In this way, when a failure occurs in the buffer circuit 33, it is detected by the allocation circuit 35,
By transmitting the substitute buffer allocation signal to each unit, the supply of the transfer data to the buffer circuit 33 is stopped, and the influence of the occurrence of the failure can be minimized. Even if a failure occurs in the buffer circuit 33, the substitute buffer is allocated to the buffer circuit 43 normally used for transferring the transfer data sent from the node 2 to the node 1, so that the operation is possible. The state can be continued to avoid the system stoppage. In addition, since the alternative buffer allocation is performed using the buffer circuit 43 which is normally used, there is no need to provide a separate buffer (memory) for the occurrence of a failure. Can be simplified, and the cost can be reduced. The data lost at the time of occurrence of a failure or at the time of write conflict after allocation of the alternative buffer is sent to the retransmission circuit 3.
7, a data retransmission request is made to the transmission source of the transfer data to compensate for the loss, so that the reliability of the data transfer is guaranteed.

【００７５】なお、前述した説明では、バッファ回路３
３に障害が発生した場合についてのみ説明しているが、
バッファ回路３４，４３，４４に障害が発生した場合に
おいても、それぞれに対応する通常使用しているバッフ
ァ回路に代替バッファ割り付けを行なうことによって、
障害回避することができる。すなわち、バッファ回路３
４に障害が発生した場合にはバッファ回路４４が代替
し、バッファ回路４３に障害が発生した場合にはバッフ
ァ回路３３が代替し、バッファ回路４４に障害が発生し
た場合にはバッファ回路３４が代替するように各回路が
制御されて障害が回避される。In the above description, the buffer circuit 3
3 only describes the case where a failure has occurred,
Even when a failure occurs in the buffer circuits 34, 43, and 44, by assigning a substitute buffer to the corresponding normally used buffer circuit,
Obstacles can be avoided. That is, the buffer circuit 3
When the failure occurs in the buffer circuit 4, the buffer circuit 44 substitutes, when the failure occurs in the buffer circuit 43, the buffer circuit 33 substitutes, and when the failure occurs in the buffer circuit 44, the buffer circuit 34 substitutes. Each circuit is controlled in such a manner as to avoid a failure.

【００７６】また、二つのノード１，２に対して、それ
ぞれ二つのバッファ回路（ノード１，２へのデータ転送
用）をデータ転送用に設けているが、ノード数（データ
転送先）よりも少ないバッファ回路を設けてデータ転送
を行なう構成とすることもできる。この場合、あるバッ
ファ回路に対して、異なる複数のノードからの転送デー
タの書き込みが競合した場合、前述したようにして優先
順位に従って調停を行なうことで実現できる。Although two buffer circuits (for data transfer to nodes 1 and 2) are provided for data transfer for two nodes 1 and 2, respectively, the number of nodes is larger than the number of nodes (data transfer destination). A configuration in which data transfer is performed by providing a small number of buffer circuits may be employed. In this case, when the writing of transfer data from a plurality of different nodes competes with a certain buffer circuit, it can be realized by performing arbitration according to the priority order as described above.

【００７７】次に、ノード間接続装置の詳細なシステム
構成について説明する。図６を左側に図７を右側に連結
した図、図１に示すノード間接続装置に対応する、ノー
ド（ｎｏｄｅ）１とノード（ｎｏｄｅ）２との間を接続
する２×２ネットワークスイッチの詳細なシステム構成
を示している。図６と図７に示す構成では、ＦＩＦＯ３
３０、ＦＩＦＯ３４０、ＦＩＦＯ４３０、ＦＩＦＯ４４
０の各バッファを通常使用してノード間のデータ転送を
行う。なお、ノード１とノード２の間で送受信されるデ
ータの転送データ形式は、図２に示すようになっている
ものとする。Next, a detailed system configuration of the inter-node connecting device will be described. FIG. 6 is linked to the left side and FIG. 7 is linked to the right side. Details of a 2 × 2 network switch that connects between node (node) 1 and node (node) 2 corresponding to the inter-node connecting device illustrated in FIG. It shows a simple system configuration. In the configuration shown in FIG. 6 and FIG.
30, FIFO 340, FIFO 430, FIFO 44
Data transfer between nodes is performed by using each buffer of 0 normally. The transfer data format of data transmitted and received between the node 1 and the node 2 is as shown in FIG.

【００７８】ＦＩＦＯ３３０は、ノード１からノード１
へデータを転送するために通常使用するバッファであ
り、ＡＮＤゲート３５０からの書き込み許可を示す信号
に応じて、ノード１から送出されたデータがマルチプレ
クサ３１０を介して書き込まれ、先に書き込まれたデー
タから順にレジスタ３３１に読み出される。また、ＦＩ
ＦＯ３３０は、ＦＩＦＯ４３０に障害が発生した発生し
た場合に、代替バッファとして割り付けられ、ノード２
から送出されたノード１への転送データがマルチプレク
サ３１０を介して書き込まれる。ＦＩＦＯ３３０は、障
害が発生した場合には、ｅｒｒ出力を“１”とする。The FIFO 330 runs from node 1 to node 1
Is a buffer normally used for transferring data to the node 1. In response to a signal indicating write permission from the AND gate 350, data sent from the node 1 is written via the multiplexer 310, and the previously written data Are sequentially read out to the register 331. Also, FI
The FO 330 is allocated as an alternative buffer when a failure occurs in the FIFO 430, and the node 2
Is transferred via the multiplexer 310 to the node 1 transmitted from the node 1. When a failure occurs, the FIFO 330 sets the err output to “1”.

【００７９】ＦＩＦＯ３４０は、ノード１からノード２
へデータを転送するために通常使用するバッファであ
り、ＡＮＤゲート３６０からの書き込み許可を示す信号
に応じて、ノード１から送出されたデータがマルチプレ
クサ３２０を介して書き込まれ、先に書き込まれたデー
タから順にレジスタ３４１に読み出される。また、ＦＩ
ＦＯ３４０は、ＦＩＦＯ４４０に障害が発生した発生し
た場合に、代替バッファとして割り付けられ、ノード１
から送出されたノード２への転送データがマルチプレク
サ３２０を介して書き込まれる。ＦＩＦＯ３４０は、障
害が発生した場合には、ｅｒｒ出力を“１”とする。The FIFO 340 is provided from the node 1 to the node 2
Is a buffer normally used for transferring data to the node 1. In response to a signal indicating write permission from the AND gate 360, data sent from the node 1 is written via the multiplexer 320, and the previously written data Are read out to the register 341 in order from. Also, FI
The FO 340 is allocated as an alternative buffer when a failure occurs in the FIFO 440, and the node 1
Is transferred via the multiplexer 320 to the node 2 transmitted from the node. When a failure occurs, the FIFO 340 sets the err output to “1”.

【００８０】ＦＩＦＯ４３０は、ノード２からノード１
へデータを転送するために通常使用するバッファであ
り、ＡＮＤゲート４５０からの書き込み許可を示す信号
に応じて、ノード２から送出されたデータがマルチプレ
クサ４１０を介して書き込まれ、先に書き込まれたデー
タから順にレジスタ４３１に読み出される。また、ＦＩ
ＦＯ４３０は、ＦＩＦＯ３１０に障害が発生した発生し
た場合に、代替バッファとして割り付けられ、ノード１
から送出されたノード１への転送データがマルチプレク
サ４１０を介して書き込まれる。ＦＩＦＯ４３０は、障
害が発生した場合には、ｅｒｒ出力を“１”とする。The FIFO 430 operates from the node 2 to the node 1
Is a buffer normally used for transferring data to the node 2. In response to a signal indicating write permission from the AND gate 450, data sent from the node 2 is written via the multiplexer 410, and the previously written data 431 are sequentially read out to the register 431. Also, FI
The FO 430 is allocated as an alternative buffer when a failure occurs in the FIFO 310, and the node 1
The transfer data to the node 1 transmitted from the node is written via the multiplexer 410. When a failure occurs, the FIFO 430 sets the err output to “1”.

【００８１】ＦＩＦＯ４４０は、ノード２からノード２
へデータを転送するために通常使用するバッファであ
り、ＡＮＤゲート４６０からの書き込み許可を示す信号
に応じて、ノード２から送出されたデータがマルチプレ
クサ４２０を介して書き込まれ、先に書き込まれたデー
タから順にレジスタ４４１に読み出される。また、ＦＩ
ＦＯ４４０は、ＦＩＦＯ３２０に障害が発生した発生し
た場合に、代替バッファとして割り付けられ、ノード１
から送出されたノード２への転送データがマルチプレク
サ４２０を介して書き込まれる。ＦＩＦＯ４４０は、障
害が発生した場合には、ｅｒｒ出力を“１”とする。The FIFO 440 is connected from the node 2 to the node 2
Is a buffer normally used for transferring data to the node 2. In response to a signal indicating write permission from the AND gate 460, data sent from the node 2 is written via the multiplexer 420, and the previously written data Are sequentially read out to the register 441. Also, FI
The FO 440 is allocated as a substitute buffer when a failure occurs in the FIFO 320, and the node 1
Is transferred via the multiplexer 420 to the node 2 transmitted from the node. When a failure occurs, the FIFO 440 sets the err output to “1”.

【００８２】マルチプレクサ３１０は、ＡＮＤゲート３
０４の出力に応じて、ＦＩＦＯ３３０への書き込みデー
タとして、ノード１からノード１への転送データとノー
ド２からノード１への転送データの何れかを選択する。
マルチプレクサ３１０は、ＦＩＦＯ４３０のｅｒｒ出力
が“０”であり（正常動作時）、ＡＮＤゲート３０４の
出力が“０”となる場合はノード１から出力されたノー
ド１への転送データを選択し、ＦＩＦＯ４３０のｅｒｒ
出力が“１”であり（障害発生時）、ＡＮＤゲート４０
２の出力が“１”（ノード２からノード１への転送デー
タが有り）、かつＡＮＤゲート３０２の出力が“０”
（ノード１からノード１への転送データが無し）の場合
に、ノード２から出力されたノード１への転送データを
選択する。ＦＩＦＯ４３０の障害発生時に、ノード１か
らノード１への転送データとノード２からノード１への
転送データが競合する場合、ＡＮＤゲート３０２の出力
が“１”（ノード１からノード１への転送データが有
り）となり、ＡＮＤゲート３０４の出力が“０”となる
ため、ノード１からの転送データが優先され、ノード２
からの転送データが捨てられる。The multiplexer 310 is connected to the AND gate 3
In response to the output of 04, one of transfer data from node 1 to node 1 and transfer data from node 2 to node 1 is selected as write data to FIFO 330.
When the err output of the FIFO 430 is “0” (during normal operation) and the output of the AND gate 304 is “0”, the multiplexer 310 selects the transfer data from the node 1 to the node 1 and outputs the data. Err
The output is “1” (when a fault occurs), and the AND gate 40
2 is "1" (there is data to be transferred from node 2 to node 1) and the output of AND gate 302 is "0"
In the case of (there is no transfer data from the node 1 to the node 1), the transfer data to the node 1 output from the node 2 is selected. When the transfer data from the node 1 to the node 1 and the transfer data from the node 2 to the node 1 conflict with each other when the failure of the FIFO 430 occurs, the output of the AND gate 302 becomes “1” (the transfer data from the node 1 to the node 1 becomes “1”). Exists), and the output of the AND gate 304 becomes “0”, so that the transfer data from the node 1 has priority and the node 2
Data transferred from is discarded.

【００８３】マルチプレクサ３２０は、ＡＮＤゲート３
０５の出力に応じて、ＦＩＦＯ３４０への書き込みデー
タとして、ノード１からノード２への転送データとノー
ド２からノード２への転送データの何れかを選択する。
マルチプレクサ３２０は、ＦＩＦＯ４４０のｅｒｒ出力
が“０”であり（正常動作時）、ＡＮＤゲート３０５の
出力が“０”となる場合はノード１から出力されたノー
ド２への転送データを選択し、ＦＩＦＯ４４０のｅｒｒ
出力が“１”であり（障害発生時）、ＡＮＤゲート４０
３の出力が“１”（ノード２からノード２への転送デー
タが有り）、かつＡＮＤゲート３０３の出力が“０”
（ノード１からノード２への転送データが無し）の場合
に、ノード２から出力されたノード２への転送データを
選択する。ＦＩＦＯ４４０の障害発生時に、ノード１か
らノード２への転送データとノード２からノード２への
転送データが競合する場合、ＡＮＤゲート３０３の出力
が“１”（ノード１からノード２への転送データが有
り）となり、ＡＮＤゲート３０５の出力が“０”となる
ため、ノード１からの転送データが優先され、ノード２
からの転送データが捨てられる。The multiplexer 320 is connected to the AND gate 3
In response to the output of step 05, one of transfer data from node 1 to node 2 and transfer data from node 2 to node 2 is selected as write data to FIFO 340.
When the err output of the FIFO 440 is “0” (during normal operation) and the output of the AND gate 305 is “0”, the multiplexer 320 selects the transfer data from the node 1 to the node 2 and outputs the data. Err
The output is “1” (when a fault occurs), and the AND gate 40
3 is "1" (there is data to be transferred from node 2 to node 2) and the output of AND gate 303 is "0"
In the case of (there is no transfer data from the node 1 to the node 2), the transfer data to the node 2 output from the node 2 is selected. When the transfer data from the node 1 to the node 2 and the transfer data from the node 2 to the node 2 conflict with each other when the failure of the FIFO 440 occurs, the output of the AND gate 303 becomes “1” (the transfer data from the node 1 to the node 2 becomes “1”). Yes), and the output of the AND gate 305 becomes “0”, so that the transfer data from the node 1 has priority and the node 2
Data transferred from is discarded.

【００８４】マルチプレクサ４１０は、ＡＮＤゲート４
０４の出力に応じて、ＦＩＦＯ４３０への書き込みデー
タとして、ノード２からノード１への転送データとノー
ド１からノード１への転送データの何れかを選択する。
マルチプレクサ４１０は、ＦＩＦＯ３３０のｅｒｒ出力
が“０”であり（正常動作時）、ＡＮＤゲート４０４の
出力が“０”となる場合はノード２から出力されたノー
ド１への転送データを選択し、ＦＩＦＯ３３０のｅｒｒ
出力が“１”であり（障害発生時）、ＡＮＤゲート３０
２の出力が“１”（ノード１からノード１への転送デー
タが有り）、かつＡＮＤゲート４０２の出力が“０”
（ノード２からノード１への転送データが無し）の場合
に、ノード１から出力されたノード１への転送データを
選択する。ＦＩＦＯ３１０の障害発生時に、ノード２か
らノード１への転送データとノード１からノード１への
転送データが競合する場合、ＡＮＤゲート４０２の出力
が“１”（ノード２からノード１への転送データが有
り）となり、ＡＮＤゲート４０４の出力が“０”となる
ため、ノード２からの転送データが優先され、ノード１
からの転送データが捨てられる。The multiplexer 410 is connected to the AND gate 4
In response to the output of 04, one of transfer data from node 2 to node 1 and transfer data from node 1 to node 1 is selected as write data to FIFO 430.
When the err output of the FIFO 330 is “0” (during normal operation) and the output of the AND gate 404 is “0”, the multiplexer 410 selects the data transferred from the node 2 to the node 1 and transfers the data to the node 1. Err
The output is “1” (when a failure occurs), and the AND gate 30
2 is “1” (there is transfer data from node 1 to node 1), and the output of AND gate 402 is “0”
In the case of (there is no transfer data from the node 2 to the node 1), the transfer data to the node 1 output from the node 1 is selected. When the transfer data from the node 2 to the node 1 and the transfer data from the node 1 to the node 1 conflict when a failure occurs in the FIFO 310, the output of the AND gate 402 becomes “1” (the transfer data from the node 2 to the node 1 becomes “1”). Yes), and the output of the AND gate 404 becomes “0”, so that the transfer data from the node 2 has priority and the node 1
Data transferred from is discarded.

【００８５】マルチプレクサ４２０は、ＡＮＤゲート４
０５の出力に応じて、ＦＩＦＯ４４０への書き込みデー
タとして、ノード２からノード２への転送データとノー
ド１からノード２への転送データの何れかを選択する。
マルチプレクサ４２０は、ＦＩＦＯ３４０のｅｒｒ出力
が“０”であり（正常動作時）、ＡＮＤゲート４０５の
出力が“０”となる場合はノード２から出力されたノー
ド２への転送データを選択し、ＦＩＦＯ３４０のｅｒｒ
出力が“１”であり（障害発生時）、ＡＮＤゲート３０
３の出力が“１”（ノード１からノード２への転送デー
タが有り）、かつＡＮＤゲート４０３の出力が“０”
（ノード２からノード２への転送データが無し）の場合
に、ノード２から出力されたノード２への転送データを
選択する。ＦＩＦＯ３４０の障害発生時に、ノード２か
らノード２への転送データとノード１からノード２への
転送データが競合する場合、ＡＮＤゲート４０３の出力
が“１”（ノード２からノード２への転送データが有
り）となり、ＡＮＤゲート４０５の出力が“０”となる
ため、ノード２からの転送データが優先され、ノード１
からの転送データが捨てられる。The multiplexer 420 is connected to the AND gate 4
In response to the output of step 05, one of transfer data from node 2 to node 2 and transfer data from node 1 to node 2 is selected as write data to FIFO 440.
When the err output of the FIFO 340 is “0” (during normal operation) and the output of the AND gate 405 is “0”, the multiplexer 420 selects the data to be transferred from the node 2 to the node 2 and transfers the data to the FIFO 340. Err
The output is “1” (when a failure occurs), and the AND gate 30
3 is "1" (there is data to be transferred from node 1 to node 2) and the output of AND gate 403 is "0"
In the case of (there is no transfer data from node 2 to node 2), the transfer data output from node 2 to node 2 is selected. When the transfer data from the node 2 to the node 2 and the transfer data from the node 1 to the node 2 conflict with each other when a failure occurs in the FIFO 340, the output of the AND gate 403 becomes “1” (the transfer data from the node 2 to the node 2 becomes “1”). Yes), and the output of the AND gate 405 becomes “0”, so that the transfer data from the node 2 has priority and the node 1
Data transferred from is discarded.

【００８６】コンペア回路３００は、ノード１からノー
ド１への転送データが出力されたことを検出するもの
で、ノード１から出力された転送データに付加されたヘ
ッダの「転送先」がノード１を示すかを判別し、ノード
１への転送データであった場合に“１”を出力する。Compare circuit 300 detects that the transfer data from node 1 to node 1 has been output, and the “transfer destination” of the header added to the transfer data output from node 1 changes node 1. Is determined, and if the data is transfer data to the node 1, "1" is output.

【００８７】コンペア回路３０１は、ノード１からノー
ド２への転送データが出力されたことを検出するもの
で、ノード１から出力された転送データに付加されたヘ
ッダの「転送先」がノード２を示すかを判別し、ノード
２への転送データであった場合に“１”を出力する。The compare circuit 301 detects that the transfer data from the node 1 to the node 2 has been output, and the “transfer destination” of the header added to the transfer data output from the node 1 changes the node 2. Is determined, and if the data is transfer data to the node 2, "1" is output.

【００８８】コンペア回路４００は、ノード２からノー
ド１への転送データが出力されたことを検出するもの
で、ノード２から出力された転送データに付加されたヘ
ッダの「転送先」がノード１を示すかを判別し、ノード
１への転送データであった場合に“１”を出力する。Compare circuit 400 detects that the transfer data from node 2 to node 1 has been output, and the “transfer destination” of the header added to the transfer data output from node 2 changes node 1 to Is determined, and if the data is transfer data to the node 1, "1" is output.

【００８９】コンペア回路４０１は、ノード２からノー
ド２への転送データが出力されたことを検出するもの
で、ノード２から出力された転送データに付加されたヘ
ッダの「転送先」がノード２を示すかを判別し、ノード
２への転送データであった場合に“１”を出力する。The compare circuit 401 detects that the transfer data from the node 2 to the node 2 has been output, and the “transfer destination” of the header added to the transfer data output from the node 2 is the same as that of the node 2. Is determined, and if the data is transfer data to the node 2, "1" is output.

【００９０】ＡＮＤゲート３０２は、ノード１から出力
された転送データが有効（図２の第一フィールドのＤａ
ｔａ ｖａｌｉｄ ｂｉｔ＝１）、かつコンペア回路３
００の出力が“１”（転送先がノード１を示す）であっ
た場合に“１”を出力する。The AND gate 302 determines that the transfer data output from the node 1 is valid (Da in the first field in FIG. 2).
ta valid bit = 1) and compare circuit 3
When the output of 00 is "1" (the transfer destination indicates the node 1), "1" is output.

【００９１】ＡＮＤゲート３０３は、ノード１から出力
された転送データが有効（図２の第一フィールドのＤａ
ｔａ ｖａｌｉｄ ｂｉｔ＝１）、かつコンペア回路３
０１の出力が“１”（転送先がノード２を示す）であっ
た場合に“１”を出力する。The AND gate 303 makes the transfer data output from the node 1 valid (Da in the first field in FIG. 2).
ta valid bit = 1) and compare circuit 3
When the output of 01 is "1" (the transfer destination indicates the node 2), "1" is output.

【００９２】ＡＮＤゲート４０２は、ノード２から出力
された転送データが有効（図２の第一フィールドのＤａ
ｔａ ｖａｌｉｄ ｂｉｔ＝１）、かつコンペア回路４
００の出力が“１”（転送先がノード１を示す）であっ
た場合に“１”を出力する。The AND gate 402 determines that the transfer data output from the node 2 is valid (Da in the first field in FIG. 2).
ta valid bit = 1) and compare circuit 4
When the output of 00 is "1" (the transfer destination indicates the node 1), "1" is output.

【００９３】ＡＮＤゲート４０３は、ノード２から出力
された転送データが有効（図２の第一フィールドのＤａ
ｔａ ｖａｌｉｄ ｂｉｔ＝１）、かつコンペア回路４
０１の出力が“１”（転送先がノード２を示す）であっ
た場合に“１”を出力する。The AND gate 403 makes the transfer data output from the node 2 valid (Da in the first field in FIG. 2).
ta valid bit = 1) and compare circuit 4
When the output of 01 is "1" (the transfer destination indicates the node 2), "1" is output.

【００９４】ＡＮＤゲート３０４は、ＦＩＦＯ４３０の
ｅｒｒ出力が“１”（ＦＩＦＯ４３０に障害発生を示
す）、かつＡＮＤゲート４０２の出力が“１”（ノード
２からノード１への転送データありを示す）、かつＡＮ
Ｄゲート３０２の出力が“０”（ノード１からノード１
への転送データ無しを示す）が成立すると“１”を出力
する。The AND gate 304 outputs an err output of the FIFO 430 of "1" (indicating the occurrence of a fault in the FIFO 430) and an AND gate 402 of "1" (indicating that there is data to be transferred from the node 2 to the node 1). And AN
The output of the D gate 302 is "0" (from node 1 to node 1).
(Indicating that there is no data to be transferred) is output as "1".

【００９５】ＡＮＤゲート３０５は、ＦＩＦＯ４４０の
ｅｒｒ出力が“１”、（ＦＩＦＯ４４０に障害発生を示
す）かつＡＮＤゲート４０３の出力が“１”（ノード２
からノード２への転送データありを示す）、かつＡＮＤ
ゲート３０３の出力が“０”（ノード１からノード２へ
の転送データ無しを示す）が成立すると“１”を出力す
る。The AND gate 305 sets the err output of the FIFO 440 to "1" (indicating that a fault has occurred in the FIFO 440) and the output of the AND gate 403 to "1" (node 2).
Indicates that there is data to be transferred from node to node 2), and AND
When the output of the gate 303 becomes "0" (indicating that there is no data to be transferred from the node 1 to the node 2), "1" is output.

【００９６】ＡＮＤゲート４０４は、ＦＩＦＯ３３０の
ｅｒｒ出力が“１”（ＦＩＦＯ３３０に障害発生を示
す）かつＡＮＤゲート３０２の出力が“１”（ノード１
からノード１への転送データありを示す）かつＡＮＤゲ
ート４０２の出力が“０”（ノード２からノード１への
転送データ無しを示す）が成立すると“１”を出力す
る。The AND gate 404 outputs the err output of the FIFO 330 of "1" (indicating that a failure has occurred in the FIFO 330) and the output of the AND gate 302 of "1" (node 1).
When the output of the AND gate 402 is "0" (indicating no data to be transferred from the node 2 to the node 1), "1" is output.

【００９７】ＡＮＤゲート４０５は、ＦＩＦＯ３４０の
ｅｒｒ出力が“１”（ＦＩＦＯ３４０に障害発生を示
す）かつＡＮＤゲート３０３の出力が“１”（ノード１
からノード２への転送データありを示す）かつＡＮＤゲ
ート４０３の出力が“０”（ノード２からノード２への
転送データ無しを示す）が成立するど“１”を出力す
る。The AND gate 405 sets the err output of the FIFO 340 to "1" (indicating the occurrence of a fault in the FIFO 340) and the output of the AND gate 303 to "1" (node 1
When the output of AND gate 403 holds "0" (indicating no transfer data from node 2 to node 2), "1" is output.

【００９８】ＯＲゲート３０６は、ＡＮＤゲート３０２
の出力が“１”（ノード１からノード１への転送データ
ありを示す）、またはＡＮＤゲート３０４の出力が
“１”（ＦＩＦＯ４３０の障害発生時にノード２からノ
ード１への転送データありを示す）の場合に“１”を出
力する。The OR gate 306 is connected to the AND gate 302
Is "1" (indicating transfer data from node 1 to node 1), or the output of AND gate 304 is "1" (indicating transfer data from node 2 to node 1 when FIFO 430 failure occurs). In this case, "1" is output.

【００９９】ＯＲゲート３０７は、ＡＮＤゲート３０３
の出力が“１”（ノード１からノード２への転送データ
ありを示す）、またはＡＮＤゲート３０５の出力が
“１”（ＦＩＦＯ４４０の障害発生時にノード２からノ
ード２への転送データありを示す）の場合に“１”を出
力する。The OR gate 307 is connected to the AND gate 303
Is "1" (indicating that there is data to be transferred from node 1 to node 2), or the output of AND gate 305 is "1" (indicating that there is data to be transferred from node 2 to node 2 when a failure occurs in FIFO 440). In this case, "1" is output.

【０１００】ＯＲゲート４０６は、ＡＮＤゲート４０２
の出力が“１”（ノード２からノード１への転送データ
ありを示す）、またはＡＮＤゲート４０４の出力が
“１”（ＦＩＦＯ３３０の障害発生時にノード１からノ
ード１への転送データありを示す）の場合に“１”を出
力する。The OR gate 406 is connected to the AND gate 402
Is "1" (indicating transfer data from node 2 to node 1), or the output of AND gate 404 is "1" (indicating transfer data from node 1 to node 1 when a failure occurs in FIFO 330). In this case, "1" is output.

【０１０１】ＯＲゲート４０７は、ＡＮＤゲート４０３
の出力が“１”（ノード２からノード２への転送データ
ありを示す）、またはＡＮＤゲート４０５の出力が
“１”（ＦＩＦＯ３４０の障害発生時にノード１からノ
ード２への転送データありを示す）の場合に“１”を出
力する。The OR gate 407 is connected to the AND gate 403
Is "1" (indicating transfer data from node 2 to node 2), or the output of AND gate 405 is "1" (indicating transfer data from node 1 to node 2 when FIFO 340 fails) In this case, "1" is output.

【０１０２】ＡＮＤゲート３５０は、ＯＲゲート３０６
の出力が“１”の時（ノード１への転送データが出力さ
れていることを示す）、ＦＩＦＯ３３０のｗｅ（ライト
イネーブル）端子にデータ書き込みを許可する“１”を
出力する。ただし、ＦＩＦＯ３３０に障害が発生し、ｅ
ｒｒ出力が“１”の時は、ＯＲゲート３０６の出力値に
関わらず、ＦＩＦＯ３３０へのデータ書き込みを禁止す
る“０”を出力する。The AND gate 350 is connected to the OR gate 306
Is "1" (indicating that the transfer data to the node 1 is being output), "1" for permitting data writing is output to the we (write enable) terminal of the FIFO 330. However, if a failure occurs in the FIFO 330 and e
When the rr output is “1”, “0” which inhibits data writing to the FIFO 330 is output regardless of the output value of the OR gate 306.

【０１０３】ＡＮＤゲート３６０は、ＯＲゲート３０７
の出力が“１”の時（ノード２への転送データが出力さ
れていることを示す）、ＦＩＦＯ３４０のｗｅ（ライト
イネーブル）端子にデータ書き込みを許可する“１”を
出力する。ただし、ＦＩＦＯ３４０に障害が発生し、ｅ
ｒｒ出力が“１”の時は、ＯＲゲート３０７の出力値に
関わらず、ＦＩＦＯ３４０へのデータ書き込みを禁止す
る“０”を出力する。The AND gate 360 is connected to the OR gate 307
Is "1" (indicating that the transfer data to the node 2 is being output), "1" for permitting data writing is output to the we (write enable) terminal of the FIFO 340. However, if a failure occurs in the FIFO 340 and e
When the rr output is “1”, “0” that inhibits data writing to the FIFO 340 is output regardless of the output value of the OR gate 307.

【０１０４】ＡＮＤゲート４５０は、ＯＲゲート４０６
の出力が“１”の時（ノード１への転送データが出力さ
れていることを示す）、ＦＩＦＯ４３０のｗｅ（ライト
イネーブル）端子にデータ書き込みを許可する“１”を
出力する。ただし、ＦＩＦＯ４３０に障害が発生し、ｅ
ｒｒ出力が“１”の時は、ＯＲゲート４０６の出力値に
関わらず、ＦＩＦＯ４３０へのデータ書き込みを禁止す
る“０”を出力する。The AND gate 450 is connected to the OR gate 406
Is "1" (indicating that the transfer data to the node 1 is being output), "1" for permitting data writing is output to the we (write enable) terminal of the FIFO 430. However, if a failure occurs in the FIFO 430 and e
When the rr output is “1”, “0” that inhibits data writing to the FIFO 430 is output regardless of the output value of the OR gate 406.

【０１０５】ＡＮＤゲート４６０は、ＯＲゲート４０７
の出力が“１”の時（ノード２への転送データが出力さ
れていることを示す）、ＦＩＦＯ４４０のｗｅ（ライト
イネーブル）端子にデータ書き込みを許可する“１”を
出力する。ただし、ＦＩＦＯ４４０に障害が発生し、ｅ
ｒｒ出力が“１”の時は、ＯＲゲート４０７の出力値に
関わらず、ＦＩＦＯ４４０へのデータ書き込みを禁止す
る“０”を出力する。AND gate 460 is connected to OR gate 407
Is "1" (indicating that the transfer data to the node 2 is being output), "1" for permitting data writing is output to the we (write enable) terminal of the FIFO 440. However, if a failure occurs in the FIFO 440, e
When the rr output is “1”, “0” that inhibits data writing to the FIFO 440 is output regardless of the output value of the OR gate 407.

【０１０６】ＡＮＤゲート３０８は、ＡＮＤゲート３０
２の出力が“１”（ノード１からノード１への転送デー
タありを示す）、かつＡＮＤゲート４０２の出力が
“１”（ノード２からノード１への転送データありを示
す）の場合に、ＡＮＤゲート３５４への出力が“１”と
なる。The AND gate 308 is connected to the AND gate 30.
2 is “1” (indicating transfer data from node 1 to node 1) and AND gate 402 is “1” (indicating transfer data from node 2 to node 1), The output to the AND gate 354 becomes "1".

【０１０７】ＡＮＤゲート３０９は、ＡＮＤゲート３０
３の出力が“１”（ノード１からノード２への転送デー
タありを示す）、かつＡＮＤゲート４０３の出力が
“１”（ノード２からノード２への転送データありを示
す）の場合に、ＡＮＤゲート３６４への出力が“１”と
なる。The AND gate 309 is connected to the AND gate 30.
3 is "1" (indicating transfer data from node 1 to node 2) and AND gate 403 is "1" (indicating transfer data from node 2 to node 2) The output to the AND gate 364 becomes "1".

【０１０８】ＡＮＤゲート４０８は、ＡＮＤゲート３０
２の出力が“１”（ノード１からノード１への転送デー
タありを示す）、かつＡＮＤゲート４０２の出力が
“１”（ノード２からノード１への転送データありを示
す）の場合に、ＡＮＤゲート４５４への出力が“１”と
なる。The AND gate 408 is connected to the AND gate 30.
2 is “1” (indicating transfer data from node 1 to node 1) and AND gate 402 is “1” (indicating transfer data from node 2 to node 1), The output to the AND gate 454 becomes "1".

【０１０９】ＡＮＤゲート４０９は、ＡＮＤゲート３０
３の出力が“１”（ノード１からノード２への転送デー
タありを示す）、かつＡＮＤゲート４０３の出力が
“１”（ノード２からノード２への転送データありを示
す）の場合に、ＡＮＤゲート４６４への出力が“１”と
なる。The AND gate 409 is connected to the AND gate 30.
3 is "1" (indicating transfer data from node 1 to node 2) and AND gate 403 is "1" (indicating transfer data from node 2 to node 2) The output to the AND gate 464 becomes "1".

【０１１０】レジスタ３３１は、ＦＩＦＯ３３０の出力
データを保持し、転送データの第一フィールド（Ｄａｔ
ａ ｖａｌｉｄ ｂｉｔ「Ｖ」（図２参照））に該当す
るｂｉｔ０をデータ転送要求としてＡＮＤゲート３８０
へ出力する。The register 331 holds the output data of the FIFO 330 and stores the first field (Dat
The bit 0 corresponding to a valid bit “V” (see FIG. 2) is used as a data transfer request and the AND gate 380
Output to

【０１１１】レジスタ３４１は、ＦＩＦＯ３４０の出力
データを保持し、転送データの第一フィールド（Ｄａｔ
ａ ｖａｌｉｄ ｂｉｔ「Ｖ」）に該当するｂｉｔ０を
データ転送要求としてＡＮＤゲート４８１へ出力する。The register 341 holds the output data of the FIFO 340 and stores the first field (Dat
a0 (a valid bit “V”) is output to the AND gate 481 as a data transfer request.

【０１１２】レジスタ４３１は、ＦＩＦＯ４３０の出力
データを保持し、転送データの第一フィールド（Ｄａｔ
ａ ｖａｌｉｄ ｂｉｔ「Ｖ」）に該当するｂｉｔ０を
データ転送要求としてＡＮＤゲート３８１へ出力する。The register 431 holds the output data of the FIFO 430, and stores the first field (Dat
bit0 corresponding to a valid bit “V”) is output to the AND gate 381 as a data transfer request.

【０１１３】レジスタ４４１は、ＦＩＦＯ４４０の出力
データを保持し、転送データの第一フィールド（Ｄａｔ
ａ ｖａｌｉｄ ｂｉｔ「Ｖ」）に該当するｂｉｔ０を
データ転送要求としてＡＮＤゲート４８０へ出力する。The register 441 holds the output data of the FIFO 440 and stores the first field (Dat
a0 (Valid bit “V”) is output to the AND gate 480 as a data transfer request.

【０１１４】レジスタ３５１は、レジスタ３３１が保持
する出力データのうち、転送データの第二フィールド
（「コマンド」（図２参照））に該当するｂｉｔを、
「再送要求」のコマンドの内容に変換してマルチプレク
サ３５２ヘ出力する。The register 351 stores a bit corresponding to the second field (“command” (see FIG. 2)) of the transfer data out of the output data held by the register 331.
The command is converted into the content of the command “retransmission request” and output to the multiplexer 352.

【０１１５】レジスタ３６１は、レジスタ３４１が保持
する出力データのうち、転送データの第二フィールド
(「コマンド」（図２参照））に該当するｂｉｔを、
「再送要求」のコマンドの内容に変換してマルチプレク
サ３６２ヘ出力する。The register 361 stores the second field of the transfer data among the output data held by the register 341.
("Command" (see Fig. 2))
The command is converted into the content of the command “retransmission request” and output to the multiplexer 362.

【０１１６】レジスタ４５１は、レジスタ４３１が保持
する出力データのうち、転送データの第二フィールド
（「コマンド」（図２参照））に該当するｂｉｔを、
「再送要求」のコマンドの内容に変換してマルチプレク
サ４５２へ出力する。The register 451 stores a bit corresponding to the second field (“command” (see FIG. 2)) of the transfer data from the output data held by the register 431.
The command is converted into the content of the command “retransmission request” and output to the multiplexer 452.

【０１１７】レジスタ４６１は、レジスタ４４１が保持
する出力データの打ち、転送データの第二フィールド
（「コマンド」（図２参照））に該当するｂｉｔを、
「再送要求」のコマンドの内容に変換してマルチプレク
サ４６２ヘ出力する。The register 461 stores the output data held by the register 441 and the bit corresponding to the second field (“command” (see FIG. 2)) of the transfer data.
The command is converted to the content of the command of “retransmission request” and output to the multiplexer 462.

【０１１８】マルチプレクサ３５２は、レジスタ３３１
とレジスタ３５１とノード２からの転送データの何れか
を選択し、マルチプレクサ３９０へ出力する。マルチプ
レクサ３５２は、ＡＮＤゲート４６４の出力が“１”な
らばノード２からの転送データを選択し、ＡＮＤゲート
４６４が“０”かつＦＩＦＯ３３０のｅｒｒ出力が
“０”ならばレジスタ３３１を選択し、ＦＩＦＯ３３０
のｅｒｒ出力が“１”ならばレジスタ３５１を選択す
る。The multiplexer 352 includes a register 331
And any of the transfer data from the register 351 and the node 2 is selected and output to the multiplexer 390. The multiplexer 352 selects the transfer data from the node 2 if the output of the AND gate 464 is "1", and selects the register 331 if the AND gate 464 is "0" and the err output of the FIFO 330 is "0".
If the err output is "1", the register 351 is selected.

【０１１９】マルチプレクサ３６２は、レジスタ３４１
とレジスタ３６１とノード２からの転送データの何れか
を選択し、マルチプレクサ４９０へ出力する。マルチプ
レクサ３６２は、ＡＮＤゲート３６４の出力が“１”な
らばノード２からの転送データを選択し、ＡＮＤゲート
３６４が“０”かつＦＩＦＯ３４０のｅｒｒ出力が
“０”ならばレジスタ３４１を選択し、ＦＩＦＯ３４０
のｅｒｒ出力が“１”ならばレジスタ３６１を選択す
る。The multiplexer 362 includes a register 341
And any one of the transfer data from the register 361 and the node 2 and outputs the same to the multiplexer 490. The multiplexer 362 selects the transfer data from the node 2 if the output of the AND gate 364 is “1”, and selects the register 341 if the AND gate 364 is “0” and the err output of the FIFO 340 is “0”.
If the err output of “1” is “1”, the register 361 is selected.

【０１２０】マルチプレクサ４５２は、レジスタ４３１
とレジスタ４５１とノード１からの転送データの何れか
を選択し、マルチプレクサ３９０へ出力する。マルチプ
レクサ４５２は、ＡＮＤゲート４５４の出力が“１”な
らばノード１からの転送データを選択し、ＡＮＤゲート
４５４が“０”かつＦＩＦＯ４３０のｅｒｒ出力が
“０”ならばレジスタ４３１を選択し、ＦＩＦＯ４３０
のｅｒｒ出力が“１”ならばレジスタ４５１を選択す
る。The multiplexer 452 includes a register 431
And any of the transfer data from the register 451 and the node 1 is selected and output to the multiplexer 390. The multiplexer 452 selects the transfer data from the node 1 if the output of the AND gate 454 is “1”, and selects the register 431 if the output of the AND gate 454 is “0” and the err output of the FIFO 430 is “0”.
If the err output of “1” is “1”, the register 451 is selected.

【０１２１】マルチプレクサ４６２は、レジスタ４４１
とレジスタ４６１とノード１からの転送データの何れか
を選択し、マルチプレクサ４９０へ出力する。マルチプ
レクサ４６２は、ＡＮＤゲート３５４の出力が“１”な
らばノード１からの転送データを選択し、ＡＮＤゲート
３５４が“０”かつＦＩＦＯ４３０のｅｒｒ出力が
“０”ならばレジスタ４４１を選択し、ＦＩＦＯ４３０
のｅｒｒ出力が“１”ならばレジスタ４６１を選択す
る。The multiplexer 462 includes a register 441
And any one of the transfer data from the register 461 and the node 1 is selected and output to the multiplexer 490. The multiplexer 462 selects the transfer data from the node 1 if the output of the AND gate 354 is "1", and selects the register 441 if the AND gate 354 is "0" and the err output of the FIFO 430 is "0".
If the err output of “1” is “1”, the register 461 is selected.

【０１２２】フリップフロップ３５３は、ＦＩＦＯ３３
０のｅｒｒ出力を保持して、ＡＮＤゲート３８０へ出力
する。The flip-flop 353 is connected to the FIFO 33
The err output of 0 is held and output to the AND gate 380.

【０１２３】フリップフロップ３６３は、ＦＩＦＯ３４
０のｅｒｒ出力を保持して、ＡＮＤゲート４８１へ出力
する。The flip-flop 363 is connected to the FIFO 34
The err output of 0 is held and output to the AND gate 481.

【０１２４】フリップフロップ４５３は、ＦＩＦＯ４３
０のｅｒｒ出力を保持して、ＡＮＤゲート３８１へ出力
する。The flip-flop 453 is connected to the FIFO 43
The err output of 0 is held and output to the AND gate 381.

【０１２５】フリップフロップ４６３は、ＦＩＦＯ４４
０のｅｒｒ出力を保持して、ＡＮＤゲート４８０へ出力
する。The flip-flop 463 is connected to the FIFO 44
The err output of 0 is held and output to the AND gate 480.

【０１２６】ＡＮＤゲート３５４は、ＡＮＤゲート３０
８の出力が“１”（ノード１への転送データありを示
す）、かつＡＮＤゲート３５０の出力が“１”（ノード
１への転送データが出力されており、ＦＩＦＯ３３０が
正常であることを示す）ならば“１”を出力する。The AND gate 354 is connected to the AND gate 30.
The output of 8 is "1" (indicating transfer data to node 1), and the output of AND gate 350 is "1" (indicating that transfer data to node 1 is output, indicating that FIFO 330 is normal). ), "1" is output.

【０１２７】ＡＮＤゲート３６４は、ＡＮＤゲート３０
９の出力が“１”（ノード２への転送データありを示
す）、かつＡＮＤゲート３６０の出力が“１”（ノード
２への転送データが出力されており、ＦＩＦＯ３４０が
正常であることを示す）ならば“１”を出力する。The AND gate 364 is connected to the AND gate 30.
9 is "1" (indicating transfer data to the node 2), and the output of the AND gate 360 is "1" (transfer data to the node 2 is output, indicating that the FIFO 340 is normal. ), "1" is output.

【０１２８】ＡＮＤゲート４５４は、ＡＮＤゲート４０
８の出力が“１”（ノード１への転送データありを示
す）、かつＡＮＤゲート４５０の出力が“１”（ノード
１への転送データが出力されており、ＦＩＦＯ４３０が
正常であることを示す）ならば“１”を出力する。The AND gate 454 is connected to the AND gate 40.
The output of 8 is "1" (indicating transfer data to node 1) and the output of AND gate 450 is "1" (indicating that transfer data to node 1 is output, indicating that FIFO 430 is normal. ), "1" is output.

【０１２９】ＡＮＤゲート４６４は、ＡＮＤゲート４０
９の出力が“１（ノード２への転送データありを示
す）”、かつＡＮＤゲート４６０の出力が“１”（ノー
ド２への転送データが出力されており、ＦＩＦＯ４４０
が正常であることを示す）ならば“１”を出力する。The AND gate 464 is connected to the AND gate 40.
9 is "1" (indicating transfer data to node 2 is present), and the output of AND gate 460 is "1" (transfer data to node 2 is being output.
Is normal) is output.

【０１３０】ＡＮＤゲート３８０は、レジスタ３３１が
保持する出力データのうち、ｂｉｔ０（転送データの第
一フィールド（図２参照））が“１”、かつフリップフ
ロップ３５３の出力が“０”（ＦＩＦＯ３３０が正常で
あることを示す）が成立すると“１”を出力する。The AND gate 380 determines that bit0 (the first field of the transfer data (see FIG. 2)) of the output data held by the register 331 is “1” and the output of the flip-flop 353 is “0” (the FIFO 330 (Indicating normality) is established, "1" is output.

【０１３１】ＡＮＤゲート３８１は、レジスタ３３１が
保持する出力データのうち、ｂｉｔ０が“０”、かつレ
ジスタ４３１のｂｉｔ０が“１”、かつフリップフロッ
プ４５３の出力が“０”（ＦＩＦＯ４３０が正常である
ことを示す）が成立すると“１”を出力する。In the AND gate 381, of the output data held by the register 331, bit0 is “0”, bit0 of the register 431 is “1”, and the output of the flip-flop 453 is “0” (the FIFO 430 is normal). Is output, "1" is output.

【０１３２】ＯＲゲート３８２は、ＡＮＤゲート３８０
の出力が“１”、またはＡＮＤゲート４５４の出力が
“１”ならば、マルチプレクサ３９０に対して“１”を
出力する。The OR gate 382 is connected to the AND gate 380
Is "1" or the output of AND gate 454 is "1", then "1" is output to multiplexer 390.

【０１３３】ＯＲゲート３８３は、ＡＮＤゲート３８１
の出力が“１”、またはＡＮＤゲート４６４の出力が
“１”ならば、マルチプレクサ３９０に対して“１”を
出力する。The OR gate 383 is connected to the AND gate 381.
Is "1" or the output of AND gate 464 is "1", then "1" is output to multiplexer 390.

【０１３４】ＡＮＤゲート４８０は、レジスタ４４１が
保持する出力データのうち、ｂｉｔ０が“１”、かつフ
リップフロップ４６３の出力が“０”（ＦＩＦＯ４４０
が正常であることを示す）が成立すると“１”を出力す
る。The AND gate 480 sets the bit 0 of the output data held by the register 441 to “1” and the output of the flip-flop 463 to “0” (FIFO 440).
Is normal) is output, "1" is output.

【０１３５】ＡＮＤゲート４８１は、レジスタ４４１が
保持する出力データのうち、ｂｉｔ０が“０”、かつレ
ジスタ３４１のｂｉｔ０が“１”、かつフリップフロッ
プ３６３の出力が“０”（ＦＩＦＯ３４０が正常である
ことを示す）が成立すると“１”を出力する。The AND gate 481 sets the bit 0 of the output data held by the register 441 to “0”, the bit 0 of the register 341 to “1”, and the output of the flip-flop 363 to “0” (the FIFO 340 is normal). Is output, "1" is output.

【０１３６】ＯＲゲート４８２は、ＡＮＤゲート４８０
の出力が“１”、またはＡＮＤゲート３６４の出力が
“１”ならば、マルチプレクサ４９０に対して“１”を
出力する。The OR gate 482 is connected to the AND gate 480
Is "1" or the output of AND gate 364 is "1", then "1" is output to multiplexer 490.

【０１３７】ＯＲゲート４８３は、ＡＮＤゲート４８１
の出力が“１”、またはＡＮＤゲート３５４の出力が
“１”ならば、マルチプレクサ４９０に対して“１”を
出力する。The OR gate 483 is connected to the AND gate 481.
Is "1" or the output of AND gate 354 is "1", then "1" is output to multiplexer 490.

【０１３８】マルチプレクサ３９０は、マルチプレクサ
３５２とマルチプレクサ４５２の何れかの出力データを
選択し、ノード１へ転送する。マルチプレクサ３９０
は、ＯＲゲート３８２の出力が“１”ならば、マルチプ
レクサ３５２の出力データを選択し、ＯＲゲート３８３
の出力が“１”ならば、マルチプレクサ４５２の出力デ
ータを選択する。その他の組み合わせであった場合、マ
ルチプレクサ３９０は、データを出力しない。The multiplexer 390 selects one of the output data from the multiplexers 352 and 452 and transfers it to the node 1. Multiplexer 390
Selects the output data of the multiplexer 352 if the output of the OR gate 382 is "1",
Is "1", the output data of the multiplexer 452 is selected. In other combinations, the multiplexer 390 does not output data.

【０１３９】マルチプレクサ４９０は、マルチプレクサ
３６２とマルチプレクサ４６２の何れかの出力データを
選択し、ノード２へ転送する。ＯＲゲート４８２の出力
が“１”ならば、マルチプレクサ４６２の出力データを
選択し、ＯＲゲート４８３の出力が“１”ならば、マル
チプレクサ３６２の出力データを選択する。その他の組
み合わせであった場合、マルチプレクサ４９０は、デー
タを出力しない。The multiplexer 490 selects one of the output data from the multiplexers 362 and 462 and transfers the data to the node 2. If the output of the OR gate 482 is "1", the output data of the multiplexer 462 is selected, and if the output of the OR gate 483 is "1", the output data of the multiplexer 362 is selected. In other combinations, the multiplexer 490 does not output data.

【０１４０】次に、図６と図７に示すノード間接続装置
（２×２ネットワークスイッチ）の動作について説明す
る。ここでは、ノード１からノード１へデータを転送す
る場合の動作を例にして説明する。はじめに、障害が発
生していない状態でのデータ転送について説明する。Next, the operation of the node connection device (2 × 2 network switch) shown in FIGS. 6 and 7 will be described. Here, the operation when data is transferred from node 1 to node 1 will be described as an example. First, data transfer in a state where no failure has occurred will be described.

【０１４１】ノード１から出力された転送データの「転
送先」がノード１であって、Ｄａｔａ ｖａｌｉｄ ｂ
ｉｔ「Ｖ」が有効を示す場合、コンペア回路３００の出
力が“１”となり、ＡＮＤゲート３０２の出力が“１”
となる。The “transfer destination” of the transfer data output from the node 1 is the node 1, and the data valid b
When it “V” indicates valid, the output of the compare circuit 300 becomes “1” and the output of the AND gate 302 becomes “1”.
Becomes

【０１４２】マルチプレクサ３１０は、ＡＮＤゲート３
０４の出力が“０”であるため（ＦＩＦ０４３のｅｒｒ
出力が“０”のため）、ノード１からの転送データを選
択する。The multiplexer 310 is connected to the AND gate 3
04 is “0” (error of FIF043
Since the output is "0"), the transfer data from the node 1 is selected.

【０１４３】また、ＡＮＤゲート３０２の出力が“１”
なので、ＯＲゲート３０６の出力は“１”となる。When the output of AND gate 302 is "1"
Therefore, the output of the OR gate 306 is "1".

【０１４４】ＦＩＦ０３３のｅｒｒ出力が“０”、かつ
ＯＲゲート３０６の出力が“１”が成立するため、ＡＮ
Ｄゲート３５０の出力は“１”となる。よって、ＦＩＦ
Ｏ３３０のｗｅ（ライトイネーブル）端子に“１”が入
力され、マルチプレクサ３１０の出力データがＦＩＦＯ
３３０に書き込まれる。Since the err output of the FIF 033 is “0” and the output of the OR gate 306 is “1”, the AN
The output of the D gate 350 becomes "1". Therefore, FIF
“1” is input to the we (write enable) terminal of O330, and the output data of the multiplexer 310 is
Written to 330.

【０１４５】ＦＩＦＯ３３０に書き込まれたデータは、
先に書き込まれた順にレジスタ３３１に出力データとし
て保持される。The data written to the FIFO 330 is
The data is held as output data in the register 331 in the order in which the data was written first.

【０１４６】レジスタ３３１に保持された出力データ
は、ｂｉｔ０（Ｄａｔａ ｖａｌｉｄｂｉｔ「Ｖ」 図
２参照）が、ＡＮＤゲート３８０にデータ転送要求とし
て出力される。As for the output data held in the register 331, bit0 (Data valid bit “V”, see FIG. 2) is output to the AND gate 380 as a data transfer request.

【０１４７】この時、同様にして、レジスタ４３１から
もデータ転送要求が同時に出力された場合（ノード２か
らノード１への転送データがある場合）、ゲート３８
０，ゲート３８１により競合調停される。ここでは、レ
ジスタ３３１とレジスタ４３１の両方の転送要求が競合
すると、レジスタ３３１が優先され、レジスタ４３１が
待たされるように調停が行われる。At this time, similarly, when a data transfer request is simultaneously output from register 431 (when there is data to be transferred from node 2 to node 1), gate 38
0, competition arbitration by gate 381. Here, when the transfer requests of both the register 331 and the register 431 conflict, the arbitration is performed such that the register 331 has priority and the register 431 is kept waiting.

【０１４８】すなわち、レジスタ３３１のｂｉｔ０の出
力とレジスタ４３１のｂｉｔ０の出力が同時に“１”に
なった場合、ＡＮＤゲート３８０のみが“１”となり、
マルチプレクサ３９０は、マルチプレクサ３５２の出力
データを先に選択する。レジスタ３３１のｂｉｔ０の出
力が“０”になるとＡＮＤゲート３８１の出力が“１”
となり、マルチプレクサ３９０は、マルチプレクサ４５
２の出力データを選択する。That is, when the output of bit 0 of the register 331 and the output of bit 0 of the register 431 become "1" at the same time, only the AND gate 380 becomes "1".
The multiplexer 390 selects output data of the multiplexer 352 first. When the output of bit 0 of the register 331 becomes “0”, the output of the AND gate 381 becomes “1”.
And the multiplexer 390 is the multiplexer 45
2 is selected.

【０１４９】マルチプレクサ３５２は、ＡＮＤゲート４
６４が“０”、かつＦＩＦＯ３３０のｅｒｒ出力が
“０”であるため、レジスタ３３１を選択し、マルチプ
レクサ３９０へデータを出力する。The multiplexer 352 is connected to the AND gate 4
Since 64 is “0” and the err output of the FIFO 330 is “0”, the register 331 is selected and the data is output to the multiplexer 390.

【０１５０】マルチプレクサ３９０は、ノード１へデー
タを転送する。The multiplexer 390 transfers data to the node 1.

【０１５１】なお、ノード１からノード２、ノード２か
らノード１、ノード２からノード２にデータを転送する
場合も、それぞれ前述と同様にして、データ転送要求が
競合した時には調停を行なってデータを転送する。When data is transferred from node 1 to node 2, from node 2 to node 1, and from node 2 to node 2, arbitration is performed when data transfer requests conflict, and data is transferred in the same manner as described above. Forward.

【０１５２】次に、ＦＩＦＯ３３０に障害が発生して、
代替バッファとしてＦＩＦＯ４３０を割り付ける動作を
説明する。Next, when a failure occurs in the FIFO 330,
The operation of allocating the FIFO 430 as an alternative buffer will be described.

【０１５３】ＦＩＦＯ３３０に障害が発生するとｅｒｒ
出力が“１”になる。When a failure occurs in the FIFO 330, err
The output becomes "1".

【０１５４】ＡＮＤゲート３５０は、ＦＩＦＯ３３０の
ｅｒｒ出力が“１”になったことにより出力を“０”と
し、ＦＩＦＯ３３０の書き込み動作を抑止する。The AND gate 350 sets the output to “0” when the err output of the FIFO 330 becomes “1”, and suppresses the write operation of the FIFO 330.

【０１５５】一方、レジスタ３５１は、レジスタ３３１
の最後に出力した正常なデータを保持していて、第二フ
ィードの「コマンド」（図２参照）の部分を、再送要求
を示す内容に変換してマルチプレクサ３５２へ出力す
る。On the other hand, the register 351 is
And converts the “command” (see FIG. 2) portion of the second feed into a content indicating a retransmission request and outputs it to the multiplexer 352.

【０１５６】マルチプレクサ３５２は、ＦＩＦＯ３３０
のｅｒｒ出力が“１”となったことによりレジスタ３５
１を選択し、ノード１に対して再送要求を指示するデー
タをマルチプレクサ３９０へ出力する。The multiplexer 352 includes a FIFO 330
Is set to "1", the register 35
1 and outputs data instructing a retransmission request to the node 1 to the multiplexer 390.

【０１５７】マルチプレクサ３９０は、マルチプレクサ
３５２の出力データ（レジスタ３５１のデータ）を選択
し、ノード１へ転送する。The multiplexer 390 selects output data of the multiplexer 352 (data of the register 351) and transfers the same to the node 1.

【０１５８】フリップフロップ３５３は、ＦＩＦＯ３３
０のｅｒｒ出力が“１”になるとその状態を保持し、Ａ
ＮＤゲート３８０に“１”を出力する。The flip-flop 353 is connected to the FIFO 33
When the err output of “0” becomes “1”, the state is held and A
"1" is output to the ND gate 380.

【０１５９】ＡＮＤゲート３８０は、フリップフロップ
３５３の出力が“０”になったことにより、出力が
“０”になる。つまり、データ再送要求をノード１に対
して送出した後、ＦＩＦＯ３３０が装置から切り離され
たことになる。The output of the AND gate 380 becomes "0" when the output of the flip-flop 353 becomes "0". That is, after sending the data retransmission request to the node 1, the FIFO 330 is disconnected from the device.

【０１６０】また、ＦＩＦＯ３３０のｅｒｒ出力が
“１”になったことにより、ＡＮＤゲート４０４が有効
になる。（まだ、“１”になるわけではない）。When the err output of the FIFO 330 becomes "1", the AND gate 404 becomes valid. (Not yet "1").

【０１６１】ここで、ノード１からノード１への転送デ
ータが出力されると、ＡＮＤゲート３０２の出力が
“１”となり、ＡＮＤゲート４０４の出力が“１”とな
る。Here, when the transfer data from node 1 to node 1 is output, the output of AND gate 302 becomes "1" and the output of AND gate 404 becomes "1".

【０１６２】マルチプレクサ４１０は、ＡＮＤゲート４
０４の出力が“１”となったことにより、ノード１から
の転送データを選択し、ＦＩＦＯ４３０へ出力する。続
けて、ＯＲゲート４０６、ＡＮＤゲート４５０の出力が
“１”となり、ＦＩＦＯ４３０のｗｅ（ライトイネーブ
ル）端子にデータ書き込み許可が通知される。ＦＩＦＯ
４３０は、マルチプレクサ４１０を介してノード１から
出力されたノード１への転送データが書き込まれる。The multiplexer 410 is connected to the AND gate 4
When the output of the node 04 becomes “1”, the transfer data from the node 1 is selected and output to the FIFO 430. Subsequently, the outputs of the OR gate 406 and the AND gate 450 become "1", and the data write permission is notified to the we (write enable) terminal of the FIFO 430. FIFO
At 430, the transfer data to the node 1 output from the node 1 via the multiplexer 410 is written.

【０１６３】ＦＩＦＯ４３０に書き込まれたデータは、
レジスタ４３１に出力され、ｂｉｔ０（Ｄａｔａ ｖａ
ｌｉｄ ｂｉｔ「Ｖ」が“１”を示す）がＡＮＤゲート
３８１へ出力される。これにより、フリップフロップ４
５３の出力は“０”、レジスタ３３１のｂｉｔ０が
“０”（無効）であるから、ＡＮＤゲート３８１の出力
が“１”となり、ＯＲゲート３８３の出力が“１”とな
る。従って、マルチプレクサ３９０は、マルチプレクサ
４５２の出力データをノード１へ転送する。The data written to FIFO 430 is
The data is output to the register 431 and bit0 (Data va
The lid bit “V” indicates “1”) is output to the AND gate 381. Thereby, the flip-flop 4
Since the output of 53 is “0” and the bit 0 of the register 331 is “0” (invalid), the output of the AND gate 381 becomes “1” and the output of the OR gate 383 becomes “1”. Therefore, the multiplexer 390 transfers the output data of the multiplexer 452 to the node 1.

【０１６４】ここで、ノード１から出力されたノード１
への転送データと、ノード２から出力されたノード１へ
の転送データがマルチプレクサ４１０上で競合した場
合、ＡＮＤゲート４０２の出力が“１”となり、ＡＮＤ
ゲート４０４の出力が“０”となるため、ノード２から
出力されたノード１への転送データが優先してＦＩＦＯ
４３０へ書き込まれ、ノード１から出力されたノード１
への転送データが捨てられる。Here, node 1 output from node 1
When the transfer data to the node 1 and the transfer data to the node 1 output from the node 2 conflict on the multiplexer 410, the output of the AND gate 402 becomes “1”, and
Since the output of the gate 404 becomes "0", the transfer data to the node 1 outputted from the node 2 is given priority to the FIFO.
Node 1 written to 430 and output from node 1
Data transferred to is discarded.

【０１６５】この時、ＡＮＤゲート４０８の出力が
“１”、かつＡＮＤゲート４５０出力が“１”となるの
で、ＡＮＤゲート４５４の出力が“１”となる。ＡＮＤ
ゲート４５４の出力が“１”になると、マルチプレクサ
４５２は、ノード１からの転送データを選択し、マルチ
プレクサ３９０へ出力する。また、ＯＲゲート３８２の
出力が“１”となるため、マルチプレクサ３９０は、マ
ルチプレクサ４５２の出力のデータをノード１へ転送す
る。At this time, the output of the AND gate 408 becomes “1” and the output of the AND gate 450 becomes “1”, so that the output of the AND gate 454 becomes “1”. AND
When the output of the gate 454 becomes “1”, the multiplexer 452 selects the transfer data from the node 1 and outputs it to the multiplexer 390. Further, since the output of the OR gate 382 becomes “1”, the multiplexer 390 transfers the data output from the multiplexer 452 to the node 1.

【０１６６】このようにして、ＦＩＦＯ３３０に障害が
発生した場合には、ノード２からの出力データをノード
１へ転送するために通常使用しているＦＩＦＯ４３０を
代替バッファとして割り付けることによって、動作可能
状態を継続させ、システム停止を回避することができ
る。As described above, when a failure occurs in the FIFO 330, the operable state is set by allocating the FIFO 430 normally used for transferring the output data from the node 2 to the node 1 as a substitute buffer. It can be continued to avoid system stoppage.

【０１６７】なお、前述した説明では、ＦＩＦＯ３３０
に障害が発生した場合についてのみ説明しているが、Ｆ
ＩＦＯ３４０，４３０，４４０に障害が発生した場合に
おいても、それぞれに対応する通常使用しているＦＩＦ
Ｏに代替バッファ割り付けを行なうことによって、障害
回避することができる。すなわち、ＦＩＦＯ３４０に障
害が発生した場合にはＦＩＦＯ４４０が代替し、ＦＩＦ
Ｏ４３０に障害が発生した場合にはＦＩＦＯ３３０が代
替し、ＦＩＦＯ４４０に障害が発生した場合にはＦＩＦ
Ｏ３４０が代替するように各回路が制御されて障害が回
避される。In the above description, the FIFO 330
Although only the case where a failure has occurred is described,
Even if a failure occurs in the IFOs 340, 430, and 440, the corresponding FIFOs that are normally used
By assigning an alternative buffer to O, a failure can be avoided. That is, when a failure occurs in the FIFO 340, the FIFO 440 replaces the
When a failure occurs in the O430, the FIFO 330 substitutes. When a failure occurs in the FIFO 440, the FIFO 330
Each circuit is controlled so that O340 is substituted, and a failure is avoided.

【０１６８】次に、本発明の他の実施の形態について説
明する。Next, another embodiment of the present invention will be described.

【０１６９】図８は、本発明の他の実施の形態に係わる
ノード間接続装置のシステム構成を示すブロック図であ
る。図８に示す例は、図１と同様に、ノード１とノード
２との間を接続する２×２ネットワークスイッチの構成
を示している。FIG. 8 is a block diagram showing a system configuration of an inter-node connection device according to another embodiment of the present invention. The example shown in FIG. 8 shows the configuration of a 2 × 2 network switch that connects between node 1 and node 2 as in FIG.

【０１７０】図１に示す２×２ネットワークスイッチ
は、バッファ回路３３，３４，４３，４４に書き込むデ
ータの転送元を、選択回路３１，３２，４１，４２によ
ってノード１とノード２の何れか一方を選択する構成で
あるのに対し、図８に示す他の実施の形態の２×２ネッ
トワークスイッチは、各バッファ回路に書き込むデータ
の転送元が決められており、バッファ回路に書き込まれ
たデータの転送先を、選択回路によってノード１とノー
ド２の何れか一方を選択する構成となっている。バッフ
ァ回路に障害が発生した場合には、書き込むデータの転
送元が共通なバッファ回路間で代替バッファ割り付けを
行なう。In the 2 × 2 network switch shown in FIG. 1, the transfer source of the data to be written to the buffer circuits 33, 34, 43, 44 is selected by the selection circuits 31, 32, 41, 42 from one of the nodes 1 and 2 In contrast, in the 2 × 2 network switch according to another embodiment shown in FIG. 8, the transfer source of the data to be written to each buffer circuit is determined. As the transfer destination, one of the node 1 and the node 2 is selected by a selection circuit. When a failure occurs in the buffer circuit, the transfer source of the data to be written allocates an alternative buffer among the buffer circuits that are common.

【０１７１】図１に示すように、本実施形態におけるノ
ード間接続装置（２×２ネットワークスイッチ）は、ノ
ード１側には、振り分け回路１３０、選択回路１３１，
１３２、バッファ回路１３３，１３４、割付回路１３
５，１３６、再送回路１３７、調停回路１３８、及び選
択回路１３９が設けられ、ノード２側には振り分け回路
１４０、選択回路１４１，１４２、バッファ回路１４
３，１４４、割付回路１４５，１４６、再送回路１４
７、調停回路１４８、及び選択回路１４９が設けられて
いる。As shown in FIG. 1, an inter-node connection device (2 × 2 network switch) in the present embodiment includes a distribution circuit 130, a selection circuit 131,
132, buffer circuits 133, 134, allocation circuit 13
5, 136, a retransmission circuit 137, an arbitration circuit 138, and a selection circuit 139 are provided. On the node 2 side, a distribution circuit 140, selection circuits 141, 142, and a buffer circuit 14
3, 144, allocation circuits 145, 146, retransmission circuit 14
7, an arbitration circuit 148, and a selection circuit 149.

【０１７２】振り分け回路１３０は、ノード１から送出
されたデータの転送先（ノード１またはノード２）を転
送データ中の転送先データをもとにして検出して、デー
タの書き込み先をバッファ回路１３３，１３４の何れか
に振り分ける。また、振り分け回路１３０は、バッファ
回路１３３，１３４の障害発生時に、それぞれに対応す
る割付回路１３５，１３６からの指示に応じて、相互に
代替バッファを割り付けてノード１から送出されたデー
タを振り分ける。The distribution circuit 130 detects the transfer destination (node 1 or node 2) of the data sent from the node 1 based on the transfer destination data in the transfer data, and determines the write destination of the data in the buffer circuit 133. , 134. Further, when a failure occurs in the buffer circuits 133 and 134, the distribution circuit 130 allocates alternative buffers to each other and distributes the data transmitted from the node 1 in accordance with an instruction from the corresponding allocation circuits 135 and 136.

【０１７３】選択回路１３１は、ノード１へ転送するデ
ータが書き込まれたバッファ回路を、割付回路１３５か
らのバッファ回路１３３の障害発生の通知に応じて、バ
ッファ回路１３３，１３４の何れか一方を選択するもの
で、バッファ回路１３３の正常動作時には、バッファ回
路１３３を選択し、障害発生時にはバッファ回路１３４
を選択する。The selection circuit 131 selects one of the buffer circuits 133 and 134 in response to the notification of the occurrence of a failure in the buffer circuit 133 from the allocation circuit 135, in which the data to be transferred to the node 1 is written. During normal operation of the buffer circuit 133, the buffer circuit 133 is selected, and when a failure occurs, the buffer circuit 134 is selected.
Select

【０１７４】選択回路１３２は、ノード２へ転送するデ
ータが書き込まれたバッファ回路を、割付回路１３６か
らのバッファ回路１３４の障害発生の通知に応じて、バ
ッファ回路１３３，１３４の何れか一方を選択するもの
で、バッファ回路１３４の正常動作時には、バッファ回
路１３４を選択し、障害発生時にはバッファ回路１３３
を選択する。The selection circuit 132 selects one of the buffer circuits 133 and 134 in response to the notification of the occurrence of a failure in the buffer circuit 134 from the allocation circuit 136, in which the buffer circuit in which the data to be transferred to the node 2 is written is selected. During normal operation of the buffer circuit 134, the buffer circuit 134 is selected, and when a failure occurs, the buffer circuit 133 is selected.
Select

【０１７５】バッファ回路１３３は、ノード１からノー
ド１へデータを転送するために通常使用するバッファで
あり、振り分け回路１３０により検出されたデータの転
送先がノード１である場合に、ノード１からのデータが
書き込まれ、この書き込まれたデータが選択回路１３
１、選択回路１３９を介してノード１に転送される。ま
た、バッファ回路１３３は、バッファ回路１３４に障害
が発生した場合に、代替バッファとして割り付けられ、
ノード１から送出されたノード２への転送データが書き
込まれる。The buffer circuit 133 is a buffer normally used for transferring data from the node 1 to the node 1. When the data transfer destination detected by the distribution circuit 130 is the node 1, the buffer circuit 133 transmits the data from the node 1. Data is written, and the written data is
1. The data is transferred to the node 1 via the selection circuit 139. The buffer circuit 133 is allocated as a substitute buffer when a failure occurs in the buffer circuit 134,
The transfer data transmitted from the node 1 to the node 2 is written.

【０１７６】バッファ回路１３４は、ノード１からノー
ド２へデータを転送するために通常使用するバッファで
あり、振り分け回路１３０により検出されたデータの転
送先がノード２である場合に、ノード１からのデータが
書き込まれ、この書き込まれたデータが選択回路１３
２、選択回路１４９を介してノード２に転送される。ま
た、バッファ回路１３４は、バッファ回路１３３に障害
が発生した場合に、代替バッファとして割り付けられ、
ノード１から送出されたノード１への転送データが書き
込まれる。The buffer circuit 134 is a buffer normally used for transferring data from the node 1 to the node 2. When the transfer destination of the data detected by the distribution circuit 130 is the node 2, the buffer circuit 134 Data is written, and the written data is
2. The data is transferred to the node 2 via the selection circuit 149. The buffer circuit 134 is allocated as a substitute buffer when a failure occurs in the buffer circuit 133,
The transfer data transmitted from the node 1 to the node 1 is written.

【０１７７】割付回路１３５は、バッファ回路１３３を
常時監視し、障害検出した場合に、バッファ回路１３３
での障害発生を通知する代替バッファ割付信号を、振り
分け回路１３０、選択回路１３１、再送回路１３７、及
び調停回路１３８へ出力する。The allocation circuit 135 constantly monitors the buffer circuit 133, and when a failure is detected, the buffer circuit 133
The alternative buffer allocation signal notifying the occurrence of the failure in the above is output to the distribution circuit 130, the selection circuit 131, the retransmission circuit 137, and the arbitration circuit 138.

【０１７８】割付回路１３６は、バッファ回路１３４を
常時監視し、障害検出した場合に、バッファ回路１３４
での障害発生を通知する代替バッファ割付信号を、振り
分け回路１３０、選択回路１３２、再送回路１３７、及
び調停回路１４８へ出力する。The allocation circuit 136 constantly monitors the buffer circuit 134, and when a failure is detected, the buffer circuit 134
The alternative buffer allocation signal notifying the occurrence of the failure in the above is output to the distribution circuit 130, the selection circuit 132, the retransmission circuit 137, and the arbitration circuit 148.

【０１７９】再送回路１３７は、バッファ回路１３３ま
たはバッファ回路１３４の障害発生により代替バッファ
割り付けが行なわれる際に、障害発生によりロストロス
トした転送データを再送出する要求（データ再送出要
求）をノード１へ出力する。The retransmission circuit 137 sends a request (data retransmission request) for retransmitting the transfer data lost due to the failure when the alternative buffer is allocated due to the failure of the buffer circuit 133 or the buffer circuit 134. Output to

【０１８０】調停回路１３８は、バッファ回路１３３及
びバッファ回路１３４からのデータ転送要求に対して、
割付回路１３５あるいは割付回路１４５からの代替バッ
ファ割付信号に応じて選択回路１３９を制御し、選択回
路３１または選択回路４１を介した各バッファ回路から
のノード１へのデータ転送要求の競合調停を行う。調停
回路１３８は、例えば選択回路１３１と選択回路１４１
について予め設定されている優先順位に従って競合調停
を行なうものとする。The arbitration circuit 138 responds to a data transfer request from the buffer circuits 133 and 134.
The selection circuit 139 is controlled in accordance with the alternative buffer allocation signal from the allocation circuit 135 or the allocation circuit 145, and the contention arbitration of the data transfer request from each buffer circuit to the node 1 via the selection circuit 31 or the selection circuit 41 is performed. . The arbitration circuit 138 includes, for example, the selection circuit 131 and the selection circuit 141.
It is assumed that contention arbitration is performed according to a preset priority order.

【０１８１】選択回路１３９は、調停回路１３８の制御
により、ノード１へのデータの転送元を選択回路１３１
の出力（バッファ回路１３３またはバッファ回路１３
４）と選択回路１４１の出力（バッファ回路１４３また
はバッファ回路１４４）から選択する。The selection circuit 139 selects the transfer source of data to the node 1 under the control of the arbitration circuit 138.
Output (buffer circuit 133 or buffer circuit 13
4) and the output of the selection circuit 141 (buffer circuit 143 or buffer circuit 144).

【０１８２】振り分け回路１４０は、ノード２から送出
されたデータの転送先（ノード１またはノード２）を転
送データ中の転送先データをもとにして検出して、デー
タの書き込み先をバッファ回路１４３，１４４の何れか
に振り分ける。また、振り分け回路１４０は、バッファ
回路１４３，１４４の障害発生時に、それぞれに対応す
る割付回路１４５，１４６からの指示に応じて、相互に
代替バッファを割り付けてノード２から送出されたデー
タを振り分ける。The distribution circuit 140 detects the transfer destination (node 1 or node 2) of the data sent from the node 2 based on the transfer destination data in the transfer data, and determines the write destination of the data in the buffer circuit 143. , 144. In addition, when a failure occurs in the buffer circuits 143 and 144, the distribution circuit 140 allocates alternative buffers to each other and distributes the data transmitted from the node 2 according to an instruction from the corresponding allocation circuits 145 and 146.

【０１８３】選択回路１４１は、ノード１へ転送するデ
ータが書き込まれたバッファ回路を、割付回路１４５か
らのバッファ回路１４３の障害発生の通知に応じて、バ
ッファ回路１４３，１４４の何れか一方を選択するもの
で、バッファ回路１４３の正常動作時には、バッファ回
路１４３を選択し、障害発生時にはバッファ回路１４４
を選択する。The selection circuit 141 selects one of the buffer circuits 143 and 144 in response to the notification of the occurrence of a failure in the buffer circuit 143 from the allocation circuit 145, in which the data to be transferred to the node 1 is written. During normal operation of the buffer circuit 143, the buffer circuit 143 is selected, and when a failure occurs, the buffer circuit 144 is selected.
Select

【０１８４】選択回路１４２は、ノード２へ転送するデ
ータが書き込まれたバッファ回路を、割付回路１４６か
らのバッファ回路１４４の障害発生の通知に応じて、バ
ッファ回路１４３，１４４の何れか一方を選択するもの
で、バッファ回路１４４の正常動作時には、バッファ回
路１４４を選択し、障害発生時にはバッファ回路１４３
を選択する。The selection circuit 142 selects one of the buffer circuits 143 and 144 in response to the notification of the occurrence of the failure in the buffer circuit 144 from the allocation circuit 146, in which the data to be transferred to the node 2 is written. During normal operation of the buffer circuit 144, the buffer circuit 144 is selected, and when a failure occurs, the buffer circuit 143 is selected.
Select

【０１８５】バッファ回路１４３は、ノード２からノー
ド１へデータを転送するために通常使用するバッファで
あり、振り分け回路１４０により検出されたデータの転
送先がノード１である場合に、ノード２からのデータが
書き込まれ、この書き込まれたデータが選択回路１４
１、選択回路１３９を介してノード１に転送される。ま
た、バッファ回路１４３は、バッファ回路１４４に障害
が発生した場合に、代替バッファとして割り付けられ、
ノード２から送出されたノード２への転送データが書き
込まれる。The buffer circuit 143 is a buffer normally used for transferring data from the node 2 to the node 1. When the transfer destination of the data detected by the distribution circuit 140 is the node 1, the buffer circuit 143 transmits the data from the node 2. Data is written, and the written data is
1. The data is transferred to the node 1 via the selection circuit 139. The buffer circuit 143 is allocated as a substitute buffer when a failure occurs in the buffer circuit 144,
The transfer data to the node 2 transmitted from the node 2 is written.

【０１８６】バッファ回路１４４は、ノード２からノー
ド２へデータを転送するために通常使用するバッファで
あり、振り分け回路１４０により検出されたデータの転
送先がノード２である場合に、ノード２からのデータが
書き込まれ、この書き込まれたデータが選択回路１４
２、選択回路１４９を介してノード２に転送される。ま
た、バッファ回路１４４は、バッファ回路１４３に障害
が発生した場合に、代替バッファとして割り付けられ、
ノード２から送出されたノード１への転送データが書き
込まれる。The buffer circuit 144 is a buffer normally used for transferring data from the node 2 to the node 2. When the destination of the data detected by the distribution circuit 140 is the node 2, the buffer circuit 144 transmits the data from the node 2. Data is written, and the written data is
2. The data is transferred to the node 2 via the selection circuit 149. The buffer circuit 144 is allocated as a substitute buffer when a failure occurs in the buffer circuit 143.
The transfer data transmitted from the node 2 to the node 1 is written.

【０１８７】割付回路１４５は、バッファ回路１４３を
常時監視し、障害検出した場合に、バッファ回路１４３
での障害発生を通知する代替バッファ割付信号を、振り
分け回路１４０、選択回路１４１、再送回路１４７、及
び調停回路１４８へ出力する。The allocation circuit 145 constantly monitors the buffer circuit 143, and when a failure is detected, the buffer circuit 143
A substitute buffer allocation signal notifying the occurrence of a failure in the above is output to the distribution circuit 140, the selection circuit 141, the retransmission circuit 147, and the arbitration circuit 148.

【０１８８】割付回路１４６は、バッファ回路１４４を
常時監視し、障害検出した場合に、バッファ回路１４４
での障害発生を通知する代替バッファ割付信号を、振り
分け回路１４０、選択回路１４２、再送回路１４７、及
び調停回路１４８へ出力する。The allocation circuit 146 constantly monitors the buffer circuit 144, and when a failure is detected, the buffer circuit 144
The alternative buffer allocation signal notifying the occurrence of the failure in the above is output to the distribution circuit 140, the selection circuit 142, the retransmission circuit 147, and the arbitration circuit 148.

【０１８９】再送回路１４７は、バッファ回路１３４ま
たはバッファ回路１４４の障害発生により代替バッファ
割り付けが行なわれる際に、障害発生によりロストロス
トした転送データを再送出する要求（データ再送出要
求）をノード２へ出力する。The retransmission circuit 147 sends a request (data retransmission request) for retransmitting the transfer data which has been lost due to the failure when the alternative buffer is allocated due to the failure of the buffer circuit 134 or the buffer circuit 144. Output to

【０１９０】調停回路１４８は、バッファ回路１４３及
びバッファ回路１４４からのデータ転送要求に対して、
割付回路１３６あるいは割付回路１４６からの代替バッ
ファ割付信号に応じて選択回路１４９を制御し、選択回
路４２または選択回路１３２を介した各バッファ回路か
らのノード２へのデータ転送要求の競合調停を行う。調
停回路１４８は、例えば選択回路１４２と選択回路１３
２について予め設定されている優先順位に従って競合調
停を行なうものとする。The arbitration circuit 148 responds to data transfer requests from the buffer circuits 143 and 144.
The selection circuit 149 is controlled in accordance with the alternative buffer allocation signal from the allocation circuit 136 or the allocation circuit 146, and the contention arbitration of the data transfer request from each buffer circuit to the node 2 via the selection circuit 42 or the selection circuit 132 is performed. . The arbitration circuit 148 includes, for example, the selection circuit 142 and the selection circuit 13
It is assumed that contention arbitration is performed according to a preset priority order for No. 2.

【０１９１】選択回路１４９は、調停回路１４８の制御
により、ノード２へのデータの転送元を選択回路１４２
の出力（バッファ回路１４３またはバッファ回路１４
４）と選択回路３２の出力（バッファ回路１３３または
バッファ回路１３４）から選択する。The selection circuit 149 controls the arbitration circuit 148 to select the transfer source of the data to the node 2.
Output (buffer circuit 143 or buffer circuit 14
4) and the output of the selection circuit 32 (buffer circuit 133 or buffer circuit 134).

【０１９２】図８に示す構成では、バッファ回路１３
３，１３４に対しては、ノード１から出力されたデータ
のみが書き込まれるために、一方のバッファ回路に障害
が発生して、他方のバッファ回路に代替バッファ割り付
けが行われても、データ書き込みの際の競合が発生しな
いので、競合制御のための構成が不要となり振り分け回
路３０の構成を簡単化することができる。In the configuration shown in FIG.
3 and 134, only the data output from the node 1 is written. Therefore, even if a failure occurs in one of the buffer circuits and the alternative buffer is allocated to the other buffer circuit, the data write operation is not performed. Since no conflict occurs at the time, a configuration for conflict control is not required, and the configuration of the distribution circuit 30 can be simplified.

【０１９３】図８に示す２×２ネットワークスイッチの
動作は、図１に示す２×２ネットワークスイッチの動作
とほぼ同じなので説明を省略するが、以下にバッファ回
路の障害発生時の動作についてのみ説明する。The operation of the 2 × 2 network switch shown in FIG. 8 is substantially the same as the operation of the 2 × 2 network switch shown in FIG. 1, and a description thereof will be omitted. However, only the operation when a failure occurs in the buffer circuit will be described below. I do.

【０１９４】例えば、バッファ回路１３３に障害が発生
した場合について説明する。For example, a case where a failure occurs in the buffer circuit 133 will be described.

【０１９５】割付回路１３５は、バッファ回路１３３に
障害が発生したことを検出すると、振り分け回路１３
０、選択回路１３１、再送回路１３７、及び調停回路１
３８へ、バッファ回路１３３での障害発生を通知する代
替バッファ割り付け信号を出力する。続けて、割付回路
１３５は、バッファ回路３３から最後に出力されたデー
タの「コマンド」、「転送先」、「ＩＤ」、「カウン
ト」、「アドレス」を収集して、再送回路１３７へバッ
ファ回路１３３内部残データ情報として送出する。When the allocation circuit 135 detects that a failure has occurred in the buffer circuit 133, the allocation circuit 135
0, selection circuit 131, retransmission circuit 137, and arbitration circuit 1
38, an alternative buffer allocation signal for notifying the occurrence of a failure in the buffer circuit 133 is output. Subsequently, the allocation circuit 135 collects the “command”, “transfer destination”, “ID”, “count”, and “address” of the data output last from the buffer circuit 33, and sends the buffer circuit to the retransmission circuit 137. 133 is transmitted as internal residual data information.

【０１９６】再送回路１３７は、割付回路１３５からの
ロストデータ情報を受信すると、ロストした転送データ
を再送出する要求（データ再送要求）をノード１へ送信
する。Upon receiving the lost data information from allocation circuit 135, retransmission circuit 137 transmits to node 1 a request to retransmit the lost transfer data (data retransmission request).

【０１９７】割付回路１３５からの代替バッファ割付信
号を受信した振り分け回路１３０は、バッファ回路３３
への書き込み指示出力を中断する。この状態は、障害が
発生したバッファ回路１３３が交換された後、リセット
されるまで保持される。Upon receiving the substitute buffer allocation signal from the allocation circuit 135, the distribution circuit 130
Interrupts the write instruction output to the. This state is maintained until the buffer circuit 133 in which the failure has occurred is replaced after the buffer circuit 133 has been replaced.

【０１９８】また、割付回路１３５は、ノード１からノ
ード１への転送データが出力された場合も、障害の発生
したバッファ回路１３３に替えてバッファ回路１４３へ
出力されるように、振り分け回路１３０に選択指示を送
出する。すなわち、障害が発生したバッファ回路１３３
の代替バッファをバッファ回路１３４に割り付ける。Further, allocating circuit 135 controls distribution circuit 130 so that, even when the transfer data from node 1 to node 1 is output, the data is output to buffer circuit 143 instead of failed buffer circuit 133. Send a selection instruction. That is, the buffer circuit 133 in which the failure occurred
Is allocated to the buffer circuit 134.

【０１９９】ノード１からノード２への転送データが出
力された場合、選択回路１３２は、バッファ回路１３４
に書き込まれたデータを読み出して選択回路１４９に出
力する。一方、ノード１からノード１への転送データが
出力された場合、選択回路１３１は、バッファ回路１３
４に書き込まれたデータを読み出して選択回路１３９に
出力する。この時、選択回路１３２は、選択回路１４９
に対してデータを出力しない。When the transfer data from node 1 to node 2 is output, selection circuit 132
Is read and output to the selection circuit 149. On the other hand, when the transfer data from the node 1 to the node 1 is output, the selection circuit 131
4 is read and output to the selection circuit 139. At this time, the selection circuit 132
Do not output data to

【０２００】このようにして、バッファ回路１３３に障
害が発生した場合には、割付回路１３５によって検出さ
れ、各部に代替バッファ割付信号が送出されることで、
バッファ回路３３への転送データの供給が停止され、障
害発生による影響を最低限に抑えることができる。ま
た、バッファ回路１３３に障害が発生した場合であって
も、ノード１から送出されるノード１への転送データを
通常使用しているバッファ回路１３４に代替バッファ割
り付けを行なうので、動作可能状態を継続してシステム
停止を回避することができる。また、代替バッファ割り
付けを、通常使用しているバッファ回路１３４を利用し
て行なう構成のために、障害発生時用の専用のバッファ
（メモリ）を別に設ける必要がないため、ノード間接続
装置の構成が簡易となり、コストの低減も図れる。ま
た、障害発生時あるいは代替バッファ割り付け後の書き
込み競合時にロストしたデータについては、再送回路１
３７により転送データの送出元に対してデータ再送出要
求が行われて損失補填するため、データ転送の信頼性が
保証される。In this manner, when a failure occurs in the buffer circuit 133, the failure is detected by the allocating circuit 135, and an alternative buffer allocating signal is transmitted to each unit, whereby
The supply of the transfer data to the buffer circuit 33 is stopped, and the influence of the occurrence of the failure can be minimized. Further, even when a failure occurs in the buffer circuit 133, the transfer data transmitted from the node 1 to the node 1 is allocated to the buffer circuit 134 which is normally used, so that the operable state is maintained. To prevent the system from stopping. Further, since the alternative buffer allocation is performed by using the buffer circuit 134 which is normally used, it is not necessary to separately provide a dedicated buffer (memory) for the occurrence of a failure. Can be simplified, and the cost can be reduced. The data lost at the time of occurrence of a failure or at the time of write conflict after the allocation of the substitute buffer is sent to the retransmission circuit 1.
37, a data retransmission request is made to the transmission source of the transfer data to compensate for the loss, so that the reliability of the data transfer is guaranteed.

【０２０１】なお、前述した説明では、バッファ回路１
３３に障害が発生した場合についてのみ説明している
が、バッファ回路１３４，１４３，１４４に障害が発生
した場合においても、それぞれに対応する通常使用して
いるバッファ回路に代替バッファ割り付けを行なうこと
によって、障害回避することができる。すなわち、バッ
ファ回路１３４に障害が発生した場合にはバッファ回路
１３３が代替し、バッファ回路１４３に障害が発生した
場合にはバッファ回路１４４が代替し、バッファ回路１
４４に障害が発生した場合にはバッファ回路１４３が代
替するように各回路が制御されて障害が回避される。In the above description, the buffer circuit 1
Although only the case where a failure has occurred in 33 has been described, even if a failure has occurred in the buffer circuits 134, 143 and 144, the alternative buffer is allocated to the corresponding normally used buffer circuit. , Obstacles can be avoided. That is, when a failure occurs in the buffer circuit 134, the buffer circuit 133 substitutes, and when a failure occurs in the buffer circuit 143, the buffer circuit 144 substitutes and the buffer circuit 1
When a failure occurs in 44, each circuit is controlled so that the buffer circuit 143 is substituted, and the failure is avoided.

【０２０２】なお、前述した説明では、ノード（ｎｏｄ
ｅ）１とノード（ｎｏｄｅ）２との間を接続する２×２
ネットワークスイッチを例にして説明しているが、３つ
以上のノード間を接続するネットワークスイッチとして
構成することもできる。In the above description, the node (node)
e) 2 × 2 connecting between 1 and node 2
Although a network switch has been described as an example, the network switch may be configured as a network switch connecting three or more nodes.

【０２０３】[0203]

【発明の効果】以上詳述したように本発明によれば、バ
ッファ回路に障害が発生した場合には、通常使用してい
る他のバッファ回路に代替バッファ割り付けを行なうの
で、動作可能状態を継続してシステム停止を回避するこ
とができる。また、代替バッファ割り付けを、通常使用
しているバッファ回路を利用して行なう構成のために、
障害発生時用の専用のバッファ（メモリ）を別に設ける
必要がないため、ノード間接続装置の構成が簡易とな
り、コストの低減も図れる。また、障害発生時あるいは
代替バッファ割り付け後の書き込み競合時にロストした
データについては、再送回路により転送データの送出元
に対してデータ再送出要求が行われて損失補填するた
め、データ転送の信頼性が保証される。As described in detail above, according to the present invention, when a failure occurs in a buffer circuit, an alternative buffer is allocated to another buffer circuit which is normally used, so that the operable state is maintained. To prevent the system from stopping. In addition, because of the configuration in which the alternative buffer allocation is performed using a buffer circuit that is normally used,
Since it is not necessary to separately provide a dedicated buffer (memory) for the occurrence of a failure, the configuration of the node-to-node connection device is simplified, and the cost can be reduced. In addition, for data that has been lost when a failure occurs or during a write conflict after allocating a substitute buffer, the retransmission circuit makes a data retransmission request to the transmission source of the transfer data and compensates for the loss. Guaranteed.

【０２０４】[0204]

【図面の簡単な説明】[Brief description of the drawings]

【図１】この発明の実施形態に係わるノード間接続装置
のシステム構成を示すブロック図である。FIG. 1 is a block diagram showing a system configuration of an inter-node connection device according to an embodiment of the present invention.

【図２】ノード間で送受信されるデータの転送データ形
式の一例を示す図である。FIG. 2 is a diagram illustrating an example of a transfer data format of data transmitted and received between nodes.

【図３】通常のデータ転送動作（データバッファ書き込
み動作）について説明するためのフローチャートであ
る。FIG. 3 is a flowchart illustrating a normal data transfer operation (data buffer write operation).

【図４】通常のデータ転送動作（データバッファ読み出
し動作）について説明するためのフローチャートであ
る。FIG. 4 is a flowchart for explaining a normal data transfer operation (data buffer read operation).

【図５】障害発生時における代替バッファ割り付け動作
について説明するためのフローチャートである。FIG. 5 is a flowchart illustrating an alternative buffer allocation operation when a failure occurs.

【図６】図７と組み合わされて、図１に示すノード間接
続装置に対応する、ノード１とノード２との間を接続す
る２×２ネットワークスイッチの詳細なシステム構成を
示す図であり、図７の左側に配置される図である。6 is a diagram showing a detailed system configuration of a 2 × 2 network switch that connects between node 1 and node 2 and that corresponds to the inter-node connecting device shown in FIG. 1 in combination with FIG. 7; FIG. 8 is a diagram arranged on the left side of FIG. 7.

【図７】図６と組み合わされて、図１に示すノード間接
続装置に対応する、ノード１とノード２との間を接続す
る２×２ネットワークスイッチの詳細なシステム構成を
示す図であり、図６の右側に配置される図である。7 is a diagram showing a detailed system configuration of a 2 × 2 network switch that connects between node 1 and node 2 and that corresponds to the inter-node connecting device shown in FIG. 1 in combination with FIG. 6; FIG. 7 is a diagram arranged on the right side of FIG. 6.

【図８】本発明の他の実施の形態に係わるノード間接続
装置のシステム構成を示すブロック図である。FIG. 8 is a block diagram showing a system configuration of an inter-node connection device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

３ ネットワークスイッチ ３０，４０ 振り分け回路 ３１，３２，３９，４１，４２，４９ 選択回路 ３３，３４，４３，４４ バッファ回路 ３５，３６，４５，４６ 割付回路 ３７，４７ 再送回路 ３８，４８ 調停回路 3 Network switch 30, 40 Distribution circuit 31, 32, 39, 41, 42, 49 Selection circuit 33, 34, 43, 44 Buffer circuit 35, 36, 45, 46 Assignment circuit 37, 47 Retransmission circuit 38, 48 Arbitration circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】ノード間のデータ転送をバッファを介して
行なうノード間接続装置において、 ノードから出力された転送データが書き込まれ、通常使
用される複数のバッファと、 前記バッファの何れかに障害が発生した場合に、障害が
発生したバッファの代替バッファに前記複数のバッファ
の中の何れかを割り付ける割付手段と、 前記割り付け手段によって割り付けられたバッファを、
障害が発生したバッファに書き込まれるべきデータの書
き込み先として選択する選択手段とを具備したことを特
徴とするノード間接続装置。1. An inter-node connection device for transferring data between nodes via a buffer, wherein transfer data output from the node is written, and a plurality of buffers which are normally used, and a failure occurs in one of the buffers. Allocating means for allocating any one of the plurality of buffers to a substitute buffer for a buffer in which a failure has occurred, and a buffer allocated by the allocating means,
Selecting means for selecting as a write destination of data to be written to the buffer in which the failure has occurred. 【請求項２】前記割付手段によって代替バッファを割り
付ける時にバッファの障害発生により消失したデータの
再送出を、データ送出元のノードに要求する再送手段を
具備したことを特徴とする請求項１記載のノード間接続
装置。2. The apparatus according to claim 1, further comprising retransmission means for requesting a data transmission source node to retransmit data lost due to a buffer failure when the allocating means allocates a substitute buffer. Node connection equipment. 【請求項３】前記割付手段によって代替バッファとして
割り付けられたバッファに対して、複数のノードからの
データ書き込みが競合することによって消失したデータ
の再送出を、データ送出元のノードに要求する再送手段
を具備したことを特徴とする請求項１記載のノード間接
続装置。3. A retransmission means for requesting a data transmission source node to retransmit data lost due to contention of data writing from a plurality of nodes to a buffer allocated as a substitute buffer by the allocation means. The inter-node connection device according to claim 1, further comprising: 【請求項４】ノード間のデータ転送をバッファを介して
行なうノード間接続装置において、 それぞれが特定のノード間のデータ転送に通常使用され
る、ノードから出力された転送データが書き込まれるバ
ッファであって、それぞれが他のバッファに障害が発生
した場合には代替バッファとして割り付けられる複数の
バッファと、 前記バッファの障害発生を監視し、障害発生を検出した
時に、他のバッファへの代替バッファ割り付けを指示す
る割り付け回路と、 特定のノードから出力された転送データの転送先及び障
害発生時の前記割り付け回路による代替バッファ割り付
けの指示に応じて、転送データを書き込むべきバッファ
を振り分ける振り分け回路と、 前記振り分け回路による転送データの転送先に応じた振
り分け及び障害発生時の代替バッファ割り付けの指示に
応じた振り分けに応じて、ノードから出力された転送デ
ータをバッファに書き込ませる、複数のバッファのそれ
ぞれに対応する複数の選択回路と、 前記割り付け回路によって障害発生が検出された時に、
障害発生時に消失した転送データ、及び前記振り分け回
路により振り分けられたバッファにおいて転送データの
書き込みが競合することによって消失した転送データの
再送出要求をデータ送出元のノードに送信する再送回路
とを具備したことを特徴とするノード間接続装置。4. An inter-node connection device for performing data transfer between nodes via a buffer, wherein each of the buffers is used to transfer data output from the node and is usually used for data transfer between specific nodes. A plurality of buffers each of which is allocated as a substitute buffer when a failure occurs in another buffer, and monitors the occurrence of a failure in the buffer, and when the failure is detected, assigns a substitute buffer to another buffer. A allocating circuit for instructing, a allocating circuit for allocating a buffer to which the transfer data is to be written, according to a transfer destination of the transfer data output from a specific node and an instruction of allocating a substitute buffer by the allocating circuit when a failure occurs The distribution of transfer data by the circuit according to the transfer destination and the cost when a failure occurs A plurality of selection circuits respectively corresponding to a plurality of buffers, which cause the transfer data output from the node to be written to the buffers in accordance with the distribution according to the instruction of the replacement buffer allocation, and a failure occurrence is detected by the allocation circuit. Sometimes
A retransmission circuit for transmitting to the data transmission source node a retransmission request for transfer data that has been lost due to a conflict between transfer data lost when a failure has occurred and transfer data writing in the buffer allocated by the distribution circuit. An apparatus for connecting nodes between nodes. 【請求項５】ノード間のデータ転送をバッファを介して
行なうノード間接続装置において、 それぞれが特定のノードからのデータ転送に通常使用さ
れる、ノードから出力された転送データが書き込まれる
バッファであって、同じノードからのデータ転送に使用
される他のバッファに障害が発生した場合には代替バッ
ファとして割り付けられる複数のバッファと、 前記バッファの障害発生を監視し、障害発生を検出した
時に、他のバッファへの代替バッファ割り付けを指示す
る割り付け回路と、 特定のノードから出力された転送データの転送先に応じ
てバッファを振り分けて、転送データを書き込ませる振
り分け回路と、 複数のバッファのそれぞれに対応するものであって、前
記振り分け回路による転送データの転送先に応じた振り
分け、あるいは障害発生時の代替バッファ割り付けの指
示に応じた振り分けに応じて、対応するバッファまたは
代替バッファに割り付けられたバッファに書き込まれた
転送データの出力先を選択する複数の選択回路と、 前記割り付け回路によって障害発生が検出された時に、
障害発生時に消失した転送データの再送出要求をデータ
送出元のノードに送信する再送回路とを具備したことを
特徴とするノード間接続装置。5. An inter-node connection device for performing data transfer between nodes via a buffer, wherein each of the buffers is used for data transfer from a specific node, and to which transfer data output from the node is written. When a failure occurs in another buffer used for data transfer from the same node, a plurality of buffers are assigned as substitute buffers, and when the failure of the buffer is monitored, and a failure is detected, An assignment circuit that instructs alternative buffer assignment to a buffer, a sorting circuit that sorts buffers according to the transfer destination of transfer data output from a specific node, and writes transfer data, and a Sorting according to the transfer destination of the transfer data by the sorting circuit; Or a plurality of selection circuits for selecting an output destination of transfer data written to a corresponding buffer or a buffer allocated to the substitute buffer in accordance with a distribution according to an instruction for allocating a substitute buffer when a failure occurs, and When a fault is detected by the circuit,
A retransmission circuit for transmitting a retransmission request for transfer data lost when a failure occurs to a data transmission source node.