JPH11251675A - Pulse power source device - Google Patents
Pulse power source deviceInfo
- Publication number
- JPH11251675A JPH11251675A JP5405798A JP5405798A JPH11251675A JP H11251675 A JPH11251675 A JP H11251675A JP 5405798 A JP5405798 A JP 5405798A JP 5405798 A JP5405798 A JP 5405798A JP H11251675 A JPH11251675 A JP H11251675A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- diode
- voltage
- load
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Lasers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電力用半導体スイ
ッチを用いたパルス発生回路と磁気パルス圧縮回路を組
み合わせ、高い繰り返しで狭幅の大電流パルスを発生す
るパルス電源装置に係り、特に負荷にパルス電流を供給
したときに負荷で消費しきれないエネルギーによる負荷
の不安定動作を解消し、しかもパルストランスの磁気リ
セットを確実にするパルス電源装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse power supply device which combines a pulse generation circuit using a power semiconductor switch and a magnetic pulse compression circuit to generate a large current pulse having a narrow width with high repetition, and particularly to a load. The present invention relates to a pulse power supply device that eliminates unstable operation of a load due to energy that cannot be consumed by a load when a pulse current is supplied, and that ensures magnetic reset of a pulse transformer.
【０００２】[0002]
【従来の技術】従来のパルス電源装置例を図３に示す。
パルス発生回路１は、電力用の初段コンデンサＣ0を設
け、このコンデンサＣ0を高圧充電器２により初期充電
しておき、半導体スイッチＳＷのオン制御でコンデンサ
Ｃ0からリアクトルＬ0を通してパルストランスＰＴにパ
ルス電流Ｉ0を供給する。リアクトルＬ0は、半導体スイ
ッチＳＷの責務を軽減するものである。2. Description of the Related Art FIG. 3 shows an example of a conventional pulse power supply device.
The pulse generation circuit 1 is provided with a first-stage capacitor C 0 for electric power, and this capacitor C 0 is initially charged by the high-voltage charger 2, and the pulse transformer PT is passed from the capacitor C 0 through the reactor L 0 by turning on the semiconductor switch SW. Is supplied with a pulse current I 0 . Reactor L 0 is intended to reduce the responsibilities of the semiconductor switch SW.
【０００３】磁気リセット回路ＭＲ1は、パルストラン
スＰＴのリセット巻線に直流バイアス電流を供給するこ
とで鉄心の磁気飽和を防止する。The magnetic reset circuit MR 1 prevents magnetic saturation of the iron core by supplying a DC bias current to the reset coil of the pulse transformer PT.
【０００４】パルストランスＰＴの二次側には２段の磁
気パルス圧縮回路３1、３2が縦続接続され、初段の磁気
パルス圧縮回路３1ではパルストランスＰＴで昇圧した
パルス電流Ｉ1でコンデンサＣ1が高圧充電され、このコ
ンデンサＣ1の充電電圧で可飽和リアクトルＳＩ1が磁気
スイッチ動作することにより磁気パルス圧縮した狭幅の
パルス電流Ｉ2を図示の極性で次段の磁気パルス圧縮回
路３2に供給する。同様に、可飽和リアクトルＳＩ2の磁
気スイッチ動作により、磁気パルス圧縮回路３2でパル
ス幅の磁気パルス圧縮を行い、パルス電流Ｉ3を図示の
極性で出力する。[0004] pulse transformer PT to the secondary side magnetic pulse compression circuit 3 1 2-stage, 3 2 are cascade-connected, the capacitor in pulse current I 1 that is pressurized by the first stage of the magnetic pulse compression circuit 3 1 the pulse transformer PT C 1 is a high pressure charge, the next stage of the magnetic pulse compression circuit shown polarity of the pulse current I 2 narrow that magnetic pulse compression by saturable reactor SI 1 at the charging voltage of the capacitor C 1 is operated magnetic switch 3 which supplies 2. Similarly, the magnetic switch operation of the saturable reactor SI 2, with magnetic pulse compression pulse width magnetic pulse compression circuit 3 2, and outputs the pulse current I 3 in the shown polarity.
【０００５】なお、可飽和リアクトルＳＩ1、ＳＩ2には
それぞれ磁気リセット巻線と磁気リセット回路ＭＲ2及
びＭＲ3が設けられ、可飽和リアクトルの飽和動作後に
直流電流を供給することでそれらを逆極性に励磁し飽和
させておく。The saturable reactors SI 1 and SI 2 are provided with a magnetic reset winding and magnetic reset circuits MR 2 and MR 3, respectively, and supply a DC current after the saturable reactor saturates to reverse them. Energize to polarity and saturate.
【０００６】磁気パルス圧縮回路３2のパルス出力は、
レーザヘッドのチャンバなどの負荷４に狭幅・高電圧の
パルス電流を供給する。負荷４は、主放電電極ＥLMと予
備電離電極ＥLAの並列回路にピーキングコンデンサＣP
が設けられ、パルス電流でピーキングコンデンサＣPが
一定電圧レベルまで充電されたときに、コンデンサ
ＣP’を通した予備電離電極ＥLAによる放電で管内ガス
の予備電離を行い、この予備電離により主放電電極ＥLM
に主放電を得る。[0006] The pulse output of the magnetic pulse compression circuit 3 2,
A narrow and high voltage pulse current is supplied to a load 4 such as a chamber of a laser head. Load 4, the main discharge electrodes E peaking capacitor C P in parallel circuit of the LM and the preionization electrode E LA
Is provided, and when the peaking capacitor C P is charged to a certain voltage level by the pulse current, the pre-ionization of the gas in the tube is performed by the discharge by the pre-ionization electrode E LA through the capacitor C P ′. Discharge electrode E LM
To obtain the main discharge.
【０００７】上記の構成において、磁気パルス圧縮回路
を２段とする場合を示すがＮ段構成の場合もある。図６
は、Ｎ段構成の場合のコンデンサＣ0及びＣ1〜ＣN、ＣP
の充放電電圧ＶC0〜ＶCN，ＶCPの波形を示し、磁気パル
ス圧縮動作により、後段のコンデンサほど充放電時間ｔ
1〜ｔpが磁気パルス圧縮されることで負荷４の主放電電
極には狭幅の放電電流出力を得る。In the above configuration, a case is shown in which the magnetic pulse compression circuit has two stages, but there may be an N-stage configuration. FIG.
Are the capacitors C 0 and C 1 to C N , C P in the case of the N-stage configuration.
Shows the waveforms of the charge / discharge voltages V C0 to V CN and V CP of FIG.
Obtaining a discharge current output of the narrow width to the main discharge electrodes of the load 4 by 1 ~t p is magnetic pulse compression.
【０００８】このような構成のパルス電源装置におい
て、負荷４の放電は、与えられたパルスエネルギーを全
て消費することなく、消費しきれない一部のエネルギー
がパルス発生回路１側に戻ってくる。この戻ってくるエ
ネルギーのことをキックバックエネルギーと称してい
る。このキックバックエネルギーは、パルス発生回路か
らの反射エネルギーとして負荷放電後にピーキングコン
デンサＣPの再充電電圧（残留電荷）として現れる。In the pulse power supply device having such a configuration, the discharge of the load 4 does not consume all of the applied pulse energy, and a part of the energy that cannot be consumed returns to the pulse generation circuit 1 side. This returning energy is called kickback energy. The kickback energy appears as recharging voltage of the peaking capacitor C P after load discharge as reflected energy from the pulse generating circuit (residual charge).
【０００９】ピーキングコンデンサＣPの電圧波形は、
負荷４の放電時の放電管内ガス状態等でその再充電電圧
の大きさが変化するので、負荷４がレーザヘッドの場合
に出力エネルギーが不安定になることがある。[0009] peaking voltage waveform of the capacitor C P is,
Since the magnitude of the recharge voltage changes depending on the gas state in the discharge tube at the time of discharging the load 4, the output energy may become unstable when the load 4 is a laser head.
【００１０】図７は、ピーキングコンデンサＣP部位で
の電圧波形例を示す。同図において、ピーキングコンデ
ンサＣPは充電期間（ｔ0〜ｔ1）後に主電極ＥLM側に急
速に放電される。この放電期間（ｔ1〜ｔ2）では負荷４
の放電現象からオーバシュートによる高周波振動を伴っ
て放電される。そして、主電極ＥLMによる放電が回復し
た回復期間（ｔ2〜ｔ3）では、キックバックエネルギー
によりコンデンサＣPが再充電される。この残留電荷エ
ネルギーは、パルス発生回路１側に再度転送されるが、
負荷４の放電管内ガス状態等で変化する。[0010] Figure 7 shows a voltage waveform example in the peaking capacitor C P site. In the figure, the peaking capacitor C P is rapidly discharged to the main electrode E LM side after charging period (t 0 ~t 1). The discharge period (t 1 ~t 2) the load 4
Is discharged with high frequency vibration due to overshoot. Then, the recovery period discharge by the main electrode E LM is recovered (t 2 ~t 3), the capacitor C P is recharged by kickback energy. This residual charge energy is transferred again to the pulse generation circuit 1 side,
It changes depending on the gas state in the discharge tube of the load 4 and the like.
【００１１】この負荷の放電が回復するとき、ピーキン
グコンデンサＣPの電圧変化は同図の波形Ａ1やＢ1のよ
うになる。波形Ａ1ではピーキングコンデンサＣPの電圧
が正極性状態のまま初期状態に早期に回復した場合を示
し、波形Ｂ1ではピーキングコンデンサＣPが逆極性に再
充電され、遅れて初期状態に回復する場合を示す。[0011] When the discharge of the load is restored, the voltage change of the peaking capacitor C P are as waveform A 1 and B 1 in FIG. Shows a case where the voltage of the waveform A 1 in the peaking capacitor C P is recovered early leave initial state of positive polarity state, waveform B 1 in the peaking capacitor C P is recharged in the opposite polarity to recover the initial state with a delay Show the case.
【００１２】この波形Ｂ1の回復特性の場合、主放電電
極ＥLMや予備電離電極ＥLAを設けたチャンバ内の状態に
影響を与え、負荷がレーザヘッドになる場合には次回放
電時の出力エネルギーが不安定になるという現象を起こ
すなど、負荷が不安定動作になることがある。[0012] For recovery characteristics of the waveform B 1, the main discharge electrodes E influence the state of the LM and the preionization electrode chamber provided E LA, the output of the next discharge time when the load becomes the laser head The load may be operated in an unstable manner, for example, a phenomenon that the energy becomes unstable.
【００１３】[0013]
【発明が解決しようとする課題】ピーキングコンデンサ
ＣPの残留電荷を消滅させてレーザ出力の不安定動作を
解消するために、従来の回路（図３）の主放電電極に並
列にダイオードＤ又はダイオードＤと抵抗Ｒの直列体を
設けることが考えられるが、ダイオードＤ又はダイオー
ドＤと抵抗Ｒの直列回路の介在によって磁気回路に偏磁
を起こすことがある。これを以下に詳細に説明する。By eliminating the residual charge of the peaking capacitor C P [0005] To eliminate the unstable operation of the laser output, the conventional circuit (FIG. 3) of the main discharge electrodes in parallel with the diode D or diode Although it is conceivable to provide a series body of D and a resistor R, the magnetic circuit may be demagnetized by the interposition of a diode D or a series circuit of the diode D and the resistor R. This will be described in detail below.
【００１４】図５の構成において、磁気リセット回路Ｍ
Ｒ1、ＭＲ2及びＭＲ3は、定電流源で表しているが、実
際には直流定電圧源に抵抗とインダクタを直列に設けて
定電流源を実現している。また、パルストランスＰＴ及
び可飽和リアクトルＳＩ1，ＳＩ2の巻線に示す「・」印
は巻線方向を示しており、互いの誘起電圧極性は「・」
印で示す方向になる。なお「・」印は、磁気リセット回
路ＭＲ1、ＭＲ2及びＭＲ3のリセット巻線に正極性の電
圧が印加された場合で示す。In the configuration of FIG. 5, the magnetic reset circuit M
Although R 1 , MR 2 and MR 3 are represented by constant current sources, in practice, a constant current source is realized by providing a resistor and an inductor in series with a DC constant voltage source. Further, “•” marks on the windings of the pulse transformer PT and the saturable reactors SI 1 and SI 2 indicate the winding directions, and the induced voltage polarities are “•”.
It becomes the direction shown by the mark. The symbol “•” indicates a case where a positive voltage is applied to the reset windings of the magnetic reset circuits MR 1 , MR 2 and MR 3 .
【００１５】パルストランスや可飽和リアクトルの磁性
体を一方向にリセットするためには、磁性体のＢ−Ｈ曲
線から明らかなように、非飽和領域を通過する必要があ
る。この非飽和領域ではパルストランスの一次巻線と二
次巻線並びにリセット巻線と主巻線との間に変圧器作用
が生じ、リセット巻線にリセット電圧が印加されると主
巻線に誘起電圧が印加される。逆に、主巻線が低インピ
ーダンス状態になっていると、主巻線に誘起される電圧
が上がらず、リセットされるまでの時間が長くなってし
まう。In order to reset the magnetic material of the pulse transformer or the saturable reactor in one direction, it is necessary to pass through a non-saturated region, as is clear from the BH curve of the magnetic material. In this unsaturated region, a transformer action occurs between the primary winding and the secondary winding of the pulse transformer and between the reset winding and the main winding. When a reset voltage is applied to the reset winding, the main winding is induced. A voltage is applied. Conversely, if the main winding is in a low impedance state, the voltage induced in the main winding does not increase, and the time required for resetting is prolonged.
【００１６】ここで、図５のパルストランスＰＴと可飽
和リアクトルＳＩ1，ＳＩ2における飽和動作は、印加電
圧とその時間の積になる電圧時間積（Ｖｔ）で決まる。
そして、磁気パルス圧縮が後段ほど狭幅のパルスになる
ことから、パルストランスＰＴと可飽和リアクトルＳＩ
1，ＳＩ2のそれぞれの電圧時間積Ｖｔは、下記の関係に
される。Here, the saturation operation in the pulse transformer PT and the saturable reactors SI 1 and SI 2 in FIG. 5 is determined by the voltage-time product (Vt) which is the product of the applied voltage and the time.
Since the pulse width of the magnetic pulse compression becomes narrower toward the later stage, the pulse transformer PT and the saturable reactor SI
The respective voltage-time products Vt of SI 1 and SI 2 have the following relationship.
【００１７】[0017]
【数１】ＶｔPT＞ＶｔSI1＞ＶｔSI2 したがって、パルストランスＰＴと可飽和リアクトルＳ
Ｉ1，ＳＩ2のリセット回路ＭＲ1、ＭＲ2及びＭＲ3に同
じ能力のものを用いた場合、又は１つのリセット電源か
ら各リセット巻線にリセット電流を供給する場合、それ
らがリセットするまでの時間Ｔｒｅｓｅｔも下記に示す
ような同じ関係になる。Vt PT > Vt SI1 > Vt SI2 Therefore, the pulse transformer PT and the saturable reactor S
When reset circuits MR 1 , MR 2 and MR 3 of I 1 and SI 2 of the same capacity are used, or when a reset current is supplied from a single reset power supply to each reset winding, it takes a long time before they are reset. The time Treset also has the same relationship as shown below.
【００１８】[0018]
【数２】 ＴｒｅｓｅｔPT＞ＴｒｅｓｅｔSI1＞ＴｒｅｓｅｔSI2 これらのことから、パルストランスＰＴは、可飽和リア
クトルＳＩ1，ＳＩ2のリセット終了後にリセットされる
ことになる。つまり、可飽和リアクトルＳＩ1，ＳＩ2が
先にリセットされて低インピーダンス（ほとんど短絡）
状態になった後も、パルストランスＰＴがリセットされ
るためには図５に示すような極性の電圧をある時間印加
する必要がある。## EQU2 ## Treset PT > Treset SI1 > Treset SI2 From these, the pulse transformer PT is reset after the reset of the saturable reactors SI 1 and SI 2 is completed. That is, the saturable reactors SI 1 and SI 2 are reset first and have low impedance (almost short-circuit)
Even after entering the state, it is necessary to apply a voltage having a polarity as shown in FIG. 5 for a certain time in order to reset the pulse transformer PT.
【００１９】ここで、パルストランスＰＴへのリセット
電圧印加に対してその二次巻線側電圧極性は「・」印の
方向になり、この極性に対してピーキングコンデンサＣ
Pの残留電荷を消滅させるためのダイオードＤ又はダイ
オードＤと抵抗Ｒの直列回路は導通方向になる。すなわ
ち、ダイオードＤを設けることは、パルストランスＰＴ
のリセット電圧印加に対して、その二次側がダイオード
Ｄによってほとんど短絡状態になり、リセット電圧を確
立できない。Here, when the reset voltage is applied to the pulse transformer PT, the voltage polarity on the secondary winding side is in the direction of the mark "."
The diode D for eliminating the residual charge of P or a series circuit of the diode D and the resistor R is in a conducting direction. That is, providing the diode D is equivalent to the pulse transformer PT
, The secondary side is almost short-circuited by the diode D, and the reset voltage cannot be established.
【００２０】ところで、パルストランスＰＴは、可飽和
リアクトルＳＩ1，ＳＩ2と異なり、非飽和状態でトラン
ス動作するが、コンデンサＣ0からの放電で印加される
パルス電圧及び電流の大きさに比べて、ピーキングコン
デンサＣPからのキックバックエネルギーによるパルス
電圧及び電流の大きさが極性が反対ではあるが著しく小
さい。The pulse transformer PT operates in a non-saturated state unlike the saturable reactors SI 1 and SI 2. However, the pulse transformer PT has a larger pulse voltage and current applied by discharging from the capacitor C 0. , but are much smaller in polarity opposite magnitude of the pulse voltage and current due to kickback energy from the peaking capacitor C P.
【００２１】このため、パルストランスＰＴは、磁気リ
セット回路ＭＲ1でリセット電流を供給して非飽和状態
に戻そうとするが、二次側のダイオードＤの介在により
十分なリセットがなされず、その磁性体が徐々に偏磁さ
れ、やがて飽和してしまうことがある。[0021] Therefore, the pulse transformer PT is tends to return by supplying reset current in the magnetic reset circuit MR 1 desaturate, sufficient reset is not performed by the intervention of the diode D of the secondary side, that The magnetic body may be gradually demagnetized and eventually saturated.
【００２２】本発明の目的は、ピーキングコンデンサの
残留電荷による負荷の不安定動作を防止し、しかもパル
ストランスの偏磁を防止したパルス電源装置を提供する
ことにある。An object of the present invention is to provide a pulse power supply device which prevents unstable operation of a load due to residual charge of a peaking capacitor and also prevents depolarization of a pulse transformer.
【００２３】[0023]
【課題を解決するための手段】本発明は、負荷のピーキ
ングコンデンサに並列にダイオードとツェナーダイオー
ドの直列回路を設け、ダイオードの導通でピーキングコ
ンデンサの再充電電圧を抑止して負荷の不安定動作を解
消すると共に、ツェナーダイオードが発生するツェナー
電圧でパルストランスの二次巻線側にクランプ電圧を発
生することでパルストランスの磁気リセットを確実に
し、ひいてはパルストランスの偏磁と飽和を防止できる
ようにしたもので、以下の構成を特徴とする。According to the present invention, a series circuit of a diode and a zener diode is provided in parallel with a peaking capacitor of a load, and the recharging voltage of the peaking capacitor is suppressed by the conduction of the diode to thereby prevent unstable operation of the load. At the same time, by generating a clamp voltage on the secondary winding side of the pulse transformer with the Zener voltage generated by the Zener diode, the magnetic reset of the pulse transformer will be ensured, and eventually the magnetization and saturation of the pulse transformer will be prevented. It has the following features.
【００２４】初期充電されるコンデンサから半導体スイ
ッチのオン制御でパルストランスを通してパルス電流を
発生するパルス発生回路と、前記パルストランスの二次
側に得るパルス電流を可飽和リアクトルの磁気スイッチ
動作で磁気パルス圧縮して負荷に供給する磁気パルス圧
縮回路とを備えたパルス電源装置において、ダイオード
とツェナーダイオードの直列回路を、前記負荷の主放電
電極に並列に接続されたピーキングコンデンサに、並列
接続で設け、前記ダイオードは、前記ピーキングコンデ
ンサが前記主放電電極の放電回復で充電された後に逆極
性に再充電されるのを抑止する方向にし、前記ツェナー
ダイオードは、前記パルストランスを非飽和状態にする
ための磁気リセット電圧印加に対して、該パルストラン
スの二次側を短絡状態にしないためのクランプ電圧を発
生するツェナー電圧にしたことを特徴とする。A pulse generating circuit for generating a pulse current from a capacitor to be initially charged through a pulse transformer by turning on a semiconductor switch through a pulse transformer, and a magnetic pulse by a magnetic switch operation of a saturable reactor for supplying a pulse current to a secondary side of the pulse transformer. In a pulse power supply device comprising a magnetic pulse compression circuit for compressing and supplying a load to a load, a series circuit of a diode and a Zener diode is provided in parallel with a peaking capacitor connected in parallel to a main discharge electrode of the load, The diode is directed to prevent the peaking capacitor from being recharged to the opposite polarity after being charged by the discharge recovery of the main discharge electrode, and the zener diode is used to set the pulse transformer to an unsaturated state. The secondary side of the pulse transformer is short-circuited to the application of the magnetic reset voltage Characterized in that the Zener voltage for generating a clamp voltage for not in state.
【００２５】[0025]
【発明の実施の形態】図１は、本発明の実施形態を示す
回路図である。同図が図５と異なる部分は、ダイオード
Ｄに直列にツェナーダイオードＺＤを設けたダイオード
回路とした点にある。FIG. 1 is a circuit diagram showing an embodiment of the present invention. 5 differs from FIG. 5 in that a diode circuit is provided in which a Zener diode ZD is provided in series with the diode D.
【００２６】このダイオード回路は、ピーキングコンデ
ンサＣPに並列接続され、そのダイオードＤの極性はピ
ーキングコンデンサＣPが主放電電極ＥLMの放電回復で
充電された後に逆極性に再充電されるのを抑止する方向
にされる。すなわち、ピーキングコンデンサＣPが逆極
性に再充電されようとするときにダイオードＤが導通
し、逆流電流をアースに逃がすかあるいは消費させる。This diode circuit is connected in parallel with the peaking capacitor C P, and the polarity of the diode D is such that the peaking capacitor C P is recharged to the opposite polarity after being charged by the recovery of the discharge of the main discharge electrode ELM. The direction is to be deterred. That is, when the peaking capacitor C P is about to be recharged to the opposite polarity, the diode D conducts, allowing the reverse current to escape to ground or to be consumed.
【００２７】また、ダイオードＤの逆方向阻止電圧は、
最終段の磁気パルス圧縮回路３2から負荷４に供給する
パルス電流によりピーキングコンデンサＣPが充電され
たときの電圧以上にした耐電圧を持つ構成にされる。The reverse blocking voltage of the diode D is
It is configured to have a withstand voltage more than the voltage at which the peaking capacitor C P by the pulse current supplied from the magnetic pulse compression circuit 3 2 of the final stage to the load 4 is charged.
【００２８】また、ダイオード回路のツェナーダイオー
ドＺＤは、ダイオードＤの導通方向電流に対してツェナ
ー電圧を発生する。このツェナーダイオードＺＤは、パ
ルストランスＰＴを磁気リセットするのに必要なクラン
プ電圧をツェナー電圧として発生する。The Zener diode ZD of the diode circuit generates a Zener voltage with respect to the current in the conduction direction of the diode D. The Zener diode ZD generates a clamp voltage necessary for magnetically resetting the pulse transformer PT as a Zener voltage.
【００２９】なお、ダイオード回路の接続方向は、負荷
の構成の違いや磁気パルス圧縮回路の構成の違いによ
り、負荷の放電でピーキングコンデンサＣPが充電され
る極性に応じて適宜変更される。[0029] Incidentally, the connecting direction of the diode circuit, the difference in structure of the differences and the magnetic pulse compression circuit configuration of a load, peaking capacitor C P in discharging the load is changed depending on the polarity of the charged.
【００３０】このようなダイオード回路を設けることに
より、ピーキングコンデンサＣPが主放電電極ＥLMの放
電後に充電され、逆極性に再充電されるのをダイオード
Ｄの導通で抑止し、次回の負荷４の放電を安定化し、出
力エネルギーの不安定現象を無くすことができる。[0030] By providing such a diode circuit, the peaking capacitor C P is charged after the discharge of the main discharge electrodes E LM, Suppress being recharged in the conducting of the diode D to the opposite polarity, the next load 4 Discharge, and the unstable phenomenon of output energy can be eliminated.
【００３１】これに加えて、本実施形態になるダイオー
ド回路は、ツェナーダイオードＺＤを設けることによ
り、パルストランスＰＴの確実な磁気リセットを可能に
する。これを以下に詳細に説明する。In addition to this, the diode circuit according to the present embodiment enables the magnetic reset of the pulse transformer PT reliably by providing the Zener diode ZD. This will be described in detail below.
【００３２】前記のように、パルストランスＰＴの磁気
リセット電圧印加に対して、その二次側がダイオードＤ
の介在によって短絡状態になり、高い繰り返しのパルス
電流発生ではパルス電流発生後の磁気リセットが難しく
なり、偏磁を起こすことがある。As described above, when the magnetic reset voltage is applied to the pulse transformer PT, the secondary side of the
In this case, a short circuit occurs due to the presence of a pulse current, and when a high repetition pulse current is generated, it is difficult to reset the magnetic field after the pulse current is generated.
【００３３】そこで、ツェナーダイオードＺＤがクラン
プ電圧を発生することにより、クランプ電圧がパルスト
ランスＰＴのリセット時に必要な主巻線の誘起電圧を与
えることができ、その電圧時間積に所期のものを得て磁
気リセットを行うことができる。Therefore, the Zener diode ZD generates a clamp voltage, so that the clamp voltage can give the induced voltage of the main winding required at the time of resetting the pulse transformer PT. Then, a magnetic reset can be performed.
【００３４】このクランプ電圧は、あまり高くするとピ
ーキングコンデンサＣPの再充電電圧の抑止効果が無く
なるため、直列ダイオードによる順方向電圧降下や負荷
の性能等も加味して適宜設計される。If this clamping voltage is too high, the effect of suppressing the recharging voltage of the peaking capacitor C P will be lost, so that it is appropriately designed in consideration of the forward voltage drop by the series diode, the performance of the load, and the like.
【００３５】図２は、ダイオード回路によるピーキング
コンデンサＣPの再充電電圧の抑制効果を示すもので、
回復期間にピーキングコンデンサＣPが逆極性に再充電
されるのをダイオードＤの順方向電圧Ｖfに抑止するこ
とで負荷に安定動作を得る。[0035] Figure 2 shows the inhibitory effect of the recharging voltage of the peaking capacitor C P according to the diode circuit,
Obtaining a stable operation of the load by suppressing from the peaking capacitor C P recovery period is recharged in the opposite polarity to the forward voltage V f of the diodes D.
【００３６】これに加えて、ツェナーダイオードＺＤに
よりクランプ電圧分も加えた順方向電圧Ｖｆ’によって
再充電電圧をクランプ電圧を有して抑止することで負荷
に安定動作を得、しかも磁気リセット回路ＭＲによるパ
ルストランスＰＴの磁気リセットを確実にする。In addition, the recharge voltage is suppressed with the clamp voltage by the forward voltage Vf 'to which the clamp voltage is added by the Zener diode ZD, thereby obtaining a stable operation for the load, and furthermore, the magnetic reset circuit MR. To ensure the magnetic reset of the pulse transformer PT.
【００３７】ここで、ツェナーダイオードＺＤが発生す
るクランプ電圧について、従来の抵抗ＲとダイオードＤ
の直列体を設ける場合においても、パルストランスＰＴ
に印加する磁気リセット電圧に対して抵抗Ｒによりクラ
ンプ電圧を発生できる。Here, regarding the clamp voltage generated by the Zener diode ZD, the conventional resistor R and the diode D
When the pulse transformer PT
A clamp voltage can be generated by the resistor R with respect to the magnetic reset voltage applied to the first reset voltage.
【００３８】しかし、抵抗Ｒによるクランプ電圧発生で
は負荷４に安定動作を得ながらパルストランスＰＴの安
定した磁気リセット動作が難しくなる。これを以下に詳
細に説明する。However, when the clamp voltage is generated by the resistor R, it is difficult to perform a stable magnetic reset operation of the pulse transformer PT while obtaining a stable operation of the load 4. This will be described in detail below.
【００３９】本願発明者等は、負荷の不安定動作とピー
キングコンデンサＣPの電圧波形の関係について究明し
た。この関係を図４に示し、充電から放電までの波形
（期間ｔ0〜ｔ2）は出力エネルギーが不安定になるとい
う現象に関係なく、放電直後（時刻ｔ2）から電圧回復
（時刻ｔ4）までの波形の違いで負荷の不安定現象が発
生することが分かった。[0039] The present inventors have then investigated the relationship between instability and peaking capacitor C P of the voltage waveforms of the load. FIG. 4 shows this relationship. The waveform from charge to discharge (period t 0 to t 2 ) is immediately after discharge (time t 2 ) and voltage recovery (time t 4 ) regardless of the phenomenon that output energy becomes unstable. It was found that the unstable load phenomenon occurred due to the difference in the waveforms up to).
【００４０】この電圧回復期間において、負荷の不安定
現象が発生しない場合は、電圧回復波形が電圧のほとん
ど出ない平らな区間が長く、逆極性に再充電されない波
形Ａ1、又は逆極性への飛び出しが大きくてもその時間
が短い波形Ａ2、逆極性の飛び出しが小さい波形Ａ3であ
った。一方、負荷の不安定現象が発生した場合は、電圧
のほとんど出ない期間が短く、逆極性への飛び出しが大
きくかつ長い波形Ｂ1であった。If the load instability does not occur during this voltage recovery period, the voltage recovery waveform has a long flat section where almost no voltage is generated, and the waveform A 1 , which is not recharged to the opposite polarity, or the waveform A 1 to the opposite polarity. The waveform A 2 was short in time even if the protrusion was large, and the waveform A 3 was small in the reverse polarity. On the other hand, if the instability of the load occurs, almost out not voltage period short, jumping out of the opposite polarity was large and long waveform B 1.
【００４１】このことから、負荷の不安定現象を無くす
には、ピーキングコンデンサの回復電圧波形の逆極性の
電圧レベルを抑えるか、又は短期間になる回路構成とす
れば良いことが分かった。From this, it has been found that the instability of the load can be eliminated by suppressing the voltage level of the reverse polarity of the recovery voltage waveform of the peaking capacitor, or by adopting a circuit configuration having a short period.
【００４２】この波形Ｂ1を波形Ａ3程度までクランプさ
せて負荷に安定動作を得るには、抵抗Ｒはその抵抗値を
十分小さくする必要がある。逆に、パルストランスＰＴ
の磁気リセットを確実に行うには、運転繰り返し周波数
にもよるが、抵抗Ｒの両端電圧に数ボルトから数十ボル
トを発生する必要があり、その抵抗値には大きな値が必
要となる。In order to clamp the waveform B 1 to the waveform A 3 and obtain a stable operation of the load, the resistance value of the resistor R needs to be sufficiently small. Conversely, pulse transformer PT
In order to reliably perform the magnetic reset, the voltage across the resistor R needs to be several volts to several tens of volts, depending on the operation repetition frequency, and a large resistance value is required.
【００４３】すなわち、抵抗Ｒに流れる電流は、パルス
トランスＰＴのリセット巻線に流す電流にトランス巻線
の巻数比を乗じた大きさになり、一般にリセット巻線に
対して二次側巻線の比か大きいことから、確実なリセッ
トには抵抗値に大きなものが必要である。That is, the current flowing through the resistor R has a magnitude obtained by multiplying the current flowing through the reset winding of the pulse transformer PT by the turns ratio of the transformer winding. Since the ratio is large, a reliable reset requires a large resistance value.
【００４４】したがって、負荷の安定動作とパルストラ
ンスの確実な磁気リセットを同時に満足する抵抗値を求
めることは極めて困難である。Therefore, it is extremely difficult to obtain a resistance value that satisfies both the stable operation of the load and the reliable magnetic reset of the pulse transformer.
【００４５】これに対して、本実施形態のツェナーダイ
オードＺＤによるクランプ電圧発生では、ダイオードＤ
とツェナーダイオードＺＤに流れる電流にはほとんど依
存しないで所期のクランプ電圧を発生でき、負荷に安定
動作を得ながらパルストランスの確実な磁気リセットが
できる。On the other hand, when the clamp voltage is generated by the Zener diode ZD of this embodiment, the diode D
And the desired clamp voltage can be generated almost independently of the current flowing through the Zener diode ZD, and the magnetic reset of the pulse transformer can be reliably performed while obtaining a stable operation at the load.
【００４６】次に、ダイオードＤとツェナーダイオード
ＺＤの直列体になるクランプ回路の配置について説明す
る。Next, an arrangement of a clamp circuit which is a series body of the diode D and the zener diode ZD will be described.
【００４７】ダイオードＤとツェナーダイオードＺＤの
直列体を磁気パルス圧縮回路の前段に設けることが考え
られるが、ピーキングコンデンサＣPの逆極性の電圧が
可飽和リアクトルＳＩ2を通してコンデンサＣ2に転送さ
れるためには、可飽和リアクトルＳＩ2が非飽和状態か
ら飽和状態に移行する必要があり、そのための時間遅れ
が若干あることから、ピーキングコンデンサＣPの電圧
をあるレベルに完全に抑えることが困難である。[0047] While the series of diode D and Zener diode ZD be provided in front of the magnetic pulse compression circuit is considered, the reverse polarity voltage of the peaking capacitor C P is transferred through the saturable reactor SI 2 to the capacitor C 2 the must saturable reactor SI 2 moves into saturation from the non-saturation state, since the time delay for it is somewhat difficult to completely suppress a certain level of voltage of the peaking capacitor C P for is there.
【００４８】したがって、本実施形態のように、ダイオ
ードＤとツェナーダイオードＺＤの直列体になるダイオ
ード回路は、ピーキングコンデンサＣPと直接接続位置
になる最終段の磁気パルス圧縮回路３2の出力端が好ま
しい。[0048] Thus, as in the present embodiment, the diode circuit comprising a series of diode D and Zener diode ZD, the magnetic pulse compression circuit 3 and second output terminal of the final stage to be directly connected position and peaking capacitor C P preferable.
【００４９】[0049]
【発明の効果】以上のとおり、本発明によれば、ピーキ
ングコンデンサが負荷の主放電電極の放電回復で充電さ
れた後に逆極性に再充電されるのを抑止するダイオード
回路を並列に設け、ツェナーダイオードで磁気パルス圧
縮回路の可飽和リアクトルを磁気リセットするのに必要
なクランプ電圧を発生するようにしたため、ピーキング
コンデンサの再充電による負荷の不安定現象を解消でき
ると共に、放電後のパルストランスの磁気リセットを確
実にしてその偏磁や飽和を防止できる。As described above, according to the present invention, a diode circuit is provided in parallel to prevent the peaking capacitor from being recharged to the opposite polarity after being charged by the discharge recovery of the main discharge electrode of the load. A diode is used to generate the clamp voltage required to magnetically reset the saturable reactor of the magnetic pulse compression circuit, which eliminates the load instability caused by the recharging of the peaking capacitor and the magnetic properties of the pulse transformer after discharge. The reset can be reliably performed to prevent the magnetization and saturation.
【図１】本発明の実施形態を示すパルス電源装置の回路
図。FIG. 1 is a circuit diagram of a pulse power supply device showing an embodiment of the present invention.
【図２】実施形態におけるピーキングコンデンサＣPの
電圧波形例。[Figure 2] Voltage waveform example of the peaking capacitor C P according to the embodiment.
【図３】従来のパルス電源装置の回路例。FIG. 3 is a circuit example of a conventional pulse power supply device.
【図４】ピーキングコンデンサＣPの電圧波形例。[4] Voltage waveform example of the peaking capacitor C P.
【図５】パルス電源装置の回路例。FIG. 5 is a circuit example of a pulse power supply device.
【図６】各コンデンサの電圧波形例。FIG. 6 is a voltage waveform example of each capacitor.
【図７】ピーキングコンデンサＣPの電圧波形例。[7] the voltage waveform example of the peaking capacitor C P.
１…パルス発生回路 ２…高圧充電器 ３1、３2…磁気パルス圧縮回路 ４…負荷 ＳＷ…半導体スイッチ ＳＩ1、ＳＩ2…可飽和リアクトル Ｃ0、Ｃ1、Ｃ2…コンデンサ ＣP…ピーキングコンデンサ ＭＲ1、ＭＲ2、ＭＲ3…磁気リセット回路 ＥLM…主放電電極 ＥLA…予備電離電極 Ｄ…ダイオード ＺＤ…ツェナーダイオード1 ... pulse generating circuit 2 ... high voltage charger 3 1, 3 2 ... magnetic pulse compression circuit 4 ... load SW ... semiconductor switches SI 1, SI 2 ... saturable reactors C 0, C 1, C 2 ... capacitor C P ... peaking capacitor MR 1, MR 2, MR 3 ... magnetic reset circuit E LM ... main discharge electrodes E LA ... preionization electrode D ... diode ZD ... Zener diode
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渋谷 忠士 東京都品川区大崎２丁目１番17号 株式会 社明電舎内 (72)発明者 片岡 康夫 東京都品川区大崎２丁目１番17号 株式会 社明電舎内 (72)発明者 谷 政幸 東京都品川区大崎２丁目１番17号 株式会 社明電舎内 (72)発明者 笹本 栄二 東京都品川区大崎２丁目１番17号 株式会 社明電舎内 (72)発明者 日吉 広行 東京都品川区大崎２丁目１番17号 株式会 社明電舎内 (72)発明者 原 喜芳 東京都品川区大崎２丁目１番17号 株式会 社明電舎内 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Tadashi Shibuya 2-1-1-17 Osaki, Shinagawa-ku, Tokyo Inside the Company Meidensha Co., Ltd. (72) Yasuo Kataoka 2-1-1-17 Osaki, Shinagawa-ku, Tokyo Stock Company Inside the company Meidensha (72) Inventor Masayuki Tani 2-1-1-17 Osaki, Shinagawa-ku, Tokyo Co., Ltd. Inside the company Meidensha (72) Inventor Eiji Sasamoto 2-1-1, Osaki, Shinagawa-ku, Tokyo Co., Ltd. 72) Inventor Hiroyuki Hiyoshi 2-1-1, Osaki, Shinagawa-ku, Tokyo Inside Meidensha Corporation (72) Inventor Kiyoshi Hara 2-1-1-17 Osaki, Shinagawa-ku, Tokyo Inside Meidensha Corporation
Claims (1)
イッチのオン制御でパルストランスを通してパルス電流
を発生するパルス発生回路と、前記パルストランスの二
次側に得るパルス電流を可飽和リアクトルの磁気スイッ
チ動作で磁気パルス圧縮して負荷に供給する磁気パルス
圧縮回路とを備えたパルス電源装置において、 ダイオードとツェナーダイオードの直列回路を、前記負
荷の主放電電極に並列に接続されたピーキングコンデン
サに、並列接続で設け、 前記ダイオードは、前記ピーキングコンデンサが前記主
放電電極の放電回復で充電された後に逆極性に再充電さ
れるのを抑止する方向にし、 前記ツェナーダイオードは、前記パルストランスを非飽
和状態にするための磁気リセット電圧印加に対して、該
パルストランスの二次側を短絡状態にしないためのクラ
ンプ電圧を発生するツェナー電圧にしたことを特徴とす
るパルス電源装置。1. A pulse generating circuit for generating a pulse current from a capacitor to be initially charged through a pulse transformer by ON control of a semiconductor switch, and a pulse current obtained on a secondary side of the pulse transformer by a magnetic switch operation of a saturable reactor. A pulse power supply device comprising: a magnetic pulse compression circuit for compressing a magnetic pulse and supplying the compressed pulse to a load; wherein a series circuit of a diode and a zener diode is connected in parallel to a peaking capacitor connected in parallel to a main discharge electrode of the load. The diode is arranged to prevent the peaking capacitor from being recharged to the opposite polarity after being charged by the recovery of the main discharge electrode, and the zener diode makes the pulse transformer non-saturated. The secondary side of the pulse transformer to the magnetic reset voltage A pulse power supply device characterized in that a zener voltage for generating a clamp voltage for preventing a short-circuit state is used.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05405798A JP3803482B2 (en) | 1998-03-06 | 1998-03-06 | Pulse power supply |
| DE19845586A DE19845586B4 (en) | 1997-10-03 | 1998-10-03 | Discharge circuit for a pulse laser with a pulse power source |
| US09/166,681 US6389049B2 (en) | 1997-10-03 | 1998-10-05 | Discharge circuit for pulsed laser and pulsed power source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05405798A JP3803482B2 (en) | 1998-03-06 | 1998-03-06 | Pulse power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251675A true JPH11251675A (en) | 1999-09-17 |
| JP3803482B2 JP3803482B2 (en) | 2006-08-02 |
Family
ID=12959996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05405798A Expired - Lifetime JP3803482B2 (en) | 1997-10-03 | 1998-03-06 | Pulse power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3803482B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1168537A1 (en) * | 2000-06-22 | 2002-01-02 | The Furukawa Electric Co., Ltd. | Semiconductor laser module, and method for driving the semiconductor laser module |
| US6385222B1 (en) | 1998-11-19 | 2002-05-07 | The Furukawa Electric Co., Ltd. | Semiconductor laser module, and method for driving the semiconductor laser module |
| US6996145B2 (en) | 1999-11-01 | 2006-02-07 | The Furukawa Electric Co., Ltd. | Semiconductor laser module, and method for driving the semiconductor laser module |
| JP2010073948A (en) * | 2008-09-19 | 2010-04-02 | Gigaphoton Inc | Power supply device for pulse laser |
| JP2010073947A (en) * | 2008-09-19 | 2010-04-02 | Gigaphoton Inc | Power supply device for pulse laser |
| CN117792142A (en) * | 2024-02-28 | 2024-03-29 | 中国空气动力研究与发展中心高速空气动力研究所 | High-power high-frequency pulse plasma power supply and charging and discharging method thereof |
-
1998
- 1998-03-06 JP JP05405798A patent/JP3803482B2/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6385222B1 (en) | 1998-11-19 | 2002-05-07 | The Furukawa Electric Co., Ltd. | Semiconductor laser module, and method for driving the semiconductor laser module |
| US6996145B2 (en) | 1999-11-01 | 2006-02-07 | The Furukawa Electric Co., Ltd. | Semiconductor laser module, and method for driving the semiconductor laser module |
| EP1168537A1 (en) * | 2000-06-22 | 2002-01-02 | The Furukawa Electric Co., Ltd. | Semiconductor laser module, and method for driving the semiconductor laser module |
| JP2010073948A (en) * | 2008-09-19 | 2010-04-02 | Gigaphoton Inc | Power supply device for pulse laser |
| JP2010073947A (en) * | 2008-09-19 | 2010-04-02 | Gigaphoton Inc | Power supply device for pulse laser |
| CN117792142A (en) * | 2024-02-28 | 2024-03-29 | 中国空气动力研究与发展中心高速空气动力研究所 | High-power high-frequency pulse plasma power supply and charging and discharging method thereof |
| CN117792142B (en) * | 2024-02-28 | 2024-05-14 | 中国空气动力研究与发展中心高速空气动力研究所 | High-power high-frequency pulse plasma power supply and charging and discharging method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3803482B2 (en) | 2006-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5914974A (en) | Method and apparatus for eliminating reflected energy due to stage mismatch in nonlinear magnetic compression modules | |
| US6020723A (en) | Magnetic switch controlled power supply isolator and thyristor commutating circuit | |
| US5138622A (en) | Apparatus and method for generating high-power, high-voltage pulses, particularly for te gas lasers | |
| US4055791A (en) | Self commutated SCR power supply | |
| US6184662B1 (en) | Pulsed power supply device | |
| US4002999A (en) | Static inverter with controlled core saturation | |
| WO2006057365A1 (en) | High-voltage pulse generating circuit | |
| US6389049B2 (en) | Discharge circuit for pulsed laser and pulsed power source | |
| JPH11251675A (en) | Pulse power source device | |
| JP2584567B2 (en) | Pulse generator | |
| JP2000050653A (en) | Pulse power unit | |
| US7482786B2 (en) | Electric discharger using semiconductor switch | |
| JP2004087645A (en) | Pulse power supply device | |
| JP4038927B2 (en) | Pulse power supply | |
| JP3985379B2 (en) | Pulse power supply | |
| US6359420B1 (en) | Circuit for coupling energy to a pulse forming network or capacitor | |
| JPH11166953A (en) | Testing device of pulse power supply | |
| JPH07245549A (en) | High voltage pulse generator | |
| JP2000323772A (en) | Pulse power unit | |
| JP4013634B2 (en) | Pulse power supply | |
| JP2000224850A (en) | Pulse power device | |
| JPH08107245A (en) | Pulse power source | |
| JP3687424B2 (en) | Pulse power supply | |
| JP2000124530A (en) | Pulse power supply device | |
| JP2801671B2 (en) | Magnetic pulse compression circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |