JP4038927B2 - Pulse power supply - Google Patents

Pulse power supply Download PDF

Info

Publication number
JP4038927B2
JP4038927B2 JP08082599A JP8082599A JP4038927B2 JP 4038927 B2 JP4038927 B2 JP 4038927B2 JP 08082599 A JP08082599 A JP 08082599A JP 8082599 A JP8082599 A JP 8082599A JP 4038927 B2 JP4038927 B2 JP 4038927B2
Authority
JP
Japan
Prior art keywords
current
pulse
magnetic
circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08082599A
Other languages
Japanese (ja)
Other versions
JP2000278963A (en
Inventor
栄二 笹本
竹久 小金澤
忠士 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP08082599A priority Critical patent/JP4038927B2/en
Publication of JP2000278963A publication Critical patent/JP2000278963A/en
Application granted granted Critical
Publication of JP4038927B2 publication Critical patent/JP4038927B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Generation Of Surge Voltage And Current (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電力用半導体スイッチを用いたパルス発生回路と、可飽和リアクトルとコンデンサによる磁気パルス圧縮回路を組み合わせ、高い繰り返しで狭幅の大電流パルスを発生するパルス電源に係り、特に可飽和リアクトルの磁気リセットに関する。
【0002】
【従来の技術】
従来のパルス電源例を図6に示す。パルス発生回路1は、電力用の初段コンデンサC0を高圧充電器2により初期充電しておき、半導体スイッチSWのオン制御でコンデンサC0から可飽和リアクトルT1を通してパルストランスT2にパルス電流i0を供給する。可飽和リアクトルT1は、半導体スイッチSWの完全なオン後に飽和動作してパルス電流i0を発生させることでスイッチSWの責務を軽減する。
【0003】
パルストランスT2の二次側には2段の磁気パルス圧縮回路が縦続接続され、初段の磁気パルス圧縮回路ではパルストランスT2で昇圧したパルス電流i0’でコンデンサC1が高圧充電され、このコンデンサC1の充電電圧で可飽和リアクトルT3が磁気スイッチ動作することにより磁気パルス圧縮した狭幅のパルス電流i1を図示の極性で発生し、コンデンサC2を充電する。同様に、可飽和リアクトルT4の磁気スイッチ動作により、コンデンサC2から磁気パルス圧縮したパルス電流i2を図示の極性で発生する。
【0004】
磁気パルス圧縮回路3のパルス出力は、レーザヘッドのチャンバなどの負荷4に狭幅・高電圧のパルス電流を供給する。負荷4は、放電管(主放電電極と予備電離電極の並列回路)LHと、これと並列にピーキングコンデンサCPが設けられ、パルス電流i2でピーキングコンデンサCPが一定電圧レベルまで充電されたときに、予備電離電極による放電で管内ガスの予備電離を行い、この予備電離により主放電電極に主放電電流iLを得る。
【0005】
ピーキングコンデンサCPでは、放電管LHで消費しきれないエネルギーで逆極性に再充電され、このエネルギーはコンデンサC2→C1→パルストランスT2→コンデンサC0の順に戻り、パルス発生回路1で消費されるか、またはパルス発生回路1でコンデンサC0を反転充電させる回生が行われる。
【0006】
ここで、可飽和リアクトルT1、T3、T4にはそれぞれ磁気リセット巻線を設け、これら磁気リセット巻線には磁気リセット回路5から一括して磁気リセット電流を供給する。このリセット電流は、可飽和リアクトルが飽和動作する主放電後に直流リセット電流を供給することでそれらを逆極性に飽和させておく。これら可飽和リアクトルの磁気リセットは、個別の磁気リセット回路で行う場合もある。
【0007】
また、パルス電源の回路構成には種々のものがある。例えば、磁気パルス圧縮回路は2段の場合を示すが、1段または3段以上のものもある。さらに、パルストランスに代えて、可飽和トランスとする場合もある。さらにまた、トランスの出力端に対してコンデンサを直列接続した直列形のものもある。
【0008】
【発明が解決しようとする課題】
(第1の課題)
従来装置において、電流i1の発生により、コンデンサC1からC2にエネルギーが転送されるとき、可飽和リアクトルT4は非飽和状態にあって高いインピーダンスを呈し、コンデンサC2から負荷4側への電流をブロックしている。
【0009】
しかし、この電流ブロックは、可飽和リアクトルT4が無限大のインピーダンスでないため、コンデンサC2から負荷4側に漏れ電流が発生し、可飽和リアクトルT4が飽和動作する前にピーキングコンデンサCPが漏れ電流で充電される。この漏れ電流時間で発生するコンデンサC2の充電電圧は、プリパルス電圧と呼ばれ、図7に示すようになる。
【0010】
同図にはピーキングコンデンサCPの電圧VCPの波形を示し、時刻t1からt2の時間にコンデンサC1からC2へのエネルギー転送によってピーキングコンデンサCPにはプリパルス電圧が発生する。この後、時刻t2からt3の時間になるコンデンサC2からピーキングコンデンサCPへのエネルギー転送には可飽和リアクトルT4の飽和動作によって急峻なパルス電圧が発生する。
【0011】
このように、プリパルス電圧の発生は、その値が大きいと、ピーキングコンデンサCPの充電電圧VCPの立ち上がりdVCP/dtを緩慢にし、高い放電開始電圧(VCPのピーク値)が得られなくなる問題があった。
【0012】
本発明の目的は、プリパルス電圧を抑制することでピーキングコンデンサに高い放電開始電圧を得ることができるパルス電源を提供することにある。
【0013】
(第2の課題)
従来装置において、負荷4への主放電を得た後、負荷4で消費しきれなかったエネルギーがピーキングコンデンサCP側からパルス発生回路1側に戻った後、次回のパルス発生に備えて、磁気リセット回路5により可飽和リアクトルT1,T3,T4の磁気リセットが行われる。
【0014】
この磁気リセットにおいては、図8に示すように、磁気リセット電流iRの供給に対して可飽和リアクトルT4にはトランス動作によってその一次巻線→コンデンサC2→ピーキングコンデンサCPの経路でリセット電流が流れ、コンデンサC2及びピーキングコンデンサCPを図示の極性に充電してしまう。
【0015】
この磁気リセット電流によるコンデンサC2、CPの充電は、主放電のための充電時に比べて低い電圧になるが、同じ極性になり、負荷4が放電直後で放電を起こし易い状態にあると再放電を起こしてしまう問題があった。
【0016】
この問題には、磁気リセット電流の供給を、主放電後に十分な時間遅れを持たせることで解決できるが、この遅れ時間を確保しようとすると、高い繰り返しの主放電(パルス発生)ができなくなる。
【0017】
本発明の目的は、高い繰り返しのパルス発生を可能にしながら、磁気リセット電流による負荷の再放電を防止することができるパルス電源を提供することにある。
【0018】
【課題を解決するための手段】
本発明は、前記課題を解決するため、可飽和リアクトル又はトランスに3次巻線を設け、この3次巻線にキャンセル電流を流すことにより、プリパルス電圧の発生をキャンセルしてピーキングコンデンサの放電開始電圧を高め、さらには磁気リセット電流を一定時間だけキャンセルして磁気リセット電流による負荷の再放電を防止するようにしたもので、以下の構成を特徴とする。
【0019】
(第1の発明)
パルス電流を発生するパルス発生回路と、トランスの二次側に得る前記パルス電流でコンデンサを充電し、この充電電圧で可飽和リアクトルが磁気スイッチ動作することで磁気パルス圧縮する回路を少なくとも1段有して負荷のピーキングコンデンサを放電開始電圧まで充電する磁気パルス圧縮回路と、前記可飽和リアクトルをその飽和動作後に磁気リセット電流を供給して逆方向にリセットさせる磁気リセット回路とを備えたパルス電源において、
前記可飽和リアクトルは3次巻線を設け、前記負荷の主放電後の前記磁気リセット電流を一定時間だけキャンセルするパルス電流を前記3次巻線に供給するリセット電流キャンセル回路を設けたことを特徴とする。
【0020】
(第2の発明)
パルス電流を発生するパルス発生回路と、トランスの二次側に得る前記パルス電流でコンデンサを充電し、この充電電圧で可飽和リアクトルが磁気スイッチ動作することで磁気パルス圧縮する回路を少なくとも1段有して負荷のピーキングコンデンサを放電開始電圧まで充電する磁気パルス圧縮回路と、前記可飽和リアクトルをその飽和動作後に磁気リセット電流を供給して逆方向にリセットさせる磁気リセット回路とを備えたパルス電源において、
前記磁気パルス圧縮回路の可飽和リアクトル又は前記パルス発生回路が有する可飽和リアクトルに3次巻線を設け、もしくは前記トランスに3次巻線を設け、前記3次巻線には直列接続でリアクトルを設けて前記ピーキングコンデンサに並列接続し、前記可飽和リアクトルの飽和動作前の漏れ電流又は前記トランスのパルス電流で前記3次巻線に誘起電圧を得、この誘起電圧で前記リアクトルを通したキャンセル電流を発生させ、前記リアクトルは前記キャンセル電流で前記負荷の主放電後の前記磁気リセット電流を一定時間だけキャンセルできる時間まで延長させるインダクタンスとし、かつ前記キャンセル電流によって前記ピーキングコンデンサのプリパルス電圧発生を抑止する構成にしたことを特徴とする。
【0022】
【発明の実施の形態】
(第1の実施形態)
図1は、本発明の実施形態を示す回路図である。同図が図6と異なる部分は、可飽和リアクトルT4に3次巻線を設け、この3次巻線にはリセット電流キャンセル回路6からリセット電流をキャンセルするパルス電流iCを供給することにより、前記の第2の課題を解決する点にある。
【0023】
リセット電流キャンセル回路6は、例えば、図2に示す構成にされる。出力端A,BにはリアクトルL1と直流電源Eとキャンセル電流制限抵抗Rと半導体スイッチSWR及びダイオードD2の直列回路が設けられ、半導体スイッチSWRのオンで直流電源Eを電源として端子Bから端子Aに向くキャンセル電流iCを発生する。このキャンセル電流iCは、可飽和リアクトルT4に対して発生させる誘導電流が磁気リセット電流iRとほぼ同じレベル、かつ逆極性にされる。
【0024】
なお、ダイオードD2は、主放電時に可飽和リアクトルT4からの誘導電流を阻止するためのものである。また、リアクトルL1は、ピーキングコンデンサCPが電流i2で充電されるときの可飽和リアクトルT4からの誘導電流を阻止する。ダイオードD1は、半導体スイッチSWRのオフ時のリアクトルL1の電流を帰還させる。
【0025】
以上の構成になるリセット電流キャンセル回路6は、半導体スイッチSWRを半導体スイッチSWのオンに同期させて主放電直後にオンさせることにより、主放電後に発生する磁気リセット回路5からの磁気リセット電流がコンデンサC2,CPへ誘起されるのを遅らせるキャンセル電流を発生し、このキャンセル電流の停止後に可飽和リアクトルT4のリセットを開始させる。
【0026】
これにより、磁気リセット回路5が主放電直後にリセット電流を発生させた場合、可飽和リアクトルT4にはリセット電流キャンセル回路6からのキャンセル電流iCの発生時間だけ遅れて磁気リセット電流iRが流れることになる。つまり、可飽和リアクトルT4の磁気リセットによるコンデンサC2,CPの誘起電圧の発生タイミングをリセット電流キャンセル回路6で制御することができる。
【0027】
本実施形態によれば、可飽和リアクトルT4の磁気リセットタイミングは、リセット電流キャンセル回路6によって制御することができ、これにより可飽和リアクトルT4が主放電直後に磁気リセットされるのを防止し、磁気リセット電流で負荷4が再放電してしまうのを解決できる。
【0028】
(第2の実施形態)
図3は、本発明の実施形態を示す可飽和リアクトルT4部分の回路図である。同図が図6と異なる部分は、可飽和リアクトルT4には3次巻線を設け、この3次巻線にはリアクトルL2を直列接続してピーキングコンデンサCPに並列接続することにより、前記の課題を解決する点にある。
【0029】
3次巻線は、可飽和リアクトルT4の主巻線に流れる飽和電流の極性とは逆方向に誘起電圧を発生する巻線方向にされる。
【0030】
この構成により、コンデンサC2が充電されるとき、可飽和リアクトルT4は阻止状態にあるが、その漏れ電流でピーキングコンデンサCPが充電され、図7のようなプリパルス電圧が発生しようとする。この漏れ電流に対して、3次巻線とピーキングコンデンサCP及びリアクトルL2の直列回路には図示の極性の電流iSを発生させ、この電流iSにより、プリパルス電圧の発生を抑制することができる。
【0031】
したがって、コンデンサC2からピーキングコンデンサCPへのエネルギー転送に際して、ピーキングコンデンサCPの電圧VCPにはプリパルス電圧が発生することなく、可飽和リアクトルT4の飽和動作で高いdVCP/dtを有して上昇し、高い放電開始電圧を発生させることができる。
【0032】
なお、可飽和リアクトルT4の飽和動作時には、そのコアの飽和によって3次巻線に誘導される電圧は極めて小さいものになり、ピーキングコンデンサCPの充電動作には影響を及ぼすことは殆どない。
【0033】
また、電流iSを主放電後のある一定時間後まで継続できるようリアクトルL2のインダクタンスを大きくすることにより、可飽和リアクトルT4に誘導される磁気リセット電流も電流iSでキャンセルすることにより、主放電直後に磁気リセット電流でピーキングコンデンサCPが再充電されるのをキャンセルし、負荷の再放電を防止できる。
【0034】
(第3の実施形態)
図4は、本発明の実施形態を示す要部回路図である。同図が図6と異なる部分は、パルストランスT2には3次巻線を設け、この3次巻線からリアクトルL3を直列接続してピーキングコンデンサCPに並列接続することにより、前記の課題を解決する点にある。
【0035】
パルストランスT2の3次巻線は、コンデンサC0からC1へのエネルギー転送時に、図示の極性の電流iSが流れる極性にされ、コンデンサC2からピーキングコンデンサCPへの主電流方向とは逆極性でピーキングコンデンサCPを充電する誘起電圧を得る。ダイオードD4はリアクトルL3の帰還電流路を形成するためのものであり、リアクトルLに誘導されたエネルギーがパルストランスT2側へ誘起されるのを防止する。
【0036】
この構成において、電流iSは、コンデンサC2からピーキングコンデンサCPへのエネルギー転送に先立ってピーキングコンデンサC2を逆極性で充電しておくことができ、プリパルス電圧の発生をキャンセルすることができる。
【0037】
また、電流iSが流れる時間を、コンデンサC1からC2へのエネルギー転送時にまでなるようリアクトルL3のインダクタンスを設定することにより、ピーキングコンデンサCPへのエネルギー転送にプリパルス電圧の発生をキャンセルできる。
【0038】
さらに、電流iSを主放電後のある一定時間後まで継続させるようリアクトルL3のインダクタンスを大きくすることにより、図示のように、可飽和リアクトルT4に誘導される磁気リセット電流iR’も電流iSでキャンセルすることができ、主放電直後に磁気リセット電流でピーキングコンデンサCPが再充電されるのをキャンセルし、負荷の再放電を防止できる。
【0039】
(第4の実施形態)
図5は、本発明の実施形態を示す要部回路図である。同図が図6と異なる部分は、可飽和リアクトルT1やT3に設ける3次巻線に誘起電圧を得、この誘起電圧によってピーキングコンデンサCPにキャンセル電流を流すことにより、第3の実施形態と同様に、前記の課題を解決する点にある。
【0040】
図5の(a)では可飽和リアクトルT1に3次巻線を設ける場合を示し、(b)では可飽和リアクトルT3に3次巻線を設ける場合を示す。3次巻線は、リアクトルL4を介してピーキングコンデンサCPに直列接続され、可飽和リアクトルT1またはT3の飽和動作前の誘起電圧でキャンセル電流iSを発生する。
【0041】
この構成により、例えば、図5の(a)の場合には、半導体スイッチSWがオンされ、可飽和リアクトルT1に漏れ電流が流れるとき、3次巻線に誘起電圧を得、この電圧でリアクトルL4を通してピーキングコンデンサCPを逆極性に充電しておくことで、ピーキングコンデンサCPにプリパルス電圧が発生するのをキャンセルすることができる。
【0042】
また、電流iSが流れる時間を、コンデンサC1からC2へのエネルギー転送時にまでなるようリアクトルL4のインダクタンスを設定することにより、ピーキングコンデンサCPへのエネルギー転送にプリパルス電圧の発生をキャンセルできる。
【0043】
さらに、電流iSを主放電後のある一定時間後まで継続させることにより、可飽和リアクトルT4に誘導される磁気リセット電流も電流iSでキャンセルすることができ、主放電直後に磁気リセット電流でピーキングコンデンサCPが再充電されるのをキャンセルし、負荷の再放電を防止できる。
【0044】
なお、ダイオードD5は、第3の実施形態のダイオードD4と同様に、リアクトルL4の帰還電流路を形成し、可飽和リアクトルT1やT3の動作への影響をなくす。
【0045】
以上までの実施形態におけるプリパルスの抑制とコンデンサの再充電の防止は、他のパルス電源構成に適用して同等の作用効果を得ることができる。
【0046】
【発明の効果】
以上のとおり、本発明によれば、可飽和リアクトル又はトランスに3次巻線を設け、この3次巻線にキャンセル電流を流すことにより、プリパルス電圧の発生をキャンセルしてピーキングコンデンサの放電開始電圧を高めることができる。また、磁気リセット電流を一定時間だけキャンセルして磁気リセット電流による負荷の再放電を防止することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示すパルス電源の回路図。
【図2】実施形態におけるリセット電流キャンセル回路の例。
【図3】本発明の第2の実施形態を示す要部回路図。
【図4】本発明の第3の実施形態を示す要部回路図。
【図5】本発明の第4の実施形態を示す要部回路図。
【図6】従来のパルス電源の回路例。
【図7】ピーキングコンデンサに発生するプリパルス電圧波形。
【図8】可飽和リアクトルT4の磁気リセット回路部分。
【符号の説明】
1…パルス発生回路
2…充電器
3…磁気パルス圧縮回路
4…負荷
5…磁気リセット回路
6…リセット電流キャンセル回路
SW、SWR…半導体スイッチ
T1、T3、T4…可飽和リアクトル
T2…パルストランス
C0、C1、C2…コンデンサ
CP…ピーキングコンデンサ
D1〜D5…ダイオード
L1〜L4…リアクトル
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a pulse power supply that generates a large current pulse with a high repetition by combining a pulse generation circuit using a power semiconductor switch, a saturable reactor and a magnetic pulse compression circuit using a capacitor, and more particularly, a saturable reactor. Related to magnetic reset.
[0002]
[Prior art]
A conventional pulse power supply example is shown in FIG. The pulse generation circuit 1 initially charges the power first-stage capacitor C0 by the high-voltage charger 2, and supplies the pulse current i0 from the capacitor C0 to the pulse transformer T2 through the saturable reactor T1 by turning on the semiconductor switch SW. The saturable reactor T1 reduces the duty of the switch SW by generating a pulse current i0 by performing a saturation operation after the semiconductor switch SW is completely turned on.
[0003]
A two-stage magnetic pulse compression circuit is cascaded on the secondary side of the pulse transformer T2, and in the first stage magnetic pulse compression circuit, the capacitor C1 is charged with a high voltage by the pulse current i0 ′ boosted by the pulse transformer T2, and the capacitor C1 When the saturable reactor T3 operates as a magnetic switch at the charging voltage, a narrow pulse current i1 that is magnetically compressed is generated with the polarity shown in the figure, and the capacitor C2 is charged. Similarly, by the magnetic switch operation of the saturable reactor T4, a pulse current i2 obtained by magnetic pulse compression from the capacitor C2 is generated with the polarity shown in the figure.
[0004]
The pulse output of the magnetic pulse compression circuit 3 supplies a narrow and high voltage pulse current to a load 4 such as a chamber of a laser head. The load 4 includes a discharge tube (a parallel circuit of a main discharge electrode and a preionization electrode) LH and a peaking capacitor CP provided in parallel therewith, and when the peaking capacitor CP is charged to a certain voltage level with a pulse current i2, Pre-ionization of the gas in the tube is performed by discharge by the pre-ionization electrode, and a main discharge current iL is obtained at the main discharge electrode by this pre-ionization.
[0005]
The peaking capacitor CP is recharged to the opposite polarity with energy that cannot be consumed by the discharge tube LH, and this energy returns in the order of the capacitor C2 → C1 → pulse transformer T2 → capacitor C0 and is consumed by the pulse generation circuit 1 or Alternatively, regeneration in which the capacitor C0 is reversely charged by the pulse generation circuit 1 is performed.
[0006]
Here, each of the saturable reactors T1, T3, and T4 is provided with a magnetic reset winding, and a magnetic reset current is collectively supplied from the magnetic reset circuit 5 to these magnetic reset windings. The reset current is saturated to a reverse polarity by supplying a DC reset current after the main discharge in which the saturable reactor is saturated. The magnetic reset of these saturable reactors may be performed by an individual magnetic reset circuit.
[0007]
There are various pulse power circuit configurations. For example, although the magnetic pulse compression circuit shows a case of two stages, there are one or more stages. Further, a saturable transformer may be used instead of the pulse transformer. Furthermore, there is a series type in which a capacitor is connected in series to the output terminal of the transformer.
[0008]
[Problems to be solved by the invention]
(First issue)
In the conventional apparatus, when energy is transferred from the capacitor C1 to the capacitor C2 due to the generation of the current i1, the saturable reactor T4 is in a non-saturated state and exhibits high impedance, and blocks the current from the capacitor C2 to the load 4 side. ing.
[0009]
However, in this current block, since the saturable reactor T4 does not have an infinite impedance, a leakage current is generated from the capacitor C2 to the load 4, and the peaking capacitor CP is charged with the leakage current before the saturable reactor T4 is saturated. Is done. The charging voltage of the capacitor C2 generated during this leakage current time is called a pre-pulse voltage and is as shown in FIG.
[0010]
The figure shows the waveform of the voltage V CP of the peaking capacitor CP, pre-pulse voltage to the peaking capacitor CP by the energy transfer from the time t 1 to the capacitor C1 to the time t 2 C2 occurs. Thereafter, the energy transfer from capacitor C2 from time t 2 becomes time t 3 to the peaking capacitor CP steep pulse voltage generated by the saturation operation of the saturable reactor T4.
[0011]
As described above, when the pre-pulse voltage is generated, if the value is large, the rising dV CP / dt of the charging voltage V CP of the peaking capacitor CP is slowed down so that a high discharge start voltage (V CP peak value) cannot be obtained. was there.
[0012]
An object of the present invention is to provide a pulse power source that can obtain a high discharge start voltage in a peaking capacitor by suppressing a pre-pulse voltage.
[0013]
(Second problem)
In the conventional device, after obtaining the main discharge to the load 4, after the energy that could not be consumed by the load 4 returns from the peaking capacitor CP side to the pulse generation circuit 1 side, the magnetic reset is prepared in preparation for the next pulse generation. The circuit 5 performs a magnetic reset of the saturable reactors T1, T3, and T4.
[0014]
In this magnetic reset, as shown in FIG. 8, the reset current flows through the path of primary winding → capacitor C2 → peaking capacitor CP to the saturable reactor T4 by the transformer operation with respect to the supply of the magnetic reset current iR. The capacitor C2 and the peaking capacitor CP are charged to the polarity shown in the figure.
[0015]
Charging of the capacitors C2 and CP by the magnetic reset current has a lower voltage than that for charging for main discharge, but it has the same polarity, and if the load 4 is in a state that is likely to cause discharge immediately after discharge, it is redischarged. There was a problem that caused it.
[0016]
This problem can be solved by providing a sufficient time delay after the main discharge to supply the magnetic reset current. However, if this delay time is to be ensured, a high repetitive main discharge (pulse generation) cannot be performed.
[0017]
An object of the present invention is to provide a pulse power supply that can prevent re-discharge of a load due to a magnetic reset current while enabling high repetition pulse generation.
[0018]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention provides a saturable reactor or a transformer with a tertiary winding, and cancels the generation of a prepulse voltage by starting a discharge current of the peaking capacitor by passing a cancel current through the tertiary winding. The voltage is increased and the magnetic reset current is canceled for a predetermined time to prevent re-discharge of the load due to the magnetic reset current, and has the following configuration.
[0019]
(First invention)
There is at least one stage of a pulse generation circuit that generates a pulse current and a circuit that compresses a magnetic pulse by charging a capacitor with the pulse current obtained on the secondary side of the transformer, and the saturable reactor performs a magnetic switch operation with this charging voltage. And a magnetic pulse compression circuit that charges the peaking capacitor of the load to a discharge start voltage, and a magnetic reset circuit that resets the saturable reactor in a reverse direction by supplying a magnetic reset current after the saturation operation. ,
The saturable reactor is provided with a tertiary winding, and a reset current cancel circuit for supplying a pulse current for canceling the magnetic reset current after the main discharge of the load for a predetermined time to the tertiary winding. And
[0020]
(Second invention)
There is at least one stage of a pulse generation circuit that generates a pulse current and a circuit that compresses a magnetic pulse by charging a capacitor with the pulse current obtained on the secondary side of the transformer, and the saturable reactor performs a magnetic switch operation with this charging voltage. And a magnetic pulse compression circuit that charges the peaking capacitor of the load to a discharge start voltage, and a magnetic reset circuit that resets the saturable reactor in a reverse direction by supplying a magnetic reset current after the saturation operation. ,
A tertiary winding is provided in the saturable reactor of the magnetic pulse compression circuit or the saturable reactor of the pulse generation circuit, or a tertiary winding is provided in the transformer, and the reactor is connected in series to the tertiary winding. An induced voltage is obtained in the tertiary winding by a leakage current before the saturation operation of the saturable reactor or a pulse current of the transformer, and a canceling current is passed through the reactor with the induced voltage. The reactor has an inductance that extends the magnetic reset current after the main discharge of the load with the cancel current to a time that can be canceled for a predetermined time, and suppresses the generation of a pre-pulse voltage of the peaking capacitor by the cancel current. It is characterized by having a configuration.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 is a circuit diagram showing an embodiment of the present invention. 6 differs from FIG. 6 in that a saturable reactor T4 is provided with a tertiary winding, and a pulse current iC for canceling the reset current is supplied from the reset current cancel circuit 6 to the tertiary winding. This is to solve the second problem.
[0023]
The reset current cancel circuit 6 is configured as shown in FIG. 2, for example. A series circuit of a reactor L1, a DC power source E, a cancel current limiting resistor R, a semiconductor switch SW R and a diode D2 is provided at the output terminals A and B. When the semiconductor switch SW R is turned on, the DC power source E is used as a power source from the terminal B. A cancel current iC directed to the terminal A is generated. The cancellation current iC is such that the induced current generated for the saturable reactor T4 has substantially the same level as that of the magnetic reset current iR and has a reverse polarity.
[0024]
The diode D2 is for blocking an induced current from the saturable reactor T4 during main discharge. Moreover, the reactor L1 prevents the induced current from the saturable reactor T4 when the peaking capacitor CP is charged with the current i2. Diode D1 is fed back the current of the reactor L1 in the OFF state of the semiconductor switch SW R.
[0025]
In the reset current cancel circuit 6 having the above configuration, the magnetic reset current from the magnetic reset circuit 5 generated after the main discharge is generated by turning on the semiconductor switch SW R immediately after the main discharge in synchronization with the semiconductor switch SW being turned on. A cancel current that delays the induction of the capacitors C2 and CP is generated, and resetting of the saturable reactor T4 is started after the cancel current is stopped.
[0026]
Thereby, when the magnetic reset circuit 5 generates a reset current immediately after the main discharge, the magnetic reset current iR flows in the saturable reactor T4 with a delay by the generation time of the cancel current iC from the reset current cancel circuit 6. Become. That is, the reset current cancellation circuit 6 can control the generation timing of the induced voltage of the capacitors C2 and CP due to the magnetic reset of the saturable reactor T4.
[0027]
According to the present embodiment, the magnetic reset timing of the saturable reactor T4 can be controlled by the reset current cancel circuit 6, which prevents the saturable reactor T4 from being magnetically reset immediately after the main discharge, It can be solved that the load 4 is re-discharged by the reset current.
[0028]
(Second Embodiment)
FIG. 3 is a circuit diagram of a saturable reactor T4 portion showing the embodiment of the present invention. 6 differs from FIG. 6 in that the saturable reactor T4 is provided with a tertiary winding, and the reactor L2 is connected in series to the tertiary winding and connected in parallel to the peaking capacitor CP. Is to solve the problem.
[0029]
The tertiary winding is in a winding direction that generates an induced voltage in a direction opposite to the polarity of the saturation current flowing in the main winding of the saturable reactor T4.
[0030]
With this configuration, when the capacitor C2 is charged, the saturable reactor T4 is in a blocking state, but the peaking capacitor CP is charged with the leakage current, and a prepulse voltage as shown in FIG. 7 is generated. In response to this leakage current, a current iS having the polarity shown in the figure is generated in the series circuit of the tertiary winding, the peaking capacitor CP, and the reactor L2, and the generation of the prepulse voltage can be suppressed by this current iS.
[0031]
Therefore, when energy is transferred from the capacitor C2 to the peaking capacitor CP, the voltage V CP of the peaking capacitor CP does not generate a pre-pulse voltage and rises with a high dV CP / dt in the saturation operation of the saturable reactor T4. A high discharge start voltage can be generated.
[0032]
During the saturation operation of the saturable reactor T4, the voltage induced in the tertiary winding due to the saturation of the core becomes extremely small, and the charging operation of the peaking capacitor CP is hardly affected.
[0033]
Further, by increasing the inductance of the reactor L2 so that the current iS can be continued until a certain time after the main discharge, the magnetic reset current induced in the saturable reactor T4 is also canceled by the current iS, so that It is possible to cancel the recharging of the peaking capacitor CP by the magnetic reset current and to prevent the load from being discharged again.
[0034]
(Third embodiment)
FIG. 4 is a principal circuit diagram showing an embodiment of the present invention. 6 differs from FIG. 6 in that the pulse transformer T2 is provided with a tertiary winding, and the reactor L3 is connected in series from the tertiary winding and connected in parallel to the peaking capacitor CP. There is in point to do.
[0035]
The tertiary winding of the pulse transformer T2 has a polarity in which the current iS having the polarity shown in the figure flows during energy transfer from the capacitor C0 to the capacitor C1, and has a polarity opposite to the main current direction from the capacitor C2 to the peaking capacitor CP. An induced voltage for charging CP is obtained. The diode D4 is for forming a feedback current path for the reactor L3, and prevents energy induced in the reactor L from being induced to the pulse transformer T2 side.
[0036]
In this configuration, the current iS can charge the peaking capacitor C2 with reverse polarity prior to the energy transfer from the capacitor C2 to the peaking capacitor CP, thereby canceling the generation of the prepulse voltage.
[0037]
In addition, by setting the inductance of the reactor L3 so that the current iS flows until the energy transfer from the capacitors C1 to C2, the generation of the prepulse voltage can be canceled in the energy transfer to the peaking capacitor CP.
[0038]
Furthermore, by increasing the inductance of the reactor L3 so that the current iS continues until a certain time after the main discharge, the magnetic reset current iR ′ induced in the saturable reactor T4 is also canceled by the current iS as shown in the figure. It is possible to cancel the recharging of the peaking capacitor CP by the magnetic reset current immediately after the main discharge, and to prevent the redischarge of the load.
[0039]
(Fourth embodiment)
FIG. 5 is a principal circuit diagram showing an embodiment of the present invention. 6 is different from FIG. 6 in that an induced voltage is obtained in the tertiary winding provided in the saturable reactors T1 and T3, and a canceling current is caused to flow to the peaking capacitor CP by this induced voltage, as in the third embodiment. Furthermore, it is in the point which solves the said subject.
[0040]
5A shows a case where a tertiary winding is provided in the saturable reactor T1, and FIG. 5B shows a case where a tertiary winding is provided in the saturable reactor T3. The tertiary winding is connected in series to the peaking capacitor CP through the reactor L4, and generates a cancel current iS with an induced voltage before the saturation operation of the saturable reactor T1 or T3.
[0041]
With this configuration, for example, in the case of FIG. 5A, when the semiconductor switch SW is turned on and a leakage current flows through the saturable reactor T1, an induced voltage is obtained in the tertiary winding, and the reactor L4 is obtained with this voltage. By precharging the peaking capacitor CP through the reverse polarity, it is possible to cancel the generation of the prepulse voltage in the peaking capacitor CP.
[0042]
In addition, by setting the inductance of the reactor L4 so that the current iS flows until the energy transfer from the capacitors C1 to C2, the generation of the prepulse voltage can be canceled in the energy transfer to the peaking capacitor CP.
[0043]
Further, by continuing the current iS until a certain time after the main discharge, the magnetic reset current induced in the saturable reactor T4 can also be canceled by the current iS, and the peaking capacitor is generated by the magnetic reset current immediately after the main discharge. It is possible to cancel the recharging of the CP and prevent the load from being discharged again.
[0044]
The diode D5 forms a feedback current path for the reactor L4 as in the diode D4 of the third embodiment, and eliminates the influence on the operation of the saturable reactors T1 and T3.
[0045]
The suppression of prepulses and prevention of capacitor recharging in the above embodiments can be applied to other pulse power supply configurations to obtain the same effects.
[0046]
【The invention's effect】
As described above, according to the present invention, a tertiary winding is provided in a saturable reactor or a transformer, and a cancel current is passed through the tertiary winding, thereby canceling the generation of the prepulse voltage and discharging the peaking capacitor. Can be increased. In addition, the magnetic reset current can be canceled for a predetermined time to prevent re-discharge of the load due to the magnetic reset current.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a pulse power supply showing a first embodiment of the present invention.
FIG. 2 shows an example of a reset current cancel circuit in the embodiment.
FIG. 3 is a main circuit diagram showing a second embodiment of the present invention.
FIG. 4 is a main circuit diagram showing a third embodiment of the present invention.
FIG. 5 is a main circuit diagram showing a fourth embodiment of the present invention.
FIG. 6 is a circuit example of a conventional pulse power supply.
FIG. 7 shows a pre-pulse voltage waveform generated in the peaking capacitor.
FIG. 8 shows a magnetic reset circuit portion of a saturable reactor T4.
[Explanation of symbols]
1 ... pulse generating circuit 2 ... Charger 3 ... magnetic pulse compression circuit 4 ... load 5 ... magnetic reset circuit 6 ... Reset current cancellation circuit SW, SW R ... semiconductor switches T1, T3, T4 ... saturable reactor T2 ... pulse transformer C0 C1, C2 ... Capacitor CP ... Peaking capacitors D1-D5 ... Diodes L1-L4 ... Reactor

Claims (2)

パルス電流を発生するパルス発生回路と、トランスの二次側に得る前記パルス電流でコンデンサを充電し、この充電電圧で可飽和リアクトルが磁気スイッチ動作することで磁気パルス圧縮する回路を少なくとも1段有して負荷のピーキングコンデンサを放電開始電圧まで充電する磁気パルス圧縮回路と、前記可飽和リアクトルをその飽和動作後に磁気リセット電流を供給して逆方向にリセットさせる磁気リセット回路とを備えたパルス電源において、
前記可飽和リアクトルは3次巻線を設け、前記負荷の主放電後の前記磁気リセット電流を一定時間だけキャンセルするパルス電流を前記3次巻線に供給するリセット電流キャンセル回路を設けたことを特徴とするパルス電源。
There is at least one stage of a pulse generation circuit that generates a pulse current and a circuit that compresses a magnetic pulse by charging a capacitor with the pulse current obtained on the secondary side of the transformer, and the saturable reactor performs a magnetic switch operation with this charging voltage. And a magnetic pulse compression circuit that charges the peaking capacitor of the load to a discharge start voltage, and a magnetic reset circuit that resets the saturable reactor in a reverse direction by supplying a magnetic reset current after the saturation operation. ,
The saturable reactor is provided with a tertiary winding, and a reset current cancel circuit for supplying a pulse current for canceling the magnetic reset current after the main discharge of the load for a predetermined time to the tertiary winding. And pulse power supply.
パルス電流を発生するパルス発生回路と、トランスの二次側に得る前記パルス電流でコンデンサを充電し、この充電電圧で可飽和リアクトルが磁気スイッチ動作することで磁気パルス圧縮する回路を少なくとも1段有して負荷のピーキングコンデンサを放電開始電圧まで充電する磁気パルス圧縮回路と、前記可飽和リアクトルをその飽和動作後に磁気リセット電流を供給して逆方向にリセットさせる磁気リセット回路とを備えたパルス電源において、
前記磁気パルス圧縮回路の可飽和リアクトル又は前記パルス発生回路が有する可飽和リアクトルに3次巻線を設け、もしくは前記トランスに3次巻線を設け、前記3次巻線には直列接続でリアクトルを設けて前記ピーキングコンデンサに並列接続し、前記可飽和リアクトルの飽和動作前の漏れ電流又は前記トランスのパルス電流で前記3次巻線に誘起電圧を得、この誘起電圧で前記リアクトルを通したキャンセル電流を発生させ、前記リアクトルは前記キャンセル電流で前記負荷の主放電後の前記磁気リセット電流を一定時間だけキャンセルできる時間まで延長させるインダクタンスとし、かつ前記キャンセル電流によって前記ピーキングコンデンサのプリパルス電圧発生を抑止する構成にしたことを特徴とするパルス電源。
There is at least one stage of a pulse generation circuit that generates a pulse current and a circuit that compresses a magnetic pulse by charging a capacitor with the pulse current obtained on the secondary side of the transformer, and the saturable reactor performs a magnetic switch operation with this charging voltage. And a magnetic pulse compression circuit that charges the peaking capacitor of the load to a discharge start voltage, and a magnetic reset circuit that resets the saturable reactor in a reverse direction by supplying a magnetic reset current after the saturation operation. ,
A tertiary winding is provided in the saturable reactor of the magnetic pulse compression circuit or the saturable reactor of the pulse generation circuit, or a tertiary winding is provided in the transformer, and the reactor is connected in series to the tertiary winding. provided the Phi connected in parallel to the King capacitor, give an induced voltage to said third winding in saturation operation before the leakage current or the transformer of the pulse current of the saturable reactor, the cancel current through the reactor in the induced voltage The reactor has an inductance that extends the magnetic reset current after the main discharge of the load with the cancel current to a time that can be canceled for a predetermined time, and suppresses the generation of a pre-pulse voltage of the peaking capacitor by the cancel current. A pulse power supply characterized by having a configuration.
JP08082599A 1999-03-25 1999-03-25 Pulse power supply Expired - Fee Related JP4038927B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08082599A JP4038927B2 (en) 1999-03-25 1999-03-25 Pulse power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08082599A JP4038927B2 (en) 1999-03-25 1999-03-25 Pulse power supply

Publications (2)

Publication Number Publication Date
JP2000278963A JP2000278963A (en) 2000-10-06
JP4038927B2 true JP4038927B2 (en) 2008-01-30

Family

ID=13729215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08082599A Expired - Fee Related JP4038927B2 (en) 1999-03-25 1999-03-25 Pulse power supply

Country Status (1)

Country Link
JP (1) JP4038927B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5075775B2 (en) * 2008-09-19 2012-11-21 ギガフォトン株式会社 Power supply for pulse laser
CN103166613B (en) * 2013-01-29 2015-12-09 华中科技大学 A kind of Low-delay dispersive magnetic switch compression pulse power reset circuit
WO2023166570A1 (en) * 2022-03-01 2023-09-07 ギガフォトン株式会社 Gas laser device and method for manufacturing electronic device

Also Published As

Publication number Publication date
JP2000278963A (en) 2000-10-06

Similar Documents

Publication Publication Date Title
JP3318981B2 (en) Pulse power
US6389049B2 (en) Discharge circuit for pulsed laser and pulsed power source
JP4038927B2 (en) Pulse power supply
JP3803482B2 (en) Pulse power supply
JP2004087645A (en) Pulse power supply device
JP5075775B2 (en) Power supply for pulse laser
JP4013634B2 (en) Pulse power supply
JPH07122979A (en) Pulse power source
JP2000050653A (en) Pulse power unit
JP3090279B2 (en) Magnetic pulse compression circuit
JPH07245549A (en) High voltage pulse generator
JP2000323772A (en) Pulse power unit
JP3687424B2 (en) Pulse power supply
JP3985379B2 (en) Pulse power supply
JP2746674B2 (en) Magnetic pulse compression circuit
JP2007104797A (en) Pulse power supply device
JPH06237153A (en) Pulse power supply
JP2000262074A (en) Pulse power supply
JP3001724B2 (en) Pulse charging circuit
JP3446285B2 (en) Pulse power supply
JPH08107336A (en) Pulse power supply
JP3285929B2 (en) Pulse generation circuit for laser
JP2000124530A (en) Pulse power supply device
JPH07226658A (en) Pulse power supply
JP2001094179A (en) Power-supply for pulse laser

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees