JPH11251363A - フリップチップ実装方法及びフリップチップ実装構造 - Google Patents
フリップチップ実装方法及びフリップチップ実装構造Info
- Publication number
- JPH11251363A JPH11251363A JP5067798A JP5067798A JPH11251363A JP H11251363 A JPH11251363 A JP H11251363A JP 5067798 A JP5067798 A JP 5067798A JP 5067798 A JP5067798 A JP 5067798A JP H11251363 A JPH11251363 A JP H11251363A
- Authority
- JP
- Japan
- Prior art keywords
- land
- bump
- width
- lands
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 フリップチップ実装する際に、配線基板のラ
ンドに軟性材料を設けることなく、しかも微細ピッチで
の接続を行う。 【解決手段】 パッド２上に形成したバンプ３を有する
半導体チップ１を、ランド４を有する配線基板５にフェ
ースダウンによって実装する。ランド４を頂部側が先細
りの断面形状とし、バンプ３の材質をランド４の材質と
比較して軟らかい材質とする。ランド４の頂部をバンプ
３に埋め込ませてランド４とバンプ３とを電気的に接続
することにより、ランド４に軟性材料を設ける必要がな
くなり、また、微細ピッチでの接続が可能となる。
ンドに軟性材料を設けることなく、しかも微細ピッチで
の接続を行う。 【解決手段】 パッド２上に形成したバンプ３を有する
半導体チップ１を、ランド４を有する配線基板５にフェ
ースダウンによって実装する。ランド４を頂部側が先細
りの断面形状とし、バンプ３の材質をランド４の材質と
比較して軟らかい材質とする。ランド４の頂部をバンプ
３に埋め込ませてランド４とバンプ３とを電気的に接続
することにより、ランド４に軟性材料を設ける必要がな
くなり、また、微細ピッチでの接続が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、フェースダウンに
よって半導体チップを配線基板に実装するフリップチッ
プ実装方法及びその実装構造に関する。
よって半導体チップを配線基板に実装するフリップチッ
プ実装方法及びその実装構造に関する。
【０００２】
【従来の技術】図１３は、フリップチップを配線基板に
実装するため、特開平６−３３３９８２号公報に開示さ
れた従来の構造を示す。この構造は、配線基板２５と半
導体チップ２１とをＡｕランド２７とＡｕボール２４と
を熱圧着することにより電気的に接続するものである。
このため、配線基板２５の電極パッド２６上には２層の
Ａｕランド２７が形成される一方、半導体チップ２１の
電極パッド２２上には２層のＡｕボール２４が形成され
ている。Ａｕボール２４には先端が尖ったアンカー部２
３が設けられており、このアンカー部２３をＡｕランド
２７に熱圧着して接合することにより、アンカー部２３
をＡｕランド２７に埋め込んで電気的に接続している。
実装するため、特開平６−３３３９８２号公報に開示さ
れた従来の構造を示す。この構造は、配線基板２５と半
導体チップ２１とをＡｕランド２７とＡｕボール２４と
を熱圧着することにより電気的に接続するものである。
このため、配線基板２５の電極パッド２６上には２層の
Ａｕランド２７が形成される一方、半導体チップ２１の
電極パッド２２上には２層のＡｕボール２４が形成され
ている。Ａｕボール２４には先端が尖ったアンカー部２
３が設けられており、このアンカー部２３をＡｕランド
２７に熱圧着して接合することにより、アンカー部２３
をＡｕランド２７に埋め込んで電気的に接続している。
【０００３】このようなフリップチップ実装構造は、半
導体チップ２１側のＡｕボール２４と配線基板２５側の
Ａｕランド２７とを重ね合わせたときに、両者の中心位
置が僅かにずれたり、半導体チップ２１の背面に加える
荷重の向きが配線基板２５の主面に対して垂直な方向か
ら僅かにずれたりしても、半導体チップ２１側のＡｕボ
ール２４が横方向に滑りにくくなっているため、接続不
良の発生を防ぐことができる。
導体チップ２１側のＡｕボール２４と配線基板２５側の
Ａｕランド２７とを重ね合わせたときに、両者の中心位
置が僅かにずれたり、半導体チップ２１の背面に加える
荷重の向きが配線基板２５の主面に対して垂直な方向か
ら僅かにずれたりしても、半導体チップ２１側のＡｕボ
ール２４が横方向に滑りにくくなっているため、接続不
良の発生を防ぐことができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来のフリップチップ実装構造では、半導体チップ２
１側に設けたＡｕボール２４のアンカー部２３を埋め込
ませるために配線基板２５の電極ランド２６上に軟らか
いＡｕランド２７もしくは導電性ゴムなど軟性材料を設
けなくてはならない。このため、工程の増加や材料費ア
ップ等による製造コストの増加がある。
た従来のフリップチップ実装構造では、半導体チップ２
１側に設けたＡｕボール２４のアンカー部２３を埋め込
ませるために配線基板２５の電極ランド２６上に軟らか
いＡｕランド２７もしくは導電性ゴムなど軟性材料を設
けなくてはならない。このため、工程の増加や材料費ア
ップ等による製造コストの増加がある。
【０００５】また、搭載精度を確保するために、配線基
板２５の電極ランド２６あるいはＡｕランド２７のラン
ド幅を半導体チップ２１の電極パッド２２のパッド幅よ
り大きくしなくてはならず、接続ピッチが配線基板２５
側の電極ランド２６のランドピッチで決定される。従っ
て、配線基板２５側に広いランド幅を確保しなければな
らないので、ピッチの小さい配線基板２５を使用するこ
とが困難であると共に、微細ピッチでの接続が困難とな
っている。
板２５の電極ランド２６あるいはＡｕランド２７のラン
ド幅を半導体チップ２１の電極パッド２２のパッド幅よ
り大きくしなくてはならず、接続ピッチが配線基板２５
側の電極ランド２６のランドピッチで決定される。従っ
て、配線基板２５側に広いランド幅を確保しなければな
らないので、ピッチの小さい配線基板２５を使用するこ
とが困難であると共に、微細ピッチでの接続が困難とな
っている。
【０００６】本発明は、このような従来の問題点を考慮
してなされたものであり、配線基板上に軟性材料を設け
ることなく、半導体チップを実装することができ、しか
も微細ピッチでの接続を容易に行うことが可能なフリッ
プチツプ実装方法及び実装構造を提供することを目的と
する。
してなされたものであり、配線基板上に軟性材料を設け
ることなく、半導体チップを実装することができ、しか
も微細ピッチでの接続を容易に行うことが可能なフリッ
プチツプ実装方法及び実装構造を提供することを目的と
する。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明のフリップチップ実装方法は、パッ
ド上に形成したバンプを有する半導体チップを、ランド
を有する配線基板にフェースダウンによって実装するフ
リップチップ実装方法において、その頂部側が先細りの
断面形状のランドを前記配線基板に形成する一方、その
材質がランドの材質と比較して軟らかいバンプを前記パ
ッド上に形成し、ランドの頂部をバンプに埋め込ませる
ことによりランドとバンプを電気的に接続することを特
徴とする。
め、請求項１の発明のフリップチップ実装方法は、パッ
ド上に形成したバンプを有する半導体チップを、ランド
を有する配線基板にフェースダウンによって実装するフ
リップチップ実装方法において、その頂部側が先細りの
断面形状のランドを前記配線基板に形成する一方、その
材質がランドの材質と比較して軟らかいバンプを前記パ
ッド上に形成し、ランドの頂部をバンプに埋め込ませる
ことによりランドとバンプを電気的に接続することを特
徴とする。
【０００８】この発明では、頂部側が先細りする断面形
状のランドを、ランドよりも材質が軟らかいバンプに埋
め込ませることにより電気的に接続するため、ランド上
に軟性材料を設ける必要がなく、しかもバンプのピッチ
と同等の微細ピッチでフリップチップ実装を行うことが
できる。
状のランドを、ランドよりも材質が軟らかいバンプに埋
め込ませることにより電気的に接続するため、ランド上
に軟性材料を設ける必要がなく、しかもバンプのピッチ
と同等の微細ピッチでフリップチップ実装を行うことが
できる。
【０００９】請求項２の発明は、請求項１記載の発明で
あって、前記ランドの断面形状を台形または三角形とす
ることを特徴とする。
あって、前記ランドの断面形状を台形または三角形とす
ることを特徴とする。
【００１０】この発明では、ランドを台形または三角形
の断面形状とするため、小さな加圧力でバンプに埋め込
むことができる。このため、半導体チップにチップクラ
ック不良の発生が少ないと共に、バンプのピッチと同等
の微細ピッチでフリップチップ実装を行うことができ
る。
の断面形状とするため、小さな加圧力でバンプに埋め込
むことができる。このため、半導体チップにチップクラ
ック不良の発生が少ないと共に、バンプのピッチと同等
の微細ピッチでフリップチップ実装を行うことができ
る。
【００１１】請求項３の発明は、請求項１記載の発明で
あって、前記ランドの断面形状が台形であり、前記バン
プに埋め込まれる頂部の平面形状が略円形またはＴ字形
であることを特徴とする。
あって、前記ランドの断面形状が台形であり、前記バン
プに埋め込まれる頂部の平面形状が略円形またはＴ字形
であることを特徴とする。
【００１２】この発明によれば、バンプに埋め込まれる
ランドの頂部の平面形状が略円形またはＴ字形のため、
配線方向と平行な力が加わってもバンプとランドとの位
置ずれが生じにくくなり、位置ずれ不良を防止すること
ができる。
ランドの頂部の平面形状が略円形またはＴ字形のため、
配線方向と平行な力が加わってもバンプとランドとの位
置ずれが生じにくくなり、位置ずれ不良を防止すること
ができる。
【００１３】請求項４の発明のフリップチップ実装構造
は、パッド上に形成したバンプを有する半導体チップ
を、ランドを有する配線基板上にフェースダウンで実装
するフリップチップ実装構造において、前記バンプはラ
ンドの材質よりも軟らかい材質であり、前記ランドの断
面形状が頂部側で先細りし、且つ頂部がバンプの先端部
の幅よりも小さく設定されており、前記ランドの頂部が
バンプの先端部に埋め込まれていることを特徴とする。
は、パッド上に形成したバンプを有する半導体チップ
を、ランドを有する配線基板上にフェースダウンで実装
するフリップチップ実装構造において、前記バンプはラ
ンドの材質よりも軟らかい材質であり、前記ランドの断
面形状が頂部側で先細りし、且つ頂部がバンプの先端部
の幅よりも小さく設定されており、前記ランドの頂部が
バンプの先端部に埋め込まれていることを特徴とする。
【００１４】この発明では、先細りしたランドの頂部を
ランドよりも柔らかい材質のバンプの先端部に埋め込む
だけでランドとバンプとが接続されるため、ランドとバ
ンプとの電気的な接続領域が大きくなり、且つ低コスト
とすることができる。
ランドよりも柔らかい材質のバンプの先端部に埋め込む
だけでランドとバンプとが接続されるため、ランドとバ
ンプとの電気的な接続領域が大きくなり、且つ低コスト
とすることができる。
【００１５】請求項５の発明は、請求項４記載の発明で
あって、前記ランドの断面形状の底部側の幅寸法が前記
バンプの基端部の幅寸法を越えない寸法に設定されてい
ることを特徴とする。
あって、前記ランドの断面形状の底部側の幅寸法が前記
バンプの基端部の幅寸法を越えない寸法に設定されてい
ることを特徴とする。
【００１６】この発明では、請求項４の作用に加えて、
ランドの底部側の幅寸法がバンプの基端部の幅寸法を越
えないため、ランドの幅寸法を大きく確保する必要がな
く、ランドのピッチを小さくすることができ、バンプの
ピッチと同等とすることができる。
ランドの底部側の幅寸法がバンプの基端部の幅寸法を越
えないため、ランドの幅寸法を大きく確保する必要がな
く、ランドのピッチを小さくすることができ、バンプの
ピッチと同等とすることができる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を具体
的に説明する。なお、各実施の形態において、同一の要
素は同一の符号を付して対応させてある。
的に説明する。なお、各実施の形態において、同一の要
素は同一の符号を付して対応させてある。
【００１８】（実施の形態１）図１は、本発明の実施の
形態１のフリップチップ実装構造の断面図、図２は図１
のフリップチップ接合部分を拡大した断面図、図３は図
２のフリップチップ接合部分の平面図である。また、図
４及び図５は、半導体チップを実装する過程を示してい
る。
形態１のフリップチップ実装構造の断面図、図２は図１
のフリップチップ接合部分を拡大した断面図、図３は図
２のフリップチップ接合部分の平面図である。また、図
４及び図５は、半導体チップを実装する過程を示してい
る。
【００１９】この実装構造は図１に示すように、半導体
チップ１及び配線基板５を備えるものであり、半導体チ
ップ１と配線基板５とは、バンプ３及びランド４によっ
て電気的に接続されることにより半導体チップ１が実装
されている。
チップ１及び配線基板５を備えるものであり、半導体チ
ップ１と配線基板５とは、バンプ３及びランド４によっ
て電気的に接続されることにより半導体チップ１が実装
されている。
【００２０】半導体チップ１はＧａＡｓなどの化合物半
導体、その他の半導体が使用されている。バンプ３は半
導体チップ１の回路面上のパッド２に、メッキまたはワ
イヤボンディング法により形成される。このバンプ３の
材質はＡｕやハンダ等の軟質材料であり、ランド４の材
質より柔らかいものが使用される。
導体、その他の半導体が使用されている。バンプ３は半
導体チップ１の回路面上のパッド２に、メッキまたはワ
イヤボンディング法により形成される。このバンプ３の
材質はＡｕやハンダ等の軟質材料であり、ランド４の材
質より柔らかいものが使用される。
【００２１】図示する形態において、バンプ３の平面形
状は図３に示すような円形、或いは楕円形、四角形であ
る。平面が円形の場合、厚さは２０〜５０μｍで、先端
部の最小幅、即ち先端部に内接する円の直径が５０μｍ
程度である。
状は図３に示すような円形、或いは楕円形、四角形であ
る。平面が円形の場合、厚さは２０〜５０μｍで、先端
部の最小幅、即ち先端部に内接する円の直径が５０μｍ
程度である。
【００２２】配線基板５は、ポリイミドやガラスエポキ
シ等の絶縁基板１０と、この絶縁基板１０内に埋設され
たＣｕ等の導体とを有している。ランド４はこの配線基
板５内の導体に接続されており、配線基板５の表面をエ
ッチングすることにより、基板表面から露出している。
シ等の絶縁基板１０と、この絶縁基板１０内に埋設され
たＣｕ等の導体とを有している。ランド４はこの配線基
板５内の導体に接続されており、配線基板５の表面をエ
ッチングすることにより、基板表面から露出している。
【００２３】ランド４の材質は、Ｃｕ等の導体であり、
厚さは１２μｍ以下に設定される。この実施の形態にお
いて、ランド４は底部である下底４ａと頂部である上底
４ｂとが、同一角度で傾斜する斜辺４ｃによって連結さ
れた等脚台形の断面となっている。より具体的には、ラ
ンド４は頂部である上底４ｂが底部である下底４ａより
も短くなった先細りの台形断面に形成されている。ま
た、底部４ａの幅はバンプ３の幅と同等であるのに対
し、頂部４ｂの幅はバンプ３の先端部の幅より１０μｍ
以上１５μｍ未満の寸法で小さくなっており、実装時に
はバンプ３に埋め込むことが可能となっている。この埋
め込みによるアンカー効果により、電気的な接続状態が
保持される。なお、本実施の形態では、底部４ａの幅を
バンプ３の幅と同等にすることにより、底部４ａの幅寸
法がバンプの基端側の幅寸法を越えないようにしてい
る。
厚さは１２μｍ以下に設定される。この実施の形態にお
いて、ランド４は底部である下底４ａと頂部である上底
４ｂとが、同一角度で傾斜する斜辺４ｃによって連結さ
れた等脚台形の断面となっている。より具体的には、ラ
ンド４は頂部である上底４ｂが底部である下底４ａより
も短くなった先細りの台形断面に形成されている。ま
た、底部４ａの幅はバンプ３の幅と同等であるのに対
し、頂部４ｂの幅はバンプ３の先端部の幅より１０μｍ
以上１５μｍ未満の寸法で小さくなっており、実装時に
はバンプ３に埋め込むことが可能となっている。この埋
め込みによるアンカー効果により、電気的な接続状態が
保持される。なお、本実施の形態では、底部４ａの幅を
バンプ３の幅と同等にすることにより、底部４ａの幅寸
法がバンプの基端側の幅寸法を越えないようにしてい
る。
【００２４】なお、ランド４の頂部４ｂは、Ｃｕ素地を
防錆処理またはＣｕ素地にＮｉメッキした後に、Ａｕメ
ッキあるいはＣｕ素地にハンダメッキして表面処理され
るものである。また、ランド４は半導体チップ１のパッ
ドに対応して、図５に示すように形成されている。
防錆処理またはＣｕ素地にＮｉメッキした後に、Ａｕメ
ッキあるいはＣｕ素地にハンダメッキして表面処理され
るものである。また、ランド４は半導体チップ１のパッ
ドに対応して、図５に示すように形成されている。
【００２５】半導体チップ１と配線基板５とを接続する
バンプ３及びランド４の周囲は、封止材６によって封止
される。封止材６は熱硬化性の絶縁有機樹脂にフィラー
を混合したもの、または絶縁有機樹脂単独からなり、ペ
ースト状またはフィルム状の形態で実装に供される。こ
の封止材６は図１に示すように、半導体チップ１の回路
面及び側面と配線基板５上のランド４の間を接着し、且
つ封止する。
バンプ３及びランド４の周囲は、封止材６によって封止
される。封止材６は熱硬化性の絶縁有機樹脂にフィラー
を混合したもの、または絶縁有機樹脂単独からなり、ペ
ースト状またはフィルム状の形態で実装に供される。こ
の封止材６は図１に示すように、半導体チップ１の回路
面及び側面と配線基板５上のランド４の間を接着し、且
つ封止する。
【００２６】次に、この実施の形態のフリップチップ実
装方法を説明する。半導体チップ１のパッド２上には、
上述した構造でバンプ３を形成する。配線基板５のラン
ド４は、エッチファクタを１．５、ランド厚を１２μ
ｍ、ランド幅を５０μｍに設定した場合、ランド頂部の
幅が３６μｍとなって形成される。
装方法を説明する。半導体チップ１のパッド２上には、
上述した構造でバンプ３を形成する。配線基板５のラン
ド４は、エッチファクタを１．５、ランド厚を１２μ
ｍ、ランド幅を５０μｍに設定した場合、ランド頂部の
幅が３６μｍとなって形成される。
【００２７】そして、図５に示すように半導体チップ１
が実装される配線基板５上の各ランド４にかからないよ
うに、ペースト状またはフィルム状の封止材６を供給す
る。次に、図４に示すように、バンプ形成面を下にした
状態で、相対応するバンプ３とランド４が一致するよう
に半導体チップ１の位置を調整する。
が実装される配線基板５上の各ランド４にかからないよ
うに、ペースト状またはフィルム状の封止材６を供給す
る。次に、図４に示すように、バンプ形成面を下にした
状態で、相対応するバンプ３とランド４が一致するよう
に半導体チップ１の位置を調整する。
【００２８】この調整後、図４の矢印Ｅで示すように、
半導体チップ１を配線基板５方向に接近させる。そし
て、矢印Ｆで示すように、半導体チップ１の背面から各
バンプ３に対する圧力を２５〜１００ｇ／バンプとなる
ように作用させることにより、図２に示す状態までバン
プ３にランド４を埋め込ませる。例えば、バンプ３の先
端が基板５に接触しない１０μｍの深さまで埋め込む場
合には、バンプ３が軟性材料であるため、約７０ｇ／バ
ンプの圧力で埋め込みできる。また、この埋め込み時に
は２００ｇ／バンプ以下の荷重であれば殆ど縦方向しか
変形せず、膨らみがほとんどないため、隣接するバンプ
３と接触することはない。これと同時に、封止材６が半
導体チップ１の外側にはみ出して上述した部分の全体を
覆う。
半導体チップ１を配線基板５方向に接近させる。そし
て、矢印Ｆで示すように、半導体チップ１の背面から各
バンプ３に対する圧力を２５〜１００ｇ／バンプとなる
ように作用させることにより、図２に示す状態までバン
プ３にランド４を埋め込ませる。例えば、バンプ３の先
端が基板５に接触しない１０μｍの深さまで埋め込む場
合には、バンプ３が軟性材料であるため、約７０ｇ／バ
ンプの圧力で埋め込みできる。また、この埋め込み時に
は２００ｇ／バンプ以下の荷重であれば殆ど縦方向しか
変形せず、膨らみがほとんどないため、隣接するバンプ
３と接触することはない。これと同時に、封止材６が半
導体チップ１の外側にはみ出して上述した部分の全体を
覆う。
【００２９】次に、半導体チップ１の背面から１８０〜
２５０℃の熱を５〜３０ｓｅｃ作用させて封止材６を硬
化する。この硬化により封止材６が半導体チップ１の回
路面及び側面を配線基板５と接着する。また、この封止
によって半導体チップ１と配線基板５間の接着強度と半
導体チップ１の耐湿性とが向上する。
２５０℃の熱を５〜３０ｓｅｃ作用させて封止材６を硬
化する。この硬化により封止材６が半導体チップ１の回
路面及び側面を配線基板５と接着する。また、この封止
によって半導体チップ１と配線基板５間の接着強度と半
導体チップ１の耐湿性とが向上する。
【００３０】このような実施の形態によれば、相対応す
る配線基板５上のランド４より材質が軟らかく、且つ先
端部の面積が大きいバンプ３の先端部に、頂部４ｂの幅
が狭いランド４を加圧により埋め込ませて電気的に導通
させるため、配線基板５のランド４上に軟性材料を設け
る必要がなくなると共に、バンプのピッチと同等の微細
ピッチのフリップチップ実装を行うことができる。
る配線基板５上のランド４より材質が軟らかく、且つ先
端部の面積が大きいバンプ３の先端部に、頂部４ｂの幅
が狭いランド４を加圧により埋め込ませて電気的に導通
させるため、配線基板５のランド４上に軟性材料を設け
る必要がなくなると共に、バンプのピッチと同等の微細
ピッチのフリップチップ実装を行うことができる。
【００３１】（実施の形態２）この実施の形態では、実
施の形態１と同様に台形断面のランド４を用いるが、寸
法が異なった台形となっている。すなわち、この実施の
形態のランド４は、厚さが実施の形態１のランドよりも
厚く、且つ３７．５μｍ以下で、頂部４ｂの幅がバンプ
３の径よりも１５μｍ以上小さな寸法とすると共に、底
部４ａの幅もバンプ３の径よりも小さな寸法とするもの
である。従って、底部側の幅寸法がバンプの基端部の幅
寸法を越えない寸法に設定されることになる。具体的に
は、エッチファクタを１．５、ランド４の厚さを２２．
５μｍ、ランド４の底部４ａの幅を５０μｍに設定する
ことにより、ランド４の頂部４ｂの幅は２０μｍとな
る。従って、この実施の形態２のランド４は、実施の形
態１のランド４よりも頂部４ｂの幅が小さくなってい
る。
施の形態１と同様に台形断面のランド４を用いるが、寸
法が異なった台形となっている。すなわち、この実施の
形態のランド４は、厚さが実施の形態１のランドよりも
厚く、且つ３７．５μｍ以下で、頂部４ｂの幅がバンプ
３の径よりも１５μｍ以上小さな寸法とすると共に、底
部４ａの幅もバンプ３の径よりも小さな寸法とするもの
である。従って、底部側の幅寸法がバンプの基端部の幅
寸法を越えない寸法に設定されることになる。具体的に
は、エッチファクタを１．５、ランド４の厚さを２２．
５μｍ、ランド４の底部４ａの幅を５０μｍに設定する
ことにより、ランド４の頂部４ｂの幅は２０μｍとな
る。従って、この実施の形態２のランド４は、実施の形
態１のランド４よりも頂部４ｂの幅が小さくなってい
る。
【００３２】図６はランド４の頂部４ｂの幅の大きさを
変えた場合において、バンプ３へランド４を埋め込むと
きの圧力（荷重）とバンプ埋め込み量の関係を示した図
であり、特性曲線Ｇは頂部４ｂの幅が２０μｍ、特性曲
線Ｈは頂部４ｂの幅が４０μｍのランドである。埋め込
み量を１０μｍとした場合、頂部４ｂの幅が２０μｍの
ランドでは、頂部４ｂの幅が４０μｍのランドに比べて
１７ｇ／バンプ小さな５８ｇ／バンプの加圧力で良く、
小さな圧力で目的の埋め込み量に達することができる。
変えた場合において、バンプ３へランド４を埋め込むと
きの圧力（荷重）とバンプ埋め込み量の関係を示した図
であり、特性曲線Ｇは頂部４ｂの幅が２０μｍ、特性曲
線Ｈは頂部４ｂの幅が４０μｍのランドである。埋め込
み量を１０μｍとした場合、頂部４ｂの幅が２０μｍの
ランドでは、頂部４ｂの幅が４０μｍのランドに比べて
１７ｇ／バンプ小さな５８ｇ／バンプの加圧力で良く、
小さな圧力で目的の埋め込み量に達することができる。
【００３３】このように、ランド頂部の幅を小さくする
ことにより、小さな圧力でランド４をバンプ３に埋め込
むことができる。このため、加圧に弱い半導体チップ１
のチップクラック不良の発生を防ぐことができると共
に、微細ピッチのフリップチップの実装が可能となる。
ことにより、小さな圧力でランド４をバンプ３に埋め込
むことができる。このため、加圧に弱い半導体チップ１
のチップクラック不良の発生を防ぐことができると共
に、微細ピッチのフリップチップの実装が可能となる。
【００３４】また、実施の形態１とランド底部の幅が同
じであり、ランド頂部の幅を小さくすることによって、
実施の形態１よりランド厚を大きくすることできる。こ
れにより半導体チップ１と配線基板５との間隔が大きく
なるため、半導体チップ１の回路形成面に傷が付きにく
くなる。
じであり、ランド頂部の幅を小さくすることによって、
実施の形態１よりランド厚を大きくすることできる。こ
れにより半導体チップ１と配線基板５との間隔が大きく
なるため、半導体チップ１の回路形成面に傷が付きにく
くなる。
【００３５】（実施の形態３）図７及び図８は実施の形
態３を示し、図７はフリップチップ接合部分を拡大した
断面図、図８は図７のフリップチップ接合部分の平面図
である。
態３を示し、図７はフリップチップ接合部分を拡大した
断面図、図８は図７のフリップチップ接合部分の平面図
である。
【００３６】この実施の形態では、ランド７が３辺７
ａ、７ｂ、７ｃからなる三角形断面となっている。この
ように断面構造を三角形にする場合は、実施の形態１に
おいて厚さを３７．５μｍにするか、または底部７ｃの
幅を３０μｍにすることにより可能である。この三角形
断面のランド７では、その厚さを実施の形態１と同一厚
さの１２μｍとした場合、底部７ｃの幅が実施の形態１
よりも小さくなる。
ａ、７ｂ、７ｃからなる三角形断面となっている。この
ように断面構造を三角形にする場合は、実施の形態１に
おいて厚さを３７．５μｍにするか、または底部７ｃの
幅を３０μｍにすることにより可能である。この三角形
断面のランド７では、その厚さを実施の形態１と同一厚
さの１２μｍとした場合、底部７ｃの幅が実施の形態１
よりも小さくなる。
【００３７】このような先細りの三角形断面のランド７
では、バンプ３に埋め込む加圧力を台形断面のランドよ
りもさらに小さくしても、目的の埋め込み量に到達する
ことができる。また、ランド７の底部の幅を小さくする
こともでき、加圧に弱い半導体半導体チップ１のチップ
クラック不良の発生をさらに確実に防止することができ
ると共に、さらに微細ピッチのフリップチップ実装が可
能となる。
では、バンプ３に埋め込む加圧力を台形断面のランドよ
りもさらに小さくしても、目的の埋め込み量に到達する
ことができる。また、ランド７の底部の幅を小さくする
こともでき、加圧に弱い半導体半導体チップ１のチップ
クラック不良の発生をさらに確実に防止することができ
ると共に、さらに微細ピッチのフリップチップ実装が可
能となる。
【００３８】（実施の形態４）図９〜図１２は発明の実
施の形態４を示す。図９及び図１０におけるランド８
は、バンプ３との接続部８ｅでは平面的に円形、バンプ
との接続部以外の配線部８ｄでは四角形となっている。
そして、ランド８の全体は断面的には、頂部８ｂと底部
８ａとが斜辺８ｃによって連結された台形となってい
る。このランド８の接続部８ｅの頂部８ｂは、バンプ３
の径よりも小さく、底部８ａはバンプ３の径と略同等と
なっている。さらに、接続部８ｅの頂部８ｂは配線部８
ｄの頂部８ｂの幅よりも大きくなるように形成されてい
る。
施の形態４を示す。図９及び図１０におけるランド８
は、バンプ３との接続部８ｅでは平面的に円形、バンプ
との接続部以外の配線部８ｄでは四角形となっている。
そして、ランド８の全体は断面的には、頂部８ｂと底部
８ａとが斜辺８ｃによって連結された台形となってい
る。このランド８の接続部８ｅの頂部８ｂは、バンプ３
の径よりも小さく、底部８ａはバンプ３の径と略同等と
なっている。さらに、接続部８ｅの頂部８ｂは配線部８
ｄの頂部８ｂの幅よりも大きくなるように形成されてい
る。
【００３９】図１１及び図１２におけるランド９は平面
から見てＴ字形となっており、Ｔ字形の頭部がバンプ３
との接続部９ｅ、脚部が配線部９ｄとなっている。ま
た、ランド９の全体は断面的には、頂部９ｂ及び底部９
ａが斜辺９ｃによって連結された台形となっている。さ
らに、接続部９ｅにおける頂部９ｂの幅はバンプ３の径
よりも小さくなっており、底部９ａはバンプ３の径と略
同等となっている。また、接続部９ｅの頂部９ｂは配線
部９ｄの頂部９ｂの幅よりも大きくなっている。
から見てＴ字形となっており、Ｔ字形の頭部がバンプ３
との接続部９ｅ、脚部が配線部９ｄとなっている。ま
た、ランド９の全体は断面的には、頂部９ｂ及び底部９
ａが斜辺９ｃによって連結された台形となっている。さ
らに、接続部９ｅにおける頂部９ｂの幅はバンプ３の径
よりも小さくなっており、底部９ａはバンプ３の径と略
同等となっている。また、接続部９ｅの頂部９ｂは配線
部９ｄの頂部９ｂの幅よりも大きくなっている。
【００４０】このような実施の形態では、図９及び図１
１に示すように、配線基板５上に実装された半導体チッ
プ１に対して、半導体チップ１の外周側面から力が加わ
った場合、即ち、配線部８ｄ、９ｄの方向に対して平行
な力がランド８、９とバンプ３との接続部８ｅ、９ｅに
加わった場合、配線部８ｄ、９ｄの頂部８ｂ、９ｂ幅よ
りも接続部８ｅ、９ｅの頂部８ｂ、９ｂの幅が大きく、
この接続部８ｅ、９ｅがバンプ３内に埋まっていること
により、平行な力に対して大きな抵抗力を有する。その
ため、バンプ３とランド８、９とが外れることがなくな
る。
１に示すように、配線基板５上に実装された半導体チッ
プ１に対して、半導体チップ１の外周側面から力が加わ
った場合、即ち、配線部８ｄ、９ｄの方向に対して平行
な力がランド８、９とバンプ３との接続部８ｅ、９ｅに
加わった場合、配線部８ｄ、９ｄの頂部８ｂ、９ｂ幅よ
りも接続部８ｅ、９ｅの頂部８ｂ、９ｂの幅が大きく、
この接続部８ｅ、９ｅがバンプ３内に埋まっていること
により、平行な力に対して大きな抵抗力を有する。その
ため、バンプ３とランド８、９とが外れることがなくな
る。
【００４１】このような実施の形態によれば、ランド
８、９における接続部８ｅ、９ｅがバンプ３内に埋まっ
ているため、配線方向と平行な力が加わっても位置ずれ
することがない。このため、その背面の対向する２辺の
みにバンプ３が並設してあるタイプの半導体チップ１を
実装した場合、配線基板５と半導体チップ１との位置ず
れ不良を防ぐことができる。
８、９における接続部８ｅ、９ｅがバンプ３内に埋まっ
ているため、配線方向と平行な力が加わっても位置ずれ
することがない。このため、その背面の対向する２辺の
みにバンプ３が並設してあるタイプの半導体チップ１を
実装した場合、配線基板５と半導体チップ１との位置ず
れ不良を防ぐことができる。
【００４２】
【発明の効果】以上説明したように、請求項１の発明に
よれば、頂部側が先細りする断面形状のランドを、ラン
ドよりも材質が軟らかいバンプに埋め込ませることによ
り電気的に接続するため、ランド上に軟性材料を設ける
必要がなく、しかもバンプのピッチと同等の微細ピッチ
で実装することができる。
よれば、頂部側が先細りする断面形状のランドを、ラン
ドよりも材質が軟らかいバンプに埋め込ませることによ
り電気的に接続するため、ランド上に軟性材料を設ける
必要がなく、しかもバンプのピッチと同等の微細ピッチ
で実装することができる。
【００４３】請求項２の発明によれば、ランドを台形ま
たは三角形の断面形状とするため、小さな加圧力でバン
プに埋め込むことができ、半導体チップにチップクラッ
ク不良の発生が少ないと共に、バンプのピッチと同等の
微細ピッチで実装することができる。
たは三角形の断面形状とするため、小さな加圧力でバン
プに埋め込むことができ、半導体チップにチップクラッ
ク不良の発生が少ないと共に、バンプのピッチと同等の
微細ピッチで実装することができる。
【００４４】請求項３の発明によれば、バンプに埋め込
まれるランドの頂部の平面形状が略円形またはＴ字形の
ため、配線方向と平行な力が加わってもバンプとランド
との位置ずれが生じにくくなり、位置ずれ不良を防止す
ることができる。
まれるランドの頂部の平面形状が略円形またはＴ字形の
ため、配線方向と平行な力が加わってもバンプとランド
との位置ずれが生じにくくなり、位置ずれ不良を防止す
ることができる。
【００４５】請求項４の発明によれば、先細りしたラン
ドの頂部をランドよりも柔らかい材質のバンプの先端部
に埋め込むだけでランドとバンプとが接続されるため、
ランドとバンプとの電気的な接続領域が大きくなり、し
かも低コストとすることができる。
ドの頂部をランドよりも柔らかい材質のバンプの先端部
に埋め込むだけでランドとバンプとが接続されるため、
ランドとバンプとの電気的な接続領域が大きくなり、し
かも低コストとすることができる。
【００４６】請求項５の発明によれば、ランドの底部側
の幅寸法がバンプの基端部の幅寸法を越えないため、ラ
ンドの幅寸法を大きく確保する必要がなく、ランドのピ
ッチを小さくすることができ、これによりランドをバン
プのピッチと同等とすることができる。
の幅寸法がバンプの基端部の幅寸法を越えないため、ラ
ンドの幅寸法を大きく確保する必要がなく、ランドのピ
ッチを小さくすることができ、これによりランドをバン
プのピッチと同等とすることができる。
【図１】本発明の実施の形態１における実装状態の断面
図である。
図である。
【図２】実施の形態１の実装部分を拡大した図３におけ
るＡ−Ａ線断面図である。
るＡ−Ａ線断面図である。
【図３】実施の形態１の実装部分の平面図である。
【図４】実施の形態１の実装を説明する断面図である。
【図５】実施の形態１の封止剤を配線基板に供給した状
態を示す平面図である。
態を示す平面図である。
【図６】ランドの頂部の幅を変更したときのランドの埋
め込み量と加圧荷重との関係を示す特性図である。
め込み量と加圧荷重との関係を示す特性図である。
【図７】実施の形態３の実装部分を拡大した図８のＢ−
Ｂ線断面図である。
Ｂ線断面図である。
【図８】実施の形態３の実装部分の平面図である。
【図９】実施の形態３の実装部分の平面図である。
【図１０】図９のＣ−Ｃ線断面図である。
【図１１】実施の形態３の別の実装部分の平面図であ
る。
る。
【図１２】図１１のＤ−Ｄ線断面図である。
【図１３】従来のフリップチップ実装構造の断面図であ
る。
る。
１ 半導体チップ ２ パッド ３ バンプ ４ ランド ５ 配線基板 ６ 封止材
Claims (5)
- 【請求項１】 パッド上に形成したバンプを有する半導
体チップを、ランドを有する配線基板にフェースダウン
によって実装するフリップチップ実装方法において、 その頂部側が先細りの断面形状のランドを前記配線基板
に形成する一方、その材質がランドの材質と比較して軟
らかいバンプを前記パッド上に形成し、ランドの頂部を
バンプに埋め込ませることによりランドとバンプを電気
的に接続することを特徴とするフリップチップ実装方
法。 - 【請求項２】 前記ランドの断面形状を台形または三角
形とすることを特徴とする請求項１記載のフリップチッ
プ実装方法。 - 【請求項３】 前記ランドの断面形状が台形であり、前
記バンプに埋め込まれる頂部の平面形状が略円形または
Ｔ字形であることを特徴とする請求項１記載のフリップ
チップ実装方法。 - 【請求項４】 パッド上に形成したバンプを有する半導
体チップを、ランドを有する配線基板上にフェースダウ
ンで実装するフリップチップ実装構造において、 前記バンプはランドの材質よりも軟らかい材質であり、
前記ランドの断面形状が頂部側で先細りし、且つ頂部が
バンプの先端部の幅よりも小さく設定されており、前記
ランドの頂部がバンプの先端部に埋め込まれていること
を特徴とするフリップチップ実装構造。 - 【請求項５】 前記ランドの断面形状の底部側の幅寸法
が前記バンプの基端部の幅寸法を越えない寸法に設定さ
れていることを特徴とする請求項４記載のフリップチッ
プ実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5067798A JPH11251363A (ja) | 1998-03-03 | 1998-03-03 | フリップチップ実装方法及びフリップチップ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5067798A JPH11251363A (ja) | 1998-03-03 | 1998-03-03 | フリップチップ実装方法及びフリップチップ実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251363A true JPH11251363A (ja) | 1999-09-17 |
Family
ID=12865578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5067798A Withdrawn JPH11251363A (ja) | 1998-03-03 | 1998-03-03 | フリップチップ実装方法及びフリップチップ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251363A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052317A1 (fr) * | 2000-01-14 | 2001-07-19 | Toray Engineering Co., Ltd. | Procede et dispositif de montage de puce |
| JP2002299514A (ja) * | 2001-03-29 | 2002-10-11 | Kyocera Corp | 電子部品搭載用基板 |
| EP1391922A2 (en) * | 2002-08-21 | 2004-02-25 | Seiko Epson Corporation | Semiconductor device mounting method, semiconductor device mounting structure, electro optical device, electro-optical device manufacturing method and electronic device |
| US6897552B2 (en) | 2001-12-12 | 2005-05-24 | Kabushiki Kaisha Toshiba | Semiconductor device wherein chips are stacked to have a fine pitch structure |
| JP2007035918A (ja) * | 2005-07-27 | 2007-02-08 | Denso Corp | 半導体素子の実装方法 |
| US7304394B2 (en) | 2004-04-08 | 2007-12-04 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| JP2008027933A (ja) * | 2006-07-18 | 2008-02-07 | Sony Corp | 素子、素子の製造方法、基板、基板の製造方法、実装構造体、実装方法、発光ダイオードディスプレイ、発光ダイオードバックライトおよび電子機器 |
| WO2008072510A1 (ja) * | 2006-12-15 | 2008-06-19 | Sharp Kabushiki Kaisha | 半導体装置 |
| JP2009246337A (ja) * | 2008-03-28 | 2009-10-22 | Ultratera Corp | 半導体装置及びその製造方法 |
| JP2010010586A (ja) * | 2008-06-30 | 2010-01-14 | Dainippon Printing Co Ltd | フリップ接続実装体、フリップ接続実装体の製造方法 |
| JP2011114226A (ja) * | 2009-11-27 | 2011-06-09 | Nitto Denko Corp | 配線回路構造体およびそれを用いた半導体装置の製造方法 |
| US7977805B2 (en) | 2004-11-11 | 2011-07-12 | Sharp Kabushiki Kaisha | Flexible wiring substrate, semiconductor device and electronic device using flexible wiring substrate, and fabricating method of flexible wiring substrate |
-
1998
- 1998-03-03 JP JP5067798A patent/JPH11251363A/ja not_active Withdrawn
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4768188B2 (ja) * | 2000-01-14 | 2011-09-07 | 東レエンジニアリング株式会社 | チップ実装方法および装置 |
| WO2001052317A1 (fr) * | 2000-01-14 | 2001-07-19 | Toray Engineering Co., Ltd. | Procede et dispositif de montage de puce |
| JP4623852B2 (ja) * | 2001-03-29 | 2011-02-02 | 京セラ株式会社 | 電子部品搭載用基板 |
| JP2002299514A (ja) * | 2001-03-29 | 2002-10-11 | Kyocera Corp | 電子部品搭載用基板 |
| US6897552B2 (en) | 2001-12-12 | 2005-05-24 | Kabushiki Kaisha Toshiba | Semiconductor device wherein chips are stacked to have a fine pitch structure |
| KR100523495B1 (ko) * | 2001-12-12 | 2005-10-25 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
| EP1391922A2 (en) * | 2002-08-21 | 2004-02-25 | Seiko Epson Corporation | Semiconductor device mounting method, semiconductor device mounting structure, electro optical device, electro-optical device manufacturing method and electronic device |
| EP1391922A3 (en) * | 2002-08-21 | 2006-04-19 | Seiko Epson Corporation | Semiconductor device mounting method, semiconductor device mounting structure, electro optical device, electro-optical device manufacturing method and electronic device |
| US7180196B2 (en) | 2002-08-21 | 2007-02-20 | Seiko Epson Corporation | Semiconductor device mounting method, semiconductor device mounting structure, electro-optical device, electro-optical device manufacturing method and electronic device |
| US7304394B2 (en) | 2004-04-08 | 2007-12-04 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| US7977805B2 (en) | 2004-11-11 | 2011-07-12 | Sharp Kabushiki Kaisha | Flexible wiring substrate, semiconductor device and electronic device using flexible wiring substrate, and fabricating method of flexible wiring substrate |
| JP2007035918A (ja) * | 2005-07-27 | 2007-02-08 | Denso Corp | 半導体素子の実装方法 |
| JP2008027933A (ja) * | 2006-07-18 | 2008-02-07 | Sony Corp | 素子、素子の製造方法、基板、基板の製造方法、実装構造体、実装方法、発光ダイオードディスプレイ、発光ダイオードバックライトおよび電子機器 |
| US8232640B2 (en) | 2006-07-18 | 2012-07-31 | Sony Corporation | Device, method of manufacturing device, board, method of manufacturing board, mounting structure, mounting method, LED display, LED backlight and electronic device |
| WO2008072510A1 (ja) * | 2006-12-15 | 2008-06-19 | Sharp Kabushiki Kaisha | 半導体装置 |
| JP2009246337A (ja) * | 2008-03-28 | 2009-10-22 | Ultratera Corp | 半導体装置及びその製造方法 |
| JP2010010586A (ja) * | 2008-06-30 | 2010-01-14 | Dainippon Printing Co Ltd | フリップ接続実装体、フリップ接続実装体の製造方法 |
| JP2011114226A (ja) * | 2009-11-27 | 2011-06-09 | Nitto Denko Corp | 配線回路構造体およびそれを用いた半導体装置の製造方法 |
| CN102130093A (zh) * | 2009-11-27 | 2011-07-20 | 日东电工株式会社 | 布线电路结构体及使用该结构体的半导体装置的制造方法 |
| CN102130093B (zh) * | 2009-11-27 | 2016-01-20 | 日东电工株式会社 | 布线电路结构体及使用该结构体的半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US5886399A (en) | Lead frame and integrated circuit package | |
| US7728429B2 (en) | Semiconductor device having recessed connector portions | |
| US7911804B2 (en) | Circuit board and method of manufacturing same | |
| KR20050098694A (ko) | 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지및 제조방법 | |
| US7755203B2 (en) | Circuit substrate and semiconductor device | |
| US7427558B2 (en) | Method of forming solder ball, and fabricating method and structure of semiconductor package using the same | |
| JP2000269369A (ja) | 半導体装置 | |
| KR101571075B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH11251363A (ja) | フリップチップ実装方法及びフリップチップ実装構造 | |
| US20130334684A1 (en) | Substrate structure and package structure | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| US7088007B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| US6074898A (en) | Lead frame and integrated circuit package | |
| JP4171492B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0432541B2 (ja) | ||
| JP2010118522A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20030173108A1 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic equipment | |
| JP3878436B2 (ja) | 配線基板および半導体装置 | |
| JP2000068328A (ja) | フリップチップ実装用配線基板 | |
| JP3582513B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000164761A (ja) | 半導体装置および製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP4737995B2 (ja) | 半導体装置 | |
| JP2928822B2 (ja) | 半導体装置およびその接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |