JPH11251363A - フリップチップ実装方法及びフリップチップ実装構造 - Google Patents
フリップチップ実装方法及びフリップチップ実装構造Info
- Publication number
- JPH11251363A JPH11251363A JP5067798A JP5067798A JPH11251363A JP H11251363 A JPH11251363 A JP H11251363A JP 5067798 A JP5067798 A JP 5067798A JP 5067798 A JP5067798 A JP 5067798A JP H11251363 A JPH11251363 A JP H11251363A
- Authority
- JP
- Japan
- Prior art keywords
- land
- bump
- width
- lands
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 フリップチップ実装する際に、配線基板のラ
ンドに軟性材料を設けることなく、しかも微細ピッチで
の接続を行う。 【解決手段】 パッド2上に形成したバンプ3を有する
半導体チップ1を、ランド4を有する配線基板5にフェ
ースダウンによって実装する。ランド4を頂部側が先細
りの断面形状とし、バンプ3の材質をランド4の材質と
比較して軟らかい材質とする。ランド4の頂部をバンプ
3に埋め込ませてランド4とバンプ3とを電気的に接続
することにより、ランド4に軟性材料を設ける必要がな
くなり、また、微細ピッチでの接続が可能となる。
ンドに軟性材料を設けることなく、しかも微細ピッチで
の接続を行う。 【解決手段】 パッド2上に形成したバンプ3を有する
半導体チップ1を、ランド4を有する配線基板5にフェ
ースダウンによって実装する。ランド4を頂部側が先細
りの断面形状とし、バンプ3の材質をランド4の材質と
比較して軟らかい材質とする。ランド4の頂部をバンプ
3に埋め込ませてランド4とバンプ3とを電気的に接続
することにより、ランド4に軟性材料を設ける必要がな
くなり、また、微細ピッチでの接続が可能となる。
Description
【0001】
【発明の属する技術分野】本発明は、フェースダウンに
よって半導体チップを配線基板に実装するフリップチッ
プ実装方法及びその実装構造に関する。
よって半導体チップを配線基板に実装するフリップチッ
プ実装方法及びその実装構造に関する。
【0002】
【従来の技術】図13は、フリップチップを配線基板に
実装するため、特開平6−333982号公報に開示さ
れた従来の構造を示す。この構造は、配線基板25と半
導体チップ21とをAuランド27とAuボール24と
を熱圧着することにより電気的に接続するものである。
このため、配線基板25の電極パッド26上には2層の
Auランド27が形成される一方、半導体チップ21の
電極パッド22上には2層のAuボール24が形成され
ている。Auボール24には先端が尖ったアンカー部2
3が設けられており、このアンカー部23をAuランド
27に熱圧着して接合することにより、アンカー部23
をAuランド27に埋め込んで電気的に接続している。
実装するため、特開平6−333982号公報に開示さ
れた従来の構造を示す。この構造は、配線基板25と半
導体チップ21とをAuランド27とAuボール24と
を熱圧着することにより電気的に接続するものである。
このため、配線基板25の電極パッド26上には2層の
Auランド27が形成される一方、半導体チップ21の
電極パッド22上には2層のAuボール24が形成され
ている。Auボール24には先端が尖ったアンカー部2
3が設けられており、このアンカー部23をAuランド
27に熱圧着して接合することにより、アンカー部23
をAuランド27に埋め込んで電気的に接続している。
【0003】このようなフリップチップ実装構造は、半
導体チップ21側のAuボール24と配線基板25側の
Auランド27とを重ね合わせたときに、両者の中心位
置が僅かにずれたり、半導体チップ21の背面に加える
荷重の向きが配線基板25の主面に対して垂直な方向か
ら僅かにずれたりしても、半導体チップ21側のAuボ
ール24が横方向に滑りにくくなっているため、接続不
良の発生を防ぐことができる。
導体チップ21側のAuボール24と配線基板25側の
Auランド27とを重ね合わせたときに、両者の中心位
置が僅かにずれたり、半導体チップ21の背面に加える
荷重の向きが配線基板25の主面に対して垂直な方向か
ら僅かにずれたりしても、半導体チップ21側のAuボ
ール24が横方向に滑りにくくなっているため、接続不
良の発生を防ぐことができる。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
た従来のフリップチップ実装構造では、半導体チップ2
1側に設けたAuボール24のアンカー部23を埋め込
ませるために配線基板25の電極ランド26上に軟らか
いAuランド27もしくは導電性ゴムなど軟性材料を設
けなくてはならない。このため、工程の増加や材料費ア
ップ等による製造コストの増加がある。
た従来のフリップチップ実装構造では、半導体チップ2
1側に設けたAuボール24のアンカー部23を埋め込
ませるために配線基板25の電極ランド26上に軟らか
いAuランド27もしくは導電性ゴムなど軟性材料を設
けなくてはならない。このため、工程の増加や材料費ア
ップ等による製造コストの増加がある。
【0005】また、搭載精度を確保するために、配線基
板25の電極ランド26あるいはAuランド27のラン
ド幅を半導体チップ21の電極パッド22のパッド幅よ
り大きくしなくてはならず、接続ピッチが配線基板25
側の電極ランド26のランドピッチで決定される。従っ
て、配線基板25側に広いランド幅を確保しなければな
らないので、ピッチの小さい配線基板25を使用するこ
とが困難であると共に、微細ピッチでの接続が困難とな
っている。
板25の電極ランド26あるいはAuランド27のラン
ド幅を半導体チップ21の電極パッド22のパッド幅よ
り大きくしなくてはならず、接続ピッチが配線基板25
側の電極ランド26のランドピッチで決定される。従っ
て、配線基板25側に広いランド幅を確保しなければな
らないので、ピッチの小さい配線基板25を使用するこ
とが困難であると共に、微細ピッチでの接続が困難とな
っている。
【0006】本発明は、このような従来の問題点を考慮
してなされたものであり、配線基板上に軟性材料を設け
ることなく、半導体チップを実装することができ、しか
も微細ピッチでの接続を容易に行うことが可能なフリッ
プチツプ実装方法及び実装構造を提供することを目的と
する。
してなされたものであり、配線基板上に軟性材料を設け
ることなく、半導体チップを実装することができ、しか
も微細ピッチでの接続を容易に行うことが可能なフリッ
プチツプ実装方法及び実装構造を提供することを目的と
する。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明のフリップチップ実装方法は、パッ
ド上に形成したバンプを有する半導体チップを、ランド
を有する配線基板にフェースダウンによって実装するフ
リップチップ実装方法において、その頂部側が先細りの
断面形状のランドを前記配線基板に形成する一方、その
材質がランドの材質と比較して軟らかいバンプを前記パ
ッド上に形成し、ランドの頂部をバンプに埋め込ませる
ことによりランドとバンプを電気的に接続することを特
徴とする。
め、請求項1の発明のフリップチップ実装方法は、パッ
ド上に形成したバンプを有する半導体チップを、ランド
を有する配線基板にフェースダウンによって実装するフ
リップチップ実装方法において、その頂部側が先細りの
断面形状のランドを前記配線基板に形成する一方、その
材質がランドの材質と比較して軟らかいバンプを前記パ
ッド上に形成し、ランドの頂部をバンプに埋め込ませる
ことによりランドとバンプを電気的に接続することを特
徴とする。
【0008】この発明では、頂部側が先細りする断面形
状のランドを、ランドよりも材質が軟らかいバンプに埋
め込ませることにより電気的に接続するため、ランド上
に軟性材料を設ける必要がなく、しかもバンプのピッチ
と同等の微細ピッチでフリップチップ実装を行うことが
できる。
状のランドを、ランドよりも材質が軟らかいバンプに埋
め込ませることにより電気的に接続するため、ランド上
に軟性材料を設ける必要がなく、しかもバンプのピッチ
と同等の微細ピッチでフリップチップ実装を行うことが
できる。
【0009】請求項2の発明は、請求項1記載の発明で
あって、前記ランドの断面形状を台形または三角形とす
ることを特徴とする。
あって、前記ランドの断面形状を台形または三角形とす
ることを特徴とする。
【0010】この発明では、ランドを台形または三角形
の断面形状とするため、小さな加圧力でバンプに埋め込
むことができる。このため、半導体チップにチップクラ
ック不良の発生が少ないと共に、バンプのピッチと同等
の微細ピッチでフリップチップ実装を行うことができ
る。
の断面形状とするため、小さな加圧力でバンプに埋め込
むことができる。このため、半導体チップにチップクラ
ック不良の発生が少ないと共に、バンプのピッチと同等
の微細ピッチでフリップチップ実装を行うことができ
る。
【0011】請求項3の発明は、請求項1記載の発明で
あって、前記ランドの断面形状が台形であり、前記バン
プに埋め込まれる頂部の平面形状が略円形またはT字形
であることを特徴とする。
あって、前記ランドの断面形状が台形であり、前記バン
プに埋め込まれる頂部の平面形状が略円形またはT字形
であることを特徴とする。
【0012】この発明によれば、バンプに埋め込まれる
ランドの頂部の平面形状が略円形またはT字形のため、
配線方向と平行な力が加わってもバンプとランドとの位
置ずれが生じにくくなり、位置ずれ不良を防止すること
ができる。
ランドの頂部の平面形状が略円形またはT字形のため、
配線方向と平行な力が加わってもバンプとランドとの位
置ずれが生じにくくなり、位置ずれ不良を防止すること
ができる。
【0013】請求項4の発明のフリップチップ実装構造
は、パッド上に形成したバンプを有する半導体チップ
を、ランドを有する配線基板上にフェースダウンで実装
するフリップチップ実装構造において、前記バンプはラ
ンドの材質よりも軟らかい材質であり、前記ランドの断
面形状が頂部側で先細りし、且つ頂部がバンプの先端部
の幅よりも小さく設定されており、前記ランドの頂部が
バンプの先端部に埋め込まれていることを特徴とする。
は、パッド上に形成したバンプを有する半導体チップ
を、ランドを有する配線基板上にフェースダウンで実装
するフリップチップ実装構造において、前記バンプはラ
ンドの材質よりも軟らかい材質であり、前記ランドの断
面形状が頂部側で先細りし、且つ頂部がバンプの先端部
の幅よりも小さく設定されており、前記ランドの頂部が
バンプの先端部に埋め込まれていることを特徴とする。
【0014】この発明では、先細りしたランドの頂部を
ランドよりも柔らかい材質のバンプの先端部に埋め込む
だけでランドとバンプとが接続されるため、ランドとバ
ンプとの電気的な接続領域が大きくなり、且つ低コスト
とすることができる。
ランドよりも柔らかい材質のバンプの先端部に埋め込む
だけでランドとバンプとが接続されるため、ランドとバ
ンプとの電気的な接続領域が大きくなり、且つ低コスト
とすることができる。
【0015】請求項5の発明は、請求項4記載の発明で
あって、前記ランドの断面形状の底部側の幅寸法が前記
バンプの基端部の幅寸法を越えない寸法に設定されてい
ることを特徴とする。
あって、前記ランドの断面形状の底部側の幅寸法が前記
バンプの基端部の幅寸法を越えない寸法に設定されてい
ることを特徴とする。
【0016】この発明では、請求項4の作用に加えて、
ランドの底部側の幅寸法がバンプの基端部の幅寸法を越
えないため、ランドの幅寸法を大きく確保する必要がな
く、ランドのピッチを小さくすることができ、バンプの
ピッチと同等とすることができる。
ランドの底部側の幅寸法がバンプの基端部の幅寸法を越
えないため、ランドの幅寸法を大きく確保する必要がな
く、ランドのピッチを小さくすることができ、バンプの
ピッチと同等とすることができる。
【0017】
【発明の実施の形態】以下、本発明の実施の形態を具体
的に説明する。なお、各実施の形態において、同一の要
素は同一の符号を付して対応させてある。
的に説明する。なお、各実施の形態において、同一の要
素は同一の符号を付して対応させてある。
【0018】(実施の形態1)図1は、本発明の実施の
形態1のフリップチップ実装構造の断面図、図2は図1
のフリップチップ接合部分を拡大した断面図、図3は図
2のフリップチップ接合部分の平面図である。また、図
4及び図5は、半導体チップを実装する過程を示してい
る。
形態1のフリップチップ実装構造の断面図、図2は図1
のフリップチップ接合部分を拡大した断面図、図3は図
2のフリップチップ接合部分の平面図である。また、図
4及び図5は、半導体チップを実装する過程を示してい
る。
【0019】この実装構造は図1に示すように、半導体
チップ1及び配線基板5を備えるものであり、半導体チ
ップ1と配線基板5とは、バンプ3及びランド4によっ
て電気的に接続されることにより半導体チップ1が実装
されている。
チップ1及び配線基板5を備えるものであり、半導体チ
ップ1と配線基板5とは、バンプ3及びランド4によっ
て電気的に接続されることにより半導体チップ1が実装
されている。
【0020】半導体チップ1はGaAsなどの化合物半
導体、その他の半導体が使用されている。バンプ3は半
導体チップ1の回路面上のパッド2に、メッキまたはワ
イヤボンディング法により形成される。このバンプ3の
材質はAuやハンダ等の軟質材料であり、ランド4の材
質より柔らかいものが使用される。
導体、その他の半導体が使用されている。バンプ3は半
導体チップ1の回路面上のパッド2に、メッキまたはワ
イヤボンディング法により形成される。このバンプ3の
材質はAuやハンダ等の軟質材料であり、ランド4の材
質より柔らかいものが使用される。
【0021】図示する形態において、バンプ3の平面形
状は図3に示すような円形、或いは楕円形、四角形であ
る。平面が円形の場合、厚さは20〜50μmで、先端
部の最小幅、即ち先端部に内接する円の直径が50μm
程度である。
状は図3に示すような円形、或いは楕円形、四角形であ
る。平面が円形の場合、厚さは20〜50μmで、先端
部の最小幅、即ち先端部に内接する円の直径が50μm
程度である。
【0022】配線基板5は、ポリイミドやガラスエポキ
シ等の絶縁基板10と、この絶縁基板10内に埋設され
たCu等の導体とを有している。ランド4はこの配線基
板5内の導体に接続されており、配線基板5の表面をエ
ッチングすることにより、基板表面から露出している。
シ等の絶縁基板10と、この絶縁基板10内に埋設され
たCu等の導体とを有している。ランド4はこの配線基
板5内の導体に接続されており、配線基板5の表面をエ
ッチングすることにより、基板表面から露出している。
【0023】ランド4の材質は、Cu等の導体であり、
厚さは12μm以下に設定される。この実施の形態にお
いて、ランド4は底部である下底4aと頂部である上底
4bとが、同一角度で傾斜する斜辺4cによって連結さ
れた等脚台形の断面となっている。より具体的には、ラ
ンド4は頂部である上底4bが底部である下底4aより
も短くなった先細りの台形断面に形成されている。ま
た、底部4aの幅はバンプ3の幅と同等であるのに対
し、頂部4bの幅はバンプ3の先端部の幅より10μm
以上15μm未満の寸法で小さくなっており、実装時に
はバンプ3に埋め込むことが可能となっている。この埋
め込みによるアンカー効果により、電気的な接続状態が
保持される。なお、本実施の形態では、底部4aの幅を
バンプ3の幅と同等にすることにより、底部4aの幅寸
法がバンプの基端側の幅寸法を越えないようにしてい
る。
厚さは12μm以下に設定される。この実施の形態にお
いて、ランド4は底部である下底4aと頂部である上底
4bとが、同一角度で傾斜する斜辺4cによって連結さ
れた等脚台形の断面となっている。より具体的には、ラ
ンド4は頂部である上底4bが底部である下底4aより
も短くなった先細りの台形断面に形成されている。ま
た、底部4aの幅はバンプ3の幅と同等であるのに対
し、頂部4bの幅はバンプ3の先端部の幅より10μm
以上15μm未満の寸法で小さくなっており、実装時に
はバンプ3に埋め込むことが可能となっている。この埋
め込みによるアンカー効果により、電気的な接続状態が
保持される。なお、本実施の形態では、底部4aの幅を
バンプ3の幅と同等にすることにより、底部4aの幅寸
法がバンプの基端側の幅寸法を越えないようにしてい
る。
【0024】なお、ランド4の頂部4bは、Cu素地を
防錆処理またはCu素地にNiメッキした後に、Auメ
ッキあるいはCu素地にハンダメッキして表面処理され
るものである。また、ランド4は半導体チップ1のパッ
ドに対応して、図5に示すように形成されている。
防錆処理またはCu素地にNiメッキした後に、Auメ
ッキあるいはCu素地にハンダメッキして表面処理され
るものである。また、ランド4は半導体チップ1のパッ
ドに対応して、図5に示すように形成されている。
【0025】半導体チップ1と配線基板5とを接続する
バンプ3及びランド4の周囲は、封止材6によって封止
される。封止材6は熱硬化性の絶縁有機樹脂にフィラー
を混合したもの、または絶縁有機樹脂単独からなり、ペ
ースト状またはフィルム状の形態で実装に供される。こ
の封止材6は図1に示すように、半導体チップ1の回路
面及び側面と配線基板5上のランド4の間を接着し、且
つ封止する。
バンプ3及びランド4の周囲は、封止材6によって封止
される。封止材6は熱硬化性の絶縁有機樹脂にフィラー
を混合したもの、または絶縁有機樹脂単独からなり、ペ
ースト状またはフィルム状の形態で実装に供される。こ
の封止材6は図1に示すように、半導体チップ1の回路
面及び側面と配線基板5上のランド4の間を接着し、且
つ封止する。
【0026】次に、この実施の形態のフリップチップ実
装方法を説明する。半導体チップ1のパッド2上には、
上述した構造でバンプ3を形成する。配線基板5のラン
ド4は、エッチファクタを1.5、ランド厚を12μ
m、ランド幅を50μmに設定した場合、ランド頂部の
幅が36μmとなって形成される。
装方法を説明する。半導体チップ1のパッド2上には、
上述した構造でバンプ3を形成する。配線基板5のラン
ド4は、エッチファクタを1.5、ランド厚を12μ
m、ランド幅を50μmに設定した場合、ランド頂部の
幅が36μmとなって形成される。
【0027】そして、図5に示すように半導体チップ1
が実装される配線基板5上の各ランド4にかからないよ
うに、ペースト状またはフィルム状の封止材6を供給す
る。次に、図4に示すように、バンプ形成面を下にした
状態で、相対応するバンプ3とランド4が一致するよう
に半導体チップ1の位置を調整する。
が実装される配線基板5上の各ランド4にかからないよ
うに、ペースト状またはフィルム状の封止材6を供給す
る。次に、図4に示すように、バンプ形成面を下にした
状態で、相対応するバンプ3とランド4が一致するよう
に半導体チップ1の位置を調整する。
【0028】この調整後、図4の矢印Eで示すように、
半導体チップ1を配線基板5方向に接近させる。そし
て、矢印Fで示すように、半導体チップ1の背面から各
バンプ3に対する圧力を25〜100g/バンプとなる
ように作用させることにより、図2に示す状態までバン
プ3にランド4を埋め込ませる。例えば、バンプ3の先
端が基板5に接触しない10μmの深さまで埋め込む場
合には、バンプ3が軟性材料であるため、約70g/バ
ンプの圧力で埋め込みできる。また、この埋め込み時に
は200g/バンプ以下の荷重であれば殆ど縦方向しか
変形せず、膨らみがほとんどないため、隣接するバンプ
3と接触することはない。これと同時に、封止材6が半
導体チップ1の外側にはみ出して上述した部分の全体を
覆う。
半導体チップ1を配線基板5方向に接近させる。そし
て、矢印Fで示すように、半導体チップ1の背面から各
バンプ3に対する圧力を25〜100g/バンプとなる
ように作用させることにより、図2に示す状態までバン
プ3にランド4を埋め込ませる。例えば、バンプ3の先
端が基板5に接触しない10μmの深さまで埋め込む場
合には、バンプ3が軟性材料であるため、約70g/バ
ンプの圧力で埋め込みできる。また、この埋め込み時に
は200g/バンプ以下の荷重であれば殆ど縦方向しか
変形せず、膨らみがほとんどないため、隣接するバンプ
3と接触することはない。これと同時に、封止材6が半
導体チップ1の外側にはみ出して上述した部分の全体を
覆う。
【0029】次に、半導体チップ1の背面から180〜
250℃の熱を5〜30sec作用させて封止材6を硬
化する。この硬化により封止材6が半導体チップ1の回
路面及び側面を配線基板5と接着する。また、この封止
によって半導体チップ1と配線基板5間の接着強度と半
導体チップ1の耐湿性とが向上する。
250℃の熱を5〜30sec作用させて封止材6を硬
化する。この硬化により封止材6が半導体チップ1の回
路面及び側面を配線基板5と接着する。また、この封止
によって半導体チップ1と配線基板5間の接着強度と半
導体チップ1の耐湿性とが向上する。
【0030】このような実施の形態によれば、相対応す
る配線基板5上のランド4より材質が軟らかく、且つ先
端部の面積が大きいバンプ3の先端部に、頂部4bの幅
が狭いランド4を加圧により埋め込ませて電気的に導通
させるため、配線基板5のランド4上に軟性材料を設け
る必要がなくなると共に、バンプのピッチと同等の微細
ピッチのフリップチップ実装を行うことができる。
る配線基板5上のランド4より材質が軟らかく、且つ先
端部の面積が大きいバンプ3の先端部に、頂部4bの幅
が狭いランド4を加圧により埋め込ませて電気的に導通
させるため、配線基板5のランド4上に軟性材料を設け
る必要がなくなると共に、バンプのピッチと同等の微細
ピッチのフリップチップ実装を行うことができる。
【0031】(実施の形態2)この実施の形態では、実
施の形態1と同様に台形断面のランド4を用いるが、寸
法が異なった台形となっている。すなわち、この実施の
形態のランド4は、厚さが実施の形態1のランドよりも
厚く、且つ37.5μm以下で、頂部4bの幅がバンプ
3の径よりも15μm以上小さな寸法とすると共に、底
部4aの幅もバンプ3の径よりも小さな寸法とするもの
である。従って、底部側の幅寸法がバンプの基端部の幅
寸法を越えない寸法に設定されることになる。具体的に
は、エッチファクタを1.5、ランド4の厚さを22.
5μm、ランド4の底部4aの幅を50μmに設定する
ことにより、ランド4の頂部4bの幅は20μmとな
る。従って、この実施の形態2のランド4は、実施の形
態1のランド4よりも頂部4bの幅が小さくなってい
る。
施の形態1と同様に台形断面のランド4を用いるが、寸
法が異なった台形となっている。すなわち、この実施の
形態のランド4は、厚さが実施の形態1のランドよりも
厚く、且つ37.5μm以下で、頂部4bの幅がバンプ
3の径よりも15μm以上小さな寸法とすると共に、底
部4aの幅もバンプ3の径よりも小さな寸法とするもの
である。従って、底部側の幅寸法がバンプの基端部の幅
寸法を越えない寸法に設定されることになる。具体的に
は、エッチファクタを1.5、ランド4の厚さを22.
5μm、ランド4の底部4aの幅を50μmに設定する
ことにより、ランド4の頂部4bの幅は20μmとな
る。従って、この実施の形態2のランド4は、実施の形
態1のランド4よりも頂部4bの幅が小さくなってい
る。
【0032】図6はランド4の頂部4bの幅の大きさを
変えた場合において、バンプ3へランド4を埋め込むと
きの圧力(荷重)とバンプ埋め込み量の関係を示した図
であり、特性曲線Gは頂部4bの幅が20μm、特性曲
線Hは頂部4bの幅が40μmのランドである。埋め込
み量を10μmとした場合、頂部4bの幅が20μmの
ランドでは、頂部4bの幅が40μmのランドに比べて
17g/バンプ小さな58g/バンプの加圧力で良く、
小さな圧力で目的の埋め込み量に達することができる。
変えた場合において、バンプ3へランド4を埋め込むと
きの圧力(荷重)とバンプ埋め込み量の関係を示した図
であり、特性曲線Gは頂部4bの幅が20μm、特性曲
線Hは頂部4bの幅が40μmのランドである。埋め込
み量を10μmとした場合、頂部4bの幅が20μmの
ランドでは、頂部4bの幅が40μmのランドに比べて
17g/バンプ小さな58g/バンプの加圧力で良く、
小さな圧力で目的の埋め込み量に達することができる。
【0033】このように、ランド頂部の幅を小さくする
ことにより、小さな圧力でランド4をバンプ3に埋め込
むことができる。このため、加圧に弱い半導体チップ1
のチップクラック不良の発生を防ぐことができると共
に、微細ピッチのフリップチップの実装が可能となる。
ことにより、小さな圧力でランド4をバンプ3に埋め込
むことができる。このため、加圧に弱い半導体チップ1
のチップクラック不良の発生を防ぐことができると共
に、微細ピッチのフリップチップの実装が可能となる。
【0034】また、実施の形態1とランド底部の幅が同
じであり、ランド頂部の幅を小さくすることによって、
実施の形態1よりランド厚を大きくすることできる。こ
れにより半導体チップ1と配線基板5との間隔が大きく
なるため、半導体チップ1の回路形成面に傷が付きにく
くなる。
じであり、ランド頂部の幅を小さくすることによって、
実施の形態1よりランド厚を大きくすることできる。こ
れにより半導体チップ1と配線基板5との間隔が大きく
なるため、半導体チップ1の回路形成面に傷が付きにく
くなる。
【0035】(実施の形態3)図7及び図8は実施の形
態3を示し、図7はフリップチップ接合部分を拡大した
断面図、図8は図7のフリップチップ接合部分の平面図
である。
態3を示し、図7はフリップチップ接合部分を拡大した
断面図、図8は図7のフリップチップ接合部分の平面図
である。
【0036】この実施の形態では、ランド7が3辺7
a、7b、7cからなる三角形断面となっている。この
ように断面構造を三角形にする場合は、実施の形態1に
おいて厚さを37.5μmにするか、または底部7cの
幅を30μmにすることにより可能である。この三角形
断面のランド7では、その厚さを実施の形態1と同一厚
さの12μmとした場合、底部7cの幅が実施の形態1
よりも小さくなる。
a、7b、7cからなる三角形断面となっている。この
ように断面構造を三角形にする場合は、実施の形態1に
おいて厚さを37.5μmにするか、または底部7cの
幅を30μmにすることにより可能である。この三角形
断面のランド7では、その厚さを実施の形態1と同一厚
さの12μmとした場合、底部7cの幅が実施の形態1
よりも小さくなる。
【0037】このような先細りの三角形断面のランド7
では、バンプ3に埋め込む加圧力を台形断面のランドよ
りもさらに小さくしても、目的の埋め込み量に到達する
ことができる。また、ランド7の底部の幅を小さくする
こともでき、加圧に弱い半導体半導体チップ1のチップ
クラック不良の発生をさらに確実に防止することができ
ると共に、さらに微細ピッチのフリップチップ実装が可
能となる。
では、バンプ3に埋め込む加圧力を台形断面のランドよ
りもさらに小さくしても、目的の埋め込み量に到達する
ことができる。また、ランド7の底部の幅を小さくする
こともでき、加圧に弱い半導体半導体チップ1のチップ
クラック不良の発生をさらに確実に防止することができ
ると共に、さらに微細ピッチのフリップチップ実装が可
能となる。
【0038】(実施の形態4)図9〜図12は発明の実
施の形態4を示す。図9及び図10におけるランド8
は、バンプ3との接続部8eでは平面的に円形、バンプ
との接続部以外の配線部8dでは四角形となっている。
そして、ランド8の全体は断面的には、頂部8bと底部
8aとが斜辺8cによって連結された台形となってい
る。このランド8の接続部8eの頂部8bは、バンプ3
の径よりも小さく、底部8aはバンプ3の径と略同等と
なっている。さらに、接続部8eの頂部8bは配線部8
dの頂部8bの幅よりも大きくなるように形成されてい
る。
施の形態4を示す。図9及び図10におけるランド8
は、バンプ3との接続部8eでは平面的に円形、バンプ
との接続部以外の配線部8dでは四角形となっている。
そして、ランド8の全体は断面的には、頂部8bと底部
8aとが斜辺8cによって連結された台形となってい
る。このランド8の接続部8eの頂部8bは、バンプ3
の径よりも小さく、底部8aはバンプ3の径と略同等と
なっている。さらに、接続部8eの頂部8bは配線部8
dの頂部8bの幅よりも大きくなるように形成されてい
る。
【0039】図11及び図12におけるランド9は平面
から見てT字形となっており、T字形の頭部がバンプ3
との接続部9e、脚部が配線部9dとなっている。ま
た、ランド9の全体は断面的には、頂部9b及び底部9
aが斜辺9cによって連結された台形となっている。さ
らに、接続部9eにおける頂部9bの幅はバンプ3の径
よりも小さくなっており、底部9aはバンプ3の径と略
同等となっている。また、接続部9eの頂部9bは配線
部9dの頂部9bの幅よりも大きくなっている。
から見てT字形となっており、T字形の頭部がバンプ3
との接続部9e、脚部が配線部9dとなっている。ま
た、ランド9の全体は断面的には、頂部9b及び底部9
aが斜辺9cによって連結された台形となっている。さ
らに、接続部9eにおける頂部9bの幅はバンプ3の径
よりも小さくなっており、底部9aはバンプ3の径と略
同等となっている。また、接続部9eの頂部9bは配線
部9dの頂部9bの幅よりも大きくなっている。
【0040】このような実施の形態では、図9及び図1
1に示すように、配線基板5上に実装された半導体チッ
プ1に対して、半導体チップ1の外周側面から力が加わ
った場合、即ち、配線部8d、9dの方向に対して平行
な力がランド8、9とバンプ3との接続部8e、9eに
加わった場合、配線部8d、9dの頂部8b、9b幅よ
りも接続部8e、9eの頂部8b、9bの幅が大きく、
この接続部8e、9eがバンプ3内に埋まっていること
により、平行な力に対して大きな抵抗力を有する。その
ため、バンプ3とランド8、9とが外れることがなくな
る。
1に示すように、配線基板5上に実装された半導体チッ
プ1に対して、半導体チップ1の外周側面から力が加わ
った場合、即ち、配線部8d、9dの方向に対して平行
な力がランド8、9とバンプ3との接続部8e、9eに
加わった場合、配線部8d、9dの頂部8b、9b幅よ
りも接続部8e、9eの頂部8b、9bの幅が大きく、
この接続部8e、9eがバンプ3内に埋まっていること
により、平行な力に対して大きな抵抗力を有する。その
ため、バンプ3とランド8、9とが外れることがなくな
る。
【0041】このような実施の形態によれば、ランド
8、9における接続部8e、9eがバンプ3内に埋まっ
ているため、配線方向と平行な力が加わっても位置ずれ
することがない。このため、その背面の対向する2辺の
みにバンプ3が並設してあるタイプの半導体チップ1を
実装した場合、配線基板5と半導体チップ1との位置ず
れ不良を防ぐことができる。
8、9における接続部8e、9eがバンプ3内に埋まっ
ているため、配線方向と平行な力が加わっても位置ずれ
することがない。このため、その背面の対向する2辺の
みにバンプ3が並設してあるタイプの半導体チップ1を
実装した場合、配線基板5と半導体チップ1との位置ず
れ不良を防ぐことができる。
【0042】
【発明の効果】以上説明したように、請求項1の発明に
よれば、頂部側が先細りする断面形状のランドを、ラン
ドよりも材質が軟らかいバンプに埋め込ませることによ
り電気的に接続するため、ランド上に軟性材料を設ける
必要がなく、しかもバンプのピッチと同等の微細ピッチ
で実装することができる。
よれば、頂部側が先細りする断面形状のランドを、ラン
ドよりも材質が軟らかいバンプに埋め込ませることによ
り電気的に接続するため、ランド上に軟性材料を設ける
必要がなく、しかもバンプのピッチと同等の微細ピッチ
で実装することができる。
【0043】請求項2の発明によれば、ランドを台形ま
たは三角形の断面形状とするため、小さな加圧力でバン
プに埋め込むことができ、半導体チップにチップクラッ
ク不良の発生が少ないと共に、バンプのピッチと同等の
微細ピッチで実装することができる。
たは三角形の断面形状とするため、小さな加圧力でバン
プに埋め込むことができ、半導体チップにチップクラッ
ク不良の発生が少ないと共に、バンプのピッチと同等の
微細ピッチで実装することができる。
【0044】請求項3の発明によれば、バンプに埋め込
まれるランドの頂部の平面形状が略円形またはT字形の
ため、配線方向と平行な力が加わってもバンプとランド
との位置ずれが生じにくくなり、位置ずれ不良を防止す
ることができる。
まれるランドの頂部の平面形状が略円形またはT字形の
ため、配線方向と平行な力が加わってもバンプとランド
との位置ずれが生じにくくなり、位置ずれ不良を防止す
ることができる。
【0045】請求項4の発明によれば、先細りしたラン
ドの頂部をランドよりも柔らかい材質のバンプの先端部
に埋め込むだけでランドとバンプとが接続されるため、
ランドとバンプとの電気的な接続領域が大きくなり、し
かも低コストとすることができる。
ドの頂部をランドよりも柔らかい材質のバンプの先端部
に埋め込むだけでランドとバンプとが接続されるため、
ランドとバンプとの電気的な接続領域が大きくなり、し
かも低コストとすることができる。
【0046】請求項5の発明によれば、ランドの底部側
の幅寸法がバンプの基端部の幅寸法を越えないため、ラ
ンドの幅寸法を大きく確保する必要がなく、ランドのピ
ッチを小さくすることができ、これによりランドをバン
プのピッチと同等とすることができる。
の幅寸法がバンプの基端部の幅寸法を越えないため、ラ
ンドの幅寸法を大きく確保する必要がなく、ランドのピ
ッチを小さくすることができ、これによりランドをバン
プのピッチと同等とすることができる。
【図1】本発明の実施の形態1における実装状態の断面
図である。
図である。
【図2】実施の形態1の実装部分を拡大した図3におけ
るA−A線断面図である。
るA−A線断面図である。
【図3】実施の形態1の実装部分の平面図である。
【図4】実施の形態1の実装を説明する断面図である。
【図5】実施の形態1の封止剤を配線基板に供給した状
態を示す平面図である。
態を示す平面図である。
【図6】ランドの頂部の幅を変更したときのランドの埋
め込み量と加圧荷重との関係を示す特性図である。
め込み量と加圧荷重との関係を示す特性図である。
【図7】実施の形態3の実装部分を拡大した図8のB−
B線断面図である。
B線断面図である。
【図8】実施の形態3の実装部分の平面図である。
【図9】実施の形態3の実装部分の平面図である。
【図10】図9のC−C線断面図である。
【図11】実施の形態3の別の実装部分の平面図であ
る。
る。
【図12】図11のD−D線断面図である。
【図13】従来のフリップチップ実装構造の断面図であ
る。
る。
1 半導体チップ 2 パッド 3 バンプ 4 ランド 5 配線基板 6 封止材
Claims (5)
- 【請求項1】 パッド上に形成したバンプを有する半導
体チップを、ランドを有する配線基板にフェースダウン
によって実装するフリップチップ実装方法において、 その頂部側が先細りの断面形状のランドを前記配線基板
に形成する一方、その材質がランドの材質と比較して軟
らかいバンプを前記パッド上に形成し、ランドの頂部を
バンプに埋め込ませることによりランドとバンプを電気
的に接続することを特徴とするフリップチップ実装方
法。 - 【請求項2】 前記ランドの断面形状を台形または三角
形とすることを特徴とする請求項1記載のフリップチッ
プ実装方法。 - 【請求項3】 前記ランドの断面形状が台形であり、前
記バンプに埋め込まれる頂部の平面形状が略円形または
T字形であることを特徴とする請求項1記載のフリップ
チップ実装方法。 - 【請求項4】 パッド上に形成したバンプを有する半導
体チップを、ランドを有する配線基板上にフェースダウ
ンで実装するフリップチップ実装構造において、 前記バンプはランドの材質よりも軟らかい材質であり、
前記ランドの断面形状が頂部側で先細りし、且つ頂部が
バンプの先端部の幅よりも小さく設定されており、前記
ランドの頂部がバンプの先端部に埋め込まれていること
を特徴とするフリップチップ実装構造。 - 【請求項5】 前記ランドの断面形状の底部側の幅寸法
が前記バンプの基端部の幅寸法を越えない寸法に設定さ
れていることを特徴とする請求項4記載のフリップチッ
プ実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5067798A JPH11251363A (ja) | 1998-03-03 | 1998-03-03 | フリップチップ実装方法及びフリップチップ実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5067798A JPH11251363A (ja) | 1998-03-03 | 1998-03-03 | フリップチップ実装方法及びフリップチップ実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11251363A true JPH11251363A (ja) | 1999-09-17 |
Family
ID=12865578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5067798A Withdrawn JPH11251363A (ja) | 1998-03-03 | 1998-03-03 | フリップチップ実装方法及びフリップチップ実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11251363A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001052317A1 (fr) * | 2000-01-14 | 2001-07-19 | Toray Engineering Co., Ltd. | Procede et dispositif de montage de puce |
JP2002299514A (ja) * | 2001-03-29 | 2002-10-11 | Kyocera Corp | 電子部品搭載用基板 |
EP1391922A2 (en) * | 2002-08-21 | 2004-02-25 | Seiko Epson Corporation | Semiconductor device mounting method, semiconductor device mounting structure, electro optical device, electro-optical device manufacturing method and electronic device |
US6897552B2 (en) | 2001-12-12 | 2005-05-24 | Kabushiki Kaisha Toshiba | Semiconductor device wherein chips are stacked to have a fine pitch structure |
JP2007035918A (ja) * | 2005-07-27 | 2007-02-08 | Denso Corp | 半導体素子の実装方法 |
US7304394B2 (en) | 2004-04-08 | 2007-12-04 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
JP2008027933A (ja) * | 2006-07-18 | 2008-02-07 | Sony Corp | 素子、素子の製造方法、基板、基板の製造方法、実装構造体、実装方法、発光ダイオードディスプレイ、発光ダイオードバックライトおよび電子機器 |
WO2008072510A1 (ja) * | 2006-12-15 | 2008-06-19 | Sharp Kabushiki Kaisha | 半導体装置 |
JP2009246337A (ja) * | 2008-03-28 | 2009-10-22 | Ultratera Corp | 半導体装置及びその製造方法 |
JP2010010586A (ja) * | 2008-06-30 | 2010-01-14 | Dainippon Printing Co Ltd | フリップ接続実装体、フリップ接続実装体の製造方法 |
JP2011114226A (ja) * | 2009-11-27 | 2011-06-09 | Nitto Denko Corp | 配線回路構造体およびそれを用いた半導体装置の製造方法 |
US7977805B2 (en) | 2004-11-11 | 2011-07-12 | Sharp Kabushiki Kaisha | Flexible wiring substrate, semiconductor device and electronic device using flexible wiring substrate, and fabricating method of flexible wiring substrate |
-
1998
- 1998-03-03 JP JP5067798A patent/JPH11251363A/ja not_active Withdrawn
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4768188B2 (ja) * | 2000-01-14 | 2011-09-07 | 東レエンジニアリング株式会社 | チップ実装方法および装置 |
WO2001052317A1 (fr) * | 2000-01-14 | 2001-07-19 | Toray Engineering Co., Ltd. | Procede et dispositif de montage de puce |
JP4623852B2 (ja) * | 2001-03-29 | 2011-02-02 | 京セラ株式会社 | 電子部品搭載用基板 |
JP2002299514A (ja) * | 2001-03-29 | 2002-10-11 | Kyocera Corp | 電子部品搭載用基板 |
US6897552B2 (en) | 2001-12-12 | 2005-05-24 | Kabushiki Kaisha Toshiba | Semiconductor device wherein chips are stacked to have a fine pitch structure |
KR100523495B1 (ko) * | 2001-12-12 | 2005-10-25 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
EP1391922A2 (en) * | 2002-08-21 | 2004-02-25 | Seiko Epson Corporation | Semiconductor device mounting method, semiconductor device mounting structure, electro optical device, electro-optical device manufacturing method and electronic device |
EP1391922A3 (en) * | 2002-08-21 | 2006-04-19 | Seiko Epson Corporation | Semiconductor device mounting method, semiconductor device mounting structure, electro optical device, electro-optical device manufacturing method and electronic device |
US7180196B2 (en) | 2002-08-21 | 2007-02-20 | Seiko Epson Corporation | Semiconductor device mounting method, semiconductor device mounting structure, electro-optical device, electro-optical device manufacturing method and electronic device |
US7304394B2 (en) | 2004-04-08 | 2007-12-04 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
US7977805B2 (en) | 2004-11-11 | 2011-07-12 | Sharp Kabushiki Kaisha | Flexible wiring substrate, semiconductor device and electronic device using flexible wiring substrate, and fabricating method of flexible wiring substrate |
JP2007035918A (ja) * | 2005-07-27 | 2007-02-08 | Denso Corp | 半導体素子の実装方法 |
JP2008027933A (ja) * | 2006-07-18 | 2008-02-07 | Sony Corp | 素子、素子の製造方法、基板、基板の製造方法、実装構造体、実装方法、発光ダイオードディスプレイ、発光ダイオードバックライトおよび電子機器 |
US8232640B2 (en) | 2006-07-18 | 2012-07-31 | Sony Corporation | Device, method of manufacturing device, board, method of manufacturing board, mounting structure, mounting method, LED display, LED backlight and electronic device |
WO2008072510A1 (ja) * | 2006-12-15 | 2008-06-19 | Sharp Kabushiki Kaisha | 半導体装置 |
JP2009246337A (ja) * | 2008-03-28 | 2009-10-22 | Ultratera Corp | 半導体装置及びその製造方法 |
JP2010010586A (ja) * | 2008-06-30 | 2010-01-14 | Dainippon Printing Co Ltd | フリップ接続実装体、フリップ接続実装体の製造方法 |
JP2011114226A (ja) * | 2009-11-27 | 2011-06-09 | Nitto Denko Corp | 配線回路構造体およびそれを用いた半導体装置の製造方法 |
CN102130093A (zh) * | 2009-11-27 | 2011-07-20 | 日东电工株式会社 | 布线电路结构体及使用该结构体的半导体装置的制造方法 |
CN102130093B (zh) * | 2009-11-27 | 2016-01-20 | 日东电工株式会社 | 布线电路结构体及使用该结构体的半导体装置的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
US5886399A (en) | Lead frame and integrated circuit package | |
US7728429B2 (en) | Semiconductor device having recessed connector portions | |
US7911804B2 (en) | Circuit board and method of manufacturing same | |
KR20050098694A (ko) | 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지및 제조방법 | |
US7755203B2 (en) | Circuit substrate and semiconductor device | |
US7427558B2 (en) | Method of forming solder ball, and fabricating method and structure of semiconductor package using the same | |
JP2000269369A (ja) | 半導体装置 | |
KR101571075B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JPH11251363A (ja) | フリップチップ実装方法及びフリップチップ実装構造 | |
US20130334684A1 (en) | Substrate structure and package structure | |
US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
US7088007B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
US6074898A (en) | Lead frame and integrated circuit package | |
JP4171492B2 (ja) | 半導体装置およびその製造方法 | |
JPH0432541B2 (ja) | ||
JP2010118522A (ja) | 半導体装置および半導体装置の製造方法 | |
US20030173108A1 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic equipment | |
JP3878436B2 (ja) | 配線基板および半導体装置 | |
JP2000068328A (ja) | フリップチップ実装用配線基板 | |
JP3582513B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2000164761A (ja) | 半導体装置および製造方法 | |
JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
JP4737995B2 (ja) | 半導体装置 | |
JP2928822B2 (ja) | 半導体装置およびその接続方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |