JPH11251353A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11251353A JPH11251353A JP5053098A JP5053098A JPH11251353A JP H11251353 A JPH11251353 A JP H11251353A JP 5053098 A JP5053098 A JP 5053098A JP 5053098 A JP5053098 A JP 5053098A JP H11251353 A JPH11251353 A JP H11251353A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- hole
- circuit board
- polyimide
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半田ボールなどの金属ボールの括れが発生す
る箇所での、絶縁部材のスルーホールに簡単な加工上の
工夫を施し、これによって、熱応力ストレスによる金属
ボールのクラック、破断などを回避できるようにした半
導体装置およびその製造方法を提供する。 【解決手段】 絶縁部材と、前記絶縁部材の片面に配置
された半導体チップと、前記片面に配置され且つ前記半
導体チップと接合する配線パターンと、前記絶縁部材に
設けられたスルーホールと、前記半導体チップ及び前記
配線パターンを封止する封止材を有する半導体装置にお
いて、前記片面の反対面における前記スルーホールの開
口径は前記片面における開口径よりも大きいことを特徴
とする。
る箇所での、絶縁部材のスルーホールに簡単な加工上の
工夫を施し、これによって、熱応力ストレスによる金属
ボールのクラック、破断などを回避できるようにした半
導体装置およびその製造方法を提供する。 【解決手段】 絶縁部材と、前記絶縁部材の片面に配置
された半導体チップと、前記片面に配置され且つ前記半
導体チップと接合する配線パターンと、前記絶縁部材に
設けられたスルーホールと、前記半導体チップ及び前記
配線パターンを封止する封止材を有する半導体装置にお
いて、前記片面の反対面における前記スルーホールの開
口径は前記片面における開口径よりも大きいことを特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、スルーホールにテ
ーパーを設けた半導体装置およびその製造方法に関す
る。
ーパーを設けた半導体装置およびその製造方法に関す
る。
【０００２】
【従来の技術】従来、半導体素子を回路基板に電気的に
接合することにより構成される半導体装置のパッケージ
としては、ＱＦＰ（ Quad Flat Package ）、ＴＣＰ（
TapeCarrier Package ）、ＢＧＡ（ Ball Grid Array
）、ＣＳＰ（ Chip Scale orSize Package ）、ＣＣＢ
（ Controlled Collapsed Bonding）などが既に知られ
ている。この中でも、最近、多ピン化、小型化が進ん
で、注目されているものはＢＧＡ、ＣＳＰ、ＣＣＢであ
る。
接合することにより構成される半導体装置のパッケージ
としては、ＱＦＰ（ Quad Flat Package ）、ＴＣＰ（
TapeCarrier Package ）、ＢＧＡ（ Ball Grid Array
）、ＣＳＰ（ Chip Scale orSize Package ）、ＣＣＢ
（ Controlled Collapsed Bonding）などが既に知られ
ている。この中でも、最近、多ピン化、小型化が進ん
で、注目されているものはＢＧＡ、ＣＳＰ、ＣＣＢであ
る。
【０００３】ＢＧＡによる方法は、米国特許第５，２３
９，１９８号、米国特許第５，２８５，３５２号、米国
特許第５，３８１，３０７号、米国特許第５，３９７，
９２１号などに記載されている。このＢＧＡに関する標
準化はＪＥＤＥＣ、ＥＩＡＪで行われている。これらの
代表例を、図３および図４を参照して、具体的に説明す
る。なお、図３の（ａ）はＢＧＡの断面図であり、同じ
く、（ｂ）はＢＧＡを回路基板に接合した状態の断面図
であり、図４は図３の（ｂ）に用いた回路基板を示して
いる。
９，１９８号、米国特許第５，２８５，３５２号、米国
特許第５，３８１，３０７号、米国特許第５，３９７，
９２１号などに記載されている。このＢＧＡに関する標
準化はＪＥＤＥＣ、ＥＩＡＪで行われている。これらの
代表例を、図３および図４を参照して、具体的に説明す
る。なお、図３の（ａ）はＢＧＡの断面図であり、同じ
く、（ｂ）はＢＧＡを回路基板に接合した状態の断面図
であり、図４は図３の（ｂ）に用いた回路基板を示して
いる。
【０００４】先ず、図３の（ａ）に示すように、回路基
板１０１上にＩＣチップ１０２をダイボンディング、ワ
イヤボンディングし、これを樹脂などで覆うように封止
するが、ＩＣチップ１０２の搭載面とは反対側の、回路
基板１０１の面にある電極部１０３には、金属ボール、
具体的には、半田ボール１０４を接合し、符号１０５で
示すような半導体素子（ＢＧＡ）を組み立てる。この場
合の回路基板１０１の電極部１０３のピッチは１．２７
ｍｍである。
板１０１上にＩＣチップ１０２をダイボンディング、ワ
イヤボンディングし、これを樹脂などで覆うように封止
するが、ＩＣチップ１０２の搭載面とは反対側の、回路
基板１０１の面にある電極部１０３には、金属ボール、
具体的には、半田ボール１０４を接合し、符号１０５で
示すような半導体素子（ＢＧＡ）を組み立てる。この場
合の回路基板１０１の電極部１０３のピッチは１．２７
ｍｍである。
【０００５】次に、半導体装置（ＢＧＡ）１０５の電極
部１０３と対応して、電極部１０６が位置する回路基板
１０７を用意する。なお、図４には、電極部１０６側か
ら拡大して見た回路基板１０７を示す。この電極部１０
６のピッチも１．２７ｍｍである。この事例の回路基板
１０７では、１０×１０個の電極部１０６を有し、外周
２列は、表面に配線パターンがあるが、その他の電極部
は、スルーホール（図示せず）を通して、内層あるいは
裏層の表面に対して導通するように臨んでおり、電極部
１０６以外は半田レジストで絶縁されている。
部１０３と対応して、電極部１０６が位置する回路基板
１０７を用意する。なお、図４には、電極部１０６側か
ら拡大して見た回路基板１０７を示す。この電極部１０
６のピッチも１．２７ｍｍである。この事例の回路基板
１０７では、１０×１０個の電極部１０６を有し、外周
２列は、表面に配線パターンがあるが、その他の電極部
は、スルーホール（図示せず）を通して、内層あるいは
裏層の表面に対して導通するように臨んでおり、電極部
１０６以外は半田レジストで絶縁されている。
【０００６】次に、回路基板１０７の電極部１０６上
に、所望のクリーム半田を塗布し、回路基板１０７の電
極１０６と半導体装置１０５の電極１０３とを相対向す
るように位置決めして、融着手段で、半田付けを行う。
図３の（ｂ）は、半田付け後の断面を示す。
に、所望のクリーム半田を塗布し、回路基板１０７の電
極１０６と半導体装置１０５の電極１０３とを相対向す
るように位置決めして、融着手段で、半田付けを行う。
図３の（ｂ）は、半田付け後の断面を示す。
【０００７】ＣＳＰによる方法は、米国特許第５，３４
６，８６１号、米国特許第５，５９２，０２５号などに
記載されている。また、月刊誌［ Semiconductor World
］1995. 5. PP103-131 の特集「本流となるのはＣＳ
Ｐかベアチップか」に、各社のＣＳＰが紹介されてい
る。
６，８６１号、米国特許第５，５９２，０２５号などに
記載されている。また、月刊誌［ Semiconductor World
］1995. 5. PP103-131 の特集「本流となるのはＣＳ
Ｐかベアチップか」に、各社のＣＳＰが紹介されてい
る。
【０００８】次に、ＣＳＰによる方法を、図５の（ａ）
および（ｂ）を参照して説明する。図５の（ａ）はＣＳ
Ｐの断面図であり、（ｂ）はＣＳＰを回路基板に接合し
た断面図である。ここで、フレキシブル回路基板１１３
を構成するのに、銅箔１１１（部分的に表面に金メッキ
が施こされている）の裏面にポリイミド層１１２をラミ
ネートし、これに開口を形成するが、また、ポリイミド
層１１２とは反対側の、銅箔１１１の表面に絶縁処理１
１４を施している。フレキシブル回路基板１１３上で
は、その絶縁処理１１４側にＩＣチップ１１５をダイボ
ンディング、ワイヤボンディングし、これを樹脂などで
覆うように封止する。
および（ｂ）を参照して説明する。図５の（ａ）はＣＳ
Ｐの断面図であり、（ｂ）はＣＳＰを回路基板に接合し
た断面図である。ここで、フレキシブル回路基板１１３
を構成するのに、銅箔１１１（部分的に表面に金メッキ
が施こされている）の裏面にポリイミド層１１２をラミ
ネートし、これに開口を形成するが、また、ポリイミド
層１１２とは反対側の、銅箔１１１の表面に絶縁処理１
１４を施している。フレキシブル回路基板１１３上で
は、その絶縁処理１１４側にＩＣチップ１１５をダイボ
ンディング、ワイヤボンディングし、これを樹脂などで
覆うように封止する。
【０００９】その後、レジストにて形成された、ポリイ
ミド層１１２の開口に臨んでいる銅箔１１１の電極部１
１６にクリーム半田を印刷し、ここに半田ボール１１７
を搭載した後、リフローして、クリーム半田、半田ボー
ルを溶融させることで、半田ボール１１７を銅箔１１１
に接合させ、これによって、図５の（ａ）に示すような
半導体装置（ＣＳＰ）１１８を形成する。なお、この電
極部１１６のピッチは０．８ｍｍであって、２５ｐｉｎ
のＣＳＰを構成している。
ミド層１１２の開口に臨んでいる銅箔１１１の電極部１
１６にクリーム半田を印刷し、ここに半田ボール１１７
を搭載した後、リフローして、クリーム半田、半田ボー
ルを溶融させることで、半田ボール１１７を銅箔１１１
に接合させ、これによって、図５の（ａ）に示すような
半導体装置（ＣＳＰ）１１８を形成する。なお、この電
極部１１６のピッチは０．８ｍｍであって、２５ｐｉｎ
のＣＳＰを構成している。
【００１０】一方、同じく、０．８ｍｍピッチで、２５
ｐｉｎの電極部１２０を有する回路基板１２１を用意す
る。そして、クリーム半田を電極部１２０上に印刷し、
電極部１２０とＣＳＰ１１８の電極部１１６とを相対す
るように位置決めし、その後にリフローで、ＣＳＰ１１
８の半田ボール１１７を、電極部１２０に接合する。こ
の接合された状態が図５の（ｂ）に示されている。
ｐｉｎの電極部１２０を有する回路基板１２１を用意す
る。そして、クリーム半田を電極部１２０上に印刷し、
電極部１２０とＣＳＰ１１８の電極部１１６とを相対す
るように位置決めし、その後にリフローで、ＣＳＰ１１
８の半田ボール１１７を、電極部１２０に接合する。こ
の接合された状態が図５の（ｂ）に示されている。
【００１１】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置であるＢＧＡ、ＣＳＰを、半田ボールを
介して、回路基板の電極部へ接合することによって得ら
れる半導体装置の接合構造に関しては、次のような問題
点がある。
来の半導体装置であるＢＧＡ、ＣＳＰを、半田ボールを
介して、回路基板の電極部へ接合することによって得ら
れる半導体装置の接合構造に関しては、次のような問題
点がある。
【００１２】１）ＢＧＡによる方法の場合 図３の（ａ）および（ｂ）で説明すると、半導体装置
（ＢＧＡ）１０５は、複合材料で、即ち、熱膨張係数が
異なる材料の複合で構成されており、各熱膨張係数は、
シリコンで構成されるＩＣチップ１０２で、２〜３ｐｐ
ｍ／℃であり、ＢＴレジンとガラスで構成されている回
路基板１０１で、１３〜１７ｐｐｍ／℃程度であり、ま
た、封止材１０８はＩＣチップ１０２の熱膨張係数に近
くなるように、合成樹脂にＳｉＯ2 などのフィラーを含
有させてある。
（ＢＧＡ）１０５は、複合材料で、即ち、熱膨張係数が
異なる材料の複合で構成されており、各熱膨張係数は、
シリコンで構成されるＩＣチップ１０２で、２〜３ｐｐ
ｍ／℃であり、ＢＴレジンとガラスで構成されている回
路基板１０１で、１３〜１７ｐｐｍ／℃程度であり、ま
た、封止材１０８はＩＣチップ１０２の熱膨張係数に近
くなるように、合成樹脂にＳｉＯ2 などのフィラーを含
有させてある。
【００１３】従って、半導体装置（ＢＧＡ）１０５の回
路基板１０１側の全体としての熱膨張係数は、本来の回
路基板１０１の材料の熱膨張係数とは異っている。例え
ば、ＮＥＭＡ規格のＦＲ−４の回路基板１０７の熱膨張
係数は１３〜１７ｐｐｍ／℃程度であるから、半導体装
置（ＢＧＡ）１０５を、半田ボールを介して、回路基板
１０７の電極部に接合してなる接合体（パッケージ）
を、ヒートサイクル試験にかけると、その半田接合部
に、可成りの熱応力ストレスを受けることになる。即
ち、熱応力ストレスは、回路基板の中心部の半田接合部
よりも、周辺部の半田接合部に大きくかかる。
路基板１０１側の全体としての熱膨張係数は、本来の回
路基板１０１の材料の熱膨張係数とは異っている。例え
ば、ＮＥＭＡ規格のＦＲ−４の回路基板１０７の熱膨張
係数は１３〜１７ｐｐｍ／℃程度であるから、半導体装
置（ＢＧＡ）１０５を、半田ボールを介して、回路基板
１０７の電極部に接合してなる接合体（パッケージ）
を、ヒートサイクル試験にかけると、その半田接合部
に、可成りの熱応力ストレスを受けることになる。即
ち、熱応力ストレスは、回路基板の中心部の半田接合部
よりも、周辺部の半田接合部に大きくかかる。
【００１４】これを式で表すと Δｌ＝Ｌ×Δα×
ΔＴ （ここで、Δｌは伸び、Ｌは中立点または拘束点からの
距離、Δαは熱膨張係数差、ΔＴは温度差である）。
ΔＴ （ここで、Δｌは伸び、Ｌは中立点または拘束点からの
距離、Δαは熱膨張係数差、ΔＴは温度差である）。
【００１５】また、半田ボール１０４の形状は、半田
量、半導体装置（ＢＧＡ）１０５の重量によっても異な
るが、概して、樽状になっている。更に、レジストにて
形成された電極部１０３の開口の形状は、半田ボールの
方向に向けてストレート（角度＝０度）であり、このた
め、図３の（ｂ）に示すように、電極部１０３の接合面
よりも、半田ボール側の上部くびれ１０９や、電極部１
０６の接合面近傍の下部１１０に熱応力ストレスが集中
し、クラックが生じたり、最悪の場合には、破断するこ
とになる。つまり、接合寿命が短くなり、市場でのトラ
ブルの原因となった。特に、上部くびれ１０９は、電極
部の開口に位置し、その開口縁に当たるので、これによ
って、回路基板の面に沿って、せん断応力が集中し易
い。
量、半導体装置（ＢＧＡ）１０５の重量によっても異な
るが、概して、樽状になっている。更に、レジストにて
形成された電極部１０３の開口の形状は、半田ボールの
方向に向けてストレート（角度＝０度）であり、このた
め、図３の（ｂ）に示すように、電極部１０３の接合面
よりも、半田ボール側の上部くびれ１０９や、電極部１
０６の接合面近傍の下部１１０に熱応力ストレスが集中
し、クラックが生じたり、最悪の場合には、破断するこ
とになる。つまり、接合寿命が短くなり、市場でのトラ
ブルの原因となった。特に、上部くびれ１０９は、電極
部の開口に位置し、その開口縁に当たるので、これによ
って、回路基板の面に沿って、せん断応力が集中し易
い。
【００１６】２）ＣＳＰによる方法の場合 図５の（ａ）および（ｂ）で説明すると、ＣＳＰによる
方法は、上述のＢＧＡよりも顕著となる。その第一点
は、半導体装置（ＢＧＡ）１０５の場合よりも、半導体
装置（ＣＳＰ）１１８の方が、シリコンＩＣチップ１１
５の熱膨張係数に近づくことである。即ち、ＣＳＰ１１
８は、ＢＧＡ１０５よりも外形寸法が小さくて、シリコ
ンＩＣチップ１１５の大きさに近くなる。また、ＣＳＰ
１１８の回路基板１１３もＢＧＡ１０５の回路基板１０
１よりも薄くなる傾向がある。
方法は、上述のＢＧＡよりも顕著となる。その第一点
は、半導体装置（ＢＧＡ）１０５の場合よりも、半導体
装置（ＣＳＰ）１１８の方が、シリコンＩＣチップ１１
５の熱膨張係数に近づくことである。即ち、ＣＳＰ１１
８は、ＢＧＡ１０５よりも外形寸法が小さくて、シリコ
ンＩＣチップ１１５の大きさに近くなる。また、ＣＳＰ
１１８の回路基板１１３もＢＧＡ１０５の回路基板１０
１よりも薄くなる傾向がある。
【００１７】また、その第二点は、ＢＧＡ１０５のボー
ルピッチよりもＣＳＰ１１８のボールピッチが小さいた
め、ＢＧＡ１０５の電極１０３の面積よりも、ＣＳＰ１
１８の電極１１６の面積が小さく、従って、ボール径も
小さくて、接合強度が弱くなることである。即ち、ＢＧ
Ａ１０５のボールピッチは、ＪＥＤＥＣ、ＥＩＡＪで述
べられているように、１ｍｍ、１．２７ｍｍ、１．５ｍ
ｍとなっているけれども、ＣＳＰ１１８のピッチは１ｍ
ｍよりも小さい（電極部の直径は、概略、配列ピッチの
１／２の径である故に、電極面積が小さい）ので、従っ
て、接合強度も弱くなる。
ルピッチよりもＣＳＰ１１８のボールピッチが小さいた
め、ＢＧＡ１０５の電極１０３の面積よりも、ＣＳＰ１
１８の電極１１６の面積が小さく、従って、ボール径も
小さくて、接合強度が弱くなることである。即ち、ＢＧ
Ａ１０５のボールピッチは、ＪＥＤＥＣ、ＥＩＡＪで述
べられているように、１ｍｍ、１．２７ｍｍ、１．５ｍ
ｍとなっているけれども、ＣＳＰ１１８のピッチは１ｍ
ｍよりも小さい（電極部の直径は、概略、配列ピッチの
１／２の径である故に、電極面積が小さい）ので、従っ
て、接合強度も弱くなる。
【００１８】更に、小径の穴明け作業となると、レーザ
を用いることが多くなり、電極部の開口もストレート
（テーパ角度が０度）にならざるを得ない。また、ポリ
イミド１１２と半田とは、相互接着性がないために、電
極部の開口内での、半田ボール１１７の部分１１９は、
くびれて、凹形状となる。従って、半田ボール１１７の
上部くびれ１２２と下部１２３に対して熱応力ストレス
が集中し、クラックが生じたり、最悪の場合、破断にな
ることがある。
を用いることが多くなり、電極部の開口もストレート
（テーパ角度が０度）にならざるを得ない。また、ポリ
イミド１１２と半田とは、相互接着性がないために、電
極部の開口内での、半田ボール１１７の部分１１９は、
くびれて、凹形状となる。従って、半田ボール１１７の
上部くびれ１２２と下部１２３に対して熱応力ストレス
が集中し、クラックが生じたり、最悪の場合、破断にな
ることがある。
【００１９】これらの問題点を回避する策として、回路
基板１１３と回路基板１２１との間で、半田ボール１１
７相互の空隙に、アンダーフィル材として、樹脂を注入
し、半田ボール１１７にかかる熱応力ストレスを分散さ
せる方法が提唱されたが、樹脂の硬化後に、半導体装置
（ＣＳＰ）１１８を交換する、つまり、リペアーするこ
とが難しくなる。
基板１１３と回路基板１２１との間で、半田ボール１１
７相互の空隙に、アンダーフィル材として、樹脂を注入
し、半田ボール１１７にかかる熱応力ストレスを分散さ
せる方法が提唱されたが、樹脂の硬化後に、半導体装置
（ＣＳＰ）１１８を交換する、つまり、リペアーするこ
とが難しくなる。
【００２０】本発明は、上記事情に基づいてなされたも
ので、半田ボールなどの金属ボールの括れが発生する箇
所での、絶縁部材のスルーホールに簡単な加工上の工夫
を施し、これによって、熱応力ストレスによる金属ボー
ルのクラック、破断などを回避できるようにした半導体
装置およびその製造方法を提供することを目的とする。
ので、半田ボールなどの金属ボールの括れが発生する箇
所での、絶縁部材のスルーホールに簡単な加工上の工夫
を施し、これによって、熱応力ストレスによる金属ボー
ルのクラック、破断などを回避できるようにした半導体
装置およびその製造方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】この目的の実現のため、
本発明では、絶縁部材と、前記絶縁部材の片面に配置さ
れた半導体チップと、前記片面に配置され且つ前記半導
体チップと接合する配線パターンと、前記絶縁部材に設
けられたスルーホールと、前記半導体チップ及び前記配
線パターンを封止する封止材を有する半導体装置におい
て、前記片面の反対面における前記スルーホールの開口
径は前記片面における開口径よりも大きいことを特徴と
する。
本発明では、絶縁部材と、前記絶縁部材の片面に配置さ
れた半導体チップと、前記片面に配置され且つ前記半導
体チップと接合する配線パターンと、前記絶縁部材に設
けられたスルーホールと、前記半導体チップ及び前記配
線パターンを封止する封止材を有する半導体装置におい
て、前記片面の反対面における前記スルーホールの開口
径は前記片面における開口径よりも大きいことを特徴と
する。
【００２２】また、本発明では、半導体装置の製造方法
において、絶縁部材の片面に配線パターンと半導体チッ
プとを配置する工程と、前記配線パターンと前記半導体
チップとを接合する工程と、前記片面と反対の面におけ
る開口径が前記片面における開口径よりも大きくなるよ
うに前記絶縁部材にスルーホールを設ける工程と、前記
絶縁部材の前記片面と前記半導体チップと前記配線パタ
ーンとを封止材で封止する工程とを有することを特徴と
する。
において、絶縁部材の片面に配線パターンと半導体チッ
プとを配置する工程と、前記配線パターンと前記半導体
チップとを接合する工程と、前記片面と反対の面におけ
る開口径が前記片面における開口径よりも大きくなるよ
うに前記絶縁部材にスルーホールを設ける工程と、前記
絶縁部材の前記片面と前記半導体チップと前記配線パタ
ーンとを封止材で封止する工程とを有することを特徴と
する。
【００２３】従って、半導体装置およびその接合構造に
おいて、アンダーフィルなしでも、耐クラック性が良
く、接合寿命が十分に得られるという効果を奏する。
おいて、アンダーフィルなしでも、耐クラック性が良
く、接合寿命が十分に得られるという効果を奏する。
【００２４】
【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１の実施の形態を図１を参照して具体的に説明す
る。図１の（ａ）は、本発明の半導体装置（ＣＳＰ）の
断面図である。該半導体装置２０９は、フレキシブル回
路基板２０１と、フレキシブル回路基板２０１の片側面
にマウントされたＩＣ（半導体）チップ２０６と、フレ
キシブル回路基板を構成する配線パターンである銅箔２
０２とＩＣチップ２０６とを電気的に接続するボンディ
ングワイヤ２１３と、該ＩＣチップ２０６をマウントす
るフレキシブル回路基板２０１の片側面をＩＣチップご
とに封止する封止材２０７とから構成されている。
明の第１の実施の形態を図１を参照して具体的に説明す
る。図１の（ａ）は、本発明の半導体装置（ＣＳＰ）の
断面図である。該半導体装置２０９は、フレキシブル回
路基板２０１と、フレキシブル回路基板２０１の片側面
にマウントされたＩＣ（半導体）チップ２０６と、フレ
キシブル回路基板を構成する配線パターンである銅箔２
０２とＩＣチップ２０６とを電気的に接続するボンディ
ングワイヤ２１３と、該ＩＣチップ２０６をマウントす
るフレキシブル回路基板２０１の片側面をＩＣチップご
とに封止する封止材２０７とから構成されている。
【００２５】またフレキシブル回路基板２０１は、導電
性の回路パターンである銅箔２０２と絶縁部材であるポ
リイミド２０３とから構成されている。ポリイミドの膜
厚は６０μｍである。また、ポリイミド２０３は銅箔２
０２側では狭く、反対側に向かって広くなるテーパー上
のスルーホール２１４が設けられている。この時、スル
ーホール２１４の側壁部と銅箔２０２を保持するポリイ
ミド２０３の面との間の角度θは６０゜である。またポ
リイミド２０３のスルーホール２１４における銅箔２０
２は電極部２０５として半田ボール２０８と電気的に接
合している。この時の銅箔２０２の膜厚は１８μｍであ
る。半田ボール２０８はフレキシブル回路基板２０１か
ら突出した略球形状でかつスルーホール２１４内でスル
ーホール２１４のテーパー形状にならい、そして電極部
２０５と電気的に接合されている。
性の回路パターンである銅箔２０２と絶縁部材であるポ
リイミド２０３とから構成されている。ポリイミドの膜
厚は６０μｍである。また、ポリイミド２０３は銅箔２
０２側では狭く、反対側に向かって広くなるテーパー上
のスルーホール２１４が設けられている。この時、スル
ーホール２１４の側壁部と銅箔２０２を保持するポリイ
ミド２０３の面との間の角度θは６０゜である。またポ
リイミド２０３のスルーホール２１４における銅箔２０
２は電極部２０５として半田ボール２０８と電気的に接
合している。この時の銅箔２０２の膜厚は１８μｍであ
る。半田ボール２０８はフレキシブル回路基板２０１か
ら突出した略球形状でかつスルーホール２１４内でスル
ーホール２１４のテーパー形状にならい、そして電極部
２０５と電気的に接合されている。
【００２６】また、（ｂ）は、その半導体装置を回路基
板２１０に接合した断面図である。マザーボードである
回路基板２１０は片側面に電極部２１１を有している。
図１の（ａ）を用いて説明した本発明の半導体装置２０
９は回路基板２１０と半田ボール２０８を介して接合す
る。半田ボール２０８は回路基板２１０の電極部２１１
と電気的に接合される。また半導体装置２０９と対向す
る回路基板２１０の面は半田レジスト２１２によって覆
われている。ここで、先ず、図１の（ａ）に示す半導体
装置（ＣＳＰ）２０９の製法から説明する。
板２１０に接合した断面図である。マザーボードである
回路基板２１０は片側面に電極部２１１を有している。
図１の（ａ）を用いて説明した本発明の半導体装置２０
９は回路基板２１０と半田ボール２０８を介して接合す
る。半田ボール２０８は回路基板２１０の電極部２１１
と電気的に接合される。また半導体装置２０９と対向す
る回路基板２１０の面は半田レジスト２１２によって覆
われている。ここで、先ず、図１の（ａ）に示す半導体
装置（ＣＳＰ）２０９の製法から説明する。
【００２７】フレキシブル回路基板２０１は、厚さ：１
８μｍの銅箔２０２と、厚さ：６０μｍのポリイミド２
０３とをラミネートしたものを準備し、その銅箔２０２
をエッチングした後に、銅箔２０２上にＮｉメッキある
いはＡｕメッキを施す。その後、絶縁層２０４を設け
る。次に、配線パターンである銅箔２０２の裏面で、Ｃ
Ｏ2 レーザを用いて、ポリイミド２０３に、直径：ａ＝
０．４ｍｍで、ストレートに穴明けし、銅箔２０２を露
出させ、電極部２０５とする。
８μｍの銅箔２０２と、厚さ：６０μｍのポリイミド２
０３とをラミネートしたものを準備し、その銅箔２０２
をエッチングした後に、銅箔２０２上にＮｉメッキある
いはＡｕメッキを施す。その後、絶縁層２０４を設け
る。次に、配線パターンである銅箔２０２の裏面で、Ｃ
Ｏ2 レーザを用いて、ポリイミド２０３に、直径：ａ＝
０．４ｍｍで、ストレートに穴明けし、銅箔２０２を露
出させ、電極部２０５とする。
【００２８】その後、除々に、レーザの出力を下げ、あ
るいは、照射時間を短くして、順次に、０．４３ｍｍの
直径で、０．４５の直径で、また、最終的にｂ＝０．４
７ｍｍの直径で、段々に下向きのテーパを、例えば、約
３０度のテーパー角で穴明け加工し、開口の内周壁を形
成する。なお、ここでの電極部２０５の配列ピッチは
０．８ｍｍ、そのピン数は２５ｐｉｎである。
るいは、照射時間を短くして、順次に、０．４３ｍｍの
直径で、０．４５の直径で、また、最終的にｂ＝０．４
７ｍｍの直径で、段々に下向きのテーパを、例えば、約
３０度のテーパー角で穴明け加工し、開口の内周壁を形
成する。なお、ここでの電極部２０５の配列ピッチは
０．８ｍｍ、そのピン数は２５ｐｉｎである。
【００２９】このような構成のフレキシブル回路基板２
０１を用い、ＩＣチップ２０６をダイボンディング、ワ
イヤボンディングした後、フィラー入りエポキシ樹脂な
どの封止材２０７で、回路基板２０１の表面をトランス
ファーモールドする。その後に、回路基板２０１の裏面
の電極部２０５上にクリーム半田を印刷し、その後に直
径：０．４５ｍｍの半田塊を当該電極部２０５に搭載し
て、リフローで、半田を溶融させ、半田ボール２０８と
して、半導体装置（ＣＳＰ）２０９を構成するのであ
る。
０１を用い、ＩＣチップ２０６をダイボンディング、ワ
イヤボンディングした後、フィラー入りエポキシ樹脂な
どの封止材２０７で、回路基板２０１の表面をトランス
ファーモールドする。その後に、回路基板２０１の裏面
の電極部２０５上にクリーム半田を印刷し、その後に直
径：０．４５ｍｍの半田塊を当該電極部２０５に搭載し
て、リフローで、半田を溶融させ、半田ボール２０８と
して、半導体装置（ＣＳＰ）２０９を構成するのであ
る。
【００３０】次に、上述の半導体装置（ＣＳＰ９２０９
を、別に用意した回路基板２１０に接合するプロセスに
ついて、図１の（ｂ）を用いて説明する。ここでは、Ｃ
ＳＰ２０９の電極部２０５に対応した回路基板２１０上
の位置に、電極部２１１を設けている。この回路基板２
１０の電極部２１１の配列ピッチは０．８ｍｍ、そのピ
ン数は２５である。電極部２１１は、銅箔の一部が露出
した部分であり、その表面には、耐熱プリフラックスが
塗布されており、また、電極部２１１以外の銅箔の部分
は半田レジスト２１２で覆われている。
を、別に用意した回路基板２１０に接合するプロセスに
ついて、図１の（ｂ）を用いて説明する。ここでは、Ｃ
ＳＰ２０９の電極部２０５に対応した回路基板２１０上
の位置に、電極部２１１を設けている。この回路基板２
１０の電極部２１１の配列ピッチは０．８ｍｍ、そのピ
ン数は２５である。電極部２１１は、銅箔の一部が露出
した部分であり、その表面には、耐熱プリフラックスが
塗布されており、また、電極部２１１以外の銅箔の部分
は半田レジスト２１２で覆われている。
【００３１】そして、回路基板２１０の電極部２１１上
にクリーム半田を印刷し、半導体装置（ＣＳＰ）２０９
側に固定された半田ボール２０８と、電極部２１１とを
位置合わせし、当接した後に、リフローし、半田ボール
２０８と電極部２１１とを、接合する。
にクリーム半田を印刷し、半導体装置（ＣＳＰ）２０９
側に固定された半田ボール２０８と、電極部２１１とを
位置合わせし、当接した後に、リフローし、半田ボール
２０８と電極部２１１とを、接合する。
【００３２】このように構成された半導体装置の接合構
造は、その後、温度が−２５℃および＋１２５℃に設定
された２つの温度領域内で、ヒートサイクル試験（各３
０分間隔で、交互に１，０００サイクル）を行う。その
耐久試験において、上述の半導体装置およびその接合構
造では、半田ボールにクラックなどの亀裂が認められ
ず、良好な半田付けが行なわれたことを示している。
造は、その後、温度が−２５℃および＋１２５℃に設定
された２つの温度領域内で、ヒートサイクル試験（各３
０分間隔で、交互に１，０００サイクル）を行う。その
耐久試験において、上述の半導体装置およびその接合構
造では、半田ボールにクラックなどの亀裂が認められ
ず、良好な半田付けが行なわれたことを示している。
【００３３】なお、この実施の形態では、厚さ：１８μ
ｍの銅箔を用いたが、それが１０〜５０μｍの範囲なら
差し支えなく、また、厚さ：６０μｍのポリイミドを半
田レジストとして用いたが、４０〜１００μｍの間なら
有効であり、更に、レジストの材質としては、ポリイミ
ド以外に、エポキシ樹脂、ウレタン樹脂、フッ素樹脂、
シリコン樹脂、などの樹脂を用いても良い。
ｍの銅箔を用いたが、それが１０〜５０μｍの範囲なら
差し支えなく、また、厚さ：６０μｍのポリイミドを半
田レジストとして用いたが、４０〜１００μｍの間なら
有効であり、更に、レジストの材質としては、ポリイミ
ド以外に、エポキシ樹脂、ウレタン樹脂、フッ素樹脂、
シリコン樹脂、などの樹脂を用いても良い。
【００３４】また、レジストにて形成された電極部の開
口には、その穴明け手段として、レーザ以外に、エッチ
ャントによるウェットエッチング、あるいは、プラズマ
エッチングなどのドライエッチングを用いても良い。ま
た、ここでは、ＣＯ2 レーザを用いたが、ＣＯ2 以外
に、ＹＡＧ、エキシマレーザなどの高エネルギーレーザ
を用いても良く、また、これらの方法をＭｉｘして採用
しても良い。
口には、その穴明け手段として、レーザ以外に、エッチ
ャントによるウェットエッチング、あるいは、プラズマ
エッチングなどのドライエッチングを用いても良い。ま
た、ここでは、ＣＯ2 レーザを用いたが、ＣＯ2 以外
に、ＹＡＧ、エキシマレーザなどの高エネルギーレーザ
を用いても良く、また、これらの方法をＭｉｘして採用
しても良い。
【００３５】今回、テーパ状の形状は、前述のように、
階段式に穴明けを行って、全体として、すり鉢式の穴形
状にしたが、他の連続式の穴明けで形成しても良い。ま
た、今回は、開口部のテーパには、６０゜のテーパ角を
付けたが、本発明はその他に樽形の半田ボール２０８の
形状を阻外しない範囲、つまり４５度ないし６０度の範
囲で、そのテーパ角度を設定してもよい。
階段式に穴明けを行って、全体として、すり鉢式の穴形
状にしたが、他の連続式の穴明けで形成しても良い。ま
た、今回は、開口部のテーパには、６０゜のテーパ角を
付けたが、本発明はその他に樽形の半田ボール２０８の
形状を阻外しない範囲、つまり４５度ないし６０度の範
囲で、そのテーパ角度を設定してもよい。
【００３６】また、本発明のスルーホール２１４の側壁
部に半田ボール２０８と濡れ性のよい導電材料を配置す
ることも好ましい。この場合導電材料として、例えば、
銅や錫を用いることが好ましい。その結果、半田ボール
２０８がくびれることなく、スルーホール２１４の形状
にならい、半導体装置の接合信頼性が向上する。また、
本発明はＢＧＡに用いることもできる。
部に半田ボール２０８と濡れ性のよい導電材料を配置す
ることも好ましい。この場合導電材料として、例えば、
銅や錫を用いることが好ましい。その結果、半田ボール
２０８がくびれることなく、スルーホール２１４の形状
にならい、半導体装置の接合信頼性が向上する。また、
本発明はＢＧＡに用いることもできる。
【００３７】（第２の実施の形態）本発明の第２の実施
の形態を、図２の（ａ）および（ｂ）を参照して、具体
的に説明する。なお、図２の（ａ）は半導体装置（ＣＳ
Ｐ）の断面図であり、その（ｂ）は前記ＣＳＰを回路基
板に接合した断面図を示す。この実施の形態が、第１の
実施の形態と異なる点は、フレキシブル回路基板２０１
のポリイミド２０３にて明けた電極部の開口のテーパ角
と、半田ボール径とが異なるのであって、他は、同じ構
成である。
の形態を、図２の（ａ）および（ｂ）を参照して、具体
的に説明する。なお、図２の（ａ）は半導体装置（ＣＳ
Ｐ）の断面図であり、その（ｂ）は前記ＣＳＰを回路基
板に接合した断面図を示す。この実施の形態が、第１の
実施の形態と異なる点は、フレキシブル回路基板２０１
のポリイミド２０３にて明けた電極部の開口のテーパ角
と、半田ボール径とが異なるのであって、他は、同じ構
成である。
【００３８】テーパ角の形成は、ＣＯ2 レーザを用い
て、α＝０．４ｍｍの径でストレートに穴明けするまで
は同じであるが、その後、公知の方法によって、Ｃ＝
０．５２ｍｍの径内部以外に、レジストを塗布し、エチ
レンジアミンとヒドラジンの混合溶液で、ポリイミド２
０３をエッチングした後に、レジストを剥離して、フレ
キシブル回路基板２０１に、４５度のテーパ角を構成す
る。
て、α＝０．４ｍｍの径でストレートに穴明けするまで
は同じであるが、その後、公知の方法によって、Ｃ＝
０．５２ｍｍの径内部以外に、レジストを塗布し、エチ
レンジアミンとヒドラジンの混合溶液で、ポリイミド２
０３をエッチングした後に、レジストを剥離して、フレ
キシブル回路基板２０１に、４５度のテーパ角を構成す
る。
【００３９】なお、ボール塊には直径：０．５ｍｍのも
のを用いるので、第１の実施の形態よりも、半田ボール
が大きくなり、若干の信頼性向上が認められる。他は、
第一の実施の形態と同様であり、その後、−２５℃と＋
１２５℃との２つの温度領域での各３０分で１，０００
サイクルのヒートサイクル試験が行われたが、半田ボー
ルにクラックなどの亀裂は認められなかった。更に、
１，０００サイクル以上の試験も行ったが、１，２００
サイクルまでは、全く亀裂の発生が見られないことが確
認された。
のを用いるので、第１の実施の形態よりも、半田ボール
が大きくなり、若干の信頼性向上が認められる。他は、
第一の実施の形態と同様であり、その後、−２５℃と＋
１２５℃との２つの温度領域での各３０分で１，０００
サイクルのヒートサイクル試験が行われたが、半田ボー
ルにクラックなどの亀裂は認められなかった。更に、
１，０００サイクル以上の試験も行ったが、１，２００
サイクルまでは、全く亀裂の発生が見られないことが確
認された。
【００４０】
【発明の効果】本発明は以上詳述したようになり、半導
体装置のスルーホールに、所要のテーパを付けることに
より、半導体装置と、前記金属ボールを介して接合され
る回路基板との間の熱膨張係数差による熱応力ストレス
の集中を避け、耐クラック性を向上し、接合箇所の長寿
命化を達成することができる。
体装置のスルーホールに、所要のテーパを付けることに
より、半導体装置と、前記金属ボールを介して接合され
る回路基板との間の熱膨張係数差による熱応力ストレス
の集中を避け、耐クラック性を向上し、接合箇所の長寿
命化を達成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を（ａ）および
（ｂ）で示す縦断側面図である。
（ｂ）で示す縦断側面図である。
【図２】同じく、第２の実施の形態を（ａ）および
（ｂ）で示す縦断側面図である。
（ｂ）で示す縦断側面図である。
【図３】従来の実施の形態を（ａ）および（ｂ）で示す
縦断側面図である。
縦断側面図である。
【図４】同じく、回路基板の平面図である。
【図５】従来の別の実施の形態を（ａ）および（ｂ）で
示す縦断側面図である。
示す縦断側面図である。
１０１ 回路基板 １０２ ＩＣチップ １０３ 電極部 １０４ 半田ボール（金属ボール） １０５ 半導体装置（ＢＧＡ） １０６ 電極部 １０７ 回路基板 １１１ 銅箔 １１２ ポリイミド １１３ フレキシブル回路基板 １１４ 絶縁処理 １１５ ＩＣチップ １１６ 電極部 １１７ 半田ボール（金属ボール） １１８ 半導体装置（ＣＳＰ） １１９ 部分 １２１ 回路基板 １２２ 上部くびれ １２３ 下部 １２４ 空隙 ２０１ 回路基板 ２０２ 銅箔 ２０３ ポリイミド ２０４ 絶縁層 ２０５ 電極部 ２０６ ＩＣチップ ２０７ 封止材 ２０８ 半田ボール（金属ボール） ２０９ 半導体装置（ＣＰＳ） ２１０ 回路基板 ２１１ 電極部 ２１２ レジスト ２１３ ボンディングワイヤ ２１４ スルーホール
Claims (17)
- 【請求項１】 絶縁部材と、前記絶縁部材の片面に配置
された半導体チップと、前記片面に配置され且つ前記半
導体チップと接合する配線パターンと、前記絶縁部材に
設けられたスルーホールと、前記半導体チップ及び前記
配線パターンを封止する封止材を有する半導体装置にお
いて、 前記片面の反対面における前記スルーホールの開口径は
前記片面における開口径よりも大きいことを特徴とする
半導体装置。 - 【請求項２】 前記スルーホールの内から前記スルーホ
ールの外へ突出する突起電極を有することを特徴とする
請求項１に記載の半導体装置。 - 【請求項３】 前記突起電極は略球形であることを特徴
とする請求項２に記載の半導体装置。 - 【請求項４】 前記突起電極を介して回路基板と接合す
ることを特徴とする請求項２に記載の半導体装置。 - 【請求項５】 前記スルーホールは側壁部に導電材料を
有することを特徴とする請求項１に記載の半導体装置。 - 【請求項６】 前記片面と前記スルーホールの側壁部と
の間の角度が４５度ないし６０度の範囲にあることを特
徴とする請求項１に記載の半導体装置。 - 【請求項７】 前記導電材料は銅ないし錫からなること
を特徴とする請求項５に記載の半導体装置。 - 【請求項８】 前記突起電極は半田からなることを特徴
とする請求項２に記載の半導体装置。 - 【請求項９】 前記スルーホールの口径は前記片面から
離れるに連れて大きくなることを特徴とする請求項１に
記載の半導体装置。 - 【請求項１０】 絶縁部材の片面に配線パターンと半導
体チップとを配置する工程と、前記配線パターンと前記
半導体チップとを接合する工程と、前記片面と反対の面
における開口径が前記片面における開口径よりも大きく
なるように前記絶縁部材にスルーホールを設ける工程
と、前記絶縁部材の前記片面と前記半導体チップと前記
配線パターンとを封止材で封止する工程とを有する半導
体装置の製造方法。 - 【請求項１１】 前記スルーホールの内から前記スルー
ホールの外に向かって突出する突起電極を設ける工程を
有することを特徴とする請求項１０に記載の半導体装置
の製造方法。 - 【請求項１２】 前記突起電極は略球形であることを特
徴とする請求項１１に記載の半導体装置の製造方法。 - 【請求項１３】 前記スルーホールは側壁部に導電材料
を有する工程を含むことを特徴とする請求項１０に記載
の半導体装置の製造方法。 - 【請求項１４】 前記片面と前記スルーホールの側壁部
との間の角度が４５度ないし６０度の範囲とする工程を
有することを特徴とする請求項１０に記載の半導体装置
の製造方法。 - 【請求項１５】 前記導電材料は銅ないし錫からなるこ
とを特徴とする請求項１３に記載の半導体装置の製造方
法。 - 【請求項１６】 前記突起電極は半田からなることを特
徴とする請求項１０に記載の半導体装置の製造方法。 - 【請求項１７】 前記スルーホールの口径は前記片面か
ら離れるに連れて大きくなることを特徴とする請求項１
０に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5053098A JPH11251353A (ja) | 1998-03-03 | 1998-03-03 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5053098A JPH11251353A (ja) | 1998-03-03 | 1998-03-03 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251353A true JPH11251353A (ja) | 1999-09-17 |
Family
ID=12861557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5053098A Pending JPH11251353A (ja) | 1998-03-03 | 1998-03-03 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251353A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1087440A2 (en) * | 1999-09-22 | 2001-03-28 | Texas Instruments Incorporated | Modeling technique to increase device reliability |
| JP2002033417A (ja) * | 2000-07-17 | 2002-01-31 | Rohm Co Ltd | 半導体装置 |
| JP2005026650A (ja) * | 2003-07-01 | 2005-01-27 | Northrop Grumman Corp | 電子デバイスパッケージ組立体 |
| JP2005280044A (ja) * | 2004-03-29 | 2005-10-13 | Brother Ind Ltd | インクジェットヘッドの製造方法 |
| JP2012069984A (ja) * | 1999-09-20 | 2012-04-05 | Texas Instr Inc <Ti> | ボール・グリッド・アレイパッケージのフットプリントから、はんだボールのポピュレーションを選択的に減らすことにより、デバイスの信頼性を高める方法 |
| JP2017201677A (ja) * | 2016-05-06 | 2017-11-09 | 旭徳科技股▲ふん▼有限公司 | 回路基板の製造方法 |
-
1998
- 1998-03-03 JP JP5053098A patent/JPH11251353A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069984A (ja) * | 1999-09-20 | 2012-04-05 | Texas Instr Inc <Ti> | ボール・グリッド・アレイパッケージのフットプリントから、はんだボールのポピュレーションを選択的に減らすことにより、デバイスの信頼性を高める方法 |
| EP1087440A2 (en) * | 1999-09-22 | 2001-03-28 | Texas Instruments Incorporated | Modeling technique to increase device reliability |
| JP2002033417A (ja) * | 2000-07-17 | 2002-01-31 | Rohm Co Ltd | 半導体装置 |
| JP2005026650A (ja) * | 2003-07-01 | 2005-01-27 | Northrop Grumman Corp | 電子デバイスパッケージ組立体 |
| JP4714814B2 (ja) * | 2003-07-01 | 2011-06-29 | ノースロップ グラマン システムズ コーポレーション | 電子デバイスパッケージ組立体 |
| JP2005280044A (ja) * | 2004-03-29 | 2005-10-13 | Brother Ind Ltd | インクジェットヘッドの製造方法 |
| US7467468B2 (en) | 2004-03-29 | 2008-12-23 | Brother Kogyo Kabushiki Kaisha | Method for manufacturing an ink-jet head |
| JP2017201677A (ja) * | 2016-05-06 | 2017-11-09 | 旭徳科技股▲ふん▼有限公司 | 回路基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595909B2 (ja) | 半導体装置 | |
| US6638638B2 (en) | Hollow solder structure having improved reliability and method of manufacturing same | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5960262A (en) | Stitch bond enhancement for hard-to-bond materials | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JPH08510358A (ja) | 集積回路チップと基板との相互接続 | |
| JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
| JPH11251353A (ja) | 半導体装置およびその製造方法 | |
| JP3575324B2 (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
| JP2000228455A (ja) | Ｂｇａ型ｉｃパッケージ | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP2001044319A (ja) | 配線基板およびその実装構造 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2002359336A (ja) | 半導体装置 | |
| JPH11186440A (ja) | 半導体装置 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JPH08236575A (ja) | 半導体装置及びその製造方法 | |
| JP2002057242A (ja) | エリアアレイ型半導体パッケージ | |
| JPH09260529A (ja) | 半導体装置用基板及び半導体装置 | |
| JPS61224444A (ja) | 半導体チツプの装着方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 | |
| KR101133126B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPH10335547A (ja) | 電子回路装置及びその製造方法 |