JPH11249714A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH11249714A JPH11249714A JP4832498A JP4832498A JPH11249714A JP H11249714 A JPH11249714 A JP H11249714A JP 4832498 A JP4832498 A JP 4832498A JP 4832498 A JP4832498 A JP 4832498A JP H11249714 A JPH11249714 A JP H11249714A
- Authority
- JP
- Japan
- Prior art keywords
- instruction execution
- program
- instruction
- programmable controller
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】 並列処理により複数の命令実行処理を同時に
行うようにし、また、システムの規模に応じて、並列処
理数を容易に増減できるようにする。 【解決手段】 プログラムメモリ9に格納されているプ
ログラム実行情報から、実行するプログラムの情報を獲
得し、命令実行ユニットのDMA11を使用してFIF
Oメモリ12に実行プログラムを転送する。命令実行処
理部13は、FIFOメモリ内の実行プログラムを逐次
実行する。複数台の命令実行ユニット10,20,3
0,40により複数のプログラムを並列処理することが
できる。
行うようにし、また、システムの規模に応じて、並列処
理数を容易に増減できるようにする。 【解決手段】 プログラムメモリ9に格納されているプ
ログラム実行情報から、実行するプログラムの情報を獲
得し、命令実行ユニットのDMA11を使用してFIF
Oメモリ12に実行プログラムを転送する。命令実行処
理部13は、FIFOメモリ内の実行プログラムを逐次
実行する。複数台の命令実行ユニット10,20,3
0,40により複数のプログラムを並列処理することが
できる。
Description
【0001】
【発明の属する技術分野】この発明は、予め入力された
プログラムに応じてプラントの制御等を行うプログラマ
ブルコントローラに関するものである。
プログラムに応じてプラントの制御等を行うプログラマ
ブルコントローラに関するものである。
【0002】
【従来の技術】特開昭60−207918号公報に示さ
れる従来技術のプログラマブルコントローラがあり、入
出力カードとCPUカードとインターフェースユニット
からなる基本ユニットをシステムの規模に応じて増減可
能とするもので、図7にそのブロック図を示す。
れる従来技術のプログラマブルコントローラがあり、入
出力カードとCPUカードとインターフェースユニット
からなる基本ユニットをシステムの規模に応じて増減可
能とするもので、図7にそのブロック図を示す。
【0003】図において、101は基本ユニットであ
り、プログラムを実行するCPUカード102と、拡張
ユニット6,7との間でデータの授受を行うインターフ
ェースユニット103、と、プラントのデータの入出力
を行う複数の入出力カード104とがマザーボード10
5により接続されている。基本ユニット101に接続さ
れている拡張ユニット106、107は、基本ユニット
101と同様の構成のユニットである。
り、プログラムを実行するCPUカード102と、拡張
ユニット6,7との間でデータの授受を行うインターフ
ェースユニット103、と、プラントのデータの入出力
を行う複数の入出力カード104とがマザーボード10
5により接続されている。基本ユニット101に接続さ
れている拡張ユニット106、107は、基本ユニット
101と同様の構成のユニットである。
【0004】次に動作について説明する。それぞれのユ
ニット101,106,107に接続されているCPU
カード102は、各ユニットに接続されているインター
フェースカード103を介して、別のユニットに接続さ
れている入出力カード104のデータを参照したり、出
力を行うことができる。また、各CPUカード102
は、各ユニットに接続されているインターフェースカー
ド103を介して、別のユニットに接続されているCP
Uカード102内のメモリにアクセスすることができ
る。
ニット101,106,107に接続されているCPU
カード102は、各ユニットに接続されているインター
フェースカード103を介して、別のユニットに接続さ
れている入出力カード104のデータを参照したり、出
力を行うことができる。また、各CPUカード102
は、各ユニットに接続されているインターフェースカー
ド103を介して、別のユニットに接続されているCP
Uカード102内のメモリにアクセスすることができ
る。
【0005】
【発明が解決しようとする課題】従来のプログラマブル
コントローラは以上のように構成されいるので、それぞ
れのCPUカードに予めインストールされたプログラム
を実行するしかなく、プラントの状態によって、1つの
CPUカードのプログラムで処理に遅延が発生した場
合、残りの他の処理が遅れてしまうという問題がある。
コントローラは以上のように構成されいるので、それぞ
れのCPUカードに予めインストールされたプログラム
を実行するしかなく、プラントの状態によって、1つの
CPUカードのプログラムで処理に遅延が発生した場
合、残りの他の処理が遅れてしまうという問題がある。
【0006】また、複数のCPUカードのうち1つが故
障した場合、故障したCPUカードで実行するプログラ
ムの処理が停止してしまうという問題があった。このた
め全てのCPUカードで予め、他のCPUカードが故障
となった場合を想定した処理を記述しなければならない
という問題があった。
障した場合、故障したCPUカードで実行するプログラ
ムの処理が停止してしまうという問題があった。このた
め全てのCPUカードで予め、他のCPUカードが故障
となった場合を想定した処理を記述しなければならない
という問題があった。
【0007】また、1つのCPUカードが故障した場
合、故障したCPUカードに搭載されているメモリに対
して、他のCPUカードからのアクセスが保証されない
という問題があった。
合、故障したCPUカードに搭載されているメモリに対
して、他のCPUカードからのアクセスが保証されない
という問題があった。
【0008】この発明は、上記のような問題を解消する
ためになされたもので、命令実行処理部分をユニット化
して、他の命令実行処理ユニットの処理に影響されない
ようにし、また、必要に応じて命令実行処理ユニットの
数(並列処理数)を増減できるようにすることを目的と
している。
ためになされたもので、命令実行処理部分をユニット化
して、他の命令実行処理ユニットの処理に影響されない
ようにし、また、必要に応じて命令実行処理ユニットの
数(並列処理数)を増減できるようにすることを目的と
している。
【0009】また、命令実行処理ユニットが故障した場
合に、自動的に他の命令実行処理ユニットにてプログラ
ムの実行を行うことを目的としている
合に、自動的に他の命令実行処理ユニットにてプログラ
ムの実行を行うことを目的としている
【0010】
【課題を解決するための手段】(1)この発明に係わる
プログラマブルコントローラは、プログラムメモリに格
納されたプログラムを実行するプログラマブルコントロ
ーラにおいて、DMAとFIFOメモリと命令実行処理
部とを含む命令実行ユニットを設け、上記プログラムメ
モリの実行プログラムを上記DMAにより一旦FIFO
メモリに貯え、命令実行処理部で上記FIFOメモリの
プログラムを読み出して命令を実行するようにしたもの
である。
プログラマブルコントローラは、プログラムメモリに格
納されたプログラムを実行するプログラマブルコントロ
ーラにおいて、DMAとFIFOメモリと命令実行処理
部とを含む命令実行ユニットを設け、上記プログラムメ
モリの実行プログラムを上記DMAにより一旦FIFO
メモリに貯え、命令実行処理部で上記FIFOメモリの
プログラムを読み出して命令を実行するようにしたもの
である。
【0011】(2)また、上記(1)において、命令実
行ユニットを複数台設け、上記各命令実行ユニットがプ
ログラムメモリからそれぞれ別の実行プログラムを読み
出して命令を実行する並列処理を可能としたものであ
る。
行ユニットを複数台設け、上記各命令実行ユニットがプ
ログラムメモリからそれぞれ別の実行プログラムを読み
出して命令を実行する並列処理を可能としたものであ
る。
【0012】(3)また、上記(2)において、各命令
処理部が各種データを保持するデータメモリへアクセス
するためのデータメモリアクセスバスと、上記各命令処
理部が入出力信号を授受するための入出力部へのアクセ
スバスとを別々に設け、上記データメモリへのアクセス
と上記入出力部へのアクセスとが同時に発生しても処理
を可能としたものである。
処理部が各種データを保持するデータメモリへアクセス
するためのデータメモリアクセスバスと、上記各命令処
理部が入出力信号を授受するための入出力部へのアクセ
スバスとを別々に設け、上記データメモリへのアクセス
と上記入出力部へのアクセスとが同時に発生しても処理
を可能としたものである。
【0013】(4)また、上記(3)において、2つの
入出力アクセスバスを設けると共に異常処理機能を設
け、複数の命令実行ユニットの一部を一方の入出力アク
セスバスに接続すると共に残りの命令実行ユニットを他
方の入出力アクセスバスに接続し、上記異常処理機能
は、上記各命令実行ユニットにおける命令実行処理の動
作状態を監視し、異常が発生すると異常となった命令実
行ユニットまたは入出力バスを切り離し、残りの命令実
行ユニットまたは切り離ししない入出力アクセスバスを
用いて、上記命令の実行を継続するようにしたものであ
る。
入出力アクセスバスを設けると共に異常処理機能を設
け、複数の命令実行ユニットの一部を一方の入出力アク
セスバスに接続すると共に残りの命令実行ユニットを他
方の入出力アクセスバスに接続し、上記異常処理機能
は、上記各命令実行ユニットにおける命令実行処理の動
作状態を監視し、異常が発生すると異常となった命令実
行ユニットまたは入出力バスを切り離し、残りの命令実
行ユニットまたは切り離ししない入出力アクセスバスを
用いて、上記命令の実行を継続するようにしたものであ
る。
【0014】(5)また、上記(1)〜(4)のいずれ
か1項において、命令実行ユニットは着脱自在の構造と
したものである。
か1項において、命令実行ユニットは着脱自在の構造と
したものである。
【0015】
【発明の実施の形態】実施の形態1.以下、この発明の
実施の形態1を図について説明する。図1は、実施の形
態1のプログラマブルコントローラの構成を示す構成図
である。
実施の形態1を図について説明する。図1は、実施の形
態1のプログラマブルコントローラの構成を示す構成図
である。
【0016】図において、1はプログラマブルコントロ
ーラ、2はプログラマブルコントローラ1のプログラム
を作成変更したり、データのモニタや、変更を行なうた
めのプログラム・データメンテナンス装置、3はプログ
ラム・データメンテナンス装置2からの要求により、プ
ログラム変更機能5、命令実行ユニット制御機能6、デ
ータモニタ機能7を起動するスケジューラ機能である。
ーラ、2はプログラマブルコントローラ1のプログラム
を作成変更したり、データのモニタや、変更を行なうた
めのプログラム・データメンテナンス装置、3はプログ
ラム・データメンテナンス装置2からの要求により、プ
ログラム変更機能5、命令実行ユニット制御機能6、デ
ータモニタ機能7を起動するスケジューラ機能である。
【0017】ここでスケジューラ機能3、プログラム変
更機能5、命令実行ユニット制御機能6、データモニタ
機能7はいずれもソフトウエアで実現されている。4は
プラントからのプロセスデータ、プラントへの制御出力
等の信号を授受する入出力カードである。8は実行する
プログラムの情報が格納されているプログラム管理情報
メモリ、9はプログラムの命令コードが格納されている
プログラムメモリである。
更機能5、命令実行ユニット制御機能6、データモニタ
機能7はいずれもソフトウエアで実現されている。4は
プラントからのプロセスデータ、プラントへの制御出力
等の信号を授受する入出力カードである。8は実行する
プログラムの情報が格納されているプログラム管理情報
メモリ、9はプログラムの命令コードが格納されている
プログラムメモリである。
【0018】10は命令実行ユニットであり、次の3つ
の機能から構成される。11はDMA(direct memory
access)で命令実行ユニット制御機能6から指定された
情報により、プログラムメモリから命令コードを読み出
し、FIFOメモリ(firstin firstout memory )12
へ転送する。13はFIFOメモリ12に格納されてい
る命令コードを実行する命令実行処理部である。
の機能から構成される。11はDMA(direct memory
access)で命令実行ユニット制御機能6から指定された
情報により、プログラムメモリから命令コードを読み出
し、FIFOメモリ(firstin firstout memory )12
へ転送する。13はFIFOメモリ12に格納されてい
る命令コードを実行する命令実行処理部である。
【0019】14はデータモニタ機能7や命令実行処理
部13からのデータメモリアクセス信号のタイミングの
調停を行なうデータメモリアクセス調停機能であり、1
5はデータが格納されるデータメモリ、16はデータモ
ニタ機能7や命令実行処理部13からの入出力カードア
クセス信号のタイミングの調停を行なう入出力カードア
クセス調停機能である。
部13からのデータメモリアクセス信号のタイミングの
調停を行なうデータメモリアクセス調停機能であり、1
5はデータが格納されるデータメモリ、16はデータモ
ニタ機能7や命令実行処理部13からの入出力カードア
クセス信号のタイミングの調停を行なう入出力カードア
クセス調停機能である。
【0020】次に、このプログラマブルコントローラ1
の動作について説明する。 (1)プログラムの実行タイミングに達したとき、スケ
ジューラ機能3から命令実行ユニット制御機能6が起動
される。 (2)命令実行ユニット制御機能6において、プログラ
ム管理情報8から起動するプログラムの情報を読み出
す。ここでプログラムの管理情報8は、図2に示すよう
なデータ構造となっており、実行周期に達したプログラ
ムを検出するとともに、プログラムが格納されているプ
ログラムメモリ9のアドレスとプログラムサイズを獲得
することが出来る。
の動作について説明する。 (1)プログラムの実行タイミングに達したとき、スケ
ジューラ機能3から命令実行ユニット制御機能6が起動
される。 (2)命令実行ユニット制御機能6において、プログラ
ム管理情報8から起動するプログラムの情報を読み出
す。ここでプログラムの管理情報8は、図2に示すよう
なデータ構造となっており、実行周期に達したプログラ
ムを検出するとともに、プログラムが格納されているプ
ログラムメモリ9のアドレスとプログラムサイズを獲得
することが出来る。
【0021】(3)また、命令実行処理部13の状態を
調べ、命令実行中でない場合、命令実行ユニット10の
DMA11に実行するプログラムのプログラムメモリ9
のアドレスとプログラムサイズを指定してDMA11を
起動することにより、プログラムの命令コードがFIF
Oメモリ12に転送される。 (4)命令実行処理部13は、FIFOメモリ12に何
らかの命令コードが転送されると、FIFOメモリ12
が空になるまで、命令コードを読み出し実行する。
調べ、命令実行中でない場合、命令実行ユニット10の
DMA11に実行するプログラムのプログラムメモリ9
のアドレスとプログラムサイズを指定してDMA11を
起動することにより、プログラムの命令コードがFIF
Oメモリ12に転送される。 (4)命令実行処理部13は、FIFOメモリ12に何
らかの命令コードが転送されると、FIFOメモリ12
が空になるまで、命令コードを読み出し実行する。
【0022】(5)命令実行処理部13において、命令
コードを実行する際に、データメモリ15へのアクセス
が発生した場合、データメモリアクセス調停機能14を
介してデータメモリ15へアクセスする。 (6)同様に命令コードを実行する際に、入出力カード
4へのアクセスが発生した場合、入出力カードアクセス
調停機能16を介して入出力カード4へアクセスする。
コードを実行する際に、データメモリ15へのアクセス
が発生した場合、データメモリアクセス調停機能14を
介してデータメモリ15へアクセスする。 (6)同様に命令コードを実行する際に、入出力カード
4へのアクセスが発生した場合、入出力カードアクセス
調停機能16を介して入出力カード4へアクセスする。
【0023】(7)一方、DMA11を起動した後、命
令実行ユニット制御機能6は処理を終了し、スケジュー
ラ機能3にもどる。 (8)そして、命令実行処理部13でプログラムが実行
されているか否かに関係無く、プログラム・データメン
テナンス装置2からの要求があれば、スケジューラ機能
3にて、プログラム変更処理機能5や、データモニタ機
能7を実行する。
令実行ユニット制御機能6は処理を終了し、スケジュー
ラ機能3にもどる。 (8)そして、命令実行処理部13でプログラムが実行
されているか否かに関係無く、プログラム・データメン
テナンス装置2からの要求があれば、スケジューラ機能
3にて、プログラム変更処理機能5や、データモニタ機
能7を実行する。
【0024】以上のようにこの実施の形態1は、実行す
べきプログラムを検索し、検索した情報から実行すべき
プログラムをプログラムメモリからDMAを介して、F
IFOメモリに転送し、命令実行処理部でFIFOメモ
リからプログラムを読み出して命令を実行する。この
際、DMA、FIFOメモリ、命令実行処理部を命令実
行ユニットとしたので、命令実行ユニット単位で命令実
行処理が行える。
べきプログラムを検索し、検索した情報から実行すべき
プログラムをプログラムメモリからDMAを介して、F
IFOメモリに転送し、命令実行処理部でFIFOメモ
リからプログラムを読み出して命令を実行する。この
際、DMA、FIFOメモリ、命令実行処理部を命令実
行ユニットとしたので、命令実行ユニット単位で命令実
行処理が行える。
【0025】実施の形態2.以下、この発明の実施の形
態2を図について説明する。図3は実施の形態2のプロ
グラマブルコントローラの構成を示す構成図である。図
3において、図1と同一の部分については、同一の符号
を付し説明を省略する。20、30、40は追加された
命令実行ユニットであり、内部の構成は命令実行ユニッ
ト10と同様である。本実施の形態では、命令実行ユニ
ットを増設して、プログラマブルコントローラの性能を
向上する。
態2を図について説明する。図3は実施の形態2のプロ
グラマブルコントローラの構成を示す構成図である。図
3において、図1と同一の部分については、同一の符号
を付し説明を省略する。20、30、40は追加された
命令実行ユニットであり、内部の構成は命令実行ユニッ
ト10と同様である。本実施の形態では、命令実行ユニ
ットを増設して、プログラマブルコントローラの性能を
向上する。
【0026】次に、このプログラマブルコントローラ1
の動作について説明する。 (1)図3に示すように複数の命令実行ユニット10、
20、30、40が装着されている場合、命令実行ユニ
ット制御機能6は、プログラム管理情報8から起動する
プログラムの情報を読み出し、実行周期に達したプログ
ラムを検出した場合、プログラムが格納されているプロ
グラムメモリのアドレスとプログラムサイズを獲得す
る。
の動作について説明する。 (1)図3に示すように複数の命令実行ユニット10、
20、30、40が装着されている場合、命令実行ユニ
ット制御機能6は、プログラム管理情報8から起動する
プログラムの情報を読み出し、実行周期に達したプログ
ラムを検出した場合、プログラムが格納されているプロ
グラムメモリのアドレスとプログラムサイズを獲得す
る。
【0027】(2)そして、命令実行処理部13の状態
を調べ、調べた命令実行処理部13が命令実行中でない
場合は、その命令実行ユニット(例えば、命令実行ユニ
ット10)のDMA11に実行するプログラムのプログ
ラムメモリ9のアドレスとプログラムサイズを指定して
DMA11を起動することにより、プログラムの実行を
開始する。
を調べ、調べた命令実行処理部13が命令実行中でない
場合は、その命令実行ユニット(例えば、命令実行ユニ
ット10)のDMA11に実行するプログラムのプログ
ラムメモリ9のアドレスとプログラムサイズを指定して
DMA11を起動することにより、プログラムの実行を
開始する。
【0028】(3)さらに、プログラム管理情報8から
起動するプログラムの情報を読み出し、実行周期に達し
たプログラムを検出した場合、命令実行処理部13の状
態を調べ、命令実行中でない命令実行処理部がある場合
(例えば、命令実行ユニット20の命令実行処理部13
であった場合)、対応する命令実行ユニット20のDM
A11に実行するプログラムのプログラムメモリのアド
レスとプログラムサイズを指定してDMA11を起動す
ることによりプログラムの実行を開始する。
起動するプログラムの情報を読み出し、実行周期に達し
たプログラムを検出した場合、命令実行処理部13の状
態を調べ、命令実行中でない命令実行処理部がある場合
(例えば、命令実行ユニット20の命令実行処理部13
であった場合)、対応する命令実行ユニット20のDM
A11に実行するプログラムのプログラムメモリのアド
レスとプログラムサイズを指定してDMA11を起動す
ることによりプログラムの実行を開始する。
【0029】(4)そして、装着されている命令実行ユ
ニット10,20,30,40に対応する数のプログラ
ムを並行して実行する。従って、図3に示すように複数
の命令実行ユニット10,20,30,40が装着され
ている場合、それぞれの命令実行ユニット13にて異な
るプログラムが実行されることになる。
ニット10,20,30,40に対応する数のプログラ
ムを並行して実行する。従って、図3に示すように複数
の命令実行ユニット10,20,30,40が装着され
ている場合、それぞれの命令実行ユニット13にて異な
るプログラムが実行されることになる。
【0030】(5)ここで、装着されている命令実行ユ
ニット10、20、30、40、....の数以上に同
時に実行するプログラムがプログラム管理情報8に登録
されている場合(命令実行ユニット数より同時に実行す
るプログラム数が多い場合)、命令実行ユニット制御機
能6は、実装されている命令実行ユニットの状態を監視
する。
ニット10、20、30、40、....の数以上に同
時に実行するプログラムがプログラム管理情報8に登録
されている場合(命令実行ユニット数より同時に実行す
るプログラム数が多い場合)、命令実行ユニット制御機
能6は、実装されている命令実行ユニットの状態を監視
する。
【0031】(6)そして、FIFOメモリ12に転送
されている命令コードを全て実行して、処理が終了した
命令実行ユニットが発生した時、処理が終了した命令実
行ユニットのDMA11に次に実行するプログラムのプ
ログラムメモリのアドレスとプログラムサイズを指定し
てDMA11を起動することにより、実行が待たされて
いたプログラムを実行する。
されている命令コードを全て実行して、処理が終了した
命令実行ユニットが発生した時、処理が終了した命令実
行ユニットのDMA11に次に実行するプログラムのプ
ログラムメモリのアドレスとプログラムサイズを指定し
てDMA11を起動することにより、実行が待たされて
いたプログラムを実行する。
【0032】以上のようにこの実施の形態は、命令実行
処理に対して、順次、実行すべきプログラムを検索し、
実行すべきプログラムが複数個ある場合は、複数の命令
実行ユニットで実行する並列処理を行う。命令実行ユニ
ットより同時に実行するプログラムが多い場合は、命令
実行ユニットの数だけ並列処理すると共に、実行が終了
した命令実行処理ユニットを検出して、次に実行すべき
プログラムを実行する。このようにして複数のプログラ
ムを実行可能とする。
処理に対して、順次、実行すべきプログラムを検索し、
実行すべきプログラムが複数個ある場合は、複数の命令
実行ユニットで実行する並列処理を行う。命令実行ユニ
ットより同時に実行するプログラムが多い場合は、命令
実行ユニットの数だけ並列処理すると共に、実行が終了
した命令実行処理ユニットを検出して、次に実行すべき
プログラムを実行する。このようにして複数のプログラ
ムを実行可能とする。
【0033】また、実行すべきプログラムの量に応じて
命令実行ユニットを増減することにより処理性能の最適
化を図ることができる。なお、命令実行ユニットを本体
から着脱自在の構造とすることにより、修理・点検など
のメンテナンスが容易になり、また、命令実行ユニット
の増減が簡単にできる。
命令実行ユニットを増減することにより処理性能の最適
化を図ることができる。なお、命令実行ユニットを本体
から着脱自在の構造とすることにより、修理・点検など
のメンテナンスが容易になり、また、命令実行ユニット
の増減が簡単にできる。
【0034】実施の形態3.以下、この発明の実施の形
態1を図について説明する。図4は、実施の形態3のプ
ログラマブルコントローラの構成を示す構成図である。
図4において、図1、図3と同一の部分については、同
一の符号を付し説明を省略する。本実施の形態では、命
令実行ユニットを増設した場合に、データメモリのアク
セスバス51と入出力データのアクセスバス61とを分
離することにより、プログラマブルコントローラの性能
を向上する。
態1を図について説明する。図4は、実施の形態3のプ
ログラマブルコントローラの構成を示す構成図である。
図4において、図1、図3と同一の部分については、同
一の符号を付し説明を省略する。本実施の形態では、命
令実行ユニットを増設した場合に、データメモリのアク
セスバス51と入出力データのアクセスバス61とを分
離することにより、プログラマブルコントローラの性能
を向上する。
【0035】次に、このプログラマブルコントローラ1
の動作について説明する。 (1)図4に示すように複数の命令実行ユニット10,
20,30,40が装着されている場合、それぞれの命
令実行ユニット10,20,30,40にて異なるプロ
グラムが実行される。
の動作について説明する。 (1)図4に示すように複数の命令実行ユニット10,
20,30,40が装着されている場合、それぞれの命
令実行ユニット10,20,30,40にて異なるプロ
グラムが実行される。
【0036】(2)ここで、それぞれの命令実行ユニッ
ト10,20,30,40にてデータメモリのアクセス
が発生した場合、データメモリアクセス調停機能14に
よって、最も先に要求を行なった命令実行ユニットから
の要求が受理され、他の命令実行ユニットからの要求が
待たされる。そして先に許可された命令実行ユニットか
らデータメモリ15へのアクセスが行われる。
ト10,20,30,40にてデータメモリのアクセス
が発生した場合、データメモリアクセス調停機能14に
よって、最も先に要求を行なった命令実行ユニットから
の要求が受理され、他の命令実行ユニットからの要求が
待たされる。そして先に許可された命令実行ユニットか
らデータメモリ15へのアクセスが行われる。
【0037】(3)アクセスが終了した時点で、待たさ
れている要求について、アクセスが許可される。 (4)入出力カードアクセス調停機能16についても同
様にそれぞれの命令実行ユニットにてデータメモリのア
クセスが発生した場合、入出力カードアクセス調停機能
16によって、最も先に要求を行なった命令実行ユニッ
トからの要求が受理され、他の命令実行ユニットからの
要求が待たされる。
れている要求について、アクセスが許可される。 (4)入出力カードアクセス調停機能16についても同
様にそれぞれの命令実行ユニットにてデータメモリのア
クセスが発生した場合、入出力カードアクセス調停機能
16によって、最も先に要求を行なった命令実行ユニッ
トからの要求が受理され、他の命令実行ユニットからの
要求が待たされる。
【0038】(5)そして先に許可された命令実行ユニ
ットから入出力カード4へのアクセスが行われる。 (6)アクセスが終了した時点で、待たされている要求
について、アクセスが許可される。
ットから入出力カード4へのアクセスが行われる。 (6)アクセスが終了した時点で、待たされている要求
について、アクセスが許可される。
【0039】(7)ここで、データメモリ15へのアク
セスと入出力カード4へのアクセスが同時に発生した場
合、それぞれデータメモリアクセス調停機能14と入出
力カードアクセス調停機能16によりコントロールさ
れ、並行してアクセスがおこなえる。
セスと入出力カード4へのアクセスが同時に発生した場
合、それぞれデータメモリアクセス調停機能14と入出
力カードアクセス調停機能16によりコントロールさ
れ、並行してアクセスがおこなえる。
【0040】以上のようにこの実施の形態によれば、複
数の命令実行ユニットにおいて独立して行われるプログ
ラムの実行に対応して、入出力カードのアクセスとデー
タメモリのアクセスについて、それぞれ独立してアクセ
スの調停を行なうことができる。
数の命令実行ユニットにおいて独立して行われるプログ
ラムの実行に対応して、入出力カードのアクセスとデー
タメモリのアクセスについて、それぞれ独立してアクセ
スの調停を行なうことができる。
【0041】実施の形態4.以下、この発明の実施の形
態1を図について説明する。図5は、実施の形態4のプ
ログラマブルコントローラの構成を示す構成図である。
図5において、図1、図3と同一の部分については、同
一の符号を付し説明を省略する。
態1を図について説明する。図5は、実施の形態4のプ
ログラマブルコントローラの構成を示す構成図である。
図5において、図1、図3と同一の部分については、同
一の符号を付し説明を省略する。
【0042】図において、17は入出力カード4−1,
4−2への入出力データアクセスバス61,62を切替
えるバス切替え機能である。本実施の形態では、入出力
カード4−1,4−2、または入出力カードアクセス調
停機能16−1,16−2、あるいは命令実行ユニット
10,20,30,40の一つに異常が発生した場合
に、プログラムの実行を切替えて実行することによりプ
ログラマブルコントローラの信頼性を向上する。
4−2への入出力データアクセスバス61,62を切替
えるバス切替え機能である。本実施の形態では、入出力
カード4−1,4−2、または入出力カードアクセス調
停機能16−1,16−2、あるいは命令実行ユニット
10,20,30,40の一つに異常が発生した場合
に、プログラムの実行を切替えて実行することによりプ
ログラマブルコントローラの信頼性を向上する。
【0043】次に、このプログラマブルコントローラ1
の動作について説明する。 (1)図5に示すように複数の命令実行ユニット10,
20,30,40が装着されている場合、それぞれの命
令実行ユニット10,20,30,40にて異なるプロ
グラムが実行される。
の動作について説明する。 (1)図5に示すように複数の命令実行ユニット10,
20,30,40が装着されている場合、それぞれの命
令実行ユニット10,20,30,40にて異なるプロ
グラムが実行される。
【0044】(2)ここで、装着されている命令実行ユ
ニットは、命令実行ユニット10から20、命令実行ユ
ニット30から40というように2つのグループに別れ
て、それぞれ別の入出力データバス61,62と、入出
力カードアクセス調停機能16−1,16−2に接続さ
れている。 (3)この場合、命令実行ユニット制御機能6は、2つ
のグループのうち一方についてのみ、プログラムの実行
を行なう。
ニットは、命令実行ユニット10から20、命令実行ユ
ニット30から40というように2つのグループに別れ
て、それぞれ別の入出力データバス61,62と、入出
力カードアクセス調停機能16−1,16−2に接続さ
れている。 (3)この場合、命令実行ユニット制御機能6は、2つ
のグループのうち一方についてのみ、プログラムの実行
を行なう。
【0045】(4)ここで、使用しているグループの命
令実行ユニットのうち、何れかに異常が発生した場合、
異常が発生した命令実行ユニットの命令実行処理部13
から命令実行ユニット制御機能6に対して異常信号が出
力される。 (5)異常信号を検出した命令実行ユニット制御機能6
は、図6に示す異常が発生した命令実行ユニットの命令
実行処理部13の状態を読み出し、チェックする。
令実行ユニットのうち、何れかに異常が発生した場合、
異常が発生した命令実行ユニットの命令実行処理部13
から命令実行ユニット制御機能6に対して異常信号が出
力される。 (5)異常信号を検出した命令実行ユニット制御機能6
は、図6に示す異常が発生した命令実行ユニットの命令
実行処理部13の状態を読み出し、チェックする。
【0046】(6)そして、読み出した異常要因から命
令実行ユニットの異常か、または入出カード等の異常で
ある場合は、実行中のプログラムアドレスから残りの命
令コードの先頭アドレスと、残りのプログラムサイズを
計算する。そして使用中のグループの命令実行処理に対
して、プログラムの実行を停止させる。
令実行ユニットの異常か、または入出カード等の異常で
ある場合は、実行中のプログラムアドレスから残りの命
令コードの先頭アドレスと、残りのプログラムサイズを
計算する。そして使用中のグループの命令実行処理に対
して、プログラムの実行を停止させる。
【0047】(7)そして、バス切替え機能17に対し
て使用する入出力カードの入出力アクセスバスを切替え
た後、使用していなかったグループの命令実行ユニット
のDMA11に対して、残りの命令コードの先頭アドレ
スと残りのプログラムサイズを指定してDMA11を起
動することにより、実行が中断していたプログラムを実
行する。
て使用する入出力カードの入出力アクセスバスを切替え
た後、使用していなかったグループの命令実行ユニット
のDMA11に対して、残りの命令コードの先頭アドレ
スと残りのプログラムサイズを指定してDMA11を起
動することにより、実行が中断していたプログラムを実
行する。
【0048】以上のようにこの実施の形態は、命令実行
処理の動作状態を監視し、異常を検出すると、他の命令
実行ユニットに、プログラムの実行を継続させることに
より、プログラマブルコントローラの信頼性を向上す
る。
処理の動作状態を監視し、異常を検出すると、他の命令
実行ユニットに、プログラムの実行を継続させることに
より、プログラマブルコントローラの信頼性を向上す
る。
【0049】実施の形態5.この発明は予め入力された
プログラムに応じて、センサからのデータを読み込み、
処理してモータ等のアクチュエータを起動・停止した
り、接点信号の入り切りを行って、プラントの制御を行
うプログラマブルコントローラに適用したが、予め作成
されたプログラムに基づいて処理を行う制御装置や監視
装置、または計算機等もこのプログラマブルコントロー
ラに含める。
プログラムに応じて、センサからのデータを読み込み、
処理してモータ等のアクチュエータを起動・停止した
り、接点信号の入り切りを行って、プラントの制御を行
うプログラマブルコントローラに適用したが、予め作成
されたプログラムに基づいて処理を行う制御装置や監視
装置、または計算機等もこのプログラマブルコントロー
ラに含める。
【0050】
【発明の効果】(1)以上のようにこの発明によれば、
命令実行機能をユニット化したので、命令実行ユニット
単位で命令実行処理が行える効果がある。
命令実行機能をユニット化したので、命令実行ユニット
単位で命令実行処理が行える効果がある。
【0051】(2)また、複数の命令実行ユニットとし
たので、複数のプログラムを並列処理することができ、
また、命令実行ユニット数を増減することにより、シス
テムの規模や、処理量に応じて命令実行性能を変更でき
る効果がある。
たので、複数のプログラムを並列処理することができ、
また、命令実行ユニット数を増減することにより、シス
テムの規模や、処理量に応じて命令実行性能を変更でき
る効果がある。
【0052】(3)また、データメモリアクセスバスと
入出力部アクセスバスとを別々に設けたので、データメ
モリへのアクセスと入出力部へのアクセスが同時に発生
しても処理する効果がある。
入出力部アクセスバスとを別々に設けたので、データメ
モリへのアクセスと入出力部へのアクセスが同時に発生
しても処理する効果がある。
【0053】(4)また、入出力部へのアクセスバスを
2個設けると共に、異常処理機能を設けたので、異常が
発生した場合、異常でない命令実行ユニットにプログラ
ムの実行を引き継がせる効果がある。
2個設けると共に、異常処理機能を設けたので、異常が
発生した場合、異常でない命令実行ユニットにプログラ
ムの実行を引き継がせる効果がある。
【0054】(5)また、命令実行ユニットを着脱自在
の構造としたので、容易にユニット数の増減ができ、ま
た容易に取り替えが可能となる。
の構造としたので、容易にユニット数の増減ができ、ま
た容易に取り替えが可能となる。
【図1】 この発明の実施の形態1によるプログラマブ
ルコントローラの構成を示すブロック図である。
ルコントローラの構成を示すブロック図である。
【図2】この発明の実施の形態1によるプログラマブル
コントローラの実行プログラムを検出するためのデータ
の説明図である。
コントローラの実行プログラムを検出するためのデータ
の説明図である。
【図3】この発明の実施の形態2によるプログラマブル
コントローラの構成を示すブロック図である。
コントローラの構成を示すブロック図である。
【図4】この発明の実施の形態3によるプログラマブル
コントローラの構成を示すブロック図である。
コントローラの構成を示すブロック図である。
【図5】この発明の実施の形態4によるプログラマブル
コントローラの構成を示すブロック図である。
コントローラの構成を示すブロック図である。
【図6】この発明の実施の形態4によるプログラマブル
コントローラの命令実行処理部の異常情報を検出するた
めの情報の説明図である。
コントローラの命令実行処理部の異常情報を検出するた
めの情報の説明図である。
【図7】従来のプログラマブルコントローラの構成を示
すブロック図である。
すブロック図である。
1 プログラマブルコントローラ 2 プログラムデー
タメンテナンス装置 3 スケジューラ機能 4,4−1,4−2
入出力カード 5 プログラム変更機能 6 命令実行ユニット
制御機能 7 データモニタ機能 8 プログラム管理情
報 9 プログラムメモリ 10,20,30,40
命令実行ユニット 11 DMA 12 FIFOメモリ 13 命令実行処理部 14 データメモリア
クセス調停機能 15 データメモリ 16−1,16−2 入出力カードアクセス調停機能 17 バス切替え機能 51 データメモリア
クセスバス 61,62 入出力データアクセスバス
タメンテナンス装置 3 スケジューラ機能 4,4−1,4−2
入出力カード 5 プログラム変更機能 6 命令実行ユニット
制御機能 7 データモニタ機能 8 プログラム管理情
報 9 プログラムメモリ 10,20,30,40
命令実行ユニット 11 DMA 12 FIFOメモリ 13 命令実行処理部 14 データメモリア
クセス調停機能 15 データメモリ 16−1,16−2 入出力カードアクセス調停機能 17 バス切替え機能 51 データメモリア
クセスバス 61,62 入出力データアクセスバス
Claims (5)
- 【請求項1】 プログラムメモリに格納されたプログラ
ムを実行するプログラマブルコントローラにおいて、D
MAとFIFOメモリと命令実行処理部とを含む命令実
行ユニットを設け、上記プログラムメモリの実行プログ
ラムを上記DMAにより一旦FIFOメモリに貯え、命
令実行処理部で上記FIFOメモリのプログラムを読み
出して命令を実行するようにしたことを特徴とするプロ
グラマブルコントローラ。 - 【請求項2】 請求項1記載のプログラマブルコントロ
ーラにおいて、命令実行ユニットを複数台設け、上記各
命令実行ユニットがプログラムメモリからそれぞれ別の
実行プログラムを読み出して命令を実行する並列処理を
可能としたことを特徴とするプログラマブルコントロー
ラ。 - 【請求項3】 請求項2記載のプログラマブルコントロ
ーラにおいて、各命令処理部が各種データを保持するデ
ータメモリへアクセスするためのデータメモリアクセス
バスと、上記各命令処理部が入出力信号を授受するため
の入出力部へのアクセスバスとを別々に設け、上記デー
タメモリへのアクセスと上記入出力部へのアクセスとが
同時に発生しても処理を可能としたことを特徴とするプ
ログラマブルコントローラ。 - 【請求項4】 請求項3記載のプログラマブルコントロ
ーラにおいて、2つの入出力アクセスバスを設けると共
に異常処理機能を設け、複数の命令実行ユニットの一部
を一方の入出力アクセスバスに接続すると共に残りの命
令実行ユニットを他方の入出力アクセスバスに接続し、
上記異常処理機能は、上記各命令実行ユニットにおける
命令実行処理の動作状態を監視し、異常が発生すると異
常となった命令実行ユニットまたは入出力バスを切り離
し、残りの命令実行ユニットまたは切り離ししない入出
力アクセスバスを用いて、上記命令の実行を継続するよ
うにしたことを特徴とするプログラマブルコントロー
ラ。 - 【請求項5】 請求項1〜4のいずれか1項に記載のプ
ログラマブルコントローラにおいて、命令実行ユニット
は着脱自在の構造としたことを特徴とするプログラマブ
ルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4832498A JPH11249714A (ja) | 1998-02-27 | 1998-02-27 | プログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4832498A JPH11249714A (ja) | 1998-02-27 | 1998-02-27 | プログラマブルコントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11249714A true JPH11249714A (ja) | 1999-09-17 |
Family
ID=12800245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4832498A Pending JPH11249714A (ja) | 1998-02-27 | 1998-02-27 | プログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11249714A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7024495B2 (en) | 2001-03-30 | 2006-04-04 | Omron Corporation | Programmable controller |
US7444228B2 (en) | 2006-09-06 | 2008-10-28 | Denso Corporation | Data processor for processing pieces of data being successively sampled at intervals |
-
1998
- 1998-02-27 JP JP4832498A patent/JPH11249714A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7024495B2 (en) | 2001-03-30 | 2006-04-04 | Omron Corporation | Programmable controller |
US7444228B2 (en) | 2006-09-06 | 2008-10-28 | Denso Corporation | Data processor for processing pieces of data being successively sampled at intervals |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1133733B1 (en) | Host controller interface descriptor fetching unit | |
JP2829091B2 (ja) | データ処理システム | |
US4860196A (en) | High-availability computer system with a support logic for a warm start | |
CN101334746B (zh) | 多组件*** | |
JPH11249714A (ja) | プログラマブルコントローラ | |
US20060195849A1 (en) | Method for synchronizing events, particularly for processors of fault-tolerant systems | |
JPH07281915A (ja) | 集積回路モジュール同期2重系情報処理装置 | |
JP2002006910A (ja) | 更新機能付きプログラマブルコントローラおよびプログラマブルコントローラの機能拡張ユニットの機能更新方法 | |
JPH0478902A (ja) | バスコントローラ | |
JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
JPH02173852A (ja) | バス診断装置 | |
JP2000242317A (ja) | プログラマブルコントローラ | |
JPH05282243A (ja) | バスマスター装置及び該装置を用いた電子機器 | |
JP3903688B2 (ja) | バンク切替システム | |
JP2802091B2 (ja) | 割込ベクタ制御方式 | |
JPH10247185A (ja) | プロセッサの故障診断方式 | |
JPS61184645A (ja) | 割込制御方式 | |
JPH06223046A (ja) | バストレース実行方法 | |
JPS6152749A (ja) | システム監視方式 | |
JP2000305917A (ja) | マルチプロセッサシステム | |
JP2002082703A (ja) | 媒体搬送系を持つ機器、およびその制御方法ならびに装置 | |
JPH03292540A (ja) | 計算機異常診断装置 | |
JPH0140368B2 (ja) | ||
JP2003316717A (ja) | 情報処理装置 | |
JPS63228339A (ja) | 命令処理装置の試験方式 |