JPH11238861A - 薄膜キャパシタ及びその製造方法 - Google Patents
薄膜キャパシタ及びその製造方法Info
- Publication number
- JPH11238861A JPH11238861A JP10040472A JP4047298A JPH11238861A JP H11238861 A JPH11238861 A JP H11238861A JP 10040472 A JP10040472 A JP 10040472A JP 4047298 A JP4047298 A JP 4047298A JP H11238861 A JPH11238861 A JP H11238861A
- Authority
- JP
- Japan
- Prior art keywords
- upper electrode
- electrode layer
- layer
- forming
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 113
- 239000010409 thin film Substances 0.000 title claims abstract description 109
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000010408 film Substances 0.000 claims abstract description 149
- 238000000034 method Methods 0.000 claims abstract description 51
- 238000004544 sputter deposition Methods 0.000 claims abstract description 44
- 229910052712 strontium Inorganic materials 0.000 claims abstract description 29
- 229910052788 barium Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 230
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 12
- 239000002356 single layer Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims 1
- 239000007789 gas Substances 0.000 abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000005284 excitation Effects 0.000 abstract description 5
- 239000002994 raw material Substances 0.000 abstract description 5
- 229910052719 titanium Inorganic materials 0.000 abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 abstract 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 abstract 2
- 239000000463 material Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- 229910052791 calcium Inorganic materials 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 229910052745 lead Inorganic materials 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005477 sputtering target Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 101150097381 Mtor gene Proteins 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical class [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 良好な容量特性を有しかつ高い温度履歴を施
した際でも良好なリーク特性を保持する高誘電率酸化物
膜を用いた薄膜キャパシタを提供する。 【解決手段】 半導体基板１０１上に少なくとも下部電
極層１０２、高誘電率酸化物膜層１０３、上部電極層１
０５とがこの順序に形成されてなる薄膜キャパシタ１で
あって、当該上部電極層１０５は更に複数の電極層１０
４、１０７から構成されている薄膜キャパシタ１。
した際でも良好なリーク特性を保持する高誘電率酸化物
膜を用いた薄膜キャパシタを提供する。 【解決手段】 半導体基板１０１上に少なくとも下部電
極層１０２、高誘電率酸化物膜層１０３、上部電極層１
０５とがこの順序に形成されてなる薄膜キャパシタ１で
あって、当該上部電極層１０５は更に複数の電極層１０
４、１０７から構成されている薄膜キャパシタ１。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜キャパシタ及
びその製造方法に関するものであり、特に詳しくは半導
体装置用、集積回路用として使用される薄膜キャパシタ
に関するものである。
びその製造方法に関するものであり、特に詳しくは半導
体装置用、集積回路用として使用される薄膜キャパシタ
に関するものである。
【０００２】
【従来の技術】従来より、ＤＲＡＭ（Dynamic Random A
ccess Memories）をはじめとする半導体記憶素子の集積
度の向上に伴い、容量絶縁膜としてシリコン酸化膜やシ
リコン窒化膜にかわり、(Ba,Sr)TiO3 をはじめとする各
種の高誘電率酸化物が盛んに検討されている。
ccess Memories）をはじめとする半導体記憶素子の集積
度の向上に伴い、容量絶縁膜としてシリコン酸化膜やシ
リコン窒化膜にかわり、(Ba,Sr)TiO3 をはじめとする各
種の高誘電率酸化物が盛んに検討されている。
【０００３】また容量膜に酸化物を使用する際、従来ま
で用いられてきたポリシリコン電極は、高誘電率酸化物
との界面の酸化等の問題より使用できず、電極について
もPt、Ru等の金属電極や導電性のある金属酸化物、TiN
などの導電性窒化物の検討が盛んに行われている。一
方、上部電極／高誘電率酸化物／下部電極構造を有する
薄膜キャパシタにおいては、従来より様々な検討が行わ
れ、報告が行われている。そのほとんどがこの薄膜キャ
パシタの重要な特性である容量特性とリーク特性の改善
法に関する報告である。
で用いられてきたポリシリコン電極は、高誘電率酸化物
との界面の酸化等の問題より使用できず、電極について
もPt、Ru等の金属電極や導電性のある金属酸化物、TiN
などの導電性窒化物の検討が盛んに行われている。一
方、上部電極／高誘電率酸化物／下部電極構造を有する
薄膜キャパシタにおいては、従来より様々な検討が行わ
れ、報告が行われている。そのほとんどがこの薄膜キャ
パシタの重要な特性である容量特性とリーク特性の改善
法に関する報告である。
【０００４】例えば、上部電極に関する従来技術とし
て、次のような報告がなされている。即ち、第１の従来
技術として第44回応用物理学関係連合講演会予稿集(199
7)NO.2 398 頁には、薄膜キャパシタが、Ru/(Ba,Sr)Ti
O3/Ru の構造を有するものであって、(Ba,Sr)TiO3 をＭ
ＯＣＶＤ法により成膜する工程とRuからなる上下電極を
ＤＣスパッタ法により成膜する工程とを含む製造方法に
よって形成された薄膜キャパシタにおいて、シリコン換
算膜厚で０．３４ｎｍ、リーク特性は〜１０-8Ａ／cm2
の良好な容量特性及びリーク特性が得られることが報告
されている。
て、次のような報告がなされている。即ち、第１の従来
技術として第44回応用物理学関係連合講演会予稿集(199
7)NO.2 398 頁には、薄膜キャパシタが、Ru/(Ba,Sr)Ti
O3/Ru の構造を有するものであって、(Ba,Sr)TiO3 をＭ
ＯＣＶＤ法により成膜する工程とRuからなる上下電極を
ＤＣスパッタ法により成膜する工程とを含む製造方法に
よって形成された薄膜キャパシタにおいて、シリコン換
算膜厚で０．３４ｎｍ、リーク特性は〜１０-8Ａ／cm2
の良好な容量特性及びリーク特性が得られることが報告
されている。
【０００５】更に、第２の従来技術としてＪＪＡＰ（Ja
panese Journal of Applied Physics, vol. 36, No.9B
）5860〜5865頁には、Pt/(Ba,Sr)TiO3/Pt の構造を有
する薄膜キャパシタであって、RFマグネトロンスパッタ
法により(Ba,Sr)TiO3 を成膜する工程とＤＣスパッタ法
によりPtからなる上下電極を成膜する工程とを含む製造
方法によって形成された薄膜キャパシタにおいて、上部
電極であるPtのスパッタ成膜条件を変化させたときのリ
ーク特性の変化を調べ、スパッタＤＣパワーを、０．５
ｋＷ、及び１．０ｋＷのときに比べて０．２ｋＷにした
方がリーク特性が−１Ｖ印加時において２〜３桁程度良
いという報告がされている。
panese Journal of Applied Physics, vol. 36, No.9B
）5860〜5865頁には、Pt/(Ba,Sr)TiO3/Pt の構造を有
する薄膜キャパシタであって、RFマグネトロンスパッタ
法により(Ba,Sr)TiO3 を成膜する工程とＤＣスパッタ法
によりPtからなる上下電極を成膜する工程とを含む製造
方法によって形成された薄膜キャパシタにおいて、上部
電極であるPtのスパッタ成膜条件を変化させたときのリ
ーク特性の変化を調べ、スパッタＤＣパワーを、０．５
ｋＷ、及び１．０ｋＷのときに比べて０．２ｋＷにした
方がリーク特性が−１Ｖ印加時において２〜３桁程度良
いという報告がされている。
【０００６】その原因として、上部電極表面のラフネス
が、上部電極とＢＳＴ界面（高誘電率酸化物膜層との界
面）のショットキーバリアハイトを減少させるためとし
ている。その他、従来から当該薄膜キャパシタに於い
て、当該高誘電率酸化物膜や当該下部電極の構造に関す
る特許は多く見られるが、当該薄膜キャパシタに於ける
上部電極に関する特許は、多くは見られていない。
が、上部電極とＢＳＴ界面（高誘電率酸化物膜層との界
面）のショットキーバリアハイトを減少させるためとし
ている。その他、従来から当該薄膜キャパシタに於い
て、当該高誘電率酸化物膜や当該下部電極の構造に関す
る特許は多く見られるが、当該薄膜キャパシタに於ける
上部電極に関する特許は、多くは見られていない。
【０００７】この理由としては、当該下部電極及び当該
高誘電率酸化物膜層は、以後の加工工程の影響を強く受
けるので、多くの開発、研究が行われたが、当該上部電
極に関しては、その用途が主にアースと接続する事にあ
るので、当該上部電極に対する関心が薄かった事が考え
られる。本願発明者は、係る薄膜キャパシタに於ける上
部電極が、当該薄膜キャパシタの特性に影響を与える各
種の要因に付いて鋭意検討した結果、当該高誘電率酸化
物膜層と当該上部電極との界面の状態が、当該薄膜キャ
パシタに於けるリーク特性、密着性等に強い影響を与え
る事を知得したものである。
高誘電率酸化物膜層は、以後の加工工程の影響を強く受
けるので、多くの開発、研究が行われたが、当該上部電
極に関しては、その用途が主にアースと接続する事にあ
るので、当該上部電極に対する関心が薄かった事が考え
られる。本願発明者は、係る薄膜キャパシタに於ける上
部電極が、当該薄膜キャパシタの特性に影響を与える各
種の要因に付いて鋭意検討した結果、当該高誘電率酸化
物膜層と当該上部電極との界面の状態が、当該薄膜キャ
パシタに於けるリーク特性、密着性等に強い影響を与え
る事を知得したものである。
【０００８】即ち、上記した第１の従来例に於いては、
Ruを当該上部電極として使用する事によって、〜１０-8
Ａ／cm2 の良好なリーク特性が得られている。しかしな
がら、上記の第１の従来例を適用して、Ru/(Ba,Sr)TiO3
/Ru の構造からなる薄膜キャパシタを形成し、O2、N2ガ
ス中で５００℃で３０分の温度履歴を施した。
Ruを当該上部電極として使用する事によって、〜１０-8
Ａ／cm2 の良好なリーク特性が得られている。しかしな
がら、上記の第１の従来例を適用して、Ru/(Ba,Sr)TiO3
/Ru の構造からなる薄膜キャパシタを形成し、O2、N2ガ
ス中で５００℃で３０分の温度履歴を施した。
【０００９】その結果としてリーク特性が悪化した。そ
の原因として検討した結果、ＴＥＭ観察と局所ＥＤＸ分
析の結果よりRuと(Ba,Sr)TiO3 の界面でRuの酸化や、(B
a,Sr)TiO3 からなる高誘電率酸化物膜側へ、Ruの拡散が
生じる事によるためであることが分かった。つまり、一
般的には、当該上部電極は形成後に、配線や保護膜形成
時のアニール等の高い温度履歴、一般的には３５０℃以
上の加熱処理を受けるため、酸化しやすい金属を当該上
部電極材料に用いた場合には、当該熱処理によるリーク
特性の悪化は避けられない事が判明した。
の原因として検討した結果、ＴＥＭ観察と局所ＥＤＸ分
析の結果よりRuと(Ba,Sr)TiO3 の界面でRuの酸化や、(B
a,Sr)TiO3 からなる高誘電率酸化物膜側へ、Ruの拡散が
生じる事によるためであることが分かった。つまり、一
般的には、当該上部電極は形成後に、配線や保護膜形成
時のアニール等の高い温度履歴、一般的には３５０℃以
上の加熱処理を受けるため、酸化しやすい金属を当該上
部電極材料に用いた場合には、当該熱処理によるリーク
特性の悪化は避けられない事が判明した。
【００１０】また当該上部電極膜層を形成する際に例え
ば、スパッタ時の印加電力の高い条件下で当該上部電極
が成膜されると、熱処理を施さない状態でもRuの酸化や
(Ba,Sr)TiO3 等からなる高誘電率酸化物膜層側へのRuの
拡散が確認された。一方、第２の従来技術では、ＤＣス
パッタ法を実行する際のパワーを下げることにより、つ
まり成膜速度を落としてゆっくり成膜処理する事によっ
て、リーク特性が２〜３桁程度改善できる事が判ってい
るが、係る条件下では、成膜レート（膜形成速度）が約
１／４に減少することが前述のＪＪＡＰ (Japanese Jou
rnalof Applied Physics)5860頁の表１には記載されて
おり、従って、スループットの低下を引き起こすことに
なり、生産性が低下してしまう事になる。
ば、スパッタ時の印加電力の高い条件下で当該上部電極
が成膜されると、熱処理を施さない状態でもRuの酸化や
(Ba,Sr)TiO3 等からなる高誘電率酸化物膜層側へのRuの
拡散が確認された。一方、第２の従来技術では、ＤＣス
パッタ法を実行する際のパワーを下げることにより、つ
まり成膜速度を落としてゆっくり成膜処理する事によっ
て、リーク特性が２〜３桁程度改善できる事が判ってい
るが、係る条件下では、成膜レート（膜形成速度）が約
１／４に減少することが前述のＪＪＡＰ (Japanese Jou
rnalof Applied Physics)5860頁の表１には記載されて
おり、従って、スループットの低下を引き起こすことに
なり、生産性が低下してしまう事になる。
【００１１】また、上記第２の従来例を適用して、Pt/
(Ba,Sr)TiO3/Pt 構造からなる薄膜キャパシタを形成
し、密着性を評価した結果、ＤＣスパッタ法に於いて、
パワーを低下するにともない、膜そのものの密着力の低
下が確認された。つまり、密着性の低下は半導体装置に
於ける信頼性や歩留まりの低下という問題を引き起こ
す。
(Ba,Sr)TiO3/Pt 構造からなる薄膜キャパシタを形成
し、密着性を評価した結果、ＤＣスパッタ法に於いて、
パワーを低下するにともない、膜そのものの密着力の低
下が確認された。つまり、密着性の低下は半導体装置に
於ける信頼性や歩留まりの低下という問題を引き起こ
す。
【００１２】一方、当該上部電極として、酸化防止、或
いは拡散防止の観点から、Ｐｔを使用する事は好ましい
ものであるが、Ｐｔを使用した場合には、Ｐｔからα線
が放射されるので、当該上部電極を厚さの厚いＰｔから
なる膜層で形成した場合には、当該α線の影響で、ソフ
トエラーを発生する事になるので、当該Ｐｔからなる上
部電極の膜厚を余り厚くする事が不可能であると言う問
題も有った。
いは拡散防止の観点から、Ｐｔを使用する事は好ましい
ものであるが、Ｐｔを使用した場合には、Ｐｔからα線
が放射されるので、当該上部電極を厚さの厚いＰｔから
なる膜層で形成した場合には、当該α線の影響で、ソフ
トエラーを発生する事になるので、当該Ｐｔからなる上
部電極の膜厚を余り厚くする事が不可能であると言う問
題も有った。
【００１３】又、特開平７−２２１１９７号公報には、
ルテニウム（Ｒｕ）を下部電極として使用する技術が開
示されてはいるが、上部電極の構成に関しては何らの開
示が見られない。更に、特開平８−１７８０６号公報に
は、Pt/(Ba,Sr)TiO3/Pt の構造を有する薄膜キャパシタ
に関してその製造方法が開示されてはいるが、当該上部
電極としてＰｔを使用した場合の当該薄膜キャパシタの
容量特性に与える悪影響に関しては何らの示唆も開示も
なく、上部電極の構成を調整する事によって薄膜キャパ
シタの特性を改善する様な技術思想に関しては、何らの
開示も示唆も見られない。
ルテニウム（Ｒｕ）を下部電極として使用する技術が開
示されてはいるが、上部電極の構成に関しては何らの開
示が見られない。更に、特開平８−１７８０６号公報に
は、Pt/(Ba,Sr)TiO3/Pt の構造を有する薄膜キャパシタ
に関してその製造方法が開示されてはいるが、当該上部
電極としてＰｔを使用した場合の当該薄膜キャパシタの
容量特性に与える悪影響に関しては何らの示唆も開示も
なく、上部電極の構成を調整する事によって薄膜キャパ
シタの特性を改善する様な技術思想に関しては、何らの
開示も示唆も見られない。
【００１４】
【発明が解決しようとする課題】従って、本発明の目的
は、上記した従来技術の欠点を改良し、良好な容量特性
を有すると共に、高い温度履歴を施した後に於いても良
好なリーク特性を保持することが可能な、高誘電率酸化
物膜を用いた薄膜キャパシタを提供することであり、ま
た当該薄膜キャパシタのスループットを向上させるとと
もに、密着性の改善により歩留まりを向上させる薄膜キ
ャパシタの製造方法を提供することである。
は、上記した従来技術の欠点を改良し、良好な容量特性
を有すると共に、高い温度履歴を施した後に於いても良
好なリーク特性を保持することが可能な、高誘電率酸化
物膜を用いた薄膜キャパシタを提供することであり、ま
た当該薄膜キャパシタのスループットを向上させるとと
もに、密着性の改善により歩留まりを向上させる薄膜キ
ャパシタの製造方法を提供することである。
【００１５】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には以下に記載されたような技術
構成を採用するものである。即ち、本発明に係る第１の
態様としては、半導体基板上に少なくとも下部電極層、
高誘電率酸化物層、上部電極層とがこの順序に形成され
てなる薄膜キャパシタであって、当該上部電極層は更に
複数の電極層から構成されている薄膜キャパシタであ
り、又、本発明に於ける第２の態様としては、半導体基
板上に、単層或いは複数層からなる下部電極層を成膜す
る第１の工程と当該下部電極層の上に高誘電率酸化物膜
を成膜する第２の工程と、当該高誘電率酸化物膜の上に
複数の電極膜層からなる上部電極層を成膜する第３の工
程を含む薄膜キャパシタの製造方法において、当該第３
の工程は、該上部電極層が該高誘電率酸化物に接する第
１の上部電極膜層を、スパッタ法、或は化学的気相成長
法（ＣＶＤ法）若しくは蒸着法から選択された一つの方
法により形成する第１電極膜形成工程と、該第１の上部
電極膜層の上に形成される第２の上部電極膜層若しくは
第２の上部電極膜層より上に形成される他の上部膜層の
いずれかの層を、該第１の上部電極膜層と異なる成膜条
件により形成される第２電極膜形成工程とを含む薄膜キ
ャパシタの製造方法である。
達成するため、基本的には以下に記載されたような技術
構成を採用するものである。即ち、本発明に係る第１の
態様としては、半導体基板上に少なくとも下部電極層、
高誘電率酸化物層、上部電極層とがこの順序に形成され
てなる薄膜キャパシタであって、当該上部電極層は更に
複数の電極層から構成されている薄膜キャパシタであ
り、又、本発明に於ける第２の態様としては、半導体基
板上に、単層或いは複数層からなる下部電極層を成膜す
る第１の工程と当該下部電極層の上に高誘電率酸化物膜
を成膜する第２の工程と、当該高誘電率酸化物膜の上に
複数の電極膜層からなる上部電極層を成膜する第３の工
程を含む薄膜キャパシタの製造方法において、当該第３
の工程は、該上部電極層が該高誘電率酸化物に接する第
１の上部電極膜層を、スパッタ法、或は化学的気相成長
法（ＣＶＤ法）若しくは蒸着法から選択された一つの方
法により形成する第１電極膜形成工程と、該第１の上部
電極膜層の上に形成される第２の上部電極膜層若しくは
第２の上部電極膜層より上に形成される他の上部膜層の
いずれかの層を、該第１の上部電極膜層と異なる成膜条
件により形成される第２電極膜形成工程とを含む薄膜キ
ャパシタの製造方法である。
【００１６】
【発明の実施の形態】本発明に係る当該薄膜キャパシタ
及び当該薄膜キャパシタの製造方法は、上記した様な技
術構成を採用しているので、酸化され易く又高誘電率酸
化物膜内に拡散し易い反応性イオンエッチングにより加
工可能な導電性材料を上部電極として該高誘電率酸化物
膜層上に成膜しても、良好な容量特性を有しかつ高い温
度履歴を施した後での良好なリーク特性を保持すること
が出来る薄膜キャパシタを提供することが可能となる。
及び当該薄膜キャパシタの製造方法は、上記した様な技
術構成を採用しているので、酸化され易く又高誘電率酸
化物膜内に拡散し易い反応性イオンエッチングにより加
工可能な導電性材料を上部電極として該高誘電率酸化物
膜層上に成膜しても、良好な容量特性を有しかつ高い温
度履歴を施した後での良好なリーク特性を保持すること
が出来る薄膜キャパシタを提供することが可能となる。
【００１７】つまり、本発明に於いては、上記した様
に、当該上部電極層を少なくとも第１の上部電極層１０
４と第２の上部電極層１０７とで構成し、それぞれの上
部電極層での使用材料を特定して組み合わせる事によっ
て、従来の問題を解決する事が出来たものである。換言
するならば、前記した従来の方法に於いては、薄膜キャ
パシタの上部電極が単層である為、後工程での高温熱履
歴の影響で、当該上部電極が酸化されたり、当該上部電
極の構成成分が高誘電率酸化物膜１０２内に拡散する事
によって、容量特性、特にリーク電流密度の悪化を来し
ていたのに対し、本発明に於いては、リーク電流密度を
従来の薄膜キャパシタよりも良好で然かも安定的に維持
させる事が可能となる。
に、当該上部電極層を少なくとも第１の上部電極層１０
４と第２の上部電極層１０７とで構成し、それぞれの上
部電極層での使用材料を特定して組み合わせる事によっ
て、従来の問題を解決する事が出来たものである。換言
するならば、前記した従来の方法に於いては、薄膜キャ
パシタの上部電極が単層である為、後工程での高温熱履
歴の影響で、当該上部電極が酸化されたり、当該上部電
極の構成成分が高誘電率酸化物膜１０２内に拡散する事
によって、容量特性、特にリーク電流密度の悪化を来し
ていたのに対し、本発明に於いては、リーク電流密度を
従来の薄膜キャパシタよりも良好で然かも安定的に維持
させる事が可能となる。
【００１８】又、上記の従来例に示した様に、Ｐｔを上
部電極に使用する場合には、コストが高価となるばかり
でなく、α線によるプログラムエラーの発生と言うよう
な悪影響があり、さらにはＰｔが加工し難い材料である
と言う問題があるが、本発明に於いてＰｔを第１の上部
電極層１０４に使用する場合には、その厚みを薄くする
事が出来るので、本発明の目的とする作用効果を充分に
発揮する事が出来、従って、上記した従来の問題は全く
発生せず、しかも、当該高誘電率酸化物膜１０２への拡
散或いは高温熱履歴による酸化の問題も解決出来る。
部電極に使用する場合には、コストが高価となるばかり
でなく、α線によるプログラムエラーの発生と言うよう
な悪影響があり、さらにはＰｔが加工し難い材料である
と言う問題があるが、本発明に於いてＰｔを第１の上部
電極層１０４に使用する場合には、その厚みを薄くする
事が出来るので、本発明の目的とする作用効果を充分に
発揮する事が出来、従って、上記した従来の問題は全く
発生せず、しかも、当該高誘電率酸化物膜１０２への拡
散或いは高温熱履歴による酸化の問題も解決出来る。
【００１９】
【実施例】以下に、本発明に係る薄膜キャパシタ及び薄
膜キャパシタの製造方法の具体例を図面を参照しながら
詳細に説明する。即ち、図１は、本発明に係る薄膜キャ
パシタの構造の概略を説明する断面図であり、図中、半
導体基板１０１上に少なくとも下部電極層１０２、高誘
電率酸化物膜層１０３、上部電極層１０５とがこの順序
に形成されてなる薄膜キャパシタ１であって、当該上部
電極層１０５は更に複数の電極層１０４、１０７から構
成されている薄膜キャパシタ１が示されている。
膜キャパシタの製造方法の具体例を図面を参照しながら
詳細に説明する。即ち、図１は、本発明に係る薄膜キャ
パシタの構造の概略を説明する断面図であり、図中、半
導体基板１０１上に少なくとも下部電極層１０２、高誘
電率酸化物膜層１０３、上部電極層１０５とがこの順序
に形成されてなる薄膜キャパシタ１であって、当該上部
電極層１０５は更に複数の電極層１０４、１０７から構
成されている薄膜キャパシタ１が示されている。
【００２０】又、本発明に係る当該薄膜キャパシタ１に
於ける当該高誘電率酸化物膜層１０３と接触する当該上
部電極層１０５を構成する第１の上部電極層１０４は、
主として酸化され難い、或いは当該高誘電率酸化物膜層
１０３への拡散性の低い物質を含んでいるものである事
が望ましい。更に、本発明に於いては、当該高誘電率酸
化物膜層１０３は、主として(Ba,Sr)TiO3 を含んでいる
ものが使用される事が望ましい。
於ける当該高誘電率酸化物膜層１０３と接触する当該上
部電極層１０５を構成する第１の上部電極層１０４は、
主として酸化され難い、或いは当該高誘電率酸化物膜層
１０３への拡散性の低い物質を含んでいるものである事
が望ましい。更に、本発明に於いては、当該高誘電率酸
化物膜層１０３は、主として(Ba,Sr)TiO3 を含んでいる
ものが使用される事が望ましい。
【００２１】一方、本発明に於ける当該第１の上部電極
層１０４は、Pt, Au, Ag, Pd, Ni,Coのうちから少なく
とも１種類の金属或いはその合金を含んでいる事が望ま
しく又、当該上部電極層１０５を構成する第１の上部電
極層１０４より上層を構成する第２の上部電極層１０７
若しくは当該第２の上部電極層１０７よりも上層を構成
する他の上部電極層（図示せず）が当該第１の上部電極
層より加工性の高い導電性材料で構成されている事が望
ましい。
層１０４は、Pt, Au, Ag, Pd, Ni,Coのうちから少なく
とも１種類の金属或いはその合金を含んでいる事が望ま
しく又、当該上部電極層１０５を構成する第１の上部電
極層１０４より上層を構成する第２の上部電極層１０７
若しくは当該第２の上部電極層１０７よりも上層を構成
する他の上部電極層（図示せず）が当該第１の上部電極
層より加工性の高い導電性材料で構成されている事が望
ましい。
【００２２】更に、本発明に於いては、当該上部電極層
１０５を構成する第１の上部電極層１０４より上層を構
成する第２の上部電極層１０７若しくは当該第２の上部
電極層１０７よりも上層を構成する他の上部電極層（図
示せず）が反応性イオンエッチングにより加工可能な導
電性材料で構成されている事も好ましい。当該反応性イ
オンエッチングにより加工可能な導電性材料としては、
例えば、少なくともRu, RuO2, Ir, IrO2の何れかを含ん
でいるものである事が好ましい。
１０５を構成する第１の上部電極層１０４より上層を構
成する第２の上部電極層１０７若しくは当該第２の上部
電極層１０７よりも上層を構成する他の上部電極層（図
示せず）が反応性イオンエッチングにより加工可能な導
電性材料で構成されている事も好ましい。当該反応性イ
オンエッチングにより加工可能な導電性材料としては、
例えば、少なくともRu, RuO2, Ir, IrO2の何れかを含ん
でいるものである事が好ましい。
【００２３】又、本発明に係る当該薄膜キャパシタ１に
於ける当該下部電極層１０２は、特に限定されないが、
当該上部電極に使用される様な導電性材料を使用して形
成される事が望ましく、又当該下部電極１０２が単層で
構成されていても良く又、複数の下部電極層から構成さ
れているもので有ってもよい。又、本発明に係る当該薄
膜キャパシタ１に於いては、当該上部電極層を構成する
第１の上部電極層の厚みは、当該第１の上部電極層より
上層を構成する第２の上部電極層若しくは当該第２の上
部電極層よりも上層を構成する他の上部電極層の厚みに
対して約１０分の１乃至２０分の１に設定されている事
が望ましい。
於ける当該下部電極層１０２は、特に限定されないが、
当該上部電極に使用される様な導電性材料を使用して形
成される事が望ましく、又当該下部電極１０２が単層で
構成されていても良く又、複数の下部電極層から構成さ
れているもので有ってもよい。又、本発明に係る当該薄
膜キャパシタ１に於いては、当該上部電極層を構成する
第１の上部電極層の厚みは、当該第１の上部電極層より
上層を構成する第２の上部電極層若しくは当該第２の上
部電極層よりも上層を構成する他の上部電極層の厚みに
対して約１０分の１乃至２０分の１に設定されている事
が望ましい。
【００２４】つまり、本発明に係る当該薄膜キャパシタ
１の基本的な構成の一例としては、基板１０１上に形成
された任意の下部電極１０２の上層に形成された高誘電
率酸化物膜層１０３に直接接触する当該第１の上部電極
層１０４を、当該高誘電率酸化物膜１０２に含まれる酸
素等の影響を受け、後加工工程に於ける特に３５０℃以
上の加熱処理を受ける様な高温度熱履歴を経た後でも、
酸化されない特性を持ち、且つ当該高誘電率酸化物膜１
０２内に拡散する事のない様な、例えばPt, Au, Ag, P
d, Ni, Coのうちの少なくとも１種類の金属とその合金
とから選択された金属材料で構成されたものが使用さ
れ、当該第２の上部電極層１０７には、反応性イオンエ
ッチングにより加工可能な導電性材料としては、例え
ば、少なくともRu, RuO2, Ir, IrO2の何れかを含んでい
る金属材料で構成されたものが使用されるものである。
１の基本的な構成の一例としては、基板１０１上に形成
された任意の下部電極１０２の上層に形成された高誘電
率酸化物膜層１０３に直接接触する当該第１の上部電極
層１０４を、当該高誘電率酸化物膜１０２に含まれる酸
素等の影響を受け、後加工工程に於ける特に３５０℃以
上の加熱処理を受ける様な高温度熱履歴を経た後でも、
酸化されない特性を持ち、且つ当該高誘電率酸化物膜１
０２内に拡散する事のない様な、例えばPt, Au, Ag, P
d, Ni, Coのうちの少なくとも１種類の金属とその合金
とから選択された金属材料で構成されたものが使用さ
れ、当該第２の上部電極層１０７には、反応性イオンエ
ッチングにより加工可能な導電性材料としては、例え
ば、少なくともRu, RuO2, Ir, IrO2の何れかを含んでい
る金属材料で構成されたものが使用されるものである。
【００２５】係る上部電極層を少なくとも第１の上部電
極層１０４と第２の上部電極層１０７とで構成し、それ
ぞれの上部電極層での使用材料を特定して組み合わせる
事によって、従来の問題を見事に解決する事が出来たも
のである。つまり、前記した従来の方法に於いては、薄
膜キャパシタの上部電極が単層である為、後工程での高
温熱履歴の影響で、当該上部電極が酸化されたり、当該
上部電極の構成成分が高誘電率酸化物膜１０２内に拡散
する事によって、容量特性、特にリーク電流密度の悪化
を来していたのに対し、本発明に於いては、後述する様
に、リーク電流密度を従来の薄膜キャパシタよりも良好
で然かも安定的に維持させる事が可能となる。
極層１０４と第２の上部電極層１０７とで構成し、それ
ぞれの上部電極層での使用材料を特定して組み合わせる
事によって、従来の問題を見事に解決する事が出来たも
のである。つまり、前記した従来の方法に於いては、薄
膜キャパシタの上部電極が単層である為、後工程での高
温熱履歴の影響で、当該上部電極が酸化されたり、当該
上部電極の構成成分が高誘電率酸化物膜１０２内に拡散
する事によって、容量特性、特にリーク電流密度の悪化
を来していたのに対し、本発明に於いては、後述する様
に、リーク電流密度を従来の薄膜キャパシタよりも良好
で然かも安定的に維持させる事が可能となる。
【００２６】又、上記の従来例に示した様に、Ｐｔを上
部電極に使用する場合には、コストが高価となるばかり
でなく、α線によるプログラムエラーの発生と言うよう
な悪影響があり、さらにはＰｔが加工し難い材料である
と言う問題があるが、本発明に於いてＰｔを第１の上部
電極層１０４に使用する場合には、その厚みが薄くても
本発明の目的とする作用効果は充分に発揮する事が出来
るので、上記した従来の問題は全く発生せず、しかも、
当該高誘電率酸化物膜１０２への拡散或いは高温熱履歴
による酸化の問題も解決出来る。
部電極に使用する場合には、コストが高価となるばかり
でなく、α線によるプログラムエラーの発生と言うよう
な悪影響があり、さらにはＰｔが加工し難い材料である
と言う問題があるが、本発明に於いてＰｔを第１の上部
電極層１０４に使用する場合には、その厚みが薄くても
本発明の目的とする作用効果は充分に発揮する事が出来
るので、上記した従来の問題は全く発生せず、しかも、
当該高誘電率酸化物膜１０２への拡散或いは高温熱履歴
による酸化の問題も解決出来る。
【００２７】本発明に係る薄膜キャパシタの製造方法の
一具体例を図３を参照しながら説明するならば、例え
ば、半導体基板１０１上に、単層或いは複数層からなる
下部電極層１０２を成膜する第１の工程（ステップ
（１））と当該下部電極層１０２の上に高誘電率酸化物
膜層１０３を成膜する第２の工程（ステップ（２））
と、当該高誘電率酸化物膜層１０３の上に複数の電極膜
層からなる上部電極層１０５を成膜する第３の工程（ス
テップ（３））を含む薄膜キャパシタの製造方法におい
て、当該第３の工程は、該上部電極層１０５が該高誘電
率酸化物膜層１０３に接する第１の上部電極膜層１０４
を、スパッタ法、或は化学的気相成長法（ＣＶＤ法）若
しくは蒸着法から選択された一つの方法により形成する
第１電極膜形成工程（ステップ（４））と、該第１の上
部電極膜層１０４の上に形成される第２の上部電極膜層
１０７若しくは第２の上部電極膜層１０７より上に形成
される他の上部膜層（図示せず）のいずれかの層を、該
第１の上部電極膜層１０４と異なる成膜条件により形成
される第２電極膜形成工程（ステップ（５））とから構
成されている薄膜キャパシタの製造方法である。
一具体例を図３を参照しながら説明するならば、例え
ば、半導体基板１０１上に、単層或いは複数層からなる
下部電極層１０２を成膜する第１の工程（ステップ
（１））と当該下部電極層１０２の上に高誘電率酸化物
膜層１０３を成膜する第２の工程（ステップ（２））
と、当該高誘電率酸化物膜層１０３の上に複数の電極膜
層からなる上部電極層１０５を成膜する第３の工程（ス
テップ（３））を含む薄膜キャパシタの製造方法におい
て、当該第３の工程は、該上部電極層１０５が該高誘電
率酸化物膜層１０３に接する第１の上部電極膜層１０４
を、スパッタ法、或は化学的気相成長法（ＣＶＤ法）若
しくは蒸着法から選択された一つの方法により形成する
第１電極膜形成工程（ステップ（４））と、該第１の上
部電極膜層１０４の上に形成される第２の上部電極膜層
１０７若しくは第２の上部電極膜層１０７より上に形成
される他の上部膜層（図示せず）のいずれかの層を、該
第１の上部電極膜層１０４と異なる成膜条件により形成
される第２電極膜形成工程（ステップ（５））とから構
成されている薄膜キャパシタの製造方法である。
【００２８】本発明に於ける当該薄膜キャパシタの製造
方法において使用される成膜条件としては、基板温度、
成膜材料の選択、膜厚、成膜速度、成膜温度、ターゲッ
トに印加されるスパッタ電圧、ガス圧、成膜方法等が考
慮されるべき条件の例であり、成膜方法にもよるが、本
発明に於いては中でも膜形成速度或いはターゲットに印
加されるスパッタ電圧が重要である。
方法において使用される成膜条件としては、基板温度、
成膜材料の選択、膜厚、成膜速度、成膜温度、ターゲッ
トに印加されるスパッタ電圧、ガス圧、成膜方法等が考
慮されるべき条件の例であり、成膜方法にもよるが、本
発明に於いては中でも膜形成速度或いはターゲットに印
加されるスパッタ電圧が重要である。
【００２９】例えば、本発明に於いて、当該高誘電率酸
化物膜層１０２の上に形成される上部電極層１０５の第
１の上部電極層１０４としてＰｔを使用し、又当該上部
電極１０５の第２の上部電極層１０７としてＲｕを使用
する場合には、当該Ｐｔが加工しがたく、α線を出すと
いう問題から、当該第１の上部電極層１０４は、なるべ
く薄く形成させる事が必要である。
化物膜層１０２の上に形成される上部電極層１０５の第
１の上部電極層１０４としてＰｔを使用し、又当該上部
電極１０５の第２の上部電極層１０７としてＲｕを使用
する場合には、当該Ｐｔが加工しがたく、α線を出すと
いう問題から、当該第１の上部電極層１０４は、なるべ
く薄く形成させる事が必要である。
【００３０】更に、当該高誘電率酸化物膜１０３の上に
第１の上部電極層１０４を形成するに際し、スパッタリ
ング方法を使用する場合には、あまり高いエネルギーを
使用すると当該高誘電率酸化物膜層にダメージを与える
事になるので、出来るだけパワーを落とした状態でスパ
ッタリングする事が必要となる。その為、より好ましく
は、例えば、Ｐｔを使用して当該第１の上部電極層１０
４を形成する場合においては、スパッタリング用のター
ゲットに対して印加するパワーを例えば５．１Ｗ／ｃｍ
2 以下に設定する事によって、ゆっくりした成膜レート
で、薄く形成すれば、上記した問題点を全て解決する事
が出来る。
第１の上部電極層１０４を形成するに際し、スパッタリ
ング方法を使用する場合には、あまり高いエネルギーを
使用すると当該高誘電率酸化物膜層にダメージを与える
事になるので、出来るだけパワーを落とした状態でスパ
ッタリングする事が必要となる。その為、より好ましく
は、例えば、Ｐｔを使用して当該第１の上部電極層１０
４を形成する場合においては、スパッタリング用のター
ゲットに対して印加するパワーを例えば５．１Ｗ／ｃｍ
2 以下に設定する事によって、ゆっくりした成膜レート
で、薄く形成すれば、上記した問題点を全て解決する事
が出来る。
【００３１】係る条件を採用する事によって、後述する
様に、図２に示す様に、上部電極１０５をRuからなる単
層で形成した従来技術による薄膜キャパシタの熱履歴後
のリーク特性に対し、本発明に於ける薄膜キャパシタと
の熱履歴後のリーク特性を大幅に改善する事が可能とな
ったのである。本発明に於いては、当該スパッタリング
用のターゲットに対して印加するパワーは出来るだけ低
い事が望ましく、本願発明者等の実験によれば、当該タ
ーゲットに対して印加するパワーは、１．７Ｗ／ｃｍ2
以下、更に望ましくは０．６Ｗ／ｃｍ2 以下とする事が
良好な結果を得る事が判明した。
様に、図２に示す様に、上部電極１０５をRuからなる単
層で形成した従来技術による薄膜キャパシタの熱履歴後
のリーク特性に対し、本発明に於ける薄膜キャパシタと
の熱履歴後のリーク特性を大幅に改善する事が可能とな
ったのである。本発明に於いては、当該スパッタリング
用のターゲットに対して印加するパワーは出来るだけ低
い事が望ましく、本願発明者等の実験によれば、当該タ
ーゲットに対して印加するパワーは、１．７Ｗ／ｃｍ2
以下、更に望ましくは０．６Ｗ／ｃｍ2 以下とする事が
良好な結果を得る事が判明した。
【００３２】又、本願発明者等の実験によれば、当該ス
パッタリング用のターゲットに対して印加するパワーが
５．１Ｗ／ｃｍ2 以上となると、図２に示す従来例の熱
履歴後のリーク特性と略同様の特性を示す様になる事が
判明したので、ターゲットに対して印加するパワーが
５．１Ｗ／ｃｍ2 以上とする事は好ましくない。従っ
て、後述する本発明の第１の実施例に於いては、当該第
１の上部電極層１０４として、ＤＣスパッタ法を使用し
て、Ｐｔを成膜レート３６ｎｍの条件で５ｎｍの厚みを
持つ膜層を形成し、その上に第２の上部電極層１０７と
してＲｕをスパッタ法を使用して、成膜レートが２１ｎ
ｍの条件で５０ｎｍの厚みを持つ膜層を形成する。
パッタリング用のターゲットに対して印加するパワーが
５．１Ｗ／ｃｍ2 以上となると、図２に示す従来例の熱
履歴後のリーク特性と略同様の特性を示す様になる事が
判明したので、ターゲットに対して印加するパワーが
５．１Ｗ／ｃｍ2 以上とする事は好ましくない。従っ
て、後述する本発明の第１の実施例に於いては、当該第
１の上部電極層１０４として、ＤＣスパッタ法を使用し
て、Ｐｔを成膜レート３６ｎｍの条件で５ｎｍの厚みを
持つ膜層を形成し、その上に第２の上部電極層１０７と
してＲｕをスパッタ法を使用して、成膜レートが２１ｎ
ｍの条件で５０ｎｍの厚みを持つ膜層を形成する。
【００３３】つまり、係る具体例に於いては、当該第１
電極膜形成工程の膜形成速度よりも当該第２電極膜形成
工程の膜形成速度の方が速くなる様に設定されているも
のであるが本発明は係る具体例に特定されるものでは無
く、場合によっては、当該第２の上部電極膜形成工程の
膜形成速度よりも当該第１の上部電極膜形成工程の膜形
成速度の方が速くなる様に設定されているもので有って
も良い。
電極膜形成工程の膜形成速度よりも当該第２電極膜形成
工程の膜形成速度の方が速くなる様に設定されているも
のであるが本発明は係る具体例に特定されるものでは無
く、場合によっては、当該第２の上部電極膜形成工程の
膜形成速度よりも当該第１の上部電極膜形成工程の膜形
成速度の方が速くなる様に設定されているもので有って
も良い。
【００３４】更に、本発明に於いて、当該第１の上部電
極膜形成工程と当該第２の上部電極膜形成工程に於ける
成膜方法が、スパッタ法である場合において、ターゲッ
トに印加されるスパッタ電圧が、該第１の上部電極膜形
成工程と該第２の上部電極膜形成工程とで異なる様に設
定する事が可能であり、それによって上記した成膜速度
（成膜レート）を変化させる事が可能となる。
極膜形成工程と当該第２の上部電極膜形成工程に於ける
成膜方法が、スパッタ法である場合において、ターゲッ
トに印加されるスパッタ電圧が、該第１の上部電極膜形
成工程と該第２の上部電極膜形成工程とで異なる様に設
定する事が可能であり、それによって上記した成膜速度
（成膜レート）を変化させる事が可能となる。
【００３５】つまり、本発明に於ける最も好ましい具体
例としては、上記した第１の上部電極層１０４を、上記
した様な高温熱処理によって酸化され難いか、当該高誘
電率酸化物膜１０３に拡散する事のない導電性材料を使
用して、かつ低エネルギーによる成膜条件を採用する事
である。
例としては、上記した第１の上部電極層１０４を、上記
した様な高温熱処理によって酸化され難いか、当該高誘
電率酸化物膜１０３に拡散する事のない導電性材料を使
用して、かつ低エネルギーによる成膜条件を採用する事
である。
【００３６】
【実施例】以下に本発明に係る薄膜キャパシタの製造方
法の具体例を実施例の形で説明する。 実施例１ 図１は本発明の第１の実施例の形態を説明するための薄
膜キャパシタの断面図である。
法の具体例を実施例の形で説明する。 実施例１ 図１は本発明の第１の実施例の形態を説明するための薄
膜キャパシタの断面図である。
【００３７】即ち、図１に於いて、抵抗率が０．１Ω・
cmのｎ型シリコン基板１０１上にＤＣスパッタ法により
RuO2からなる下部電極層１０２を２００ｎｍの厚さに形
成した。そしてそのウエハ上にBa(DPM)2、Sr(DPM)2、Ti
(i-OC3H7) 及び酸素ガスを原料として用いたElectron C
yclotron Resonance(ECR)-CVD 法を用いて、基板温度は
５００℃、ガス圧は７ｍTorr、プラズマ励起マイクロ波
パワーは５００Ｗの条件下で高誘電率酸化物膜層である
(Ba,Sr)TiO3 層１０３を３０ｎｍ堆積させた。
cmのｎ型シリコン基板１０１上にＤＣスパッタ法により
RuO2からなる下部電極層１０２を２００ｎｍの厚さに形
成した。そしてそのウエハ上にBa(DPM)2、Sr(DPM)2、Ti
(i-OC3H7) 及び酸素ガスを原料として用いたElectron C
yclotron Resonance(ECR)-CVD 法を用いて、基板温度は
５００℃、ガス圧は７ｍTorr、プラズマ励起マイクロ波
パワーは５００Ｗの条件下で高誘電率酸化物膜層である
(Ba,Sr)TiO3 層１０３を３０ｎｍ堆積させた。
【００３８】当該高誘電率酸化物膜層１０３である(Ba,
Sr)TiO3 を堆積後、ＤＣスパッタ法を用いて、成膜温度
は２５℃、ガス圧は４ｍTorr、ＤＣパワーは５．１Ｗ／
ｃｍ 2 、成膜レートは３６ｎｍ／ｍｉｎの条件下で第１
の上部電極層１０４のPtを５ｎｍ堆積させた。Ptの膜厚
に特に制限はないが、加工プロセス等を考えると薄い方
が好ましい。
Sr)TiO3 を堆積後、ＤＣスパッタ法を用いて、成膜温度
は２５℃、ガス圧は４ｍTorr、ＤＣパワーは５．１Ｗ／
ｃｍ 2 、成膜レートは３６ｎｍ／ｍｉｎの条件下で第１
の上部電極層１０４のPtを５ｎｍ堆積させた。Ptの膜厚
に特に制限はないが、加工プロセス等を考えると薄い方
が好ましい。
【００３９】そしてスパッタ法を用いて、成膜温度は２
５℃、ガス圧は４ｍTorr、ＤＣパワーは４．５Ｗ／ｃｍ
2 、成膜レートは２１ｎｍ／ｍｉｎの条件下で第２の上
部電極層１０７のRu層を50nm堆積して、薄膜キャパシタ
とした。最後に、この薄膜キャパシタにＯ2 、Ｎ2 中５
００℃で３０分の温度履歴を施した。上部電極１０５を
Ru単層で形成した従来技術による薄膜キャパシタと以上
の工程で作製した本発明に於ける薄膜キャパシタの熱履
歴後のリーク特性の比較を図２に示した。
５℃、ガス圧は４ｍTorr、ＤＣパワーは４．５Ｗ／ｃｍ
2 、成膜レートは２１ｎｍ／ｍｉｎの条件下で第２の上
部電極層１０７のRu層を50nm堆積して、薄膜キャパシタ
とした。最後に、この薄膜キャパシタにＯ2 、Ｎ2 中５
００℃で３０分の温度履歴を施した。上部電極１０５を
Ru単層で形成した従来技術による薄膜キャパシタと以上
の工程で作製した本発明に於ける薄膜キャパシタの熱履
歴後のリーク特性の比較を図２に示した。
【００４０】つまり、本具体例に於いては、必ずしも第
１の上部電極層１０４を形成する成膜速度が、該第２の
上部電極層１０７を形成する成膜速度よりも速く無くて
も良い事を示している。図２より明らかな様に、従来技
術では、熱履歴によりリーク特性、例えばリーク電流密
度、が駆動電圧が０Ｖに於いてもリーク電流密度が、１
×１０-6A/cm2以上であり、当該駆動電圧が上昇するに
つれて当該リーク電流密度は悪化するのに対し、本発明
に係る当該薄膜キャパシタは、印加される駆動電圧が０
Ｖに於いてもリーク電流密度が、１×１０-8A/cm2 以下
であり、然かも、当該駆動電圧が２Ｖに於いてもリーク
電流密度が、１×１０-8A/cm2 以下と安定した良好な低
いリーク電流特性を示す事が出来る。
１の上部電極層１０４を形成する成膜速度が、該第２の
上部電極層１０７を形成する成膜速度よりも速く無くて
も良い事を示している。図２より明らかな様に、従来技
術では、熱履歴によりリーク特性、例えばリーク電流密
度、が駆動電圧が０Ｖに於いてもリーク電流密度が、１
×１０-6A/cm2以上であり、当該駆動電圧が上昇するに
つれて当該リーク電流密度は悪化するのに対し、本発明
に係る当該薄膜キャパシタは、印加される駆動電圧が０
Ｖに於いてもリーク電流密度が、１×１０-8A/cm2 以下
であり、然かも、当該駆動電圧が２Ｖに於いてもリーク
電流密度が、１×１０-8A/cm2 以下と安定した良好な低
いリーク電流特性を示す事が出来る。
【００４１】つまり、本発明による薄膜キャパシタで
は、良好なリーク特性を示していることが分かる。また
第１の上部電極層１０４の膜厚を５〜２０ｎｍまで変化
させて密着性を評価した。その結果として当該第１の上
部電極層１０４の膜厚が薄いほど密着性が向上した。こ
のことから第１の上部電極層１０４は１０ｎｍ以下であ
る事が好ましい。
は、良好なリーク特性を示していることが分かる。また
第１の上部電極層１０４の膜厚を５〜２０ｎｍまで変化
させて密着性を評価した。その結果として当該第１の上
部電極層１０４の膜厚が薄いほど密着性が向上した。こ
のことから第１の上部電極層１０４は１０ｎｍ以下であ
る事が好ましい。
【００４２】上記本発明に係る薄膜キャパシタに於ける
特にスパッタリング方法を実施する為のスパッタリング
装置としては、特に限定されるものではなく、従来一般
的に使用されているスパッタリング装置を使用する事が
出来るものである。当該本発明に於て使用しえるスパッ
タリング装置の構造の概略を図４に示しておくが、本発
明は係るスパッタリング装置に特定されるものではな
い。
特にスパッタリング方法を実施する為のスパッタリング
装置としては、特に限定されるものではなく、従来一般
的に使用されているスパッタリング装置を使用する事が
出来るものである。当該本発明に於て使用しえるスパッ
タリング装置の構造の概略を図４に示しておくが、本発
明は係るスパッタリング装置に特定されるものではな
い。
【００４３】即ち、本発明に於て使用されるスパッタリ
ング装置２０は真空チャンバー２内に当該薄膜キャパシ
タを形成する為の被加工基板４を搭載した基板ホルダー
３が設けられていると共に、当該基板ホルダー３に対向
して所定の間隔を於て、所定のターゲット６を保持した
高周波電極板５が設けられている。当該高周波電極板５
には、異なるターゲット６を同時に保持していても良
く、異なる金属をスパッタする場合には、異なる高周波
電極板５を複数個設け、そのそれぞれに所定のターゲッ
ト６を保持させる様にしても良い。
ング装置２０は真空チャンバー２内に当該薄膜キャパシ
タを形成する為の被加工基板４を搭載した基板ホルダー
３が設けられていると共に、当該基板ホルダー３に対向
して所定の間隔を於て、所定のターゲット６を保持した
高周波電極板５が設けられている。当該高周波電極板５
には、異なるターゲット６を同時に保持していても良
く、異なる金属をスパッタする場合には、異なる高周波
電極板５を複数個設け、そのそれぞれに所定のターゲッ
ト６を保持させる様にしても良い。
【００４４】尚、当該基板ホルダー３と当該高周波電極
板５との間には、適宜のシャッター手段７が設けられて
いても良い。又、当該真空チャンバー２には、適宜の不
活性ガスを外部から当該真空チャンバー２内に供給する
為の不活性ガス供給手段１１と当該真空チャンバー２内
を所定の真空状態に維持する為の真空状態調整手段１２
が設けられている。
板５との間には、適宜のシャッター手段７が設けられて
いても良い。又、当該真空チャンバー２には、適宜の不
活性ガスを外部から当該真空チャンバー２内に供給する
為の不活性ガス供給手段１１と当該真空チャンバー２内
を所定の真空状態に維持する為の真空状態調整手段１２
が設けられている。
【００４５】更に、当該真空チャンバー２に設けられた
当該高周波電極板５には、適宜の高周波電源１０から適
宜のパワー制御手段９を介して所定のパワーに調整され
た高周波電圧が印加される様に構成されている。従っ
て、本具体例に於て、当該ターゲットに印加されるべき
パワーは、当該パワー制御手段９を任意に調整する事に
よって実現する事が可能である。
当該高周波電極板５には、適宜の高周波電源１０から適
宜のパワー制御手段９を介して所定のパワーに調整され
た高周波電圧が印加される様に構成されている。従っ
て、本具体例に於て、当該ターゲットに印加されるべき
パワーは、当該パワー制御手段９を任意に調整する事に
よって実現する事が可能である。
【００４６】又、当該スパッタ処理する時間、或いは真
空度等は、適宜に設けられた制御手段８を介して、電源
供給手段であるパワー制御手段９或いは真空状態調整手
段１２を調整する事によって実行する事になる。 実施例２ 本発明に係る薄膜キャパシタの第２の実施の形態を説明
する。
空度等は、適宜に設けられた制御手段８を介して、電源
供給手段であるパワー制御手段９或いは真空状態調整手
段１２を調整する事によって実行する事になる。 実施例２ 本発明に係る薄膜キャパシタの第２の実施の形態を説明
する。
【００４７】図１に示す様に、抵抗率が０．１Ω・cmの
ｎ型シリコン基板１０１上にＤＣスパッタ法によりRuO2
からなる下部電極層１０２を２００ｎｍ形成した。そし
てそのウエハ上にBa(DPM)2、Sr(DPM)2、Ti(i-OC3H7) 及
び酸素ガスを原料として用いたElectron Cyclotron Res
onance(ECR)-CVD 法を用いて、基板温度は５００℃、ガ
ス圧は７ｍTorr、プラズマ励起マイクロ波パワーは５０
０Ｗの条件下で高誘電率酸化物膜層である(Ba,Sr)TiO3
層１０３を３０ｎｍ堆積させた。
ｎ型シリコン基板１０１上にＤＣスパッタ法によりRuO2
からなる下部電極層１０２を２００ｎｍ形成した。そし
てそのウエハ上にBa(DPM)2、Sr(DPM)2、Ti(i-OC3H7) 及
び酸素ガスを原料として用いたElectron Cyclotron Res
onance(ECR)-CVD 法を用いて、基板温度は５００℃、ガ
ス圧は７ｍTorr、プラズマ励起マイクロ波パワーは５０
０Ｗの条件下で高誘電率酸化物膜層である(Ba,Sr)TiO3
層１０３を３０ｎｍ堆積させた。
【００４８】当該高誘電率酸化物膜層１０３である(Ba,
Sr)TiO3 を堆積後、ＤＣスパッタ法を用いて、成膜温度
は２５℃、ガス圧は４ｍTorr、ＤＣパワーは０．６Ｗ／
ｃｍ 2 、成膜レートは９ｎｍ／ｍｉｎの条件下で第１の
上部電極層１０４のPtを５ｎｍ堆積させた。Ptの膜厚に
特に制限はないが、加工プロセス等を考えると薄い方が
好ましい。
Sr)TiO3 を堆積後、ＤＣスパッタ法を用いて、成膜温度
は２５℃、ガス圧は４ｍTorr、ＤＣパワーは０．６Ｗ／
ｃｍ 2 、成膜レートは９ｎｍ／ｍｉｎの条件下で第１の
上部電極層１０４のPtを５ｎｍ堆積させた。Ptの膜厚に
特に制限はないが、加工プロセス等を考えると薄い方が
好ましい。
【００４９】そして最後に、スパッタ法を用いて、成膜
温度は２５℃、ガス圧は４ｍTorr、ＤＣパワーは４．５
Ｗ／ｃｍ2 、成膜レートは２１ｎｍ／ｍｉｎの条件下で
第２の上部電極層１０７のRu層を５０ｎｍ堆積して、薄
膜キャパシタとした。以上のような工程で作製した薄膜
キャパシタは、実施例１と同様に良好なリーク特性を示
した。
温度は２５℃、ガス圧は４ｍTorr、ＤＣパワーは４．５
Ｗ／ｃｍ2 、成膜レートは２１ｎｍ／ｍｉｎの条件下で
第２の上部電極層１０７のRu層を５０ｎｍ堆積して、薄
膜キャパシタとした。以上のような工程で作製した薄膜
キャパシタは、実施例１と同様に良好なリーク特性を示
した。
【００５０】さらに、この薄膜キャパシタにＯ2 、Ｎ2
中５００℃で３０分の温度履歴を施した後でも良好なリ
ーク特性は維持されていた。また、ピーリングによる剥
離の試験も行ったが、密着性も良好であった。また、第
１の上部電極層１０４にPtとRuの合金を用いて同様の検
討を行った。Ptの時と同様に、Ｏ2 、Ｎ2 中５００℃で
３０分の温度履歴前後で実施例１と同様に良好なリーク
特性を示した。また加工の面でも優れていた。
中５００℃で３０分の温度履歴を施した後でも良好なリ
ーク特性は維持されていた。また、ピーリングによる剥
離の試験も行ったが、密着性も良好であった。また、第
１の上部電極層１０４にPtとRuの合金を用いて同様の検
討を行った。Ptの時と同様に、Ｏ2 、Ｎ2 中５００℃で
３０分の温度履歴前後で実施例１と同様に良好なリーク
特性を示した。また加工の面でも優れていた。
【００５１】つまり、本発明によって得られる当該薄膜
キャパシタは、印加される駆動電圧が０Ｖ〜２Ｖに於け
るリーク電流密度が、１×１０-8/cm2以下であると言う
特性を有しているものである。なお、上記第１及び第２
の具体例の中で下部電極としてRuO2の例を述べたが、当
該下部電極１０２としては、高誘電率酸化物形成過程の
酸素雰囲気下で導電性を失わない、かつ低誘電率層を形
成しないものであれば何でもよい。
キャパシタは、印加される駆動電圧が０Ｖ〜２Ｖに於け
るリーク電流密度が、１×１０-8/cm2以下であると言う
特性を有しているものである。なお、上記第１及び第２
の具体例の中で下部電極としてRuO2の例を述べたが、当
該下部電極１０２としては、高誘電率酸化物形成過程の
酸素雰囲気下で導電性を失わない、かつ低誘電率層を形
成しないものであれば何でもよい。
【００５２】例えばRu、Ir、Re、Os、Rhの金属、或はそ
れらの酸化物、シリサイド化合物の中から選ばれた少な
くとも１種類以上の材料、またはPt、Au、Ag、Pd、Ni、
Coの中から選ばれた少なくても１種類以上の材料を用い
ても有効である。さらに、上記実施例では、当該下部電
極１０２がRuO2の単層で形成されている事について述べ
たが、複数層の下部電極構造でも同様の効果が得られ
る。
れらの酸化物、シリサイド化合物の中から選ばれた少な
くとも１種類以上の材料、またはPt、Au、Ag、Pd、Ni、
Coの中から選ばれた少なくても１種類以上の材料を用い
ても有効である。さらに、上記実施例では、当該下部電
極１０２がRuO2の単層で形成されている事について述べ
たが、複数層の下部電極構造でも同様の効果が得られ
る。
【００５３】また上記各実施の形態の中で高誘電率酸化
物として(Ba,Sr)TiO3を使用する事を例示したが、本発
明は、高誘電率酸化物膜が化学式ＡＢＯ3 で表され、そ
れぞれＡとしてBa、Sr、Pb、Ca、La、Li、K のうち少な
くても１種類以上、ＢとしてTi、Zr、Ta、Nb、Mg、Fe、
Zn、Wのうち少なくても１種類以上を含むもの、例えばS
rTiO3、(Sr,Ca)TiO3 、(Ba,Sr,Ca)TiO3、PbTiO3、Pb(Z
r,Ti)O3 、(Pb,La)(Zr,Ti)O3、Pb(Mg,Nb)O3 、Pb(Mg,W)
O3、Pb(Zn,Nb)O3LiTaO3 、LiNbO3、KTaO3 、KNbO3 な
ど、或は化学式(Bi2O2)(A m-1Bm O3m+1)(m=1,2,3,4,5)
で表され、それぞれＡとしてBa、Sr、Pb、Ca、K 、Biの
うち１種類以上、ＢとしてNb、Ta、Ti、Wの少なくても
１種類以上を含むもの、例えばBi4Ti3O12 、SrBi2Ta
2O9、SrBi2Nb2O9、或は上記化学式とは異なる化学組成
をもつTa2O5 についても同様の効果が得られる。
物として(Ba,Sr)TiO3を使用する事を例示したが、本発
明は、高誘電率酸化物膜が化学式ＡＢＯ3 で表され、そ
れぞれＡとしてBa、Sr、Pb、Ca、La、Li、K のうち少な
くても１種類以上、ＢとしてTi、Zr、Ta、Nb、Mg、Fe、
Zn、Wのうち少なくても１種類以上を含むもの、例えばS
rTiO3、(Sr,Ca)TiO3 、(Ba,Sr,Ca)TiO3、PbTiO3、Pb(Z
r,Ti)O3 、(Pb,La)(Zr,Ti)O3、Pb(Mg,Nb)O3 、Pb(Mg,W)
O3、Pb(Zn,Nb)O3LiTaO3 、LiNbO3、KTaO3 、KNbO3 な
ど、或は化学式(Bi2O2)(A m-1Bm O3m+1)(m=1,2,3,4,5)
で表され、それぞれＡとしてBa、Sr、Pb、Ca、K 、Biの
うち１種類以上、ＢとしてNb、Ta、Ti、Wの少なくても
１種類以上を含むもの、例えばBi4Ti3O12 、SrBi2Ta
2O9、SrBi2Nb2O9、或は上記化学式とは異なる化学組成
をもつTa2O5 についても同様の効果が得られる。
【００５４】また、実施例では(Ba,Sr)TiO3 単層につい
て述べたが、２層以上の複数の高誘電率酸化物層の場合
にも同様の効果が得られる。次に、本発明に係る薄膜キ
ャパシタの第３の実施の形態を説明する。即ち、図１に
示す様な構造を持った薄膜キャパシタを製造するに際
し、先ず抵抗率が０．１Ω・cmのｎ型シリコン基板１０
１上にＤＣスパッタ法によりRuO2からなる下部電極層１
０２を２００ｎｍ形成した。
て述べたが、２層以上の複数の高誘電率酸化物層の場合
にも同様の効果が得られる。次に、本発明に係る薄膜キ
ャパシタの第３の実施の形態を説明する。即ち、図１に
示す様な構造を持った薄膜キャパシタを製造するに際
し、先ず抵抗率が０．１Ω・cmのｎ型シリコン基板１０
１上にＤＣスパッタ法によりRuO2からなる下部電極層１
０２を２００ｎｍ形成した。
【００５５】そしてそのウエハ上にBa(DPM)2、Sr(DP
M)2、Ti(i-OC3H7) 及び酸素ガスを原料として用いたEle
ctron Cyclotron Resonance(ECR)-CVD 法を用いて、基
板温度は５００℃、ガス圧は７ｍTorr、プラズマ励起マ
イクロ波パワーは５００Ｗの条件下で高誘電率酸化物膜
層である(Ba,Sr)TiO3 層１０３を３０ｎｍ堆積させた。
当該高誘電率酸化物膜層１０３である(Ba,Sr)TiO3 を堆
積後、ＤＣスパッタ法を用いて、成膜温度は２５℃、ガ
ス圧は４ｍTorr、ＤＣパワーは１．７Ｗ／ｃｍ 2 、成膜
レートは１６ｎｍ／ｍｉｎの条件下で第１の上部電極層
１０４のPtを５ｎｍ堆積させた。
M)2、Ti(i-OC3H7) 及び酸素ガスを原料として用いたEle
ctron Cyclotron Resonance(ECR)-CVD 法を用いて、基
板温度は５００℃、ガス圧は７ｍTorr、プラズマ励起マ
イクロ波パワーは５００Ｗの条件下で高誘電率酸化物膜
層である(Ba,Sr)TiO3 層１０３を３０ｎｍ堆積させた。
当該高誘電率酸化物膜層１０３である(Ba,Sr)TiO3 を堆
積後、ＤＣスパッタ法を用いて、成膜温度は２５℃、ガ
ス圧は４ｍTorr、ＤＣパワーは１．７Ｗ／ｃｍ 2 、成膜
レートは１６ｎｍ／ｍｉｎの条件下で第１の上部電極層
１０４のPtを５ｎｍ堆積させた。
【００５６】Ptの膜厚に特に制限はないが、加工プロセ
ス等を考えると薄い方が好ましい。そして最後に、スパ
ッタ法を用いて、成膜温度は２５℃、ガス圧は４ｍTor
r、ＤＣパワーは４．５Ｗ／ｃｍ2 、成膜レートは２１
ｎｍ／ｍｉｎの条件下で第２の上部電極層１０７のRu層
を５０ｎｍ堆積して、薄膜キャパシタとした。最後に、
係る薄膜キャパシタをＯ2 、Ｎ2 中５００℃で３０分の
温度履歴を施した後、上記各実施例と同様の熱処理を行
い当該熱履歴後のリーク電流特性を測定した結果を図５
に示す。
ス等を考えると薄い方が好ましい。そして最後に、スパ
ッタ法を用いて、成膜温度は２５℃、ガス圧は４ｍTor
r、ＤＣパワーは４．５Ｗ／ｃｍ2 、成膜レートは２１
ｎｍ／ｍｉｎの条件下で第２の上部電極層１０７のRu層
を５０ｎｍ堆積して、薄膜キャパシタとした。最後に、
係る薄膜キャパシタをＯ2 、Ｎ2 中５００℃で３０分の
温度履歴を施した後、上記各実施例と同様の熱処理を行
い当該熱履歴後のリーク電流特性を測定した結果を図５
に示す。
【００５７】図５のグラフから判る様に、図２の従来例
と比較するとかなり良好なリーク特性を熱処理後でも維
持されている事が判明すると同時に、実施例１の場合よ
りも良好なリーク特性を示している事も判る。次に、本
発明に係る薄膜キャパシタの第４の実施の形態を説明す
る。即ち、図１に示す様な構造を持った薄膜キャパシタ
を製造するに際し、先ず抵抗率が０．１Ω・cmのｎ型シ
リコン基板１０１上にＤＣスパッタ法によりRuO2からな
る下部電極層１０２を２００ｎｍ形成した。
と比較するとかなり良好なリーク特性を熱処理後でも維
持されている事が判明すると同時に、実施例１の場合よ
りも良好なリーク特性を示している事も判る。次に、本
発明に係る薄膜キャパシタの第４の実施の形態を説明す
る。即ち、図１に示す様な構造を持った薄膜キャパシタ
を製造するに際し、先ず抵抗率が０．１Ω・cmのｎ型シ
リコン基板１０１上にＤＣスパッタ法によりRuO2からな
る下部電極層１０２を２００ｎｍ形成した。
【００５８】そしてそのウエハ上にBa(DPM)2、Sr(DP
M)2、Ti(i-OC3H7) 及び酸素ガスを原料として用いたEle
ctron Cyclotron Resonance(ECR)-CVD 法を用いて、基
板温度は５００℃、ガス圧は７ｍTorr、プラズマ励起マ
イクロ波パワーは５００Ｗの条件下で高誘電率酸化物膜
層である(Ba,Sr)TiO3 層１０３を３０ｎｍ堆積させた。
当該高誘電率酸化物膜層１０３である(Ba,Sr)TiO3 を堆
積後、ＤＣスパッタ法を用いて、成膜温度は２５℃、ガ
ス圧は４ｍTorr、ＤＣパワーは１．７Ｗ／ｃｍ 2 、成膜
レートは１６ｎｍ／ｍｉｎの条件下で第１の上部電極層
１０４のPtを５ｎｍ堆積させた。
M)2、Ti(i-OC3H7) 及び酸素ガスを原料として用いたEle
ctron Cyclotron Resonance(ECR)-CVD 法を用いて、基
板温度は５００℃、ガス圧は７ｍTorr、プラズマ励起マ
イクロ波パワーは５００Ｗの条件下で高誘電率酸化物膜
層である(Ba,Sr)TiO3 層１０３を３０ｎｍ堆積させた。
当該高誘電率酸化物膜層１０３である(Ba,Sr)TiO3 を堆
積後、ＤＣスパッタ法を用いて、成膜温度は２５℃、ガ
ス圧は４ｍTorr、ＤＣパワーは１．７Ｗ／ｃｍ 2 、成膜
レートは１６ｎｍ／ｍｉｎの条件下で第１の上部電極層
１０４のPtを５ｎｍ堆積させた。
【００５９】そして最後に、スパッタ法を用いて、成膜
温度は２５℃、ガス圧は４ｍTorr、ＤＣパワーは４．５
Ｗ／ｃｍ2 、成膜レートは２１ｎｍ／ｍｉｎの条件下で
第２の上部電極層１０７のRu層を１００ｎｍ堆積して、
薄膜キャパシタとした。最後に、係る薄膜キャパシタを
Ｏ2 、Ｎ2 中５００℃で３０分の温度履歴を施した後、
上記各実施例と同様の熱処理を行い当該熱履歴後のリー
ク電流特性を測定した結果を図５に示す。
温度は２５℃、ガス圧は４ｍTorr、ＤＣパワーは４．５
Ｗ／ｃｍ2 、成膜レートは２１ｎｍ／ｍｉｎの条件下で
第２の上部電極層１０７のRu層を１００ｎｍ堆積して、
薄膜キャパシタとした。最後に、係る薄膜キャパシタを
Ｏ2 、Ｎ2 中５００℃で３０分の温度履歴を施した後、
上記各実施例と同様の熱処理を行い当該熱履歴後のリー
ク電流特性を測定した結果を図５に示す。
【００６０】図５のグラフから判る様に、図２の従来例
と比較するとかなり良好なリーク特性を熱処理後でも維
持されている事が判明すると同時に、実施例１の場合よ
りも良好なリーク特性を示している事も判る。即ち、本
発明に於ける当該薄膜キャパシタに関するリーク電流特
性に関しては、第２の上部電極層の膜厚にはあまり依存
性がない事が判明した。
と比較するとかなり良好なリーク特性を熱処理後でも維
持されている事が判明すると同時に、実施例１の場合よ
りも良好なリーク特性を示している事も判る。即ち、本
発明に於ける当該薄膜キャパシタに関するリーク電流特
性に関しては、第２の上部電極層の膜厚にはあまり依存
性がない事が判明した。
【００６１】従って、本発明に於ける当該第２の上部電
極層の膜厚は、１５０〜２００ｎｍにしても良い事が推
定される。以上のような工程で作製した薄膜キャパシタ
は、実施例１と同様に良好なリーク特性を示した。さら
に、この薄膜キャパシタにＯ2 、Ｎ2 中５００℃で３０
分の温度履歴を施した後でも良好なリーク特性は維持さ
れていた。
極層の膜厚は、１５０〜２００ｎｍにしても良い事が推
定される。以上のような工程で作製した薄膜キャパシタ
は、実施例１と同様に良好なリーク特性を示した。さら
に、この薄膜キャパシタにＯ2 、Ｎ2 中５００℃で３０
分の温度履歴を施した後でも良好なリーク特性は維持さ
れていた。
【００６２】
【発明の効果】本発明に係る薄膜キャパシタは、上記し
た様な技術構成を採用しているので、その第１の効果
は、薄膜キャパシタの良好な電気特性が得られることで
ある。その理由は、第１の上部電極層に反応性の低い、
酸化されにくい材料や当該高誘電率酸化物膜層への拡散
し難い材料を用いる事により、当該高誘電率酸化物膜層
及び当該第１の上部電極層との界面での反応や(Ba,Sr)T
iO3 のダメージを防ぐことができるからである。
た様な技術構成を採用しているので、その第１の効果
は、薄膜キャパシタの良好な電気特性が得られることで
ある。その理由は、第１の上部電極層に反応性の低い、
酸化されにくい材料や当該高誘電率酸化物膜層への拡散
し難い材料を用いる事により、当該高誘電率酸化物膜層
及び当該第１の上部電極層との界面での反応や(Ba,Sr)T
iO3 のダメージを防ぐことができるからである。
【００６３】又、本発明に於いて得られる第２の効果
は、上部電極の形成時間が短縮され、スループットを向
上させることができることである。その理由は、第２の
上部電極層の成膜速度をあげることにより成膜時間が短
縮できるためである。更に本発明に於ける第３の効果
は、剥離の抑制により、当該薄膜キャパシタの歩留まり
を向上させることができることである。
は、上部電極の形成時間が短縮され、スループットを向
上させることができることである。その理由は、第２の
上部電極層の成膜速度をあげることにより成膜時間が短
縮できるためである。更に本発明に於ける第３の効果
は、剥離の抑制により、当該薄膜キャパシタの歩留まり
を向上させることができることである。
【００６４】その理由は、第２の上部電極層に剥離しに
くい条件の電極層を設けることにより、剥離が抑制でき
るためである。一方、本発明に於ける第４の効果は、当
該薄膜キャパシタの加工性が向上することである。その
理由として第２の上部電極層１０７を反応性イオンエッ
チング可能な導電性材料を用いて、且つ第１の上部電極
層１０４を薄くすることにより加工性が容易になるため
である。
くい条件の電極層を設けることにより、剥離が抑制でき
るためである。一方、本発明に於ける第４の効果は、当
該薄膜キャパシタの加工性が向上することである。その
理由として第２の上部電極層１０７を反応性イオンエッ
チング可能な導電性材料を用いて、且つ第１の上部電極
層１０４を薄くすることにより加工性が容易になるため
である。
【図１】図１は、本発明に係る薄膜キャパシタの一具体
例の構成を示す断面図である。
例の構成を示す断面図である。
【図２】図２は、従来技術の薄膜キャパシタと本発明の
薄膜キャパシタとのリーク特性を比較したグラフであ
る。
薄膜キャパシタとのリーク特性を比較したグラフであ
る。
【図３】図３は、本発明に係る薄膜キャパシタの一具体
例の製造方法の手順を示すフローチャートである。
例の製造方法の手順を示すフローチャートである。
【図４】図４は、本発明に於て使用されるスパッタリン
グ装置の一具体例の構成を示すブロックダイアグラムで
ある。
グ装置の一具体例の構成を示すブロックダイアグラムで
ある。
【図５】図５は、従来技術の薄膜キャパシタと本発明の
薄膜キャパシタとのリーク特性を比較したグラフであ
る。
薄膜キャパシタとのリーク特性を比較したグラフであ
る。
１…薄膜キャパシタ ２…真空チャンバー ３…基板ホルダー ４…被加工基板 ５…高周波電極板 ６…ターゲット ７…シャッター手段 ８…制御手段 ９…パワー制御手段 １０…高周波電源 １１…不活性ガス供給手段 １２…真空状態調整手段 ２０…スパッタリング装置 １０１…シリコン基板 １０２…下部電極層 １０３…高誘電率酸化物膜層 １０４…第１の上部電極層 １０５…上部電極層 １０７…第２の上部電極層
Claims (22)
- 【請求項１】 半導体基板上に少なくとも下部電極層、
高誘電率酸化物層、上部電極層とがこの順序に形成され
てなる薄膜キャパシタであって、当該上部電極層は更に
複数の電極層から構成されている事を特徴とする薄膜キ
ャパシタ。 - 【請求項２】 当該高誘電率酸化物層と接触する当該上
部電極層を構成する第１の上部電極層は、主として酸化
され難い、或いは当該高誘電率酸化物層への拡散性の低
い物質を含んでいるものである事を特徴とする請求項１
記載の薄膜キャパシタ。 - 【請求項３】 当該高誘電率酸化物層は(Ba,Sr)TiO3 を
含んでいる事を特徴とする請求項１又は２に記載の薄膜
キャパシタ。 - 【請求項４】 当該第１の上部電極層は、Pt, Au, Ag,
Pd, Ni, Coのうちから少なくとも１種類の金属或いはそ
の合金を含んでいる事を特徴とする請求項１乃至３の何
れかに記載の薄膜キャパシタ。 - 【請求項５】 当該上部電極層を構成する第１の上部電
極層より上層を構成する第２の上部電極層若しくは当該
第２の上部電極層よりも上層を構成する他の上部電極層
が当該第１の上部電極層より加工性の高い導電性材料で
構成されている事を特徴とする請求項１乃至４の何れか
に記載の薄膜キャパシタ。 - 【請求項６】 当該上部電極層を構成する第１の上部電
極層より上層を構成する第２の上部電極層若しくは当該
第２の上部電極層よりも上層を構成する他の上部電極層
が反応性イオンエッチングにより加工可能な導電性材料
で構成されている事を特徴とする請求項１乃至５の何れ
かに記載の薄膜キャパシタ。 - 【請求項７】 当該上部電極層を構成する第１の上部電
極層より上層を構成する第２の上部電極層若しくは当該
第２の上部電極層よりも上層を構成する他の上部電極層
が少なくともRu, RuO2, Ir, IrO2の何れかを含んでいる
事を特徴とする請求項１乃至６の何れかに記載の薄膜キ
ャパシタ。 - 【請求項８】 当該下部電極層が、複数の下部電極層か
ら構成されている事を特徴とする請求項１乃至８の何れ
かに記載の薄膜キャパシタ。 - 【請求項９】 当該薄膜キャパシタは、印加される駆動
電圧が２Ｖに於けるリーク電流密度が、１×１０-4A/cm
2 以下である事を特徴とする薄膜キャパシタ。 - 【請求項１０】 当該上部電極層を構成する第１の上部
電極層の厚みは、当該第１の上部電極層より上層を構成
する第２の上部電極層若しくは当該第２の上部電極層よ
りも上層を構成する他の上部電極層の厚みに対して約１
０分の１乃至２０分の１に設定されている事を特徴とす
る請求項１乃至９の何れかに記載の記載の薄膜キャパシ
タ。 - 【請求項１１】 半導体基板上に、単層或いは複数層か
らなる下部電極層を成膜する第１の工程と当該下部電極
層の上に高誘電率酸化物膜を成膜する第２の工程と、当
該高誘電率酸化物膜の上に複数の電極膜層からなる上部
電極層を成膜する第３の工程を含む薄膜キャパシタの製
造方法において、当該第３の工程は、該上部電極層が該
高誘電率酸化物に接する第１の上部電極膜層を、スパッ
タ法、或は化学的気相成長法（ＣＶＤ法）若しくは蒸着
法から選択された一つの方法により形成する第１電極膜
形成工程と、該第１の上部電極膜層の上に形成される第
２の上部電極膜層若しくは第２の上部電極膜層より上に
形成される他の上部膜層のいずれかの層を、該第１の上
部電極膜層と異なる成膜条件により形成される第２電極
膜形成工程とを含むことを特徴とする薄膜キャパシタの
製造方法。 - 【請求項１２】 当該成膜条件は、膜形成速度である事
を特徴とする請求項１１記載の薄膜キャパシタの製造方
法。 - 【請求項１３】 当該成膜条件に於ける膜形成速度は、
当該第１の上部電極膜形成工程の膜形成速度よりも当該
第２の上部電極膜形成工程の膜形成速度の方が速くなる
様に設定されている事を特徴とする請求項１２記載の薄
膜キャパシタの製造方法。 - 【請求項１４】 当該成膜条件は、ターゲットに印加さ
れるスパッタ電圧である事を特徴とする請求項１１記載
の薄膜キャパシタの製造方法。 - 【請求項１５】 当該第１の上部電極膜形成工程と当該
第２の上部電極膜形成工程に於ける成膜方法が、スパッ
タ法である場合において、当該ターゲットに印加される
スパッタ電圧が、該第１の上部電極膜形成工程と該第２
の上部電極膜形成工程とで異なる様に設定されている事
を特徴とする請求項１４に記載の薄膜キャパシタの製造
方法。 - 【請求項１６】 当該第１の上部電極膜形成工程に於け
る当該ターゲットに印加されるスパッタ電圧が、５．１
Ｗ／ｃｍ2 以下に設定されている事を特徴とする請求項
１５に記載の薄膜キャパシタの製造方法。 - 【請求項１７】 当該第１の上部電極膜形成工程に於け
る当該ターゲットに印加されるスパッタ電圧が、１．７
Ｗ／ｃｍ2 以下に設定されている事を特徴とする請求項
１５に記載の薄膜キャパシタの製造方法。 - 【請求項１８】 当該高誘電率酸化物層は(Ba,Sr)TiO3
を含んでいる事を特徴とする請求項１１乃至１７の何れ
かに記載の薄膜キャパシタの製造方法。 - 【請求項１９】 当該第１の上部電極層は、Pt, Au, A
g, Pd, Ni, Coのうちから少なくとも１種類の金属或い
はその合金を含んでいる事を特徴とする請求項１１乃至
１８の何れかに記載の薄膜キャパシタの製造方法。 - 【請求項２０】 当該上部電極層を構成する第１の上部
電極層より上層を構成する第２の上部電極層若しくは当
該第２の上部電極層よりも上層を構成する他の上部電極
層が当該第１の上部電極層より加工性の高い導電性材料
で構成されている事を特徴とする請求項１１乃至１９の
何れかに記載の薄膜キャパシタの製造方法。 - 【請求項２１】 当該上部電極層を構成する第１の上部
電極層より上層を構成する第２の上部電極層若しくは当
該第２の上部電極層よりも上層を構成する他の上部電極
層が反応性イオンエッチングにより加工可能な導電性材
料で構成されている事を特徴とする請求項１１乃至２０
の何れかに記載の薄膜キャパシタの製造方法。 - 【請求項２２】 当該上部電極層を構成する第１の上部
電極層より上層を構成する第２の上部電極層若しくは当
該第２の上部電極層よりも上層を構成する他の上部電極
層が少なくともRu, RuO2, Ir, IrO2の何れかを含んでい
る事を特徴とする請求項１１乃至２１の何れかに記載の
薄膜キャパシタの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04047298A JP3209175B2 (ja) | 1998-02-23 | 1998-02-23 | 薄膜キャパシタの製造方法 |
| KR10-1999-0005811A KR100420847B1 (ko) | 1998-02-23 | 1999-02-22 | 박막커패시터의 제조방법 |
| US09/255,843 US6333537B1 (en) | 1998-02-23 | 1999-02-23 | Thin film capacitor with an improved top electrode |
| GB9904139A GB2334622B (en) | 1998-02-23 | 1999-02-23 | Thin film capacitor with an improved top electrode and method of forming the same |
| CNB991034201A CN1165925C (zh) | 1998-02-23 | 1999-02-23 | 薄膜电容器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04047298A JP3209175B2 (ja) | 1998-02-23 | 1998-02-23 | 薄膜キャパシタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11238861A true JPH11238861A (ja) | 1999-08-31 |
| JP3209175B2 JP3209175B2 (ja) | 2001-09-17 |
Family
ID=12581580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04047298A Expired - Fee Related JP3209175B2 (ja) | 1998-02-23 | 1998-02-23 | 薄膜キャパシタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6333537B1 (ja) |
| JP (1) | JP3209175B2 (ja) |
| KR (1) | KR100420847B1 (ja) |
| CN (1) | CN1165925C (ja) |
| GB (1) | GB2334622B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058408A (ko) * | 2000-12-30 | 2002-07-12 | 박종섭 | 루테늄 금속전극 제조방법 |
| KR100483359B1 (ko) * | 2003-04-01 | 2005-04-15 | 학교법인 성균관대학 | 반도체소자 제조방법 |
| JP2011029574A (ja) * | 2009-03-31 | 2011-02-10 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3183243B2 (ja) * | 1998-02-25 | 2001-07-09 | 日本電気株式会社 | 薄膜キャパシタ及びその製造方法 |
| JP3517876B2 (ja) * | 1998-10-14 | 2004-04-12 | セイコーエプソン株式会社 | 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ |
| US6534357B1 (en) * | 2000-11-09 | 2003-03-18 | Micron Technology, Inc. | Methods for forming conductive structures and structures regarding same |
| US6737753B2 (en) * | 2001-09-28 | 2004-05-18 | Osram Opto Semiconductor Gmbh | Barrier stack |
| US7071007B2 (en) * | 2002-12-06 | 2006-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a low voltage drive ferroelectric capacitor |
| US7536526B2 (en) * | 2005-07-11 | 2009-05-19 | General Electric Company | Hierarchical state based migration of structured data |
| US7818855B2 (en) * | 2006-11-10 | 2010-10-26 | E. I. Du Pont De Nemours And Company | Method of making thin-film capacitors on metal foil using thick top electrodes |
| WO2011153533A2 (en) | 2010-06-04 | 2011-12-08 | Remy Technologies, Llc | Electric machine cooling system and method |
| MX2012014209A (es) | 2010-06-08 | 2013-02-07 | Remy Technologies Llc | Sistema y metodo de enfriamiento para maquina electrica. |
| US8519581B2 (en) | 2010-06-08 | 2013-08-27 | Remy Technologies, Llc | Electric machine cooling system and method |
| US8508085B2 (en) | 2010-10-04 | 2013-08-13 | Remy Technologies, Llc | Internal cooling of stator assembly in an electric machine |
| US8692425B2 (en) | 2011-05-10 | 2014-04-08 | Remy Technologies, Llc | Cooling combinations for electric machines |
| CN103635431B (zh) * | 2011-06-17 | 2016-06-01 | 尤米科尔公司 | 用核心材料的元素和一种或多种金属氧化物的混合物涂覆的锂金属氧化物粒子 |
| US9041260B2 (en) | 2011-07-08 | 2015-05-26 | Remy Technologies, Llc | Cooling system and method for an electronic machine |
| US9048710B2 (en) | 2011-08-29 | 2015-06-02 | Remy Technologies, Llc | Electric machine module cooling system and method |
| US10069375B2 (en) | 2012-05-02 | 2018-09-04 | Borgwarner Inc. | Electric machine module cooling system and method |
| US9502494B2 (en) * | 2013-12-18 | 2016-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal (MIM) capacitor structure and method for forming the same |
| US9337786B1 (en) * | 2014-12-18 | 2016-05-10 | General Electric Company | Multi-layer decoupling capacitor for a tube amplifier assembly |
| KR20210103671A (ko) | 2020-02-14 | 2021-08-24 | 삼성전자주식회사 | 반도체 메모리 소자 |
| CN113012939B (zh) * | 2021-02-22 | 2022-09-09 | 四川大学 | 高耐电压低损耗硅基薄膜电容器及其制备方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5005102A (en) * | 1989-06-20 | 1991-04-02 | Ramtron Corporation | Multilayer electrodes for integrated circuit capacitors |
| JPH0793969A (ja) * | 1993-09-22 | 1995-04-07 | Olympus Optical Co Ltd | 強誘電体容量素子 |
| US5622893A (en) * | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
| US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
| JP2703206B2 (ja) | 1994-09-30 | 1998-01-26 | 三星電子株式会社 | 強誘電体キャパシタ及びその製造方法 |
| US5668040A (en) | 1995-03-20 | 1997-09-16 | Lg Semicon Co., Ltd. | Method for forming a semiconductor device electrode which also serves as a diffusion barrier |
| JP3279453B2 (ja) | 1995-03-20 | 2002-04-30 | シャープ株式会社 | 不揮発性ランダムアクセスメモリ |
| JPH09116111A (ja) * | 1995-10-23 | 1997-05-02 | Olympus Optical Co Ltd | 半導体装置 |
| US5612560A (en) * | 1995-10-31 | 1997-03-18 | Northern Telecom Limited | Electrode structure for ferroelectric capacitors for integrated circuits |
| KR100189982B1 (ko) | 1995-11-29 | 1999-06-01 | 윤종용 | 고유전체 캐패시터의 제조방법 |
| KR100215861B1 (ko) | 1996-03-13 | 1999-08-16 | 구본준 | 유전체 박막 제조방법 및 이를 이용한 반도체 장치제조방법 |
| US5732841A (en) | 1996-03-19 | 1998-03-31 | Tesma International Inc. | Fuel cap |
| JP3171110B2 (ja) * | 1996-06-19 | 2001-05-28 | ソニー株式会社 | 強誘電体キャパシタ構造の製造方法 |
| JPH1012751A (ja) * | 1996-06-27 | 1998-01-16 | Sharp Corp | 強誘電体記憶素子 |
| KR100239417B1 (ko) | 1996-12-03 | 2000-01-15 | 김영환 | 반도체 소자의 커패시터 및 그의 제조방법 |
| US5807774A (en) | 1996-12-06 | 1998-09-15 | Sharp Kabushiki Kaisha | Simple method of fabricating ferroelectric capacitors |
| US6011284A (en) | 1996-12-26 | 2000-01-04 | Sony Corporation | Electronic material, its manufacturing method, dielectric capacitor, nonvolatile memory and semiconductor device |
| KR100269314B1 (ko) | 1997-02-17 | 2000-10-16 | 윤종용 | 플라즈마처리를이용한반도체장치의커패시터제조방법 |
| JP3452800B2 (ja) | 1997-06-30 | 2003-09-29 | ヒュンダイ エレクトロニクス インダストリーズ カムパニー リミテッド | 高集積記憶素子およびその製造方法 |
| KR100289389B1 (ko) | 1998-03-05 | 2001-06-01 | 김영환 | 반도체소자의캐패시터제조방법 |
| US6107136A (en) | 1998-08-17 | 2000-08-22 | Motorola Inc. | Method for forming a capacitor structure |
-
1998
- 1998-02-23 JP JP04047298A patent/JP3209175B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-22 KR KR10-1999-0005811A patent/KR100420847B1/ko not_active IP Right Cessation
- 1999-02-23 US US09/255,843 patent/US6333537B1/en not_active Expired - Lifetime
- 1999-02-23 GB GB9904139A patent/GB2334622B/en not_active Expired - Fee Related
- 1999-02-23 CN CNB991034201A patent/CN1165925C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058408A (ko) * | 2000-12-30 | 2002-07-12 | 박종섭 | 루테늄 금속전극 제조방법 |
| KR100483359B1 (ko) * | 2003-04-01 | 2005-04-15 | 학교법인 성균관대학 | 반도체소자 제조방법 |
| JP2011029574A (ja) * | 2009-03-31 | 2011-02-10 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1165925C (zh) | 2004-09-08 |
| US6333537B1 (en) | 2001-12-25 |
| GB9904139D0 (en) | 1999-04-14 |
| KR100420847B1 (ko) | 2004-03-02 |
| CN1228602A (zh) | 1999-09-15 |
| JP3209175B2 (ja) | 2001-09-17 |
| GB2334622A (en) | 1999-08-25 |
| KR19990072822A (ko) | 1999-09-27 |
| GB2334622B (en) | 2003-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3209175B2 (ja) | 薄膜キャパシタの製造方法 | |
| KR100314489B1 (ko) | 강유전체 커패시터의 간단한 제조방법 | |
| US5973911A (en) | Ferroelectric thin-film capacitor | |
| US6498097B1 (en) | Apparatus and method of forming preferred orientation-controlled platinum film using oxygen | |
| JP3183243B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| US6503791B2 (en) | Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device | |
| JP3570472B2 (ja) | 高温電極バリアを備えるキャパシタおよびその製造方法並びにＦｅＲＡＭおよびＤＲＡＭ | |
| US7271054B2 (en) | Method of manufacturing a ferroelectric capacitor having RU1-XOX electrode | |
| JPH1154721A (ja) | 半導体装置の製造方法および製造装置 | |
| US6617266B2 (en) | Barium strontium titanate annealing process | |
| KR20090110908A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH11297964A (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
| US6403441B1 (en) | Method for fabricating storage capacitor using high dielectric constant material | |
| JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
| JP3173451B2 (ja) | 半導体装置及びその製造方法 | |
| EP1504460B1 (en) | Improved electrode for thin film capacitor devices | |
| JP2003051583A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2000091531A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP3738269B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2002124644A (ja) | 半導体装置およびその製造方法 | |
| JP2000243921A (ja) | 半導体装置及びその製造方法 | |
| JP2002270787A (ja) | 半導体装置とその製造方法 | |
| JPH11340427A (ja) | 強誘導体不揮発性メモリ及びその製造方法 | |
| JP2000307077A (ja) | 薄膜キャパシタの製造方法 | |
| JP2000357782A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070713 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |