JPH11237435A - ベアチップの製造方法およびベアチップキャリア - Google Patents

ベアチップの製造方法およびベアチップキャリア

Info

Publication number
JPH11237435A
JPH11237435A JP5747898A JP5747898A JPH11237435A JP H11237435 A JPH11237435 A JP H11237435A JP 5747898 A JP5747898 A JP 5747898A JP 5747898 A JP5747898 A JP 5747898A JP H11237435 A JPH11237435 A JP H11237435A
Authority
JP
Japan
Prior art keywords
bare chip
wiring board
chip
guide ring
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5747898A
Other languages
English (en)
Inventor
Yoshiyuki Sumi
義之 角
Shoichiro Harada
昇一郎 原田
Ikuo Yoshida
育生 吉田
Seiji Miyamoto
誠司 宮本
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5747898A priority Critical patent/JPH11237435A/ja
Publication of JPH11237435A publication Critical patent/JPH11237435A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 コスト増を防止しつつベアチップを適正に電
気的接続する。 【解決手段】 ベアチップを保持しテスタに接続するベ
アチップキャリアは、チップ1よりも大きいベース11
と、バンプ4に接続するインナリード25およびアウタ
リード26を有しベース11に当接される配線基板20
と、ベース11に配線基板20を挟んで固定されチップ
1を位置決めしてバンプ4をインナリードに接触させる
ガイドリングと、ベアチップ5を上から押さえる押さえ
ユニット40とを備えている。 【効果】 ベアチップキャリアによればチップがガイド
リングで位置決めされるため、チップの表面の性状如何
にかかわらずバンプと配線基板のインナリードとを正確
に整合でき、バンプ密度の高いベアチップでも電気的接
続を適正に確保できる。配線基板に位置決めのための凹
部を設けなくて済むため、コスト増や生産性の低下を防
止できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ベアチップ(裸の
チップ)の製造技術に関し、特に、バンプ(突起電極)
が半導体チップの一主面に突設されたベアチップ(以
下、ベアチップという。)を検査装置のテスタ等に電気
的に接続させる技術に関し、例えば、テープ・キャリア
・パッケージ(以下、TCPという。)を備えている半
導体集積回路装置(以下、ICという。)に利用して有
効な技術に関する。
【0002】
【従来の技術】薄形で高密度の実装を実現する表面実装
形パッケージとして、TCPを備えているIC(以下、
TCP・ICという。)がある。TCPは所謂TAB
(テープ・オートメイテッド・ボンディング)テープに
ベアチップがインナリードボンディングされ、ポッティ
ングによって樹脂封止体が成形される表面実装形パッケ
ージである。
【0003】一方、製造歩留りを高めるために、TCP
・ICを含めてフリップ・チップ接続されるベアチップ
については、半導体ウエハプロセス終了後のプローブ検
査に加え、パッケージングされていない裸のチップであ
るベアチップに対して機能検査およびバーンイン(bu
rn−in)検査が実施されている。ベアチップに対す
る検査に際して、ベアチップのテスタへの電気的接続に
はベアチップ用接続装置(以下、ベアチップキャリアと
いう。)が使用されている。従来のベアチップキャリア
は、キャリア基板に開設された凹部にベアチップのバン
プが落とし込まれることにより、ベアチップの各バンプ
が凹部の底面上に配列された各コンタクト部材にそれぞ
れ接触されるように構成されている。
【0004】最近のICの高集積化や高密度化に伴っ
て、バンプ付きベアチップは微細ピッチ化されているた
め、ベアチップキャリアのキャリア基板に開設される凹
部を微細加工しなければならない状況になって来てい
る。そして、キャリア基板の凹部の加工方法としては、
微細加工が可能なレーザやエッチングによる穿孔方法が
主流になって来ている。ところが、このような微細加工
方法においては、加工コストが高くなる上に生産性が低
くなってしまう。また、ベアチップとベアチップキャリ
アとの位置決め精度が穿孔加工方法の精度に依存するた
め、穿孔加工方法の精度の管理が厳格になり、加工コス
トがより一層高くなってしまう。
【0005】ベアチップとベアチップキャリアとの位置
決め精度に関するバーンイン技術を述べている例として
は、特開平3−131048号公報がある。この公報に
は、ベアチップの電極パッドを試験用基板上の対応する
電極パッドと電気的に接続してバーンイン方法におい
て、試験用基板面および電極パッド領域を凹面に形成す
ることにより位置決め精度を高める技術が、提案されて
いる。
【0006】
【発明が解決しようとする課題】しかしながら、前記し
た試験用基板面および電極パッドを凹面に形成して位置
決め精度を高める技術においても、微細加工にかわりは
ないため、前記と同様にベアチップの微細ピッチ化への
対応は困難になり、加工コストの増加および生産性の低
下は回避することができない。
【0007】また、ベアチップのバンプの外形によって
位置決めされるベアチップキャリアにおいては、ベアチ
ップの表面のパッシベーション膜がPIQ(ポリイミド
系樹脂)等によって構成されていると、バンプの高さが
変動するため、位置合わせ精度が低下するという問題点
があることが、本発明者によって明らかにされた。
【0008】本発明の目的は、コスト増や生産性の低下
を防止しつつバンプ密度が高いベアチップについても電
気的接続を適正に確保することができるベアチップキャ
リアを提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0011】すなわち、複数個のバンプが半導体チップ
の一主面に突設されたベアチップを保持して電気機器に
電気的に接続するベアチップキャリアは、前記半導体チ
ップよりも大きいベースと、前記各バンプにそれぞれ電
気的に接続する各インナリードおよび各インナリードに
電気的に接続されたアウタリードを有し前記ベースに当
接される配線基板と、前記ベースに前記配線基板を挟ん
で固定され前記半導体チップを位置決めして前記各バン
プを前記各インナリードに接触させるガイドリングとを
備えている。
【0012】前記したベアチップキャリアによれば、半
導体チップがガイドリングによって位置決めされるた
め、半導体チップの表面の性状如何にかかわらず各バン
プと配線基板の各インナリードとを正確に整合させるこ
とができ、バンプ密度の高いベアチップであっても電気
的接続を適正に確保することができる。また、配線基板
に位置決めのための凹部を設けなくて済むため、コスト
増や生産性の低下を防止することができる。
【0013】
【発明の実施の形態】図1は本発明の一実施形態である
ベアチップキャリアを示しており、(a)は一部切断平
面図、(b)は正面断面図である。図2はそのベアチッ
プのベースを示しており、(a)は上半分が平面図で、
下半分が底面図であり、(b)は一部切断正面図であ
る。図3は同じく配線基板を示しており、(a)は上半
分が平面図、下半分が底面図であり、(b)は一部切断
正面図である。図4は同じくガイドリングを示してお
り、(a)は平面図、(b)は一部切断正面図である。
図5は同じく押さえユニットを示しており、(a)は平
面図、(b)は正面断面図である。図6は本発明の一実
施形態であるベアチップの製造方法を示すフロー図であ
る。図7(a)、(b)、(c)はそのバンプ付け工程
を示す各断面図である。図8はその製造方法によって製
造されたベアチップを示しており、(a)は底面図、
(b)は拡大した正面断面図である。
【0014】本実施形態において、本発明に係るベアチ
ップキャリアは、図6に示されているベアチップの製造
方法においてベアチップをバーンイン検査装置のテスタ
に電気的に接続するためのベアチップキャリアとして構
成されている。
【0015】ここで、図6に示されているベアチップの
製造方法について説明する。TCP・ICの製造工程に
おける所謂前工程において、半導体ウエハの状態で各チ
ップ部毎に半導体素子を含む集積回路が作り込まれ、各
チップ部毎にダイシングされた半導体チップ(半導体素
子を含む集積回路が作り込まれたチップ)は、バンプ付
け工程K1に供給される。ここで、図7(b)および
(c)に示されているように、半導体チップ(以下、チ
ップという。)1のアクティブ・エリア側主面(以下、
第1主面という。)にはPIQ(ポリイミド系樹脂)等
の絶縁膜から形成されたパッシベーション膜2が被着さ
れているとともに、複数個の電極パッド3がパッシベー
ション膜2に開設されたスルーホールによって形成され
ている。
【0016】バンプ付け工程においては、図7(a)に
示されているように、キャピラリー8に通された金線9
の先端に放電によって形成された金ボール7が、図7
(b)に示されているようにチップ1の第1主面に形成
された電極パッド3の上に押し付けられる。そして、金
ボール7がキャピラリー8によって電極パッド3に押し
付けられた状態で、超音波熱圧着により金ボール7が電
極パッド3にボンディングされる。
【0017】次いで、図7(c)に示されているよう
に、金線9が金ボール7から引き千切られると、電極パ
ッド3の上には金ボール7によるスタッド形状のバンプ
4が形成された状態になり、図8に示されているような
形態を有するベアチップ(バンプ付きの半導体チップ)
5が製造されたことになる。
【0018】以上のようにして製造されたベアチップ5
は、図6に示されているようにバーンイン検査工程K2
に供給される。バーンイン検査工程K2においては、ベ
アチップキャリア10が使用されることにより、バーン
イン検査が実施される。以下、バーンイン検査工程K2
において使用されるベアチップキャリア10について説
明する。
【0019】ベアチップキャリア10は図2に示されて
いるベース11を備えている。ベース11は樹脂等の絶
縁材料が用いられて、被接続物であるベアチップ5の外
形よりも充分に大きい正方形の平板形状に形成されてい
る。ベース11の一つのコーナにはインデックス12が
直角三角形形状に切り欠かれており、ベース11の中央
部には空気抜きのための小孔13が4個、厚さ方向に開
設されている。ベース11の四隅にはボルト挿通孔14
がそれぞれ厚さ方向に開設されており、ベース11の下
面における各ボルト挿通孔14の部位にはナット16を
回り止めした状態で保持する保持凹部15がそれぞれ形
成されている。
【0020】図1に示されているように、ベース11の
上面には図3に示されている配線基板20が同心に配置
されて載せられている。本実施形態において、配線基板
20は本実施形態に係るTCP・ICの製造方法に使用
される所謂TABテープが流用されて構成されている。
つまり、配線基板20はTABテープ(テープキャリ
ア)の一単位が切り出されることにより構成されてい
る。
【0021】すなわち、配線基板20はポリイミド樹脂
等の絶縁材料が使用されて形成されたテープ21を備え
ており、テープ21はベース11と略等しい大きさの正
方形の薄板形状に形成されている。テープ21の中央部
にはデバイスホール(以下、ホールという。)22が、
被接続物であるベアチップ5よりも若干大きめの長方形
の孔形状に開設されている。テープ21の四辺にはTA
Bテープのアウタリードホールに相当する切欠部23が
端辺の略全幅にわたってそれぞれ形成されている。テー
プ21の四隅にはボルト挿通孔24がそれぞれ厚さ方向
に開設されており、各ボルト挿通孔24はベース11の
各ボルト挿通孔14にそれぞれ対応されている。
【0022】テープ21の下面におけるホール22の周
辺部にはインナリード25が複数本、周方向に間隔を置
かれて径方向に延在するように配線されており、各イン
ナリード25の先端部はホール22の内側に若干だけ突
き出した状態になっている。テープ21の下面における
外周辺部にはアウタリード26がインナリード25と同
数本、放射状に配線されており、各アウタリード26は
各インナリード25に一体的にそれぞれ連結されてい
る。各アウタリード26の外側端部は切欠部23に直角
に突き出した状態になっており、隣合うアウタリード2
6、26同士のピッチは等しく設定されている。そし
て、バーンイン検査装置のテスティングボードのコネク
タに電気的に接続させるためのソケット(図示せず)に
ベアチップキャリア10が装着された状態において、各
アウタリード26はソケット側の外部端子に電気的に接
続するようにそれぞれ構成されている。
【0023】図1に示されているように、配線基板20
の上には図4に示されているガイドリング30が同心に
配置されて載せられている。ガイドリング30は樹脂等
が使用されて長方形の枠形状に形成されており、ガイド
リング30の下部内周によって構成されたガイド部31
はベアチップ5の外周が丁度嵌入する大きさに設定され
ている。すなわち、ガイド部31はベアチップ5の外周
を嵌入することによってベアチップ5を位置決めするよ
うに構成されている。ガイドリング30のガイド部31
の上側にはテーパ部32が上方広がりに形成されてお
り、テーパ部32はベアチップ5を迎え入れる迎え角を
構成している。
【0024】ガイドリング30の下端部外周には外形が
正方形のフランジ33が径方向直角に一体的に突設され
ており、フランジ33の外径は配線基板20のアウタリ
ード26の外径よりも小さく切欠部23の外径よりも大
きく設定されている。フランジ33の四隅には各ボルト
挿通孔34が厚さ方向にそれぞれ開設されており、各ボ
ルト挿通孔34はベース11の各ボルト挿通孔14およ
び配線基板20の各ボルト挿通孔24にそれぞれ対応さ
れている。
【0025】図1に示されているように、ガイドリング
30のフランジ33の上には図5に示されている押さえ
ユニット40が同心に配置されて載せられている。押さ
えユニット40は樹脂等が使用されて外形が正方形で内
形が長方形の枠形状に形成された本体41を備えてお
り、本体41の厚さはガイドリング30の高さと等しく
設定されている。本体41の外径はフランジ33の外径
と等しく設定されており、本体41の内径はガイドリン
グ30が丁度嵌入するようにガイドリング30の外径と
等しく設定されている。本体41の内周にガイドリング
30が嵌入されて本体41がフランジ33の上に載置さ
れた状態において、本体41の上面とガイドリング30
の上面とは一致した状態になっている。
【0026】本体41の四隅には各ボルト挿通孔42が
厚さ方向にそれぞれ開設されており、各ボルト挿通孔4
2はベース11の各ボルト挿通孔14、配線基板20の
各ボルト挿通孔24およびフランジ33の各ボルト挿通
孔34にそれぞれ対応されている。本体41の上面にお
ける各ボルト挿通孔42の開口縁辺部にはボルト頭収容
凹部43が同心円に形成されている。
【0027】本体41における一方の長辺の中央部に長
方形孔形状に形成された取付部44には、押さえ蓋45
が収容されており、押さえ蓋45は取付部44にピン4
6によって回転自在に軸支されて、トーションスプリン
グ47によって垂直に起立するように付勢されている。
押さえ蓋45の中間部には押さえ部材48がピン49に
よって回転自在に軸支されており、押さえ部材48の一
端面にはゴムや樹脂等の弾性体によって形成された加圧
部材50が貼着されている。加圧部材50はベアチップ
5の外径よりも小さい長方形の平盤形状に形成されてお
り、ベアチップ5を加圧するように構成されている。押
さえ蓋45の先端部には係合部51が形成されている。
【0028】本体41における他方の長辺の中央部に長
方形孔形状に形成された取付部52にはフック53が収
容されており、フック53は取付部52にピン54によ
って回転自在に軸支されて、トーションスプリング55
によって押さえ蓋45の方向に傾斜するように付勢され
ている。フック53の先端部には爪部56が突設されて
おり、爪部56は押さえ蓋45が閉じた状態において係
合部51に係合するように構成されている。
【0029】図1に示されているように、ベース11、
配線基板20、ガイドリング30および押さえユニット
40が積み重ねられた状態において、各ボルト57が各
ボルト挿通孔42、34、24、14にそれぞれ挿通さ
れて各ナット16にねじ込まれることにより、これらベ
ース11、配線基板20、ガイドリング30および押さ
えユニット40が固定されて一体的に組み立てられた状
態になる。
【0030】次に、以上のように構成されたベアチップ
キャリアが使用されるバーンイン検査工程K2の作用を
説明する。
【0031】バーンイン検査を受ける被検査物としての
ベアチップ5がベアチップキャリア10に装填されるに
際して、まず、押さえ蓋45が開放される。続いて、ベ
アチップ5がバンプ4側の主面を下に向けられて、ガイ
ドリング30の内部に落とし込まれる。落とし込まれた
ベアチップ5はテーパ部32に案内されてガイドリング
30の最下部のガイド部31に至り、チップ1の外形が
ガイド部31の内形に精密に倣った状態になることによ
り、ベアチップ5はガイド部31に位置決め保持された
状態になる。
【0032】この状態において、ベアチップ5の外形と
各バンプ4との位置関係が一定に設定され、ガイドリン
グ30のガイド部31の内形と各インナリード25との
関係が一定に設定されているため、各バンプ4は各イン
ナリード25に整合して接触した状態になる。したがっ
て、ベアチップ5は各バンプ4および各インナリード2
5を通じてベアチップキャリア10の各アウタリード2
6に電気的に接続された状態になる。
【0033】また、位置決めはベアチップ5の外形がガ
イド部31の内形に精密に倣うことにより実行されるた
め、ベアチップ5のパッシベーション膜2の性状にかか
わず、その位置決め精度は常に一定に維持されることに
なる。すなわち、各インナリード25は各バンプ4に真
下から接触した状態になるため、パッシベーション膜2
の性状に影響されることなく、各バンプ4に電気的に接
続することができる。
【0034】次に、図1に示されているように、押さえ
蓋45が閉じられると、フック53が係合部51に自動
的に係合するため、押さえ蓋45はベアチップ5を押さ
える状態になる。この状態において、押さえ蓋45の加
圧部材50がベアチップ5を上から下へ押さえ付けるた
め、ベアチップ5の各バンプ4はそれぞれ整合した各イ
ンナリード25に押接されて確実に電気的に接続された
状態になる。
【0035】以上のように一体化されてベアチップ5を
保持したベアチップキャリア10は、バーンイン検査装
置のテスタに電気的に接続されたTCP・IC用のソケ
ット(図示せず)に装着される。すなわち、ソケットの
各外部端子がベアチップキャリア10のアウタリード2
6にそれぞれ電気的に接続された状態になる。
【0036】ベアチップキャリア10がソケットに装着
されると、バーンイン検査装置のテスタと被検査物とし
てのベアチップ5との間でテスト信号がベアチップキャ
リア10を介して交わされ、ベアチップ5についてバー
ンイン検査が実行される。この際、テスト信号はベアチ
ップ5のバンプ4、配線基板20のインナリード25、
アウタリード26、ソケットの外部端子を通じて、ベア
チップ5とテスタとの間で交わされる。
【0037】所望の検査が終了すると、ベアチップキャ
リア10がソケットから離脱され、次工程へ移送され
る。以降、前記作動が繰り返されることにより、各ベア
チップ5に対するベアチップキャリア10を介してのテ
スタによるバーンイン検査が順次実行される。
【0038】前記実施の形態によれば、次の効果が得ら
れる。
【0039】(1) ベアチップ5をガイドリング30
によって位置決めすることにより、各バンプ4を配線基
板20の各インナリード25にそれぞれ正確に位置合わ
せして接触させることができるため、バンプ密度が高い
ベアチップ5のテスタへの電気的接続を適正に確保する
ことができる。
【0040】(2) チップ1の外形とガイドリング3
0のガイド部31との嵌合によって位置決めすることに
より、ベアチップ5のパッシベーション膜2の性状の影
響を回避することができるため、ベアチップ5のパッシ
ベーション膜2の性状如何にかかわず、その位置決め精
度を常に一定に維持することができる。
【0041】(3) チップ1の外形とガイドリング3
0のガイド部31との嵌合によって位置決めすることに
より、各バンプ毎に位置決めするための位置決め凹部を
廃止することができるため、その位置決め凹部を加工す
る工程を省略することができ、加工コストの増加および
生産性の低下を回避することができる。
【0042】(4) TCP・ICのTABテープを配
線基板20として流用することにより、専用の配線基板
20を製作しなくて済むため、検査工程全体としてのコ
ストを低減することができる。
【0043】(5) 配線基板20およびガイドリング
30を着脱自在に構成することにより、被接続物である
ベアチップの大きさの変更やバンプの配置の変更等に対
応して配線基板およびガイドリングを交換することがで
きるため、ベアチップの仕様変更等に迅速かつ簡単に対
処することができる。
【0044】(6) 配線基板20を着脱自在に構成す
ることにより、バンプ4との接触によるインナリード2
5の摩耗に対して配線基板(TABテープ)の交換によ
って一早く処置することができる。
【0045】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【0046】例えば、押さえユニットはガイドリングに
一体的に組み込んでもよいし、省略してもよい。
【0047】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるTCP
・ICのベアチップの製造技術に適用した場合について
説明したが、それに限定されるものではなく、BGA
(ボール・グリッド・アレイパッケージ)・ICやCS
P(チップ・サイズ・パッケージ)・IC等のベアチッ
プのように一主面にバンプが突設されたベアチップの製
造技術全般に適用することができる。
【0048】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるバーン
イン検査装置のテスタへの接続技術に適用した場合につ
いて説明したが、それに限定されるものではなく、ベア
チップの機能検査装置のテスタへの接続技術等におい
て、ベアチップのバンプに接触することによって電子部
品や電子機器について電気的接続をとるベアチップキャ
リア全般に適用することができる。
【0049】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0050】一主面にバンプが突設された半導体チップ
をガイドリングによって位置決めすることにより、各バ
ンプを配線基板の各インナリードにそれぞれ正確に位置
合わせして接触させることができるため、バンプ密度が
高い半導体チップであっても電気的接続を適正に確保す
ることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態であるベアチップキャリア
を示しており、(a)は一部切断平面図、(b)は正面
断面図である。
【図2】そのベアチップのベースを示しており、(a)
は上半分が平面図で、下半分が底面図であり、(b)は
一部切断正面図である。
【図3】同じく配線基板を示しており、(a)は上半分
が平面図、下半分が底面図であり、(b)は一部切断正
面図である。
【図4】同じくガイドリングを示しており、(a)は平
面図、(b)は一部切断正面図である。
【図5】同じく押さえユニットを示しており、(a)は
平面図、(b)は正面断面図である。
【図6】本発明の一実施形態であるベアチップの製造方
法を示すフロー図である。
【図7】(a)、(b)、(c)はそのバンプ付け工程
を示す各断面図である。
【図8】その製造方法によって製造されたベアチップを
示しており、(a)は底面図、(b)は正面断面図であ
る。
【符号の説明】
1…半導体チップ、2…パッシベーション膜、3…電極
パッド、4…バンプ、5…ベアチップ、7…金ボール、
8…キャピラリー、9…金線、10…ベアチップキャリ
ア、11…ベース、12…インデックス、13…小孔、
14…ボルト挿通孔、15…保持凹部、16…ナット、
20…配線基板、21…テープ、22…デバイスホー
ル、23…切欠部、24…ボルト挿通孔、25…インナ
リード、26…アウタリード、30…ガイドリング、3
1…ガイド部、32…テーパ部、33…フランジ、34
…ボルト挿通孔、40…押さえユニット、41…本体、
42…ボルト挿通孔、43…ボルト頭収容凹部、44…
取付部、45…押さえ蓋、46…ピン、47…トーショ
ンスプリング、48…押さえ部材、49…ピン、50…
加圧部材、51…係合部、52…取付部、53…フッ
ク、54…ピン、55…トーションスプリング、56…
爪部、57…ボルト。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮本 誠司 東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 (72)発明者 林田 哲哉 東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 複数個のバンプが半導体チップの一主面
    に突設されたベアチップの製造方法であって、 前記半導体チップがベアチップキャリアのガイドリング
    に位置決めされることにより、前記各バンプがベアチッ
    プキャリアの配線基板に形成された各インナリードに整
    合されて接触され、各インナリードに電気的に接続され
    た各アウタリードがテスタの各外部端子に電気的に接続
    される検査工程を備えていることを特徴とするベアチッ
    プの製造方法。
  2. 【請求項2】 前記半導体チップが押されることによ
    り、前記各バンプが前記各インナリードに押し付けられ
    ることを特徴とする請求項1に記載のベアチップの製造
    方法。
  3. 【請求項3】 前記配線基板が前記検査対象であるベア
    チップの変更または前記インナリードおよび前記アウタ
    リードの摩耗に対応して交換されることを特徴とする請
    求項1または2に記載のベアチップの製造方法。
  4. 【請求項4】 前記ガイドリングが前記検査対象である
    ベアチップの変更に対応して交換されることを特徴とす
    る請求項1、2または3に記載のベアチップの製造方
    法。
  5. 【請求項5】 前記検査工程がバーンイン検査工程であ
    ることを特徴とする請求項1、2、3または4に記載の
    ベアチップの製造方法。
  6. 【請求項6】 前記バンプが金線がワイヤボンディング
    されてスタッド形状に形成されていることを特徴とする
    請求項1、2、3、4または5に記載のベアチップの製
    造方法。
  7. 【請求項7】 複数個のバンプが半導体チップの一主面
    に突設されたベアチップを保持して電気機器に電気的に
    接続するベアチップキャリアであって、 前記半導体チップよりも大きいベースと、前記各バンプ
    にそれぞれ電気的に接続する各インナリードおよび各イ
    ンナリードに電気的に接続されたアウタリードを有し前
    記ベースに当接される配線基板と、前記ベースに前記配
    線基板を挟んで固定され前記半導体チップを位置決めし
    て前記各バンプを前記各インナリードに接触させるガイ
    ドリングとを備えていることを特徴とするベアチップキ
    ャリア。
  8. 【請求項8】 前記配線基板が前記ベースおよび前記ガ
    イドリングに対して着脱自在に構成されていることを特
    徴とする請求項7に記載のベアチップキャリア。
  9. 【請求項9】 前記ガイドリングが前記ベースおよび配
    線基板に対して着脱自在に構成されていることを特徴と
    する請求項7または8に記載のベアチップキャリア。
  10. 【請求項10】 前記ベアチップを押して前記各バンプ
    を前記各インナリードに押し付ける押さえユニットを備
    えていることを特徴とする請求項7、8または9に記載
    のベアチップキャリア。
JP5747898A 1998-02-23 1998-02-23 ベアチップの製造方法およびベアチップキャリア Pending JPH11237435A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5747898A JPH11237435A (ja) 1998-02-23 1998-02-23 ベアチップの製造方法およびベアチップキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5747898A JPH11237435A (ja) 1998-02-23 1998-02-23 ベアチップの製造方法およびベアチップキャリア

Publications (1)

Publication Number Publication Date
JPH11237435A true JPH11237435A (ja) 1999-08-31

Family

ID=13056828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5747898A Pending JPH11237435A (ja) 1998-02-23 1998-02-23 ベアチップの製造方法およびベアチップキャリア

Country Status (1)

Country Link
JP (1) JPH11237435A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359661C (zh) * 2004-11-10 2008-01-02 国际商业机器公司 用于对半导体器件进行单晶粒背面探测的装置和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359661C (zh) * 2004-11-10 2008-01-02 国际商业机器公司 用于对半导体器件进行单晶粒背面探测的装置和方法

Similar Documents

Publication Publication Date Title
US5534784A (en) Method for probing a semiconductor wafer
US6983536B2 (en) Method and apparatus for manufacturing known good semiconductor die
US5634267A (en) Method and apparatus for manufacturing known good semiconductor die
US5640762A (en) Method and apparatus for manufacturing known good semiconductor die
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
JP2856647B2 (ja) 半導体チップバーンイン用ソケット
JP2882747B2 (ja) Kgdアレイの製造方法
US6246249B1 (en) Semiconductor inspection apparatus and inspection method using the apparatus
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US20060125501A1 (en) Modularized probe head
JPH0777556A (ja) テストソケット及びそれを用いたkgdの製造方法
CN1329970C (zh) 半导体器件的制造方法
JPH07130920A (ja) バーンインソケット及びこれを使ったバーンインテスト方法
JPH11237435A (ja) ベアチップの製造方法およびベアチップキャリア
JP3129305B2 (ja) テストキャリア及びベアチップの検査方法
US6628136B2 (en) Method and apparatus for testing a semiconductor package
JP2932999B2 (ja) 半導体チップ
US6888158B2 (en) Bare chip carrier and method for manufacturing semiconductor device using the bare chip carrier
KR0169819B1 (ko) 본딩 패드와 내부리드가 직접 전기적 연결되는 노운 굿 다이 제조 장치
KR0181100B1 (ko) 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치
KR950014752B1 (ko) 인쇄회로보드를 이용한 노운 굳 다이 제조방법
JPH11145318A (ja) Cspならびにcspとソケットの接続方法
JP2003078072A (ja) 半導体装置の製造方法
JPH0645397A (ja) 半導体装置の製造方法及び製造装置