JPH11233783A

JPH11233783A - 薄膜トランジスタおよびその製造方法

Info

Publication number: JPH11233783A
Application number: JP3344698A
Authority: JP
Inventors: Hisafumi Saito; 尚史斉藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-02-17
Filing date: 1998-02-17
Publication date: 1999-08-27

Abstract

(57)【要約】【課題】薄膜トランジスタなどやこれらの半導体素子
を配置した半導体装置において、シリコン薄膜からなる
半導体層と電極との接続において、コンタクトホールな
どに起因する段差によって発生する電極の断線を抑制す
ると共に、良好なオーミックコンタクトを得る。【解決手段】薄膜トランジスタなどやこれらの半導体
素子を配置した半導体装置において、薄膜トランジスタ
などの活性層となるシリコン薄膜と、それにに接続され
る電極との間にシリコン薄膜と良好なオーミックコンタ
クトが得られるＣｕ、Ａｇ、Ａｕ、Ｃｒ、Ｎｉ、Ｐｔな
どからなる金属層をメッキ法によって形成する。あるい
はシリコン薄膜に接続される電極の表面を被覆するよう
に、その電極を構成する金属よりも融点の高い金属層を
メッキ法によって形成し、メッキ法による金属層を介し
てシリコン薄膜に接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置などの画素電極を駆動するのに用い
られるスイッチング素子である薄膜トランジスタおよび
その製造方法に関するものであり、特に半導体薄膜との
良好なコンタクトを形成する金属電極に関するものであ
る。

【０００２】

【従来の技術】近年、ＩＣやＬＳＩなどに代表される半
導体素子や、これらの半導体素子を組み込んだ電子機器
あるいは家庭電化製品などが開発され、市場で大量に販
売されている。現在ではテレビ受像機は勿論のこと、Ｖ
ＴＲやパーソナルコンピュータなども広く一般に普及し
ており、さほど珍しいものではなくなっている。中で
も、薄型で軽量、かつ低消費電力であるという利点を有
するディスプレイとして液晶表示装置が注目を集めてい
る。特に各画素毎に薄膜トランジスタ（以下、ＴＦＴと
称する。）などのスイッチング素子を設け、これにより
各画素を制御するようにしたアクティブマトリクス型液
晶表示装置が解像度に優れ、鮮明な画像が得られるなど
の理由から注目されている。

【０００３】以下、半導体素子や半導体素子を組み込ん
だ電子機器の代表例として、ＴＦＴあるいはアクティブ
マトリクス型液晶表示装置について簡単に説明する。

【０００４】従来のアクティブ素子としては、非晶質シ
リコン薄膜を用いたＴＦＴが知られており、このＴＦＴ
を搭載したアクティブマトリクス型液晶表示装置が数多
く商品化されている。現在、この非晶質シリコン薄膜を
用いたＴＦＴに代わるアクティブ素子として、画素電極
を駆動させるための画素用ＴＦＴと、その画素用ＴＦＴ
を駆動させるための駆動回路とを一つの基板上に一体形
成することができる可能性が有る多結晶シリコン薄膜を
用いたＴＦＴを形成する技術に大きな期待が寄せられて
いる。

【０００５】多結晶シリコン薄膜は、従来のＴＦＴに用
いられている非晶質シリコン薄膜に比べて高移動度を有
しており、高性能なＴＦＴを形成することが可能となっ
ている。画素駆動用ＴＦＴを駆動させるための駆動回路
を一つの安価なガラス基板上に一体形成することが実現
されると、従来に比べて製造コストが大幅に低減される
ことになる。

【０００６】このような多結晶シリコンＴＦＴの活性層
となる多結晶シリコン薄膜をガラス基板上に作成する技
術としては、ガラス基板上に非晶質シリコン薄膜を堆積
した後に６００℃程度の温度で数時間〜数十時間熱処理
して結晶化させる固相成長法や、エキシマレーザーなど
のパルスレーザー光を照射し、その部分の非晶質シリコ
ン薄膜を瞬時に熔融させて再結晶化させるレーザー結晶
化法などの方法が提案されている。

【０００７】このアクティブマトリクス型液晶表示装置
には、画素電極にＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘ
ｉｄｅ）などの透明導電性薄膜を用いた透過型液晶表示
装置と、画素電極に金属などの反射電極を用いた反射型
液晶表示装置とがある。本来、液晶表示装置は自発光型
のディスプレイではないため、透過型液晶表示装置の場
合には、液晶表示装置の背後に照明装置、所謂バックラ
イトを配置して、そこから入射される光によって表示を
行っている。また、反射型液晶表示装置の場合には、外
部からの入射光を反射電極によって反射させることによ
って表示を行っている。

【０００８】このような反射型液晶表示装置は、電子機
器として用いた場合には、バックライトを使用しないた
め、全体としての消費電力を極めて小さくすることがで
きるという利点を有しているものの、使用環境あるいは
使用条件、即ち、周囲の明るさなどによって表示の明る
さやコントラストが左右されてしまうという問題点を有
している。

【０００９】一方、透過型液晶表示装置は、電子機器と
して用いた場合には、上述のようにバックライトを用い
て表示を行うため、全体としての消費電力は大きくなる
という問題点を有しているものの、周囲の明るさなどに
さほど影響されることなく、明るくて高いコントラスト
を有する表示を行うことができるという利点を有してい
る。

【００１０】ところで、上述のようなＩＴＯなどの透明
導電性薄膜あるいは金属などからなる画素電極は、ＴＦ
Ｔのドレイン電極に接続され、隣接するゲート配線やソ
ース配線と短絡しないように、これらと一定の間隔を有
するように形成されている。近年では画素電極の有効面
積を拡大するために、図１８に示すようなＴＦＴ上を含
む基板５０上全面に、ポリイミド樹脂やアクリル樹脂か
らなる層間絶縁膜５１を形成し、該層間絶縁膜５１に開
口したコンタクトホール５４を介してＴＦＴのドレイン
電極５２と層間絶縁膜５１上に形成された画素電極５５
とを接続する保護膜上画素電極構造（以下、ピクセル・
オン・パッシ構造と呼ぶ。）が提案されている。

【００１１】この構造によると、画素電極５５はポリイ
ミド樹脂やアクリル樹脂あるいは無機絶縁膜からなる層
間絶縁膜５１によって、ゲート配線やソース配線と絶縁
されることになるため、画素電極５５の端部をゲート配
線やソース配線の上方に重ねて配置することが可能とな
り、このことにより、画素電極５５の有効面積、即ち開
口率を拡大することができるようになっている。さら
に、ポリイミド樹脂やアクリル樹脂からなる層間絶縁膜
５１は、ＴＦＴやゲート配線、ソース配線に起因する段
差を容易に平坦化することができるため、液晶層５６の
配向の乱れを極めて少なくするという効果も有してい
る。

【００１２】しかしながら、上述したような方法では、
ＴＦＴやゲート配線、ソース配線に起因する段差を平坦
にするために、ポリイミド樹脂やアクリル樹脂からなる
層間絶縁膜５１を１μｍ以上、例えば２μｍ〜４μｍの
厚みに堆積させる必要がある。そのため、画素電極５５
とＴＦＴのドレイン電極５２とを接続するために開口す
るコンタクトホール５４による段差が大きなものとな
り、画素電極５５とＴＦＴのドレイン電極５２との接続
が良好に行われない場合もしばしば発生してしまう。

【００１３】また、樹脂による層間絶縁膜５１を堆積す
ることによって、ＴＦＴやゲート配線、ソース配線に起
因する段差は低減されるものの、コンタクトホール５４
に起因する段差が画素電極５５の表面にも反映され、画
素電極５５の一部の領域に大きな段差が生じてしまい、
そこで液晶層５６の配向の乱れが発生して表示品位の低
下を引き起こすという問題も発生してしまう。

【００１４】そこで従来は、図１９（ａ）、（ｂ）に示
すように、例えば特開平４−３０５６２７号公報に示さ
れているように、コンタクトホール５４部分に樹脂から
なる層間絶縁膜５１の表面とほぼ同じ高さとなる金属な
どの導電体５７を設ける方法が提案されている。この製
造方法は、ＴＦＴのドレイン電極５２と画素電極５５と
の間、即ちコンタクトホール５４部分にメッキなどの導
電体７１を電気化学的方法によって形成し、そこに画素
電極６４を接続するというものである。

【００１５】また、例えば特開平７−１０６５８６号公
報に示されているように、ピクセル・オン・パッシ構造
ではないものの、層間絶縁膜５１に形成されたコンタク
トホール５４に起因する段差によって、ソース配線や画
素電極５５が断線することを防止するために、コンタク
トホール５４部分に選択的ＣＶＤ法により、金属などの
導電体５７を形成する方法も提案されている。

【００１６】

【発明が解決しようとする課題】上述したような基板表
面の形状は、液晶層の配向に乱れを生じさせる大きな要
因となっている。これは、基板表面に凹凸が存在すると
その部分で液晶層の配向に乱れが生じるためである。最
近では上述した図１８のように、ピクセル・オン・パッ
シ構造によって、ＴＦＴ、ゲート配線やソース配線によ
る段差が緩和され、平坦化膜が形成された時点では基板
表面には殆ど凹凸が存在していない。

【００１７】しかし、その後に画素電極を形成するた
め、画素電極の膜厚分の段差および画素電極とＴＦＴの
ドレイン電極とを接続するためのコンタクトホールによ
る窪みが形成されている。画素電極の膜厚分の段差はせ
いぜい数千Å程度であるが、コンタクトホールによる窪
みは数μｍであり、画素電極の膜厚分の段差とは比較に
ならない程大きなものとなっている。

【００１８】また、ＴＦＴのドレイン電極と画素電極と
の接続を良好なものとするためには、コンタクトホール
をテーパー形状に加工して傾斜を持たせるようにすれば
よいが、ＴＦＴの微細化に伴いコンタクトホールの寸法
も微細化していることから、極端なテーパー形状加工が
行えない状況にある。つまり、極端なテーパー形状に加
工してしまうとコンタクトホールの寸法が大きくなって
しまうからである。コンタクトホールの寸法を大きくし
てしまうと、上述したようにコンタクトホールに起因す
る段差が画素電極の表面にも反映され、画素電極の一部
の領域に大きな段差が生じ、その段差で液晶層の配向の
乱れが発生して、表示品位の低下を引き起こす大きな要
因になる。

【００１９】特に、画素電極のサイズが微細な場合には
この影響は顕著となる。例えば、画素電極のサイズが２
５μｍ角でありコンタクトホールの寸法が５μｍ角であ
ったとすると画素電極の面積に占めるコンタクトホール
の割合は４％である。しかしながら、コンタクトホール
の開口工程ではエッチングによる寸法シフトが発生しや
すく、仮に完成時にコンタクトホールの寸法が１０μｍ
角になってしまったとするとコンタクトホールが占める
割合が１６％にまで達してしまうことになる。このよう
な状況下では、ＴＦＴのドレイン電極と画素電極との良
好な接続を維持しつつコンタクトホールの段差に起因す
る不都合を解消することは容易なことではない。

【００２０】また、画素電極サイズの微細化に伴い、Ｔ
ＦＴ自体の小型化、高性能化が進んでおり、ＴＦＴの活
性層であるシリコン薄膜などとソース電極およびドレイ
ン電極との接続面積も小さなものとなっており、良好な
オーミックコンタクトを確保することが徐々に難しいも
のとなってきている。

【００２１】上述したような従来の方法は、このような
問題点を解決するための方法として提案されたものであ
り、特開平４−３０５６２７号公報に示されている従来
の方法には、ＴＦＴのドレイン電極上に電気化学的方法
によって金属などからなる導電体を形成し、その部分に
画素電極を接続するというような構成が開示されてい
る。そのため、画素電極の表面は平坦な状態となり、コ
ンタクトホールの段差に起因する液晶層の配向の乱れや
画素電極とＴＦＴのドレイン電極との接続不良を低減す
ることができるものと考えられる。

【００２２】しかしながら、このような方法では、メッ
キなどの電気化学的方法によって形成された導電体とド
レイン電極との密着性が必ずしも良好なものになるとは
限らない。ドレイン電極を構成する金属材料によって
は、その表面に酸化膜などが形成され易すいものがあ
る。一般にＴＦＴの電極や配線材料として広く利用され
ているＡｌやＴｉがこれに該当する。金属材料の表面に
酸化膜などが形成されていると十分な膜厚のメッキ層が
得られないばかりでなく、密着性も良好なものにはなら
ない。このような金属材料に対しては、事前に各種の表
面処理を施すなどの複雑な工程が必要であり、かなりの
ノウハウが要求されることになる。また、ＴＦＴの活性
層であるシリコン薄膜などとソース電極およびドレイン
電極との接続面積の微細化に伴うオーミックコンタクト
の確保に関しては一切考慮されていない。

【００２３】一方、特開平７−１０６５８６号公報に示
されている従来の方法には、ＴＦＴのソース領域および
ドレイン領域上の層間絶縁膜に開口されたコンタクトホ
ール部分に選択的ＣＶＤ法によって金属膜からなる導電
体を形成し、そこにソース電極あるいはドレイン電極を
接続するような構成が開示されている。これによるとソ
ース領域およびドレイン領域とソース電極およびドレイ
ン電極とを繋ぐ導電体は、コンタクトホールの部分に自
己整合的に形成されるため、導電体を形成するためのフ
ォトリソ工程が不要となり、良好なオーミックコンタク
トを得ることが可能になるものと思われる。

【００２４】しかしながら、このようなコンタクトホー
ル部分に金属膜からなる導電体を形成するための選択的
ＣＶＤ法においては、金属膜を成膜しようとする開口部
の面積が大きすぎると膜剥がれが生じてしまうという問
題点を有しており、そのため、開口部の面積は、２μｍ
角程度が実用上の限度であると考えられている。また、
選択性を維持しながら成膜できる膜厚も、１．５μｍ程
度が実用上の限度であると考えられる。

【００２５】以上のように、選択的ＣＶＤ法には実用上
の幾つかの制約が存在している。現在のＴＦＴにおける
コンタクトホールの大きさは、概ね４μｍ〜５μｍ角程
度であり、上述した選択的ＣＶＤ法における実用上の制
約を考慮すると、ＴＦＴにおけるコンタクトホール部分
に選択的ＣＶＤ法で金属膜を埋め込むことは実用上容易
なことではないといえる。

【００２６】また、この方法をピクセル・オン・パッシ
構造に適用した場合を想定すると、画素電極との接続の
ためにはポリイミド樹脂やアクリル樹脂からなる層間絶
縁膜の膜厚と同程度の膜厚、即ち２μｍ〜４μｍ程度の
膜厚を有する柱状の金属などからなる導電体を形成する
必要があり、このことからも、上述したような選択的Ｃ
ＶＤ法で金属膜を埋め込むことは実用上容易なことでは
ないといえる。

【００２７】このように、導電体を形成する場合、通常
のスパッタリング法あるいはプラズマＣＶＤ法によって
導電体を成膜するためには、膜厚が厚いために成膜に長
時間を要したり、また成膜途中や成膜後に膜剥がれが生
じたりすることが容易に想像される。また、仮に正常に
成膜が完了したとしても、これをエッチングして柱状に
パターニングするためには、さらに長時間のエッチング
を要することになり、このような方法は実用的なもので
はなかった。

【００２８】本発明は、以上のような従来の問題点に鑑
みなされたものであって、上述したような問題点を解決
し、半導体薄膜と電極との間の安定した接続を提供する
ことを目的としている。

【００２９】

【課題を解決するための手段】上述した目的を達成する
ために、本発明の請求項１に記載の薄膜トランジスタ
は、絶縁性基板上あるいは絶縁性被膜を堆積した基板上
に形成された薄膜トランジスタにおいて、前記薄膜トラ
ンジスタは、その活性層を構成するシリコンを主成分と
する半導体薄膜と、該半導体薄膜に形成されたソース領
域およびドレイン領域を備え、前記ソース領域およびド
レイン領域は、それぞれ接続される電極との間にメッキ
法によって形成された金属層を介在させていることを特
徴としている。即ち、本請求項における薄膜トランジス
タは、半導体薄膜に形成されたソース領域およびドレイ
ン領域と、そのそれぞれに接続される電極との間にメッ
キ法によって金属層を形成するというものであり、その
ことにより、半導体薄膜と電極との間で良好なオーミッ
クコンタクトを確保することが可能となっている。

【００３０】また、本発明の請求項２に記載の薄膜トラ
ンジスタは、上述した請求項１に記載の薄膜トランジス
タにおいて、前記メッキ法によって形成される金属層
は、Ａｇ、Ａｕ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｎｉ、Ｐｔ
あるいはこれらの合金からなることを特徴としている。
このことにより、本請求項における薄膜トランジスタ
は、半導体薄膜に形成されたソース領域およびドレイン
領域と、そのそれぞれに接続される電極との間で良好な
オーミックコンタクトを得ることが可能となり、また、
電極の低抵抗化や耐熱性向上を図るために有効な金属層
を提供することが可能となっている。

【００３１】また、本発明の請求項３に記載の薄膜トラ
ンジスタは、絶縁性基板上あるいは絶縁性被膜を堆積し
た基板上に形成された薄膜トランジスタにおいて、前記
薄膜トランジスタは、その活性層を構成するシリコンを
主成分とする半導体薄膜と、該半導体薄膜に形成された
ソース領域およびドレイン領域を備え、少なくとも前記
ソース領域に接続される電極の表面には、該電極の表面
を覆うようにメッキ法によって金属層が形成されてお
り、該金属層を介して該ソース領域と該電極とが接続さ
れていることを特徴としている。即ち、本請求項におけ
る薄膜トランジスタは、半導体薄膜に形成されたソース
領域と、ソース領域に接続される電極との間にメッキ法
によって金属層を形成するというものであり、特にソー
ス領域に接続される電極の表面をメッキ法による金属層
によって被覆することにより、半導体薄膜と電極との間
で良好なオーミックコンタクトを確保することが可能と
なると共に電極や配線の低抵抗化を図ることが可能とな
っている。

【００３２】また、本発明の請求項４に記載の薄膜トラ
ンジスタは、上述した請求項３に記載の薄膜トランジス
タにおいて、前記メッキ法によって形成される金属層
が、前記ソース領域に接続される電極よりも融点の高い
金属からなることを特徴としている。即ち、本請求項に
おける薄膜トランジスタは、半導体薄膜に形成されたソ
ース領域と、ソース領域に接続される電極との間にメッ
キ法によって金属層を形成するというものであり、特に
ソース領域に接続される電極の表面をメッキ法による金
属層によって被覆することにより、半導体薄膜と電極と
間で良好なオーミックコンタクトを確保することが可能
となると共にソース領域に接続される電極の耐熱性を向
上させることが可能となっている。

【００３３】また、上述した目的を達成するために、本
発明の請求項５に記載の薄膜トランジスタの製造方法
は、絶縁性基板上あるいは絶縁性被膜を堆積した基板上
に形成された薄膜トランジスタの製造方法において、前
記基板上に導電性材料からなるソース電極を形成する工
程と、前記ソース電極の表面にメッキ法によって金属層
を形成する工程と、前記金属層上に、該金属層と接する
ようにシリコンを主成分とする半導体薄膜からなる島状
の半導体層を形成する工程と、前記半導体層に選択的に
不純物イオンを注入してソース領域とドレイン領域とを
形成する工程と、前記ドレイン領域上に、該ドレイン領
域と接するようにメッキ法によって金属層を形成する工
程と、を含むことを特徴としている。即ち、本請求項に
おける薄膜トランジスタの製造方法は、半導体薄膜に形
成されたソース領域およびドレイン領域と、そのそれぞ
れに接続される電極との間にメッキ法によって金属層を
形成するというものであり、そのことにより、半導体薄
膜と電極との間で良好なオーミックコンタクトを確保す
ることが可能となっている。

【００３４】

【発明の実施の形態】以下、本発明における実施の形態
について図面に基づいて説明する。図１は、本実施の形
態におけるＴＦＴを示す断面図であり、図２は、図１に
おけるＴＦＴの平面図である。なお、図１は、図２のＡ
−Ａ′で示された部分の断面を示している。

【００３５】本実施の形態においては、従来技術として
説明した液晶表示装置に用いられるＴＦＴを例として説
明する。本実施の形態におけるスイッチング素子として
のＴＦＴは、概ね次のような構成となっている。

【００３６】図１および図２に示すように、ガラスなど
の基板１上には金属薄膜が堆積され、所定の形状にパタ
ーニングされてゲート電極２が形成されている。このゲ
ート電極２上にはゲート絶縁膜３が堆積されており、次
いで、ゲート絶縁膜３上には金属薄膜が堆積されてい
る。そして、この金属薄膜を所定の形状にパターニング
してソース電極４が形成されている。

【００３７】次に、基板１上の全面に層間絶縁膜５が堆
積されており、ゲート電極２上およびソース電極４の一
部の表面が露出するように開口部６が形成される。

【００３８】次に、開口部６にはメッキ法によって金属
材料からなるメッキ層７が形成されており、このメッキ
層７を含む基板１上の全面にシリコン薄膜が堆積され、
ＴＦＴの活性層８となるよう所定の形状にパターニング
されている。このシリコン薄膜の一部はメッキ層７に接
続されており、この活性層８には不純物イオンが注入さ
れたソース領域９およびドレイン領域１０とゲート電極
２の上方の領域に不純物イオンが注入されていないチャ
ネル領域１１とがそれぞれ形成されている。

【００３９】その後、基板１上の全面にアクリル樹脂な
どからなる樹脂絶縁膜１２が堆積されており、ＴＦＴの
ドレイン領域１０に対応する部分に開口部１３が形成さ
れ、続いて、開口部１３にメッキ法によって金属材料か
らなるメッキ層１４が形成されている。

【００４０】最後に、画素電極１５となる透明導電性薄
膜あるいは金属薄膜をメッキ層１４と接続するように形
成されている。

【００４１】本実施の形態によれば、ＴＦＴのソース領
域９およびドレイン領域１０に接する部分に、直接メッ
キ法によってメッキ層７が形成されており、ソース電極
４あるいは画素電極１５の間に挿入するような構成とな
っている。そして、シリコン薄膜に対してバリアを形成
し難くい材料を用いることによって、活性層であるシリ
コン薄膜とのオーミックコンタクトを良好になるように
していると共に、コンタクトホール部分での段差を軽減
するような構成としていることにより、電極間における
接続を良好に行うことが可能となっている。

【００４２】また、上述したメッキ層７は、電極とシリ
コン薄膜とのそれぞれのイオンが相互に拡散することを
抑制するバリアメタルとしても作用している。

【００４３】さらに、本実施の形態においては、メッキ
層７を形成する際に、メッキ工程用設備を設置する以外
に特殊な装置や複雑な前処理を必要としていないため、
メッキ工程以外の工程は従来のアクティブマトリクス型
液晶表示装置やＴＦＴを製造するために用いられていた
ような成膜方法やエッチング方法によって簡便に製造す
ることができるというような利点も有している。

【００４４】（実施の形態１）次に、本発明における実
施の形態１の製造方法について、その詳細を図面に基づ
いて説明する。本実施の形態１ではボトムゲート型ＴＦ
Ｔを例として説明する。図３（ａ）〜図４（ｆ）は、本
実施の形態１におけるＴＦＴの製造工程を示す断面図で
あり、図５（ａ）〜図７（ｆ）は、本実施の形態１にお
けるＴＦＴの製造工程を示す平面図である。なお、この
図５（ａ）〜図７（ｆ）は、それぞれ図３（ａ）〜図４
（ｆ）に対応している。

【００４５】本実施の形態１においては、ガラス基板な
どの絶縁性基板上に、以下のようにしてＴＦＴを作成す
る。

【００４６】まず、図３（ａ）および図５（ａ）に示す
ように、ガラスなどの基板１上に、所定の形状にゲート
電極２をパターニングして形成する。

【００４７】このとき、後の工程での温度上昇を考慮し
て、このゲート電極２としては高融点金属などを用いる
ことが好ましい。ここではタンタル（以下、Ｔａ）、チ
タン（以下、Ｔｉ）、モリブデン（以下、Ｍｏ）、ニオ
ブ（以下、Ｎｂ）、タングステン（以下、Ｗ）などやこ
れらの合金あるいはシリサイドを用いることができる。
なお、アルミ（以下、Ａｌ）は、上述したような高融点
金属などに比べて耐熱性で劣るため、単体でゲート電極
２として利用することは、ヒロックなどの欠陥を発生さ
せることが懸念されるため好ましくない。しかしなが
ら、表面を上述したような高融点金属などで被覆した
り、陽極酸化によって表面に酸化膜を形成したりするこ
とによって耐熱性の向上が期待できるため、ゲート電極
２に用いることも不可能ではない。

【００４８】なお、上述したような高融点金属は周知の
スパッタリング法などで成膜することができる。また、
図示していないが、ゲート電極２を形成する前に、上述
した基板１上に、ＳｉＯ₂膜などからなるベースコート
膜を形成しておいても差し支えない。

【００４９】続いて、ＳｉＯ₂膜などからなる絶縁膜を
周知のスパッタリング法やプラズマＣＶＤ法によって、
例えば２００ｎｍ〜３００ｎｍ程度堆積させ、ゲート絶
縁膜３を形成する。

【００５０】次に、図３（ｂ）および図５（ｂ）に示す
ように、ゲート絶縁膜３上にソース電極４を所定の形状
にパターニングして形成する。このソース電極４は、上
述したゲート電極２と同様に後の工程での温度上昇を考
慮して高融点金属などを用いることが好ましい。

【００５１】次に、ＳｉＯ₂膜やＳｉＮ_x膜などからなる
絶縁膜を周知のスパッタリング法やプラズマＣＶＤ法に
よって堆積させ、層間絶縁膜５を形成する。

【００５２】そして、ゲート電極２上およびソース電極
４上の層間絶縁膜５に開口部６を形成する。このゲート
電極２上の開口部６は、この後半導体薄膜を堆積させて
チャネル領域を形成するためのものであり、また、ソー
ス電極４上の開口部６は、半導体薄膜をソース電極４に
接続させるためのものである。なお、このような層間絶
縁膜５には、耐熱性が許されればオプトマーＳＳ（日本
合成ゴム社製）などのアクリル樹脂あるいはポリイミド
樹脂を塗布することによって形成してもよい。このよう
な樹脂を用いることにより、基板表面を極めて平坦にす
ることが容易に行えるという利点がある。なお、上述し
たようなゲート電極およびソース電極とは電極部分と一
体に形成される配線部分を含むことは言うまでもない。

【００５３】次に、図３（ｃ）および図６（ｃ）に示す
ように、ソース電極４の露出した開口部６の部分に、メ
ッキ法によって金属膜を形成し、メッキ層７を形成す
る。

【００５４】ここで、このメッキ法に関して簡単に説明
する。一般にメッキ法といえば、電解メッキ法を指すこ
とが多く、この方法は、メッキしたい金属イオンを含む
水溶液中に直流電流を流し、陰極面に金属膜を得るとい
うものである。このメッキ工程の様子を図１７に示す。
この工程で用意される設備としては、メッキ液１６とこ
のメッキ液１６を入れるメッキ槽１７、それに直流電源
１８である。陽極１９にはメッキする金属と同じ材質の
電極を用いるのが一般的であり、Ｎｉをメッキする場合
にはニッケル電極、Ａｇをメッキする場合には銀電極を
用いる。また、メッキ液１６によっては若干加熱を必要
とする場合もある。その場合には、付属設備としてメッ
キ槽１７の加熱設備を用意する。水溶液としては、例え
ばＮｉやＡｇの場合、硫酸ニッケル、塩化ニッケル、シ
アン化銀などが用いられる。また、メッキされる金属と
しては、Ｃｕ、Ａｇ、Ａｕ、Ｃｒ、Ｎｉ、Ｐｔ、Ｃｏ、
Ｆｅあるいはこれらの合金などを用いることができる。
本実施の形態１においては、シリコンとの接触において
バリアを形成し難い金属であるＡｇを選択した。Ａｇを
選択した理由としては、バリアを形成し難いということ
以外にも、電気抵抗が十分に低い材料であるため電極な
どに用いるのには好適であると考えられ、また、電気抵
抗が低い貴金属材料の中では、価格が格段に安い材料で
あるということも選択した理由として挙げられる。

【００５５】本実施の形態１における開口部６の部分の
メッキ工程では、例えば、メッキ液としてノンシアン系
のメッキ液であるシルブレックス５０（日本エレクトロ
プレイティング・エンジニヤース社製）を使用し、電流
密度１Ａ／ｄｍ²、メッキ液温５５℃で約１０分間程度
のメッキを行った。このとき図１４（ｅ）に示すよう
に、ゲート電極２およびソース電極４のそれぞれの端部
を短絡して、ゲート電極２に一定の電圧を印加するよう
にした。

【００５６】この結果、図３（ｃ）に示すように、ソー
ス電極４の露出した部分には、約３００ｎｍのＡｇのメ
ッキ層７が形成された。このメッキ層７が半導体薄膜と
接触する電極となる。

【００５７】なお、メッキ層７の膜厚は、電流密度と時
間とを制御することにより決定することができる。電流
密度やメッキ液温度は、メッキ液１６の種類によって異
なるため適宜決定すればよい。また、メッキ液１６とし
ては、シアン系のシルブレックスII（日本エレクトロプ
レイティング・エンジニヤース社製）を使用しても可能
である。

【００５８】次に、メッキ工程の前後の工程に関して説
明する。メッキ工程の前には、メッキされる対象物の表
面を水洗する以外に必要に応じて塩酸などで表面の処理
を行う。メッキ工程の後には、７０℃前後の温純水で洗
浄して乾燥させる。なお、本実施の形態１では単一金属
のメッキの例を示したが、合金のメッキであっても差し
支えない。

【００５９】以上のように、メッキ工程は下地である電
極の形状に整合的に金属膜を形成することができるた
め、金属膜のパターニングが不要であるという利点があ
り、また、数分〜１０分程度で成膜が完了するため、Ｔ
ＦＴの製造工程の所要時間短縮に大きく寄与することに
なる。

【００６０】次に、図４（ｄ）および図６（ｄ）に示す
ように、多結晶シリコン薄膜や非晶質シリコン薄膜など
を例えば３０ｎｍ〜１００ｎｍ、好ましくは４０ｎｍ〜
５０ｎｍ程度の膜厚に堆積し、堆積された膜が非晶質シ
リコン薄膜の場合は、上方からレーザー光を照射するか
６００℃程度のアニールを行って多結晶化する。多結晶
化されたシリコン薄膜は所定の形状にパターニングされ
てＴＦＴの活性層８となる。

【００６１】この活性層８には、ＳｉＯ₂などの絶縁膜
からなるマスクを用いて不純物イオンが注入され、その
後注入した不純物イオンを活性化するための加熱処理が
施されてソース領域９およびドレイン領域１０が形成さ
れる。このとき、ゲート電極２の上方の領域には不純物
イオンが注入されていないチャネル領域１１が形成され
る。

【００６２】本実施の形態１では、多結晶シリコン薄膜
を活性層に用いた場合について説明したが、非晶質シリ
コン薄膜あるいは微結晶シリコン薄膜を活性層に用いた
ものであっても差し支えない。

【００６３】次に、図４（ｅ）および図７（ｅ）に示す
ように、全面にＳｉＯ₂やＳｉＮ_x膜などからなる絶縁膜
を周知のスパッタリング法やプラズマＣＶＤ法によって
堆積し、保護絶縁膜１２を形成する。そしてドレイン領
域１０上の保護絶縁膜１２に開口部１３を形成する。

【００６４】なお、この保護絶縁膜１２上にオプトマー
ＳＳ（日本合成ゴム社製）などのアクリル樹脂あるいは
ポリイミド樹脂を塗布して平坦な表面を形成するように
すれば、さらに好ましい形態となる。

【００６５】最後に、図４（ｆ）および図７（ｆ）に示
すように、開口部１３にメッキ法により金属膜を形成
し、メッキ層１４を形成する。このメッキ法の詳細につ
いては上述したとおりであるため、ここでの説明は省略
する。

【００６６】そして、ＩＴＯなどの透明導電性薄膜ある
いは金属材料からなる画素電極１５を形成し、メッキ層
１４に接続させる。

【００６７】以上のようにして本発明の実施の形態１に
おけるＴＦＴは製造される。

【００６８】（実施の形態２）次に、本発明における他
の実施の形態２の製造方法について、その詳細を図面に
基づいて説明する。本実施の形態２ではトップゲート型
ＴＦＴを例として説明する。図８（ａ）〜図９（ｆ）
は、本実施の形態２におけるＴＦＴの製造工程を示す断
面図である。なお、本実施の形態２では、上述した実施
の形態１と平面図においては殆ど差が無いため、平面図
は省略した。また、各部位を示す番号については上述し
た実施の形態１におけるＴＦＴと共通としている。

【００６９】本実施の形態１においては、ガラス基板な
どの絶縁性基板上に、以下のようにしてＴＦＴを作成す
る。

【００７０】まず、図８（ａ）に示すように、ガラス基
板などの基板１上に、所定の形状にソース電極４をパタ
ーニングして形成する。

【００７１】このとき、後の工程での温度上昇を考慮し
て、このソース電極４としては高融点金属などを用いる
ことが好ましい。ここではタンタル（以下、Ｔａ）、チ
タン（以下、Ｔｉ）、モリブデン（以下、Ｍｏ）、ニオ
ブ（以下、Ｎｂ）、タングステン（以下、Ｗ）などやこ
れらの合金あるいはシリサイドを用いることができる。
なお、アルミ（以下、Ａｌ）は、上述したような高融点
金属などに比べて耐熱性で劣るため、単体でソース電極
４として利用することは、ヒロックなどの欠陥を発生さ
せることが懸念されるため好ましくない。しかしなが
ら、表面を上述したような高融点金属などで被覆した
り、陽極酸化によって表面に酸化膜を形成したりするこ
とによって耐熱性の向上が期待できるため、ソース電極
４に用いることも不可能ではない。

【００７２】なお、上述したような高融点金属は周知の
スパッタリング法などで成膜することができる。また、
図示していないが、ソース電極４を形成する前に、上述
した基板１上に、ＳｉＯ₂膜などからなるベースコート
膜を形成しておいても差し支えない。

【００７３】続いて、ＳｉＯ₂膜などからなる絶縁膜を
周知のスパッタリング法やプラズマＣＶＤ法によって、
例えば２００ｎｍ〜３００ｎｍ程度堆積させ、層間絶縁
膜５を形成する。そして、層間絶縁膜５に開口部６を設
け、ソース電極４の一部を露出させる。

【００７４】次に、図８（ｂ）に示すように、ソース電
極４の露出した開口部６の部分に、メッキ法によって金
属膜を形成し、メッキ層７を形成する。このメッキ法の
詳細については上述した実施の形態１のとおりであるた
め、ここでの説明は省略する。

【００７５】次に、図８（ｃ）に示すように、多結晶シ
リコン薄膜や非晶質シリコン薄膜などを例えば３０ｎｍ
〜１００ｎｍ、好ましくは４０ｎｍ〜５０ｎｍ程度の膜
厚に堆積し、堆積された膜が非晶質シリコン薄膜の場合
は、上方からレーザー光を照射するか６００℃程度のア
ニールを行って多結晶化する。多結晶化されたシリコン
薄膜は所定の形状にパターニングされてＴＦＴの活性層
８となる。

【００７６】この活性層８には、ＳｉＯ₂などの絶縁膜
からなるマスクを用いて不純物イオンが注入され、その
後注入した不純物イオンを活性化するための加熱処理が
施されてソース領域９およびドレイン領域１０が形成さ
れる。このとき、ソース領域９およびドレイン領域１０
間の領域には不純物イオンが注入されていないチャネル
領域１１が形成される。

【００７７】本実施の形態２では、多結晶シリコン薄膜
を活性層に用いた場合について説明したが、非晶質シリ
コン薄膜あるいは微結晶シリコン薄膜を活性層に用いた
ものであっても差し支えない。

【００７８】続いて、全面にＳｉＯ₂膜などからなる絶
縁膜を周知のスパッタリング法やプラズマＣＶＤ法によ
って、例えば２００ｎｍ〜３００ｎｍ程度堆積し、ゲー
ト絶縁膜３を形成する。

【００７９】なお、この工程では、まず活性層上にゲー
ト絶縁膜３を形成し、さらに所定の位置にゲート電極２
を形成した後に、ゲート電極２をマスクとして不純物イ
オンを注入する方法、所謂セルフアライメント法によっ
てソース領域９およびドレイン領域１０を形成するよう
にしてもよい。

【００８０】次に、図９（ｄ）に示すように、ゲート絶
縁膜３上の所定の位置にゲート電極２を形成する。この
ゲート電極２としては、上述したソース電極４と同様に
高融点金属などを用いることが可能であるが、本実施の
形態２のようにトップゲート型ＴＦＴの場合には、シリ
コン薄膜の結晶化など高温になる工程がゲート電極２の
形成以前に完了しているため、逆スタガ型ＴＦＴなどに
比べて比較的容易にＡｌあるいはＡｌ合金を用いること
が可能である。

【００８１】次に、図９（ｅ）に示すように、全面にＳ
ｉＯ₂やＳｉＮ_x膜などからなる絶縁膜を周知のスパッタ
リング法やプラズマＣＶＤ法によって堆積し、保護絶縁
膜１２を形成する。そしてドレイン領域１０上の保護絶
縁膜１２に開口部１３を形成する。

【００８２】なお、この保護絶縁膜１２上にオプトマー
ＳＳ（日本合成ゴム社製）などのアクリル樹脂あるいは
ポリイミド樹脂を塗布して平坦な表面を形成するように
すれば、さらに好ましい形態となる。

【００８３】最後に、図９（ｆ）に示すように、開口部
１３にメッキ法により金属膜を形成し、メッキ層１４を
形成する。このメッキ法の詳細については上述したとお
りであるため、ここでの説明は省略する。

【００８４】そして、ＩＴＯなどの透明導電性薄膜ある
いは金属材料からなる画素電極１５を形成し、メッキ層
１４に接続させる。

【００８５】以上のようにして本発明の実施の形態２に
おけるＴＦＴは製造される。

【００８６】なお、上述したような実施の形態１および
２では、シリコン薄膜との接触においてバリアを形成し
難くい金属をメッキ法によって形成していることによ
り、良好なオーミックコンタクトを極めて容易に形成す
ることが可能となっている。

【００８７】（実施形態３）次に、本発明における他の
実施の形態３の製造方法について、その詳細を図面に基
づいて説明する。本実施の形態３ではボトムゲート型Ｔ
ＦＴを例として説明する。図１０（ａ）〜図１１（ｅ）
は、本実施の形態３におけるＴＦＴの製造工程を示す断
面図であり、図１２（ａ）〜図１４（ｅ）は、本実施の
形態３におけるＴＦＴの製造工程を示す平面図である。
なお、この図１２（ａ）〜図１４（ｅ）は、それぞれ図
１０（ａ）〜１１（ｅ）に対応している。また、各部位
を示す番号については上述した実施の形態１におけるＴ
ＦＴと共通としている。

【００８８】本実施の形態３においては、ガラス基板な
どの絶縁性基板上に、以下のようにしてＴＦＴを作成す
る。

【００８９】まず、図１０（ａ）および図１２（ａ）に
示すように、ガラスなどの基板１上に、所定の形状にゲ
ート電極２をパターニングして形成する。このときのゲ
ート電極２に用いることができる金属材料、成膜方法な
どに関しては、上述した実施の形態１または２に示した
とおりである。また、図示していないが、ゲート電極２
を形成する前に、上述した基板１上に、ＳｉＯ₂膜など
からなるベースコート膜を形成しておいても差し支えな
い。

【００９０】続いて、ＳｉＯ₂膜などからなる絶縁膜を
周知のスパッタリング法やプラズマＣＶＤ法によって、
例えば２００ｎｍ〜３００ｎｍ程度堆積させ、ゲート電
極２を覆うような形状にパターニングしてゲート絶縁膜
３を形成する。

【００９１】次に、図１０（ｂ）および図１２（ｂ）に
示すように、ゲート絶縁膜３上にソース電極４を所定の
形状にパターニングして形成する。なお、本実施の形態
３では、このソース電極４として、ＡｌあるいはＡｌ合
金を用いることにした。そして、このＡｌあるいはＡｌ
合金は周知のスパッタリング法によって約３００ｎｍ程
度堆積させた。

【００９２】次に、ソース電極４の表面にメッキ法によ
って金属膜を形成しメッキ層７を形成する。メッキ法に
よって形成される金属膜としては、ソース電極４を構成
するＡｌあるいはＡｌ合金よりも融点の高い金属を用い
た。このときに使用される金属としては、Ａｕ、Ａｇ、
Ａｕ、Ｃｒ、Ｎｉ、Ｐｔ、Ｃｏ、Ｆｅあるいはこれらの
合金、例えばＣｕ−Ｚｎ、Ａｕ−Ａｇ、Ａｕ−Ｃｕ、Ｎ
ｉ−Ｚｎ、Ｎｉ−Ｃｏ、Ｎｉ−Ｍｏなどが挙げられる。

【００９３】なお、この工程ではソース電極４の表面を
ソース電極４よりも融点の高い金属によって被覆するよ
うにしたため、ソース電極４にＡｌなどの比較的低融点
の金属を使用しても、後の工程での温度上昇に対して十
分な耐熱性を確保することができる。

【００９４】また、ソース電極４にＴｉなどの高融点金
属を用いた場合には、メッキ層７によりソース電極４の
表面を覆うことによって、電極や配線の抵抗を下げるこ
とが可能となる。例えば、Ｔｉの抵抗率が４２×１０^-6
Ωｃｍ、Ｔａの抵抗率が１２．４５×１０^-6Ωｃｍであ
るのに対し、Ａｇの抵抗率は１．５９×１０^-6Ωｃｍ、
Ｎｉの抵抗率は６．８４×１０^-6Ωｃｍであり、約１／
２〜約１／２６となる。

【００９５】また、このメッキ層７はソース電極４およ
びソース電極４と一体に形成されている配線の全域に対
して自己整合的に形成される。このことにより、電極や
配線の低抵抗化に大きな効果を奏する。ただし、電極や
配線の抵抗は、電極や配線の線幅や膜厚によって大きく
左右されるため、単純に上述したような低抵抗につなが
るというわけではない。

【００９６】その他のメッキ法に関する説明について
は、上述した実施の形態１と重複するため、ここでは省
略する。

【００９７】次に、図１０（ｃ）および図１３（ｃ）に
示すように、多結晶シリコン薄膜や非晶質シリコン薄膜
などを例えば３０ｎｍ〜１００ｎｍ、好ましくは４０ｎ
ｍ〜５０ｎｍ程度の膜厚に堆積し、堆積された膜が非晶
質シリコン薄膜の場合は、上方からレーザー光が照射す
るか６００℃程度のアニールを行って多結晶化する。多
結晶化されたシリコン薄膜は所定の形状にパターニング
されてＴＦＴの活性層８となる。

【００９８】このときソース電極４はメッキ層７によっ
て全体が被覆されているため、シリコン薄膜の結晶化の
際の熱処理による影響を極めて少ないものとすることが
可能となっている。

【００９９】そして、この活性層８には、ＳｉＯ₂など
の絶縁膜からなるマスクを用いて不純物イオンが注入さ
れ、その後注入した不純物イオンを活性化するための加
熱処理が施されてソース領域９およびドレイン領域１０
が形成される。このとき、ゲート電極２の上方の領域に
は不純物イオンが注入されていないチャネル領域１１が
形成される。

【０１００】本実施の形態３では、多結晶シリコン薄膜
を活性層に用いた場合について説明したが、非晶質シリ
コン薄膜あるいは微結晶シリコン薄膜を活性層に用いた
ものであっても差し支えない。

【０１０１】次に、図１１（ｄ）および図１３（ｄ）に
示すように、全面にＳｉＯ₂やＳｉＮ_x膜などからなる絶
縁膜を周知のスパッタリング法やプラズマＣＶＤ法によ
って堆積し、保護絶縁膜１２を形成する。そしてドレイ
ン領域１０上の保護絶縁膜１２に開口部１３を形成す
る。

【０１０２】なお、この保護絶縁膜１２上にオプトマー
ＳＳ（日本合成ゴム社製）などのアクリル樹脂あるいは
ポリイミド樹脂を塗布して平坦な表面を形成するように
すれば、さらに好ましい形態となる。

【０１０３】最後に、図１１（ｅ）および図１４（ｅ）
に示すように、開口部１３にメッキ法により金属膜を形
成し、メッキ層１４を形成する。このメッキ法の詳細に
ついては上述したとおりであるため、ここでの説明は省
略する。

【０１０４】次に、ＩＴＯなどの透明導電性薄膜あるい
は金属材料からなる画素電極１５を形成し、メッキ層１
４に接続させる。

【０１０５】以上のようにして本発明の実施の形態３に
おけるＴＦＴは製造される。

【０１０６】（実施形態４）次に、本発明における他の
実施の形態４の製造方法について、その詳細を図面に基
づいて説明する。本実施の形態４ではトップゲート型Ｔ
ＦＴを例として説明する。図１５（ａ）〜図１６（ｅ）
は、本実施の形態４におけるＴＦＴの製造工程を示す断
面図である。なお、本実施の形態４では、上述した実施
の形態１〜３と平面図においては殆ど差が無いため、平
面図は省略した。また、各部位を示す番号については上
述した実施の形態１におけるＴＦＴと共通としている。

【０１０７】本実施の形態１においては、ガラス基板な
どの絶縁性基板上に、以下のようにしてＴＦＴを作成す
る。

【０１０８】まず、図１５（ａ）に示すように、ガラス
基板などの基板１上に、所定の形状にソース電極４をパ
ターニングして形成する。このソース電極４に用いるこ
とができる金属材料、成膜方法などに関しては上述した
実施の形態３に示したとおりである。また、図示してい
ないが、ソース電極４を形成する前に、上述した基板１
上に、ＳｉＯ₂膜などからなるベースコート膜を形成し
ておいても差し支えない。

【０１０９】続いて、ソース電極４の表面にメッキ法に
よって金属膜を形成しメッキ層７を形成する。ここで用
いられる金属については、上述した実施の形態３と同様
であり、メッキ法に関しては上述した実施の形態１の説
明と重複するため、ここでは省略する。

【０１１０】次に、図１５（ｂ）に示すように、多結晶
シリコン薄膜や非晶質シリコン薄膜などを例えば３０ｎ
ｍ〜１００ｎｍ、好ましくは４０ｎｍ〜５０ｎｍ程度の
膜厚に堆積し、堆積された膜が非晶質シリコン薄膜の場
合は、上方からレーザー光を照射するか６００℃程度の
アニールを行って多結晶化する。多結晶化されたシリコ
ン薄膜は所定の形状にパターニングされてＴＦＴの活性
層８となる。

【０１１１】この活性層８には、ＳｉＯ₂などの絶縁膜
からなるマスクを用いて不純物イオンが注入され、その
後注入した不純物イオンを活性化するための加熱処理が
施されてソース領域９およびドレイン領域１０が形成さ
れる。このとき、ソース領域９およびドレイン領域１０
間の領域には不純物イオンが注入されていないチャネル
領域１１が形成される。

【０１１２】本実施の形態４では、多結晶シリコン薄膜
を活性層に用いた場合について説明したが、非晶質シリ
コン薄膜あるいは微結晶シリコン薄膜を活性層に用いた
ものであっても差し支えない。

【０１１３】なお、この工程では、まず活性層上にゲー
ト絶縁膜３を形成し、さらに所定の位置にゲート電極２
を形成した後に、ゲート電極２をマスクとして不純物イ
オンを注入する方法、所謂セルフアライメント法によっ
てソース領域９およびドレイン領域１０を形成するよう
にしてもよい。

【０１１４】次に、図１５（ｃ）に示すように、全面に
ＳｉＯ₂膜などからなる絶縁膜を周知のスパッタリング
法やプラズマＣＶＤ法によって、例えば２００ｎｍ〜３
００ｎｍ程度堆積し、ゲート絶縁膜３を形成する。

【０１１５】続いて、ゲート絶縁膜３上の所定の位置に
ゲート電極２を形成する。このゲート電極２としては、
上述したソース電極４と同様に高融点金属などを用いる
ことが可能であるが、本実施の形態４のようにトップゲ
ート型ＴＦＴの場合には、シリコン薄膜の結晶化など高
温になる工程がゲート電極２の形成以前に完了している
ため、逆スタガ型ＴＦＴなどに比べて比較的容易にＡｌ
あるいはＡｌ合金を用いることが可能である。

【０１１６】次に、図１６（ｄ）に示すように、全面に
ＳｉＯ₂やＳｉＮ_x膜などからなる絶縁膜を周知のスパッ
タリング法やプラズマＣＶＤ法によって堆積し、保護絶
縁膜１２を形成する。そしてドレイン領域１０上の保護
絶縁膜１２に開口部１３を形成する。

【０１１７】なお、この保護絶縁膜１２上にオプトマー
ＳＳ（日本合成ゴム社製）などのアクリル樹脂あるいは
ポリイミド樹脂を塗布して平坦な表面を形成するように
すれば、さらに好ましい形態となる。

【０１１８】最後に、図１６（ｅ）に示すように、開口
部１３にメッキ法により金属膜を形成し、メッキ層１４
を形成する。メッキ法の詳細については上述したとおり
であるため、ここでの説明は省略する。

【０１１９】そして、ＩＴＯなどの透明導電性薄膜ある
いは金属材料からなる画素電極１５を形成し、メッキ層
１４に接続させる。

【０１２０】以上のようにして本発明の実施の形態４に
おけるＴＦＴは製造される。

【０１２１】なお、上述したような実施の形態３および
４では、メッキ層による低抵抗化や耐熱性の向上以外に
も工程を短縮することができるという効果を有してい
る。これは、ソース電極の全域に対して自己整合的にメ
ッキ層を形成するためであり、ソース電極上への絶縁膜
の形成および絶縁膜へのコンタクトホールの開口が不要
になるからである。

【０１２２】

【発明の効果】以上の説明のように、本発明の薄膜トラ
ンジスタは、その電極の接続構造が、半導体素子である
ＴＦＴの活性層であるシリコン薄膜に形成されたソース
領域およびドレイン領域と、そのそれぞれに接続される
電極との間にメッキ法によって金属層を介在させるよう
にしていることにより、ソース領域およびドレイン領域
と電極との間で良好なオーミックコンタクトを得ること
が可能となっている。

【０１２３】このような電極構造を有する半導体素子で
ある薄膜トランジスタを液晶表示装置に応用した場合に
は、ソース領域およびドレイン領域と、そのそれぞれ接
続されるソース電極および画素電極との断線を防止する
ことが可能となり、これらの接続が確実なものになると
共に、コンタクトホールに起因する液晶分子の配向に乱
れが発生することもなくなり、良好な表示品位を得るこ
とができる液晶表示装置を実現することが可能となる。

【０１２４】また、シリコン薄膜に形成されたソース領
域に接続される電極の表面を、メッキ法によって形成さ
れた金属層で被覆することにより、シリコン薄膜と電極
との間で良好なオーミックコンタクトを得ることが可能
となるとともに、電極や配線の低抵抗化、あるいは電極
や配線の耐熱性向上が可能となっている。

【０１２５】そして、このような配線の低抵抗化によっ
て信号遅延の発生を効果的に抑制することが可能とな
る。

【０１２６】さらに、電極全体を金属層で被覆すること
により電極の耐熱性が向上すると、Ａｌなどを用いた際
にヒロックなどの不良の発生を防止することが可能とな
り、電極本来の性能を維持することが可能となる。

【０１２７】このように、本発明における薄膜トランジ
スタは、半導体薄膜に形成されたソース領域およびドレ
イン領域と、そのそれぞれに接続される電極との間にメ
ッキ法によって金属層を形成するような構造を有してい
ることを特徴とするものであり、これらを製造する上で
特殊な方法や特別な製造装置を用いる必要はなく、従来
用いられている方法や製造装置を用い、製造工程数もそ
れほど増やすことなく効率良く製造することが可能であ
る。

【０１２８】また、このようにして製造した半導体素子
である薄膜トランジスタを液晶表示装置に応用すること
により、良好な表示特性を有するアクティブマトリクス
型液晶表示装置を効率良く製造することが可能となって
いる。。

【図面の簡単な説明】

【図１】図１は、本実施の形態におけるＴＦＴを示す断
面図である。

【図２】図２は、図１におけるＴＦＴの平面図である。

【図３】図３（ａ）〜（ｃ）は、本実施の形態１におけ
るＴＦＴの製造工程を示す断面図である。

【図４】図４（ｄ）〜（ｆ）は、本実施の形態１におけ
るＴＦＴの図３に続く製造工程を示す断面図である。

【図５】図５（ａ）〜（ｂ）は、本実施の形態１におけ
るＴＦＴの製造工程を示す平面図である。

【図６】図６（ｃ）〜（ｄ）は、本実施の形態１におけ
るＴＦＴの図５に続く製造工程を示す平面図である。

【図７】図７（ｅ）〜（ｆ）は、本実施の形態１におけ
るＴＦＴの図６に続く製造工程を示す平面図である。

【図８】図８（ａ）〜（ｃ）は、本実施の形態２におけ
るＴＦＴの製造工程を示す断面図である。

【図９】図９（ｄ）〜（ｆ）は、本実施の形態２におけ
るＴＦＴの図８に続く製造工程を示す断面図である。

【図１０】図１０（ａ）〜（ｃ）は、本実施の形態３に
おけるＴＦＴの製造工程を示す断面図である。

【図１１】図１１（ｄ）〜（ｆ）は、本実施の形態３に
おけるＴＦＴの図１０に続く製造工程を示す断面図であ
る。

【図１２】図１２（ａ）〜（ｂ）は、本実施の形態３に
おけるＴＦＴの製造工程を示す平面図である。

【図１３】図１３（ｃ）〜（ｄ）は、本実施の形態３に
おけるＴＦＴの図１２に続く製造工程を示す平面図であ
る。

【図１４】図１４（ｅ）〜（ｆ）は、本実施の形態３に
おけるＴＦＴの図１３に続く製造工程を示す平面図であ
る。

【図１５】図１５（ａ）〜（ｃ）は、本実施の形態４に
おけるＴＦＴの製造工程を示す断面図である。

【図１６】図１６（ｄ）〜（ｆ）は、本実施の形態４に
おけるＴＦＴの図１５に続く製造工程を示す断面図であ
る。

【図１７】図１７は、本実施の形態におけるメッキ工程
を示す図面である。

【図１８】図１８は、ピクセル・オン・パッシ構造の半
導体素子を示す断面図である。

【図１９】図１９（ａ）〜（ｂ）は、従来技術における
半導体素子を示す断面図である。

【符号の説明】

１絶縁性基板２ゲート電極３ゲート絶縁膜４ソース電極５層間絶縁膜６開口部７メッキ層８活性層９ソース領域１０ドレイン領域１１チャネル領域１２保護絶縁膜１３開口部１４メッキ層１５画素電極１６メッキ液１７メッキ槽１８直流電源１９陽極５０基板５１層間絶縁膜５２ドレイン電極５３ソース電極５４コンタクトホール５５画素電極５６液晶５７金属層

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上あるいは絶縁性被膜を堆積
した基板上に形成された薄膜トランジスタにおいて、前記薄膜トランジスタは、その活性層を構成するシリコ
ンを主成分とする半導体薄膜と、該半導体薄膜に形成さ
れたソース領域およびドレイン領域を備え、前記ソース領域およびドレイン領域は、それぞれ接続さ
れる電極との間にメッキ法によって形成された金属層を
介在させていることを特徴とする薄膜トランジスタ。
【請求項２】前記メッキ法によって形成される金属層
は、Ａｇ、Ａｕ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｎｉ、Ｐｔ
あるいはこれらの合金からなることを特徴とする請求項
１に記載の薄膜トランジスタ。
【請求項３】絶縁性基板上あるいは絶縁性被膜を堆積
した基板上に形成された薄膜トランジスタにおいて、前記薄膜トランジスタは、その活性層を構成するシリコ
ンを主成分とする半導体薄膜と、該半導体薄膜に形成さ
れたソース領域およびドレイン領域を備え、少なくとも前記ソース領域に接続される電極の表面に
は、該電極の表面を覆うようにメッキ法によって金属層
が形成されており、該金属層を介して該ソース領域と該
電極とが接続されていることを特徴とする薄膜トランジ
スタ。
【請求項４】前記メッキ法によって形成される金属層
は、前記ソース領域に接続される電極よりも融点の高い
金属からなることを特徴とする請求項３に記載の薄膜ト
ランジスタ。
【請求項５】絶縁性基板上あるいは絶縁性被膜を堆積
した基板上に形成された薄膜トランジスタの製造方法に
おいて、前記基板上に導電性材料からなるソース電極を形成する
工程と、前記ソース電極の表面にメッキ法によって金属層を形成
する工程と、前記金属層上に、該金属層と接するようにシリコンを主
成分とする半導体薄膜からなる島状の半導体層を形成す
る工程と、前記半導体層に選択的に不純物イオンを注入してソース
領域とドレイン領域とを形成する工程と、前記ドレイン領域上に、該ドレイン領域と接するように
メッキ法によって金属層を形成する工程と、を含むこと
を特徴とする薄膜トランジスタの製造方法。