JPH11231829A - プラズマディスプレイパネルの駆動方法及び駆動装置 - Google Patents

Abstract

(57)【要約】 【課題】ガス放電時の電圧降下を最小限に抑えつつ、容
量性負荷の充放電の電流ピークを低減して不要の電磁輻
射を軽減することを目的とする。 【解決手段】プラズマディスプレイパネルの画面を構成
する各セルでガス放電を生じさせるために、電源ライン
５１と各セルに共通に電圧を印加するための端子ｐｘと
の間に、開閉可能な第１の電流路ｚ１と開閉可能で且つ
第１の電流路ｚ１よりもインピーダンスの大きい第２の
電流路ｚ２とを設けておき、第２の電流路ｚ２のみを閉
じて各セルのもつ容量の充電を開始した後に、第１の電
流路ｚ１を閉じて各セルにガス放電電流を流す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マトリクス表示形
式のＰＤＰ（プラズマディスプレイパネル）の駆動方法
及び駆動装置に関する。

【０００２】ＰＤＰは、視認性に優れ且つ大画面表示に
適していることから駅や空港の案内板といった公衆表示
に利用されている。また、カラー画面の実用化を機にテ
レビジョン映像やコンピュータのモニターなどの民生用
途でも広く用いられるようになってきた。ＰＤＰにおい
ては、駆動周波数を高めて発光周期を短くすることによ
って画面をより明るくすることができる。しかし、それ
にともなってノイズの原因となる電磁輻射が増大してし
まう。

【０００３】

【従来の技術】ＡＣ型ＰＤＰは、壁電荷を利用して点灯
状態を維持するために主電極を誘電体で被覆した構造の
ＰＤＰである。表示に際しては、点灯（発光）すべきセ
ルのみが帯電した状態を形成するライン順次のアドレッ
シングを行い、その後に全てのセルに対して一斉に交番
極性の点灯維持電圧Ｖｓを印加する。点灯維持電圧Ｖｓ
は（１）式を満たす。

【０００４】Ｖｆ−Ｖwall＜Ｖｓ＜Ｖｆ …（１） Ｖｆ ：放電開始電圧 Ｖwall：壁電圧 壁電荷の存在するセルでは、壁電圧Ｖwallが点灯維持電
圧Ｖｓに重畳するので、セルに加わる実効電圧（セル電
圧ともいう）Ｖeff が放電開始電圧Ｖｆを越えて放電が
生じる。点灯維持電圧Ｖｓの印加周期を短くすれば、見
かけの上で連続した点灯状態が得られる。表示の輝度
は、単位時間あたりの放電回数に依存する。したがっ
て、中間調は、セル毎に１フィールド（ノンインタレー
スの場合は１フレーム）の放電回数を階調レベルに応じ
て適切に設定することによって再現される。カラー表示
は階調表示の一種であって、表示色は３原色の輝度の組
合せによって決まる。

【０００５】図１１は従来の駆動装置の要部の回路図、
図１２は従来の駆動方法における電流の推移を示す波形
図である。セルＣを画定する電極対１２０の一方の電極
Ｘｊと他方の電極Ｙｊとの間に点灯維持電圧Ｖｓを印加
するため、スイッチングデバイスＱ９１，Ｑ９２’をオ
ンする。セルＣは図示しない電源からみて容量性負荷で
あるので、各電極Ｘｊ，ＹｊにはセルＣのもつ静電容量
を充電する電流（これを容量充電電流という）が流れ
る。通常、静電容量の端子間電圧が点灯維持電圧Ｖｓに
達して充電が終わった時点から若干遅れてガス放電が起
こり、それにともなって放電電流（これを発光電流とい
う）が流れる。図では１つの電極対１２０のみが示され
ているが、実際には画面内の全ての電極対１２０が一斉
に駆動される。ガス放電の開始時期にはセル間のバラツ
キがあるので、発光電流の波形は比較的になだらかであ
る。これに対して容量の充電はほぼ一斉に始まるので、
容量充電電流の波形は急峻である。スイッチングデバイ
スＱ９１，Ｑ９２’をオフにすると、蓄積されている電
荷が放電する。電力回収回路を設けた場合には回収用の
コンデンサに電荷が移る。その後、スイッチングデバイ
スＱ９２，Ｑ９１’をオンすると、以前と逆方向の容量
充電電流及び発光電流が順次流れる。このように電極対
１２０に印加する電圧の極性を周期的に反転することに
より、点灯状態が維持される。

【０００６】なお、各スイッチングデバイスＱ９１，Ｑ
９２，Ｑ９１’Ｑ９２’として、並列接続された複数の
トランジスタを用い、オン抵抗を低減する回路構成を採
用することは広く行われている。

【０００７】

【発明が解決しようとする課題】上述したとおり容量充
電電流のピーク値は大きい。このことは電磁ノイズを低
減する上で好ましくはない。容量充電電流のピーク値を
下げる手法として、オン抵抗の比較的に大きいスイッチ
ングデバイスＱ９１，Ｑ９２，Ｑ９１’Ｑ９２’を使用
する方法、及び電流路に抵抗を挿入する方法がある。し
かし、このような手法では、ガス放電が生じて発光電流
が流れ出すと、抵抗成分での電圧降下によって電極対１
２０に加わる電圧が低下してしまう。そのため、ガス放
電が弱まって輝度が低下するという問題があった。つま
り、従来においては、電磁ノイズの低減と高輝度化とを
両立させることができなかった。

【０００８】本発明は、ガス放電時の電圧降下を最小限
に抑えつつ、容量性負荷の充放電の電流ピークを低減し
て不要の電磁輻射を軽減することを目的としている。

【０００９】

【課題を解決するための手段】本発明においては、ガス
放電電流の電流路よりもインピーダンスの大きい電流路
を用いて、セルの静電容量の充放電を行う。

【００１０】請求項１の発明の方法は、画面を構成する
各セルでガス放電を生じさせるためのプラズマディスプ
レイパネルの駆動方法であって、電源ラインと前記各セ
ルに共通に電圧を印加するための端子との間に、開閉可
能な第１の電流路と開閉可能で且つ前記第１の電流路よ
りもインピーダンスの大きい第２の電流路とを設けてお
き、前記第２の電流路のみを閉じて前記各セルのもつ容
量の充電を開始した後に、前記第１の電流路を閉じて前
記各セルにガス放電電流を流すものである。

【００１１】請求項２の発明の方法は、接地ラインと前
記端子との間に、開閉可能な第３の電流路と開閉可能で
且つ前記第３の電流路よりもインピーダンスの大きい第
４の電流路とを設けておき、前記第４の電流路のみを閉
じて前記容量に蓄積している電荷の放電を開始させた後
に、前記第３の電流路を閉じて前記容量に蓄積している
残りの電荷を放電させるものである。

【００１２】請求項３の発明の方法においては、前記第
１及び第２の電流路のそれぞれを互いに独立した制御信
号によって開閉する。請求項４の発明の方法は、画面を
複数の分割画面に区画し、前記分割画面毎にそれに属す
る各セルに共通に電圧を印加するための端子を設けると
ともに、前記各分割画面に対応した前記端子のそれぞれ
と電源ラインとの間に開閉可能な電流路を設けておき、
前記各分割画面に対応した前記電流路を１つずつ順に閉
じて当該各分割画面に属する各セルのもつ容量を充電し
た後、全ての前記電流路を用いて前記各セルにガス放電
電流を流すものである。

【００１３】請求項５の発明の装置は、誘電体層で被覆
された第１及び第２の電極群で構成される複数の電極対
に対して一括に交番極性の電圧を印加して点灯状態を維
持するＡＣ型プラズマディスプレイパネルの駆動装置で
あって、電源ラインと接地ラインとの間に直列接続さ
れ、互いの接続点が前記第１の電極群に共通に接続され
た第１及び第２のスイッチング素子と、前記電源ライン
と前記接地ラインとの間に直列接続され、互いの接続点
が前記第２の電極群に共通に接続された第３及び第４の
スイッチング素子と、前記第１乃至第４のスイッチング
素子に対して少なくとも１個ずつ並列接続され、それぞ
れがスイッチング素子とインピーダンス要素との直列回
路である合計４以上のスイッチング回路と、前記第１及
び第２の電極群を相補的に前記電源ライン又は前記接地
ラインと導通させるように前記第１乃至第４のスイッチ
ング素子のオンオフ制御を行うとともに、前記第１乃至
第４のスイッチング素子のそれぞれのオンに先立ってオ
ン対象の当該第１乃至第４のスイッチング素子に並列接
続された前記スイッチング回路内の前記スイッチング素
子をオンする制御手段と、を有している。

【００１４】請求項６の発明において前記インピーダン
ス要素はフィルタ回路である。請求項７の発明において
前記インピーダンス要素は抵抗素子である。請求項８の
発明において前記制御手段は、前記第１乃至第４のスイ
ッチング素子と前記スイッチング回路内のスイッチング
素子とを区別せずにスイッチング信号を出力するコント
ローラと、前記スイッチング信号を遅延させて前記第１
乃至第４のスイッチング素子に入力するための回路要素
とから構成されている。

【００１５】請求項９の発明の駆動装置は、前記複数の
電極対を組分けした２以上の組のそれぞれに対して、４
個ずつスイッチング素子が設けられ、前記各組に対応し
た４個のスイッチング素子のうち、２個のスイッチング
素子は、電源ラインと接地ラインとの間に直列接続さ
れ、且つ互いの接続点が当該組に属する前記第１の電極
群に対して共通に接続され、残りの２個のスイッチング
素子は、電源ラインと接地ラインとの間に直列接続さ
れ、且つ互いの接続点が当該組に属する前記第２の電極
群に対して共通に接続されており、前記第１及び第２の
電極群を相補的に前記電源ライン又は前記接地ラインと
導通させるように前記各組に対応したスイッチング素子
のオンオフ制御を行い、その際にオンオフのタイミング
を前記各組毎に順に遅らせる制御手段を有している。

【００１６】請求項１０の発明において、前記制御手段
は、前記各組に共通のタイミングでスイッチング信号を
出力するコントローラと、前記スイッチング信号を遅延
させる回路要素とから構成されている。

【００１７】請求項１１の発明の装置は、画面の行毎に
電極対を構成する第１及び第２の電極群、及びこれら電
極群を被覆する誘電体層を有したＡＣ型プラズマディス
プレイパネルと、請求項５乃至請求項１０のいずれかに
記載のＡＣ型プラズマディスプレイパネルの駆動装置と
を備えている。

【００１８】

【発明の実施の形態】図１は本発明に係るプラズマ表示
装置１００の構成図である。プラズマ表示装置１００
は、フラット型のカラー表示デバイスであるＡＣ型のＰ
ＤＰ１と、画面（スクリーン）ＥＳを構成する縦横に並
んだセルＣを選択的に点灯させるための駆動ユニット８
０とから構成されており、壁掛け式テレビジョン受像
機、コンピュータシステムのモニターなどとして利用さ
れる。

【００１９】例示のＰＤＰ１は、対をなす第１及び第２
の主電極としてのサステイン電極Ｘ，Ｙが平行配置さ
れ、各セルＣにおいてサステイン電極Ｘ，Ｙと第３の電
極としてのアドレス電極Ａとが交差する“３電極面放電
構造”のＰＤＰである。サステイン電極Ｘ，Ｙはともに
画面の行方向（水平方向）に延び、一方のサステイン電
極Ｙはアドレッシングに際して行単位にセルＣを選択す
るためのスキャン電極として用いられる。アドレス電極
Ａは列方向（垂直方向）に延びており、列単位にセルＣ
を選択するためのデータ電極として用いられる。サステ
イン電極群とアドレス電極群とが交差する領域が表示領
域、すなわち画面ＥＳである。

【００２０】駆動ユニット８０は、スキャンコントロー
ラ８１、共通ドライバコントローラ８２、データ処理回
路８３、電源回路８４、Ｘ共通ドライバ８５、スキャン
ドライバ８６、Ｙ共通ドライバ８７、及びアドレスドラ
イバ８９Ａ，８９Ｂを有している。駆動ユニット８０に
は、ＴＶチューナ、コンピュータなどの外部装置から
Ｒ，Ｇ，Ｂの各色の輝度レベル（階調レベル）を示す画
素単位のフィールドデータＤＦが各種の同期信号ととも
に入力される。

【００２１】フィールドデータＤＦは、データ処理回路
８３におけるフレームメモリ８３０に一旦格納された
後、後述のようにフィールドを所定数のサブフィールド
に分割して階調表示を行うためのサブフィールドデータ
Ｄｓｆに変換される。サブフィールドデータＤｓｆはフ
レームメモリ８３０に格納され、適時にアドレスドライ
バ８９Ａ，８９Ｂに転送される。サブフィールドデータ
Ｄｓｆの各ビットの値は、サブフィールドにおけるセル
の点灯の要否を示す情報、厳密にはアドレス放電の要否
を示す情報である。

【００２２】Ｘ共通ドライバ８５は画面全体又は画面を
分割した各区画に対応する複数のサステイン電極Ｘに一
括に駆動電圧を印加する。サステイン電極Ｘの電気的な
共通化はパネル上の配線、Ｘ共通ドライバ８５の内部配
線、又は接続ケーブル上での配線により行われる。スキ
ャンドライバ８６はアドレッシングにおいて各サステイ
ン電極Ｙに個別に駆動電圧を印加する。Ｙ共通ドライバ
８７は点灯維持に際して画面全体又は画面を分割した各
区画に対応する複数のサステイン電極Ｙに一括に駆動電
圧を印加する。また、アドレスドライバ回路８９Ａ，８
９Ｂはアドレス電極Ａに駆動電圧を印加する。これらド
ライバには電源回路８５から図示しない配線導体（電源
ライン、接地ライン）を介して所定の電力が供給され
る。共通ドライバコントローラ８２には、Ｘ共通ドライ
バ８５及びＹ共通ドライバ８７に与える制御信号のタイ
ミングを規定するデータを記憶した駆動波形ＲＯＭが設
けられている。なお、駆動ユニット８０はＰＤＰ１の背
面側に配置され、各ドライバと電極とが図示しないフレ
キシブルケーブルで電気的に接続される。

【００２３】図２はＰＤＰ１の内部構造を示す斜視図で
ある。ＰＤＰ１では、前面側基板構体の基材であるガラ
ス基板１１の内面に、行毎に一対ずつサステイン電極
Ｘ，Ｙが配列されている。行は画面における水平方向の
セル列である。サステイン電極Ｘ，Ｙは、それぞれが透
明導電膜４１と金属膜（バス導体）４２とからなり、低
融点ガラスからなる厚さ３０μｍ程度の誘電体層１７で
被覆されている。誘電体層１７の表面にはマグネシア
（ＭｇＯ）からなる厚さ数千オングストロームの保護膜
１８が設けられている。アドレス電極Ａは、背面側基板
構体の基材であるガラス基板２１の内面に配列されてお
り、厚さ１０μｍ程度の誘電体層２４によって被覆され
ている。誘電体層２４の上には、高さ１５０μｍの平面
視直線帯状の隔壁２９が各アドレス電極Ａの間に１つず
つ設けられている。これらの隔壁２９によって放電空間
３０が行方向にサブピクセル（単位発光領域）毎に区画
され、且つ放電空間３０の間隙寸法が規定されている。
そして、アドレス電極Ａの上方及び隔壁２９の側面を含
めて背面側の内面を被覆するように、カラー表示のため
のＲ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂ
が設けられている。放電空間３０には主成分のネオンに
キセノンを混合した放電ガスが充填されており、蛍光体
層２８Ｒ，２８Ｇ，２８Ｂは放電時にキセノンが放つ紫
外線によって局部的に励起されて発光する。表示の１ピ
クセル（画素）は行方向に並ぶ３個のサブピクセルで構
成される。各サブピクセル内の構造体がセル（表示素
子）Ｃである。隔壁２９の配置パターンがストライプパ
ターンであることから、放電空間３０のうちの各列に対
応した部分は全ての行Ｌに跨がって列方向に連続してい
る。

【００２４】以下、プラズマ表示装置１００におけるＰ
ＤＰ１の駆動方法を説明する。最初に階調表示及び駆動
シーケンスの概要を説明し、その後に本発明に特有の回
路構成及び制御を詳述する。

【００２５】図３はフィールド構成と駆動シーケンスの
概要とを示す図である。例えばテレビジョン映像の表示
においては、２値の点灯制御によって階調再現を行うた
めに、入力画像である時系列の各フィールドｆ（符号の
添字は表示順位を表す）を例えば８個のサブフレームｓ
ｆ１，ｓｆ２，ｓｆ３，ｓｆ４，ｓｆ５，ｓｆ６，ｓｆ
７，ｓｆ８に分割する。言い換えれば、フレームＦを構
成する各フィールドｆを８個のサブフレームｓｆ１〜ｓ
ｆ８の集合に置き換える。ただし、コンピュータ出力な
どのノンインタレース形式の画像を再生する場合には、
各フレームを８分割する。そして、これらサブフィール
ドｓｆ１〜ｓｆ８における輝度の相対比率が１：２：
４：８：１６：３２：６４：１２８となるように重み付
けをして各サブフィールドｓｆ１〜ｓｆ８のサステイン
放電回数を設定する。サブフィールド単位の点灯／非点
灯の組合せでＲＧＢの各色毎に２５６段階の輝度設定を
行うことができるので、表示可能な色の数は２５６³ と
なる。なお、サブフィールドｓｆ１〜ｓｆ８を輝度の重
みの順に表示する必要はない。例えば重みの大きいサブ
フィールドｓｆ８を表示期間の中間に配置するといった
最適化を行うことができる。

【００２６】各サブフィールドｓｆ１〜ｓｆ８に割り当
てるサブフィールド期間Ｔｓｆは、帯電分布を均一化す
るアドレッシング準備期間ＴＲ、表示内容に応じた帯電
分布を形成するアドレス期間ＴＡ、及び階調レベルに応
じた輝度を確保するために点灯状態を維持するサステイ
ン期間ＴＳからなる。これらのうち、サステイン期間Ｔ
Ｓが本発明の実施に好適である。各サブフィールド期間
Ｔｓｆにおいて、アドレッシング準備期間ＴＲ及びアド
レス期間ＴＡの長さは輝度の重みに係わらず一定である
が、サステイン期間ＴＳの長さは輝度の重みが大きいほ
ど長い。つまり、１つのフィールドｆに対応する８つの
サブフィールド期間Ｔｓｆの長さは互いに異なる。

【００２７】アドレッシング準備期間ＴＲにおいては、
サステイン電極Ｘに正極性の電圧パルスＰｒを印加する
第１過程と、サステイン電極Ｘに正極性の電圧パルスＰ
ｒｘを印加し且つサステイン電極Ｙに負極性の電圧パル
スＰｒｙを印加する第２過程とによって、１つ前のサブ
フィールドにおいて点灯した“前回点灯セル”及び点灯
しなかった“前回非点灯セル”に所定の極性の壁電荷が
形成される。なお、第１過程ではアドレス電極Ａを５０
〜１２０Ｖ程度の正電位にバイアスし、アドレス電極Ａ
とサステイン電極Ｘとの間の不要の放電を防止する。第
２過程に続いて、帯電の均一性を高めるため、サステイ
ン電極Ｙに正極性の電圧パルスＰｒｓを印加して全ての
セルで面放電を生じさせる。この面放電によって帯電極
性は反転する。その後、電荷の消失を避けるため、サス
テイン電極Ｙの電位を所定値まで緩やかに低減させる。

【００２８】アドレス期間ＴＡにおいては、１行ずつ順
に各行を選択し、該当するサステイン電極Ｙに負極性の
スキャンパルスＰｙを印加する。行の選択と同時に、非
点灯とすべきセル（今回非点灯セル）に対応したアドレ
ス電極Ａに対して正極性のアドレスパルスＰａを印加す
る。選択された行におけるアドレスパルスＰａの印加さ
れたセルでは、サステイン電極Ｙとアドレス電極Ａとの
間で対向放電が起こって誘電体層１７の壁電荷が消失す
る。アドレスパルスＰａの印加時点ではサステイン電極
Ｘの近傍には正極性の壁電荷が存在するので、その壁電
圧でアドレスパルスＰａが打ち消され、サステイン電極
Ｘとアドレス電極Ａとの間では放電は起きない。このよ
うな消去アドレッシングは、書込みアドレッシングとは
違って電荷の再形成が不要であるので、高速化に適して
いる。

【００２９】サステイン期間ＴＳにおいては、不要の放
電を防止するために全てのアドレス電極Ａを正極性の電
位にバイアスし、最初に全てのサステイン電極Ｘに正極
性のサステインパルスＰｓを印加する。その後、サステ
イン電極Ｙとサステイン電極Ｘとに対して交互にサステ
インパルスＰｓを印加する。本実施形態では、最終のサ
ステインパルスＰｓはサステイン電極Ｙに印加される。
サステインパルスＰｓの印加によって、アドレス期間Ｔ
Ａにおいて壁電荷の残されたセル（今回点灯セル）で面
放電が生じる。

【００３０】図４は点灯維持動作に係わる駆動回路構成
の概略図、図５は本発明に係る回路構成の第１例を示す
図である。サステイン期間ＴＳにおいては、図４のよう
にスキャンドライバ８６の内部でサステイン電極Ｙが共
通接続され、サステイン電極Ｙの集合である電極群ＹＧ
がＹ共通ドライバ８７と接続される。Ｙ共通ドライバ８
７は電力回収回路８７０を含んでいる。サステイン電極
Ｘも上述したとおり共通接続され、サステイン電極Ｘの
集合である電極群ＸＧはＸ共通ドライバ８５と接続され
る。Ｘ共通ドライバ８５も電力回収回路８５０を含んで
いる。Ｘ共通ドライバ８５の回路構成はＹ共通ドライバ
８７と同一である。

【００３１】図５のようにＸ共通ドライバ８５は、接地
ライン（ＧＮＤ）５０と電源ライン（ＧＮＤとの電圧が
Ｖｓとなる電位にバイアスされている）との間に直列接
続され、互いの接続点ｐ１が第１の電極群ＸＧに共通の
端子ｐｘに接続された第１及び第２のスイッチング素子
Ｑ１，Ｑ３、スイッチング素子Ｑ１に対して並列接続さ
れたスイッチング素子Ｑ２と抵抗（インピーダンス要
素）Ｒａとの直列回路、スイッチング素子Ｑ３に対して
並列接続されたスイッチング素子Ｑ４と抵抗Ｒｂとの直
列回路、各スイッチング素子Ｑ１〜Ｑ４のオンオフ制御
のタイミング調整用の抵抗Ｒ１〜Ｒ４、及び電力回収回
路８５０を備えている。スイッチング素子Ｑ２と抵抗Ｒ
ａとで形成される電流路ｚ２のインピーダンスはスイッ
チング素子Ｑ１で形成される電流路ｚ１より大きい。同
様にスイッチング素子Ｑ４と抵抗Ｒｂとで形成される電
流路ｚ４のインピーダンスはスイッチング素子Ｑ３で形
成される電流路ｚ３より大きい。電力回収回路８５０
は、インダクタンスＬ１、キャパシタンスＣ１、逆流防
止用ダイオードＤ１，Ｄ２、及び充放電制御用スイッチ
ング素子Ｑ５，Ｑ６からなる。

【００３２】Ｙ共通ドライバ８７は、第２の電極群ＹＧ
に共通の端子ｐｙに接続されている点が相違するだけ
で、その回路構成はＸ共通ドライバ８５と同一である。
図ではＹ共通ドライバ８７の各要素に、それに対応した
Ｘ共通ドライバ８５の要素の符号に「’」を付加した符
号を付してある。また、Ｙ共通ドライバ８７はＸ共通ド
ライバ８５と相補的に制御される。すなわち、電極群Ｘ
Ｇを電源ライン５１と導通させるときには電極群ＹＧを
接地ライン５０と導通させ、逆に電極群ＹＧを電源ライ
ン５１と導通させるときには電極群ＸＧを接地ライン５
０と導通させるようにスイッチング素子Ｑ１〜Ｑ４，Ｑ
１’〜Ｑ４’がオンオフ制御が行われる。したがって、
以下では代表的にＸ共通ドライバ８５の動作を説明し、
Ｙ共通ドライバ８７の動作説明を省略する。

【００３３】なお、スイッチング素子Ｑ１〜Ｑ４，Ｑ
１’〜Ｑ４’に個別に制御信号Ｓ１〜Ｓ４，Ｓ１’〜Ｓ
４’を与えてもよいし、並列関係にある電流路の開閉に
係わるものどうし（例えばＳ１とＳ２）を共通化して抵
抗Ｒ１〜Ｒ４，Ｒ１’〜Ｒ４’によって信号を遅延させ
るようにしてもよい。前者によれば任意のタイミング設
定が容易となり、後者によれば従来のドライバコントロ
ーラを使用して本発明の駆動方法を実現することができ
る。

【００３４】以上の構成のＸ共通ドライバ８５において
は、基本的にはインピーダンスの小さい電流路ｚ１，ｚ
３の開閉に先立って、インピーダンスの大きい電流路ｚ
２，ｚ４の開閉が行われる。これにより、ガス放電時に
おける電圧降下を最小限に抑え、且つ容量充電電流及び
容量放電電流のピーク値を低減することができる。図６
は図５に対応した駆動のタイミングを示す波形図であ
る。

【００３５】電力回収回路８５０のキャパシタンスＣ１
が充電されている状態でスイッチング素子Ｑ５をオンす
ると、セルＣの静電容量に対するＬＣ共振による充電が
始まり、サステイン電極Ｘに容量充電電流が流れる。サ
ステイン電極Ｘの電位は充電の進行につれて上昇する。
続いて、スイッチング素子Ｑ２をオンすると、充電の不
足分を補うように電源ライン５１からサステイン電極Ｘ
に容量充電電流が流れる。このとき、抵抗Ｒａの電流制
限効果が生じるので、充電は比較的に穏やかに進行し、
電流ピークは低い。接地ライン５０とサステイン電極Ｘ
との電圧がほぼ点灯維持電圧Ｖｓに達したころから一部
のセルＣでガス放電が生じ、その後の短時間のうちに他
のセルＣでもガス放電が生じる。ガス放電の始まるころ
を見計らって設定した適切な時点でスイッチング素子Ｑ
１をオンする。電圧降下を最小限に抑えるためである。
スイッチング素子Ｑ１のオン期間は２μｓ程度であり、
セルＣの充電期間より長い。ガス放電が停止した後もサ
ステイン電極Ｘのバイアスを継続することにより、空間
電荷が静電吸着されて次回のガス放電に十分な壁電荷が
形成される。

【００３６】スイッチング素子Ｑ１をオフしてスイッチ
ング素子Ｑ６をオンすると、セルＣの静電容量を充電し
た分の電荷の大半が電力回収回路８５０に流れ込む。続
いて、スイッチング素子Ｑ４をオンすると、残りの不要
電荷が接地ライン５０へ放電する。このときには抵抗Ｒ
ｂの電流制限効果によって電流ピークが抑えられる。そ
の後、スイッチング素子Ｑ３がオンされ、サステイン電
極Ｘのバイアスが解除される。つまり、接地電位に戻さ
れる。その状態で次にサステイン電極Ｙに対して同様の
制御が行われる。このような制御をサブフィールドの重
みに応じた回数だけ繰り返すことにより、所定の輝度が
得られる。なお、抵抗Ｒａ，Ｒｂの代わりに適当な周波
数特性を持つフィルタ回路を設けることによって、電流
ピークを抑えて電磁輻射を軽減してもよい。

【００３７】図７は本発明に係る回路構成の第２例を示
す図、図８は図７に対応した駆動のタイミングを示す波
形図である。図７のＸ共通ドライバ８５ｂにおいては、
電力回収回路８５０ｂにも電流ピークを抑えるためのイ
ンピーダンス要素を含む開閉可能な電流路が設けられて
いる。すなわち、スイッチング素子Ｑ７と抵抗Ｒ５との
直列回路がスイッチング素子Ｑ５と並列に接続され、ス
イッチング素子Ｑ８と抵抗Ｒ６との直列回路がスイッチ
ング素子Ｑ６と並列に接続されている。

【００３８】スイッチング素子Ｑ５，Ｑ６のオンオフに
先立ってスイッチング素子Ｑ７，Ｑ８をオンし又はオフ
することにより、セルＣの静電容量の充放電における電
流ピークをも抑え、より電磁輻射を軽減することができ
る。スイッチング素子Ｑ７のオンによってサステイン電
極Ｘに対する印加電圧が零からＶ１へ上昇し、次のスイ
ッチング素子Ｑ５のオンによってさらにＶ２（Ｖ２＜Ｖ
ｓ）まで上昇する。このように段階的に充電が進み、電
流が時間的に分散する。

【００３９】図９は本発明に係る回路構成の第３例を示
す図、図１０は図９に対応した駆動のタイミングを示す
波形図である。図９の例は、画面を例えば２分割し、各
分割画面毎にサステイン電極Ｘ，Ｙの制御を行うもので
ある。Ｘ共通ドライバ８５ｃは、一方の分割画面に対応
したサステイン電極の組ＸＧ１を電源ライン５１又は接
地ライン５０に接続するための一対のスイッチング素子
Ｑ１１，Ｑ１３、他方の分割画面に対応したサステイン
電極の組ＸＧ２を電源ライン５１又は接地ライン５０に
接続するための一対のスイッチング素子Ｑ１２，Ｑ１
４、及び電力回収回路８５０ｃを備えている。電力回収
回路８５０ｃにおいて、インダクタンスＬ１１，Ｌ１
２、逆流防止用ダイオードＤ１１〜Ｄ１４、及び充放電
制御用のスイッチング素子Ｑ１５〜Ｑ１８は分割画面毎
に設けられているが、キャパシタンスＣ１１は両分割画
面に共通である。図示しないＹ共通ドライバもＸ共通ド
ライバ８５ｃと同一構成であるので、各分割画面には電
力回収回路を除いて４個ずつスイッチング素子が設けら
れていることになる。

【００４０】スイッチング素子Ｑ１１〜Ｑ１８に対する
制御信号Ｓ１１〜Ｓ１８のタイミングは、各分割画面に
注目すれば従来と同一である。すなわち、スイッチング
素子Ｑ１５〜Ｑ１８に対して所定時間Ｔｄ２だけ遅らせ
てスイッチング素子Ｑ１１〜Ｑ１４のオンオフ制御を行
って、電力回収回路８５０ｃを活用する。本例での特徴
は、分割画面どうしの間でオンオフ制御のタイミングを
若干ずらす点である。これにより、画面全体においては
セルＣの静電容量の充放電の時期が分散することにな
り、電流ピークを抑えて電磁輻射を軽減することができ
る。ガス放電が始まる時点において全てのサステイン電
極Ｘが電源ラインと導通しているようにタイミングを設
定すれば、電圧降下を最小限にすることができる。な
お、画面を３以上に分割してより電流ピークを小さくし
てもよい。

【００４１】以上の実施形態では面放電型ＰＤＰを例示
したが、サステイン電極Ｘとサステイン電極Ｙとを放電
空間を挟んで対向するように配列した対向放電型のＰＤ
Ｐにも本発明を適用することができる。電流容量の確保
などの目的で複数のスイッチング素子を並列接続したデ
バイスを使用して回路を構成してもよい。その他、本発
明の主旨にそった範囲内で種々の回路構成の変更が可能
である。

【００４２】

【発明の効果】請求項１乃至請求項１１の発明によれ
ば、ガス放電時の電圧降下を最小限に抑えつつ、容量性
負荷の充放電の電流ピークを低減して不要の電磁輻射を
軽減することができる。

【図面の簡単な説明】

【図１】本発明に係るプラズマ表示装置の構成図であ
る。

【図２】ＰＤＰの内部構造を示す斜視図である。

【図３】フィールド構成と駆動シーケンスの概要とを示
す図である。

【図４】点灯維持動作に係わる駆動回路構成の概略図で
ある。

【図５】本発明に係る回路構成の第１例を示す図であ
る。

【図６】図５に対応した駆動のタイミングを示す波形図
である。

【図７】本発明に係る回路構成の第２例を示す図であ
る。

【図８】図７に対応した駆動のタイミングを示す波形図
である。

【図９】本発明に係る回路構成の第３例を示す図であ
る。

【図１０】図９に対応した駆動のタイミングを示す波形
図である。

【図１１】従来の駆動装置の要部の回路図である。

【図１２】従来の駆動方法における電流の推移を示す波
形図である。

【符号の説明】

１ ＰＤＰ（プラズマディスプレイパネル） ｐｘ，ｐｙ 端子 ｚ１，ｚ１’ 第１の電流路 ｚ２，ｚ２’ 第２の電流路 ｚ３，ｚ３’ 第３の電流路 ｚ４，ｚ４’ 第４の電流路 Ｓ１，Ｓ２ 制御信号 ＥＳ 画面 Ｃ セル １７ 誘電体層 ＸＧ 第１の電極群 ＹＧ 第２の電極群 Ｖｓ 点灯維持電圧 ８０ 駆動ユニット（駆動装置） ５０ 接地ライン ５１ 電源ライン ｐ１ 接続点 Ｑ１ 第１のスイッチング素子 Ｑ３ 第２のスイッチング素子 ｐ１’ 接続点 Ｑ１’ 第３のスイッチング素子 Ｑ３’ 第４のスイッチング素子 Ｑ２，Ｑ２’ スイッチング素子 Ｑ４，Ｑ４’ スイッチング素子 Ｒａ，Ｒａ’ 抵抗（インピーダンス要素） Ｒｂ，Ｒｂ’ 抵抗（インピーダンス要素） ８２ 共通ドライバコントローラ（制御手段） Ｒ１，Ｒ３ 抵抗（信号遅延のための回路要素） １００ プラズマ表示装置

Claims (11)

【特許請求の範囲】
1. 【請求項１】画面を構成する各セルでガス放電を生じさ
   せるためのプラズマディスプレイパネルの駆動方法であ
   って、 電源ラインと前記各セルに共通に電圧を印加するための
   端子との間に、開閉可能な第１の電流路と開閉可能で且
   つ前記第１の電流路よりもインピーダンスの大きい第２
   の電流路とを設けておき、 前記第２の電流路のみを閉じて前記各セルのもつ容量の
   充電を開始した後に、前記第１の電流路を閉じて前記各
   セルにガス放電電流を流すことを特徴とするプラズマデ
   ィスプレイパネルの駆動方法。
2. 【請求項２】接地ラインと前記端子との間に、開閉可能
   な第３の電流路と開閉可能で且つ前記第３の電流路より
   もインピーダンスの大きい第４の電流路とを設けてお
   き、 前記第４の電流路のみを閉じて前記容量に蓄積している
   電荷の放電を開始させた後に、前記第３の電流路を閉じ
   て前記容量に蓄積している残りの電荷を放電させる請求
   項１記載のプラズマディスプレイパネルの駆動方法。
3. 【請求項３】前記第１及び第２の電流路のそれぞれを互
   いに独立した制御信号によって開閉する請求項１又は請
   求項２記載のプラズマディスプレイパネルの駆動方法。
4. 【請求項４】画面を構成する各セルでガス放電を生じさ
   せるためのプラズマディスプレイパネルの駆動方法であ
   って、 画面を複数の分割画面に区画し、前記分割画面毎にそれ
   に属する各セルに共通に電圧を印加するための端子を設
   けるとともに、前記各分割画面に対応した前記端子のそ
   れぞれと電源ラインとの間に開閉可能な電流路を設けて
   おき、 前記各分割画面に対応した前記電流路を１つずつ順に閉
   じて当該各分割画面に属する各セルのもつ容量を充電し
   た後、全ての前記電流路を用いて前記各セルにガス放電
   電流を流すことを特徴とするプラズマディスプレイパネ
   ルの駆動方法。
5. 【請求項５】誘電体層で被覆された第１及び第２の電極
   群で構成される複数の電極対に対して一括に交番極性の
   電圧を印加して点灯状態を維持するＡＣ型プラズマディ
   スプレイパネルの駆動装置であって、 電源ラインと接地ラインとの間に直列接続され、互いの
   接続点が前記第１の電極群に共通に接続された第１及び
   第２のスイッチング素子と、 前記電源ラインと前記接地ラインとの間に直列接続さ
   れ、互いの接続点が前記第２の電極群に共通に接続され
   た第３及び第４のスイッチング素子と、 前記第１乃至第４のスイッチング素子に対して少なくと
   も１個ずつ並列接続され、それぞれがスイッチング素子
   とインピーダンス要素との直列回路である合計４以上の
   スイッチング回路と、 前記第１及び第２の電極群を相補的に前記電源ライン又
   は前記接地ラインと導通させるように前記第１乃至第４
   のスイッチング素子のオンオフ制御を行うとともに、前
   記第１乃至第４のスイッチング素子のそれぞれのオンに
   先立ってオン対象の当該第１乃至第４のスイッチング素
   子に並列接続された前記スイッチング回路内の前記スイ
   ッチング素子をオンする制御手段と、 を有したＡＣ型プラズマディスプレイパネルの駆動装
   置。
6. 【請求項６】前記インピーダンス要素がフィルタ回路で
   ある請求項５記載のＡＣ型プラズマディスプレイパネル
   の駆動装置。
7. 【請求項７】前記インピーダンス要素が抵抗素子である
   請求項５記載のＡＣ型プラズマディスプレイパネルの駆
   動装置。
8. 【請求項８】前記制御手段は、前記第１乃至第４のスイ
   ッチング素子と前記スイッチング回路内のスイッチング
   素子とを区別せずにスイッチング信号を出力するコント
   ローラと、 前記スイッチング信号を遅延させて前記第１乃至第４の
   スイッチング素子に入力するための回路要素とから構成
   されている請求項５乃至請求項７のいずれかに記載のＡ
   Ｃ型プラズマディスプレイパネルの駆動装置。
9. 【請求項９】誘電体層で被覆された第１及び第２の電極
   群で構成される複数の電極対に対して一括に交番極性の
   電圧を印加して点灯状態を維持するＡＣ型プラズマディ
   スプレイパネルの駆動装置であって、 前記複数の電極対を組分けした２以上の組のそれぞれに
   対して、４個ずつスイッチング素子が設けられ、 前記各組に対応した４個のスイッチング素子のうち、２
   個のスイッチング素子は、電源ラインと接地ラインとの
   間に直列接続され、且つ互いの接続点が当該組に属する
   前記第１の電極群に対して共通に接続され、残りの２個
   のスイッチング素子は、電源ラインと接地ラインとの間
   に直列接続され、且つ互いの接続点が当該組に属する前
   記第２の電極群に対して共通に接続されており、 前記第１及び第２の電極群を相補的に前記電源ライン又
   は前記接地ラインと導通させるように前記各組に対応し
   たスイッチング素子のオンオフ制御を行い、その際にオ
   ンオフのタイミングを前記各組毎に順に遅らせる制御手
   段を有したことを特徴とするＡＣ型プラズマディスプレ
   イパネルの駆動装置。
10. 【請求項１０】前記制御手段は、前記各組に共通のタイ
    ミングでスイッチング信号を出力するコントローラと、
    前記スイッチング信号を遅延させる回路要素とから構成
    されている請求項９記載のＡＣ型プラズマディスプレイ
    パネルの駆動装置。
11. 【請求項１１】画面の行毎に電極対を構成する第１及び
    第２の電極群、及びこれら電極群を被覆する誘電体層を
    有したＡＣ型プラズマディスプレイパネルと、 請求項５乃至請求項１０のいずれかに記載のＡＣ型プラ
    ズマディスプレイパネルの駆動装置とを備えたことを特
    徴とするプラズマ表示装置。