JPH11224922A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH11224922A JPH11224922A JP10024146A JP2414698A JPH11224922A JP H11224922 A JPH11224922 A JP H11224922A JP 10024146 A JP10024146 A JP 10024146A JP 2414698 A JP2414698 A JP 2414698A JP H11224922 A JPH11224922 A JP H11224922A
- Authority
- JP
- Japan
- Prior art keywords
- seebeck effect
- effect element
- semiconductor device
- power supply
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置に関
し、詳しくはゼーベック効果素子を備えた半導体装置に
関する。The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a Seebeck effect element.
【０００２】[0002]
【従来の技術】半導体集積回路（以下ＬＳＩという）は
微細化を日進月歩で進めつつある。これによって、情報
処理機能の拡大や記憶容量の拡大も進められ、さらには
演算素子や記憶素子をワンチップに搭載したシステムＬ
ＳＩが実現されてきている。そして昨今は、シリコン基
板上のワンチップ内に所望の電気回路システムを収納す
ることが、微細加工技術の進歩によって可能になってき
た。システムＬＳＩの実現は、携帯電話、ノートブック
型パソコン、デジタルカメラ、デジタルカムコーダ、ゲ
ーム機器などの携帯システムの小型化や軽量化に大きく
寄与している。2. Description of the Related Art Semiconductor integrated circuits (hereinafter referred to as "LSIs") are being miniaturized rapidly. As a result, the information processing function and the storage capacity have been expanded, and further, a system L in which an arithmetic element and a storage element are mounted on one chip.
SI has been realized. In recent years, it has become possible to house a desired electric circuit system in one chip on a silicon substrate due to advances in microfabrication technology. The realization of a system LSI has greatly contributed to the reduction in size and weight of portable systems such as mobile phones, notebook computers, digital cameras, digital camcorders, and game machines.
【０００３】そして微細加工技術は、トランジスタの小
型化、アルミニウムなどにより形成される配線の細線
化、隣接トランジスタ間の近接化、隣接配線間隔の近接
化などに寄与している。一方、それらにともなって、ト
ランジスタのソース・ドレイン抵抗の増大、アルミニウ
ム配線抵抗の増大、配線同士の寄生容量の増大などが誘
発され、ＬＳＩの消費電力の増大をもたらしている。ま
たＬＳＩ内のトランジスタ数の増大による消費電力も大
幅に増大している。The microfabrication technology has contributed to miniaturization of transistors, thinning of wires formed of aluminum or the like, close proximity between adjacent transistors, close spacing between adjacent wires, and the like. On the other hand, the increase in the source / drain resistance of the transistor, the increase in the resistance of the aluminum wiring, the increase in the parasitic capacitance between the wirings, and the like are accompanied with the increase in the power consumption of the LSI. Also, the power consumption due to the increase in the number of transistors in the LSI has increased significantly.
【０００４】さらに、システムの購買者の要求には、小
型化、軽量化だけでなく、より美しい画像提供システ
ム、より高密度の情報提供システム、より高速の情報処
理システム、より長距離での情報交換システム、よりリ
アルな体験が得られるゲームシステムなどがあり、それ
らはある程度の消費電力を犠牲にしてでも使用したいと
いう場合もある。一方、低消費電力でも極限までバッテ
リーの使用時間を延長した携帯システムを使用したいと
いう場合もある。この場合は、放熱を問題視することは
通常はないが、無駄な電力として使われているソース・
ドレイン抵抗や配線抵抗での消費電力を極小化する必要
がある。[0004] Further, the demands of system buyers include not only miniaturization and weight reduction, but also more beautiful image providing systems, higher density information providing systems, faster information processing systems, and information at longer distances. There are exchange systems, game systems that provide a more realistic experience, and the like, and in some cases, they want to use even at the expense of some power consumption. On the other hand, there is a case where a user wants to use a portable system in which the usage time of the battery is extended to the limit even with low power consumption. In this case, heat dissipation is not usually considered a problem, but the source used as wasted power
It is necessary to minimize power consumption due to drain resistance and wiring resistance.
【０００５】このような各システムＬＳＩは周囲温度が
−２０℃〜＋７５℃の間で動作することを通常は要求さ
れている。しかしＬＳＩが微細化するにつれて、ソース
・ドレイン部の拡散層の抵抗値ｒ１、基板配線の抵抗ｒ
２等が増大する。また、ゲート電極とソースとの間およ
びゲート電極とドレインとの間の電気容量ｃ１、ゲート
電極とチャネルとの間の電気容量ｃ２、金属配線と隣り
合う金属配線との間の電気容量ｃ３、金属配線とシリコ
ン基板との間の電気容量ｃ４、金属配線層が多層になる
と上下の金属配線層同士の間の電気容量ｃ５等が増大す
る。[0005] Each of such system LSIs is usually required to operate at an ambient temperature between -20 ° C and + 75 ° C. However, as the LSI becomes finer, the resistance value r1 of the diffusion layer in the source / drain portion and the resistance r
Second magnitude increases. Further, an electric capacity c1 between the gate electrode and the source and between the gate electrode and the drain, an electric capacity c2 between the gate electrode and the channel, an electric capacity c3 between the metal wiring and an adjacent metal wiring, a metal The electric capacity c4 between the wiring and the silicon substrate, and the electric capacity c5 between the upper and lower metal wiring layers increase when the number of metal wiring layers is increased.
【０００６】上記各抵抗値ｒ１，ｒ２や、各電気容量値
ｃ１〜ｃ５の増大はＬＳＩを流れる総電流値Ｉに対し
て、トランジスタや配線の寄生容量の充放電電流や抵抗
を流れる電流としてＬＳＩの消費電力を増大させる。ま
た、情報処理速度を上げたいという要求から、周波数ｆ
を上げることによって、ますますトランジスタや配線の
寄生容量の充放電電流が増加する。以上の結果から、Ｌ
ＳＩの消費電力が増大することになり、ＬＳＩの発熱を
増大させている。また前述のように、ＬＳＩのワンチッ
プ化はチップサイズの大型化をもたらし、それによって
発熱量も増大するという結果になる。[0006] The increase in the resistance values r1 and r2 and the capacitance values c1 to c5 is caused by increasing or decreasing the total current value I flowing through the LSI as the charge / discharge current of the parasitic capacitance of the transistor or wiring or the current flowing through the resistor. Power consumption. Also, due to a demand to increase the information processing speed, the frequency f
, The charge and discharge current of the parasitic capacitance of the transistor and the wiring increases. From the above results, L
As the power consumption of the SI increases, the heat generation of the LSI increases. As described above, the integration of the LSI into one chip results in an increase in the chip size, which results in an increase in the amount of heat generated.
【０００７】図１４に示すように、通常、電源電流は電
源（Ｖｃｃ）から供給され、電源線２２１を通してＬＳ
Ｉ２１１に供給され、このＬＳＩ２１１を駆動してから
接地電源線（ＧＮＤ）２２２に至る。このときＬＳＩ２
１１は発熱し、電源（Ｖｃｃ）からＬＳＩ２１１に流れ
込む電源電流は、この発熱に要するエネルギーも含んで
いる。ここで発生した熱エネルギーＱはＬＳＩ２１１を
加熱するとともに、ＬＳＩ２１１のパッケージを通って
周囲の雰囲気やプリント基板（図示省略）に吸収されて
いく。このようにして、ＬＳＩ２１１自体の温度および
その周囲温度が上昇していくことになる。As shown in FIG. 14, power supply current is usually supplied from a power supply (Vcc), and LS
It is supplied to I211 and drives this LSI 211 before reaching the ground power supply line (GND) 222. At this time, LSI2
Reference numeral 11 generates heat, and the power supply current flowing from the power supply (Vcc) to the LSI 211 includes the energy required for the heat generation. The thermal energy Q generated here heats the LSI 211 and is absorbed by the surrounding atmosphere and a printed circuit board (not shown) through the package of the LSI 211. In this way, the temperature of the LSI 211 itself and its surrounding temperature increase.
【０００８】一方、各システムＬＳＩは、通常は周囲温
度が−２５℃から＋７０℃〜７５℃の間で動作すること
が要求されている。例えば、情報処理装置のような電源
電圧が２Ｖで２０Ｗを超える大きな電力を消費するＬＳ
Ｉに対しては、ＬＳＩ自体の温度上昇やその周囲の温度
上昇を抑えるために、これまではダイナミック回路の採
用のような電気回路的対策や、パッケージに大型のフィ
ン（放熱ひれ）を取り付けたり、ファン（送風機）によ
ってその熱せられた空気を追い払うといった物理的対策
で対処するのが通常であった。しかし、このような対策
では、周囲温度を最高であっても７５℃以下にして、大
きな電力を消費するＬＳＩを動作させることは困難であ
る。また、仮に動作させることができたとしても、その
場合にはＬＳＩの大きさが極めて大きなものになる。On the other hand, each system LSI is usually required to operate at an ambient temperature between -25 ° C. and + 70 ° C. to 75 ° C. For example, an LS that consumes a large amount of power exceeding 20 W at a power supply voltage of 2 V as in an information processing apparatus
For I, in order to suppress the temperature rise of the LSI itself and the surrounding temperature, measures such as the adoption of dynamic circuits such as the use of dynamic circuits, and the mounting of large fins (radiation fins) on the package In general, physical measures such as driving out the heated air by a fan (blower) have been used. However, with such measures, it is difficult to operate an LSI that consumes a large amount of power by setting the ambient temperature to 75 ° C. or less even at the highest. Further, even if it can be operated, in that case, the size of the LSI becomes extremely large.
【０００９】以上、ＭＯＳ（Metal-Oxide-Semiconducto
r ）型のＬＳＩで記述したが、バイポーラ型のＬＳＩや
画素数が数十万個のＣＣＤＬＳＩであっても、上記同様
のことがいえる。As described above, MOS (Metal-Oxide-Semiconducto)
Although the description has been made with the r) type LSI, the same can be said for a bipolar type LSI or a CCD LSI having several hundred thousand pixels.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、システ
ムＬＳＩの微細化や大型チップ化が進み、発熱量が多く
なると、パッケージの熱抵抗のために、あるいは周囲と
の温度差が少ないために、熱エネルギーが十分に吸収さ
れずＬＳＩの温度を上げることになる。すなわち、ＬＳ
Ｉはますます加熱されることになる。これではＬＳＩは
正常に動作しなくなるので、上記説明したような電気回
路的対策、物理的対策等を行ってきた。しかしながら、
０．２５μｍ世代以降のＬＳＩになると、上記各対策で
は不十分となる。例えば、周囲温度を最高であっても７
５℃以下にして、例えば２０Ｗの消費電力を必要とする
高機能で高速動作のＬＳＩを動作させることは困難であ
る。仮に動作させることができたとしても、ＬＳＩの大
きさは極めて大きなものになる。However, as the miniaturization of the system LSI and the increase in the size of the chip have progressed and the amount of heat generated has increased, the thermal energy has been reduced due to the thermal resistance of the package or the small temperature difference from the surroundings. Is not sufficiently absorbed, and the temperature of the LSI increases. That is, LS
I will be increasingly heated. In this case, the LSI does not operate normally. Therefore, the above-described countermeasures for electric circuits and physical countermeasures have been taken. However,
In the case of the LSI of the 0.25 μm generation or later, the above measures are not sufficient. For example, if the ambient temperature is
It is difficult to operate a high-performance and high-speed LSI that requires power consumption of, for example, 20 W at a temperature of 5 ° C. or less. Even if it can be operated, the size of the LSI becomes extremely large.
【００１１】[0011]
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置であって、半導体基板
に素子が配置されてなる半導体チップを搭載した半導体
装置において、その半導体チップの表面、裏面および側
面の少なくともいずれかの面に対して、接するまたはそ
の近傍に、熱エネルギーを電気エネルギーに変換する素
子であるゼーベック効果素子を備えたものであり、その
ゼーベック効果素子の正極をこの半導体装置の電源線に
接続し、同ゼーベック効果素子の負極をこの半導体装置
の接地電源線に接続したものである。SUMMARY OF THE INVENTION The present invention is directed to a semiconductor device for solving the above-mentioned problems, wherein the semiconductor device has a semiconductor chip on which elements are arranged on a semiconductor substrate. At least one of the front surface, the back surface, and the side surface is provided with a Seebeck effect element that is an element that converts heat energy into electric energy in contact with or in the vicinity thereof, and the positive electrode of the Seebeck effect element is referred to as a positive electrode. The semiconductor device is connected to a power supply line, and the negative electrode of the Seebeck effect element is connected to a ground power supply line of the semiconductor device.
【００１２】上記半導体装置では、半導体チップ（例え
ば半導体集積回路：ＬＳＩが搭載されたもの）で発生
し、半導体チップの外部へ無駄に放出されている熱エネ
ルギーを、半導体チップの表面、裏面および側面の少な
くともいずれかの面に対して、接するまたはその近傍に
備えたゼーベック効果素子を用いて電気エネルギーに変
換する。そして、ゼーベック効果素子の正極が半導体装
置の電源線に接続され、同ゼーベック効果素子の負極が
半導体装置の接地電源線に接続されていることから、そ
の変換した電気エネルギーは、半導体装置の電源線に戻
される。それによって、半導体装置に供給する電力量を
低減することで、消費電力の低減に寄与する。またゼー
ベック効果素子により半導体装置から発生する熱量を電
気エネルギーに変換することから、半導体装置周辺に蓄
積される熱量が消費されることになるので、半導体装置
の動作温度を所定の周囲温度以下に収めることが可能に
なる。In the above-described semiconductor device, heat energy generated in a semiconductor chip (for example, a semiconductor integrated circuit having an LSI mounted thereon) and wasted to the outside of the semiconductor chip is dissipated to the front, back, and side surfaces of the semiconductor chip. Is converted into electric energy by using a Seebeck effect element provided in contact with or in the vicinity of at least one of the surfaces. Since the positive electrode of the Seebeck effect element is connected to the power supply line of the semiconductor device and the negative electrode of the Seebeck effect element is connected to the ground power supply line of the semiconductor device, the converted electric energy is supplied to the power supply line of the semiconductor device. Is returned to. This contributes to a reduction in power consumption by reducing the amount of power supplied to the semiconductor device. Further, since the amount of heat generated from the semiconductor device is converted into electric energy by the Seebeck effect element, the amount of heat accumulated around the semiconductor device is consumed, so that the operating temperature of the semiconductor device is kept below a predetermined ambient temperature. It becomes possible.
【００１３】またゼーベック効果素子の正極から半導体
装置の電源線に電流を流すもので上記ゼーベック効果素
子の正極と電源線との間に直列に接続したダイオードを
備えた半導体装置である。[0013] Further, the present invention is a semiconductor device having a diode connected in series between the positive electrode of the Seebeck effect element and the power supply line for flowing a current from the positive electrode of the Seebeck effect element to the power supply line of the semiconductor device.
【００１４】上記ダイオードを備えた半導体装置では、
そのダイオードがゼーベック効果素子の正極から半導体
装置の電源線に電流を流すものでゼーベック効果素子の
正極と電源線との間に直列に接続されたものであるか
ら、電源線からゼーベック効果素子に電流が流れ込むの
が防止される。このように、ダイオードを接続すること
によって、半導体装置に供給される電流が不足するのを
防ぎ、またゼーベック効果素子の破壊を防止する。In the semiconductor device provided with the diode,
Since the diode passes a current from the positive electrode of the Seebeck effect element to the power supply line of the semiconductor device and is connected in series between the positive electrode of the Seebeck effect element and the power supply line, current flows from the power supply line to the Seebeck effect element. Is prevented from flowing. By connecting the diode in this manner, shortage of current supplied to the semiconductor device is prevented, and destruction of the Seebeck effect element is prevented.
【００１５】またゼーベック効果素子の正極と半導体装
置の電源線との間に直列に接続したＤＣ−ＤＣコンバー
タを備えた半導体装置である。Further, the present invention is a semiconductor device having a DC-DC converter connected in series between a positive electrode of a Seebeck effect element and a power supply line of the semiconductor device.
【００１６】上記ゼーベック効果素子の正極と半導体装
置の電源線との間にＤＣ−ＤＣコンバータを備えた半導
体装置では、ゼーベック効果素子で発生した電気エネル
ギーを電源線を流れる電圧、電流に合わせて供給するこ
とを可能にする。In a semiconductor device having a DC-DC converter between the positive electrode of the Seebeck effect element and a power supply line of the semiconductor device, the electric energy generated by the Seebeck effect element is supplied in accordance with the voltage and current flowing through the power supply line. To be able to
【００１７】[0017]
【発明の実施の形態】本発明の半導体装置に係わる実施
形態の一例を、図１の概略回路構成図および図２のゼー
ベック効果素子の説明図によって説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An example of an embodiment according to the semiconductor device of the present invention will be described with reference to the schematic circuit configuration diagram of FIG. 1 and the explanatory diagram of the Seebeck effect element of FIG.
【００１８】図１に示すように、半導体装置１は、半導
体基板（図示省略）の表面に素子（図示省略）が配置さ
れてなる半導体チップ（例えば半導体集積回路）１１を
搭載したものであり、その半導体チップ１１の表面、裏
面および側面の少なくともいずれかの面に対して、ゼー
ベック効果素子２１を接するまたはその近傍に備えたも
のである。上記半導体チップ１１は、電源線１２と接地
電源線１３とが接続されている。一方、上記ゼーベック
効果素子２１は、その正極が電源線１２に接続されてい
るとともに、その負極が接地電源線１３に接続されてい
る。上記電流線１２は電源Ｖｃｃからの電源電流Ｉ（図
面では矢印で示す）を上記半導体チップ１１に供給し、
上記接地電源線１３はアース（ＧＮＤ）にアース電流を
流す。なお、本図面において、半導体チップ１１内の矢
印は半導体チップ１１内を流れる電流を示し、接地電源
線１３よりＧＮＤに向かう矢印は上記アース電流を示し
ている。As shown in FIG. 1, a semiconductor device 1 has a semiconductor chip (for example, a semiconductor integrated circuit) 11 having elements (not shown) arranged on a surface of a semiconductor substrate (not shown). The semiconductor chip 11 is provided with a Seebeck effect element 21 in contact with or near at least one of the front surface, the back surface, and the side surface. In the semiconductor chip 11, a power supply line 12 and a ground power supply line 13 are connected. On the other hand, the Seebeck effect element 21 has a positive electrode connected to the power supply line 12 and a negative electrode connected to the ground power supply line 13. The current line 12 supplies a power supply current I (indicated by an arrow in the drawing) from a power supply Vcc to the semiconductor chip 11,
The ground power supply line 13 supplies a ground current to the ground (GND). In this drawing, the arrows in the semiconductor chip 11 indicate the current flowing in the semiconductor chip 11, and the arrows from the ground power supply line 13 to GND indicate the ground current.
【００１９】上記ゼーベック効果素子２１は、１個（単
体）のゼーベック効果素子で構成されたものであって
も、または複数個の単体のゼーベック効果素子で構成さ
れたものであってもよい。また、上記電源線１２と上記
接地電源線１３とは、正と零の電位、または零と負の電
位を取るものである。上記素子は、ＮＭＯＳトランジス
タ、ＰＭＯＳトランジスタ、ＣＭＯＳトランジスタ、バ
イポーラトランジスタ、接合型トランジスタ、電荷結合
素子、キャパシタ、抵抗、ダイオード等のいずれかまた
はそれらを組み合わせたものからなる。上記半導体チッ
プ１１は、素子を形成した複数層の半導体基板からなる
ものであってもよい。The Seebeck effect element 21 may be constituted by one (single) Seebeck effect element or may be constituted by a plurality of single Seebeck effect elements. The power supply line 12 and the ground power supply line 13 have positive and zero potentials or zero and negative potentials. The element is formed of any one of an NMOS transistor, a PMOS transistor, a CMOS transistor, a bipolar transistor, a junction transistor, a charge-coupled device, a capacitor, a resistor, a diode, and the like, or a combination thereof. The semiconductor chip 11 may be composed of a plurality of layers of semiconductor substrates on which elements are formed.
【００２０】上記説明した半導体装置１のゼーベック効
果素子２１は、１個（単体）のゼーベック効果素子から
なるものである。そのゼーベック効果素子２１の構成の
一例を図２の（１）の概略構成図および（２）の等価回
路図によって説明する。The Seebeck effect element 21 of the semiconductor device 1 described above is composed of one (single) Seebeck effect element. An example of the configuration of the Seebeck effect element 21 will be described with reference to a schematic configuration diagram (1) in FIG. 2 and an equivalent circuit diagram (2).
【００２１】図２の（１）、（２）に示すように、Ｐ型
の熱電半導体２２の一端とＮ型の熱電半導体２３の一端
とを吸熱電極２４でオーミック接触により接続し、Ｐ型
の熱電半導体２２の他端には電極２５が接続され、Ｎ型
の熱電半導体２３の他端には電極２６が接続されてい
る。上記熱電半導体には、ケイ化物〔例えば、ＳｉＧｅ
（Ｐ型，Ｎ型）、ＦｅＳｉ2 （Ｐ型，Ｎ型）、ＳｉＣ
（Ｎ型）等〕、ホウ化物〔例えば、β−ホウ素、ＢＰ
等〕、希土類化合物〔例えば、Ｒｕ2 Ｓｉ3 （Ｐ型，Ｎ
型）、Ｌａ3 Ｓ等〕、金属酸化物〔例えば、ＺｎＯ、Ｃ
ｕ2 Ｏ等〕等を用いることができる。そして上記電極２
５が正（＋）極側の電源線１２（図１参照）に接続さ
れ、上記電極２６が負（−）極側の接地電源線１３（図
１参照）に接続されている。As shown in FIGS. 2A and 2B, one end of a P-type thermoelectric semiconductor 22 and one end of an N-type thermoelectric semiconductor 23 are connected by ohmic contact with a heat-absorbing electrode 24 to form a P-type thermoelectric semiconductor. An electrode 25 is connected to the other end of the thermoelectric semiconductor 22, and an electrode 26 is connected to the other end of the N-type thermoelectric semiconductor 23. The thermoelectric semiconductor includes a silicide [eg, SiGe
(P-type, N-type), FeSi 2 (P-type, N-type), SiC
(N-type) etc.], boride [eg, β-boron, BP
Etc.], rare earth compounds [for example, Ru 2 Si 3 (P type, N
Mold), La 3 S, etc.], metal oxides [eg, ZnO, C
u 2 O etc.] can be used. And the electrode 2
5 is connected to the power line 12 on the positive (+) pole side (see FIG. 1), and the electrode 26 is connected to the ground power line 13 on the negative (−) pole side (see FIG. 1).
【００２２】上記図１および図２によって説明した半導
体装置１では、半導体チップ１１の表面、裏面および側
面の少なくともいずれかの面に対して、接するまたはそ
の近傍にゼーベック効果素子２１が備えられていること
から、半導体チップ１１で発生し該半導体チップ１１の
外部へ放出されている熱エネルギーＱの一部または全部
は、そのゼーベック効果素子２１により電気エネルギー
に変換され電流Ｉｚが発生する。したがって、負（−）
極側からゼーベック効果素子２１を通って正（＋）極側
に上記電流Ｉｚが流れる。また、上記半導体チップ１１
は、電源Ｖｃｃより電源線１２を介して電源電流Ｉ（図
面では矢印で示す）の供給を受けるとともに、上記ゼー
ベック効果素子２１によって得た電流Ｉｚとによって駆
動される。In the semiconductor device 1 described with reference to FIGS. 1 and 2, the Seebeck effect element 21 is provided in contact with or near at least one of the front surface, the back surface, and the side surface of the semiconductor chip 11. Therefore, part or all of the thermal energy Q generated in the semiconductor chip 11 and emitted to the outside of the semiconductor chip 11 is converted into electric energy by the Seebeck effect element 21 to generate a current Iz. Therefore, negative (-)
The current Iz flows from the pole through the Seebeck effect element 21 to the positive (+) pole. In addition, the semiconductor chip 11
Is supplied with a power supply current I (indicated by an arrow in the drawing) from a power supply Vcc via a power supply line 12, and is driven by a current Iz obtained by the Seebeck effect element 21.
【００２３】また上記説明したように、上記ゼーベック
効果素子２１の正極が半導体装置１の電源線１２に接続
され、同ゼーベック効果素子２１の負極が半導体装置１
の接地電源線１３に接続されていることから、ゼーベッ
ク効果素子２１で発生した電流Ｉｚは、電源線１２に戻
される。それによって、電源Ｖｃｃから電源線１２を通
して半導体チップ１１へ流れ込む電源電流Ｉの量を小さ
くすることができる。すなわち、半導体装置１に供給さ
れる電力量を低減することで、消費電力の低減に寄与す
る。As described above, the positive electrode of the Seebeck effect element 21 is connected to the power supply line 12 of the semiconductor device 1, and the negative electrode of the Seebeck effect element 21 is connected to the semiconductor device 1.
, The current Iz generated in the Seebeck effect element 21 is returned to the power supply line 12. Thus, the amount of power supply current I flowing from power supply Vcc to semiconductor chip 11 through power supply line 12 can be reduced. That is, reducing the amount of power supplied to the semiconductor device 1 contributes to a reduction in power consumption.
【００２４】このように、半導体装置１より大気中に放
出されていた熱エネルギーを電気エネルギーに変換して
再利用することが可能になるので、本発明の技術は、い
わゆる、地球温暖化を抑制する地球環境に優しいエコロ
ジカルな技術といえる。As described above, the heat energy released into the atmosphere from the semiconductor device 1 can be converted into electric energy and reused, and the technology of the present invention suppresses so-called global warming. It can be said that this is an ecological technology that is friendly to the global environment.
【００２５】また上記半導体装置１の周囲温度が通常の
最大保証温度である７５℃を越える状態になったとして
も、この半導体装置１は正常に動作する。すなわち、半
導体装置１の周辺の熱エネルギーはゼーベック効果素子
２１によって消費されるので、この半導体装置１の周辺
には熱エネルギーが蓄積されない。そのため、半導体装
置１の動作温度を保証温度以下に収めることが可能にな
るからである。Even if the ambient temperature of the semiconductor device 1 exceeds a normal maximum guaranteed temperature of 75 ° C., the semiconductor device 1 operates normally. That is, since the heat energy around the semiconductor device 1 is consumed by the Seebeck effect element 21, the heat energy is not accumulated around the semiconductor device 1. Therefore, the operating temperature of the semiconductor device 1 can be kept below the guaranteed temperature.
【００２６】また上記半導体装置１におけるゼーベック
効果素子２１は、単体のゼーベック効果素子に限定され
ることはなく、複数個の単体のゼーベック効果素子を接
続したものであってもよい。Further, the Seebeck effect element 21 in the semiconductor device 1 is not limited to a single Seebeck effect element, but may be a plurality of single Seebeck effect elements connected.
【００２７】次に、複数個の単体のゼーベック効果素子
を直列接続したものからなるゼーベック効果素子を図３
の（１）の概略構成模式図および（２）の等価回路図に
よって説明する。Next, a Seebeck effect element formed by connecting a plurality of single Seebeck effect elements in series is shown in FIG.
This will be described with reference to the schematic configuration diagram of (1) and the equivalent circuit diagram of (2).
【００２８】図３の（１）に示すように、ゼーベック効
果素子２１は、例えば３個の単体のゼーベック効果素子
Ｓ１，Ｓ２，Ｓ３を直列に接続したものである。As shown in FIG. 3A, the Seebeck effect element 21 is, for example, one in which three single Seebeck effect elements S1, S2, and S3 are connected in series.
【００２９】具体的には、図３の（２）に示すように、
各単体のゼーベック効果素子Ｓ１〜Ｓ３は、前記図２に
よって説明したように、Ｐ型の熱電半導体２２の一端と
Ｎ型の熱電半導体２３の一端とを吸熱電極２４でオーミ
ック接触により接続し、このＰ型の熱電半導体２２の他
端には電極２５が接続され、このＮ型の熱電半導体２３
の他端には電極２６が接続されているものからなる。そ
して単体のゼーベック効果素子Ｓ１の電極２５は正
（＋）極に接続されているとともにこの単体のゼーベッ
ク効果素子Ｓ１の電極２６は、別の単体のゼーベック効
果素子Ｓ２の電極２５に接続されている。またこの単体
のゼーベック効果素子Ｓ２の電極２６は別の単体のゼー
ベック効果素子Ｓ３の電極２５に接続されている。そし
てこの単体のゼーベック効果素子Ｓ３の電極２６は負
（−）極に接続されている。More specifically, as shown in FIG.
Each of the single Seebeck effect elements S1 to S3 connects one end of the P-type thermoelectric semiconductor 22 and one end of the N-type thermoelectric semiconductor 23 by ohmic contact with the heat absorbing electrode 24 as described with reference to FIG. An electrode 25 is connected to the other end of the P-type thermoelectric semiconductor 22.
Is connected to an electrode 26 at the other end. The electrode 25 of the single Seebeck effect element S1 is connected to the positive (+) electrode, and the electrode 26 of the single Seebeck effect element S1 is connected to the electrode 25 of another single Seebeck effect element S2. . The electrode 26 of this single Seebeck effect element S2 is connected to the electrode 25 of another single Seebeck effect element S3. The electrode 26 of the single Seebeck effect element S3 is connected to a negative (-) electrode.
【００３０】このように、単体のゼーベック効果素子の
極性の異なる電極同士を接続することにより、単体のゼ
ーベック効果素子を直列に接続することが可能になる。
なお、単体のゼーベック効果素子の接続個数は３個に限
定されることはなく、複数個であれば何個でもよい。As described above, by connecting electrodes having different polarities of a single Seebeck effect element, it is possible to connect the single Seebeck effect elements in series.
The number of connected single Seebeck effect elements is not limited to three, but may be any number as long as the number is plural.
【００３１】ここで上記構成のゼーベック効果素子２１
の特性の一例を以下に説明する。例えば、単体のゼーベ
ック効果素子を直列に接続してなるゼーベック効果素子
の寸法を、例えば６０ｍｍ（幅）×６０ｍｍ（奥行き）
×３０ｍｍ（高さ）とし、吸熱電極２４側の温度がおよ
そ２３０℃で電極２５，２６側の温度がおよそ３０℃で
あり、その間の温度差が２００℃である場合、２５Ｗ〜
７５Ｗ程度の出力が得られる。Here, the Seebeck effect element 21 having the above structure
An example of the characteristics will be described below. For example, a dimension of a Seebeck effect element formed by connecting a single Seebeck effect element in series is, for example, 60 mm (width) × 60 mm (depth).
When the temperature on the endothermic electrode 24 side is about 230 ° C., the temperature on the electrodes 25 and 26 side is about 30 ° C., and the temperature difference between them is 200 ° C., it is 25 W to 30 mm (height).
An output of about 75 W is obtained.
【００３２】上記単体のゼーベック効果素子Ｓ１〜Ｓ３
を直列に接続したものでは、直列に接続された単体のゼ
ーベック効果素子Ｓ２，Ｓ３の分だけ、発生電圧を増加
させることが可能になる。このように単体のゼーベック
効果素子Ｓ１〜Ｓ３を直列に接続したものでは、ゼーベ
ック効果素子の熱電気変換効率（熱を電気に変換する効
率）が不足していた場合に効果的であり、例えば１個の
ゼーベック効果素子では発生電圧が不足している場合に
効果的である。The single Seebeck effect elements S1 to S3
Are connected in series, the generated voltage can be increased by the amount of the single Seebeck effect elements S2 and S3 connected in series. In this manner, the single Seebeck effect element S1 to S3 connected in series is effective when the thermoelectric conversion efficiency (the efficiency of converting heat into electricity) of the Seebeck effect element is insufficient. Each Seebeck effect element is effective when the generated voltage is insufficient.
【００３３】次に、複数個のゼーベック効果素子を並列
接続したものからなるゼーベック効果素子を図４の
（１）の概略構成模式図および（２）の等価回路図によ
って説明する。Next, a Seebeck effect element formed by connecting a plurality of Seebeck effect elements in parallel will be described with reference to a schematic structural diagram of FIG. 4A and an equivalent circuit diagram of FIG.
【００３４】図４の（１）に示すように、ゼーベック効
果素子２１は、例えば３個の単体のゼーベック効果素子
Ｓ１，Ｓ２，Ｓ３を並列に接続したものである。As shown in FIG. 4A, the Seebeck effect element 21 is, for example, one in which three single Seebeck effect elements S1, S2, S3 are connected in parallel.
【００３５】具体的には、図４の（２）に示すように、
各単体のゼーベック効果素子Ｓ１〜Ｓ３は、前記図２に
よって説明したように、Ｐ型の熱電半導体２２の一端と
Ｎ型の熱電半導体２３の一端とを吸熱電極２４でオーミ
ック接触により接続し、このＰ型の熱電半導体２２の他
端には電極２５が接続され、このＮ型の熱電半導体２３
の他端には電極２６が接続されているものからなる。そ
して単体のゼーベック効果素子Ｓ１〜Ｓ３の各電極２５
同士が接続されるとともにこの単体のゼーベック効果素
子Ｓ１〜Ｓ３の各電極２６同士が接続されている。そし
て電極２５は正極に接続され、電極２６は負極に接続さ
れている。More specifically, as shown in FIG.
Each of the single Seebeck effect elements S1 to S3 connects one end of the P-type thermoelectric semiconductor 22 and one end of the N-type thermoelectric semiconductor 23 by ohmic contact with the heat absorbing electrode 24 as described with reference to FIG. An electrode 25 is connected to the other end of the P-type thermoelectric semiconductor 22.
Is connected to an electrode 26 at the other end. Each electrode 25 of the single Seebeck effect element S1 to S3
The electrodes 26 of the single Seebeck effect elements S1 to S3 are connected to each other. The electrode 25 is connected to the positive electrode, and the electrode 26 is connected to the negative electrode.
【００３６】このように、単体のゼーベック効果素子の
極性を同じくする電極同士を接続することにより、単体
のゼーベック効果素子を並列に接続することが可能にな
る。なお、単体のゼーベック効果素子の接続個数は３個
に限定されることはなく、複数個であれば何個でもよ
い。As described above, by connecting electrodes having the same polarity of a single Seebeck effect element, a single Seebeck effect element can be connected in parallel. The number of connected single Seebeck effect elements is not limited to three, but may be any number as long as the number is plural.
【００３７】上記単体のゼーベック効果素子Ｓ１〜Ｓ３
を並列に接続したものでは、並列に接続された単体のゼ
ーベック効果素子Ｓ２，Ｓ３の分だけ、電流容量を増加
させることが可能になる。このように単体のゼーベック
効果素子Ｓ１〜Ｓ３を並列に接続したものでは、ゼーベ
ック効果素子の電流容量が不足していた場合に効果的で
あり、例えば１個のゼーベック効果素子では電流容量が
不足している場合に効果的である。The single Seebeck effect elements S1 to S3
Are connected in parallel, the current capacity can be increased by the amount of the single Seebeck effect elements S2 and S3 connected in parallel. In this way, the single Seebeck effect element S1 to S3 connected in parallel is effective when the current capacity of the Seebeck effect element is insufficient. For example, the current capacity is insufficient with one Seebeck effect element. It is effective when you have.
【００３８】次に、複数個のゼーベック効果素子が直列
接続されたものを並列接続したものからなるゼーベック
効果素子を図５によって説明する。Next, a Seebeck effect element formed by connecting a plurality of Seebeck effect elements connected in series and connected in parallel will be described with reference to FIG.
【００３９】図５に示すように、ゼーベック効果素子２
１は以下のような構成を成す。すなわち、単体のゼーベ
ック効果素子Ｓ１〜Ｓ３が前記図３によって説明したの
と同様に直列に接続されて、直列接続のゼーベック効果
素子列Ｌｄ１〜Ｌｄ３が形成されている。各ゼーベック
効果素子列Ｌｄ１〜Ｌｄ３の一方の端子となるＰ型電極
同士は接続され、同ゼーベック効果素子列Ｌｄ１〜Ｌｄ
３の他方の端子となるＮ型電極同士も接続されて、ゼー
ベック効果素子列Ｌｄ１〜Ｌｄ３が並列に接続されてい
る。上記Ｐ型電極は正（＋）極に接続され、上記Ｎ型電
極は負（−）極に接続されている。As shown in FIG. 5, the Seebeck effect element 2
1 has the following configuration. That is, the single Seebeck effect elements S1 to S3 are connected in series in the same manner as described with reference to FIG. 3 to form the series-connected Seebeck effect element rows Ld1 to Ld3. The P-type electrodes serving as one terminals of the Seebeck effect element rows Ld1 to Ld3 are connected to each other, and the Seebeck effect element rows Ld1 to Ld are connected.
The N-type electrodes serving as the other terminals of No. 3 are also connected to each other, and the Seebeck effect element rows Ld1 to Ld3 are connected in parallel. The P-type electrode is connected to a positive (+) pole, and the N-type electrode is connected to a negative (-) pole.
【００４０】なお、単体のゼーベック効果素子の直列接
続個数は３個に限定されることはなく、複数個であれば
何個でもよい。またゼーベック効果素子列は３列に限定
されることはなく、複数列であれば何列でもよい。ま
た、ゼーベック効果素子列のうちの何列かを１個の単体
のゼーベック効果素子としてもよい。The number of single Seebeck effect elements connected in series is not limited to three, but may be any number as long as it is plural. The number of Seebeck effect element rows is not limited to three, but may be any number as long as it is a plurality of rows. Further, some of the Seebeck effect element rows may be formed as one single Seebeck effect element.
【００４１】上記ゼーベック効果素子２１では、単体の
ゼーベック効果素子Ｓ１〜Ｓ３が直列に接続された各ゼ
ーベック効果素子列Ｌｄ１〜Ｌｄ３の部分で発生電圧を
増加させ、それらを並列に接続したことにより電流容量
を増加させている。In the Seebeck effect element 21, the voltage generated in each of the Seebeck effect element arrays Ld1 to Ld3 in which the single Seebeck effect elements S1 to S3 are connected in series is increased, and the current is increased by connecting them in parallel. The capacity is increasing.
【００４２】次に、複数個のゼーベック効果素子が並列
接続されたものを直列接続したものからなるゼーベック
効果素子を図６によって説明する。Next, a Seebeck effect element formed by connecting a plurality of Seebeck effect elements connected in parallel to each other will be described with reference to FIG.
【００４３】図６に示すように、ゼーベック効果素子２
１は以下のような構成を成す。すなわち、単体のゼーベ
ック効果素子Ｓ１〜Ｓ３が前記図４によって説明したの
と同様に並列に接続されて、並列接続のゼーベック効果
素子列Ｌｐ１〜Ｌｐ３が形成されている。各ゼーベック
効果素子列Ｌｐ１〜Ｌｐ３の異なる極性の端子同士は接
続されて、各ゼーベック効果素子列Ｌｐ１〜Ｌｐ３が直
列に接続されている。具体的には、ゼーベック効果素子
列Ｌｐ１のＰ型電極が正（＋）極に接続され、そのＮ型
電極はゼーベック効果素子列Ｌｐ２のＰ型電極に接続さ
れている。このゼーベック効果素子列Ｌｐ２のＮ型電極
はゼーベック効果素子列Ｌｐ３のＰ型電極に接続されて
いる。そしてこのゼーベック効果素子列Ｌｐ３のＮ型電
極は負（−）極に接続されている。As shown in FIG. 6, the Seebeck effect element 2
1 has the following configuration. That is, the single Seebeck effect elements S1 to S3 are connected in parallel in the same manner as described with reference to FIG. 4 to form the parallel-connected Seebeck effect element rows Lp1 to Lp3. Terminals of different polarities of the respective Seebeck effect element rows Lp1 to Lp3 are connected, and the respective Seebeck effect element rows Lp1 to Lp3 are connected in series. Specifically, the P-type electrode of the Seebeck effect element row Lp1 is connected to the positive (+) electrode, and its N-type electrode is connected to the P-type electrode of the Seebeck effect element row Lp2. The N-type electrode of the Seebeck effect element row Lp2 is connected to the P-type electrode of the Seebeck effect element row Lp3. The N-type electrode of this Seebeck effect element row Lp3 is connected to a negative (-) electrode.
【００４４】なお、単体のゼーベック効果素子の接続個
数は３個に限定されることはなく、複数個であれば何個
でもよい。またゼーベック効果素子列は３列に限定され
ることはなく、複数列であれば何列でもよい。また、ゼ
ーベック効果素子列のうちの何列かを１個の単体のゼー
ベック効果素子としてもよい。The number of connected single Seebeck effect elements is not limited to three, but may be any number as long as it is plural. The number of Seebeck effect element rows is not limited to three, but may be any number as long as it is a plurality of rows. Further, some of the Seebeck effect element rows may be formed as one single Seebeck effect element.
【００４５】上記ゼーベック効果素子２１では、単体の
ゼーベック効果素子Ｓ１〜Ｓ３が並列に接続された部分
で電流容量を増加させ、それを直列に接続したことによ
り発生電圧を増加させている。In the above-described Seebeck effect element 21, the current capacity is increased at the portion where the single Seebeck effect elements S1 to S3 are connected in parallel, and the generated voltage is increased by connecting them in series.
【００４６】次に、電源線からゼーベック効果素子に電
流が流れ込むのを阻止するためのダイオードを備えた半
導体装置に係わる実施形態の一例を、図７により説明す
る。この図７では、（１）に模式回路図を示し、（２）
に等価回路図を示す。Next, an example of an embodiment relating to a semiconductor device provided with a diode for preventing a current from flowing from a power supply line to a Seebeck effect element will be described with reference to FIG. In FIG. 7, (1) shows a schematic circuit diagram, and (2)
Shows an equivalent circuit diagram.
【００４７】図７に示すように、半導体装置２は前記図
１によって説明したように、半導体チップ１１を搭載し
たものであり、その半導体チップ１１の表面、裏面およ
び側面の少なくともいずれかの面に対して、ゼーベック
効果素子２１を接するまたはその近傍に備えたものであ
る。上記半導体チップ１１には、電源線１２と接地電源
線１３とが接続されていて、電源線１２により電源Ｖｃ
ｃより電源電流Ｉの供給を受け、接地電源線１３によっ
て電気的に接地（ＧＮＤ）されている。As shown in FIG. 7, the semiconductor device 2 has the semiconductor chip 11 mounted thereon as described with reference to FIG. 1, and is provided on at least one of the front surface, the back surface, and the side surface of the semiconductor chip 11. On the other hand, a Seebeck effect element 21 is provided in contact with or in the vicinity thereof. A power supply line 12 and a ground power supply line 13 are connected to the semiconductor chip 11.
The power supply current I is supplied from c, and is electrically grounded (GND) by the ground power supply line 13.
【００４８】上記ゼーベック効果素子２１は、その正
（＋）極がダイオード４１を直列に接続して電源線１２
に接続されているとともに、その負（−）極が接地電源
線１３に接続されている。しかも上記ダイオード４１
は、ゼーベック効果素子２１の正極から電源線１２に電
流を流すように、ゼーベック効果素子２１の正極にダイ
オード４１のアノード側を接続し、ダイオード４１のカ
ソード側を電源線１２に接続している。上記ダイオード
４１が例えばＰＮ接合ダイオードであれば、ゼーベック
効果素子２１の正極側にダイオード４１のＰ型部分を接
続し、ダイオード４１のＮ型部分を電源線１２に接続す
ればよい。The Seebeck effect element 21 has a positive (+) pole connected to a diode 41 in series and
, And its negative (−) pole is connected to the ground power supply line 13. Moreover, the diode 41
The anode of the diode 41 is connected to the positive electrode of the Seebeck effect element 21 and the cathode side of the diode 41 is connected to the power supply line 12 so that a current flows from the positive electrode of the Seebeck effect element 21 to the power supply line 12. If the diode 41 is, for example, a PN junction diode, the P-type portion of the diode 41 may be connected to the positive electrode of the Seebeck effect element 21, and the N-type portion of the diode 41 may be connected to the power supply line 12.
【００４９】上記ゼーベック効果素子２１は、１個のゼ
ーベック効果素子で構成されたものであっても、または
前記図３〜図６によって説明したように、複数個のゼー
ベック効果素子で構成されたものであってもよい。ま
た、上記電源線１２と上記接地電源線１３とは、正と零
の電位、または零と負の電位を取るものである。The Seebeck effect element 21 may be constituted by a single Seebeck effect element, or constituted by a plurality of Seebeck effect elements as described with reference to FIGS. It may be. The power supply line 12 and the ground power supply line 13 have positive and zero potentials or zero and negative potentials.
【００５０】上記ダイオード４１の接続方法は、例えば
単体としてプリント基板に外付けして構成することがで
きる。または、半導体チップ１１内に作り込むことも可
能である。例えば半導体基板に半導体集積回路を構成す
る各種素子を作製するときには、さまざまなＰＮ接合、
拡散層、ポリシリコン層等が形成される。それを利用
し、ＰＮ接合やポリシリコンを半導体基板に作製する際
の適当な工程を組み合わせることによって、上記ダイオ
ード４１を作製することもできる。このように半導体チ
ップ１１内にダイオード４１を形成することによって、
プリント基板の省スペース化を図ることが可能になる。
また、上記ダイオード４１は、ポリシリコンに限定され
ることはなく、他の半導体材料を用いて形成することも
可能である。The connection method of the diode 41 can be configured, for example, as a single unit externally attached to a printed circuit board. Alternatively, it can be formed in the semiconductor chip 11. For example, when manufacturing various elements constituting a semiconductor integrated circuit on a semiconductor substrate, various PN junctions,
A diffusion layer, a polysilicon layer and the like are formed. The diode 41 can also be manufactured by utilizing the above and combining appropriate steps for manufacturing a PN junction or polysilicon on a semiconductor substrate. By forming the diode 41 in the semiconductor chip 11 in this manner,
It is possible to save space on the printed circuit board.
In addition, the diode 41 is not limited to polysilicon, and can be formed using another semiconductor material.
【００５１】上記のようにダイオード４１を接続した半
導体装置２の構成では、電源Ｖｃｃからゼーベック効果
素子２１に電流が流れ込むことを、ダイオード４１によ
って阻止される。またゼーベック効果素子２１が電源線
１２に対して並列に接続されていても、電源Ｖｃｃから
の電流はゼーベック効果素子２１に流れることなく半導
体チップ１１へ流れるので、半導体チップ１１に供給さ
れる電流がゼーベック効果素子２１によって消費されて
不足することはない。また電源線１２からゼーベック効
果素子２１に電流が流れないので、電源電流によるゼー
ベック効果素子２１の破壊が防止される。In the configuration of the semiconductor device 2 to which the diode 41 is connected as described above, the diode 41 prevents a current from flowing from the power supply Vcc to the Seebeck effect element 21. Even if the Seebeck effect element 21 is connected in parallel to the power supply line 12, the current from the power supply Vcc flows to the semiconductor chip 11 without flowing to the Seebeck effect element 21, so that the current supplied to the semiconductor chip 11 There is no shortage by being consumed by the Seebeck effect element 21. Further, since no current flows from the power supply line 12 to the Seebeck effect element 21, destruction of the Seebeck effect element 21 due to the power supply current is prevented.
【００５２】次に、ゼーベック効果素子で発生した電圧
を所望の電圧にするＤＣ−ＤＣコンバータを備えた半導
体装置に係わる実施形態の一例を、図８の等価回路図に
より説明する。Next, an example of an embodiment relating to a semiconductor device having a DC-DC converter for converting a voltage generated by the Seebeck effect element to a desired voltage will be described with reference to an equivalent circuit diagram of FIG.
【００５３】図８に示すように、半導体装置３は前記図
１によって説明したように、半導体チップ１１を搭載し
たものであり、その半導体チップ１１の表面、裏面およ
び側面の少なくともいずれかの面に対して、ゼーベック
効果素子２１を接するまたはその近傍に備えたものであ
る。上記半導体チップ１１には、電源線１２と接地電源
線１３とが接続されていて、電源線１２により電源Ｖｃ
ｃより電源電流の供給を受け、接地電源線１３によって
電気的に接地（ＧＮＤ）されている。As shown in FIG. 8, the semiconductor device 3 has the semiconductor chip 11 mounted thereon as described with reference to FIG. 1, and is provided on at least one of the front surface, the back surface, and the side surface of the semiconductor chip 11. On the other hand, a Seebeck effect element 21 is provided in contact with or in the vicinity thereof. A power supply line 12 and a ground power supply line 13 are connected to the semiconductor chip 11.
The power supply current is supplied from c, and is electrically grounded (GND) by the ground power supply line 13.
【００５４】上記ゼーベック効果素子２１は、その正極
がＤＣ−ＤＣコンバータ５１を直列に接続して電源線１
２に接続されているとともに、その負極が接地電源線１
３に接続されている。また、前記図７によって説明した
ようにダイオード４１が接続されている場合には、ゼー
ベック効果素子２１とダイオード４１との間にＤＣ−Ｄ
Ｃコンバータ５１を直列に接続することが好ましい。The Seebeck effect element 21 has a positive electrode connected in series with a DC-DC converter 51 and a power line 1.
2 and its negative electrode is connected to the ground power line 1
3 is connected. When the diode 41 is connected as described with reference to FIG. 7, the DC-D is connected between the Seebeck effect element 21 and the diode 41.
It is preferable to connect the C converters 51 in series.
【００５５】上記ゼーベック効果素子２１は、１個のゼ
ーベック効果素子で構成されたものであっても、または
前記図３〜図６によって説明したように、複数個のゼー
ベック効果素子で構成されたものであってもよい。ま
た、上記電源線１２と上記接地電源線１３とは、正と零
の電位、または零と負の電位を取るものである。The above-described Seebeck effect element 21 may be constituted by a single Seebeck effect element, or may be constituted by a plurality of Seebeck effect elements as described with reference to FIGS. It may be. The power supply line 12 and the ground power supply line 13 have positive and zero potentials or zero and negative potentials.
【００５６】上記ＤＣ−ＤＣコンバータを備えた半導体
装置３では、ゼーベック効果素子２１の正極と電源線１
２との間にＤＣ−ＤＣコンバータ５１を直列に接続され
ていることから、ゼーベック効果素子２１で発生した電
圧を電源線１２を流れる電圧、電流に合わせられる。し
たがって、ゼーベック効果素子をさまざまな接続方法に
よって構成しても、ゼーベック効果素子の発生電圧が電
源電圧Ｖｃｃに合致しない場合には、上記ＤＣ−ＤＣコ
ンバータ５１によって上記ゼーベック効果素子２１で発
生した電圧を電源電圧に合致する電圧にして、電源線１
２に供給することが可能になる。In the semiconductor device 3 having the DC-DC converter, the positive electrode of the Seebeck effect element 21 and the power line 1
2, the DC-DC converter 51 is connected in series, so that the voltage generated by the Seebeck effect element 21 can be adjusted to the voltage and current flowing through the power supply line 12. Therefore, even if the Seebeck effect element is configured by various connection methods, if the voltage generated by the Seebeck effect element does not match the power supply voltage Vcc, the voltage generated in the Seebeck effect element 21 by the DC-DC converter 51 is reduced. Power supply line 1
2 can be supplied.
【００５７】次にゼーベック効果素子を半導体チップと
ともにモールドパッケージに組み上げた第１の例〜第４
の例を、図９〜図１３の概略構成断面図によって説明す
る。ここでのゼーベック効果素子には、前記図３〜図６
によって説明したものを用いることが可能である。Next, first to fourth examples in which the Seebeck effect element is assembled together with a semiconductor chip into a mold package.
Will be described with reference to schematic sectional views of FIGS. 9 to 13. The Seebeck effect element here includes the aforementioned FIGS.
Can be used.
【００５８】第１の例では、図９に示すように、リード
フレーム１１１のダイパッド１１２の一面に半導体チッ
プ１１が搭載され、その半導体チップ１１の表面側に絶
縁膜（図示省略）を介して、該半導体チップ１１側にゼ
ーベック効果素子２１の吸熱電極２４側を配置して当該
ゼーベック効果素子２１が設けられている。このゼーベ
ック効果素子２１の正極と電源線（図示省略）およびゼ
ーベック効果素子２１の負極と接地電源線（図示省略）
とは、例えばワイヤボンディングによる金属線１２１
ａ、１２１ｂ等によって接続されている。またダイパッ
ド１１２、半導体チップ１１、ゼーベック効果素子２
１、リードフレーム１１１の一部等はモールド樹脂１３
１によってモールドされている。このモールド樹脂１３
１より外側に延出された部分がアウタリード１１３とな
る。上記の如く、半導体装置１（１ａ）が構成されてい
る。In the first example, as shown in FIG. 9, a semiconductor chip 11 is mounted on one surface of a die pad 112 of a lead frame 111, and an insulating film (not shown) is formed on the surface of the semiconductor chip 11 via an insulating film (not shown). The Seebeck effect element 21 is provided by disposing the heat absorbing electrode 24 side of the Seebeck effect element 21 on the semiconductor chip 11 side. The positive electrode of this Seebeck effect element 21 and a power supply line (not shown) and the negative electrode of the Seebeck effect element 21 and a ground power supply line (not shown)
Means, for example, a metal wire 121 formed by wire bonding.
a, 121b and the like. The die pad 112, the semiconductor chip 11, the Seebeck effect element 2
1. A part of the lead frame 111 is made of a molding resin 13.
1 is molded. This mold resin 13
The portion extending outside from the outside 1 is the outer lead 113. As described above, the semiconductor device 1 (1a) is configured.
【００５９】上記半導体装置１ａでは、半導体チップ１
１とゼーベック効果素子２１との結線をワイヤボンディ
ングにより形成される金属線１２１ａ、１２１ｂ等で示
してあるが、上記結線を金属バンプ（図示省略）などの
他の接続手段によって形成することも可能である。その
場合には、半導体チップ１１の表面側（素子形成側）と
ゼーベック効果素子２１の表面側（吸熱電極形成側）同
士を対面させて配置する。In the semiconductor device 1a, the semiconductor chip 1
Although the connection between 1 and the Seebeck effect element 21 is shown by metal lines 121a and 121b formed by wire bonding, the connection can be formed by other connection means such as a metal bump (not shown). is there. In that case, the surface side (the element formation side) of the semiconductor chip 11 and the surface side (the heat absorption electrode formation side) of the Seebeck effect element 21 face each other.
【００６０】上記構成の半導体装置１ａでは、半導体チ
ップ１１の表面側（素子形成側）に絶縁膜を介してゼー
ベック効果素子２１の吸熱電極２４が位置するように、
当該ゼーベック効果素子２１が設けられていることか
ら、半導体チップ１１が駆動されることにより発生した
熱エネルギーは上記吸熱電極２４を介してゼーベック効
果素子２１に吸収されて電気エネルギーに変換され電流
が発生する。その電流は電源線に戻されて半導体チップ
１１の駆動に使用される。In the semiconductor device 1a having the above-described structure, the heat absorbing electrode 24 of the Seebeck effect element 21 is positioned on the surface side (the element formation side) of the semiconductor chip 11 with the insulating film interposed therebetween.
Since the Seebeck effect element 21 is provided, heat energy generated by driving the semiconductor chip 11 is absorbed by the Seebeck effect element 21 via the heat absorbing electrode 24 and converted into electric energy to generate a current. I do. The current is returned to the power supply line and used for driving the semiconductor chip 11.
【００６１】また第２の例では、図１０に示すように、
半導体チップ１１とゼーベック効果素子２１とがリード
フレーム１１１のダイパッド１１２を介してその上下に
配置されている。このゼーベック効果素子２１の正極と
電源線（図示省略）およびゼーベック効果素子２１の負
極と接地電源線（図示省略）とは、例えばワイヤボンデ
ィングによる金属線１２１ａ、１２１ｂ等によってアウ
タリード１１３（１１３ａ、１１３ｂ）等を介して接続
されている。またダイパッド１１２、半導体チップ１
１、ゼーベック効果素子２１、リードフレーム１１１の
一部等はモールド樹脂１３１によってモールドされてい
る。このモールド樹脂１３１より外側に延出された部分
がアウタリード１１３となる。上記の如く、半導体装置
１（１ｂ）が構成されている。In the second example, as shown in FIG.
The semiconductor chip 11 and the Seebeck effect element 21 are arranged above and below a die pad 112 of a lead frame 111. The positive electrode and the power supply line (not shown) of the Seebeck effect element 21 and the negative electrode and the ground power supply line (not shown) of the Seebeck effect element 21 are connected to the outer leads 113 (113a and 113b) by metal wires 121a and 121b by wire bonding, for example. And so on. Die pad 112, semiconductor chip 1
1. The Seebeck effect element 21, a part of the lead frame 111, and the like are molded with a molding resin 131. The portion extending outward from the mold resin 131 becomes the outer lead 113. As described above, the semiconductor device 1 (1b) is configured.
【００６２】なお、上記リードフレーム１１１は、銅、
鉄ニッケル合金が普通ではあるが、その他の金属、合
金、金属化合物等であってもよい。金属製のリードフレ
ーム１１１は熱抵抗が極めて小さいので、熱電気変換効
率が低下するのはわずかとなる。The lead frame 111 is made of copper,
Iron-nickel alloys are common, but other metals, alloys, metal compounds and the like may be used. Since the thermal resistance of the metal lead frame 111 is extremely small, the decrease in the thermoelectric conversion efficiency is slight.
【００６３】上記構成の半導体装置１（１ｂ）では、半
導体チップ１１が駆動されることにより発生した熱エネ
ルギーはリードフレーム１１１、吸熱電極２４を介して
ゼーベック効果素子２１に吸収されて電気エネルギーに
変換され電流を発生する。その電流は電源線に戻され半
導体チップ１１の駆動に使用される。しかも、リードフ
レーム１１１を介して上側にゼーベック効果素子２１が
設けられ下側に半導体チップ１１が設けられていること
から、リードフレーム１１１の上下におけるモールド樹
脂の厚さをほぼ同等なものに形成し易くなるので、信頼
性の高い半導体装置１ｂになる。In the semiconductor device 1 (1 b) having the above structure, the heat energy generated by driving the semiconductor chip 11 is absorbed by the Seebeck effect element 21 via the lead frame 111 and the heat absorbing electrode 24 and is converted into electric energy. And generate current. The current is returned to the power supply line and used for driving the semiconductor chip 11. Moreover, since the Seebeck effect element 21 is provided on the upper side via the lead frame 111 and the semiconductor chip 11 is provided on the lower side, the thickness of the mold resin on the upper and lower sides of the lead frame 111 is formed to be substantially equal. As a result, the semiconductor device 1b has high reliability.
【００６４】さらに第３の例では、図１１に示すよう
に、半導体チップ１１とゼーベック効果素子２１とがリ
ードフレーム１１１のダイパッド１１２の一面側に配置
されている。このゼーベック効果素子２１の正極と電源
線（図示省略）およびゼーベック効果素子２１の負極と
接地電源線（図示省略）とは、例えばワイヤボンディン
グによる金属線１２１ａ、１２１ｂ等によって接続され
ている。またダイパッド１１２、半導体チップ１１、ゼ
ーベック効果素子２１、リードフレーム１１１の一部等
はモールド樹脂１３１によってモールドされている。こ
のモールド樹脂１３１より外側に延出された部分がアウ
タリード１１３となる。上記の如く、半導体装置１（１
ｃ）が構成されている。Further, in the third example, as shown in FIG. 11, the semiconductor chip 11 and the Seebeck effect element 21 are arranged on one surface of the die pad 112 of the lead frame 111. The positive electrode of the Seebeck effect element 21 and a power supply line (not shown) and the negative electrode of the Seebeck effect element 21 and a ground power supply line (not shown) are connected by, for example, metal wires 121a and 121b by wire bonding. The die pad 112, the semiconductor chip 11, the Seebeck effect element 21, a part of the lead frame 111, and the like are molded with a molding resin 131. The portion extending outward from the mold resin 131 becomes the outer lead 113. As described above, the semiconductor device 1 (1
c) is configured.
【００６５】上記構成の半導体装置１（１ｃ）では、半
導体チップ１１とゼーベック効果素子２１とがリードフ
レーム１１１のダイパッド１１２の一面側に配置されて
いることから、半導体チップ１１が駆動されることによ
り発生した熱エネルギーはリードフレーム１１１、吸熱
電極２４を介してゼーベック効果素子２１に吸収され、
電気エネルギーに変換される。そしてゼーベック効果素
子２１では電流を発生する。その電流は電源線に戻され
て半導体チップ１１の駆動に使用される。このように、
リードフレーム１１１を介して半導体チップ１１から発
生した熱エネルギーをゼーベック効果素子２１に吸収さ
せるので、リードフレーム１１１は、熱抵抗の小さい
銅、鉄ニッケル合金等の金属製のものが好ましい。しか
も上記半導体装置１ｃでは、半導体チップ１１とゼーベ
ック効果素子２１とが同一面側に配置されていることか
ら、薄型のパッケージとなる。In the semiconductor device 1 (1 c) having the above structure, the semiconductor chip 11 and the Seebeck effect element 21 are arranged on one surface of the die pad 112 of the lead frame 111. The generated thermal energy is absorbed by the Seebeck effect element 21 via the lead frame 111 and the heat absorbing electrode 24,
Converted to electrical energy. Then, a current is generated in the Seebeck effect element 21. The current is returned to the power supply line and used for driving the semiconductor chip 11. in this way,
Since the thermal energy generated from the semiconductor chip 11 is absorbed by the Seebeck effect element 21 via the lead frame 111, the lead frame 111 is preferably made of a metal having a low thermal resistance, such as copper or an iron-nickel alloy. Moreover, the semiconductor device 1c has a thin package because the semiconductor chip 11 and the Seebeck effect element 21 are arranged on the same surface side.
【００６６】上記説明したように、ゼーベック効果素子
２１の吸熱電極２４側に導電体であるリードフレーム１
１１を配置する場合には、吸熱電極２４とリードフレー
ム１１１とのショートを防ぐ必要がある。そこで図１２
に示すように、吸熱電極２４とリードフレーム１１１と
の間に絶縁膜６１を配置する必要がある。例えば、ゼー
ベック効果素子２１の吸熱電極２４に絶縁膜６１を形成
する。その絶縁膜６１には、ポリイミド樹脂、エポキシ
樹脂、フィラー（例えば酸化ケイ素、酸化アルミニウム
等）入りエポキシ樹脂等を用いることが可能である。こ
の絶縁膜６１の厚さは、材料によって異なるが、０．５
μｍ〜２０μｍ程度の厚さとすることが適当である。な
お、絶縁膜６１として雲母、セラミックス等を用いるこ
ともできるが、これらの場合には、１０μｍ〜１００μ
ｍ程度の厚さが必要になるため、上記樹脂材料よりも熱
電気変換効率が低下することになる。As described above, the lead frame 1 which is a conductor is provided on the heat absorbing electrode 24 side of the Seebeck effect element 21.
In the case where 11 is arranged, it is necessary to prevent a short circuit between the heat absorbing electrode 24 and the lead frame 111. FIG.
As shown in (2), it is necessary to arrange the insulating film 61 between the heat absorbing electrode 24 and the lead frame 111. For example, the insulating film 61 is formed on the heat absorbing electrode 24 of the Seebeck effect element 21. For the insulating film 61, a polyimide resin, an epoxy resin, an epoxy resin containing a filler (for example, silicon oxide, aluminum oxide, or the like) or the like can be used. The thickness of the insulating film 61 depends on the material,
It is appropriate that the thickness is about 20 μm to 20 μm. Note that mica, ceramics, or the like can be used as the insulating film 61, but in these cases, 10 μm to 100 μm.
Since a thickness of about m is required, the thermoelectric conversion efficiency is lower than that of the resin material.
【００６７】図示はしないが、ゼーベック効果素子２１
とリードフレーム１１１との間に隙間を生じるような場
合には、スペーサを設けることも可能である。または熱
伝導率のよい材料で上記絶縁膜６１とリードフレーム１
１１との間にスペーサを形成してもよい。なお、スペー
サを設ける代わりに、上記絶縁膜６１を厚くすることも
可能であり、またはゼーベック効果素子２１の吸熱電極
２４を厚くすることも可能である。Although not shown, the Seebeck effect element 21
In the case where a gap is formed between the lead frame 111 and the lead frame 111, a spacer can be provided. Alternatively, the insulating film 61 and the lead frame 1 may be made of a material having good thermal conductivity.
11 may be formed with a spacer. Instead of providing the spacer, the insulating film 61 can be made thicker, or the heat absorbing electrode 24 of the Seebeck effect element 21 can be made thicker.
【００６８】上記ゼーベック効果素子の熱電気変換効率
が高めることができると、半導体チップを複数個、ワン
チップ内に搭載してもゼーベック効果素子が昇温を抑え
ることができるようになる。その場合の一例を第４の例
として、図１３によって説明する。If the thermoelectric conversion efficiency of the Seebeck effect element can be increased, even if a plurality of semiconductor chips are mounted in one chip, the temperature increase of the Seebeck effect element can be suppressed. An example of that case will be described as a fourth example with reference to FIG.
【００６９】図１３に示すように、半導体装置１（１
ｄ）では、個々の半導体チップ１１（１１ａ、１１ｂ、
１１ｃ）を構成する半導体基板１０（１０ａ、１０ｂ、
１０ｃ）が積層されて一つの半導体チップ１５が構成さ
れている。この図面では３層に積層されている場合を示
したがその積層数は３層に限定されることはなく複数層
に積層することが可能である。その半導体チップ１５は
リードフレーム１１１のダイパッド１１２に搭載され、
該半導体チップ１５の表面側に絶縁膜（図示省略）を介
し、かつ該半導体チップ１５の表面側にゼーベック効果
素子２１の吸熱電極２４側を配置して、該ゼーベック効
果素子２１が設けられている。このゼーベック効果素子
２１の正極と電源線（図示省略）およびゼーベック効果
素子２１の負極と接地電源線（図示省略）とは、例えば
ワイヤボンディングによる金属線１２１ａ、１２１ｂ等
によって接続されている。またダイパッド１１２、半導
体チップ１１、ゼーベック効果素子２１、リードフレー
ム１１１の一部等はモールド樹脂１３１によってモール
ドされている。このモールド樹脂１３１より外側に延出
された部分がアウタリード１１３となる。上記の如く、
半導体装置１（１ｄ）が構成されている。As shown in FIG. 13, the semiconductor device 1 (1
In d), the individual semiconductor chips 11 (11a, 11b,
11c), the semiconductor substrate 10 (10a, 10b,
10c) are stacked to form one semiconductor chip 15. In this drawing, a case where three layers are stacked is shown, but the number of layers is not limited to three layers, and a plurality of layers can be stacked. The semiconductor chip 15 is mounted on the die pad 112 of the lead frame 111,
The Seebeck effect element 21 is provided by disposing an insulating film (not shown) on the surface side of the semiconductor chip 15 and disposing the heat absorbing electrode 24 side of the Seebeck effect element 21 on the surface side of the semiconductor chip 15. . The positive electrode of the Seebeck effect element 21 and a power supply line (not shown) and the negative electrode of the Seebeck effect element 21 and a ground power supply line (not shown) are connected by, for example, metal wires 121a and 121b by wire bonding. The die pad 112, the semiconductor chip 11, the Seebeck effect element 21, a part of the lead frame 111, and the like are molded with a molding resin 131. The portion extending outward from the mold resin 131 becomes the outer lead 113. As mentioned above,
The semiconductor device 1 (1d) is configured.
【００７０】上記半導体装置１ｄでは、個々の半導体チ
ップ１１（１１ａ、１１ｂ、１１ｃ）を構成する半導体
基板１０（１０ａ、１０ｂ、１０ｃ）が積層されて一つ
の半導体チップ１５を構成していることから、ワンチッ
プに大容量の半導体チップ１５が搭載されたことにな
る。そのため、半導体チップ１５を駆動すると、発熱量
は大きくなるが、ゼーベック効果素子２１によって、そ
の発熱量は電気エネルギーに変換される。そしてこのゼ
ーベック効果素子２１で電流を発生して、その電流は半
導体チップ１５の駆動の一部に使用されることになる。In the semiconductor device 1d, the semiconductor substrates 10 (10a, 10b, 10c) constituting the individual semiconductor chips 11 (11a, 11b, 11c) are stacked to form one semiconductor chip 15. This means that the large-capacity semiconductor chip 15 is mounted on one chip. Therefore, when the semiconductor chip 15 is driven, the amount of heat generated increases, but the amount of heat generated is converted into electric energy by the Seebeck effect element 21. Then, a current is generated by the Seebeck effect element 21, and the current is used for a part of driving of the semiconductor chip 15.
【００７１】図示はしないが、システムＬＳＩの高速化
のためにはＥＣＬ（Emitter-coupled logic ）回路を使
う場合がある。ＥＣＬ回路では電源の電位として０Ｖと
負の電位とを使う。この場合には、ゼーベック効果素子
２１の正極はＥＣＬ回路の０Ｖの電源線に接続し、負極
は負の電位の電源線に接続することで、ゼーベック効果
素子２１によりシステムＬＳＩからの発生した熱エネル
ギーを吸熱して電気エネルギーに変換し、それを電源線
１２に戻すことが可能である。Although not shown, an ECL (Emitter-coupled logic) circuit may be used in order to increase the speed of the system LSI. In the ECL circuit, 0 V and a negative potential are used as the potential of the power supply. In this case, the positive electrode of the Seebeck effect element 21 is connected to a power supply line of 0 V of the ECL circuit, and the negative electrode is connected to a power supply line of a negative potential. Can be absorbed and converted into electric energy, which can be returned to the power supply line 12.
【００７２】上記説明したように、半導体チップ１１に
ゼーベック効果素子２１を備えることにより、同一のＬ
ＳＩの加工技術を用いて、例えば０．２５μｍ技術を用
いて、従来の０．２５μｍ技術により形成されているＬ
ＳＩチップより大きなチップサイズの製品を作製するこ
とが可能になる。言い換えれば、チップからの発熱のた
めに従来は同一チップ内に搭載することができなかった
回路を、同一チップ内に搭載することができるようにな
る。また、これまで以上に微細化した技術を使って、大
チップのＬＳＩを作製できるようになる。それは微細化
したために生じた抵抗値の増加や寄生容量の増加による
電源電流値の増加を、ゼーベック効果素子２１によって
抑制することが可能になるからである。As described above, by providing the semiconductor chip 11 with the Seebeck effect element 21, the same L
Using an SI processing technique, for example, using a 0.25 μm technique, an L formed by a conventional 0.25 μm technique is used.
It is possible to manufacture a product having a chip size larger than the SI chip. In other words, a circuit that could not be mounted on the same chip because of heat generated from the chip can now be mounted on the same chip. In addition, a large-chip LSI can be manufactured by using a technology that is finer than ever. This is because the Seebeck effect element 21 can suppress an increase in power supply current value due to an increase in resistance value and an increase in parasitic capacitance caused by miniaturization.
【００７３】上記図９〜図１３に示したパッケージ例に
おいては、リードフレームと一体化したピンを持つプラ
スチックパッケージで例示しているが、ＢＧＡ（ball g
ridarray ）のようにメタルバンプであってもよいし、
ＰＧＡ（pin grid array）のようなセラミックパッケー
ジであってもよい。In the package examples shown in FIGS. 9 to 13, the plastic package having pins integrated with the lead frame is illustrated, but the BGA (ball g
It can be a metal bump like ridarray)
A ceramic package such as PGA (pin grid array) may be used.
【００７４】[0074]
【発明の効果】以上、説明したように本発明によれば、
半導体チップの表面、裏面および側面の少なくともいず
れかの面に対して、接するまたはその近傍に備えられて
いるゼーベック効果素子が半導体チップから放出されて
いる熱エネルギーを電気エネルギーに変換することがで
きるので、半導体装置周辺に蓄積される熱エネルギーを
消費することができる。それによって、半導体装置の温
度上昇を抑制し、その動作温度を所定の周囲温度以下に
収めることが可能になる。その結果、半導体装置の動作
速度を向上、半導体装置の大チップ化等が可能になる。
しかも、ゼーベック効果素子の正極は半導体装置の電源
線に接続され、その負極は半導体装置の接地電源線に接
続されているので、上記熱エネルギーを変換して得た電
気エネルギーは半導体装置の電源線に戻される。それに
よって、半導体装置に供給する電力量を低減することが
でき、半導体装置の消費電力の低減に寄与することがで
きる。その結果、例えば、携帯電話、ゲーム機器、ノー
トブック型パソコン、などの電池寿命を長くすることが
できる。As described above, according to the present invention,
Since the Seebeck effect element provided in contact with or near at least one of the front surface, the back surface, and the side surface of the semiconductor chip can convert thermal energy emitted from the semiconductor chip into electric energy. In addition, heat energy stored around the semiconductor device can be consumed. Thus, the temperature rise of the semiconductor device can be suppressed, and the operating temperature can be kept below a predetermined ambient temperature. As a result, the operating speed of the semiconductor device can be improved, and the semiconductor device can have a larger chip.
In addition, the positive electrode of the Seebeck effect element is connected to the power supply line of the semiconductor device, and the negative electrode is connected to the ground power supply line of the semiconductor device. Is returned to. Thus, the amount of power supplied to the semiconductor device can be reduced, which can contribute to a reduction in power consumption of the semiconductor device. As a result, for example, the battery life of a mobile phone, a game device, a notebook computer, or the like can be extended.
【００７５】また、ゼーベック効果素子の正極と電源線
との間に、ゼーベック効果素子の正極から半導体装置の
電源線に電流を流すダイオードを直列に接続した半導体
装置の発明によれば、ダイオードによって電源線からゼ
ーベック効果素子に電流が流れ込むのを防止することが
できる。このように、ダイオードを接続することによっ
て、半導体装置に供給される電流が不足するのを防ぎ、
またゼーベック効果素子の破壊を防止することができる
ので、半導体装置の信頼性の向上を図ることが可能にな
る。Further, according to the invention of the semiconductor device in which a diode for passing a current from the positive electrode of the Seebeck effect element to the power supply line of the semiconductor device is connected in series between the positive electrode of the Seebeck effect element and the power supply line, It is possible to prevent a current from flowing from the wire into the Seebeck effect element. In this way, by connecting the diode, the current supplied to the semiconductor device is prevented from becoming insufficient,
Further, since the destruction of the Seebeck effect element can be prevented, the reliability of the semiconductor device can be improved.
【００７６】また、ゼーベック効果素子の正極と半導体
装置の電源線との間にＤＣ−ＤＣコンバータを直列に接
続した半導体装置の発明によれば、、ゼーベック効果素
子で発生した電気エネルギーを電源線を流れる電圧、電
流に合わせて供給することが可能になる。これによっ
て、半導体装置に過剰な電流が供給されるのを防ぐこと
ができ、半導体装置の信頼性を確保することができる。According to the invention of the semiconductor device in which the DC-DC converter is connected in series between the positive electrode of the Seebeck effect element and the power supply line of the semiconductor device, the electric energy generated by the Seebeck effect element is transferred to the power supply line. It can be supplied in accordance with the flowing voltage and current. Thus, an excessive current can be prevented from being supplied to the semiconductor device, and the reliability of the semiconductor device can be ensured.
【図１】本発明の半導体装置に係わる実施形態の一例を
説明する概略回路構成図である。FIG. 1 is a schematic circuit configuration diagram illustrating an example of an embodiment according to a semiconductor device of the present invention.
【図２】ゼーベック効果素子の説明図である。FIG. 2 is an explanatory diagram of a Seebeck effect element.
【図３】複数個のゼーベック効果素子を直列接続した一
例の説明図である。FIG. 3 is an explanatory diagram of an example in which a plurality of Seebeck effect elements are connected in series.
【図４】複数個のゼーベック効果素子を並列接続した一
例の説明図である。FIG. 4 is an explanatory diagram of an example in which a plurality of Seebeck effect elements are connected in parallel.
【図５】複数個のゼーベック効果素子を直列接続したも
のを並列接続した一例の説明図である。FIG. 5 is an explanatory diagram of an example in which a plurality of Seebeck effect elements connected in series are connected in parallel;
【図６】複数個のゼーベック効果素子を並列接続したも
のを直列接続した一例の説明図である。FIG. 6 is an explanatory view of an example in which a plurality of Seebeck effect elements connected in parallel are connected in series.
【図７】本発明のダイオードを備えた半導体装置に係わ
る実施形態の一例の説明図である。FIG. 7 is an explanatory diagram of an example of an embodiment relating to a semiconductor device having a diode of the present invention.
【図８】本発明のＤＣ−ＤＣコンバータを備えた半導体
装置に係わる実施形態の一例の説明図である。FIG. 8 is an explanatory diagram of an example of an embodiment relating to a semiconductor device having a DC-DC converter of the present invention.
【図９】ゼーベック効果素子を半導体チップとともにモ
ールドパッケージに組み上げた第１の例を説明する概略
構成断面図である。FIG. 9 is a schematic cross-sectional view illustrating a first example in which a Seebeck effect element is assembled in a mold package together with a semiconductor chip.
【図１０】ゼーベック効果素子を半導体チップとともに
モールドパッケージに組み上げた第２の例を説明する概
略構成断面図である。FIG. 10 is a schematic cross-sectional view illustrating a second example in which a Seebeck effect element is assembled together with a semiconductor chip in a mold package.
【図１１】ゼーベック効果素子を半導体チップとともに
モールドパッケージに組み上げた第３の例を説明する概
略構成断面図である。FIG. 11 is a schematic cross-sectional view illustrating a third example in which a Seebeck effect element is assembled together with a semiconductor chip into a mold package.
【図１２】ゼーベック効果素子の吸熱電極とリードフレ
ームとの関係を説明する概略構成断面図である。FIG. 12 is a schematic sectional view illustrating the relationship between a heat absorbing electrode of a Seebeck effect element and a lead frame.
【図１３】ゼーベック効果素子を半導体チップとともに
モールドパッケージに組み上げた第４の例を説明する概
略構成断面図である。FIG. 13 is a schematic cross-sectional view illustrating a fourth example in which the Seebeck effect element is assembled into a mold package together with a semiconductor chip.
【図１４】従来の半導体装置の一例を説明する概略回路
構成図である。FIG. 14 is a schematic circuit diagram illustrating an example of a conventional semiconductor device.
１…半導体装置、１１…半導体チップ、１２…電源線、
１３…接地電源線、２１…ゼーベック効果素子DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 11 ... Semiconductor chip, 12 ... Power supply line,
13: ground power supply line, 21: Seebeck effect element
Claims (12)
体チップを搭載した半導体装置において、 前記半導体チップの表面、裏面および側面の少なくとも
いずれかの面に対して、接するまたはその近傍にゼーベ
ック効果素子が備えられ、 前記ゼーベック効果素子の正極は前記半導体装置の電源
線に接続されているとともに、 前記ゼーベック効果素子の負極は前記半導体装置の接地
電源線に接続されていることを特徴とする半導体装置。1. A semiconductor device having a semiconductor chip on which an element is arranged on a semiconductor substrate, wherein the Seebeck effect element is in contact with or near at least one of a front surface, a back surface, and a side surface of the semiconductor chip. A semiconductor device, wherein a positive electrode of the Seebeck effect element is connected to a power supply line of the semiconductor device, and a negative electrode of the Seebeck effect element is connected to a ground power supply line of the semiconductor device. .
体チップを搭載した半導体装置において、 前記半導体チップの表面、裏面および側面の少なくとも
いずれかの面に対して、接するまたはその近傍にゼーベ
ック効果素子が備えられ、 前記ゼーベック効果素子の正極は前記半導体装置の電源
線に接続されているとともに、 前記ゼーベック効果素子の負極は前記半導体装置の接地
電源線に接続されていて、 前記ゼーベック効果素子の正極から前記半導体装置の電
源線に電流を流すもので前記ゼーベック効果素子の正極
と前記電源線との間に直列に接続されているダイオード
を備えたことを特徴とする半導体装置。2. A semiconductor device in which a semiconductor chip having an element arranged on a semiconductor substrate is mounted, wherein at least one of a front surface, a back surface, and a side surface of the semiconductor chip is in contact with or near the Seebeck effect element. And a positive electrode of the Seebeck effect element is connected to a power supply line of the semiconductor device, and a negative electrode of the Seebeck effect element is connected to a ground power supply line of the semiconductor device, and a positive electrode of the Seebeck effect element. And a diode connected in series between the positive electrode of the Seebeck effect element and the power supply line, for supplying a current to a power supply line of the semiconductor device.
体チップを搭載した半導体装置において、 前記半導体チップの表面、裏面および側面の少なくとも
いずれかの面に対して、接するまたはその近傍にゼーベ
ック効果素子が備えられ、 前記ゼーベック効果素子の正極は前記半導体装置の電源
線に接続されているとともに、 前記ゼーベック効果素子の負極は前記半導体装置の接地
電源線に接続されていて、 前記ゼーベック効果素子の正極と前記電源線との間に直
列に接続されているＤＣ−ＤＣコンバータを備えたこと
を特徴とする半導体装置。3. A semiconductor device having a semiconductor chip having an element arranged on a semiconductor substrate, wherein the Seebeck effect element is in contact with or near at least one of a front surface, a back surface, and a side surface of the semiconductor chip. And a positive electrode of the Seebeck effect element is connected to a power supply line of the semiconductor device, and a negative electrode of the Seebeck effect element is connected to a ground power supply line of the semiconductor device, and a positive electrode of the Seebeck effect element. And a DC-DC converter connected in series between the power supply line and the power supply line.
列に接続されているＤＣ−ＤＣコンバータを備えたこと
を特徴とする半導体装置。4. The semiconductor device according to claim 2, further comprising: a DC-DC converter connected in series between a positive electrode of the Seebeck effect element and the power supply line.
は零と負の電位を取るものであることを特徴とする半導
体装置。5. The semiconductor device according to claim 1, wherein the power supply line and the ground power supply line have positive and zero potentials or zero and negative potentials.
は零と負の電位を取るものであることを特徴とする半導
体装置。6. The semiconductor device according to claim 2, wherein the power supply line and the ground power supply line have positive and zero potentials or zero and negative potentials.
は零と負の電位を取るものであることを特徴とする半導
体装置。7. The semiconductor device according to claim 3, wherein the power supply line and the ground power supply line have positive and zero potentials or zero and negative potentials.
は零と負の電位を取るものであることを特徴とする半導
体装置。8. The semiconductor device according to claim 4, wherein the power supply line and the ground power supply line have positive and zero potentials or zero and negative potentials.
形成されていることを特徴とする半導体装置。9. The semiconductor device according to claim 1, wherein an electrical insulating film is formed on a heat absorbing electrode of the Seebeck effect element.
体が設けられていることを特徴とする半導体装置。10. The semiconductor device according to claim 1, wherein a conductor is provided between the Seebeck effect element and the semiconductor device.
果素子が直列接続されたものを備えていることを特徴と
する半導体装置。11. The semiconductor device according to claim 1, wherein the Seebeck effect element includes a plurality of single Seebeck effect elements connected in series.
果素子が並列接続されたものを備えていることを特徴と
する半導体装置。12. The semiconductor device according to claim 1, wherein the Seebeck effect element includes a plurality of single Seebeck effect elements connected in parallel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10024146A JPH11224922A (en) | 1998-02-05 | 1998-02-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10024146A JPH11224922A (en) | 1998-02-05 | 1998-02-05 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11224922A true JPH11224922A (en) | 1999-08-17 |
Family
ID=12130203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10024146A Pending JPH11224922A (en) | 1998-02-05 | 1998-02-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11224922A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003124500A (en) * | 2001-10-15 | 2003-04-25 | Sharp Corp | Optocoupler |
| US6774450B2 (en) | 2001-09-27 | 2004-08-10 | Renesas Technology Corp. | Semiconductor device with thermoelectric heat dissipating element |
| JP2011222654A (en) * | 2010-04-07 | 2011-11-04 | Kondo Yoshitomi | Structure of multi-concatenation seebeck coefficient amplification thermoelectric conversion element, structure of multi-concatenation seebeck coefficient amplification thermoelectric conversion unit, structure and production method of multi-concatenation seebeck coefficient amplification thermoelectric conversion assembly unit, structure and production method of multi-concatenation seebeck coefficient amplification thermoelectric conversion module, structure and production method of multi-concatenation seebeck coefficient amplification thermoelectric conversion panel, structure and production method of multi-concatenation seebeck coefficient amplification thermoelectric conversion sheet, and structure of multi-concatenation seebeck coefficient amplification thermoelectric conversion system |
-
1998
- 1998-02-05 JP JP10024146A patent/JPH11224922A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774450B2 (en) | 2001-09-27 | 2004-08-10 | Renesas Technology Corp. | Semiconductor device with thermoelectric heat dissipating element |
| JP2003124500A (en) * | 2001-10-15 | 2003-04-25 | Sharp Corp | Optocoupler |
| JP2011222654A (en) * | 2010-04-07 | 2011-11-04 | Kondo Yoshitomi | Structure of multi-concatenation seebeck coefficient amplification thermoelectric conversion element, structure of multi-concatenation seebeck coefficient amplification thermoelectric conversion unit, structure and production method of multi-concatenation seebeck coefficient amplification thermoelectric conversion assembly unit, structure and production method of multi-concatenation seebeck coefficient amplification thermoelectric conversion module, structure and production method of multi-concatenation seebeck coefficient amplification thermoelectric conversion panel, structure and production method of multi-concatenation seebeck coefficient amplification thermoelectric conversion sheet, and structure of multi-concatenation seebeck coefficient amplification thermoelectric conversion system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4036764B2 (en) | Chip-on-chip module structure | |
| JP5040765B2 (en) | Semiconductor device | |
| JP4796868B2 (en) | ELECTRONIC CIRCUIT STRUCTURE, ELECTRONIC DEVICE EQUIPPED WITH THE STRUCTURE, THERMAL ELECTRIC POWER GENERATION METHOD, SUPPORT POWER GENERATION METHOD, AND SEMICONDUCTOR BARE CHIP | |
| US20160005675A1 (en) | Double sided cooling chip package and method of manufacturing the same | |
| TW202017056A (en) | Semiconductor device and method for making the same | |
| US11937507B2 (en) | Power harvesting for integrated circuits | |
| JP2008198928A (en) | Cooling structure and electronic apparatus in which its structure is built-in | |
| US11658095B2 (en) | Bump integrated thermoelectric cooler | |
| US7224059B2 (en) | Method and apparatus for thermo-electric cooling | |
| US20060005944A1 (en) | Thermoelectric heat dissipation device and method for fabricating the same | |
| TW557558B (en) | Semiconductor device | |
| US20060101829A1 (en) | Self-cooled vertical electronic component | |
| US7759789B2 (en) | Local area semiconductor cooling system | |
| TWI269414B (en) | Package substrate with improved structure for thermal dissipation and electronic device using the same | |
| US20200312741A1 (en) | Thermoelectric cooler to enhance thermal-mechanical package performance | |
| JP2004221504A (en) | Thermoelectric conversion device and its manufacturing method | |
| US7643302B2 (en) | Electronic device, package having the same, and electronic apparatus | |
| US7943430B2 (en) | Semiconductor device with heat sink and method for manufacturing the same | |
| JPH11224922A (en) | Semiconductor device | |
| US20070200223A1 (en) | Semiconductor device and semiconductor module therewith | |
| JPH1065146A (en) | Semiconductor integrated circuit device | |
| JP2004228485A (en) | Semiconductor chip laminated package structure and semiconductor device suitable for the structure | |
| JPH11233986A (en) | Semiconductor device | |
| JP2007214285A (en) | Semiconductor device | |
| KR20030011159A (en) | Semiconductor package |