JPH11223831A - Display and its manufacture - Google Patents
Display and its manufactureInfo
- Publication number
- JPH11223831A JPH11223831A JP10024974A JP2497498A JPH11223831A JP H11223831 A JPH11223831 A JP H11223831A JP 10024974 A JP10024974 A JP 10024974A JP 2497498 A JP2497498 A JP 2497498A JP H11223831 A JPH11223831 A JP H11223831A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- emitting element
- film transistor
- electrode
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000010409 thin film Substances 0.000 claims abstract description 119
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 239000011159 matrix material Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 5
- 238000002425 crystallisation Methods 0.000 claims description 2
- 230000008025 crystallization Effects 0.000 claims description 2
- 238000005224 laser annealing Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000007790 solid phase Substances 0.000 claims description 2
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、マトリクス状に配
列されて画素となる発光素子により画像表示する自発光
型の表示装置およびその製造方法に関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a self-luminous display device for displaying an image using light-emitting elements which are arranged in a matrix and serve as pixels, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】従来から、マトリクス状に配列され画像
を構成する画素となる発光素子を電気信号で駆動するこ
とにより、その発光素子により画像表示する自発光型の
表示装置として、例えば特開平８−２３４６８３号公報
に開示されているように、発光素子として発光ダイオー
ドやＥＬ素子を用い、基板上に形成された複数の薄膜ト
ランジスタからなる薄膜トランジスタアレイ等と組み合
わせて構成したアクティブマトリクス型の表示装置が提
案されている。2. Description of the Related Art Conventionally, a self-luminous display device in which an image is displayed by a light-emitting element which is arranged in a matrix and serves as a pixel forming an image by driving the light-emitting element with an electric signal is disclosed in, for example, As disclosed in JP-A-234683, an active matrix type display device is proposed which uses a light emitting diode or an EL element as a light emitting element and is combined with a thin film transistor array or the like comprising a plurality of thin film transistors formed on a substrate. Have been.
【０００３】上記の薄膜トランジスタ（以下、ＴＦＴと
略記する）としては、非晶質シリコンＴＦＴや多結晶シ
リコンＴＦＴが用いられている。特に、発光素子駆動用
のＴＦＴとしては、発光素子を駆動するための高い電流
供給能力が要求されることから、多結晶シリコンＴＦＴ
がより望ましい。As the above-mentioned thin film transistor (hereinafter abbreviated as TFT), an amorphous silicon TFT or a polycrystalline silicon TFT is used. In particular, a TFT for driving a light emitting element is required to have a high current supply capability for driving the light emitting element.
Is more desirable.
【０００４】ここ最近、上記のような多結晶シリコンＴ
ＦＴとしては、そのプロセスの低温化により高性能な多
結晶シリコンＴＦＴをガラス基板上に形成することが可
能となっている。Recently, the above-mentioned polycrystalline silicon T
As the FT, a high-performance polycrystalline silicon TFT can be formed on a glass substrate by lowering the temperature of the process.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の表示装置では、画素用の発光素子を駆動する
ためのＴＦＴとして、低温形成による多結晶シリコンＴ
ＦＴを用いたとしても、そのＴＦＴがｎ型の多結晶シリ
コンＴＦＴである場合には、連続的に電流を流して使用
する環境での信頼性は、高温形成による多結晶シリコン
ＴＦＴに比べて大幅に劣るという問題点を有していた。However, in the above-mentioned conventional display device, a polycrystalline silicon TFT formed at a low temperature is used as a TFT for driving a light emitting element for a pixel.
Even if FT is used, when the TFT is an n-type polycrystalline silicon TFT, the reliability in an environment where a current is continuously applied and used is significantly higher than that of a polycrystalline silicon TFT formed at a high temperature. Had the problem of being inferior.
【０００６】この信頼性劣化は、ホットキャリアがポリ
シリコン中の不純物サイトや欠陥サイトと相互作用しキ
ャリアの散乱サイトを形成したり、ポリシリコンと絶縁
層界面に電荷蓄積を起こしたりすることにより、電界効
果移動度の低下や閾値電圧が負シフトすることが原因で
起こる。[0006] The reliability degradation is caused by hot carriers interacting with impurity sites and defect sites in the polysilicon to form scattering sites for the carriers, or causing charge accumulation at the interface between the polysilicon and the insulating layer. This is caused by a decrease in the field effect mobility or a negative shift of the threshold voltage.
【０００７】本発明は、上記従来の問題点を解決するも
ので、薄膜トランジスタ（ＴＦＴ）として、低温形成に
よる多結晶シリコンＴＦＴを用いて発光素子を駆動する
際にも、連続的に電流を流して使用する環境での信頼性
を向上し、表示装置としての製品寿命を伸ばすととも
に、安定した画像表示を行うことができる表示装置およ
びその製造方法を提供する。The present invention solves the above-mentioned conventional problems. When a light emitting element is driven by using a polycrystalline silicon TFT formed at a low temperature as a thin film transistor (TFT), a current is continuously supplied to the light emitting element. Provided is a display device which can improve reliability in an environment in which it is used, prolong the product life of the display device, and perform stable image display, and a method of manufacturing the same.
【０００８】[0008]
【課題を解決するための手段】上記の課題を解決するた
めに本発明の表示装置およびその製造方法は、発光素子
の駆動用としてｐ型の多結晶シリコン薄膜トランジスタ
あるいはＣＭＯＳ構成の多結晶シリコン薄膜トランジス
タを用いることにより、発光素子を駆動するために必要
な高い電流供給能力を有する薄膜トランジスタが得ら
れ、ｎ型の低温形成による多結晶シリコン薄膜トランジ
スタを用いた場合に起こる薄膜トランジスタの劣化とい
う状態を無くすことを特徴とする。In order to solve the above-mentioned problems, a display device and a method of manufacturing the same according to the present invention use a p-type polycrystalline silicon thin film transistor or a polycrystalline silicon thin film transistor having a CMOS structure for driving a light emitting element. By using the thin film transistor, a thin film transistor having a high current supply capability required for driving a light emitting element can be obtained, and a state of deterioration of the thin film transistor which occurs when an n-type polycrystalline silicon thin film transistor is formed at a low temperature is eliminated. And
【０００９】以上により、薄膜トランジスタとして、低
温形成による多結晶シリコン薄膜トランジスタを用いて
発光素子を駆動する際にも、連続的に電流を流して使用
する環境での信頼性を向上し、表示装置としての製品寿
命を伸ばすとともに、安定した画像表示を行うことがで
きる。As described above, even when a light emitting element is driven by using a polycrystalline silicon thin film transistor formed at a low temperature as a thin film transistor, reliability in an environment in which a current is continuously supplied and used is improved, and The product life can be extended and stable image display can be performed.
【００１０】[0010]
【発明の実施の形態】本発明の請求項１に記載の表示装
置は、マトリクス状に配列され画像を構成する画素とな
る発光素子を電気信号で駆動することにより、その発光
素子により画像表示する表示装置であって、前記発光素
子に対応させて基板上でマトリクス状に配置され、前記
発光素子を選択的に駆動対象とする第１の薄膜トランジ
スタと、前記第１の薄膜トランジスタに前記駆動用の電
気信号を印加するために、前記第１の薄膜トランジスタ
のゲート電極と電気的に接続されたゲートバス配線、お
よびソース電極と電気的に接続されたソースバス配線
と、前記第１の薄膜トランジスタのドレイン電極と電気
的に接続されたゲート電極を有するＣＭＯＳ構成の第２
および第３の薄膜トランジスタからなるトランスファー
ゲート回路と、前記トランスファーゲート回路を構成す
る第２および第３の薄膜トランジスタのソース電極と電
気的に接続され、電源を供給するための電源バス配線と
を設け、前記発光素子の一方の電極は、前記トランスフ
ァーゲート回路を構成する第２および第３の薄膜トラン
ジスタのドレイン電極と電気的に接続するとともに、他
方の電極は共通電極とした構成とする。DESCRIPTION OF THE PREFERRED EMBODIMENTS In a display device according to a first aspect of the present invention, a light emitting element which is arranged in a matrix and constitutes an image is driven by an electric signal to display an image with the light emitting element. A display device, comprising: a first thin film transistor which is arranged in a matrix on a substrate in correspondence with the light emitting element and selectively drives the light emitting element; A gate bus line electrically connected to the gate electrode of the first thin film transistor, a source bus line electrically connected to the source electrode, and a drain electrode of the first thin film transistor for applying a signal. Second CMOS configuration having electrically connected gate electrodes
A transfer gate circuit composed of a third thin film transistor and a third thin film transistor; and a power supply bus line electrically connected to source electrodes of the second and third thin film transistors constituting the transfer gate circuit and supplying power. One electrode of the light-emitting element is electrically connected to drain electrodes of the second and third thin film transistors forming the transfer gate circuit, and the other electrode is a common electrode.
【００１１】請求項２に記載の表示装置の製造方法は、
マトリクス状に配列され画像を構成する画素となる発光
素子を電気信号で駆動することにより、その発光素子に
より画像表示する表示装置の製造方法であって、前記発
光素子の前記駆動のための薄膜トランジスタを、絶縁性
基板上にプラズマＣＶＤ法により非晶質シリコンを形成
し、それを結晶化させて多結晶シリコンとする工程と、
ゲート絶縁膜を形成し、ゲート電極を形成し、前記多結
晶シリコンを２種類とし、その第１の多結晶シリコンの
一部領域に第１の不純物元素を少なくとも一度以上注入
する工程と、前記２種類の多結晶シリコンのうちの第２
の多結晶シリコンの一部領域に第２の不純物元素を少な
くとも一度以上注入する工程と、層間絶縁膜を形成する
工程と、前記層間絶縁膜の一部領域を除去して、複数の
ソース電極およびドレイン電極を形成する工程とにより
形成し、前記発光素子を、その２端子の一方の電極が前
記複数のドレイン電極の特定のドレイン電極と電気的に
接続されるように形成する工程と、前記発光素子の他方
の電極と電気的に接続される共通電極を形成する工程と
を有する方法とする。According to a second aspect of the present invention, there is provided a display device manufacturing method,
A method for manufacturing a display device in which a light emitting element which is arranged in a matrix and serves as a pixel forming an image is driven by an electric signal to display an image with the light emitting element, wherein a thin film transistor for driving the light emitting element is provided. Forming amorphous silicon on an insulating substrate by a plasma CVD method and crystallizing the same to form polycrystalline silicon;
Forming a gate insulating film, forming a gate electrode, using two types of polycrystalline silicon, and implanting a first impurity element at least once into a partial region of the first polycrystalline silicon; The second of the polycrystalline silicon types
Implanting a second impurity element at least once into a partial region of the polycrystalline silicon, forming an interlayer insulating film, and removing a partial region of the interlayer insulating film to form a plurality of source electrodes and Forming a drain electrode; and forming the light emitting element such that one of two terminals thereof is electrically connected to a specific drain electrode of the plurality of drain electrodes. Forming a common electrode electrically connected to the other electrode of the element.
【００１２】請求項３に記載の表示装置は、マトリクス
状に配列され画像を構成する画素となる発光素子を電気
信号で駆動することにより、その発光素子により画像表
示する表示装置であって、前記発光素子に対応させて基
板上でマトリクス状に配置され、前記発光素子を選択的
に駆動対象とする第１のｐ型の薄膜トランジスタと、前
記第１のｐ型の薄膜トランジスタに前記駆動用の電気信
号を印加するために、前記第１のｐ型の薄膜トランジス
タのゲート電極と電気的に接続されたゲートバス配線、
およびソース電極と電気的に接続されたソースバス配線
と、前記第１のｐ型の薄膜トランジスタのドレイン電極
と電気的に接続されたゲート電極を有する第２のｐ型の
薄膜トランジスタと、前記第２のｐ型の薄膜トランジス
タのソース電極と電気的に接続され、電源を供給するた
めの電源バス配線とを設け、前記発光素子の一方の電極
は、前記第２のｐ型の薄膜トランジスタのドレイン電極
と電気的に接続するとともに、他方の電極は共通電極と
した構成とする。A display device according to a third aspect of the present invention is a display device in which a light emitting element, which is arranged in a matrix and is a pixel forming an image, is driven by an electric signal to display an image using the light emitting element. A first p-type thin film transistor that is arranged in a matrix on the substrate in correspondence with the light-emitting element and selectively drives the light-emitting element, and the driving signal is supplied to the first p-type thin film transistor. A gate bus line electrically connected to a gate electrode of the first p-type thin film transistor to apply
And a source bus line electrically connected to the source electrode, a second p-type thin film transistor having a gate electrode electrically connected to the drain electrode of the first p-type thin film transistor, and A power supply bus line for supplying power is provided, which is electrically connected to a source electrode of the p-type thin film transistor. One electrode of the light-emitting element is electrically connected to a drain electrode of the second p-type thin film transistor. And the other electrode is a common electrode.
【００１３】請求項４に記載の表示装置の製造方法は、
マトリクス状に配列され画像を構成する画素となる発光
素子を電気信号で駆動することにより、その発光素子に
より画像表示する表示装置の製造方法であって、前記発
光素子の前記駆動のための薄膜トランジスタを、絶縁性
基板上にプラズマＣＶＤ法により非晶質シリコンを形成
し、それを結晶化させて多結晶シリコンとする工程と、
ゲート絶縁膜を形成し、ゲート電極を形成し、前記多結
晶シリコンの一部領域にｐ型半導体となる不純物元素を
少なくとも一度以上注入する工程と、層間絶縁膜を形成
する工程と、前記層間絶縁膜の一部領域を除去して、複
数のソース電極およびドレイン電極を形成する工程とに
より形成し、前記発光素子を、その２端子の一方の電極
が前記複数のドレイン電極の特定のドレイン電極と電気
的に接続されるように形成する工程と、前記発光素子の
他方の電極と電気的に接続される共通電極を形成する工
程とを有する方法とする。According to a fourth aspect of the present invention, there is provided a method of manufacturing a display device, comprising:
A method for manufacturing a display device in which a light emitting element which is arranged in a matrix and serves as a pixel forming an image is driven by an electric signal to display an image with the light emitting element, wherein a thin film transistor for driving the light emitting element is provided. Forming amorphous silicon on an insulating substrate by a plasma CVD method and crystallizing the same to form polycrystalline silicon;
Forming a gate insulating film, forming a gate electrode, injecting at least once an impurity element to be a p-type semiconductor into a partial region of the polycrystalline silicon; forming an interlayer insulating film; Forming a plurality of source and drain electrodes by removing a partial region of the film, and forming the light emitting element such that one of its two terminals has a specific drain electrode of the plurality of drain electrodes. The method includes a step of forming a common electrode and a step of forming a common electrode which is electrically connected to the other electrode of the light-emitting element.
【００１４】請求項５に記載の表示装置は、マトリクス
状に配列され画像を構成する画素となる発光素子を電気
信号で駆動することにより、その発光素子により画像表
示する表示装置であって、前記発光素子に対応させて基
板上でマトリクス状に配置され、前記発光素子を選択的
に駆動対象とする第１の薄膜トランジスタと、前記第１
の薄膜トランジスタに前記駆動用の電気信号を印加する
ために、前記第１の薄膜トランジスタのゲート電極と電
気的に接続されたゲートバス配線、およびソース電極と
電気的に接続されたソースバス配線と、前記第１の薄膜
トランジスタのドレイン電極と電気的に接続されたゲー
ト電極を有するＣＭＯＳ構成の第２および第３の薄膜ト
ランジスタからなるトランスファーゲート回路と、前記
トランスファーゲート回路を構成する第２および第３の
薄膜トランジスタのソース電極と電気的に接続され、電
源を供給するための電源バス配線と、前記駆動のために
前記画像の表示領域外に形成されたＣＭＯＳ構成の駆動
回路とを設け、前記発光素子の一方の電極は、前記トラ
ンスファーゲート回路を構成する第２および第３の薄膜
トランジスタのドレイン電極と電気的に接続するととも
に、他方の電極は共通電極とした構成とする。A display device according to a fifth aspect of the present invention is a display device in which a light emitting element which is arranged in a matrix and constitutes an image is driven by an electric signal to display an image using the light emitting element. A first thin film transistor which is arranged in a matrix on a substrate in correspondence with the light emitting element and selectively drives the light emitting element;
A gate bus line electrically connected to a gate electrode of the first thin film transistor, and a source bus line electrically connected to a source electrode, for applying the driving electric signal to the thin film transistor; A transfer gate circuit comprising a second and a third thin film transistor having a CMOS structure having a gate electrode electrically connected to a drain electrode of the first thin film transistor; and a transfer gate circuit comprising the second and third thin film transistors constituting the transfer gate circuit. A power supply bus line electrically connected to the source electrode for supplying power; and a driving circuit having a CMOS configuration formed outside the image display area for driving, and one of the light emitting elements is provided. The electrodes are the gates of the second and third thin film transistors constituting the transfer gate circuit. While connected to in electrode electrically and the other electrode a structure in which a common electrode.
【００１５】請求項６に記載の表示装置は、マトリクス
状に配列され画像を構成する画素となる発光素子を電気
信号で駆動することにより、その発光素子により画像表
示する表示装置であって、前記発光素子に対応させて基
板上でマトリクス状に配置され、前記発光素子を選択的
に駆動対象とする第１のｐ型の薄膜トランジスタと、前
記第１のｐ型の薄膜トランジスタに前記駆動用の電気信
号を印加するために、前記第１のｐ型の薄膜トランジス
タのゲート電極と電気的に接続されたゲートバス配線、
およびソース電極と電気的に接続されたソースバス配線
と、前記第１のｐ型の薄膜トランジスタのドレイン電極
と電気的に接続されたゲート電極を有する第２のｐ型の
薄膜トランジスタと、前記第２のｐ型の薄膜トランジス
タのソース電極と電気的に接続され、電源を供給するた
めの電源バス配線と、前記駆動のために前記画像の表示
領域外に形成されたＣＭＯＳ構成の駆動回路とを設け、
前記発光素子の一方の電極は、前記第２のｐ型の薄膜ト
ランジスタのドレイン電極と電気的に接続するととも
に、他方の電極は共通電極とした構成とする。The display device according to a sixth aspect of the present invention is a display device that displays an image by the light emitting elements by driving the light emitting elements, which are arranged in a matrix, to be pixels constituting an image by an electric signal. A first p-type thin film transistor that is arranged in a matrix on the substrate in correspondence with the light-emitting element and selectively drives the light-emitting element, and the driving signal is supplied to the first p-type thin film transistor. A gate bus line electrically connected to a gate electrode of the first p-type thin film transistor to apply
And a source bus line electrically connected to the source electrode, a second p-type thin film transistor having a gate electrode electrically connected to the drain electrode of the first p-type thin film transistor, and a power supply bus line electrically connected to the source electrode of the p-type thin film transistor for supplying power, and a driving circuit having a CMOS configuration formed outside the image display area for the driving;
One electrode of the light-emitting element is electrically connected to a drain electrode of the second p-type thin film transistor, and the other electrode is a common electrode.
【００１６】請求項７に記載の表示装置は、マトリクス
状に配列され画像を構成する画素となる発光素子を電気
信号で駆動することにより、その発光素子により画像表
示する表示装置であって、前記発光素子に対応させて基
板上でマトリクス状に配置され、前記発光素子を選択的
に駆動対象とするｎ型の薄膜トランジスタと、前記ｎ型
の薄膜トランジスタに前記駆動用の電気信号を印加する
ために、前記ｎ型の薄膜トランジスタのゲート電極と電
気的に接続されたゲートバス配線、およびソース電極と
電気的に接続されたソースバス配線と、前記ｎ型の薄膜
トランジスタのドレイン電極と電気的に接続されたゲー
ト電極を有するｐ型の薄膜トランジスタと、前記ｐ型の
薄膜トランジスタのソース電極と電気的に接続され、電
源を供給するための電源バス配線とを設け、前記発光素
子の一方の電極は、前記ｐ型の薄膜トランジスタのドレ
イン電極と電気的に接続するとともに、他方の電極は共
通電極とした構成とする。The display device according to claim 7, wherein a light-emitting element which is arranged in a matrix and is a pixel constituting an image is driven by an electric signal to display an image using the light-emitting element. An n-type thin film transistor which is arranged in a matrix on the substrate in correspondence with the light-emitting element and selectively drives the light-emitting element, and for applying the electric signal for driving to the n-type thin film transistor, A gate bus line electrically connected to the gate electrode of the n-type thin film transistor, a source bus line electrically connected to the source electrode, and a gate electrically connected to the drain electrode of the n-type thin film transistor A p-type thin film transistor having an electrode, and a source electrode of the p-type thin film transistor, which is electrically connected to supply power. A power supply bus line is provided, one electrode of the light emitting element is configured to drain electrode electrically connected to the p-type thin film transistor and the other electrode a structure in which a common electrode.
【００１７】請求項８に記載の表示装置の製造方法は、
請求項２または請求項４に記載の結晶化を、レーザによ
るアニールあるいは固相成長を用いて行う方法とする。
請求項９に記載の表示装置は、請求項１または請求項３
または請求項５から請求項７に記載の発光素子として、
発光ダイオードあるいはＥＬ素子を用いて構成する。[0017] A method of manufacturing a display device according to claim 8 is
The crystallization according to claim 2 or 4 is performed by annealing using laser or solid phase growth.
The display device according to claim 9 is the display device according to claim 1 or 3.
Alternatively, as the light-emitting element according to any one of claims 5 to 7,
It is constituted by using a light emitting diode or an EL element.
【００１８】請求項１０に記載の表示装置の製造方法
は、請求項２または請求項４に記載の発光素子として、
発光ダイオードあるいはＥＬ素子を用いで製造する方法
とする。According to a tenth aspect of the present invention, there is provided a display device manufacturing method as the light emitting element according to the second or fourth aspect.
It is a method of manufacturing using a light emitting diode or an EL element.
【００１９】以上の構成または方法によると、発光素子
の駆動用としてｐ型の多結晶シリコン薄膜トランジスタ
あるいはＣＭＯＳ構成の多結晶シリコン薄膜トランジス
タを用いることにより、発光素子を駆動するために必要
な高い電流供給能力を有する薄膜トランジスタが得ら
れ、ｎ型の低温形成による多結晶シリコン薄膜トランジ
スタを用いた場合に起こる薄膜トランジスタの劣化とい
う状態を無くすことを可能とする。According to the above configuration or method, by using a p-type polycrystalline silicon thin film transistor or a polycrystalline silicon thin film transistor having a CMOS configuration for driving the light emitting element, a high current supply capability required for driving the light emitting element is obtained. Thus, it is possible to eliminate the state of degradation of the thin film transistor that occurs when an n-type polycrystalline silicon thin film transistor formed at a low temperature is used.
【００２０】以下、本発明の実施の形態を示す表示装置
およびその製造方法について、図面を参照しながら具体
的に説明する。 （実施の形態１）本発明の実施の形態１の表示装置およ
びその製造方法を説明する。Hereinafter, a display device and a method of manufacturing the same according to an embodiment of the present invention will be specifically described with reference to the drawings. (Embodiment 1) A display device according to Embodiment 1 of the present invention and a method for manufacturing the same will be described.
【００２１】図１は本実施の形態１の表示装置およびそ
の製造方法を説明するための回路構成図である。この表
示装置は、ＴＦＴアレイ基板上に発光素子である発光ダ
イオードやＥＬ素子を集積した自発光型の表示装置であ
り、図１に示すように、マトリクス状に配列された発光
素子４０〜４３からなる画素をアドレスして選択するた
めの第１のｐ型の薄膜トランジスタであるｐ型のＴＦＴ
１０〜１３は、基板上でゲートバス配線５０〜５２およ
びソースバス配線６０〜６２の各交点にマトリクス状に
配置される。ｐ型のＴＦＴ１０〜１３のドレインは、各
画素の信号レベルを保持するための静電容量３０〜３３
の一方の電極と電気的に接続されるとともに、発光素子
４０〜４３に電流供給する第２のｐ型の薄膜トランジス
タであるｐ型のＴＦＴ２０〜２３のゲート電極と電気的
に接続される。FIG. 1 is a circuit diagram illustrating a display device and a method of manufacturing the display device according to the first embodiment. This display device is a self-luminous display device in which light-emitting diodes and EL elements, which are light-emitting elements, are integrated on a TFT array substrate. As shown in FIG. 1, light-emitting elements 40 to 43 arranged in a matrix form P-type TFT which is a first p-type thin film transistor for addressing and selecting a pixel
Numerals 10 to 13 are arranged in a matrix at intersections of gate bus lines 50 to 52 and source bus lines 60 to 62 on the substrate. The drains of the p-type TFTs 10 to 13 have capacitances 30 to 33 for holding the signal level of each pixel.
And is electrically connected to the gate electrodes of p-type TFTs 20 to 23, which are second p-type thin film transistors that supply current to the light emitting elements 40 to 43.
【００２２】発光素子４０〜４３に流れる電流は、ｐ型
のＴＦＴ２０〜２３に印加されるゲート電圧レべルと電
極９０〜９３の電圧レベルと電源バス配線７０、７１の
電源８０、８１による電圧レベルとによって制御され、
結果として、発光素子４０〜４３の発光輝度が制御され
る。なお、電極９０〜９３は、共通配線化するかあるい
は一部共通配線化しても構わない。 （実施の形態２）本発明の実施の形態２の表示装置およ
びその製造方法を説明する。The currents flowing through the light emitting elements 40 to 43 are the gate voltage level applied to the p-type TFTs 20 to 23, the voltage levels of the electrodes 90 to 93, and the voltages by the power supplies 80 and 81 of the power supply bus lines 70 and 71. Controlled by level and
As a result, the light emission luminance of the light emitting elements 40 to 43 is controlled. The electrodes 90 to 93 may be formed as a common wiring or partially as a common wiring. (Second Embodiment) A display device according to a second embodiment of the present invention and a method for manufacturing the same will be described.
【００２３】図２は本実施の形態２の表示装置およびそ
の製造方法を説明するための回路構成図である。この表
示装置は、ＴＦＴアレイ基板上に発光素子である発光ダ
イオードやＥＬ素子を集積した自発光型の表示装置であ
り、図２に示すように、マトリクス状に配列された発光
素子１４０〜１４３からなる画素をアドレスして選択す
るためのｎ型のＴＦＴ１１０〜１１３は、基板上でゲー
トバス配線１５０〜１５２およびソースバス配線１６０
〜１６２の各交点にマトリクス状に配置される。ｎ型の
ＴＦＴ１１０〜１１３のドレインは、各画素の信号レベ
ルを保持するための静電容量１３０〜１３３の一方の電
極と電気的に接続されるとともに、発光素子１４０〜１
４３に電流供給するｐ型のＴＦＴ１２０〜１２３のゲー
ト電極と電気的に接続される。FIG. 2 is a circuit diagram illustrating a display device and a method of manufacturing the same according to the second embodiment. This display device is a self-luminous display device in which light-emitting diodes and EL elements, which are light-emitting elements, are integrated on a TFT array substrate. As shown in FIG. 2, light-emitting elements 140 to 143 arranged in a matrix form The n-type TFTs 110 to 113 for addressing and selecting a pixel to be formed are formed on the substrate by the gate bus lines 150 to 152 and the source bus line 160.
162 are arranged in a matrix at each intersection. The drains of the n-type TFTs 110 to 113 are electrically connected to one electrode of capacitances 130 to 133 for holding the signal level of each pixel, and the light emitting elements 140 to
43 is electrically connected to the gate electrodes of p-type TFTs 120 to 123 that supply current to the TFT 43.
【００２４】発光素子１４０〜１４３に流れる電流は、
ｐ型のＴＦＴ１２０〜１２３に印加されるゲート電圧レ
べルと電極１９０〜１９３の電圧レベルと電源バス配線
１７０、１７１の電源１８０、１８１による電圧レベル
とによって制御され、結果として、発光素子１４０〜１
４３の発光輝度が制御される。なお、電極１９０〜１９
３は、共通配線化するかあるいは一部共通配線化しても
構わない。 （実施の形態３）本発明の実施の形態３の表示装置およ
びその製造方法を説明する。The current flowing through the light emitting elements 140 to 143 is
The gate voltage levels applied to the p-type TFTs 120 to 123, the voltage levels of the electrodes 190 to 193, and the voltage levels of the power supplies 180 and 181 of the power supply bus lines 170 and 171 are controlled. 1
The light emission luminance of 43 is controlled. The electrodes 190 to 19
3 may be formed by common wiring or partially common wiring. (Embodiment 3) A display device and a method of manufacturing the same according to Embodiment 3 of the present invention will be described.
【００２５】図３は本実施の形態３の表示装置およびそ
の製造方法を説明するための回路構成図である。この表
示装置は、ＴＦＴアレイ基板上に発光素子である発光ダ
イオードやＥＬ素子を集積した自発光型の表示装置であ
り、図３に示すように、図示しない他の発光素子ととも
にマトリクス状に配列された発光素子２４１からなる画
素をアドレスして選択するための第１の薄膜トランジス
タであるｎ型のＴＦＴ２１１は、図示しない他のｎ型の
ＴＦＴとともに、基板上でゲートバス配線２５１、２５
２およびソースバス配線２６１、２６２の各交点にマト
リクス状に配置される。ｎ型のＴＦＴ２１１のドレイン
は、その画素の信号レベルを保持するための静電容量２
３１の一方の電極と電気的に接続されるとともに、発光
素子２４１に電流供給するＣＭＯＳ構成のトランスファ
ーゲート回路２２１におけるｐ型およびｎ型のＴＦＴの
ゲート電極と電気的に接続される。FIG. 3 is a circuit diagram illustrating a display device and a method of manufacturing the same according to the third embodiment. This display device is a self-luminous display device in which a light emitting diode or an EL element as a light emitting element is integrated on a TFT array substrate, and is arranged in a matrix with other light emitting elements not shown in FIG. The n-type TFT 211, which is a first thin film transistor for addressing and selecting a pixel made up of the light emitting element 241, is provided together with other n-type TFTs (not shown) on the substrate with the gate bus wirings 251 and 25.
2 and the source bus lines 261 and 262 are arranged in a matrix at respective intersections. The drain of the n-type TFT 211 has a capacitance of 2 for holding the signal level of the pixel.
31 and is electrically connected to the gate electrodes of the p-type and n-type TFTs in the transfer gate circuit 221 having a CMOS configuration for supplying current to the light emitting element 241.
【００２６】発光素子２４１に流れる電流は、ＣＭＯＳ
構成のトランスファーゲート回路２２１におけるｐ型お
よびｎ型のＴＦＴに印加されるゲート電圧レべルと電極
２９１の電圧レベルと電源バス配線２７１の電源２８１
による電圧レベルとによって制御され、結果として、発
光素子２４１の発光輝度が制御される。なお、電極２９
１は、図示しない他の電極とともに、共通配線化するか
あるいは一部共通配線化しても構わない。The current flowing through the light emitting element 241 is CMOS
The gate voltage level applied to the p-type and n-type TFTs in the transfer gate circuit 221 having the configuration, the voltage level of the electrode 291, and the power supply 281 of the power supply bus line 271
, And as a result, the light emission luminance of the light emitting element 241 is controlled. The electrode 29
1 may be shared with other electrodes (not shown) or may be partially shared.
【００２７】上記の実施の形態３においては、同一の基
板上で表示領域以外には、ゲートバス配線２５１、２５
２およびソースバス配線２６１、２６２を駆動するため
のＣＭＯＳ構成の駆動回路を形成してもよい。In the third embodiment, the gate bus lines 251 and 25 are provided on the same substrate except for the display area.
2 and a drive circuit having a CMOS configuration for driving the source bus lines 261 and 262 may be formed.
【００２８】また、上記の各実施の形態において、表示
装置は、例えば以下のような装置を用いて製造される。
ガラス基板上の薄膜トランジスタ（ＴＦＴ）は、プラズ
マＣＶＤ装置，レーザアニール装置，スパッタ装置等の
薄膜形成装置や、薄膜加工装置，レジスト塗布装置，露
光装置およびエッチング装置等の薄膜パターニング装置
を用いて形成される。In each of the above embodiments, the display device is manufactured using, for example, the following device.
A thin film transistor (TFT) on a glass substrate is formed using a thin film forming apparatus such as a plasma CVD apparatus, a laser annealing apparatus, and a sputtering apparatus, and a thin film patterning apparatus such as a thin film processing apparatus, a resist coating apparatus, an exposure apparatus, and an etching apparatus. You.
【００２９】また、薄膜トランジスタ（ＴＦＴ）のソー
スおよびドレイン領域は、成膜装置あるいはドーピング
装置を用いて形成することができる。このようにして形
成した複数の薄膜トランジスタ（ＴＦＴ）からなる薄膜
トランジスタアレイの上に、発光ダイオードや薄膜ＥＬ
等の発光素子を形成し、自発光型の表示装置を製造する
ことができる。The source and drain regions of a thin film transistor (TFT) can be formed using a film forming device or a doping device. A light emitting diode and a thin film EL are placed on a thin film transistor array composed of a plurality of thin film transistors (TFTs) formed as described above.
And the like, and a self-luminous display device can be manufactured.
【００３０】[0030]
【発明の効果】以上のように本発明によれば、発光素子
の駆動用としてｐ型の多結晶シリコン薄膜トランジスタ
あるいはＣＭＯＳ構成の多結晶シリコン薄膜トランジス
タを用いることにより、発光素子を駆動するために必要
な高い電流供給能力を有する薄膜トランジスタが得ら
れ、ｎ型の低温形成による多結晶シリコン薄膜トランジ
スタを用いた場合に起こる薄膜トランジスタの劣化とい
う状態を無くすことができる。As described above, according to the present invention, by using a p-type polycrystalline silicon thin film transistor or a CMOS polycrystalline silicon thin film transistor for driving the light emitting element, it is necessary to drive the light emitting element. A thin film transistor having a high current supply capability can be obtained, and the state of deterioration of the thin film transistor that occurs when an n-type polycrystalline silicon thin film transistor is formed at a low temperature can be eliminated.
【００３１】そのため、薄膜トランジスタとして、低温
形成による多結晶シリコン薄膜トランジスタを用いて発
光素子を駆動する際にも、連続的に電流を流して使用す
る環境での信頼性を向上し、表示装置としての製品寿命
を伸ばすとともに、安定した画像表示を行うことができ
る。Therefore, even when a light emitting element is driven by using a polycrystalline silicon thin film transistor formed at a low temperature as a thin film transistor, the reliability in an environment in which a current is continuously supplied and used is improved, and the product as a display device is improved. The service life can be extended and stable image display can be performed.
【図１】本発明の実施の形態１の表示装置およびその製
造方法の説明図FIG. 1 is a diagram illustrating a display device and a method for manufacturing the same according to a first embodiment of the present invention.
【図２】本発明の実施の形態２の表示装置およびその製
造方法の説明図FIG. 2 is an explanatory diagram of a display device and a method of manufacturing the same according to a second embodiment of the present invention.
【図３】本発明の実施の形態３の表示装置およびその製
造方法の説明図FIG. 3 is an explanatory diagram of a display device and a method of manufacturing the same according to a third embodiment of the present invention.
１０、１１、１２、１３ ｐ型の薄膜トランジスタ ２０、２１、２２、２３ ｐ型の薄膜トランジスタ ３０、３１、３２、３３ 静電容量 ４０、４１、４２、４３ 発光素子 ５０、５１、５２ ゲートバス配線 ６０、６１、６２ ソースバス配線 ７０、７１ 電源バス配線 ８０、８１ 電源 ９０、９１、９２、９３ 電極 １１０、１１１、１１２、１１３ ｎ型の薄膜トラン
ジスタ １２０、１２１、１２２、１２３ ｐ型の薄膜トラン
ジスタ １３０、１３１、１３２、１３３ 静電容量 １４０、１４１、１４２、１４３ 発光素子 １５０、１５１、１５２ ゲートバス配線 １６０、１６１、１６２ ソースバス配線 １７０、１７１ 電源バス配線 １８０、１８１ 電源 １９０、１９１、１９２、１９３ 電極 ２１１ ｎ型の薄膜トランジスタ ２２１ トランスファーゲート回路 ２３１ 静電容量 ２４１ 発光素子 ２５１、２５２ ゲートバス配線 ２６１、２６２ ソースバス配線 ２７１ 電源バス配線 ２８１ 電源 ２９１ 電極10, 11, 12, 13 p-type thin film transistor 20, 21, 22, 23 p-type thin film transistor 30, 31, 32, 33 capacitance 40, 41, 42, 43 light emitting element 50, 51, 52 gate bus wiring 60 , 61, 62 Source bus wiring 70, 71 Power bus wiring 80, 81 Power supply 90, 91, 92, 93 Electrode 110, 111, 112, 113 n-type thin film transistor 120, 121, 122, 123 p-type thin film transistor 130, 131 , 132, 133 Capacitance 140, 141, 142, 143 Light emitting element 150, 151, 152 Gate bus wiring 160, 161, 162 Source bus wiring 170, 171 Power bus wiring 180, 181 Power supply 190, 191, 192, 193 Electrode 211 n-type thin film transistor 221 transistor Far gate circuit 231 capacitance 241 light emitting element 251, 252 gate bus line 261 source bus line 271 source bus line 281 power supply 291 electrodes
Claims (10)
画素となる発光素子を電気信号で駆動することにより、
その発光素子により画像表示する表示装置であって、前
記発光素子に対応させて基板上でマトリクス状に配置さ
れ、前記発光素子を選択的に駆動対象とする第１の薄膜
トランジスタと、前記第１の薄膜トランジスタに前記駆
動用の電気信号を印加するために、前記第１の薄膜トラ
ンジスタのゲート電極と電気的に接続されたゲートバス
配線、およびソース電極と電気的に接続されたソースバ
ス配線と、前記第１の薄膜トランジスタのドレイン電極
と電気的に接続されたゲート電極を有するＣＭＯＳ構成
の第２および第３の薄膜トランジスタからなるトランス
ファーゲート回路と、前記トランスファーゲート回路を
構成する第２および第３の薄膜トランジスタのソース電
極と電気的に接続され、電源を供給するための電源バス
配線とを設け、前記発光素子の一方の電極は、前記トラ
ンスファーゲート回路を構成する第２および第３の薄膜
トランジスタのドレイン電極と電気的に接続するととも
に、他方の電極は共通電極とした表示装置。1. A light emitting element which is arranged in a matrix and is a pixel constituting an image is driven by an electric signal,
A display device for displaying an image with the light emitting element, the first thin film transistor being arranged in a matrix on the substrate corresponding to the light emitting element, and selectively driving the light emitting element; A gate bus line electrically connected to a gate electrode of the first thin film transistor, and a source bus line electrically connected to a source electrode, for applying the driving electric signal to the thin film transistor; A transfer gate circuit comprising a second and a third thin film transistor having a CMOS structure having a gate electrode electrically connected to a drain electrode of the first thin film transistor; and a source of the second and third thin film transistors constituting the transfer gate circuit A power bus line for supplying power, which is electrically connected to the electrodes, is provided. One electrode of the light emitting element is configured to drain electrode electrically connected to the second and third thin film transistors forming the transfer gate circuit, a display device and the other electrode as a common electrode.
画素となる発光素子を電気信号で駆動することにより、
その発光素子により画像表示する表示装置の製造方法で
あって、前記発光素子の前記駆動のための薄膜トランジ
スタを、絶縁性基板上にプラズマＣＶＤ法により非晶質
シリコンを形成し、それを結晶化させて多結晶シリコン
とする工程と、ゲート絶縁膜を形成し、ゲート電極を形
成し、前記多結晶シリコンを２種類とし、その第１の多
結晶シリコンの一部領域に第１の不純物元素を少なくと
も一度以上注入する工程と、前記２種類の多結晶シリコ
ンのうちの第２の多結晶シリコンの一部領域に第２の不
純物元素を少なくとも一度以上注入する工程と、層間絶
縁膜を形成する工程と、前記層間絶縁膜の一部領域を除
去して、複数のソース電極およびドレイン電極を形成す
る工程とにより形成し、前記発光素子を、その２端子の
一方の電極が前記複数のドレイン電極の特定のドレイン
電極と電気的に接続されるように形成する工程と、前記
発光素子の他方の電極と電気的に接続される共通電極を
形成する工程とを有する表示装置の製造方法。2. A light-emitting element which is arranged in a matrix and serves as a pixel forming an image is driven by an electric signal,
A method for manufacturing a display device for displaying an image using the light emitting element, wherein the thin film transistor for driving the light emitting element is formed by forming amorphous silicon on an insulating substrate by a plasma CVD method and crystallizing the amorphous silicon. Forming a gate insulating film, forming a gate electrode, using two types of polycrystalline silicon, and at least a first impurity element in a partial region of the first polycrystalline silicon. Implanting the second impurity element at least once into a partial region of the second polycrystalline silicon of the two types of polycrystalline silicon, and forming an interlayer insulating film; Forming a plurality of source electrodes and drain electrodes by removing a partial region of the interlayer insulating film. A method of manufacturing a display device, comprising: forming a plurality of drain electrodes so as to be electrically connected to a specific drain electrode; and forming a common electrode electrically connected to the other electrode of the light emitting element. Method.
画素となる発光素子を電気信号で駆動することにより、
その発光素子により画像表示する表示装置であって、前
記発光素子に対応させて基板上でマトリクス状に配置さ
れ、前記発光素子を選択的に駆動対象とする第１のｐ型
の薄膜トランジスタと、前記第１のｐ型の薄膜トランジ
スタに前記駆動用の電気信号を印加するために、前記第
１のｐ型の薄膜トランジスタのゲート電極と電気的に接
続されたゲートバス配線、およびソース電極と電気的に
接続されたソースバス配線と、前記第１のｐ型の薄膜ト
ランジスタのドレイン電極と電気的に接続されたゲート
電極を有する第２のｐ型の薄膜トランジスタと、前記第
２のｐ型の薄膜トランジスタのソース電極と電気的に接
続され、電源を供給するための電源バス配線とを設け、
前記発光素子の一方の電極は、前記第２のｐ型の薄膜ト
ランジスタのドレイン電極と電気的に接続するととも
に、他方の電極は共通電極とした表示装置。3. A light emitting element which is arranged in a matrix and is a pixel constituting an image is driven by an electric signal,
A display device for displaying an image by using the light emitting element, a first p-type thin film transistor which is arranged in a matrix on the substrate corresponding to the light emitting element and selectively drives the light emitting element; A gate bus line electrically connected to a gate electrode of the first p-type thin film transistor; and an electric connection to a source electrode for applying the driving electric signal to the first p-type thin film transistor. A source bus line, a second p-type thin film transistor having a gate electrode electrically connected to a drain electrode of the first p-type thin film transistor, and a source electrode of the second p-type thin film transistor. Power supply bus wiring for supplying power, which is electrically connected,
A display device in which one electrode of the light-emitting element is electrically connected to a drain electrode of the second p-type thin film transistor and the other electrode is a common electrode.
画素となる発光素子を電気信号で駆動することにより、
その発光素子により画像表示する表示装置の製造方法で
あって、前記発光素子の前記駆動のための薄膜トランジ
スタを、絶縁性基板上にプラズマＣＶＤ法により非晶質
シリコンを形成し、それを結晶化させて多結晶シリコン
とする工程と、ゲート絶縁膜を形成し、ゲート電極を形
成し、前記多結晶シリコンの一部領域にｐ型半導体とな
る不純物元素を少なくとも一度以上注入する工程と、層
間絶縁膜を形成する工程と、前記層間絶縁膜の一部領域
を除去して、複数のソース電極およびドレイン電極を形
成する工程とにより形成し、前記発光素子を、その２端
子の一方の電極が前記複数のドレイン電極の特定のドレ
イン電極と電気的に接続されるように形成する工程と、
前記発光素子の他方の電極と電気的に接続される共通電
極を形成する工程とを有する表示装置の製造方法。4. A light emitting element which is arranged in a matrix and is a pixel constituting an image is driven by an electric signal,
A method for manufacturing a display device for displaying an image using the light emitting element, wherein the thin film transistor for driving the light emitting element is formed by forming amorphous silicon on an insulating substrate by a plasma CVD method and crystallizing the amorphous silicon. Forming a gate insulating film, forming a gate electrode, and injecting at least once an impurity element to be a p-type semiconductor into a partial region of the polycrystalline silicon; Forming a plurality of source and drain electrodes by removing a partial region of the interlayer insulating film, and forming the light emitting element such that one of two terminals thereof has the plurality of electrodes. Forming a drain electrode of a specific drain electrode to be electrically connected,
Forming a common electrode electrically connected to the other electrode of the light emitting element.
画素となる発光素子を電気信号で駆動することにより、
その発光素子により画像表示する表示装置であって、前
記発光素子に対応させて基板上でマトリクス状に配置さ
れ、前記発光素子を選択的に駆動対象とする第１の薄膜
トランジスタと、前記第１の薄膜トランジスタに前記駆
動用の電気信号を印加するために、前記第１の薄膜トラ
ンジスタのゲート電極と電気的に接続されたゲートバス
配線、およびソース電極と電気的に接続されたソースバ
ス配線と、前記第１の薄膜トランジスタのドレイン電極
と電気的に接続されたゲート電極を有するＣＭＯＳ構成
の第２および第３の薄膜トランジスタからなるトランス
ファーゲート回路と、前記トランスファーゲート回路を
構成する第２および第３の薄膜トランジスタのソース電
極と電気的に接続され、電源を供給するための電源バス
配線と、前記駆動のために前記画像の表示領域外に形成
されたＣＭＯＳ構成の駆動回路とを設け、前記発光素子
の一方の電極は、前記トランスファーゲート回路を構成
する第２および第３の薄膜トランジスタのドレイン電極
と電気的に接続するとともに、他方の電極は共通電極と
した表示装置。5. A light emitting element which is arranged in a matrix and is a pixel constituting an image is driven by an electric signal,
A display device for displaying an image with the light emitting element, the first thin film transistor being arranged in a matrix on the substrate corresponding to the light emitting element, and selectively driving the light emitting element; A gate bus line electrically connected to a gate electrode of the first thin film transistor, and a source bus line electrically connected to a source electrode, for applying the driving electric signal to the thin film transistor; A transfer gate circuit comprising a second and a third thin film transistor having a CMOS structure having a gate electrode electrically connected to a drain electrode of the first thin film transistor; and a source of the second and third thin film transistors constituting the transfer gate circuit A power bus line electrically connected to the electrodes for supplying power; A driving circuit having a CMOS structure formed outside the display area of the image, and one electrode of the light emitting element is electrically connected to the drain electrodes of the second and third thin film transistors forming the transfer gate circuit. And the other electrode is a common electrode.
画素となる発光素子を電気信号で駆動することにより、
その発光素子により画像表示する表示装置であって、前
記発光素子に対応させて基板上でマトリクス状に配置さ
れ、前記発光素子を選択的に駆動対象とする第１のｐ型
の薄膜トランジスタと、前記第１のｐ型の薄膜トランジ
スタに前記駆動用の電気信号を印加するために、前記第
１のｐ型の薄膜トランジスタのゲート電極と電気的に接
続されたゲートバス配線、およびソース電極と電気的に
接続されたソースバス配線と、前記第１のｐ型の薄膜ト
ランジスタのドレイン電極と電気的に接続されたゲート
電極を有する第２のｐ型の薄膜トランジスタと、前記第
２のｐ型の薄膜トランジスタのソース電極と電気的に接
続され、電源を供給するための電源バス配線と、前記駆
動のために前記画像の表示領域外に形成されたＣＭＯＳ
構成の駆動回路とを設け、前記発光素子の一方の電極
は、前記第２のｐ型の薄膜トランジスタのドレイン電極
と電気的に接続するとともに、他方の電極は共通電極と
した表示装置。6. A light emitting element which is arranged in a matrix and is a pixel constituting an image is driven by an electric signal,
A display device for displaying an image by using the light emitting element, a first p-type thin film transistor which is arranged in a matrix on the substrate corresponding to the light emitting element and selectively drives the light emitting element; A gate bus line electrically connected to a gate electrode of the first p-type thin film transistor; and an electric connection to a source electrode for applying the driving electric signal to the first p-type thin film transistor. A source bus line, a second p-type thin film transistor having a gate electrode electrically connected to a drain electrode of the first p-type thin film transistor, and a source electrode of the second p-type thin film transistor. A power bus line electrically connected to supply power, and a CMOS formed outside the display area of the image for driving.
A display device, comprising: a driving circuit having a structure in which one electrode of the light-emitting element is electrically connected to a drain electrode of the second p-type thin film transistor and the other electrode is a common electrode.
画素となる発光素子を電気信号で駆動することにより、
その発光素子により画像表示する表示装置であって、前
記発光素子に対応させて基板上でマトリクス状に配置さ
れ、前記発光素子を選択的に駆動対象とするｎ型の薄膜
トランジスタと、前記ｎ型の薄膜トランジスタに前記駆
動用の電気信号を印加するために、前記ｎ型の薄膜トラ
ンジスタのゲート電極と電気的に接続されたゲートバス
配線、およびソース電極と電気的に接続されたソースバ
ス配線と、前記ｎ型の薄膜トランジスタのドレイン電極
と電気的に接続されたゲート電極を有するｐ型の薄膜ト
ランジスタと、前記ｐ型の薄膜トランジスタのソース電
極と電気的に接続され、電源を供給するための電源バス
配線とを設け、前記発光素子の一方の電極は、前記ｐ型
の薄膜トランジスタのドレイン電極と電気的に接続する
とともに、他方の電極は共通電極とした表示装置。7. A light-emitting element which is arranged in a matrix and serves as a pixel forming an image is driven by an electric signal,
A display device for displaying an image using the light-emitting element, wherein the n-type thin film transistor is arranged in a matrix on the substrate corresponding to the light-emitting element, and selectively drives the light-emitting element. A gate bus line electrically connected to a gate electrode of the n-type thin film transistor, and a source bus line electrically connected to a source electrode for applying the driving electric signal to the thin film transistor; A p-type thin film transistor having a gate electrode electrically connected to a drain electrode of the p-type thin film transistor; and a power supply bus line electrically connected to a source electrode of the p-type thin film transistor for supplying power. One electrode of the light emitting element is electrically connected to the drain electrode of the p-type thin film transistor, and the other electrode is Display electrode has a common electrode.
は固相成長を用いて行うことを特徴とする請求項２また
は請求項４に記載の表示装置の製造方法。8. The method for manufacturing a display device according to claim 2, wherein the crystallization is performed by using laser annealing or solid phase growth.
はＥＬ素子を用いることを特徴とする請求項１または請
求項３または請求項５から請求項７に記載の表示装置。9. The display device according to claim 1, wherein a light emitting diode or an EL element is used as the light emitting element.
いはＥＬ素子を用いで製造することを特徴とする請求項
２または請求項４に記載の表示装置の製造方法。10. The method according to claim 2, wherein the light emitting device is manufactured using a light emitting diode or an EL device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10024974A JPH11223831A (en) | 1998-02-06 | 1998-02-06 | Display and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10024974A JPH11223831A (en) | 1998-02-06 | 1998-02-06 | Display and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11223831A true JPH11223831A (en) | 1999-08-17 |
Family
ID=12152955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10024974A Pending JPH11223831A (en) | 1998-02-06 | 1998-02-06 | Display and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11223831A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100359691C (en) * | 2000-03-27 | 2008-01-02 | 株式会社半导体能源研究所 | Photoelectric device |
| EP2372684A3 (en) * | 2000-04-27 | 2011-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP2018077527A (en) * | 2000-05-12 | 2018-05-17 | 株式会社半導体エネルギー研究所 | Display divice |
| US10354589B2 (en) | 2000-05-12 | 2019-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
-
1998
- 1998-02-06 JP JP10024974A patent/JPH11223831A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100359691C (en) * | 2000-03-27 | 2008-01-02 | 株式会社半导体能源研究所 | Photoelectric device |
| EP2372684A3 (en) * | 2000-04-27 | 2011-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP2018077527A (en) * | 2000-05-12 | 2018-05-17 | 株式会社半導体エネルギー研究所 | Display divice |
| US10354589B2 (en) | 2000-05-12 | 2019-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10867557B2 (en) | 2000-05-12 | 2020-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4893707B2 (en) | Light emitting device and driving method thereof | |
| JP4990538B2 (en) | Display device and driving method thereof | |
| US20080136751A1 (en) | Organic Light Emitting Diode Display on a Flexible Substrate | |
| US10068529B2 (en) | Active matrix OLED display with normally-on thin-film transistors | |
| US8227808B2 (en) | Method for manufacturing thin film transistor (TFT) and OLED display having TFTS manufactured by the same | |
| JP2003223120A (en) | Semiconductor display device | |
| CN102473737A (en) | Light-emitting display device and manufacturing method for same | |
| WO2002025366A2 (en) | Cdse-based active matrix flat panel displays | |
| KR100672628B1 (en) | Active Matrix Organic Electroluminescence Display Device | |
| JPH11223831A (en) | Display and its manufacture | |
| JP2005159300A (en) | Manufacturing method of diode-connected transistor, and image display device using the same | |
| JP2010160200A (en) | Display device and method for controlling the same | |
| JP2003241688A (en) | Display | |
| KR100730482B1 (en) | Organic electroluminescent display and method for forming same | |
| US7749777B2 (en) | Method of applying electrical stress to low-temperature poly-crystalline thin film transistor | |
| KR100543011B1 (en) | TFT and OLED using the TFT | |
| KR20040078560A (en) | Electro luminescence display device | |
| JP2004341200A (en) | Active matrix type display device | |
| JP3951968B2 (en) | Light emitting device and manufacturing method thereof | |
| JP4192690B2 (en) | Luminescent display device | |
| JP4311455B2 (en) | Light emitting device | |
| KR100637430B1 (en) | Flat panel display using polysilicon thin film transistor and fabrication method thereof | |
| JP2004054260A (en) | Light emission display device and its manufacturing method | |
| JP2004047494A (en) | Light emitting display device | |
| JP2002341833A (en) | Planar display device |