JP2004047494A

JP2004047494A - Light emitting display device

Info

Publication number: JP2004047494A
Application number: JP2003374390A
Authority: JP
Inventors: Mutsumi Kimura; 木村　睦; Tomoyuki Ito; 伊藤　友幸
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1997-02-17
Filing date: 2003-11-04
Publication date: 2004-02-12

Abstract

<P>PROBLEM TO BE SOLVED: To suppress the detoriolation of a light emitting element over time by forming the light emitting element by means of ink jet printing on a pixel electrode in which each pixels are isolated. <P>SOLUTION: In the light emitting display device, the pixel electrode is formed in the upper part of a thin film transistor. The light emitting element is formed by means of ink jet printing on the pixel electrode in which each pixels are isolated. <P>COPYRIGHT: (C)2004,JPO

Description

　本発明は、有機エレクトロルミネッセンス（以下、ＥＬという）素子等の発光素子を備えた発光装置及びその製造方法に関する。 The present invention relates to a light-emitting device provided with a light-emitting element such as an organic electroluminescence (hereinafter, referred to as EL) element and a method for manufacturing the same.

　本願発明の発明者は、薄膜トランジスタ駆動有機EL表示素子について精査した。その結果次のことがわかった。発明 The inventor of the present invention scrutinized a thin film transistor driven organic EL display element. As a result, the following was found.

　（１）薄膜トランジスタ駆動有機EL表示素子においては、有機EL表示素子が直流電流素子であるため、これを制御するために直列に挿入される薄膜トランジスタにも直流電流が流れる。 (1) In a thin film transistor driven organic EL display element, since the organic EL display element is a DC current element, a DC current also flows through a thin film transistor inserted in series for controlling the organic EL display element.

　（２）薄膜トランジスタは、nチャネル型とpチャネル型に分類される。nチャネル型とpチャネル型とは、経時劣化の様相が極めて異なる。 (2) Thin film transistors are classified into an n-channel type and a p-channel type. The n-channel type and the p-channel type have very different aspects of deterioration over time.

　そこで、本発明の目的は、薄膜トランジスタにより駆動される電流発光素子において、薄膜トランジスタの経時劣化を抑制することである。 Therefore, an object of the present invention is to suppress the deterioration of a thin film transistor over time in a current light emitting device driven by the thin film transistor.

　本発明の発光表示装置は、薄膜トランジスタによって流れる電流が制御される発光素子を備える発光表示装置であって、前記薄膜トランジスタの上方に前記画素電極が形成され、前記発光素子は、レジストを用いて各画素間分離された前記画素電極上に、インクジェットプリンティング法によって形成されることを特徴とする。 The light-emitting display device of the present invention is a light-emitting display device including a light-emitting element in which a current flowing through a thin-film transistor is controlled, wherein the pixel electrode is formed above the thin-film transistor, and the light-emitting element uses a resist for each pixel. The pixel electrodes are formed on the separated pixel electrodes by an inkjet printing method.

　前記薄膜トランジスタはｐチャネル型であることを特徴とする。 The thin film transistor is a p-channel type.

　前記画素間分離がレジストを用いてなされることを特徴とする。 (4) The pixel separation is performed by using a resist.

　前記発光素子は、インクジェットプリンティング法により形成されるＥＬ層と、正孔注入層とを含むことを特徴とする。 (4) The light emitting device includes an EL layer formed by an inkjet printing method and a hole injection layer.

　前記レジストは、前記薄膜トランジスタの上方に形成されることを特徴とする。レジスト The resist is formed above the thin film transistor.

（有機ＥＬ表示素子の全体構造）
　以下、本発明の好ましい実施の形態を、図面に基づいて説明する。
図１に示されるように、基板１上の中央部分が表示部とされている。透明基板１の外周部のうち、図面に向かって上側には、データ線１１２に対して画像信号を出力するデータ側駆動回路３が構成され、図面に向かって左側には、走査線１１１に対して走査信号を出力する走査側駆動回路４が構成されている。これらの駆動回路３、４ではＮ型の薄膜トランジスタとＰ型の薄膜トランジスタとによって相補型ＴＦＴが構成され、この相補型薄膜トランジスタは、シフトレスジスタ回路、レベルシフタ回路、アナログスイッチ回路などが構成されている。 (Overall structure of organic EL display element)
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
As shown in FIG. 1, a central portion on the substrate 1 is a display unit. A data-side driving circuit 3 that outputs an image signal to the data line 112 is formed on the upper side of the outer peripheral portion of the transparent substrate 1 as viewed in the drawing, and a scanning line 111 is formed on the left side as viewed in the drawing. A scanning side driving circuit 4 that outputs a scanning signal is configured. In these driving circuits 3 and 4, an N-type thin film transistor and a P-type thin film transistor constitute a complementary TFT, and the complementary thin film transistor constitutes a shift register circuit, a level shifter circuit, an analog switch circuit and the like.

　透明基板１上に、複数の走査線１１１と該走査線１１１の延設方向に対して交差する方向に延設された複数のデータ線１１２とが構成され、これらのデータ線１１２と走査線１１１との交差によりマトリクス状に画素７が構成される。 A plurality of scanning lines 111 and a plurality of data lines 112 extending in a direction intersecting with the extending direction of the scanning lines 111 are formed on the transparent substrate 1. The pixels 7 are configured in a matrix by the intersection with.

　これらの画素７は、走査線１１１を介して走査信号がゲート電極２１（第１のゲート電極）に供給される第１薄膜トランジスタ（以下、スイッチング薄膜トランジスタと称す。）１２１が構成されている。このスイッチング薄膜トランジスタ１２１のソース・ドレイン領域の一方は、データ線１１２に電気的に接続され、他方のソース・ドレイン領域は電位保持１１３に電気的に接続されている。また、走査線１１１に対して共通線１１４が並列配置され、この共通線１１４と電位保持電極１１３との間には保持容量１２３が形成されている。共通線は定電位に保持されている。従って、走査信号によって選択されてスイッチング薄膜トランジスタ１２１がオン状態になると、データ線１１２から画像信号がスイッチング薄膜トランジスタを介して保持容量１２３に書き込まれる。 These pixels 7 are configured with a first thin film transistor (hereinafter, referred to as a switching thin film transistor) 121 to which a scanning signal is supplied to the gate electrode 21 (first gate electrode) via the scanning line 111. One of the source / drain regions of the switching thin film transistor 121 is electrically connected to the data line 112, and the other source / drain region is electrically connected to the potential holding 113. Further, a common line 114 is arranged in parallel with the scanning line 111, and a storage capacitor 123 is formed between the common line 114 and the potential holding electrode 113. The common line is kept at a constant potential. Therefore, when the switching thin film transistor 121 is turned on by being selected by the scanning signal, an image signal is written from the data line 112 to the storage capacitor 123 via the switching thin film transistor.

　電位保持電極１１３には第２薄膜トランジスタ（以下、カレント薄膜トランジスタと称す。）１２２のゲート電極が電気的に接続し、このカレント薄膜トランジスタ１２２のソース・ドレイン領域の一方は、共通線１１４に電気的に接続する一方、他方のソース・ドレイン領域は発光素子１３１の一方の電極１１５に電気的に接続している。カレント薄膜トランジスタ１２２がオン状態になった時に、カレント薄膜トランジスタ１２２を介して共通線１１４の電流が有機ＥＬ表示素子等の発光素子１３１に流れ、この発光素子１３１が発光される。尚、本構成では、保持容量の一方の電極は共通線１１４に接続されているが、共通線１１４に接続せずに、別に容量線を設けて容量線に接続されるように構成してもよい。
さらに、保持容量の一方の電極を隣接するゲート線に接続するように構成してもよい。 A gate electrode of a second thin film transistor (hereinafter, referred to as a current thin film transistor) 122 is electrically connected to the potential holding electrode 113, and one of a source / drain region of the current thin film transistor 122 is electrically connected to a common line 114. On the other hand, the other source / drain region is electrically connected to one electrode 115 of the light emitting element 131. When the current thin film transistor 122 is turned on, the current of the common line 114 flows through the current thin film transistor 122 to the light emitting element 131 such as an organic EL display element, and the light emitting element 131 emits light. In this configuration, one electrode of the storage capacitor is connected to the common line 114. However, the storage capacitor may be connected to the common line 114 without being connected to the common line 114. Good.
Further, one electrode of the storage capacitor may be connected to an adjacent gate line.

（実施例１）
　図１は、本発明の実施例１に係る薄膜トランジスタを備えた有機ＥＬ表示素子の等価回路図、図２は、本発明の実施例１に係る薄膜トランジスタを備えた有機ＥＬ表示素子の駆動電圧図、図３は、本発明の実施例１に係るカレント薄膜トランジスタの電流電圧特性図、図４は、本発明の実施例１に係る有機ＥＬ表示素子の電流電圧特性図である。 (Example 1)
FIG. 1 is an equivalent circuit diagram of an organic EL display device including the thin film transistor according to the first embodiment of the present invention. FIG. 2 is a driving voltage diagram of the organic EL display device including the thin film transistor according to the first embodiment of the present invention. FIG. 3 is a current-voltage characteristic diagram of the current thin film transistor according to the first embodiment of the present invention, and FIG. 4 is a current-voltage characteristic diagram of the organic EL display element according to the first embodiment of the present invention.

　図１において、１１１は走査線、１１２はデータ線、１１３は保持電極、１１４は共通線、１１５はＡｌで形成された画素電極、１１６はＩＴＯで形成された対向電極、１２１はスイッチング薄膜トランジスタ、１２２はｎチャネル型カレント薄膜トランジスタ、１２３は保持容量、１３１は給電線１１６から画素電極１１５に向かって流れる電流により発光する有機ＥＬ表示素子（以下、正置有機ＥＬ表示素子と称す。）１３、１４１は有機ＥＬ表示素子の電流の向きである。 In FIG. 1, 111 is a scanning line, 112 is a data line, 113 is a holding electrode, 114 is a common line, 115 is a pixel electrode made of Al, 116 is a counter electrode made of ITO, 121 is a switching thin film transistor, 122 Is an n-channel type current thin film transistor, 123 is a storage capacitor, 131 is an organic EL display element that emits light by current flowing from the power supply line 116 toward the pixel electrode 115 (hereinafter, referred to as a positive organic EL display element) 13, 141. This is the direction of the current of the organic EL display element.

　図２において、２１１は走査電位、２１２は信号電位、２１３は保持電位、２１４は共通電位、２１５は画素電位、２１６は対向電位である。尚、図２には各電位関係を説明するために各電位の一部だけが記載されている。走査線１１１の電位が走査電位２１１、データ線１１２の電位が信号電位２１２、保持電極１１３の電位が保持電位２１３、共通線１１４の電位が共通電位２１４、Ａｌで形成された画素電極１１５の電位が画素電位２１５、ＩＴＯ（ＩｎｄｉｕｍｕＴｉｎＯｘｉｄｅ）で形成された対向電極１１６の電位が対向電位２１６に対応する。尚、図２は、各信号電位を模式的に部分的に記載するものである。 In FIG. 2, reference numeral 211 denotes a scanning potential, 212 denotes a signal potential, 213 denotes a holding potential, 214 denotes a common potential, 215 denotes a pixel potential, and 216 denotes a counter potential. Note that FIG. 2 shows only a part of each potential in order to explain the relationship between the potentials. The potential of the scanning line 111 is the scanning potential 211, the potential of the data line 112 is the signal potential 212, the potential of the holding electrode 113 is the holding potential 213, the potential of the common line 114 is the common potential 214, and the potential of the pixel electrode 115 formed of Al. Corresponds to the pixel potential 215, and the potential of the counter electrode 116 formed of ITO (Indium Tin Oxide) corresponds to the counter potential 216. FIG. 2 schematically and partially shows each signal potential.

　２２１は、画素が表示状態となる期間で、正置有機ＥＬ表示素子１３１に電流が流れて発光し、２２２は、画素が非表示状態となる期間で、正置有機ＥＬ表示素子１３１に電流が流れず発光しない。 Reference numeral 221 denotes a period in which the pixel is in a display state, and a current flows through the organic EL display element 131 to emit light. Reference numeral 222 denotes a period in which the pixel is in a non-display state, in which a current flows through the organic EL display element 131. Does not flow and does not emit light.

　図４おいて、３１は、ドレイン電圧４Ｖのときの、ｎチャネル型カレント薄膜トランジスタ１２２の電流電圧特性、３２はドレイン電圧８Ｖのときの、ｎチャネル型カレント薄膜トランジスタ１２２の電流電圧特性である。どちらのドレイン電圧においても、ゲート電圧が低電圧のとき、ｎチャネル型カレント薄膜トランジスタ１２２はオフ状態となり、小さなドレイン電流が流れ、ソース−ドレイン間抵抗は高抵抗となり、ゲート電圧が高電圧のとき、ｎチャネル型カレント薄膜トランジスタ１２２はオン状態となり、大きなドレイン電流が流れ、ソース−ドレイン間抵抗は低抵抗となることがわかる。 4 In FIG. 4, reference numeral 31 denotes a current-voltage characteristic of the n-channel current thin film transistor 122 when the drain voltage is 4 V, and 32 denotes a current-voltage characteristic of the n-channel current thin film transistor 122 when the drain voltage is 8 V. At either drain voltage, when the gate voltage is low, the n-channel current thin film transistor 122 is turned off, a small drain current flows, the source-drain resistance becomes high, and when the gate voltage is high, It is understood that the n-channel type current thin film transistor 122 is turned on, a large drain current flows, and the resistance between the source and the drain becomes low.

　図５において、４は正置有機ＥＬ表示素子１３１の電流電圧特性である。ここでは、電圧は、画素電位２１５に対する対向電位２１６を表し、電流は、対向電極１１６から画素電極１１５へと流れる電流を表すものとする。正置有機ＥＬ表示素子１３１は、あるしきい値電圧以下では、オフ状態となり、高抵抗で、電流が流れず、発光しない。しきい値電圧以上では、オン状態となり、低抵抗で、電流が流れ、発光する。ここでは、しきい値電圧は、およそ２Ｖである。 In FIG. 5, reference numeral 4 denotes a current-voltage characteristic of the organic EL display element 131. Here, the voltage represents a counter potential 216 with respect to the pixel potential 215, and the current represents a current flowing from the counter electrode 116 to the pixel electrode 115. When the threshold voltage is equal to or lower than a certain threshold voltage, the positive organic EL display element 131 is turned off, has high resistance, does not flow current, and does not emit light. When the voltage is equal to or higher than the threshold voltage, the transistor is turned on, a current flows with low resistance, and light is emitted. Here, the threshold voltage is approximately 2V.

　本実施例の薄膜トランジスタを備えた有機ＥＬ表示素子の動作を、図２、図３、図４および図５を用いて説明する。 {Operation of the organic EL display device including the thin film transistor according to the present embodiment will be described with reference to FIGS. 2, 3, 4 and 5.

　スイッチング薄膜トランジスタ１２１は、走査線１１１の電位により、データ線１１２と保持電極１１３との導通を制御する。すなわち、走査電位２１１により、信号電位２１２と保持電位２１３との導通を制御する。なお、ここでは、スイッチング薄膜トランジスタ１２１は、ｎチャネル薄膜トランジスタであるが、ｐチャネル薄膜トランジスタでもかまわない。 The switching thin film transistor 121 controls conduction between the data line 112 and the holding electrode 113 by the potential of the scanning line 111. That is, conduction between the signal potential 212 and the holding potential 213 is controlled by the scanning potential 211. Here, the switching thin film transistor 121 is an n-channel thin film transistor, but may be a p-channel thin film transistor.

　画素が表示状態となる期間２２１に対しては、信号電位２１２が高電位となり、保持電位２１３にはその高電位が保持される。画素が非表示状態となる期間２２２に対しては、信号電位２１２が低電位となり、保持電位２１３にはその低電位が保持される。 (4) During the period 221 in which the pixel is in the display state, the signal potential 212 becomes high, and the high potential is held in the holding potential 213. During the period 222 in which the pixel is in the non-display state, the signal potential 212 becomes low, and the low potential is held in the holding potential 213.

　ｎチャネル型カレント薄膜トランジスタ１２２は、図３に示す特性をもっており、保持電極１１３の電位により、共通線１１４と画素電極１１５との導通を制御する。すなわち、保持電位２１３により、共通電位２１４と画素電位２２２との導通を制御する。画素が表示状態となる期間２２１に対しては、保持電位２１３は高電位であるため、共通線１１４と画素電極１１５が導通され、画素が非表示状態となる期間２２２に対しては、保持電位２１３は低電位であるため、共通線１１４と画素電極１１５が切断される。 The n-channel current thin film transistor 122 has the characteristics shown in FIG. 3, and controls the conduction between the common line 114 and the pixel electrode 115 by the potential of the holding electrode 113. That is, conduction between the common potential 214 and the pixel potential 222 is controlled by the holding potential 213. The holding potential 213 is at a high potential during the period 221 in which the pixel is in the display state, so that the common line 114 and the pixel electrode 115 are conducted, and the holding potential 213 is in the period 222 in which the pixel is in the non-display state. Since 213 has a low potential, the common line 114 and the pixel electrode 115 are disconnected.

　有機ＥＬ表示素子１３１は、図５に示す特性をもっており、画素が表示状態となる期間２２１に対しては、画素電極１１５と対向電極１１６間に電流が流れ、有機ＥＬ表示素子１３１が発光する。画素が非表示状態となる期間２２２に対しては、電流が流れず、発光しない。 (5) The organic EL display element 131 has the characteristics shown in FIG. 5, and a current flows between the pixel electrode 115 and the counter electrode 116 during the period 221 when the pixel is in the display state, and the organic EL display element 131 emits light. During a period 222 in which the pixel is in a non-display state, no current flows and no light is emitted.

　図６（ａ）は、本発明の実施例に係る薄膜トランジスタ有機ＥＬ表示素子（画素）の断面図、図６（ｂ）は、本発明の実施例に係る薄膜トランジスタ有機ＥＬ表示素子（１画素）の平面図である。図６（ａ）の断面Ａ−Ａ’は、図６（ｂ）の断面Ａ−Ａ’に対応する。 FIG. 6A is a cross-sectional view of a thin film transistor organic EL display element (pixel) according to an embodiment of the present invention, and FIG. 6B is a cross-sectional view of a thin film transistor organic EL display element (one pixel) according to an embodiment of the present invention. It is a top view. Section A-A 'in FIG. 6A corresponds to section A-A' in FIG. 6B.

　図５において、１３２は正孔注入層、１３３は有機ＥＬ層、１５１はレジスト　なお、ここでは、スイッチング薄膜トランジスタ１２１およびｎチャネル型カレント薄膜トランジスタ１２２に関して、薄膜トランジスタ液晶表示素子で用いられている、低温ポリシリコン薄膜トランジスタの構造およびプロセス、すなわち、トップゲート構造および最高温度６００度以下のプロセスを使用したが、他の構造およびプロセスであってもかまわない。 In FIG. 5, 132 is a hole injection layer, 133 is an organic EL layer, 151 is a resist. In this case, the switching thin film transistor 121 and the n-channel type current thin film transistor 122 are used in a thin film transistor liquid crystal display element, Although the structure and process of the thin film transistor, that is, the top gate structure and the process at the maximum temperature of 600 ° C. or less are used, other structures and processes may be used.

　Ａｌで形成された画素電極１１５、ＩＴＯで形成された対向電極１１６、正孔注入層１３２および有機ＥＬ層１３３により、正置有機ＥＬ表示素子１３１が形成されている。この正置有機ＥＬ表示素子１３１では、有機ＥＬ表示素子の電流の向き１４１を、ＩＴＯで形成された対向電極１１６から、Ａｌで形成された画素電極１１５への向きとすることができる。なお、有機ＥＬ表示素子に関して、ここで用いた構造でなくても、有機ＥＬ表示素子の電流の向き１４１を、対向電極から画素電極への向きにできるのであれば、他の構造であってもかまわない。 A positive organic EL display element 131 is formed by the pixel electrode 115 made of Al, the counter electrode 116 made of ITO, the hole injection layer 132, and the organic EL layer 133. In the normal organic EL display element 131, the current direction 141 of the organic EL display element can be set to the direction from the counter electrode 116 formed of ITO to the pixel electrode 115 formed of Al. Note that the organic EL display element is not limited to the structure used here, but may have another structure as long as the current direction 141 of the organic EL display element can be directed from the counter electrode to the pixel electrode. I don't care.

　なお、ここでは、正孔注入層１３２および有機ＥＬ層１３３は、レジスト１５１を各画素間の分離構造として用いた、インクジェットプリンティング法によって形成され、ＩＴＯで形成された対向電極１１６は、スパッタ法により形成されるが、他の方法であってもかまわない。 Here, the hole injection layer 132 and the organic EL layer 133 are formed by an inkjet printing method using a resist 151 as a separation structure between pixels, and the counter electrode 116 formed of ITO is formed by a sputtering method. It is formed, but other methods may be used.

　本実施例では、共通電位２１４が、対向電位２１６よりも、低電位である。かつ、カレント薄膜トランジスタがｎチャネル型カレント薄膜トランジスタ１２２である。 In this embodiment, the common potential 214 is lower than the counter potential 216. The current thin film transistor is the n-channel type current thin film transistor 122.

　画素が表示状態になる期間２２１において、ｎチャネル型カレント薄膜トランジスタ１２２は、オン状態となる。正置有機ＥＬ表示素子１３１を流れる電流、すなわち、ｎチャネル型カレント薄膜トランジスタ１２２のオン電流は、図３に示すように、ゲート電圧に依存する。ここで、ゲート電圧とは、保持電位２１３と、共通電位２１４と画素電位２１５との低い方の電位との、電位差である。本実施例によれば、共通電位２１４が画素電位２１５よりも低電位となるので、ゲート電圧は、保持電位２１３と共通電位２１４との電位差となる。この電位差は、十分大きくとれるので、十分大きなオン電流が得られる。なお、ｎチャネル型カレント薄膜トランジスタ１２２のオン電流は、ドレイン電圧にも依存するが、ここでの結論は変わらない。 (4) In a period 221 in which a pixel is in a display state, the n-channel current thin film transistor 122 is in an on state. The current flowing through the positive organic EL display element 131, that is, the on-current of the n-channel current thin film transistor 122 depends on the gate voltage as shown in FIG. Here, the gate voltage is a potential difference between the holding potential 213 and a lower one of the common potential 214 and the pixel potential 215. According to the present embodiment, since the common potential 214 is lower than the pixel potential 215, the gate voltage is the potential difference between the holding potential 213 and the common potential 214. Since this potential difference can be made sufficiently large, a sufficiently large ON current can be obtained. Note that the on-state current of the n-channel current thin film transistor 122 also depends on the drain voltage, but the conclusion here does not change.

　また、逆に、必要なオン電流を得るために、保持電位２１３をより低電位にすることが可能となり、信号電位２１２の振幅、ひいては、走査電位２１１の振幅を低減することが可能となる。すなわち、スイッチング薄膜トランジスタ１２１や、ｎチャネル型カレント薄膜トランジスタ１２２において、画質の劣化や、動作の異常や、動作可能な周波数の低下を招くことなく、駆動電圧の低減を実現できる。
さらに、本実施例では、表示状態にする画素に対する信号電位２１２は、対向電位２１６と比べて低電位である。 Conversely, in order to obtain a necessary on-current, the holding potential 213 can be made lower, so that the amplitude of the signal potential 212 and, consequently, the amplitude of the scanning potential 211 can be reduced. That is, in the switching thin film transistor 121 and the n-channel current thin film transistor 122, the drive voltage can be reduced without deteriorating image quality, abnormal operation, or lowering the operable frequency.
Further, in this embodiment, the signal potential 212 for the pixel to be displayed is lower than the counter potential 216.

　上記のように、画素が表示状態になる期間２２１において、ｎチャネル型カレント薄膜トランジスタ１２２のオン電流は、保持電位２１３と共通電位２１４との電位差に依存し、保持電位２１３と対向電位２１６との電位差には、直接には依存しない。そこで、ｎチャネル型カレント薄膜トランジスタ１２２において十分大きなオン電流を確保しながら、保持電位２１３、すなわち、表示状態にする画素に対する信号電位２１２を、対向電位２１６よりも低電位にすることが可能となり、ひいては、信号電位２１２の振幅や、走査電位２１１の振幅を低減することが可能となる。すなわち、スイッチング薄膜トランジスタ１２１や、ｎチャネル型カレント薄膜トランジスタ１２２において、画質の劣化や、動作の異常や、動作可能な周波数の低下を招くことなく、駆動電圧の低減を実現できる。 As described above, in the period 221 when the pixel is in the display state, the on-state current of the n-channel current thin film transistor 122 depends on the potential difference between the holding potential 213 and the common potential 214, and the potential difference between the holding potential 213 and the opposite potential 216. Does not depend directly on Therefore, the holding potential 213, that is, the signal potential 212 for the pixel to be in the display state can be made lower than the opposite potential 216 while securing a sufficiently large on-state current in the n-channel type current thin film transistor 122. Thus, the amplitude of the signal potential 212 and the amplitude of the scanning potential 211 can be reduced. That is, in the switching thin film transistor 121 and the n-channel current thin film transistor 122, the drive voltage can be reduced without deteriorating image quality, abnormal operation, or lowering the operable frequency.

　さらに、本実施例では、非表示状態にする画素に対する信号電位２１２は、共通電位２１４と比べて高電位である。画素が非表示状態になる期間２２２において、信号電位２１２を、共通電位２１４と比べて、わずかに高電位とした場合、ｎチャネル型カレント薄膜トランジスタ１２２は、完全にオフ状態とはならない。しかし、ｎチャネル型カレント薄膜トランジスタ１２２のソース−ドレイン間抵抗は、図３に示すように、かなり高抵抗となる。このため、共通電位２１４と対向電位２１６を、ｎチャネル型カレント薄膜トランジスタ１２２の抵抗値と正置有機ＥＬ表示素子１３１の抵抗値で、分割することで決定される、画素電位２１５は、対向電位２１６に近い電位となる。 {Furthermore, in this embodiment, the signal potential 212 for the pixel to be in the non-display state is higher than the common potential 214. When the signal potential 212 is slightly higher than the common potential 214 in the period 222 in which the pixel is in the non-display state, the n-channel current thin film transistor 122 is not completely turned off. However, the resistance between the source and the drain of the n-channel type current thin film transistor 122 becomes considerably high as shown in FIG. For this reason, the pixel potential 215 is determined by dividing the common potential 214 and the counter potential 216 by the resistance of the n-channel type current thin film transistor 122 and the resistance of the positive organic EL display element 131. Potential.

　正置有機ＥＬ表示素子１３１に印加される電圧は、画素電位２１５と対向電位２１６との電位差であるが、図５に示すように、あるしきい値電圧以下では、オフ状態となり、電流が流れず、発光しない。すなわち、正置有機ＥＬ表示素子１３１のしきい値電圧を利用することにより、信号電位２１２が、共通電位２１４と比べて、わずかに高電位であり、ｎチャネル型カレント薄膜トランジスタ１２２が、完全にオフ状態にならなくとも、正値有機ＥＬ表示素子１３１を発光させないことが可能である。 The voltage applied to the positive organic EL display element 131 is a potential difference between the pixel potential 215 and the counter potential 216. As shown in FIG. Does not emit light. That is, by using the threshold voltage of the positive organic EL display element 131, the signal potential 212 is slightly higher than the common potential 214, and the n-channel current thin film transistor 122 is completely turned off. It is possible to prevent the positive value organic EL display element 131 from emitting light even if it does not enter the state.

　ここでは、非表示状態にする画素に対する信号電位２１２を、共通電位２１４と比べて、高電位にすることで、信号電位２１２の振幅、ひいては、走査電位２１１の振幅を低減することが可能となる。すなわち、スイッチング薄膜トランジスタ１２１や、ｎチャネル型カレント薄膜トランジスタ１２２において、画質の劣化や、動作の異常や、動作可能な周波数の低下を招くことなく、駆動電圧の低減を実現できる。 Here, by setting the signal potential 212 for a pixel to be in a non-display state to be higher than the common potential 214, the amplitude of the signal potential 212 and thus the amplitude of the scanning potential 211 can be reduced. . That is, in the switching thin film transistor 121 and the n-channel current thin film transistor 122, the drive voltage can be reduced without deteriorating image quality, abnormal operation, or lowering the operable frequency.

　なお、本実施例の薄膜トランジスタを備えた有機ＥＬ表示素子の動作は、上記のように単純ではなく、より複雑な電圧および電流の関係のもとに動作するが、近似的および定性的には上記の説明が成り立つ。 The operation of the organic EL display device including the thin film transistor of the present embodiment is not simple as described above, but operates under a more complicated relationship between voltage and current, but approximately and qualitatively as described above. Holds.

（実施例２）
　図７は、本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の等価回路図、図７は、本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の駆動電圧図、図８は、本発明の実施例２に係るカレント薄膜トランジスタの電流電圧特性図、図９は、本発明の実施例２に係る有機ＥＬ表示素子の電流電圧特性図である。 (Example 2)
FIG. 7 is an equivalent circuit diagram of an organic EL display device including the thin film transistor according to the second embodiment of the present invention. FIG. 7 is a driving voltage diagram of the organic EL display device including the thin film transistor according to the second embodiment of the present invention. FIG. 8 is a current-voltage characteristic diagram of the current thin film transistor according to the second embodiment of the present invention, and FIG. 9 is a current-voltage characteristic diagram of the organic EL display element according to the second embodiment of the present invention.

　図７において、６１５はＩＴＯで形成された画素電極、６１６はＡｌで形成された対向電極、６２２はｐチャネル型カレント薄膜トランジスタ、６３１は画素電極６１５から共通線６１４に流れる電流により発光する有機ＥＬ表示素子（以下、逆置有機ＥＬ表示素子と称す。）である。６４１は有機ＥＬ表示素子の電流の向きであるが、図１とは方向が逆である。それ以外は、上記の実施例１及び図１と同様である。 In FIG. 7, reference numeral 615 denotes a pixel electrode formed of ITO, 616 denotes a counter electrode formed of Al, 622 denotes a p-channel current thin film transistor, and 631 denotes an organic EL display which emits light by a current flowing from the pixel electrode 615 to the common line 614. Element (hereinafter, referred to as an inverted organic EL display element). Reference numeral 641 denotes the direction of the current of the organic EL display element, which is opposite to that of FIG. Otherwise, the configuration is the same as that of the first embodiment and FIG.

　図８において、各電位のレベルは、図２とは異なっている。それ以外は、図２と同様である。において In FIG. 8, the level of each potential is different from that in FIG. Otherwise, it is the same as FIG.

　図９において、８１は、ドレイン電圧４Ｖのときの、ｐチャネル型カレント薄膜トランジスタ６２２の電流電圧特性、８２はドレイン電圧８Ｖのときの、ｐチャネル型カレント薄膜トランジスタ６２２の電流電圧特性である。 In FIG. 9, reference numeral 81 denotes a current-voltage characteristic of the p-channel current thin film transistor 622 at a drain voltage of 4 V, and reference numeral 82 denotes a current-voltage characteristic of the p-channel current thin film transistor 622 at a drain voltage of 8 V.

　図１０において、９は逆置有機ＥＬ表示素子６３１の電流電圧特性である。本実施例の薄膜トランジスタを備えた有機ＥＬ表示素子の動作は、カレント薄膜トランジスタがｐチャネル型薄膜トランジスタ６２２であることにより、カレント薄膜トランジスタに関連する電位関係が反転していること以外は、実施例１と同様である。 In FIG. 10, reference numeral 9 denotes a current-voltage characteristic of the inverted organic EL display element 631. The operation of the organic EL display device including the thin film transistor of this embodiment is the same as that of the first embodiment except that the potential relation related to the current thin film transistor is inverted because the current thin film transistor is the p-channel thin film transistor 622. It is.

　図１１（ａ）は、本発明の実施例に係る薄膜トランジスタを備えた有機ＥＬ表示素子（１画素）の断面図、図１１（ｂ）は、本発明の実施例２に係る薄膜トランジスタ有機ＥＬ表示素子（１画素）の平面図である。図１１（ａ）の断面Ａ−Ａ’は、図１０（ｂ）の断面Ａ−Ａ’に対応する。 FIG. 11A is a cross-sectional view of an organic EL display element (one pixel) including a thin film transistor according to an embodiment of the present invention, and FIG. 11B is a thin film transistor organic EL display element according to Embodiment 2 of the present invention. It is a top view of (one pixel). The cross section A-A 'in FIG. 11A corresponds to the cross section A-A' in FIG.

　図１０において、６３２は正孔注入層、６３３は有機ＥＬ層である。それ以外は、図５と同様である。ＩＴＯで形成された画素電極６１５、Ａｌで形成された対向電極６１６、正孔注入層６３２および有機ＥＬ層６３３により、逆置有機ＥＬ表示素子６３１が形成されている。この逆置有機ＥＬ表示素子６３１では、有機ＥＬ表示素子の電流の向き６４１を、ＩＴＯで形成された画素電極６１５から、Ａｌで形成された対向電極６１６への向きとすることができる。において In FIG. 10, 632 is a hole injection layer, and 633 is an organic EL layer. Otherwise, it is the same as FIG. An inverted organic EL display element 631 is formed by the pixel electrode 615 formed of ITO, the counter electrode 616 formed of Al, the hole injection layer 632, and the organic EL layer 633. In the inverted organic EL display element 631, the current direction 641 of the organic EL display element can be set to the direction from the pixel electrode 615 formed of ITO to the counter electrode 616 formed of Al.

　本実施例では、共通電位７１４が、対向電位７１６よりも、高電位である。かつ、カレント薄膜トランシスタがｐチャネル型カレント薄膜トランジスタ６２２である。では In this embodiment, the common potential 714 is higher than the counter potential 716. The current thin film transistor is a p-channel type current thin film transistor 622.

　さらに、本実施例では、表示状態にする画素に対する信号電位７１２は、対向電位７１６と比べて、高電位である。
さらに、本実施例では、非表示状態にする画素に対する信号電位７１２は、共通電位７１４と比べて、低電位である。 Further, in this embodiment, the signal potential 712 for the pixel to be in the display state is higher than the counter potential 716.
Further, in this embodiment, the signal potential 712 for the pixel to be in the non-display state is lower than the common potential 714.

　本実施例の薄膜トランジスタ有機ＥＬ表示素子のすべての効果も、カレント薄膜トランジスタがｐチャネル型薄膜トランジスタ６２２であることにより、カレント薄膜トランジスタに関連する電位関係が反転していること以外は、カレント薄膜トランジスタに関連する電位関係が反転していること以外は、実施例１と同様である。 All the effects of the thin film transistor organic EL display element of this embodiment are also the same as those of the potential related to the current thin film transistor except that the potential relationship related to the current thin film transistor is inverted because the current thin film transistor is the p-channel thin film transistor 622. It is the same as the first embodiment except that the relationship is reversed.

　本実施例では、カレント薄膜トランジスタ１２２は、ｐチャネル型薄膜トランジスタである。この構成により、カレント薄膜トランジスタ１２２の経時劣化を、著しく低減することが可能となる。また、ｐチャネル型のポリシリコン薄膜トランジスタで構成することにより、カレント薄膜トランジスタ１２２の経時劣化をさらに低減することが可能となる。 In this embodiment, the current thin film transistor 122 is a p-channel thin film transistor. With this configuration, the deterioration with time of the current thin film transistor 122 can be significantly reduced. Further, by using a p-channel type polysilicon thin film transistor, it is possible to further reduce the deterioration with time of the current thin film transistor 122.

　図１４は上述の本発明の実施例に係る薄膜トランジスタを備えた電流駆動型発光表示装置の製造工程図である。まず、図１４（ａ）に示されるように、基板１上にアモルファスシリコン層２００〜６００オングストロームを基板全面に形成し、レーザー等のアニールを施すことによりアモルファスシリコンを多結晶化して、多結晶シリコン層を形成する。　その後、多結晶シリコン層をパターニングして、スイッチング薄膜トランジスタ１２１のソース・ドレイン・チャネル領域となるシリコン薄膜４２１と、蓄積容量１２３の第１電極４２３と、カレント薄膜トランジスタ１２２のソース・ドレイン・チャネル領域となるシリコン薄膜４２２を形成する。 FIG. 14 is a manufacturing process diagram of a current-driven light-emitting display device including the thin film transistor according to the embodiment of the present invention. First, as shown in FIG. 14A, an amorphous silicon layer of 200 to 600 Å is formed on the entire surface of a substrate 1, and the amorphous silicon is polycrystallized by annealing with a laser or the like. Form a layer. Thereafter, the polycrystalline silicon layer is patterned to become a silicon thin film 421 serving as a source / drain / channel region of the switching thin film transistor 121, a first electrode 423 of the storage capacitor 123, and a source / drain / channel region of the current thin film transistor 122. A silicon thin film 422 is formed.

　次に、シリコン薄膜４２１、４２２と第１電極４２３の上にゲート絶縁膜となる絶縁膜４２４を形成する。次に、第１電極４２３にリン（Ｐ）イオンを選択的に打ち込み、低抵抗化する。次に、図１４（ｂ）に示されるように、シリコン薄膜４２１と４２２の上にゲート絶縁膜を介してＴａＮ層からなるゲート電極１１１と１１１’を形成する。 Next, an insulating film 424 serving as a gate insulating film is formed over the silicon thin films 421 and 422 and the first electrode 423. Next, phosphorus (P) ions are selectively implanted into the first electrode 423 to reduce the resistance. Next, as shown in FIG. 14B, gate electrodes 111 and 111 'made of a TaN layer are formed on the silicon thin films 421 and 422 via a gate insulating film.

　次に、レジストマスク４２をカレント薄膜トランジスタとなるシリコン層４２２の上に形成して、ゲート電極をマスクとしてセルフアラインでリン（Ｐ）をイオン打ち込みしてシリコン層４２１にｎ型のソース・ドレイン領域を形成する。
次に、図１４（ｃ）に示されるように、第１シリコン層４２１及び第１電極上にレジストマスク４１２’を形成して、シリコン層４２２にゲート電極１１１’をマスクとしてセルフアラインでボロン（Ｂ）をイオン打ち込みしてシリコン層４２２にｐ型のソース・ドレイン領域を形成する。このように、ｎチャネル型不純物ドープ４１１により、スイッチング薄膜トランジスタ１２１が形成される。このとき、カレント薄膜トランジスタ１２２は、レジストマスク４２に保護されて、ｎチャネル型不純物ドープ４１１は行われない。次に、ｐチャネル型不純物ドープ４１２により、カレント薄膜トランジスタ１２２が形成されるのである。 Next, a resist mask 42 is formed on the silicon layer 422 to be a current thin film transistor, and phosphorus (P) is ion-implanted by self-alignment using the gate electrode as a mask to form n-type source / drain regions in the silicon layer 421. Form.
Next, as shown in FIG. 14 (c), a resist mask 412 'is formed on the first silicon layer 421 and the first electrode, and the silicon (422) is self-aligned with boron ( B) is ion-implanted to form p-type source / drain regions in the silicon layer 422. As described above, the switching thin film transistor 121 is formed by the n-channel impurity doping 411. At this time, the current thin film transistor 122 is protected by the resist mask 42 and the n-channel impurity doping 411 is not performed. Next, the current thin film transistor 122 is formed by the p-channel type impurity doping 412.

　また、図示しないが、スイッチングトランジスタ１２１を駆動する駆動回路部のシフトレジスタ、サンプルホールド回路等を構成する薄膜トランジスタを同一基板に形成する場合も上記の工程と同一のプロセスで同時に形成することが可能である。尚、蓄積容量の第２電極４２５は、ゲート電極１１１及び１１１’と同時に同一材料で形成してもよいし、別の材料で形成してもよい。次に、図１４（ｄ）に示されるように、層間絶縁膜４３を形成した後、コンタクトホールを形成した後、アルミニウムやＩＴＯからなる電極層４２６、４２７、４２８及び４２９を形成する。 Although not shown, a thin film transistor that forms a shift register, a sample and hold circuit, and the like of a driver circuit portion for driving the switching transistor 121 can be formed simultaneously on the same substrate by the same process as the above process. is there. The second electrode 425 of the storage capacitor may be formed of the same material at the same time as the gate electrodes 111 and 111 ', or may be formed of another material. Next, as shown in FIG. 14D, after forming an interlayer insulating film 43, forming a contact hole, electrode layers 426, 427, 428 and 429 made of aluminum or ITO are formed.

　次に、層間絶縁膜４４を形成して平坦化した後、コンタクトホールを形成して、カレント薄膜トランジスタの一方の電極の接続されるようにＩＴＯ４５を１０００〜２０００オングストローム、好ましくは約１６００オングストローム形成する。次に、各画素領域に対して、２．０μｍ以上のバンク層４６、４７を区画形成する。次に、バンク層４６、４７で囲われた領域に、インクジェット方式等により有機ＥＬ層４８を形成する。有機ＥＬ４８を形成した後に、有機ＥＬ層４８上に６０００〜８０００オングストロームからなるアルミニウムリチウムを対向電極４９として形成する。有機ＥＬ４８と対向電極４９の間に図５に示されるように正孔注入層を設けてもよい。 Next, after the interlayer insulating film 44 is formed and planarized, a contact hole is formed, and the ITO 45 is formed to have a thickness of 1000 to 2000 Å, preferably about 1600 Å so as to be connected to one electrode of the current thin film transistor. Next, bank layers 46 and 47 each having a size of 2.0 μm or more are formed for each pixel region. Next, an organic EL layer 48 is formed in a region surrounded by the bank layers 46 and 47 by an inkjet method or the like. After forming the organic EL 48, aluminum lithium of 6000 to 8000 Å is formed as a counter electrode 49 on the organic EL layer 48. A hole injection layer may be provided between the organic EL 48 and the counter electrode 49 as shown in FIG.

　上述の工程により、高性能な薄膜トランジスタ駆動の有機ＥＬ表示素子を形成することが可能となる。また、ポリシリコンはアモルファルシリコンに比べてキャリアの移動度が格段に大きいので高速動作が可能である。特に、本実施例では、ｐ型のカレント薄膜トランジスタ１２２とｎ型のスイッチング薄膜トランジスタ１２１を形成する際に、駆動回路のシフトレジスタ、サンプルホールド回路等を構成する相補型薄膜トランジスタのｐ型及びｎ型の薄膜トランジスタを上記の実施例を用いて同時に形成することが可能である。この構成によれば、カレント薄膜トランジスタ１２２の経時劣化を低減する構成を得ることが、製造過程の増加なしに実現できる。により Through the above steps, a high-performance thin film transistor driven organic EL display element can be formed. In addition, polysilicon has much higher carrier mobility than amorphous silicon, so that high-speed operation is possible. In particular, in this embodiment, when forming the p-type current thin film transistor 122 and the n-type switching thin film transistor 121, the p-type and n-type thin film transistors of the complementary type thin film transistors constituting the shift register of the driving circuit, the sample-and-hold circuit, etc. Can be simultaneously formed using the above-described embodiment. According to this configuration, it is possible to obtain a configuration that reduces the deterioration with time of the current thin film transistor 122 without increasing the number of manufacturing processes.

　上述のように実施例１ではカレント薄膜トランジスタをｎチャネル型で、実施例２ではカレント薄膜トランジスタをｐチャネル型の構成について記載したが、ここで、ｐチャネル型とｎチャネル型の薄膜トランジスタの経時劣化について検討する。 As described above, in the first embodiment, the n-channel current thin film transistor is used, and in the second embodiment, the p-channel current thin film transistor is described. Here, the deterioration with time of the p-channel and n-channel thin film transistors will be discussed. I do.

　図１２および図１３は、同等の電圧印加条件に対する、ｎチャネル型およびｐチャネル型薄膜トランジスタ、特にポリシリコン薄膜トランジスタの経時劣化を示す図である。図１２の５１１、５１２は電圧印加前のＶｄ＝４Ｖ、Ｖｄ＝８Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性を示す。また、５２１、５２２はＶｇ＝０Ｖ、Ｖｄ＝１５Ｖ、１０００秒程度の電圧印加後のＶｄ＝４Ｖ、Ｖｄ＝８Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性を示す。 FIGS. 12 and 13 are diagrams showing the deterioration over time of n-channel and p-channel thin film transistors, particularly polysilicon thin film transistors, under the same voltage application conditions. Reference numerals 511 and 512 in FIG. 12 indicate transfer characteristics of the n-channel thin film transistor at Vd = 4 V and Vd = 8 V before voltage application. Reference numerals 521 and 522 denote transfer characteristics of the n-channel thin film transistor at Vd = 0 V, Vd = 15 V, and Vd = 4 V and Vd = 8 V after application of a voltage of about 1000 seconds.

　図１３の８１１、８１２は電圧印加前のＶｄ＝４Ｖ、Ｖｄ＝８Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性を示す。また、８２１、８２２はＶｇ＝０Ｖ、Ｖｄ＝１５Ｖ、１０００秒程度の電圧印加後のＶｄ＝４Ｖ、Ｖｄ＝８Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性を示す。明らかに、ｐチャネル型薄膜トランジスタの方が、オン電流の減少およびオフ電流の増加が、小さいことがわかる。 {Circle around (8)} 811 and 812 in FIG. 13 show transfer characteristics of the p-channel thin film transistor at Vd = 4 V and Vd = 8 V before voltage application. Reference numerals 821 and 822 denote transfer characteristics of the p-channel thin film transistor when Vg = 0 V, Vd = 15 V, and Vd = 4 V and Vd = 8 V after application of a voltage of about 1000 seconds. Obviously, the p-channel thin film transistor has a smaller decrease in on-current and a smaller increase in off-current.

　図１２及び図１３に示されるｐ型とｎ型の薄膜トランジスタの経時劣化特性の違いを考慮して、スイッチング薄膜トランジスタとカレント薄膜トランジスタの少なくとも一方をｐチャネル型薄膜トランジスタ、特にｐ型のポリシリコン薄膜トランジスタで構成することにより、経時劣化を抑制することができる。さらに、カレント薄膜トランジスタだけではなく、スイッチング薄膜トランジスタもｐ型薄膜トランジスタで構成することにより、さらに表示素子の特性を維持することが可能となる。 In consideration of the difference in the aging characteristics of the p-type and n-type thin film transistors shown in FIGS. 12 and 13, at least one of the switching thin film transistor and the current thin film transistor is formed of a p-channel thin film transistor, particularly a p-type polysilicon thin film transistor. Thereby, deterioration with time can be suppressed. Further, by forming not only the current thin film transistor but also the switching thin film transistor with a p-type thin film transistor, it is possible to further maintain the characteristics of the display element.

　また上述の実施例は、発光素子として有機ＥＬ表示素子を用いて説明したが、有機ＥＬ表示素子に限らず、無機ＥＬ素子あるいはその他の電流駆動型発光素子にも適用可能であることは言うまでもない。 Although the above-described embodiment has been described using an organic EL display element as a light emitting element, it is needless to say that the present invention is not limited to an organic EL display element, but can be applied to an inorganic EL element or another current-driven light emitting element. .

　本発明に係わる表示装置は、有機ＥＬ表示素子、無機ＥＬ素子等の各種の電流駆動型発光素子とこれを駆動する薄膜トランジスタ等のスイッチング素子とを備えた表示装置として利用可能である。 The display device according to the present invention can be used as a display device including various current-driven light-emitting elements such as an organic EL display element and an inorganic EL element and a switching element such as a thin-film transistor for driving the light-emitting element.

本発明を適用した表示装置の基本的な構成を示すブロック図である。FIG. 1 is a block diagram illustrating a basic configuration of a display device to which the present invention has been applied. 本発明の実施例１に係る薄膜トランジスタを備えた表示素子の等価回路図である。FIG. 2 is an equivalent circuit diagram of a display element including the thin film transistor according to the first embodiment of the present invention. 本発明の実施例１に係る薄膜トランジスタを備えた表示素子の駆動電圧図である。FIG. 4 is a driving voltage diagram of a display element including the thin film transistor according to the first embodiment of the present invention. 本発明の実施例１に係るカレント薄膜トランジスタの電流電圧特性図である。FIG. 4 is a current-voltage characteristic diagram of the current thin film transistor according to the first embodiment of the present invention. 本発明の実施例１に係る有機ＥＬ表示素子の電流電圧特性図である。FIG. 3 is a current-voltage characteristic diagram of the organic EL display element according to Example 1 of the present invention. （ａ）本発明の実施例１に係る薄膜トランジスタを備えた有機ＥＬ表示素子の断面図であり、（ｂ）本発明の実施例１に係る薄膜トランジスタを備えた有機ＥＬ表示素子の平面図である。(A) It is sectional drawing of the organic EL display element provided with the thin film transistor concerning Example 1 of this invention, (b) It is a top view of the organic EL display element provided with the thin film transistor concerning Example 1 of this invention. 本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の等価回路図である。FIG. 4 is an equivalent circuit diagram of an organic EL display device including a thin film transistor according to a second embodiment of the present invention. 本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の駆動電圧図である。FIG. 4 is a driving voltage diagram of an organic EL display device including a thin film transistor according to a second embodiment of the present invention. 本発明の実施例２に係るカレント薄膜トランジスタの電流電圧特性図である。FIG. 9 is a current-voltage characteristic diagram of a current thin film transistor according to Example 2 of the present invention. 本発明の実施例２に係る有機ＥＬ表示素子の電流電圧特性図である。FIG. 9 is a current-voltage characteristic diagram of the organic EL display element according to Example 2 of the present invention. （ａ）本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の断面図であり、（ｂ）本発明の実施例２に係る薄膜トランジスタを備えた有機ＥＬ表示素子の平面図である。(A) It is sectional drawing of the organic EL display element provided with the thin-film transistor concerning Example 2 of this invention, (b) It is a top view of the organic EL display element provided with the thin-film transistor concerning Example 2 of this invention. ｎチャネル型薄膜トランジスタの経時劣化を示す図である。FIG. 3 is a diagram illustrating the deterioration over time of an n-channel thin film transistor. ｐチャネル型薄膜トランジスタの経劣化を示す図である。FIG. 3 is a diagram illustrating the deterioration of a p-channel thin film transistor. 本発明に係わる薄膜トランジスタ駆動の有機ＥＬ表示素子の製造工程図である。It is a manufacturing process figure of the organic EL display element driven by the thin film transistor according to the present invention.

符号の説明Explanation of reference numerals

１１１走査線
１１２データ線
１１３電位保持電極
１１４共通線（共通電極）
１１５Ａｌで形成された画素電極
１１６ＩＴＯで形成された対向電極
１２１スイッチング薄膜トランジスタ
１２２ｎチャネル型カレント薄膜トランジスタ
１２３保持容量
１３１正置有機ＥＬ表示素子
１３２正孔注入層
１３３有機ＥＬ層
１４１電流発光素子の電流の向き
１５１レジスト
２１１走査電位
２１２信号電位
２１３保持電位
２１４共通電位
２１５画素電位
２１６対向電位
２２１画素が表示状態となる期間
２２２画素が非表示状態となる期間
３１ドレイン電圧４Ｖのときの、ｎチャネル型カレント薄膜トランジスタの
電流電圧特性
３２ドレイン電圧８Ｖのときの、ｎチャネル型カレント薄膜トランジスタの
電流電圧特性
４正置有機ＥＬ表示素子の電流電圧特性
６１１走査線
６１２データ線
６１３電位保持電極
６１４共通線（共通電極）
６１５ＩＴＯで形成された画素電極
６１６Ａｌで形成された対向電極
６２１スイッチング薄膜トランジスタ
６２２ｐチャネル型カレント薄膜トランジスタ
６２３保持容量
６３１逆置有機ＥＬ表示素子
６３２正孔注入層
６３３有機ＥＬ層
６４１電流発光素子の電流の向き
６５１レジスト
７１１走査電位
７１２信号電位
７１３保持電位
７１４共通電位
７１５画素電位
７１６対向電位
７２１画素が表示状態となる期間
７２２画素が非表示状態となる期間
８１ドレイン電圧４Ｖのときの、ｐチャネル型カレント薄膜トランジスタの電流電圧特性
８２ドレイン電圧８Ｖのときの、ｐチャネル型カレント薄膜トランジスタの電流電圧特性
９逆置有機ＥＬ表示素子の電流電圧特性
５１１電圧印加前のＶｄ＝４Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性
５１２電圧印加前のＶｄ＝８Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性
５２１電圧印加後のＶｄ＝４Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性
５２２電圧印加後のＶｄ＝８Ｖにおけるｎチャネル型薄膜トランジスタの伝達特性
８１１電圧印加前のＶｄ＝４Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性
８１２電圧印加前のＶｄ＝８Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性
８２１電圧印加後のＶｄ＝４Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性
８２２電圧印加後のＶｄ＝８Ｖにおけるｐチャネル型薄膜トランジスタの伝達特性 111 scanning line 112 data line 113 potential holding electrode 114 common line (common electrode)
115 Pixel electrode 116 formed of Al Counter electrode 121 formed of ITO Switching thin film transistor 122 N-channel type current thin film transistor 123 Storage capacitor 131 Organic EL display element 132 Hole injection layer 133 Organic EL layer 141 Current of light emitting element Direction 151 Resist 211 Scanning potential 212 Signal potential 213 Holding potential 214 Common potential 215 Pixel potential 216 Opposing potential 221 Period in which pixel is in display state 222 Period in which pixel is in non-display state 31 N-channel type when drain voltage is 4V Current-voltage characteristics of current thin-film transistor 32 Current-voltage characteristics of n-channel type current thin-film transistor when drain voltage is 8 V 4 Current-voltage characteristics of normal organic EL display element 611 Scan line 612 Data line 613 Potential holding electrode 614 Common Wire (common electrode)
615 Pixel electrode 616 formed of ITO Counter electrode 621 formed of Al Switching thin film transistor 622 P-channel type current thin film transistor 623 Storage capacitor 631 Inverted organic EL display element 632 Hole injection layer 633 Organic EL layer 641 Current of light emitting element Direction 651 Resist 711 Scanning potential 712 Signal potential 713 Holding potential 714 Common potential 715 Pixel potential 716 Opposing potential 721 Period during which pixel is in display state 722 Period during which pixel is in non-display state 81 P-channel type when drain voltage is 4V Current-voltage characteristics of current thin-film transistor 82 Current-voltage characteristics of p-channel current thin-film transistor when drain voltage is 8 V 9 Current-voltage characteristics of inverted organic EL display element 511 N-channel thin film transistor at Vd = 4 V before voltage application Transfer characteristics of transistor 512 Transfer characteristics of n-channel thin film transistor at Vd = 8 V before voltage application 521 Transfer characteristics of n-channel thin film transistor at Vd = 4 V after voltage application N-channel thin film transistor at Vd = 8 V after voltage application Transfer characteristics 811 Transfer characteristics of p-channel thin film transistor at Vd = 4 V before voltage application 812 Transfer characteristics of p-channel thin film transistor at Vd = 8 V before voltage application Transfer characteristics of p-channel thin film transistor at Vd = 4 V after voltage application 822 Transfer characteristics of p-channel thin film transistor at Vd = 8 V after voltage application

Claims

薄膜トランジスタによって流れる電流が制御される発光素子を備える発光表示装置であって、
　前記薄膜トランジスタの上方に前記画素電極が形成され、
　前記発光素子は、画素間分離された前記画素電極上に、インクジェットプリンティング法によって形成される
　ことを特徴とする発光表示装置。 A light-emitting display device including a light-emitting element in which current flowing through a thin film transistor is controlled,
The pixel electrode is formed above the thin film transistor,
The light emitting display device, wherein the light emitting element is formed on the pixel electrode separated between pixels by an inkjet printing method.

前記薄膜トランジスタはｐチャネル型であることを特徴とする請求項１記載の発光表示装置。 The light emitting display device according to claim 1, wherein the thin film transistor is a p-channel type.

前記画素間分離がレジストを用いてなされることを特徴とする請求項１または２に記載の発光表示装置。 The light emitting display device according to claim 1, wherein the pixel separation is performed using a resist.

前記発光素子は、インクジェットプリンティング法により形成されるＥＬ層と、正孔注入層とを含むことを特徴とする請求項１乃至３のいずれかに記載の発光表示装置。 4. The light emitting display according to claim 1, wherein the light emitting element includes an EL layer formed by an inkjet printing method and a hole injection layer.

前記レジストは、前記薄膜トランジスタの上方に形成されることを特徴とする請求項１乃至４のいずれかに記載の発光表示装置。
The light emitting display device according to claim 1, wherein the resist is formed above the thin film transistor.