JPH11219905A - 薄膜半導体装置とその製造方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ及び液晶表示装置 - Google Patents
薄膜半導体装置とその製造方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ及び液晶表示装置Info
- Publication number
- JPH11219905A JPH11219905A JP2175998A JP2175998A JPH11219905A JP H11219905 A JPH11219905 A JP H11219905A JP 2175998 A JP2175998 A JP 2175998A JP 2175998 A JP2175998 A JP 2175998A JP H11219905 A JPH11219905 A JP H11219905A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thin film
- semiconductor device
- energy beam
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】 （修正有）
【課題】薄膜半導体装置を製造する際に、他の製造工程
に悪影響を及ぼさない手法で結晶性半導体の結晶粒径を
拡大させる。 【解決手段】レーザ４を照射する半導体の表面を加工し
て、レーザ照射時に下地基板に平行な温度勾配の成分が
ある一方向に生じる形状にする。冷却時に結晶成長はこ
の温度勾配に平行な方向に起、結晶は下地基板に平行に
成長し、垂直方向に成長する場合と異なり下地酸化シリ
コン膜２との界面や表面で成長が止められることはない
ので、結晶粒径が１μｍと大きい高品質な多結晶シリコ
ン５が形成できる。
に悪影響を及ぼさない手法で結晶性半導体の結晶粒径を
拡大させる。 【解決手段】レーザ４を照射する半導体の表面を加工し
て、レーザ照射時に下地基板に平行な温度勾配の成分が
ある一方向に生じる形状にする。冷却時に結晶成長はこ
の温度勾配に平行な方向に起、結晶は下地基板に平行に
成長し、垂直方向に成長する場合と異なり下地酸化シリ
コン膜２との界面や表面で成長が止められることはない
ので、結晶粒径が１μｍと大きい高品質な多結晶シリコ
ン５が形成できる。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜半導体装置およ
びその製造方法に関するものである。
びその製造方法に関するものである。
【０００２】
【従来の技術】半導体にエネルギービームを照射して結
晶性半導体を製造する方法に関して、結晶性を制御する
手法としては特開昭61−241909号公報に記載されている
ように、エネルギービームを照射する半導体の下地の絶
縁体に溝を形成することで、特定の面方位の結晶を選択
的に作製する手法がある。
晶性半導体を製造する方法に関して、結晶性を制御する
手法としては特開昭61−241909号公報に記載されている
ように、エネルギービームを照射する半導体の下地の絶
縁体に溝を形成することで、特定の面方位の結晶を選択
的に作製する手法がある。
【０００３】
【発明が解決しようとする課題】上記従来技術では下地
の絶縁膜の溝の段差が２０００Åあり、この手法で作製
した結晶性半導体を、液晶表示装置の画素駆動もしくは
回路駆動用薄膜トランジスタに使用する場合、半導体を
除去した領域で、露出したこの段差によって金属配線の
切断が起きやすくなり、製造歩留まりが低下する。
の絶縁膜の溝の段差が２０００Åあり、この手法で作製
した結晶性半導体を、液晶表示装置の画素駆動もしくは
回路駆動用薄膜トランジスタに使用する場合、半導体を
除去した領域で、露出したこの段差によって金属配線の
切断が起きやすくなり、製造歩留まりが低下する。
【０００４】
【課題を解決するための手段】上記課題を解決するため
本発明の特徴は、下地絶縁膜には手を加えず、レーザを
照射する半導体の表面を加工して、レーザ照射時に表面
に平行な温度勾配の成分がある一方向に生じる形状にす
ることにある。
本発明の特徴は、下地絶縁膜には手を加えず、レーザを
照射する半導体の表面を加工して、レーザ照射時に表面
に平行な温度勾配の成分がある一方向に生じる形状にす
ることにある。
【０００５】
【発明の実施の形態】以下、本発明について説明した第
一実施例について図面を参照しながら説明する。
一実施例について図面を参照しながら説明する。
【０００６】図１Ａに示すようにガラス基板１上にテト
ラエチルオルソシリケイト（TEOS）と酸素ガスを原料と
したプラズマＣＶＤ法で下地酸化シリコン膜２を形成す
る。その上にジシランを原料ガスとした減圧ＣＶＤ法で
７０ｎｍの非晶質シリコン３を成膜する。次に図１Ｂが
示すようにフォトリソグラフィー法と４フッ化メタンと
酸素ガスを用いた異方性ドライエッチングにより深さ２
０ｎｍ，幅１μｍの溝を１ミクロンピッチで形成する。
ラエチルオルソシリケイト（TEOS）と酸素ガスを原料と
したプラズマＣＶＤ法で下地酸化シリコン膜２を形成す
る。その上にジシランを原料ガスとした減圧ＣＶＤ法で
７０ｎｍの非晶質シリコン３を成膜する。次に図１Ｂが
示すようにフォトリソグラフィー法と４フッ化メタンと
酸素ガスを用いた異方性ドライエッチングにより深さ２
０ｎｍ，幅１μｍの溝を１ミクロンピッチで形成する。
【０００７】そして、図１Ｃが示すようにエネルギー密
度が４５０ｍＪ／cm2 のＸｅＣｌエキシマレーザ４を非
晶質シリコン３に照射すると、非晶質シリコン３の膜厚
が７０ｎｍと５０ｎｍの隣あう領域で膜厚の差からくる
熱容量の違いで、溶融時に温度差が生じ基板に対して平
行な温度勾配が生じる。
度が４５０ｍＪ／cm2 のＸｅＣｌエキシマレーザ４を非
晶質シリコン３に照射すると、非晶質シリコン３の膜厚
が７０ｎｍと５０ｎｍの隣あう領域で膜厚の差からくる
熱容量の違いで、溶融時に温度差が生じ基板に対して平
行な温度勾配が生じる。
【０００８】冷却時に結晶成長はこの温度勾配に平行な
方向に起るので、図１Ｄが示すように結晶は下地基板に
平行に成長し、垂直方向に成長する場合と異なり下地酸
化シリコン膜２との界面や表面で成長が止められること
はないので、結晶粒径が１μｍと大きい高品質な多結晶
シリコン５が形成できる。
方向に起るので、図１Ｄが示すように結晶は下地基板に
平行に成長し、垂直方向に成長する場合と異なり下地酸
化シリコン膜２との界面や表面で成長が止められること
はないので、結晶粒径が１μｍと大きい高品質な多結晶
シリコン５が形成できる。
【０００９】この多結晶シリコン５の表面形状を原子間
力顕微鏡（ＡＦＭ）で調査すると図２が示すように、レ
ーザ照射により表面の段差は２０ｎｍから１０ｎｍに減
少している。この段差は、表面を加工しない場合に生じ
る５０ｎｍ程度の凹凸と比較して、大幅に小さくなって
いる。加工による段差が減少したのは、シリコンが溶融
再結晶化する際に、表面張力が若干働いたためと考えら
れる。また、従来と異なり、結晶が下地基板に対して平
行に成長すると、大きな突起の成長が抑制されると考え
られる。
力顕微鏡（ＡＦＭ）で調査すると図２が示すように、レ
ーザ照射により表面の段差は２０ｎｍから１０ｎｍに減
少している。この段差は、表面を加工しない場合に生じ
る５０ｎｍ程度の凹凸と比較して、大幅に小さくなって
いる。加工による段差が減少したのは、シリコンが溶融
再結晶化する際に、表面張力が若干働いたためと考えら
れる。また、従来と異なり、結晶が下地基板に対して平
行に成長すると、大きな突起の成長が抑制されると考え
られる。
【００１０】このように本発明によって、結晶粒径の大
きい品質の良い結晶性半導体を製造できる。なお上記実
施例では、非晶質シリコン３の表面形状を深さ２０ｎ
ｍ、幅１μｍの溝が１ミクロンピッチで並んだものとし
たが、エネルギービーム照射時に半導体の下地基板に対
して平行な温度勾配の成分がある一方向に生じさせうる
形状であれば、その形状の種類は限定されるものではな
い。また本発明はシリコンのみならず、エネルギービー
ムの照射によって溶融再結晶化する半導体材料であれ
ば、その種類を選ばない。
きい品質の良い結晶性半導体を製造できる。なお上記実
施例では、非晶質シリコン３の表面形状を深さ２０ｎ
ｍ、幅１μｍの溝が１ミクロンピッチで並んだものとし
たが、エネルギービーム照射時に半導体の下地基板に対
して平行な温度勾配の成分がある一方向に生じさせうる
形状であれば、その形状の種類は限定されるものではな
い。また本発明はシリコンのみならず、エネルギービー
ムの照射によって溶融再結晶化する半導体材料であれ
ば、その種類を選ばない。
【００１１】次に本発明をコプレナー構造でｎ型の薄膜
トランジスタの製造に適用した第２実施例について説明
する。第１実施例で説明した通り、図１に示したように
ガラス基板１上に下地酸化シリコン膜２，非晶質シリコ
ン膜３を成膜し、非晶質シリコン３の表面に深さ２０ｎ
ｍ、幅１μｍの溝を１ミクロンピッチで形成した後、Ｘ
ｅＣｌエキシマレーザ４を照射して、多結晶シリコン５
を作製する。
トランジスタの製造に適用した第２実施例について説明
する。第１実施例で説明した通り、図１に示したように
ガラス基板１上に下地酸化シリコン膜２，非晶質シリコ
ン膜３を成膜し、非晶質シリコン３の表面に深さ２０ｎ
ｍ、幅１μｍの溝を１ミクロンピッチで形成した後、Ｘ
ｅＣｌエキシマレーザ４を照射して、多結晶シリコン５
を作製する。
【００１２】そして、図３Ａが示すようにホトリソグラ
フィー法とドライエッチング法により、多結晶シリコン
５を島状にパターニングする。次いでＴＥＯＳと酸素ガ
スを原料としたプラズマＣＶＤ法で１００ｎｍの酸化シ
リコンからなるゲート絶縁膜６を成膜する。次いで、ス
パッタ法で１００ｎｍのニオブ（Ｎｂ）７を成膜する。
次に図３Ｂが示すようにホトリソグラフィー法とドライ
エッチング法により、ニオブ７とゲート絶縁膜６をエッ
チングしゲート電極８を形成する。次に図３Ｃが示すよ
うにプラズマドーピング法により不純物リン（Ｐ）を注
入した後、XeClエキシマレーザ４を照射して活性化し、
ソース領域９およびドレイン領域１０を形成する。
フィー法とドライエッチング法により、多結晶シリコン
５を島状にパターニングする。次いでＴＥＯＳと酸素ガ
スを原料としたプラズマＣＶＤ法で１００ｎｍの酸化シ
リコンからなるゲート絶縁膜６を成膜する。次いで、ス
パッタ法で１００ｎｍのニオブ（Ｎｂ）７を成膜する。
次に図３Ｂが示すようにホトリソグラフィー法とドライ
エッチング法により、ニオブ７とゲート絶縁膜６をエッ
チングしゲート電極８を形成する。次に図３Ｃが示すよ
うにプラズマドーピング法により不純物リン（Ｐ）を注
入した後、XeClエキシマレーザ４を照射して活性化し、
ソース領域９およびドレイン領域１０を形成する。
【００１３】次に図３Ｄが示すように３００ｎｍの酸化
シリコンからなる保護膜１１を成膜しホトリソグラフィ
ー法とドライエッチング法によりコンタクトホール１２
をあける。次に図３Ｅが示すようにスパッタ法で３００
ｎｍのクロム（Ｃｒ）を成膜した後、ホトリソグラフィ
ー法とウェットエッチング法によりパターニングしてソ
ース電極１３とドレイン電極１４を形成して薄膜トラン
ジスタは完成する。
シリコンからなる保護膜１１を成膜しホトリソグラフィ
ー法とドライエッチング法によりコンタクトホール１２
をあける。次に図３Ｅが示すようにスパッタ法で３００
ｎｍのクロム（Ｃｒ）を成膜した後、ホトリソグラフィ
ー法とウェットエッチング法によりパターニングしてソ
ース電極１３とドレイン電極１４を形成して薄膜トラン
ジスタは完成する。
【００１４】以上のように本発明による結晶粒径の大き
な高品質な多結晶シリコンを能動層に用いることによ
り、移動度が３００cm2 ／Ｖ・ｓ以上の高性能薄膜トラ
ンジスタを製造できる。なお上記実施例では、薄膜トラ
ンジスタの構造をコプレナー型としたが、本発明は正ス
タガー構造や逆スタガー構造の薄膜トランジスタ等、適
用されるトランジスタのタイプを選ばない。
な高品質な多結晶シリコンを能動層に用いることによ
り、移動度が３００cm2 ／Ｖ・ｓ以上の高性能薄膜トラ
ンジスタを製造できる。なお上記実施例では、薄膜トラ
ンジスタの構造をコプレナー型としたが、本発明は正ス
タガー構造や逆スタガー構造の薄膜トランジスタ等、適
用されるトランジスタのタイプを選ばない。
【００１５】次に本発明による薄膜トランジスタをアク
ティブマトリクス型液晶表示装置の表示部画素の駆動素
子に適用した第三実施例について説明する。
ティブマトリクス型液晶表示装置の表示部画素の駆動素
子に適用した第三実施例について説明する。
【００１６】図４は本発明の一実施例であるアクティブ
マトリクス型の液晶表示装置の構成を示す。同図では、
マトリクス状に配置された複数の液晶セル（ＬＣ）に対
して、それぞれ薄膜トランジスタ（ＴＦＴ）を設け、こ
のＴＦＴのスイッチング動作によって各液晶セルを駆動
するようにしたものである。ここで、ガラス基板１上で
横方向に並んだＴＦＴの各ゲートから共通に引き出した
電極であるゲートラインＧ１〜ＧＭに対して順次ゲート
電圧を印加し、各ゲートライン毎にゲートをオンしてい
く。
マトリクス型の液晶表示装置の構成を示す。同図では、
マトリクス状に配置された複数の液晶セル（ＬＣ）に対
して、それぞれ薄膜トランジスタ（ＴＦＴ）を設け、こ
のＴＦＴのスイッチング動作によって各液晶セルを駆動
するようにしたものである。ここで、ガラス基板１上で
横方向に並んだＴＦＴの各ゲートから共通に引き出した
電極であるゲートラインＧ１〜ＧＭに対して順次ゲート
電圧を印加し、各ゲートライン毎にゲートをオンしてい
く。
【００１７】一方、縦方向に並んだＴＦＴの各ドレイン
から共通に引き出した電極であるドレインラインＤ１〜
ＤＮに対して、上記オンされたゲートライン毎のデータ
電圧を順次印加し、各液晶セルに与えていく。一つの液
晶セルとＴＦＴからなる一画素の平面構造を図５に示
す。さらに図５中の破線Ｘ−Ｘ′における断面構造を図
６に示す。
から共通に引き出した電極であるドレインラインＤ１〜
ＤＮに対して、上記オンされたゲートライン毎のデータ
電圧を順次印加し、各液晶セルに与えていく。一つの液
晶セルとＴＦＴからなる一画素の平面構造を図５に示
す。さらに図５中の破線Ｘ−Ｘ′における断面構造を図
６に示す。
【００１８】ドレイン配線Ｄとゲート配線Ｇの交点の近
くに形成されたＴＦＴとそれにソース電極１３を介して
接続された液晶セルＬＣが配置からなる。ＴＦＴの断面
構造は第二実施例とほぼ同じである。本構造は同実施例
に記載の製造方法により得られるが、前記のプロセスと
の変更点のみ記すと以下のようになる。ゲート配線Ｇを
ゲート電極８と同時に成膜，エッチング加工して形成し
た。
くに形成されたＴＦＴとそれにソース電極１３を介して
接続された液晶セルＬＣが配置からなる。ＴＦＴの断面
構造は第二実施例とほぼ同じである。本構造は同実施例
に記載の製造方法により得られるが、前記のプロセスと
の変更点のみ記すと以下のようになる。ゲート配線Ｇを
ゲート電極８と同時に成膜，エッチング加工して形成し
た。
【００１９】また、ソース，ドレイン電極１３，１４を
形成した後、ＳｉＮからなる層間絶縁膜１５を成膜し
た。これを加工してソース電極１３へのコンタクトホー
ルを開けた後、ＩＴＯを成膜しパターニングして画素電
極１６を形成した。次に、この他液晶等ＴＦＴ以外の部
分について以下に記す。
形成した後、ＳｉＮからなる層間絶縁膜１５を成膜し
た。これを加工してソース電極１３へのコンタクトホー
ルを開けた後、ＩＴＯを成膜しパターニングして画素電
極１６を形成した。次に、この他液晶等ＴＦＴ以外の部
分について以下に記す。
【００２０】ＴＮ型液晶１７はＴＦＴを形成したガラス
基板と対向するガラス基板（対向基板）１８間に封入さ
れる。対向基板上には不要な光線を遮蔽するためのブラ
ックマトリクス１９とＩＴＯ製の対向電極２０が形成さ
れている。
基板と対向するガラス基板（対向基板）１８間に封入さ
れる。対向基板上には不要な光線を遮蔽するためのブラ
ックマトリクス１９とＩＴＯ製の対向電極２０が形成さ
れている。
【００２１】液晶は、対向基板１８の対向電極２０とＴ
ＦＴ基板の画素電極１６の間の電圧により駆動され、画
素ごとに表示する明度をかえて画素のマトリクス上で画
像を表示する。ガラス基板１，１８のいずれにも光を偏
向させるための偏光板２１が貼付けられている。この２
枚の偏向板の偏向軸を直交、又は平行配置させると、そ
れぞれノーマリーブラック，ノーマリーホワイトの表示
モードとなる。
ＦＴ基板の画素電極１６の間の電圧により駆動され、画
素ごとに表示する明度をかえて画素のマトリクス上で画
像を表示する。ガラス基板１，１８のいずれにも光を偏
向させるための偏光板２１が貼付けられている。この２
枚の偏向板の偏向軸を直交、又は平行配置させると、そ
れぞれノーマリーブラック，ノーマリーホワイトの表示
モードとなる。
【００２２】また、液晶を配向させるための配向膜２２
が、液晶と接する面すなわちガラス基板１側では層間絶
縁膜１５と画素電極１６の表面に、対向基板１８側では
対向電極２０の表面に塗布されている。配向膜は塗布後
に表面をラビング法により処理され、液晶分子を配向さ
せるための異方性を与えられている。
が、液晶と接する面すなわちガラス基板１側では層間絶
縁膜１５と画素電極１６の表面に、対向基板１８側では
対向電極２０の表面に塗布されている。配向膜は塗布後
に表面をラビング法により処理され、液晶分子を配向さ
せるための異方性を与えられている。
【００２３】このように本発明により製造したＴＦＴを
アクティブマトリクス型液晶表示装置の表示部画素の駆
動素子として用いれば、能動層の移動度が大きい分、薄
膜トランジスタを小型化できるので、高精細かつ低消費
電力の液晶表示装置の製造が可能となる。また本発明に
よる薄膜トランジスタで周辺回路を構成すれば、額縁領
域の縮小により液晶表示装置を小型化できる。
アクティブマトリクス型液晶表示装置の表示部画素の駆
動素子として用いれば、能動層の移動度が大きい分、薄
膜トランジスタを小型化できるので、高精細かつ低消費
電力の液晶表示装置の製造が可能となる。また本発明に
よる薄膜トランジスタで周辺回路を構成すれば、額縁領
域の縮小により液晶表示装置を小型化できる。
【００２４】
【発明の効果】本発明により、結晶粒径の大きい高品質
な結晶性薄膜半導体装置を製造できる。
な結晶性薄膜半導体装置を製造できる。
【図１】本発明による半導体のレーザ光による結晶化法
を説明した図である。
を説明した図である。
【図２】本発明により作製した結晶性半導体の表面形状
をＡＦＭで調べた結果を示した図である。
をＡＦＭで調べた結果を示した図である。
【図３】本発明を適用した薄膜トランジスタの製造プロ
セスを示す図である。
セスを示す図である。
【図４】本発明による薄膜トランジスタを画素駆動素子
に適用したアクティブマトリクス型の液晶表示装置の構
成を示す図である。
に適用したアクティブマトリクス型の液晶表示装置の構
成を示す図である。
【図５】本発明による薄膜トランジスタを画素駆動素子
に適用した液晶表示装置の一画素の平面構造を示した図
である。
に適用した液晶表示装置の一画素の平面構造を示した図
である。
【図６】本発明による薄膜トランジスタを画素駆動素子
に適用した液晶表示装置の一画素の断面を示した図であ
る。
に適用した液晶表示装置の一画素の断面を示した図であ
る。
１…ガラス基板、２…下地酸化シリコン膜、３…非晶質
シリコン、４…XeClエキシマレーザ、５…多結晶シリコ
ン、６…ゲート絶縁膜、７…ニオブ（Ｎｂ）、８…ゲー
ト電極、９…ソース領域、１０…ドレイン領域、１１…
保護膜、１２…コンタクトホール、１３…ソース電極、
１４…ドレイン電極、１５…層間絶縁膜、１６…画素電
極、１７…液晶、１８…対向基板、１９…ブラックマト
リクス、２０…対向電極、２１…偏光板、２２…配向
膜。
シリコン、４…XeClエキシマレーザ、５…多結晶シリコ
ン、６…ゲート絶縁膜、７…ニオブ（Ｎｂ）、８…ゲー
ト電極、９…ソース領域、１０…ドレイン領域、１１…
保護膜、１２…コンタクトホール、１３…ソース電極、
１４…ドレイン電極、１５…層間絶縁膜、１６…画素電
極、１７…液晶、１８…対向基板、１９…ブラックマト
リクス、２０…対向電極、２１…偏光板、２２…配向
膜。
Claims (10)
- 【請求項１】半導体にエネルギービームを照射して溶融
結晶化させて結晶性半導体を作製する薄膜半導体装置の
製造方法において、エネルギービーム照射前の半導体表
面の形状をレーザ照射時に半導体の下地基板に対して平
行な温度勾配の成分がある一方向に生じる形状に加工す
ることを特徴とする薄膜半導体装置の製造方法。 - 【請求項２】半導体にエネルギービームを照射して溶融
結晶化させて結晶性半導体を作製する薄膜半導体装置の
製造方法において、エネルギービーム照射前の半導体表
面の形状をある基準位置に対して高い領域と低い領域が
ある一方向に交互に現れる形状に加工することを特徴と
する薄膜半導体装置の製造方法。 - 【請求項３】半導体にエネルギービームを照射して溶融
結晶化させて結晶性半導体を作製する薄膜半導体装置の
製造方法において、エネルギービーム照射前の半導体表
面の形状をある基準位置に対して高い面と低い面がある
一方向に交互に現れる形状に加工することを特徴とする
薄膜半導体装置の製造方法。 - 【請求項４】半導体にエネルギービームを照射して溶融
結晶化させて結晶性半導体を作製する薄膜半導体装置の
製造方法において、エネルギービーム照射前の半導体表
面の形状をある基準位置に対して高い領域と低い領域が
ある一方向に周期性をもって交互に現れる形状に加工す
ることを特徴とする薄膜半導体装置の製造方法。 - 【請求項５】半導体にエネルギービームを照射して溶融
結晶化させて結晶性半導体を作製する薄膜半導体装置の
製造方法において、エネルギービーム照射前の半導体表
面の形状をある基準位置に対して高い面と低い面がある
一方向に周期性をもって交互に現れる形状に加工するこ
とを特徴とする薄膜半導体装置の製造方法。 - 【請求項６】請求項１ないし５のいずれか１項記載にお
いて、半導体がシリコンであることを特徴とする薄膜半
導体装置の製造方法。 - 【請求項７】支持基板上に電気伝導物質からなるゲート
電極、絶縁物からなるゲート絶縁膜、半導体からなる能
動層、半導体に不純物を注入して形成されたオーミック
コンタクト層および電気伝導物質からなるソース・ドレ
イン電極から構成される薄膜トランジスタの製造方法に
おいて、能動層の製造することを特徴とする請求項１な
いし６のいずれか１項記載の薄膜トランジスタの製造方
法。 - 【請求項８】支持基板上に電気伝導物質からなるゲート
電極、絶縁物からなるゲート絶縁膜、半導体からなる能
動層、半導体に不純物を注入して形成されたオーミック
コンタクト層および電気伝導物質からなるソース・ドレ
イン電極から構成される薄膜トランジスタにおいて、能
動層の表面の形状がある基準位置に対して高い領域と低
い領域が少なくともある一方向に交互に現れる形状であ
ることを特徴とする薄膜トランジスタ。 - 【請求項９】支持基板上に電気伝導物質からなるゲート
電極、絶縁物からなるゲート絶縁膜、半導体からなる能
動層、半導体に不純物を注入して形成されたオーミック
コンタクト層および電気伝導物質からなるソース・ドレ
イン電極から構成される薄膜トランジスタにおいて、能
動層の表面の形状がある基準位置に対して高い領域と低
い領域が少なくともある一方向に周期性をもって交互に
現れる形状であることを特徴とする薄膜トランジスタ。 - 【請求項１０】画素駆動もしくは周辺回路駆動に薄膜ト
ランジスタを用いた液晶表示装置において、薄膜トラン
ジスタを使用していることを特徴とする請求項８又は９
項記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2175998A JPH11219905A (ja) | 1998-02-03 | 1998-02-03 | 薄膜半導体装置とその製造方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2175998A JPH11219905A (ja) | 1998-02-03 | 1998-02-03 | 薄膜半導体装置とその製造方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ及び液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11219905A true JPH11219905A (ja) | 1999-08-10 |
Family
ID=12064004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2175998A Pending JPH11219905A (ja) | 1998-02-03 | 1998-02-03 | 薄膜半導体装置とその製造方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ及び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11219905A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745822B2 (en) | 2003-06-27 | 2010-06-29 | Nec Corporation | Thin film transistor and thin film transistor substrate including a polycrystalline semiconductor thin film having a large heat capacity part and a small heat capacity part |
-
1998
- 1998-02-03 JP JP2175998A patent/JPH11219905A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745822B2 (en) | 2003-06-27 | 2010-06-29 | Nec Corporation | Thin film transistor and thin film transistor substrate including a polycrystalline semiconductor thin film having a large heat capacity part and a small heat capacity part |
| US8017507B2 (en) | 2003-06-27 | 2011-09-13 | Nec Corporation | Method of manufacturing a polycrystalline semiconductor thin film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7927936B2 (en) | Laser mask and crystallization method using the same | |
| US7714331B2 (en) | Display device | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| JP5615605B2 (ja) | Ｆｆｓモード液晶装置 | |
| KR20000028785A (ko) | 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법 | |
| JP2000243970A (ja) | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 | |
| JP4520294B2 (ja) | ボトムゲート型ｔｆｔを備えた電子装置を製造する方法 | |
| US6596572B1 (en) | Method of fabricating a thin-film transistor having a plurality of island-like regions | |
| US20060033854A1 (en) | Liquid crystal display device and fabrication method thereof | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JP3320845B2 (ja) | 半導体装置の作製方法 | |
| JP2000243968A (ja) | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 | |
| JP3864476B2 (ja) | 薄膜半導体装置 | |
| JPH098311A (ja) | 薄膜半導体装置の製造方法とその構造 | |
| US7443457B2 (en) | Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same | |
| JPH11219905A (ja) | 薄膜半導体装置とその製造方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ及び液晶表示装置 | |
| JP2000243969A (ja) | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 | |
| JP2000305483A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH07263698A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| KR20020032196A (ko) | 다결정실리콘 박막트랜지스터 소자 및 그 제조방법 | |
| JP3213528B2 (ja) | 多結晶半導体膜の製造方法 | |
| JPH0645607A (ja) | 液晶表示装置及びその製造方法 | |
| JPH08339972A (ja) | 薄膜トランジスタの製造方法およびそれを用いた液晶表示装置 | |
| JP2010245438A (ja) | 薄膜トランジスタ、表示装置、及びそれらの製造方法 |