JPH11219851A - Electret device - Google Patents
Electret deviceInfo
- Publication number
- JPH11219851A JPH11219851A JP10017397A JP1739798A JPH11219851A JP H11219851 A JPH11219851 A JP H11219851A JP 10017397 A JP10017397 A JP 10017397A JP 1739798 A JP1739798 A JP 1739798A JP H11219851 A JPH11219851 A JP H11219851A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electret
- silicon oxide
- electrode
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電気的に帯電した
エレクトレットを電極の表面に形成したエレクトレット
素子に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electret element having an electrically charged electret formed on the surface of an electrode.
【０００２】[0002]
【従来の技術】従来より、永久的電気分極を有する誘電
体であるエレクトレットを電極の表面に形成したエレク
トレット素子が、例えば特開昭５７−１４２９５号に記
載されたような静電型マイクロホンや、静電リレー等に
用いられている。上記エレクトレットの材料としては、
有機系の高分子重合体が従来より使用されているが、近
年では、ＩＣ・ＬＳＩ等の微細加工技術を利用してエレ
クトレットの薄膜化・小型化を図るために、有機系の材
料に代えて、例えば、特開平８−２９８７９４号に記載
されたような、酸化シリコンを用いたエレクトレットが
検討されている。2. Description of the Related Art Heretofore, an electret element in which an electret, which is a dielectric substance having permanent electric polarization, is formed on the surface of an electrode has been known, for example, as an electrostatic microphone described in JP-A-57-14295, Used in electrostatic relays and the like. As a material of the electret,
Organic polymers have been used in the past, but in recent years, in order to make electrets thinner and smaller using microfabrication technology such as IC and LSI, they have been replaced with organic materials. For example, an electret using silicon oxide as described in Japanese Patent Application Laid-Open No. 8-298794 has been studied.
【０００３】この酸化シリコンを用いたエレクトレット
は、有機系のエレクトレットと比べて、高温でも良好な
帯電安定性を有するという特徴や、薄膜（例えば、厚さ
１０μｍ以下）化が容易であるという特徴や、各種基体
の表面に形成することが可能であるという特徴が有り増
加しつつある。Electrets using silicon oxide are characterized by having better charge stability even at high temperatures than organic electrets, and being easily thinned (for example, to a thickness of 10 μm or less). There is a feature that it can be formed on the surface of various substrates, and it is increasing.
【０００４】なお、この各種基体の表面に形成する方法
としては、例えばシリコンの表面に形成する場合には、
シリコンを直接表面酸化して形成する方法や、シリコン
及び酸素を含有するプラズマＣＶＤ法（プラズマ気相成
長法）によって形成することが検討されており、シリコ
ン以外の基体の表面に形成する場合には、上記と同様の
プラズマＣＶＤ法によって形成することが検討されてい
る。Incidentally, as a method of forming on the surface of various substrates, for example, when forming on the surface of silicon,
A method in which silicon is directly oxidized on the surface and a method in which the film is formed by a plasma CVD method (plasma vapor deposition method) containing silicon and oxygen are being studied. The formation by the same plasma CVD method as described above has been studied.
【０００５】しかし、このような方法で形成した酸化シ
リコンエレクトレットの期待寿命は、有機系のエレクト
レットと比べて短く、数ヶ月程度であるという問題があ
った。そのため、酸化シリコンエレクトレットの寿命を
増大するために、酸化シリコンを電気的に帯電させる前
に、ヘキサメチルジシランザン（ＨＭＤＳ）で酸化シリ
コンを化学的に処理する方法が提案されている。しかし
この方法は、寿命を増大する効果が小さいうえに、処理
しにくいという難点があった。However, there is a problem that the expected life of the silicon oxide electret formed by such a method is shorter than that of an organic electret, and is about several months. Therefore, in order to increase the life of the silicon oxide electret, a method has been proposed in which silicon oxide is chemically treated with hexamethyldisilane (HMDS) before the silicon oxide is electrically charged. However, this method has a drawback that the effect of increasing the life is small and that it is difficult to process.
【０００６】また、シリコンの表面にエレクトレットを
形成する場合の寿命を増大するために、直接表面酸化に
より酸化シリコンを形成した後、酸化シリコンを電気的
に帯電させる前に、その酸化シリコンを加熱する方法が
提案されている（the 7th international symposium on
electrets(1991) 663,668）。しかしこの方法の場合
も、寿命を著しく増大することがないうえに、加熱によ
って帯電安定性を低下させるという難点があった。In order to extend the life of an electret formed on the surface of silicon, after the silicon oxide is formed by direct surface oxidation, the silicon oxide is heated before the silicon oxide is electrically charged. A method has been proposed (the 7th international symposium on
electrets (1991) 663,668). However, this method also has the drawback that the service life is not significantly increased and the charging stability is reduced by heating.
【０００７】なお、シリコン及び酸素を含有するプラズ
マＣＶＤ法によってシリコンの表面にエレクトレットを
形成する場合には、条件を調整することによって、２〜
３年程度の寿命のエレクトレットを形成することが実現
されている。しかし、エレクトレット素子の用途拡大や
低コスト化のために、金属や高濃度不純物半導体により
形成された電極の表面等、抵抗率が比較的小さい基体の
表面に酸化シリコンエレクトレット層を形成してエレク
トレット素子を形成した場合には、プラズマＣＶＤ法の
条件を調整しても寿命を増大する効果は小さく、更なる
改善が望まれている。[0007] When an electret is formed on the surface of silicon by a plasma CVD method containing silicon and oxygen, the conditions can be adjusted to 2 to 3.
It has been realized to form an electret having a life of about three years. However, in order to expand the use of the electret element and reduce the cost, the electret element is formed by forming a silicon oxide electret layer on the surface of a substrate having a relatively low resistivity, such as the surface of an electrode formed of a metal or a high-concentration impurity semiconductor. Is formed, the effect of increasing the life is small even if the conditions of the plasma CVD method are adjusted, and further improvement is desired.
【０００８】[0008]
【発明が解決しようとする課題】本発明は、上記問題点
を改善するために成されたもので、その目的とするとこ
ろは、金属又は高濃度不純物半導体により形成された電
極の表面に、酸化シリコンエレクトレット層を形成した
エレクトレット素子であって、寿命が長いエレクトレッ
ト素子を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to oxidize the surface of an electrode formed of a metal or a high-concentration impurity semiconductor. An object of the present invention is to provide an electret element formed with a silicon electret layer and having a long life.
【０００９】[0009]
【課題を解決するための手段】本発明の請求項１に係る
エレクトレット素子は、金属又は高濃度不純物半導体に
より形成された電極の表面に、酸化シリコンエレクトレ
ット層を形成したエレクトレット素子において、上記電
極と酸化シリコンエレクトレット層の間に、高濃度不純
物半導体より抵抗率が大きい半導電体層が形成されてい
ることを特徴とする。According to a first aspect of the present invention, there is provided an electret element having a silicon oxide electret layer formed on a surface of an electrode formed of a metal or a high-concentration impurity semiconductor. A semiconductive layer having a higher resistivity than the high-concentration impurity semiconductor is formed between the silicon oxide electret layers.
【００１０】本発明の請求項２に係るエレクトレット素
子は、請求項１記載のエレクトレット素子において、半
導電体層が、低濃度の不純物が添加されたシリコン、又
は低濃度の不純物が添加されたシリコンカーバイドによ
り形成されていることを特徴とする。The electret element according to a second aspect of the present invention is the electret element according to the first aspect, wherein the semiconductive layer is made of silicon to which low-concentration impurities are added or silicon to which low-concentration impurities are added. It is characterized by being formed of carbide.
【００１１】本発明の請求項３に係るエレクトレット素
子は、請求項１又は請求項２記載のエレクトレット素子
において、半導電体層が、低濃度の不純物が添加された
非晶質シリコン、低濃度の不純物が添加された微結晶シ
リコン、低濃度の不純物が添加された多結晶シリコン、
低濃度の不純物が添加された非晶質シリコンカーバイ
ド、低濃度の不純物が添加された微結晶シリコンカーバ
イド及び低濃度の不純物が添加された多結晶シリコンカ
ーバイドからなる群の中から選ばれた少なくとも１種に
より形成されていることを特徴とする。According to a third aspect of the present invention, there is provided the electret element according to the first or second aspect, wherein the semiconductive layer is made of amorphous silicon doped with a low concentration of impurities, Microcrystalline silicon doped with impurities, polycrystalline silicon doped with low concentrations of impurities,
At least one selected from the group consisting of amorphous silicon carbide doped with low concentration impurities, microcrystalline silicon carbide doped with low concentration impurities, and polycrystalline silicon carbide doped with low concentration impurities It is characterized by being formed by seeds.
【００１２】本発明の請求項４に係るエレクトレット素
子は、請求項１から請求項３のいずれかに記載のエレク
トレット素子において、半導電体層のうち酸化シリコン
エレクトレット層側の部分の抵抗率の大きさが、電極側
の部分の抵抗率より大きいことを特徴とする。The electret element according to a fourth aspect of the present invention is the electret element according to any one of the first to third aspects, wherein the resistivity of the portion of the semiconductive layer on the silicon oxide electret layer side is large. Is larger than the resistivity of the portion on the electrode side.
【００１３】本発明の請求項５に係るエレクトレット素
子は、請求項１から請求項４のいずれかに記載のエレク
トレット素子において、半導電体層が、プラズマＣＶＤ
法により形成されていることを特徴とする。According to a fifth aspect of the present invention, there is provided an electret element according to any one of the first to fourth aspects, wherein the semiconductive layer is formed by plasma CVD.
It is characterized by being formed by a method.
【００１４】本発明の請求項６に係るエレクトレット素
子は、請求項１から請求項５のいずれかに記載のエレク
トレット素子において、半導電体層及び酸化シリコンエ
レクトレット層が共に、プラズマＣＶＤ法により形成さ
れていることを特徴とする。According to a sixth aspect of the present invention, there is provided the electret element according to any one of the first to fifth aspects, wherein the semiconductive layer and the silicon oxide electret layer are both formed by a plasma CVD method. It is characterized by having.
【００１５】従来のエレクトレット素子のように、電極
と酸化シリコンエレクトレット層の間に半導電体層が形
成されていない場合は、電極の酸化シリコンエレクトレ
ット層と接する部分に凹凸が有ると、凸の部分に電荷の
集中が起こり、その結果、その電荷の集中が起こった部
分から電荷が放電しやすくなって、酸化シリコンエレク
トレット層内に帯電している電荷が減少しやすくなり、
寿命が短くなる。それに対して本発明に係るエレクトレ
ット素子は、間に半導電体層が形成されているため、電
界が緩和されて凸の部分に電荷の集中が起こりにくくな
り、酸化シリコンエレクトレット層内の電荷が放電しに
くくなって、寿命が長くなると考えられる。In the case where a semiconductive layer is not formed between the electrode and the silicon oxide electret layer as in a conventional electret element, if a portion of the electrode in contact with the silicon oxide electret layer has irregularities, the convex portion The concentration of the charges occurs, and as a result, the charges are easily discharged from the portion where the concentration of the charges has occurred, and the charges charged in the silicon oxide electret layer tend to decrease.
Life is shortened. On the other hand, in the electret element according to the present invention, since the semiconductive layer is formed therebetween, the electric field is relaxed, and the electric charge is less likely to be concentrated on the convex portion, and the electric charge in the silicon oxide electret layer is discharged. It is thought that it becomes difficult to perform, and the life is prolonged.
【００１６】また更に、間に半導電体層が形成されてい
ない場合、抵抗率の小さい電極と酸化シリコンエレクト
レット層との界面には電荷を捕獲することができないた
め、このエレクトレット素子は酸化シリコンエレクトレ
ット層内に捕獲した電荷のみによって作動することにな
るが、本発明に係るエレクトレット素子は、半導電体層
と酸化シリコンエレクトレット層の間の界面にも電荷を
捕獲することができるため、酸化シリコンエレクトレッ
ト層内に捕獲した電荷と界面に捕獲した電荷をあわせて
作動することができ、寿命が長くなると考えられる。Furthermore, if no semiconductive layer is formed between the electrodes, the interface between the electrode having a low resistivity and the silicon oxide electret layer cannot capture charges. Although the electret device according to the present invention can operate by only the electric charge trapped in the layer, the electric charge can also be captured at the interface between the semiconductive layer and the silicon oxide electret layer. It is considered that the electric charge trapped in the layer and the electric charge trapped at the interface can be operated together, and the life is prolonged.
【００１７】[0017]
【発明の実施の形態】本発明に係るエレクトレット素子
を図面に基づいて説明する。図１は本発明に係るエレク
トレット素子の一実施の形態の断面を説明する図であ
り、図２は本発明に係るエレクトレット素子の他の実施
の形態の断面を説明する図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS An electret element according to the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a cross section of an embodiment of the electret device according to the present invention, and FIG. 2 is a diagram illustrating a cross section of another embodiment of the electret device according to the present invention.
【００１８】本発明に係るエレクトレット素子の一実施
の形態は、図１に示すように、金属又は高濃度不純物半
導体により形成された電極１４と、酸化シリコンエレク
トレット層１０の間に、これらの電極１４及び酸化シリ
コンエレクトレット層１０と共に接した半導電体層１２
が形成されているエレクトレット素子である。One embodiment of the electret element according to the present invention is, as shown in FIG. 1, provided between an electrode 14 formed of a metal or a high-concentration impurity semiconductor and a silicon oxide electret layer 10. And semiconductive layer 12 in contact with silicon oxide electret layer 10
Are formed on the electret element.
【００１９】このように電極１４と酸化シリコンエレク
トレット層１０の間に半導電体層１２が形成されている
と、電極１４と酸化シリコンエレクトレット層１０の間
の電界を緩和することが可能となるため、寿命が長いエ
レクトレット素子となると考えられる。また更に、電極
１４と酸化シリコンエレクトレット層１０の間に半導電
体層１２が形成されている場合、半導電体層１２と酸化
シリコンエレクトレット層１０の間の界面にも電荷を捕
獲することができるため、酸化シリコンエレクトレット
層１０内に捕獲した電荷と界面に捕獲した電荷をあわせ
て作動することができ、寿命が長くなると考えられる。When the semiconductive layer 12 is formed between the electrode 14 and the silicon oxide electret layer 10, the electric field between the electrode 14 and the silicon oxide electret layer 10 can be reduced. It is considered that the electret element has a long life. Furthermore, when the semiconductive layer 12 is formed between the electrode 14 and the silicon oxide electret layer 10, electric charges can be captured also at the interface between the semiconductive layer 12 and the silicon oxide electret layer 10. Therefore, the charge trapped in the silicon oxide electret layer 10 and the charge trapped at the interface can be operated together, and the life is considered to be long.
【００２０】なお半導電体層１２は、電極１４を形成す
ることが可能な高濃度不純物半導体と、絶縁体との間の
抵抗率を有する物質により形成された層であり、例え
ば、低濃度の不純物が添加されたシリコンや、低濃度の
不純物が添加されたシリコンカーバイドや、不純物が添
加されていないシリコン等のシリコン系のものや、架橋
ポリエチレン樹脂にカーボンの粉末を混合したもの等の
樹脂に導電物質を混合した混合物や、カーボン等により
形成された層が挙げられる。この半導電体層１２の厚み
としては、特に限定するものではないが、０．５μｍ程
度が好ましい。The semiconductive layer 12 is a layer formed of a substance having a resistivity between a high-concentration impurity semiconductor capable of forming the electrode 14 and an insulator. Silicon-based materials such as silicon with impurities, silicon carbide with low-concentration impurities, silicon with no impurities, and resins such as cross-linked polyethylene resin mixed with carbon powder. Examples thereof include a mixture of a conductive material and a layer formed of carbon or the like. The thickness of the semiconductive layer 12 is not particularly limited, but is preferably about 0.5 μm.
【００２１】なお、半導電体層１２が、低濃度の不純物
が添加されたシリコン又は低濃度の不純物が添加された
シリコンカーバイドにより形成されていると、高温でも
良好な帯電安定性を有するエレクトレット素子となり好
ましい。なお、低濃度の不純物が添加されたシリコンと
しては、低濃度の不純物が添加された非晶質シリコン、
低濃度の不純物が添加された微結晶シリコン及び低濃度
の不純物が添加された多結晶シリコンが挙げられ、低濃
度の不純物が添加されたシリコンカーバイドとしては、
低濃度の不純物が添加された非晶質シリコンカーバイ
ド、低濃度の不純物が添加された微結晶シリコンカーバ
イド及び低濃度の不純物が添加された多結晶シリコンカ
ーバイドが挙げられる。If the semiconductive layer 12 is made of silicon doped with low concentration impurities or silicon carbide doped with low concentration impurities, the electret element having good charge stability even at high temperatures. Is preferable. Note that low-concentration impurity-doped silicon includes amorphous silicon to which low-concentration impurities are added,
Examples include microcrystalline silicon to which low-concentration impurities are added and polycrystalline silicon to which low-concentration impurities are added. As silicon carbide to which low-concentration impurities are added,
Examples include amorphous silicon carbide to which low-concentration impurities are added, microcrystalline silicon carbide to which low-concentration impurities are added, and polycrystalline silicon carbide to which low-concentration impurities are added.
【００２２】この半導電体層１２の形成方法としては、
例えば、低濃度の不純物が添加されたシリコンや、低濃
度の不純物が添加されたシリコンカーバイドや、不純物
が添加されていないシリコン等のシリコン系の場合に
は、電極１４の表面にプラズマＣＶＤ法やＲＦスパッタ
リング法により形成することができ、樹脂に導電物質を
混合した混合物の場合には、その混合物を用いてフィル
ムを形成し、このフィルムを電極１４に熱圧着して形成
したり、電極１４の表面に混合物を塗布することによっ
て形成することができ、カーボンの場合には、プラズマ
ＣＶＤ法や、ＲＦスパッタリング法によって形成するこ
とができる。The method of forming the semiconductive layer 12 is as follows.
For example, in the case of a silicon-based material such as silicon to which low-concentration impurities are added, silicon carbide to which low-concentration impurities are added, and silicon to which no impurities are added, the plasma CVD method In the case of a mixture in which a conductive material is mixed with a resin, a film can be formed using the mixture, and the film can be formed by thermocompression bonding to the electrode 14 or can be formed by RF sputtering. It can be formed by applying a mixture to the surface, and in the case of carbon, it can be formed by a plasma CVD method or an RF sputtering method.
【００２３】上記プラズマＣＶＤ法により半導電体層１
２を形成する具体的条件としては、低濃度の不純物が添
加された非晶質シリコンの半導電体層１２を形成する場
合には、例えば、０．５モル％のホスフィンを加えたシ
ランを用いて、圧力１Ｔｏｒｒ、基板温度２００℃、放
電電力１０Ｗ、周波数１３．５６ＭＨｚでプラズマを発
生させて電極１４上に堆積させることにより形成するこ
とができ、低濃度の不純物が添加された微結晶シリコン
の半導電体層１２を形成する場合には、例えば、１．０
モル％のホスフィンを加えたシランを用いて、圧力０．
７Ｔｏｒｒ、基板温度３００℃、放電電力２００Ｗ、周
波数１３．５６ＭＨｚでプラズマを発生させて電極１４
上に堆積させることにより形成することができ、低濃度
の不純物が添加された多結晶シリコンの半導電体層１２
を形成する場合には、例えば、１．０モル％のホスフィ
ンを加えたシランを用いて、圧力１Ｔｏｒｒ、基板温度
５００℃、放電電力２００Ｗ、周波数１３．５６ＭＨｚ
でプラズマを発生させて電極１４上に堆積させることに
より形成することができる。The semiconductive layer 1 is formed by the above-mentioned plasma CVD method.
As a specific condition for forming No. 2, when forming the semiconducting layer 12 of amorphous silicon to which a low concentration of impurity is added, for example, silane to which 0.5 mol% of phosphine is added is used. It can be formed by generating a plasma at a pressure of 1 Torr, a substrate temperature of 200 ° C., a discharge power of 10 W, and a frequency of 13.56 MHz, and depositing the plasma on the electrode 14. When forming the semiconductive layer 12, for example, 1.0
A pressure of 0.
A plasma was generated at 7 Torr, a substrate temperature of 300 ° C., a discharge power of 200 W, and a frequency of 13.56 MHz, and the electrode 14 was formed.
A semiconducting layer 12 of polycrystalline silicon, which can be formed by depositing
Is formed, for example, using silane to which phosphine of 1.0 mol% is added, at a pressure of 1 Torr, a substrate temperature of 500 ° C., a discharge power of 200 W, and a frequency of 13.56 MHz.
Then, plasma can be generated and deposited on the electrode 14.
【００２４】また、低濃度の不純物が添加された非晶質
シリコンカーバイドの半導電体層１２を形成する場合に
は、例えば、０．５モル％のホスフィン及び３００モル
％のメタンを加えたシランを用いて、圧力１Ｔｏｒｒ、
基板温度２５０℃、放電電力１０Ｗ、周波数１３．５６
ＭＨｚでプラズマを発生させて電極１４上に堆積させる
ことにより形成することができ、低濃度の不純物が添加
された微結晶シリコンカーバイドの半導電体層１２を形
成する場合には、例えば、１．０モル％のホスフィン及
び３００モル％のメタンを加えたシランを用いて、圧力
０．７Ｔｏｒｒ、基板温度３００℃、放電電力２００
Ｗ、周波数１３．５６ＭＨｚでプラズマを発生させて電
極１４上に堆積させることにより形成することができ、
低濃度の不純物が添加された多結晶シリコンカーバイド
の半導電体層１２を形成する場合には、例えば、１．０
モル％のホスフィン及び３００モル％のメタンを加えた
シランを用いて、圧力１Ｔｏｒｒ、基板温度５００℃、
放電電力２００Ｗ、周波数１３．５６ＭＨｚでプラズマ
を発生させて電極１４上に堆積させることにより形成す
ることができる。When the semiconductive layer 12 of amorphous silicon carbide doped with a low concentration of impurities is formed, for example, silane containing 0.5 mol% of phosphine and 300 mol% of methane is added. Using a pressure of 1 Torr,
Substrate temperature 250 ° C, discharge power 10W, frequency 13.56
In the case of forming the semiconductive layer 12 of microcrystalline silicon carbide to which a low concentration impurity is added, for example, 1. Using silane containing 0 mol% of phosphine and 300 mol% of methane, a pressure of 0.7 Torr, a substrate temperature of 300 ° C., and a discharge power of 200
W can be formed by generating plasma at a frequency of 13.56 MHz and depositing it on the electrode 14;
When forming the semiconductive layer 12 of polycrystalline silicon carbide to which a low concentration impurity is added, for example,
Using silane containing mol% of phosphine and 300 mol% of methane, the pressure was 1 Torr, the substrate temperature was 500 ° C.,
It can be formed by generating plasma at a discharge power of 200 W and a frequency of 13.56 MHz and depositing it on the electrode 14.
【００２５】また、樹脂に導電物質を混合した混合物の
半導電体層１２を形成する場合には、例えば、架橋ポリ
エチレン樹脂に１０〜４０重量％のカーボンの粉末を混
合した混合物を用いて１０〜５０μｍのフィルムを形成
し、このフィルムを電極１４に熱圧着して形成すること
ができる。When the semiconductive layer 12 of a mixture of a resin and a conductive substance is formed, for example, a mixture of a crosslinked polyethylene resin and 10 to 40% by weight of carbon powder is used. A 50 μm film can be formed, and this film can be formed by thermocompression bonding to the electrode 14.
【００２６】また、カーボンの半導電体層１２をプラズ
マＣＶＤ法により形成する場合には、例えば、１０〜２
００モル％の水素を加えたメタンを用いて、圧力０．１
Ｔｏｒｒ、基板温度３００℃、放電電力２００Ｗ、周波
数１３．５６ＭＨｚでプラズマを発生させて電極１４上
に堆積させることにより形成することができる。When the semiconducting carbon layer 12 is formed by the plasma CVD method, for example,
Using methane to which 00 mol% of hydrogen has been added, a pressure of 0.1
It can be formed by generating plasma at Torr, a substrate temperature of 300 ° C., a discharge power of 200 W, and a frequency of 13.56 MHz, and depositing the plasma on the electrode.
【００２７】また、カーボンの半導電体層１２をＲＦス
パッタリング法により形成する場合には、例えば、ター
ゲットにグラファイトを用い、雰囲気ガスとして水素を
導入し、圧力０．１Ｔｏｒｒ、基板温度３００℃、放電
電力２００Ｗ、周波数１３．５６ＭＨｚでスパッタリン
グさせて電極１４上に堆積させることにより形成するこ
とができる。When the carbon semiconductive layer 12 is formed by the RF sputtering method, for example, graphite is used as a target, hydrogen is introduced as an atmosphere gas, the pressure is 0.1 Torr, the substrate temperature is 300.degree. It can be formed by sputtering at a power of 200 W and a frequency of 13.56 MHz and depositing it on the electrode 14.
【００２８】なお、半導電体層１２の抵抗率の調整方法
としては、プラズマＣＶＤ法により形成する場合には、
不純物の添加量やプラズマの発生条件で調整することが
でき、樹脂に導電物質を混合した混合物の場合には、樹
脂と導電物質の配合比率で調整することができる。As a method of adjusting the resistivity of the semiconductive layer 12, when it is formed by a plasma CVD method,
It can be adjusted by the amount of impurities added or the plasma generation conditions. In the case of a mixture of a resin and a conductive material, the mixture can be adjusted by the mixing ratio of the resin and the conductive material.
【００２９】なお、図２に示すように、半導電体層１２
を多層構造とし、半導電体層１２のうち酸化シリコンエ
レクトレット層１０側の部分（１２ａ）の抵抗率の大き
さが、電極１４側の部分（１２ｂ）の抵抗率より大きく
なるように形成すると、半導電体層１２全体としての電
界が緩和される効果が特に大きくなるため、特に寿命が
長いエレクトレット素子となり好ましい。It should be noted that, as shown in FIG.
Is formed in such a manner that the resistivity of the portion (12a) on the silicon oxide electret layer 10 side of the semiconductive layer 12 is larger than the resistivity of the portion (12b) on the electrode 14 side. Since the effect of alleviating the electric field of the entire semiconductive layer 12 is particularly increased, an electret element having a particularly long life is preferable.
【００３０】なお、半導電体層１２のうち酸化シリコン
エレクトレット層１０側の部分（１２ａ）の抵抗率の大
きさが、電極１４側の部分（１２ｂ）の抵抗率より大き
くなるように形成する方法としては、例えばプラズマＣ
ＶＤ法により形成する場合には、不純物の添加量を途中
で変化させることによって形成することができる。この
場合、段階的に抵抗率が変化するように形成しても良
く、連続的に抵抗率が変化するように形成しても良い。
また、酸化シリコンエレクトレット層１０側の部分（１
２ａ）と、電極１４側の部分（１２ｂ）を異なった結晶
構造（例えば非晶質シリコンと微結晶シリコン）の組み
合わせにより形成しても良い。A method of forming the semiconductive layer 12 such that the resistivity of the portion (12a) on the silicon oxide electret layer 10 side is larger than the resistivity of the portion (12b) on the electrode 14 side. For example, plasma C
In the case of forming by the VD method, it can be formed by changing the addition amount of impurities in the middle. In this case, the resistivity may be changed stepwise, or the resistance may be changed continuously.
Also, the portion (1) on the silicon oxide electret layer 10 side
2a) and the portion (12b) on the electrode 14 side may be formed by a combination of different crystal structures (for example, amorphous silicon and microcrystalline silicon).
【００３１】本発明のエレクトレット素子を構成する電
極１４は、クロム、アルミニウム等の金属、又は高濃度
にボロンが添加されたシリコン等の高濃度不純物半導体
により形成された抵抗率の比較的小さいものであり、例
えばガラス基板のような絶縁物の表面に層状に形成され
ていても良い。この層状に形成する方法としては、金属
の場合、例えばＥＢ蒸着法、ＲＦスパッタリング法によ
り形成することができ、高濃度不純物半導体の場合、プ
ラズマＣＶＤ法、ＲＦスパッタリング法により形成する
ことができる。なお、シリコン基板の表面に高濃度不純
物半導体の層を形成して電極１４とする場合には、シリ
コン基板にボロン等の不純物を拡散させたり、イオンを
注入して形成することもできる。The electrode 14 constituting the electret element of the present invention is made of a metal such as chromium or aluminum, or a high-concentration impurity semiconductor such as silicon to which boron is added at a high concentration and having a relatively small resistivity. Yes, it may be formed in a layer on the surface of an insulator such as a glass substrate. As a method of forming the layer, a metal can be formed by, for example, an EB vapor deposition method or an RF sputtering method, and a high-concentration impurity semiconductor can be formed by a plasma CVD method or an RF sputtering method. Note that in the case where a layer of a high-concentration impurity semiconductor is formed over the surface of the silicon substrate to form the electrode 14, the electrode 14 can be formed by diffusing impurities such as boron or implanting ions into the silicon substrate.
【００３２】また、エレクトレット素子を構成する酸化
シリコンエレクトレット層１０は、酸化シリコン製のエ
レクトレットであり、半導電体層１２上に酸化シリコン
の層を形成した後、その酸化シリコンの層を帯電させる
ことによって形成したものである。The silicon oxide electret layer 10 constituting the electret element is an electret made of silicon oxide. After forming a silicon oxide layer on the semiconductive layer 12, the silicon oxide electret layer is charged. It is formed by.
【００３３】この酸化シリコンの層の形成方法として
は、例えば、プラズマＣＶＤ法や、ＬＰＣＶＤ法により
形成することができ、その具体的方法としては、例え
ば、３０モル％の亜酸化窒素を加えたシランを用いて、
圧力０．６Ｔｏｒｒ、基板温度２００〜３００℃、放電
電力１５０Ｗ、周波数１３．５６ＭＨｚでプラズマを発
生させて半導電体層１２上に酸化シリコンを堆積させる
ことにより形成することができる。なお、半導電体層１
２がシリコン系のものの場合には、半導電体層１２を比
較的厚く形成しておき、この半導電体層１２の表面部を
熱酸化させて形成することも可能である。この酸化シリ
コンエレクトレット層１０の厚みとしては、特に限定す
るものではないが、２μｍ程度が好ましい。The silicon oxide layer can be formed by, for example, a plasma CVD method or an LPCVD method. As a specific method, for example, silane containing 30 mol% of nitrous oxide is added. Using,
It can be formed by generating plasma at a pressure of 0.6 Torr, a substrate temperature of 200 to 300 ° C., a discharge power of 150 W, a frequency of 13.56 MHz, and depositing silicon oxide on the semiconductor layer 12. The semiconductive layer 1
In the case where 2 is of a silicon type, the semiconductive layer 12 may be formed relatively thick, and the surface portion of the semiconductive layer 12 may be formed by thermal oxidation. The thickness of the silicon oxide electret layer 10 is not particularly limited, but is preferably about 2 μm.
【００３４】また、酸化シリコンの層を帯電させる方法
としては、例えば、酸化シリコンの層に電子ビームを照
射し、電子を酸化シリコンの層の導入することによって
帯電させたり、導電性ワイヤからコロナ放電により発生
させた電荷を、酸化シリコンの層に導入して帯電させ
る。As a method of charging the silicon oxide layer, for example, the silicon oxide layer is irradiated with an electron beam and charged by introducing electrons into the silicon oxide layer, or corona discharge from a conductive wire. Is introduced into the silicon oxide layer and charged.
【００３５】なお、半導電体層１２及び酸化シリコンエ
レクトレット層１０を共にプラズマＣＶＤ法により形成
すると、エレクトレット素子を形成する生産性が優れ好
ましい。なお、シングルチャンバー方式の装置を用いる
場合には、一つのＣＶＤチャンバー内で、条件を変更す
ることにより、半導電体層１２及び酸化シリコンエレク
トレット層１０を連続して形成し、マルチチャンバー方
式の装置を用いる場合には、第一のチャンバーで半導電
体層１２を形成した後、第二のチャンバーに移動させて
酸化シリコンエレクトレット層１０を形成する。It is preferable that both the semiconductive layer 12 and the silicon oxide electret layer 10 be formed by the plasma CVD method because the productivity of forming the electret element is excellent. When a single-chamber type apparatus is used, the semi-conductor layer 12 and the silicon oxide electret layer 10 are continuously formed in one CVD chamber by changing the conditions. Is used, after the semiconductive layer 12 is formed in the first chamber, it is moved to the second chamber to form the silicon oxide electret layer 10.
【００３６】[0036]
【発明の効果】本発明に係るエレクトレット素子は、電
極と酸化シリコンエレクトレット層の間に、高濃度不純
物半導体より抵抗率が大きい半導電体層が形成されてい
るため、寿命が長いエレクトレット素子となる。According to the electret element of the present invention, a semiconductive layer having a resistivity higher than that of a high-concentration impurity semiconductor is formed between an electrode and a silicon oxide electret layer. .
【００３７】本発明の請求項２に係るエレクトレット素
子は、上記の効果に加え、高温でも良好な帯電安定性を
有するエレクトレット素子となる。The electret element according to claim 2 of the present invention is an electret element having good charging stability even at high temperatures, in addition to the above effects.
【図１】本発明に係るエレクトレット素子の一実施の形
態の断面を説明する図である。FIG. 1 is a diagram illustrating a cross section of an embodiment of an electret element according to the present invention.
【図２】本発明に係るエレクトレット素子の他の実施の
形態の断面を説明する図である。FIG. 2 is a diagram illustrating a cross section of another embodiment of the electret element according to the present invention.
１０ 酸化シリコンエレクトレット層 １２ 半導電体層 １４ 電極 Reference Signs List 10 silicon oxide electret layer 12 semiconductive layer 14 electrode
Claims (6)
された電極の表面に、酸化シリコンエレクトレット層を
形成したエレクトレット素子において、上記電極と酸化
シリコンエレクトレット層の間に、高濃度不純物半導体
より抵抗率が大きい半導電体層が形成されていることを
特徴とするエレクトレット素子。1. An electret element in which a silicon oxide electret layer is formed on a surface of an electrode formed of a metal or a high-concentration impurity semiconductor, the resistivity between the electrode and the silicon oxide electret layer is higher than that of the high-concentration impurity semiconductor. An electret element comprising a large semiconductive layer.
れたシリコン、又は低濃度の不純物が添加されたシリコ
ンカーバイドにより形成されていることを特徴とする請
求項１記載のエレクトレット素子。2. The electret element according to claim 1, wherein the semiconductive layer is made of silicon doped with a low concentration of impurities or silicon carbide doped with a low concentration of impurities.
れた非晶質シリコン、低濃度の不純物が添加された微結
晶シリコン、低濃度の不純物が添加された多結晶シリコ
ン、低濃度の不純物が添加された非晶質シリコンカーバ
イド、低濃度の不純物が添加された微結晶シリコンカー
バイド及び低濃度の不純物が添加された多結晶シリコン
カーバイドからなる群の中から選ばれた少なくとも１種
により形成されていることを特徴とする請求項１又は請
求項２記載のエレクトレット素子。3. The semiconductor device according to claim 1, wherein the semiconductive layer is made of amorphous silicon doped with a low concentration of impurities, microcrystalline silicon doped with a low concentration of impurities, polycrystalline silicon doped with a low concentration of impurities, At least one selected from the group consisting of amorphous silicon carbide doped with impurities, microcrystalline silicon carbide doped with low concentration of impurities, and polycrystalline silicon carbide doped with low concentration of impurities. The electret element according to claim 1, wherein the electret element is formed.
レット層側の部分の抵抗率の大きさが、電極側の部分の
抵抗率より大きいことを特徴とする請求項１から請求項
３のいずれかに記載のエレクトレット素子。4. The semiconductor device according to claim 1, wherein the resistivity of the portion on the silicon oxide electret layer side of the semiconductive layer is larger than the resistivity of the portion on the electrode side. 3. The electret element according to claim 1.
形成されていることを特徴とする請求項１から請求項４
のいずれかに記載のエレクトレット素子。5. The semiconductor device according to claim 1, wherein the semiconductive layer is formed by a plasma CVD method.
The electret element according to any one of the above.
ット層が共に、プラズマＣＶＤ法により形成されている
ことを特徴とする請求項１から請求項５のいずれかに記
載のエレクトレット素子。6. The electret element according to claim 1, wherein both the semiconductive layer and the silicon oxide electret layer are formed by a plasma CVD method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10017397A JPH11219851A (en) | 1998-01-29 | 1998-01-29 | Electret device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10017397A JPH11219851A (en) | 1998-01-29 | 1998-01-29 | Electret device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11219851A true JPH11219851A (en) | 1999-08-10 |
Family
ID=11942871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10017397A Pending JPH11219851A (en) | 1998-01-29 | 1998-01-29 | Electret device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11219851A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010047076A1 (en) * | 2008-10-23 | 2010-04-29 | パナソニック株式会社 | Electret electrode, actuator using the electret electrode, oscillation generator, oscillation generation device, and communication device using the oscillation generation device |
| WO2010126012A1 (en) * | 2009-04-27 | 2010-11-04 | 日東電工株式会社 | Electret material and electrostatic-type acoustic transducer |
| US8164231B2 (en) | 2006-11-10 | 2012-04-24 | Sanyo Electric Co., Ltd. | Electret device comprising electret film formed on main surface of substrate and electrostatic operating apparatus |
-
1998
- 1998-01-29 JP JP10017397A patent/JPH11219851A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8164231B2 (en) | 2006-11-10 | 2012-04-24 | Sanyo Electric Co., Ltd. | Electret device comprising electret film formed on main surface of substrate and electrostatic operating apparatus |
| WO2010047076A1 (en) * | 2008-10-23 | 2010-04-29 | パナソニック株式会社 | Electret electrode, actuator using the electret electrode, oscillation generator, oscillation generation device, and communication device using the oscillation generation device |
| US8288917B2 (en) | 2008-10-23 | 2012-10-16 | Panasonic Corporation | Silicon oxide electret electrode with laminate insulating film surrounding short conductive film |
| JP5411871B2 (en) * | 2008-10-23 | 2014-02-12 | パナソニック株式会社 | Electret electrode, actuator using the same, vibration power generator, vibration power generation device, and communication device equipped with the vibration power generation device |
| WO2010126012A1 (en) * | 2009-04-27 | 2010-11-04 | 日東電工株式会社 | Electret material and electrostatic-type acoustic transducer |
| JP2010279024A (en) * | 2009-04-27 | 2010-12-09 | Nitto Denko Corp | Electret material and electrostatic acoustic transducer |
| US20110249834A1 (en) * | 2009-04-27 | 2011-10-13 | Nitto Denko Corporation | Electret material and electrostatic-type acoustic transducer |
| CN102227789A (en) * | 2009-04-27 | 2011-10-26 | 日东电工株式会社 | Electret material and electrostatic-type acoustic transducer |
| CN103474241A (en) * | 2009-04-27 | 2013-12-25 | 日东电工株式会社 | Electret material and electrostatic-type acoustic transducer |
| US8971553B2 (en) | 2009-04-27 | 2015-03-03 | Nitto Denko Corporation | Electret material and electrostatic-type acoustic transducer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2762968B2 (en) | Method for manufacturing field effect thin film transistor | |
| US4823180A (en) | Photo-transistor in MOS thin-film technology and method for production and operation thereof | |
| TW200539448A (en) | Metal transistor device | |
| KR20150111668A (en) | Method of manufacturing n-doped graphene and electrical components using NH4F, and graphene and electrical components thereby | |
| JP2836790B2 (en) | Ohmic electrode formation method on diamond thin film | |
| US4446168A (en) | Method of forming amorphous silicon | |
| JPS63194326A (en) | Manufacture of semiconductor device | |
| US5298765A (en) | Diamond Schottky gate type field-effect transistor | |
| EP0291951B1 (en) | A semiconductor field effect transistor using single crystalline silicon carbide as a gate insulating layer | |
| JPH11219851A (en) | Electret device | |
| Hwang | Plasma charge injection technology and its application to c-Si solar cells for field-effect passivation | |
| JPH07169762A (en) | Manufacture of insulating film and manufacture of semiconductor device using it | |
| US6117751A (en) | Method for manufacturing a mis structure on silicon carbide (SiC) | |
| JPH09283373A (en) | Silicon oxide film electret | |
| JPH11219852A (en) | Electret device | |
| JP2000332235A (en) | Semiconductor device and its manufacture | |
| JP5107027B2 (en) | Method for manufacturing field effect transistor having diamond-like carbon channel | |
| JP2002141292A (en) | Method of manufacturing silicon thin film | |
| JP3483285B2 (en) | Improved production method of silicon dioxide electret and obtained improved electret | |
| WO2003060942A1 (en) | Electron emission device | |
| JP4312331B2 (en) | Electron emission device | |
| JP3201495B2 (en) | Manufacturing method of amorphous silicon | |
| JPH0823095A (en) | Semiconductor device and production process thereof | |
| JP2668459B2 (en) | Insulation film manufacturing method | |
| JPH0367350B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040419 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040428 |
|
| A521 | Written amendment |
Effective date: 20040615 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040804 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040817 |
|
| LAPS | Cancellation because of no payment of annual fees |