JPH11214447A - 半導体装置の実装構造及びその実装方法 - Google Patents

半導体装置の実装構造及びその実装方法

Info

Publication number
JPH11214447A
JPH11214447A JP1383598A JP1383598A JPH11214447A JP H11214447 A JPH11214447 A JP H11214447A JP 1383598 A JP1383598 A JP 1383598A JP 1383598 A JP1383598 A JP 1383598A JP H11214447 A JPH11214447 A JP H11214447A
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
mounting
bump
voids
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1383598A
Other languages
English (en)
Inventor
Masaya Sakurai
雅也 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1383598A priority Critical patent/JPH11214447A/ja
Publication of JPH11214447A publication Critical patent/JPH11214447A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

(57)【要約】 【課題】 半田バンプが集中する熱応力を緩和して、半
田バンプの熱疲労破壊を防止することができる半導体装
置の実装構造及びその実装方法を提供する。 【解決手段】 半田バンプを有する半導体装置の実装構
造において、実装基板13と、この実装基板13の電極
上に実装される一様にボイド14を有する半田バンプ1
5を有する半導体装置11を具備する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、接続端子に半田バ
ンプが使用されている半導体装置の実装構造及びその実
装方法に関するものである。
【0002】
【従来の技術】従来、接続端子に半田バンプが使用され
ているような半導体装置としては、以下に示すようなも
のがあった。図3及び図4はかかる従来の半導体装置の
半田バンプ部の断面図である。図3に示すように、半導
体装置1の半田バンプ5自身が溶融して実装基板3に接
続している場合や、図4に示すように、半導体装置1の
高融点半田バンプ6が低融点半田7が溶融することによ
り接続している場合があり、ともに共通して、バンプ内
部は金属が充填している。
【0003】
【発明が解決しようとする課題】しかしながら、上記し
た従来の構造では以下に記すような問題点があった。半
田バンプ5,6,7付き半導体装置1を実装基板3上に
接続後、熱的な負荷が加わった場合、半導体装置1と実
装基板3の熱膨張係数の差により、熱応力が発生する。
この時、その熱応力は充填樹脂2によって殆どが緩和さ
れるが、充填樹脂2で緩和しきれない熱応力は、半田バ
ンプ5,6,7に集中し歪みを発生させる。この熱的な
負荷が何回か繰り返されると、歪みが溜まり、やがて半
田バンプ5,6,7は熱疲労破壊によって破断してしま
う。
【0004】本発明は、上記問題点を除去し、半田バン
プに集中する熱応力を緩和して、半田バンプの熱疲労破
壊を防止することができる半導体装置の実装構造及びそ
の実装方法を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔1〕半田バンプを有する半導体装置の実装構造におい
て、実装基板と、この実装基板の電極上に実装される一
様にボイドを有する半田バンプを有する半導体装置を具
備するようにしたものである。
【0006】〔2〕半田バンプを有する半導体装置の実
装構造において、実装基板と、この実装基板の電極上に
正確に実装される高融点半田の電極となるバンプと、ボ
イドを有する低融点接続半田とを具備するようにしたも
のである。 〔3〕半田バンプを有する半導体装置の実装方法におい
て、実装基板の電極上に実装される半導体装置に半田の
電極を形成する際、ウェットバックの溶融温度を融点+
20℃以下10℃以上にして、バンプ内に一様にボイド
を形成し、熱応力が負荷される時に前記バンプ内のボイ
ドにより、熱応力を緩和して、前記半導体装置を前記実
装基板に実装するようにしたものである。
【0007】〔4〕半田バンプを有する半導体装置の実
装方法において、実装基板の電極上に実装される半導体
装置に高融点半田の電極を形成し、前記実装基板の電極
上に低融点接続半田を塗布し、前記半導体装置を前記実
装基板上に実装する際に、前記高融点半田の電極となる
バンプと前記実装基板の電極の位置を正確に合わせて、
前記低融点接続半田内にボイドを形成するようにしたも
のである。
【0008】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。図1は本発明の第1実施例の半導体
装置の実装構造を示す断面図である。この図において、
11は半導体装置、12は充填樹脂、13は実装基板、
14はボイド、15は半田バンプである。
【0009】まず、半導体装置11の電極上に錫鉛合金
等の材料によって半田バンプ15をメッキで形成する。
形成方法としては、例えば、電極上のNiを陽極として
錫、鉛の順に電気メッキ法にて形成する方法がある。メ
ッキ後、半田材料を溶融させ形状を整形する作業(以
下、ウェットバックという)を行う。通常ウェットバッ
ク時には、半田材の融点+40℃近辺の温度を負荷する
が、この場合、半田材の融点+20℃以下+10℃以上
の温度を負荷する。例えば、95:5=Pb:Snの場
合は、融点が314℃なので通常のウェットバック温度
が355℃近辺であるところを324〜330℃で行
い、63:37=Pb:Snの場合は、融点が183℃
なので、通常のウェットバック温度が220℃近辺であ
るところを193〜203℃で行う。
【0010】この方法で、ウェットバックを行うと、溶
融後の半田バンプ15内に無数のボイド14が形成され
る。ボイド14は半田バンプ15内に一様に存在する。
このように構成したので、半導体装置11に熱的な負荷
が加わり半田バンプ15に熱応力が発生した場合、熱応
力が負荷された半田バンプ15の中にボイド14が存在
する場合、ボイド14の中は気体であるため、例えば、
中身を空気と考えると、弾性率は0.33MPaであ
り、半田材料の弾性率に比べて無視できる値である。ボ
イド14は半田バンプ15内のあらゆる箇所で自由表面
を作ったことになり、半田バンプ15内の変位は全てボ
イド14に吸収される。即ち、スポンジと同じ性質を持
ち、応力吸収係数は増大する。見かけ弾性率が小さくな
り、自身の変形能力も向上する。
【0011】このように、第1実施例によれば、発生す
る熱応力を緩和する能力が増大するため、通常の半田バ
ンプと比較して熱疲労寿命の向上を図ることができる。
なお、ボイドの測定には、マイクロX線検査機(例え
ば、メデイアエックステック社製)を使用する。この検
査機を使用してバンプのX線写真を影り、ボイドの存在
する割合を2値化処理された写真から検出し、最終的に
は面積をもって判断する。より具体的には、その検査機
を使用してウエハ直上からX線でバンプを透過する。ボ
イドが存在する場合、その場所は周辺の半田の詰まって
いる黒い部分と比較して、白く見えるため、その部分の
面積と濃淡の度合いを積分することで、バンプ内のボイ
ドの体積を計算し、ボイドの量を測定することができ
る。
【0012】次に、本発明の第2実施例について説明す
る。図2は本発明の第2実施例の半導体装置の実装構造
を示す断面図である。この図において、21は半導体装
置、22は充填樹脂、23は実装基板、24は高融点半
田バンプ、25は低融点半田バンプ、26はボイド、2
7は実装基板の電極である。
【0013】この実施例は、実装基板23の電極27上
に、予め、錫鉛共晶合金等の低融点半田25を形成して
おき、その上に高融点半田バンプ24付き半導体装置2
1を実装するようにしたものである。低融点半田バンプ
25が予め形成されている電極27上に高融点半田バン
プ24を接続する際は、1/3程度電極27から高融点
半田バンプ24をずらして実装するとボイド26の発生
が抑えられるという報告がある。このため、高融点半田
バンプ24を電極27上に正確に実装すると、溶融する
低融点半田25内にボイド26が発生することとなる。
【0014】このように構成したので、半導体装置21
に熱的な負荷が加わり半田バンプ24、25に熱応力が
発生した場合、熱応力が負荷された低融点半田バンプ2
5内にボイド26が存在しているので、ボイド26の中
は気体であるため、例えば、中身を空気と考えると弾性
率は0.33MPaであり、半田材料の弾性率に比べて
無視できる値である。
【0015】ボイド26は低融点半田バンプ25内のあ
らゆる箇所で自由表面を作ったことになり、半田バンプ
内の変位は全てボイド26に吸収される。即ちスポンジ
と同じ性質を持ち、応力吸収係数は増大する。見かけ弾
性率が小さくなり自身の変形能力も向上する。このよう
に、第2実施例によれば、発生する熱応力を緩和する能
力が増大するため、通常の半田バンプと比較して熱疲労
寿命の向上を図ることができる。
【0016】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【0017】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 (1)請求項1又は3記載の発明によれば、半田バンプ
内にボイドを生成させることにより、発生する熱応力を
緩和する能力が増大するため、通常の半田バンプと比較
して熱疲労寿命の向上を図ることができる。 (2)請求項2又は4記載の発明によれば、高融点半田
バンプを実装基板の電極に正確に位置決めし、低融点接
続半田バンプ内にボイドを生成させることにより、発生
する熱応力を緩和する能力が増大するため、通常の半田
バンプと比較して熱疲労寿命の向上を図ることができ
る。
【図面の簡単な説明】
【図1】本発明の第1実施例の半導体装置の実装構造を
示す断面図である。
【図2】本発明の第2実施例の半導体装置の実装構造を
示す断面図である。
【図3】従来の第1の半導体装置の実装構造を示す断面
図である。
【図4】従来の第2の半導体装置の実装構造を示す断面
図である。
【符号の説明】
11,21 半導体装置 12,22 充填樹脂 13,23 実装基板 14,26 ボイド 15 半田バンプ 24 高融点半田バンプ 25 低融点半田バンプ 27 実装基板の電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半田バンプを有する半導体装置の実装構
    造において、(a)実装基板と、(b)該実装基板の電
    極上に実装される一様にボイドを有する半田バンプを有
    する半導体装置を具備する半導体装置の実装構造。
  2. 【請求項2】 半田バンプを有する半導体装置の実装構
    造において、(a)実装基板と、(b)該実装基板の電
    極上に正確に実装される高融点半田の電極となるバンプ
    と、(c)ボイドを有する低融点接続半田とを具備する
    ことを特徴とする半田バンプを有する半導体装置の実装
    構造。
  3. 【請求項3】 半田バンプを有する半導体装置の実装方
    法において、(a)実装基板の電極上に実装される半導
    体装置に半田の電極を形成する際、ウェットバックの溶
    融温度を融点+20℃以下10℃以上にして、バンプ内
    に一様にボイドを形成し、(b)熱応力が負荷される時
    に前記バンプのボイドにより、熱応力を緩和して、前記
    半導体装置を前記実装基板に実装することを特徴とする
    半田バンプを有する半導体装置の実装方法。
  4. 【請求項4】 半田バンプを有する半導体装置の実装方
    法において、(a)実装基板の電極上に実装される半導
    体装置に高融点半田の電極を形成し、前記実装基板の電
    極上に低融点接続半田を塗布し、(b)前記半導体装置
    を前記実装基板上に実装する際に、前記高融点半田の電
    極となるバンプと前記実装基板の電極の位置を正確に合
    わせて、前記低融点接続半田内にボイドを形成すること
    を特徴とする半導体装置の実装方法。
JP1383598A 1998-01-27 1998-01-27 半導体装置の実装構造及びその実装方法 Withdrawn JPH11214447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1383598A JPH11214447A (ja) 1998-01-27 1998-01-27 半導体装置の実装構造及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1383598A JPH11214447A (ja) 1998-01-27 1998-01-27 半導体装置の実装構造及びその実装方法

Publications (1)

Publication Number Publication Date
JPH11214447A true JPH11214447A (ja) 1999-08-06

Family

ID=11844344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1383598A Withdrawn JPH11214447A (ja) 1998-01-27 1998-01-27 半導体装置の実装構造及びその実装方法

Country Status (1)

Country Link
JP (1) JPH11214447A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426607B1 (ko) * 2001-09-18 2004-04-08 삼성전자주식회사 향상된 신뢰성의 솔더 구조 및 그 제조 방법
DE102005043808A1 (de) * 2005-09-13 2007-03-29 Infineon Technologies Ag Außenkontaktmaterial für Außenkontakte eines Halbleiterbauteils und Verwendung des Außenkontaktmaterials
US7268430B2 (en) 2004-08-30 2007-09-11 Renesas Technology Corp. Semiconductor device and process for manufacturing the same
US7301243B2 (en) 2004-08-30 2007-11-27 Sharp Kabushiki Kaisha High-reliable semiconductor device using hermetic sealing of electrodes
JP2008135518A (ja) * 2006-11-28 2008-06-12 Matsushita Electric Ind Co Ltd 電子部品実装構造体とその製造方法
US8120188B2 (en) 2006-11-28 2012-02-21 Panasonic Corporation Electronic component mounting structure and method for manufacturing the same
DE102010005465B4 (de) * 2009-01-26 2014-11-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses
US9331042B2 (en) 2012-01-17 2016-05-03 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device manufacturing method and semiconductor device
JP2018037601A (ja) * 2016-09-02 2018-03-08 株式会社リコー 積層体、発光装置、光源ユニット、レーザ装置、点火装置
CN110958784A (zh) * 2018-09-26 2020-04-03 佳能株式会社 图像拾取模块、制造图像拾取模块的方法和电子设备

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10228509B4 (de) * 2001-09-18 2007-05-24 Samsung Electronics Co., Ltd., Suwon Lotstruktur zur elektrischen und/oder mechanischen Kontaktierung sowie Vorrichtung und Verfahren zu ihrer Herstellung
KR100426607B1 (ko) * 2001-09-18 2004-04-08 삼성전자주식회사 향상된 신뢰성의 솔더 구조 및 그 제조 방법
US7268430B2 (en) 2004-08-30 2007-09-11 Renesas Technology Corp. Semiconductor device and process for manufacturing the same
US7301243B2 (en) 2004-08-30 2007-11-27 Sharp Kabushiki Kaisha High-reliable semiconductor device using hermetic sealing of electrodes
US7776735B2 (en) 2004-08-30 2010-08-17 Renesas Technology Corp. Semiconductor device and process for manufacturing the same
US7893532B2 (en) 2005-09-13 2011-02-22 Infineon Technologies Ag External contact material for external contacts of a semiconductor device and method of making the same
DE102005043808A1 (de) * 2005-09-13 2007-03-29 Infineon Technologies Ag Außenkontaktmaterial für Außenkontakte eines Halbleiterbauteils und Verwendung des Außenkontaktmaterials
DE102005043808B4 (de) * 2005-09-13 2007-11-29 Infineon Technologies Ag Außenkontaktmaterial für Außenkontakte eines Halbleiterbauteils und Verfahren zur Herstellung des Außenkontaktmaterials
JP2008135518A (ja) * 2006-11-28 2008-06-12 Matsushita Electric Ind Co Ltd 電子部品実装構造体とその製造方法
US8120188B2 (en) 2006-11-28 2012-02-21 Panasonic Corporation Electronic component mounting structure and method for manufacturing the same
DE102010005465B4 (de) * 2009-01-26 2014-11-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses
US9331042B2 (en) 2012-01-17 2016-05-03 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device manufacturing method and semiconductor device
JP2018037601A (ja) * 2016-09-02 2018-03-08 株式会社リコー 積層体、発光装置、光源ユニット、レーザ装置、点火装置
CN110958784A (zh) * 2018-09-26 2020-04-03 佳能株式会社 图像拾取模块、制造图像拾取模块的方法和电子设备

Similar Documents

Publication Publication Date Title
US4673772A (en) Electronic circuit device and method of producing the same
JP4904767B2 (ja) 半導体装置
JP5649805B2 (ja) 半導体装置の製造方法
JP4720438B2 (ja) フリップチップ接続方法
JP5214936B2 (ja) 半導体装置
JP2007035688A (ja) 半導体装置およびその製造方法
JPH11214447A (ja) 半導体装置の実装構造及びその実装方法
JP2006135264A (ja) 電子部品の製造方法及びそれを用いた電子部品
JP3671999B2 (ja) 半導体装置およびその製造方法ならびに半導体実装装置
JP2010087277A (ja) 半導体装置及びその製造方法
JPH05235099A (ja) 半導体実装回路装置
JP3180041B2 (ja) 接続端子及びその形成方法
JP2000101014A (ja) 半導体装置
JP2002334943A (ja) 電子部品
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
US20240079363A1 (en) Integrated circuit package
US10115645B1 (en) Repackaged reconditioned die method and assembly
JPS6224646A (ja) 半導体装置
JP2012049481A (ja) インターポーザ、半導体パッケージ、インターポーザの製造方法及び半導体パッケージの製造方法
JP2001156095A (ja) 電極、半導体装置および製造方法
JPS6360533B2 (ja)
JPH11345823A (ja) 半導体チップのフリップチップ実装方法及び実装治具
JP2013065758A (ja) 半導体装置及び半導体装置の製造方法
JPH0496353A (ja) 封止構造およびその製造方法ならびに半導体装置
JP2006005111A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405