JPH11214444A - 半導体装置及び回路基板 - Google Patents

半導体装置及び回路基板

Info

Publication number
JPH11214444A
JPH11214444A JP1177798A JP1177798A JPH11214444A JP H11214444 A JPH11214444 A JP H11214444A JP 1177798 A JP1177798 A JP 1177798A JP 1177798 A JP1177798 A JP 1177798A JP H11214444 A JPH11214444 A JP H11214444A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
semiconductor device
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1177798A
Other languages
English (en)
Inventor
Yuji Nishitani
祐司 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1177798A priority Critical patent/JPH11214444A/ja
Publication of JPH11214444A publication Critical patent/JPH11214444A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】作業性及び接続の信頼性を向上し得る半導体装
置及び回路基板を実現し難かつた。 【解決手段】半導体装置において、半導体チツプの他面
に、当該他面よりも大きい外寸を有する這上り防止手段
をその周辺部が当該半導体チツプの他面の各端部からそ
れぞれ突出するように固着するようにした。また回路基
板において、一面側に複数の突起電極が形成された半導
体チツプの他面側に、当該半導体チツプの他面よりも大
きい外寸を有する這上り防止手段を当該這上り防止手段
の周辺部が当該半導体チツプの他面の各端部からそれぞ
れ突出するように固着された半導体装置と、プリント配
線板とを設け、半導体装置をプリント配線板上に封止樹
脂を介してフリツプチツプ実装するようにした。

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。
【0002】発明の属する技術分野 従来の技術(図3) 発明が解決しようとする課題(図3) 課題を解決するための手段 発明の実施の形態 (1)本実施の形態による半導体装置の構成(図1) (2)本実施の形態の動作及び効果(図2) (3)他の実施の形態(図1及び図2) 発明の効果
【0003】
【発明の属する技術分野】本発明は半導体装置及び回路
基板に関し、例えばフリツプチツプ実装に適用して好適
なものである。
【0004】
【従来の技術】近年、エレクトロニクス機器は軽薄短小
傾向を強め、高機能集積化及び信号処理の高速化が進ん
できており、これに伴い半導体チツプの電極間ピツチも
100〔μm 〕以下が要求されるようになつてきている。
【0005】この場合このような電極間ピツチの狭い半
導体チツプをはんだを用いてプリント配線板上に実装す
ることは技術的に極めて困難であり、また耐環境性が全
世界的に重要視されてきていることから、近年では半導
体チツプをはんだを用いることなくプリント配線板の実
装面にフリツプチツプ実装する方法が盛んに検討されて
きている。
【0006】そしてこのようなフリツプチツプ実装法の
1つとして、従来、エポキシ等の樹脂を用いた方法があ
る。
【0007】実際上このようなフリツプチツプ実装法で
は、まず図3(A)に示すように半導体チツプ1の一面
1Aに所定パターンで形成された各電極2上にそれぞれ
めつき法、蒸着法又はワイヤーボンド法等を用いて金バ
ンプ3を形成すると共に、これと対応するプリント配線
板4の実装面4Aの所定部位上に導電粒子を含む又は含
まない液体状若しくはフイルム状のエポキシ等の樹脂材
料からなる封止樹脂6をデイスペンス、印刷法又は張付
け法等の方法により供給する。
【0008】次いでこの状態において実装装置を用いて
そのボンデイングツール7に半導体チツプ1を吸着保持
させ、当該半導体チツプ1の各金バンプ3とプリント配
線板4のそれぞれ対応するランド5とが対向するように
位置決めさせる。
【0009】次に図3(B)に示すようにボンデイング
ツール7を下降させ半導体チツプ1の各金バンプ3とプ
リント配線板4のそれぞれ対応するランド5とを当接さ
せた後、ボンデイングツール7により半導体チツプ1を
プリント配線板4の厚み方向に所定圧力で加圧する一
方、これと共に所定温度で加熱し、この後図3(C)に
示すようにこのボンデイングツール7を半導体チツプ1
上から取り除く。
【0010】この結果半導体チツプ1の周辺に加熱され
た封止樹脂6のフイレツト6Aが収縮しながら硬化する
とき半導体チツプ1とプリント配線板4との間に引き合
うような力が加えられることにより、封止樹脂6が導電
粒子を含む場合には半導体チツプ1の各金バンプ3とこ
れに対応するプリント配線板4の各ランド5とが導電粒
子を介して電気的に接続され、封止樹脂6が導電粒子を
含まない場合には半導体チツプ1の各金バンプ3とこれ
に対応するプリント配線板4の各ランド5とが直接電気
的に接続され、かくしてプリント配線板4の実装面4A
に半導体チツプ1を実装することができる。
【0011】
【発明が解決しようとする課題】ところがこのような方
法によると、加圧及び加熱工程(図3(B))において
封止樹脂6が加熱されて硬化反応が始まる直前の温度に
達したときに、当該封止樹脂6の粘度が急激に低下する
ため、半導体チツプ1の外にはみ出した封止樹脂6が半
導体チツプ1の側面を這い上がり、ボンデイングツール
7に付着する場合がある。
【0012】そしてこの後、半導体チツプ1から離れた
ボンデイングツール7に付着する封止樹脂6は図3
(C)のようにボンデイングツール7に硬化した状態で
付着するため、当該ボンデイングツール7を清掃しなけ
れば次のボンデイング作業ができない問題があつた。
【0013】かかる問題を解決する1つの方法として、
封止樹脂6のプリント配線板4への供給工程(図3
(A))時に当該封止樹脂6の供給量を少なくする方法
も考えられるものの、この方法によると今度は加圧及び
加熱工程(図3(B))において、半導体チツプ1の周
辺に十分な封止樹脂6のフイレツト6Aが形成されない
ため、半導体チツプ1の各金バンプ3とこれに対応する
プリント配線板4の各ランド5とが電気的に接続し難く
なり、半導体チツプ1とプリント配線板4との接続の信
頼性が大きく低下する問題があつた。
【0014】さらに上述のようなフリツプチツプ実装法
では、半導体チツプ1を高密度に実装することができる
反面、半導体チツプ1から放出される熱を効率良く外部
に放出し難く、この結果半導体チツプ1が消費電力の高
いものであつた場合に当該半導体チツプ1が自ら放出し
た熱により破損するおそれがあつた。
【0015】本発明は以上の点を考慮してなされたもの
で、作業性及び接続の信頼性を向上し得る半導体装置及
び回路基板を実現しようとするものである。
【0016】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、半導体装置において、半導体チツ
プの他面に、当該他面よりも大きい外寸を有する這上り
防止手段をその周辺部が当該半導体チツプの他面の各端
部からそれぞれ突出するように固着するようにした。
【0017】この結果この半導体装置では、この這上り
防止手段により半導体チツプの外にはみ出し当該半導体
チツプの側面を這い上がる封止樹脂をせき止めることが
できるため、半導体装置をプリント配線板上に連続して
実装することができる。
【0018】また本発明においては、回路基板におい
て、一面側に複数の突起電極が形成された半導体チツプ
の他面側に、当該半導体チツプの他面よりも大きい外寸
を有する這上り防止手段を当該這上り防止手段の周辺部
が当該半導体チツプの他面の各端部からそれぞれ突出す
るように固着された半導体装置と、プリント配線板とを
設け、半導体装置をプリント配線板上に封止樹脂を介し
てフリツプチツプ実装するようにした。
【0019】この結果この回路基板では、この這上り防
止手段により半導体チツプの外にはみ出し当該半導体チ
ツプの側面を這い上がる封止樹脂をせき止めることがで
きるため、半導体装置をプリント配線板上に連続して実
装することができる。
【0020】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
【0021】(1)本実施の形態による半導体装置の構
成 図1において10は全体として本実施の形態による半導
体装置を示し、半導体チツプ1上の各電極2が形成され
た一面1Aと相対する他面1B側に接着剤11を介して
這上り防止板12が固着されることにより構成されてい
る。
【0022】この場合這上り防止板12は、半導体チツ
プ1の他面1Bよりも大きい外寸(例えば半導体チツプ
1の四辺よりも0.5 〔mm〕ずつ大きい四辺を有する程
度)で形成されており、その周辺部が当該半導体チツプ
1の他面1Bの各端部からそれぞれ突出すると共に、そ
の中心が半導体チツプ1の他面1Bと一致するように当
該半導体チツプ1に固着されている。
【0023】これによりこの半導体装置10では、図3
(A)〜図(C)について上述したフリツプチツプ実装
法によりプリント配線板4上に加圧及び加熱処理を経て
実装する際に、半導体チツプ1の外にはみ出した封止樹
脂6が当該半導体チツプ1の側面を這い上がるのをこの
這上り防止板12によつてせき止めることができるよう
になされている。この実施の形態の場合、這上り防止板
12は例えば熱伝導率の高い銅を用いて形成されてお
り、例えば銀ペースト(エポキシ系の樹脂材料の中に銀
を入れたもの)等の熱伝導性が高い接着剤11を用いて
半導体チツプ1上に固着されている。
【0024】これによりこの半導体装置10では、半導
体チツプ1から放出される熱を接着剤11及び這上り防
止板12を順次介して効率良く外部に放出することがで
き、かくして半導体チツプ1が消費電力の高いものであ
つた場合においても当該半導体チツプ1が自ら放出する
熱により破損するのを未然に防止し得るようになされて
いる。
【0025】(2)本実施の形態の動作及び効果 以上の構成においてこの半導体装置10は、図3(A)
〜図3(C)との対応部分に同一符号を付した図2
(A)〜図2(C)に示す以下の手順によりプリント配
線板4の実装面4A上に実装することができる。
【0026】すなわちまず図2(A)に示すように、プ
リント配線板4の実装面4Aにおいける対応する位置に
封止樹脂6を供給すると共に、実装装置のボンデイング
ツール7によりこの半導体装置10を吸着保持させ、当
該半導体装置10を半導体チツプ1の各金バンプ3とプ
リント配線板4のそれぞれ対応するランド5とが対向す
るように位置決めさせる。
【0027】続いて図2(B)に示すように、ボンデイ
ングツール7を下降させて半導体装置10上の半導体チ
ツプ1の各金バンプ3とプリント配線板4のそれぞれ対
応するランド5とを当接させた後、ボンデイングツール
7により半導体チツプ1をプリント配線板4の厚み方向
に所定圧力及び所定温度で加圧及び加熱し、この後図2
(C)に示すようにボンデイングツール7を半導体装置
10上から取り除く。
【0028】この結果加熱された封止樹脂6のフイレツ
ト6Bが収縮しながら硬化するときに半導体装置10と
プリント配線板4との間に引き合うような力が生じるこ
とにより、封止樹脂6が導電粒子を含む場合には半導体
装置10の半導体チツプ1の各金バンプ3とこれに対応
するプリント配線板4の各ランド5とが導電粒子を介し
て電気的に接続され、封止樹脂6が導電粒子を含まない
場合には半導体装置10の半導体チツプ1の各金バンプ
3とこれに対応するプリント配線板4の各ランド5とが
直接電気的に接続され、かくしてプリント配線板4の実
装面4Aに半導体装置10が実装される。
【0029】この場合半導体装置10を加圧及び加熱す
る際(図2(B))に半導体チツプ1の外にはみ出した
封止樹脂6が当該半導体チツプ1の側面を這い上がるも
のの、この封止樹脂6は這上り防止板12によつてせき
止められる。
【0030】従つてこの半導体装置10では、ボンデイ
ングツール7に封止樹脂6が付着するのを確実に防止す
ることができる。またこの半導体装置10では、プリン
ト配線板4上に連続でボンデイングすることができると
共に、封止樹脂6の供給量を少なくする必要がないこと
から、半導体チツプ1の周辺に十分な封止樹脂6のフイ
レツト6Bを形成することができる。
【0031】さらにこの半導体装置10では、這上り防
止板12の材料として熱伝導率の高い金属材料を用いて
いるため、半導体チツプ1が消費電力の高いものであつ
た場合においても半導体チツプ1の熱を効率良く外部に
放出することができ、その分半導体チツプ1が自ら放出
した熱により破損するのを未然に防止することができ
る。
【0032】以上の構成によれば、半導体チツプ1上の
各電極2が形成された一面1Aと相対する他面1B側に
這上り防止板12を設けるようにしたことにより、プリ
ント配線板4上に実装する際に封止樹脂6が半導体チツ
プ1の側面を這い上がるのをこの這上り防止板12によ
つてせき止めることができ、ボンデイングツール7に封
止樹脂6が付着するのを確実に防止することができる。
かくするにつき半導体装置10をプリント配線板4上に
連続でボンデイングすることができると共に、当該半導
体装置10の半導体チツプ1の周辺に十分な封止樹脂6
のフイレツト6Bを形成することができ、かくして作業
性及び接続の信頼性を向上し得る半導体装置10を実現
することができる。
【0033】(3)他の実施の形態 なお上述の実施の形態においては、這上り防止手段とし
ての這上り防止板12を銅を用いて形成するようにした
場合について述べたが、本発明はこれに限らず、要は熱
伝導率の高い材料を用いて這上り防止板12を形成する
ものであればその材料としては、この他例えばアルミニ
ウム等の種々の材料を広く適用することができる。
【0034】また上述の実施の形態においては、接着剤
11を銀ペーストを用いるようにした場合について述べ
たが、本発明はこれに限らず、要は熱伝導性の高い接着
材料を用いるものであればその材料としては、この他種
々の接着材料を使用する場合においても適用できる。
【0035】さらに上述の実施の形態においては、這上
り防止板12を半導体チツプ1の四辺よりも0.5 〔mm〕
ずつ大きい四辺を有する形状で形成するようにした場合
について述べたが、本発明はこれに限らず、要は這上り
防止板12の周辺部が半導体チツプ1の他面1Bの各端
部からそれぞれ突出するような形状であればその形状と
しては、この他種々の形状を広く適用することができ
る。
【0036】
【発明の効果】上述のように本発明によれば、半導体装
置において、半導体チツプの他面に、当該他面よりも大
きい外寸を有する這上り防止手段をその周辺部が当該半
導体チツプの他面の各端部からそれぞれ突出するように
固着するようにしたことにより、半導体チツプの外には
み出し当該半導体チツプの側面を這い上がる封止樹脂を
当該這上り防止手段によりせき止めることができるた
め、半導体装置をプリント配線板上に連続して実装する
ことができ、かくして作業性及び接続の信頼性を向上し
得る半導体装置を実現できる。
【0037】また上述のように本発明によれば、回路基
板において、一面側に複数の突起電極が形成された半導
体チツプの他面側に、当該半導体チツプの他面よりも大
きい外寸を有する這上り防止手段を当該這上り防止手段
の周辺部が当該半導体チツプの他面の各端部からそれぞ
れ突出するように固着された半導体装置と、プリント配
線板とを設け、半導体装置をプリント配線板上に封止樹
脂を介してフリツプチツプ実装するようにしたことによ
り、半導体チツプの外にはみ出し当該半導体チツプの側
面を這い上がる封止樹脂を当該這上り防止手段によりせ
き止めることができため、半導体装置をプリント配線板
上に連続して実装することができ、かくして作業性及び
接続の信頼性を向上し得る半導体装置の実装方法を実現
できる。
【図面の簡単な説明】
【図1】本実施の形態による半導体装置の構成を示す断
面図である。
【図2】本実施の形態による半導体装置の実装手順の説
明に供する断面図である。
【図3】従来のフリツプチツプ実装法による半導体チツ
プの実装手順の説明に供する断面図である。
【符号の説明】
1……半導体チツプ、1A……一面、1B……他面、2
……電極、3……金バンプ、4……プリント配線板、4
A……実装面、5……ランド、6……封止樹脂、6A、
6B……フイレツト、7……ボンデイングツール、10
……半導体装置、11……接着剤、12……這上り防止
板。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】一面側に複数の突起電極が形成された半導
    体チツプを有し、プリント配線板上に封止樹脂を介して
    フリツプチツプ実装される半導体装置において、 上記半導体チツプの上記他面よりも大きい外寸を有する
    と共に、周辺部が上記半導体チツプの上記他面の各端部
    からそれぞれ突出するように上記半導体チツプの上記他
    面側に固着された這上り防止手段を具えることを特徴と
    する半導体装置。
  2. 【請求項2】上記這上り防止手段は、熱伝導率の高い材
    料からなることを特徴とする請求項1に記載の半導体装
    置。
  3. 【請求項3】上記這上り防止手段は、熱伝導性が高い接
    着剤を用いて上記半導体チツプの上記他面に固着された
    ことを特徴とする請求項2に記載の半導体装置。
  4. 【請求項4】一面側に複数の突起電極が形成された半導
    体チツプの他面側に、上記半導体チツプの上記他面より
    も大きい外寸を有する這上り防止手段を上記這上り防止
    手段の周辺部が上記半導体チツプの上記他面の各端部か
    らそれぞれ突出するように固着された半導体装置と、 一面側に上記半導体チツプの各上記突起電極にそれぞれ
    対応させて複数の電極が形成されたプリント配線板とを
    具え、 上記半導体装置の上記半導体チツプの各上記突起電極が
    それぞれ上記プリント配線板の対応する各上記電極と接
    合するように、上記半導体装置が上記プリント配線板上
    に封止樹脂を介してフリツプチツプ実装されたことを特
    徴とする回路基板。
  5. 【請求項5】上記這上り防止手段は、熱伝導率の高い材
    料からなることを特徴とする請求項4に記載の回路基
    板。
  6. 【請求項6】上記這上り防止手段は、熱伝導性が高い接
    着剤を用いて上記半導体チツプの上記他面に固着された
    ことを特徴とする請求項5に記載の回路基板。
JP1177798A 1998-01-23 1998-01-23 半導体装置及び回路基板 Pending JPH11214444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1177798A JPH11214444A (ja) 1998-01-23 1998-01-23 半導体装置及び回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1177798A JPH11214444A (ja) 1998-01-23 1998-01-23 半導体装置及び回路基板

Publications (1)

Publication Number Publication Date
JPH11214444A true JPH11214444A (ja) 1999-08-06

Family

ID=11787395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1177798A Pending JPH11214444A (ja) 1998-01-23 1998-01-23 半導体装置及び回路基板

Country Status (1)

Country Link
JP (1) JPH11214444A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174722A (ja) * 2011-02-17 2012-09-10 Hitachi Chem Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174722A (ja) * 2011-02-17 2012-09-10 Hitachi Chem Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
JP2003068931A (ja) 半導体パッケージ及びその製造方法
KR20020018133A (ko) 전자 장치 및 그 제조 방법
KR20020008004A (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
JP3871634B2 (ja) Cof半導体装置の製造方法
JP3565090B2 (ja) 半導体装置の製造方法
JP3608536B2 (ja) 電子部品実装方法
JP2005101125A (ja) 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器
JPH1041694A (ja) 半導体素子の基板実装構造及びその実装方法
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP2003218289A (ja) 半導体装置およびその製造方法ならびに印刷マスク
JP2002076055A (ja) 半導体装置の実装方法および実装構造
JPH10223686A (ja) 半導体実装方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP4129837B2 (ja) 実装構造体の製造方法
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11214444A (ja) 半導体装置及び回路基板
WO1998050950A1 (fr) Dispositif semi-conducteur et production de ce dispositif
JP3874115B2 (ja) 半導体装置
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP3646056B2 (ja) フリップチップ実装方法
JP4371238B2 (ja) 半導体装置
JP2000164774A (ja) 半導体装置及びその製造方法