JPH11212680A - 起動制御方法 - Google Patents
起動制御方法Info
- Publication number
- JPH11212680A JPH11212680A JP10017180A JP1718098A JPH11212680A JP H11212680 A JPH11212680 A JP H11212680A JP 10017180 A JP10017180 A JP 10017180A JP 1718098 A JP1718098 A JP 1718098A JP H11212680 A JPH11212680 A JP H11212680A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- processing unit
- central processing
- switch
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵの電力消費を削減し、電源投入要求へ
の反応も即座に行う。 【解決手段】 電源端子１からの電源がマイクロコンピ
ュータ２のエッジ検出回路２１及び時計回路２２に供給
されると共に、スイッチ２３を通じてＣＰＵ２４に供給
されている。また電源端子１が抵抗器３及び電源スイッ
チ４の直列回路を通じて接地されてこの接続中点がエッ
ジ検出回路２１に接続される。また振動子５が時計回路
２２に接続される。さらにこれらのエッジ検出回路２１
及び時計回路２２からのトリガー信号がＣＰＵ２４に供
給される。そしてこのＣＰＵ２４では、スイッチ２３が
オフの時には主電源が遮断されて停止（スリープ）状態
にされていると共に、エッジ検出回路２１または時計回
路２２からのトリガー信号が供給されるとスイッチ２３
がオンされて、コントロール信号が電源ブロック６に供
給されるか、または時計処理が行われた後にスイッチ２
３がオフされる。
の反応も即座に行う。 【解決手段】 電源端子１からの電源がマイクロコンピ
ュータ２のエッジ検出回路２１及び時計回路２２に供給
されると共に、スイッチ２３を通じてＣＰＵ２４に供給
されている。また電源端子１が抵抗器３及び電源スイッ
チ４の直列回路を通じて接地されてこの接続中点がエッ
ジ検出回路２１に接続される。また振動子５が時計回路
２２に接続される。さらにこれらのエッジ検出回路２１
及び時計回路２２からのトリガー信号がＣＰＵ２４に供
給される。そしてこのＣＰＵ２４では、スイッチ２３が
オフの時には主電源が遮断されて停止（スリープ）状態
にされていると共に、エッジ検出回路２１または時計回
路２２からのトリガー信号が供給されるとスイッチ２３
がオンされて、コントロール信号が電源ブロック６に供
給されるか、または時計処理が行われた後にスイッチ２
３がオフされる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばカメラ一体
型の記録再生装置を制御するマイクロコンピュータ等に
使用して好適な起動制御方法に関するものである。
型の記録再生装置を制御するマイクロコンピュータ等に
使用して好適な起動制御方法に関するものである。
【０００２】
【従来の技術】例えばカメラ一体型の記録再生装置にお
いて、時計回路等を内蔵して常に日付や現時刻が表示で
きるようにしたものがある。このような装置において
は、例えば時計回路は連続的に駆動されており、この時
計回路からの信号を処理するＣＰＵ（中央処理装置）等
も常に駆動する必要があって、そのための電力消費が多
くなってしまうものである。
いて、時計回路等を内蔵して常に日付や現時刻が表示で
きるようにしたものがある。このような装置において
は、例えば時計回路は連続的に駆動されており、この時
計回路からの信号を処理するＣＰＵ（中央処理装置）等
も常に駆動する必要があって、そのための電力消費が多
くなってしまうものである。
【０００３】つまりこのような電力消費は、例えばカメ
ラ一体型の記録再生装置の全体が駆動されていない場合
にも生じているものである。従ってこれに気付かないで
いると、例えば装置全体の駆動を必要としたときに内蔵
の電池の消耗で使用不能になってしまっているような恐
れが生じるものである。
ラ一体型の記録再生装置の全体が駆動されていない場合
にも生じているものである。従ってこれに気付かないで
いると、例えば装置全体の駆動を必要としたときに内蔵
の電池の消耗で使用不能になってしまっているような恐
れが生じるものである。
【０００４】これに対して、例えば時計回路は連続的に
駆動するものの、ＣＰＵ等の駆動はこの時計回路からの
所定間隔の信号が供給されたときのみとして、電力消費
を最小限に抑える方法が考えられている。しかしながら
この方法では、上述の時計回路からの所定間隔の信号が
供給されたときしかＣＰＵ等が駆動されないので、例え
ば主電源の投入要求があったときにも、ＣＰＵでは上述
の間隔でしかその判断がされないことになり、投入要求
への反応が遅くなってしまう恐れがある。
駆動するものの、ＣＰＵ等の駆動はこの時計回路からの
所定間隔の信号が供給されたときのみとして、電力消費
を最小限に抑える方法が考えられている。しかしながら
この方法では、上述の時計回路からの所定間隔の信号が
供給されたときしかＣＰＵ等が駆動されないので、例え
ば主電源の投入要求があったときにも、ＣＰＵでは上述
の間隔でしかその判断がされないことになり、投入要求
への反応が遅くなってしまう恐れがある。
【０００５】
【発明が解決しようとする課題】この出願はこのような
点に鑑みて成されたものであって、解決しようとする問
題点は、従来の方法では時計回路からの信号を処理する
ＣＰＵ（中央処理装置）等の電力消費が多くなり、また
投入要求への反応が遅くなってしまう恐れがあるという
ものである。
点に鑑みて成されたものであって、解決しようとする問
題点は、従来の方法では時計回路からの信号を処理する
ＣＰＵ（中央処理装置）等の電力消費が多くなり、また
投入要求への反応が遅くなってしまう恐れがあるという
ものである。
【０００６】
【課題を解決するための手段】このため本発明において
は、トリガー信号でＣＰＵ（中央処理装置）を起動する
と共に、このトリガー信号を判別してその判別に応じて
ＣＰＵの処理を行うようにしたものであって、これによ
れば、ＣＰＵの電力消費を削減できると共に、主電源の
投入要求への反応も即座に行うことができる。
は、トリガー信号でＣＰＵ（中央処理装置）を起動する
と共に、このトリガー信号を判別してその判別に応じて
ＣＰＵの処理を行うようにしたものであって、これによ
れば、ＣＰＵの電力消費を削減できると共に、主電源の
投入要求への反応も即座に行うことができる。
【０００７】
【発明の実施の形態】すなわち本発明においては、主電
源の遮断された状態で連続電源によって駆動される時計
回路からの所定間隔のトリガー信号で中央処理装置を起
動し、中央処理装置でトリガー信号を判別し、トリガー
信号が時計回路からのものと判別されたときは中央処理
装置で時計回路からの信号の処理を行った後に中央処理
装置の動作を停止させてなるものである。
源の遮断された状態で連続電源によって駆動される時計
回路からの所定間隔のトリガー信号で中央処理装置を起
動し、中央処理装置でトリガー信号を判別し、トリガー
信号が時計回路からのものと判別されたときは中央処理
装置で時計回路からの信号の処理を行った後に中央処理
装置の動作を停止させてなるものである。
【０００８】
【実施例】以下、図面を参照して本発明を説明するに、
図１は本発明による起動制御方法を適用した例えばカメ
ラ一体型の記録再生装置を制御するマイクロコンピュー
タの一例の構成を示すブロック図である。
図１は本発明による起動制御方法を適用した例えばカメ
ラ一体型の記録再生装置を制御するマイクロコンピュー
タの一例の構成を示すブロック図である。
【０００９】図１において、例えば主電源（図示せず）
からの電力の供給される電源端子１がマイクロコンピュ
ータ（マイコン）２に接続される。このマイクロコンピ
ュータ２では、電源端子１からの電源がエッジ検出回路
２１及び時計回路２２に供給されると共に、後述するス
イッチ２３を通じて中央処理装置（ＣＰＵ）２４に供給
されている。
からの電力の供給される電源端子１がマイクロコンピュ
ータ（マイコン）２に接続される。このマイクロコンピ
ュータ２では、電源端子１からの電源がエッジ検出回路
２１及び時計回路２２に供給されると共に、後述するス
イッチ２３を通じて中央処理装置（ＣＰＵ）２４に供給
されている。
【００１０】また、電源端子１が抵抗器３及び電源スイ
ッチ４の直列回路を通じて接地される。そしてこの抵抗
器３及び電源スイッチ４の接続中点がマイクロコンピュ
ータ２のエッジ検出回路２１に接続される。これによっ
て電源スイッチ４がオンされると、エッジ検出回路２１
でその立ち下がりエッジが検出され、電源投入要求のト
リガー信号が形成される。
ッチ４の直列回路を通じて接地される。そしてこの抵抗
器３及び電源スイッチ４の接続中点がマイクロコンピュ
ータ２のエッジ検出回路２１に接続される。これによっ
て電源スイッチ４がオンされると、エッジ検出回路２１
でその立ち下がりエッジが検出され、電源投入要求のト
リガー信号が形成される。
【００１１】また、時計の基準となる振動子５がマイク
ロコンピュータ２の時計回路２２に接続される。これに
よってこの時計回路２２では、振動子５からの例えば３
２ｋＨｚの基準信号が計数され、例えば１秒ごとに所定
の時計処理のトリガー信号が形成される。そしてこれら
のエッジ検出回路２１及び時計回路２２からのトリガー
信号がＣＰＵ２４に供給される。
ロコンピュータ２の時計回路２２に接続される。これに
よってこの時計回路２２では、振動子５からの例えば３
２ｋＨｚの基準信号が計数され、例えば１秒ごとに所定
の時計処理のトリガー信号が形成される。そしてこれら
のエッジ検出回路２１及び時計回路２２からのトリガー
信号がＣＰＵ２４に供給される。
【００１２】さらにこのＣＰＵ２４では、上述のスイッ
チ２３がオフの時には主電源が遮断されて停止（スリー
プ）状態にされている。そして上述のエッジ検出回路２
１及び時計回路２２からのトリガー信号が供給される
と、このトリガー信号の電力によって、後述する起動
（ウェークアップ）に係わる処理のみが実行されるもの
である。
チ２３がオフの時には主電源が遮断されて停止（スリー
プ）状態にされている。そして上述のエッジ検出回路２
１及び時計回路２２からのトリガー信号が供給される
と、このトリガー信号の電力によって、後述する起動
（ウェークアップ）に係わる処理のみが実行されるもの
である。
【００１３】そしてこのＣＰＵ２４で形成されるコント
ロール信号によって上述のスイッチ２３のオンオフが制
御されると共に、このマイクロコンピュータ２のＣＰＵ
２４で形成されるコントロール信号が、例えば装置全体
の電源を制御する電源ブロック６に供給される。
ロール信号によって上述のスイッチ２３のオンオフが制
御されると共に、このマイクロコンピュータ２のＣＰＵ
２４で形成されるコントロール信号が、例えば装置全体
の電源を制御する電源ブロック６に供給される。
【００１４】すなわち図２に示すフローチャートにおい
て、例えば通常の動作状態（図示せず）から任意の時点
で電源遮断の処理（ステップ〔１〕）が行われると、ス
テップ〔２〕でＣＰＵ２４がスリープ状態（スイッチ２
３がオフ）にされる。そしてこのスリープ状態でエッジ
検出回路２１または時計回路２２からのウェークアップ
要求（トリガー信号の供給）があると、ＣＰＵ２４はス
リープ状態（ステップ〔２ａ〕）から起動（ステップ
〔２ｂ〕）される。
て、例えば通常の動作状態（図示せず）から任意の時点
で電源遮断の処理（ステップ〔１〕）が行われると、ス
テップ〔２〕でＣＰＵ２４がスリープ状態（スイッチ２
３がオフ）にされる。そしてこのスリープ状態でエッジ
検出回路２１または時計回路２２からのウェークアップ
要求（トリガー信号の供給）があると、ＣＰＵ２４はス
リープ状態（ステップ〔２ａ〕）から起動（ステップ
〔２ｂ〕）される。
【００１５】さらにステップ〔３〕で上述のウェークア
ップ要求がエッジ検出回路２１からの電源投入要求だっ
たか否か判別される。ここで電源投入の要求でなかった
とき（Ｎ）は、時計回路２２からの時計処理の要求と判
断されてステップ〔４〕で時計カウント処理（スイッチ
２３をオンにしてＣＰＵ２４での処理）が行われる。そ
してこの処理が終了するとステップ〔２〕に戻されてＣ
ＰＵ２４がスリープ状態（スイッチ２３がオフ）にされ
る。
ップ要求がエッジ検出回路２１からの電源投入要求だっ
たか否か判別される。ここで電源投入の要求でなかった
とき（Ｎ）は、時計回路２２からの時計処理の要求と判
断されてステップ〔４〕で時計カウント処理（スイッチ
２３をオンにしてＣＰＵ２４での処理）が行われる。そ
してこの処理が終了するとステップ〔２〕に戻されてＣ
ＰＵ２４がスリープ状態（スイッチ２３がオフ）にされ
る。
【００１６】またステップ〔３〕で上述のウェークアッ
プ要求がエッジ検出回路２１からの電源投入要求だった
とき（Ｙ）は、ステップ〔５〕で電源投入処理（スイッ
チ２３をオンにしてＣＰＵ２４での処理）が行われる。
そしてこの処理でＣＰＵ２４からのコントロール信号が
電源ブロック６に供給されて、例えば装置全体の電源が
起動され、装置全体が例えば通常の動作状態にされる。
プ要求がエッジ検出回路２１からの電源投入要求だった
とき（Ｙ）は、ステップ〔５〕で電源投入処理（スイッ
チ２３をオンにしてＣＰＵ２４での処理）が行われる。
そしてこの処理でＣＰＵ２４からのコントロール信号が
電源ブロック６に供給されて、例えば装置全体の電源が
起動され、装置全体が例えば通常の動作状態にされる。
【００１７】さらに図３はタイミングチャートであっ
て、例えば電源オフの定常状態では、図３のＡに示すよ
うに、時計回路２２からの例えば１秒間隔のトリガー信
号によってＣＰＵ２４が起動されると、電源投入要求の
判別と時計カウント処理が行われてスリープ状態
に戻される。これによってＣＰＵ２４の駆動されている
時間を短くして電力消費を削減している。
て、例えば電源オフの定常状態では、図３のＡに示すよ
うに、時計回路２２からの例えば１秒間隔のトリガー信
号によってＣＰＵ２４が起動されると、電源投入要求の
判別と時計カウント処理が行われてスリープ状態
に戻される。これによってＣＰＵ２４の駆動されている
時間を短くして電力消費を削減している。
【００１８】そして電源スイッチ４がオンされると、図
３のＢに示すように電源スイッチ４からの信号が立ち下
がることでＣＰＵ２４が起動され、電源投入要求の判別
の後に直ちに電源オンの処理に進められる。これによ
って電源投入要求への反応を即座に行うことができる。
３のＢに示すように電源スイッチ４からの信号が立ち下
がることでＣＰＵ２４が起動され、電源投入要求の判別
の後に直ちに電源オンの処理に進められる。これによ
って電源投入要求への反応を即座に行うことができる。
【００１９】従ってこの起動制御方法において、トリガ
ー信号でＣＰＵ（中央処理装置）を起動すると共に、こ
のトリガー信号を判別してその判別に応じてＣＰＵの処
理を行うことによって、ＣＰＵの電力消費を削減できる
と共に、主電源の投入要求への反応も即座に行うことが
できる。
ー信号でＣＰＵ（中央処理装置）を起動すると共に、こ
のトリガー信号を判別してその判別に応じてＣＰＵの処
理を行うことによって、ＣＰＵの電力消費を削減できる
と共に、主電源の投入要求への反応も即座に行うことが
できる。
【００２０】これによって、従来の方法では時計回路か
らの信号を処理するＣＰＵ（中央処理装置）等の電力消
費が多くなり、また投入要求への反応が遅くなってしま
う恐れがあったものを、本発明によればこれらの問題点
を容易に解消することができるものである。
らの信号を処理するＣＰＵ（中央処理装置）等の電力消
費が多くなり、また投入要求への反応が遅くなってしま
う恐れがあったものを、本発明によればこれらの問題点
を容易に解消することができるものである。
【００２１】すなわちこの方法において、例えばカメラ
一体型の記録再生装置の全体が駆動されていないときの
内蔵の電池等の消耗を少なくして、例えば装置全体の駆
動を必要としたときに内蔵の電池の消耗で使用不能にな
ってしまっているような恐れを少なくすると共に、装置
全体の駆動の立ち上げも即座に行うことができる。
一体型の記録再生装置の全体が駆動されていないときの
内蔵の電池等の消耗を少なくして、例えば装置全体の駆
動を必要としたときに内蔵の電池の消耗で使用不能にな
ってしまっているような恐れを少なくすると共に、装置
全体の駆動の立ち上げも即座に行うことができる。
【００２２】こうして上述の起動制御方法によれば、主
電源の遮断された状態で連続電源によって駆動される時
計回路からの所定間隔のトリガー信号で中央処理装置を
起動し、中央処理装置でトリガー信号を判別し、トリガ
ー信号が時計回路からのものと判別されたときは中央処
理装置で時計回路からの信号の処理を行った後に中央処
理装置の動作を停止させることにより、中央処理装置の
電力消費を削減できると共に、主電源の投入要求への反
応も即座に行うことができるものである。
電源の遮断された状態で連続電源によって駆動される時
計回路からの所定間隔のトリガー信号で中央処理装置を
起動し、中央処理装置でトリガー信号を判別し、トリガ
ー信号が時計回路からのものと判別されたときは中央処
理装置で時計回路からの信号の処理を行った後に中央処
理装置の動作を停止させることにより、中央処理装置の
電力消費を削減できると共に、主電源の投入要求への反
応も即座に行うことができるものである。
【００２３】
【発明の効果】従って請求項１の発明によれば、トリガ
ー信号でＣＰＵ（中央処理装置）を起動すると共に、こ
のトリガー信号を判別してその判別に応じてＣＰＵの処
理を行うことによって、ＣＰＵの電力消費を削減できる
と共に、主電源の投入要求への反応も即座に行うことが
できるものである。
ー信号でＣＰＵ（中央処理装置）を起動すると共に、こ
のトリガー信号を判別してその判別に応じてＣＰＵの処
理を行うことによって、ＣＰＵの電力消費を削減できる
と共に、主電源の投入要求への反応も即座に行うことが
できるものである。
【００２４】これによって、従来の方法では時計回路か
らの信号を処理するＣＰＵ（中央処理装置）等の電力消
費が多くなり、また投入要求への反応が遅くなってしま
う恐れがあったものを、本発明によればこれらの問題点
を容易に解消することができるものである。
らの信号を処理するＣＰＵ（中央処理装置）等の電力消
費が多くなり、また投入要求への反応が遅くなってしま
う恐れがあったものを、本発明によればこれらの問題点
を容易に解消することができるものである。
【図１】本発明の適用されるマイクロコンピュータの一
例の構成図である。
例の構成図である。
【図２】その動作の説明のためのフローチャート図であ
る。
る。
【図３】その説明のための図である。
１…電源端子、２…マイクロコンピュータ、２１…エッ
ジ検出回路、２２…時計回路、２３…スイッチ、２４…
中央処理装置（ＣＰＵ）、３…抵抗器、４…電源スイッ
チ、５…振動子、６…電源ブロック
ジ検出回路、２２…時計回路、２３…スイッチ、２４…
中央処理装置（ＣＰＵ）、３…抵抗器、４…電源スイッ
チ、５…振動子、６…電源ブロック
Claims (2)
- 【請求項１】 主電源の遮断された状態で連続電源によ
って駆動される時計回路からの所定間隔のトリガー信号
で中央処理装置を起動し、 上記中央処理装置で上記トリガー信号を判別し、 上記トリガー信号が上記時計回路からのものと判別され
たときは上記中央処理装置で上記時計回路からの信号の
処理を行った後に上記中央処理装置の動作を停止させる
ことを特徴とする起動制御方法。 - 【請求項２】 請求項１記載の起動制御方法において、 さらに上記連続電源によって駆動される上記主電源の投
入要求手段からのトリガー信号で上記中央処理装置を起
動し、 上記中央処理装置で上記トリガー信号を判別し、 上記トリガー信号が上記投入要求手段からのものと判別
されたときは上記中央処理装置で上記主電源の投入の処
理が開始されることを特徴とする起動制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10017180A JPH11212680A (ja) | 1998-01-29 | 1998-01-29 | 起動制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10017180A JPH11212680A (ja) | 1998-01-29 | 1998-01-29 | 起動制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11212680A true JPH11212680A (ja) | 1999-08-06 |
Family
ID=11936761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10017180A Pending JPH11212680A (ja) | 1998-01-29 | 1998-01-29 | 起動制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11212680A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085766A (ja) * | 2006-09-28 | 2008-04-10 | Sii Data Service Kk | 端末装置 |
-
1998
- 1998-01-29 JP JP10017180A patent/JPH11212680A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085766A (ja) * | 2006-09-28 | 2008-04-10 | Sii Data Service Kk | 端末装置 |
| JP4521832B2 (ja) * | 2006-09-28 | 2010-08-11 | エスアイアイ・データサービス株式会社 | 端末装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2919872B2 (ja) | 軽減された電力状態での活動制御装置を備える自動車のオーディオシステム | |
| JPH07200093A (ja) | コンピュータシステムの電力を管理するための装置および方法 | |
| JPH0854954A (ja) | 省電力機能付き集積回路 | |
| KR100303271B1 (ko) | 전력소비를감소시키기위한클록공급장치 | |
| JP3159911B2 (ja) | 選択呼出受信機 | |
| JPH11212680A (ja) | 起動制御方法 | |
| JP2003125312A (ja) | 待機状態消費電力制御装置 | |
| JP3711849B2 (ja) | マイクロコンピュータ | |
| JP2002202830A (ja) | マイクロコンピュータ | |
| JP3903716B2 (ja) | マイクロコンピュータ | |
| JP3745220B2 (ja) | スヌーズオートストップ機能付目覚時計 | |
| JPH10197670A (ja) | アラーム時計 | |
| KR200232048Y1 (ko) | 컴퓨터시스템 | |
| JPH0726751Y2 (ja) | ローバッテリ検出機能付き電子機器 | |
| JP3428398B2 (ja) | 電力供給回路 | |
| JP2531673B2 (ja) | 発振装置 | |
| JP2002291077A (ja) | ワイヤレス制御装置 | |
| JP2001186657A (ja) | 省電力回路 | |
| JPH10230665A (ja) | 印刷装置 | |
| JPH06161617A (ja) | 情報処理装置のための電力供給制御装置 | |
| JP3060841B2 (ja) | 音響装置 | |
| JP2001333509A (ja) | 電気自動車のマイクロコンピュータ制御装置 | |
| JPH0553706A (ja) | キー入力回路およびキー入力検出方法 | |
| JPH06222862A (ja) | 消費電力制御装置 | |
| JP2000033855A (ja) | 盗難防止装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080610 |