JPH11212451A

JPH11212451A - 暗号処理装置

Info

Publication number: JPH11212451A
Application number: JP10024075A
Authority: JP
Inventors: Takahiro Okamoto; 隆浩岡本
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 1998-01-22
Filing date: 1998-01-22
Publication date: 1999-08-06

Abstract

(57)【要約】【課題】処理速度が早く、汎用性があり、どのような
種類の暗号にも対応できる暗号処理装置を得ることを目
的とし、特に、ＤＥＳやＦＥＡＬのように転置や換字を
主体に、排他的論理和や巡回シフト、剰余演算を行う慣
用暗号の処理に適した、暗号処理装置を提供する【解決手段】任意の転置処理を実行するための転置処
理手段と、任意の換字処理を実行するための換字処理手
段と、前記転置処理手段による処理結果、および前記換
字処理手段による処理結果を記憶する記憶手段と、前記
記憶手段の処理結果を用いて、転置処理、または換字処
理を反復する手段とを備えている。また、前記転置処理
手段は、再書き込み可能なスイッチマトリクスで構成さ
れており、さらに、前記換字処理手段は、再書き込み可
能なランダムアクセスメモリで構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は暗号処理装置に関す
るものであり、特に、処理速度が早く、汎用性があり、
どのような種類の暗号にも適合できる暗号処理装置に関
するものである。

【０００２】

【従来の技術】従来から暗号方式として各種の方式が提
案されている。その代表的なものとして、暗号化鍵コー
ドと復号化鍵コードとが同一である対称暗号、いわゆる
慣用暗号と呼ばれる種類がある。その代表的な例とし
て、１９７７年に米国商務省標準局が制定した、データ
暗号標準ＤＥＳ（ＤａｔａＥｎｃｒｙｐｔｉｏｎＳ
ｔａｎｄａｒｄ）がある。また、日本では日本電信電話
（株）が開発提案したＦＥＡＬと呼ばれる方式がある。
これらの慣用暗号技術の基本は、換字、転置、あるいは
双方を組み合わせた方式で、伝送データやファイルを暗
号処理することにある。

【０００３】換字式暗号（ｓｕｂｓｔｉｔｕｔｉｏｎ
ｃｉｐｈｅｒ）の歴史は古く、これは、文字を別の文字
に置き換えるもので、各文字ごとに、置き換えられる文
字の対応表をあらかじめ作成しておくコードブック方
式、文字を一定数だけずらしていくシーザ方式、シーザ
方式の鍵を周期的に変化させるビジネル暗号（Ｖｉｇｉ
ｎｅｒｅｃｉｐｈｅｒ）などの種類がある。同様に、
転置式暗号（ｔｒａｎｓｐｏｓｉｔｉｏｎｃｉｐｈｅ
ｒ）は、メッセージを周期という一定の文字数ごとに区
切り、その区切られた文字数ごとに文字の並びを入れ換
えるものである。

【０００４】以上のような換字方式と転置方式を組み合
わせたものに混合方式がある。その中の１つがＤＥＳで
あり、メッセージを６４ビット単位のブロックに分け、
これを６４ビットの鍵を用いて換字、転置を１６回繰り
返すもので暗号強度が高いのが特徴である。このときに
使用される鍵コードは秘密にしておく必要がある（秘密
鍵方式）。このＤＥＳのアルゴリズムは公開されてい
る。ＤＥＳの場合、鍵の種類は２⁵⁶（約１０¹⁷）個あ
り、アルゴリズムに則って鍵コードを見つけるには、膨
大な時間がかかるとされている。

【０００５】ＤＥＳでは、先ず、利用者が任意に与える
５６ビットの鍵に、次々に換字や転置、またはビットシ
フトを行い、各４８ビットの鍵をＫ1 からＫ16まで１６
種作る。次ぎに、メッセージを６４ビットのブロックに
分け、１ブロックごとに６４ビットの暗号文に変換す
る。すなわち、先ず、メッセージ１ブロックを３２ビッ
トづつの左半分Ｌ0 と右半分Ｒ0 に分ける。次に、これ
に対して次の操作を１６回行う。Ｌn ＝Ｒn-1 Ｒn ＝Ｌn-1 ＋ｆ（Ｋn ，Ｒn-1 ）

【０００６】上式の和は、各桁ごとの２を法（Ｍｏｄ
２）とする和、すなわち排他的論理和で、ｆ（Ｋ，Ｒ）
は、３２ビットのＲを適切な転置により４８ビットに拡
大し、前記４８ビットの鍵Ｋn を用いて一種の換字を行
いつつ、再度、３２ビットに変換する操作である。上式
の変換が１６回行われて暗号文６４ビットが得られる。

【０００７】上記ＤＥＳに代表される暗号方式は、ブロ
ック暗号とも呼ばれ、一定の長さにメッセージを区切っ
て暗号化するのに適している。一方、メッセージを構成
するデータ列を１ビットづつ暗号処理するストリーム暗
号方式がある。その代表的な例として、乱数を用いる換
字暗号、バーナム暗号（Ｖｅｒｎａｍｃｉｐｈｅｒ）
が知られている。また、日本でも１９９３年に岡本氏か
ら発表されたストリーム暗号がある。

【０００８】前記ＤＥＳに代表される暗号方式を実現す
る具体的な手段としては、８ビット、１６ビット、また
は３２ビットの汎用マイクロプロセッサを用いることが
できる。その場合は、マイクロプロセッサの制御ソフト
で暗号処理を実行し、平均１Ｋ〜１Ｍｂｐｓの処理能力
が得られている。また、暗号処理用の専用ＬＳＩも開発
され、その場合は、１Ｍ〜１００Ｍｂｐｓの処理能力が
得られている。なお、近年は、パーソナルコンピュータ
に用いられるマイクロプロセッサの処理能力が向上し、
ソフトウェアのみで暗号処理がなされる例も多い。

【０００９】暗号方式の他の一つは、前記秘密鍵方式の
鍵管理のわずらわしさを解消するために考案された公開
鍵方式である。公開鍵方式は、暗号化用と復号化用とに
それぞれ別の鍵コードを使用する非対称系暗号である。
公開鍵暗号の原理は１９７６年にＤｉｆｆｉｅとＨｅｌ
ｌｍａｎとによって発表され、その後、１９７８年にＲ
ｉｖｅｓｔ、Ｓｈａｍｉｒ、Ａｄｌｅｍａｎにより、Ｒ
ＳＡ暗号が提案され、また１９８５年にＥｌＧａｍａｌ
によって、エルガマル暗号が提案された。非対称系暗号
の代表であるＲＳＡ暗号では、べき乗剰余演算を用いて
おり、この暗号処理のために開発された専用ＬＳＩを用
いても、得られる処理速度は平均１Ｋｂｐｓ〜１００Ｋ
ｂｐｓ程度であり、秘密鍵を用いる慣用暗号と比較して
暗号処理の高速化が難しい。

【００１０】

【発明が解決しようとする課題】ＤＥＳに代表される慣
用暗号は、転置処理、換字処理、排他的論理和、巡回シ
フト、剰余演算などの処理要素を組み合わせて暗号処理
されており、これらの暗号処理要素をすべてソフトウェ
アで実行しようとすると、大きな処理能力は得られな
い。一方、前記処理要素を含めて暗号処理の全ての要素
を専用ＬＳＩ化すると、高い処理能力は得られるが、暗
号処理の市場規模からみて、非常にコストの高い装置に
なる。従って本発明は、処理速度が早く、汎用性があ
り、どのような種類の暗号にも対応できる暗号処理装置
を得ることを目的とし、特に、ＤＥＳやＦＥＡＬのよう
に転置や換字を主体に、排他的論理和や巡回シフト、剰
余演算を行う慣用暗号の処理に適した、暗号処理装置を
提供するものである。

【００１１】

【課題を解決するための手段】本発明の暗号処理装置
は、請求項１に示したように、任意の転置処理を実行す
るための転置処理手段と、任意の換字処理を実行するた
めの換字処理手段と、前記転置処理手段による処理結
果、および前記換字処理手段による処理結果を記憶する
記憶手段と、前記記憶手段の処理結果を用いて、転置処
理、または換字処理を反復する手段とを備えている。

【００１２】また、本発明の暗号処理装置は、請求項２
に示したように、前記転置処理手段は、再書き込み可能
なスイッチマトリクスで構成されており、また、請求項
３に示したように、前記換字処理手段は、再書き込み可
能なランダムアクセスメモリで構成されている。

【００１３】

【発明の実施の形態】（ＤＥＳ暗号の仕組み）本発明の
実施の形態を説明する前に、先ず、秘密鍵を用いる慣用
暗号の代表であるＤＥＳについてその概要を説明する。
図１１はＤＥＳにおける暗号化処理のブロック図であ
る。ＤＥＳにおいては、先ず、６４ビットの鍵コードＫ
に基づいて、１６種類の系列鍵コードＫ1 〜Ｋ16を生成
する。６４ビットの鍵コードＫは、最初に、縮約転置処
理ＰＣ１において、５６ビットに縮約されるとともに、
転置処理により所定のコード攪拌を行った後、上位２８
ビットＣ0 と下位２８ビットＤ0 とに分割する。次い
で、得られたＣ0 とＤ0 とは、それぞれ所定のビット数
の左巡回シフト処理ＬＳ1 を行ってＣ1 とＤ1 とに変換
する。

【００１４】再び、５６ビットに合成されたＣ1 とＤ1
は、縮約転置処理ＰＣ２において、４８ビットに縮約す
るとともに、転置処理を行ってコードを攪拌し、系列鍵
コードＫ1 を得る。一方、ＬＳ1 にて左巡回シフト処理
が施されたＣ1 とＤ1 とは、ＬＳn に代表される左巡回
シフト処理が順次施され、それぞれＣn 、Ｄn に変換さ
れる。このＣn 、Ｄn に基づいて、それぞれ縮約転置処
理ＰＣ２を施し、４８ビットの系列鍵コードＫn 、すな
わち１６種類の系列鍵コードＫ1 〜Ｋ16を得る。

【００１５】ＤＥＳにおけるメッセージの暗号化は、先
ず、メッセージを６４ビットづつに区切り、各６４ビッ
トの平文データＭに対してそれぞれ暗号化処理を施す。
平文データＭの暗号化処理では、先ず、初期転置処理Ｉ
Ｐによって平文データＭを攪拌したのち、上位３２ビッ
トＬ0 と下位３２ビットＲ0 とに分割する。暗号化は、
２つに分割された上位下位各３２ビットのデータに対し
て、前記系列鍵コードＫn 、すなわちＫ1 〜Ｋ16を用い
て処理される。この暗号化処理は次式に基づいて１６回
行う。Ｌn ＝Ｒn-1 Ｒn ＝Ｌn-1 ＋ｆ（Ｋn ，Ｒn-1 ）

【００１６】上式の和は、各桁ごとの２を法とする和
（Ｍｏｄ２）、すなわち排他的論理和である。また、関
数ｆ（Ｋ，Ｒ）は、３２ビットのＲを拡大転置処理によ
り４８ビットに拡大した後、前記４８ビットの系列鍵コ
ードＫn を用いて一種の換字を行いつつ、再度、３２ビ
ットに変換する操作である。前記処理を１６回繰り返
し、最後に得られたＬ16とＲ16を入れ換えたのち、逆初
期転置処理ＩＰ^-1を施すことによって６４ビットの暗号
文データＣを得る。

【００１７】上記ＤＥＳにおける関数ｆ（Ｋ，Ｒ）の処
理の詳細を図１３に示す。図に示すように、関数ｆ
（Ｋ，Ｒ）の処理は、先ず、３２ビットの原字列Ｒn
を、拡大転置処理Ｅにて４８ビットに拡大しつつ、転置
処理を施しデータを攪拌する。次いで、前記系列鍵コー
ド生成処理にて得られた４８ビットの鍵コードＫn との
排他的論理和を得る。次に、得られた４８ビットのデー
タを６ビットづつ、８ブロックに分割し、それぞれＳ1
〜Ｓ8 で示される換字処理を施してデータを攪拌し、各
４ビットの換字データを得る。さらに、前記換字処理Ｓ
1 〜Ｓ8 で得られた、４×８＝３２ビットの換字データ
に対して、転置処理Ｐを施してデータを攪拌し３２ビッ
トの換字列を得ている。

【００１８】以上の説明は、ＤＥＳにおける暗号化の処
理例である。次に、暗号化されたデータを、元のメッセ
ージに復号する暗号解読方法について説明する。図１２
はＤＥＳ暗号文の復号化ブロック図である。暗号文の復
号化においては、暗号化と同様に、先ず、復号用の系列
鍵コードを生成する。図に示すように、ＤＥＳの復号用
鍵コードは、暗号化に用いた鍵コードと同じ６４ビット
の鍵コードＫを基に、最初に、縮約転置処理ＰＣ１にお
いて、５６ビットに縮約するとともに、転置処理によっ
て所定のコード攪拌を行った後、上位２８ビットＣ16と
下位２８ビットＤ16とに分割する。次いで、得られたＣ
16とＤ16とを合成し、縮約転置処理ＰＣ２において、４
８ビットに縮約するともに、転置処理にてコードを攪拌
し、最初の系列鍵コードＫ16を得る。

【００１９】一方、縮約転置処理ＰＣ１にて得られたＣ
16とＤ16とは、それぞれＲＳ15にて右巡回シフト処理を
施し、Ｃ15、Ｄ15に変換する。このＣ15、Ｄ15に基づい
て、それぞれ縮約転置処理ＰＣ２を施し、４８ビットの
鍵系列コードＫ15を得る。以下同様にして、右巡回シフ
トＲＳ15〜ＲＳ1 で得られたＣn 、Ｄn （図示せず）に
基づいて復号用の系列鍵コードＫn （図示せず）、すな
わちＫ16〜Ｋ1 を得る。なお、ＤＥＳでは、これらの復
号用の系列鍵コードＫ16〜Ｋ1 は、前述した暗号化処理
において生成した鍵系列コードＫ1 〜Ｋ16と同一であ
り、生成する順序が逆になっているだけである。

【００２０】ＤＥＳにおける暗号文の復号化では、先
ず、暗号文を６４ビットづつに区切り、各６４ビットの
暗号文データＣに対してそれぞれ復号化処理を施す。暗
号文Ｃの復号化処理では、先ず、初期転置処理ＩＰによ
って暗号文データＣを攪拌したのち、上位３２ビットＬ
16と下位３２ビットＲ16とに分割する。復号化は、２つ
に分割された上位下位各３２ビットのデータに対して、
前記復号化用の系列鍵コードＫn 、すなわちＫ16〜Ｋ1
を用いて処理される。この復号化処理は次式に基づいて
１６回行われる。Ｒn-1 ＝Ｌn Ｌn-1 ＝Ｒn ＋ｆ（Ｋn ，Ｌn ）

【００２１】上式の和は、各桁ごとの２を法（Ｍｏｄ
２）とする和、すなわち排他的論理和である。また、関
数ｆ（Ｋ，Ｌ）は、３２ビットのＬを拡大転置により４
８ビットに拡大し、前記４８ビットの系列鍵コードＫn
を用いて一種の換字を行いつつ、再度、３２ビットに変
換する操作である。前記処理を１６回繰り返し、最後に
得られたＬ0 とＲ0 を入れ換えたのち、逆初期転置処理
ＩＰ^-1を施すことによって６４ビットの解読文データＭ
が得られる。なお、前記復号化処理は、上位と下位の各
３２ビットのデータが、暗号化処理の場合と入れ替わっ
て処理されるが、基本的な処理手順は暗号化処理と同じ
論理で実行される。

【００２２】以上に説明したＤＥＳの暗号処理において
は、各種の転置処理が行われており、その処理の具体的
な例を図１０に示す。図１０は、ＤＥＳで実行される各
転置処理ＩＰ、Ｅ、Ｐ、ＩＰ^-1、ＰＣ１、ＰＣ２におけ
る入力ビットが、どの出力ビットに出力されるかを表に
示している。例えば、初期転置処理ＩＰにおいては、入
力ビットの第５８ビットのデータが、出力ビットの第１
ビットに、また、入力ビットの第５０ビットのデータ
が、出力ビットの第２ビットに出力されることを示して
いる。以下同様に、各転置処理における入力ビットと出
力ビットの関係を表している。

【００２３】なお、ＤＥＳの暗号処理においては、初期
転置処理ＩＰ、拡大転置処理Ｅ、及び逆初期転置処理Ｉ
Ｐ^-1は、規約によって入出力ビットの配列が固定されて
いる。一方、鍵コードＫから系列鍵コードＫ1 〜Ｋ16を
生成する部分において実行する転置処理ＰＣ１、ＰＣ
２、および、関数ｆ（Ｋ，Ｒ）または関数ｆ（Ｋ，Ｌ）
の処理において実行する転置処理Ｐの配列は、ＤＥＳの
利用者によってその配列を変更することができ、図１０
に示した変換例は、その一例である。

【００２４】同様に、ＤＥＳの暗号処理において、図１
３に示した関数ｆ（Ｋ，Ｒ）の処理において実行する換
字処理Ｓ1 〜Ｓ8 の具体的な例を図９に示す。図９は、
ＤＥＳで実行される換字処理Ｓ1 〜Ｓ8 において、各換
字処理における６ビットの入力データに対する４ビット
の出力データの内容を一覧表に示したものである。この
表は、例えば、換字処理Ｓ1 における入力データが、２
進数で「000000」のとき、出力データが「1110」である
ことを示している。以下同様に、各換字処理Ｓ1 〜Ｓ8
における６ビットの入力データ「000000」〜「111111」
に対して、出力される４ビットの換字データを、一部省
略して示している。なお、ＤＥＳの規約では、前記換字
処理Ｓ1 〜Ｓ8 の出力データの内容は固定されておら
ず、ＤＥＳの利用者によってその内容を変更することが
でき、図１０に示した配列は、その一例である。

【００２５】（ＦＥＡＬ暗号の仕組み）秘密鍵を用いる
慣用暗号の一方式であるＦＥＡＬは、日本電信電話
（株）が開発した暗号方式であり、１２８ビットまたは
６４ビットの鍵コードを用いて、６４ビットづつにブロ
ック化されたメッセージを暗号文に変換する。前記ＤＥ
Ｓでは、暗号化の過程で１６回メッセージを攪拌する
が、ＦＥＡＬでは４、８、１６、または３２回以上、攪
拌処理を行う。また、暗号化の過程では、排他的論理和
処理とともに、系列鍵コードの生成やデータの攪拌に用
いる関数として、２ビット巡回シフトや剰余演算（ｍｏ
ｄ２５６）が用いられる。さらに、系列鍵コードの生成
やデータの攪拌に際し、データ長を８ビットづつにブロ
ック化して処理しており、ＤＥＳと比較して高速処理や
ソフトウェア処理に適している。

【００２６】（本発明の概要）本発明では、上記したＤ
ＥＳやＦＥＡＬなどの暗号化処理、および復号化処理
を、処理速度が早く、汎用性があり、どのような種類の
暗号にも対応できる暗号処理装置を得ることを目的と
し、特に、ＤＥＳやＦＥＡＬのように転置や換字、、排
他的論理和、巡回シフト、剰余演算を行う慣用暗号の処
理に適した、暗号処理装置を提供するものである。すな
わち、本発明の暗号処理装置は、転置や換字、排他的論
理和、巡回シフト、剰余演算などの暗号処理要素のう
ち、少なくとも転置処理を実行するための専用の手段
と、換字処理を実行するための専用の手段とを備え、前
記いづれかの手段を用いて、転置処理、または換字処理
を所定の回数反復処理するように構成した暗号処理装置
である。

【００２７】（装置の構成）次に、本発明の暗号処理装
置に関し、実施例の図面に基づいてその構成を詳細に説
明する。図１は、本発明の暗号処理装置の概念図であ
る。また、図２は、本発明の暗号処理装置全体の構成例
を示すブロック図である。さらに、図３は、暗号処理部
の詳細な実施例を示すブロック図である。

【００２８】（装置の概要）先ず、図１を用いて、本発
明の暗号処理装置の概要について説明する。図におい
て、１は暗号処理装置である。暗号処理装置１は、平文
データＭ、または暗号文データＣを入力し、平文データ
Ｍを暗号文データＣに暗号化したり、暗号文データＣを
平文データＭに復号化する装置である。前記暗号処理装
置１は、暗号処理を実行するための制御部１００、およ
び暗号処理の内、転置処理を実行するための専用の転置
処理手段２０１と、換字処理を実行するための専用の換
字処理手段２０２とを備えた暗号処理部２００とで構成
される。図に示すように、前記暗号処理部２００に備え
た転置処理手段２０１と換字処理手段２０２とは、それ
ぞれのデータ入力端子が、共通の入力データレジスタ２
０３の出力端子に接続されており、また、各処理手段の
出力端子が、出力データセレクタ２０４の入力端子に接
続されている。さらに、出力データセレクタ２０４の出
力端子は、前記入力データレジスタ２０３の入力端子に
接続されている。

【００２９】上記構成の暗号処理装置１において、暗号
処理を行う場合、先ず、制御部１００によって、暗号処
理部２００の入力データレジスタ２０３に、暗号処理を
実行しようとする最初のデータが入力される。入力デー
タレジスタ２０３に入力されたデータは、転置処理手段
２０１、および換字処理手段２０２に入力され、それぞ
れ転置処理、および換字処理が実行され、その処理結果
は、出力データセレクタ２０４に入力される。次いで、
制御部１００によって、出力データセレクタ２０４に入
力された処理結果のうち、転置処理、または換字処理の
いづれかの処理結果が選択される。選択された処理結果
は、出力データセレクタ２０４の出力端子を経て、入力
データレジスタ２０３に入力され、再び転置処理および
換字処理が行われる。すなわち、一旦入力データレジス
タ２０１にデータを入力すれば、制御部１００によっ
て、転置処理または換字処理の処理結果を、出力データ
セレクタ２０４にて選択するだけで、転置処理または換
字処理を、連続して次々と実行することができる。

【００３０】一方、出力データセレクタ２０４にて選択
された転置処理または換字処理の処理結果を、出力デー
タセレクタ２０４の出力端子を介して、制御部１００の
図示しないデータ記憶手段に記憶し、必要に応じて、制
御部１００によって、暗号処理部２００の入力データレ
ジスタ２０３に再入力することもできる。この場合は、
複数のデータの転置処理や換字処理を、実質的に並行し
て処理することができる。

【００３１】例えば、ＤＥＳの鍵コードＫを制御部１０
０に入力し、暗号化に用いる系列鍵コードＫ1 〜Ｋ16を
生成する場合、先ず、鍵コードＫを転置処理手段２０１
で縮約転置処理ＰＣ１を実行し、次いで得られた結果を
左巡回シフトする。この巡回シフトは、実質的に転置処
理と同じ処理であり、縮約転置処理ＰＣ１を実行した
後、その処理結果を、再び転置処理手段２０１にて転置
処理することによって、系列鍵コードＫ1 を生成するた
めの左巡回シフトが施されたデータを得られる。

【００３２】実質的に左巡回シフトと同じ結果を得られ
る転置処理によって得たデータは、次の系列鍵コードＫ
2 を生成するための左巡回シフトのためのデータとし
て、一旦、制御部１００に記憶しておく。次に、系列鍵
コードＫ1 を生成するために得たデータを入力データレ
ジスタ２０３に入力し、転置処理手段２０１にて、縮約
転置処理ＰＣ２を実行すれば、系列鍵コードＫ1 を得、
これを制御部１００に記憶する。

【００３３】次いで、先に制御部１００に記憶した系列
鍵コードＫ2 を生成するための次の左巡回シフトのため
のデータを、暗号処理部２００の入力データレジスタ２
０３に入力し、実質的に左巡回シフトと等価な転置処理
を実行することによって、次に必要な系列鍵コードを生
成するためのデータが得られる。このように、暗号処理
部２００の転置処理手段２０１を用いて、順次転置処理
を実行することによって、暗号化に必要な１６種類の系
列鍵コードをＫ1 〜Ｋ16を得ることができる。

【００３４】なお、後に詳しく説明するが、暗号処理部
２００に設けた転置処理手段２０１における入力ビット
と出力ビットの関係は、転置処理の内容、例えば、縮約
転置処理ＰＣ１、ＰＣ２、または左巡回シフトＬＳ1 ・
・・ＬＳ15などによって異なるので、転置処理を実行す
る前に、転置処理手段２０１の入力ビットと出力ビット
の関係を変更する必要がある。

【００３５】また、暗号処理部２００の換字処理手段２
０２は、例えば、ＤＥＳの暗号化、および復号化で用い
られる非線形関数ｆ（Ｋ，Ｒ）またはｆ（Ｋ，Ｌ）に含
まれるＳ1 〜Ｓ8 の選択換字処理において使用される。
例えば、拡大転置処理Ｅを施した原字列ＲまたはＬと系
列鍵コードＫとの排他的論理和演算で得られた４８ビッ
トのデータを、先ず、制御部１００に記憶しておく。次
に、前記４８ビットのデータを８ブロックに分割し、各
６ビットのデータを、順次、制御部１００から暗号処理
部２００の入力データレジスタ２０３に入力し、換字処
理手段２０２にて、選択換字処理Ｓ1 〜Ｓ8 を順次実行
する。換字処理は８回実行されるので、その都度、入力
データレジスタ２０３に６ビットのデータを入力すると
ともに、換字処理手段２０２で得られた４ビットの換字
処理結果を、出力データレジスタ２０４で選択し、制御
部１００のデータ記憶手段に記憶させ、合計３２ビット
の換字データを得る。

【００３６】その際、換字処理手段２０２の入力ビット
と出力ビットの関係は、選択換字処理Ｓ1 ・・・Ｓ8 ご
とに異なっているので、選択換字処理Ｓ1 〜Ｓ8 を実行
する都度、換字処理手段２０２の入力ビットと出力ビッ
トの関係を変更する必要がある。

【００３７】つまり、前記、転置処理手段２０１の入力
ビットと出力ビットの関係、および換字処理手段２０２
の入力ビットと出力ビットの関係は、暗号処理部２００
での転置処理または換字処理の都度、制御部１００によ
って変更するように構成する。

【００３８】（装置の構成例）前記入力ビットと出力ビ
ットとの関係の変更処理を含めた暗号処理を行うための
暗号処理装置の、具体的な装置構成例を図２に示す。図
２において、１０はマイクロプロセッサなどのＣＰＵ
（演算制御装置）、２０は処理データを一時記憶するた
めのＲＡＭ（ランダムアクセスメモリ）、３０はＣＰＵ
を動作させるためのプログラム、および、転置処理手段
２０１の入力ビットと出力ビットの関係や、換字処理手
段２０２の入力ビットと出力ビットの関係を、制御デー
タとして記憶しておくためのＲＯＭ（リードオンリメモ
リ）、４０は図１に示した転置処理手段２０１、換字処
理手段２０２、入力データレジスタ２０３、および出力
データセレクタ２０４などで構成される暗号処理部（Ｃ
ＬＵ）である。

【００３９】前記ＣＰＵ１０、ＲＡＭ２０、ＲＯＭ３
０、およびＣＬＵ４０は、バス１１を介して相互に接続
され、プログラムおよびデータを伝送することができ
る。さらに、前記バス１１には、Ｉ／Ｏで示されるデー
タ入出力制御部１２が接続され、その入力端子１３、お
よび出力端子１４を介して、外部装置から入力されるメ
ッセージおよび鍵コードを受け取り、メッセージを暗号
文に変換して送り出したり、逆に、暗号文と鍵コードを
受け取り、暗号文を復号して解読文に変換して送り出す
ように構成されている。

【００４０】（暗号処理部の構成）次に、前記暗号処理
部（ＣＬＵ）４０のより詳細な回路構成について説明す
る。図３は、暗号処理部４０の詳細構成図である。図に
おいて、４０は暗号処理部（ＣＬＵ）である。暗号処理
部４０は、半導体集積回路で構成され、内蔵されている
制御レジスタ４１を介して、暗号処理装置１のバス１１
に接続される。前記制御レジスタ４１は、バス１１に接
続されたＣＰＵ１０によって制御され、暗号処理部４０
の内部に組み込まれた暗号処理用の各回路の動作を制御
したり、データの入出力を制御する。暗号処理部４０内
の各回路は、データバス４２、および制御バス４３を介
して前記制御レジスタ４１に接続され、制御レジスタ４
１に設定されたデータを受け取って暗号処理を実行した
り、処理結果を制御レジスタ４１に転送する。なお、デ
ータバス４２は６４ビット長のデータ幅を有している。

【００４１】暗号処理部４０には、図３に示すように、
転置処理や換字処理などの暗号処理の対象である６４ビ
ットの鍵コード、および６４ビットに区切られた平文デ
ータや暗号文データを設定するための２つの入力データ
レジスタ４４、４５を備えている。前記２つの入力デー
タレジスタ４４、４５の入力端子は、各々６４ビット長
のデータ幅を有し、前記データバス４２を介して制御レ
ジスタ４１に接続されている。また、前記入力データレ
ジスタ４４の出力端子は、転置処理を実行するためのプ
ログラマブルなスイッチマトリクスアレイ５０と、換字
処理を実行するためのプログラマブルなＲＡＭ（ランダ
ムアクセスメモリ）６０、および、他方の入力データレ
ジスタ４５に設定されたデータとの排他的論理和演算を
実行するための、排他的論理和演算回路７０とに接続さ
れている。

【００４２】さらに、前記スイッチマトリクスアレイ５
０の出力端子と、ＲＡＭ６０の出力端子と、排他的論理
和演算回路７０の出力端子は、出力データセレクタ４６
の入力端子Ｘ、Ｙ、Ｚにそれぞれ接続されている。そし
て前記出力データセレクタ４６の出力端子は、データバ
ス４２を介して、制御レジスタ４１に接続されている。
なお、出力データセレクタ４６の出力端子は、６４ビッ
ト長のデータ幅を有し、前記Ｘ、Ｙ、またはＺのいずれ
かの入力端子の内容を選択して制御レジスタ４１にデー
タを転送する。

【００４３】ここで、転置処理を実行するためのプログ
ラマブルなスイッチマトリクスアレイ５０について、よ
り詳しく説明する。プログラマブルスイッチマトリクス
アレイ５０は、レジスタ部５１とスイッチマトリクス部
５２とで構成される。そして前記スイッチマトリクス部
５２は、例えば、６４入力、６４出力の半導体スイッチ
群で構成され、前記レジスタ部５１に設定されたデータ
によって、入力ビットと出力ビットの関係が決定され
る。このレジスタ部５１に設定されるデータは、６４ビ
ット×６４ビット＝４０９６ビット、すなわち５１２バ
イトあり、ＣＰＵ１０によって、ＲＯＭ３０から読み出
された５１２バイトの転置制御データが、制御レジスタ
４１に入力され、データバス４２を介してレジスタ部５
１に転送されて設定される。レジスタ部５１に設定され
た４０９６ビットの転置制御データによって、前記スイ
ッチマトリクス部５２に設けられた６４本の入力線と６
４本の出力線との接、断が決定され、入力データレジス
タ４４に設定されたデータが、前記６４本の入力線に入
力されることによって、所定の出力線に転置処理された
データが出力される。この転置処理されたデータは、出
力データセレクタ４６の入力端子Ｘに入力される。

【００４４】また、換字処理を実行するためのプログラ
マブルなＲＡＭ（ランダムアクセスメモリ）６０は、例
えば、８ビットのアドレス入力線と８ビットのデータ出
力線を備え、最大で２５６バイトの換字制御データを保
持することができる。この換字制御データは、転置制御
データと同様に、ＣＰＵ１０によって、ＲＯＭ３０から
読み出されて制御レジスタ４１に入力され、データバス
４２を介してＲＡＭ６０に転送されて設定される。この
ＲＡＭ６０に換字制御データを書き込んでおき、入力デ
ータレジスタ４４に換字処理すべきデータを設定するこ
とによって、前記入力データレジスタ４４に設定された
データの下位８ビットのデータがＲＡＭ６０のアドレス
入力線に入力され、当該アドレスに対応する換字データ
がＲＡＭ６０のデータ出力線に出力され、換字処理され
たデータが、出力データセレクタ４６の入力端子Ｙに入
力される。

【００４５】本実施例の暗号処理部４０では、上述した
転置処理用回路と換字処理用回路とは別に、入力データ
レジスタ４４と入力データレジスタ４５とに設定された
２つの入力データの排他的論理和を演算するための排他
的論理和演算回路７０を備えている。この排他的論理和
演算回路７０は、２つの６４ビットデータの排他的論理
和を演算し、出力データセレクタ４６の入力端子Ｚに演
算結果を入力する。

【００４６】（装置の作用動作）次に、本発明の暗号処
理装置の作用動作について説明する。動作例として、Ｄ
ＥＳの暗号化処理の場合について説明する。図４はＤＥ
Ｓの暗号化処理の動作を説明するためのデータ処理を模
式的に示したフロー図である。ＤＥＳの暗号化処理で
は、先ず、図４（ａ）に示すように、６４ビットの平文
データＭから、初期転置処理ＩＰによって６４ビットの
転置データを得る。この処理は、図３に示したスイッチ
マトリクス部５２で行われる処理である。

【００４７】暗号処理部４０にて初期転置処理ＩＰを実
行する場合は、先ず、ＣＰＵ１０がＲＯＭ３０から転置
制御データを読み出し、これを暗号処理部４０の制御レ
ジスタ４１に入力する。制御レジスタ４１に入力された
転置制御データは、データバス４２、および制御バス４
３を介して、プログラマブルなスイッチマトリクスアレ
イ５０に設けてあるレジスタ部５１に転送される。レジ
スタ部５１に転送された転置制御データによって、スイ
ッチマトリクス部５２の入力線と出力線との各交点に設
けられた半導体スイッチが接、断され、入力ビットと出
力ビットの関係が設定される。

【００４８】図５は、初期転置処理ＩＰにおける、スイ
ッチマトリクス部５２の６４本の入力線が、どの出力線
に接続されるかを示している。図において縦軸が６４ビ
ット分の入力線を示し、各入力線が、横軸に示す出力線
のどのビット線と接続されているかを＊印で示してい
る。例えば、入力線の第１ビットは、出力線の第４０ビ
ットに接続され、入力線の第２ビットは、出力線の第８
ビットに接続されている。従って、スイッチマトリクス
部５２の入力線に入力された第１ビットのデータは出力
線の第４０ビットに、また第２ビットに入力されたデー
タは出力線の第８ビットに出力されて転置処理されるこ
とになる。なお、このスイッチマトリクス部５２は、６
４本の入力線と６４本の出力線が設けられ、各交点に１
個づつ、全体で４０９６個の半導体スイッチを備えてい
るので、入力されたデータの各ビットをどの出力線に出
力するかを自由に設定することができる。

【００４９】レジスタ部５１に転置制御データが転送さ
れ、初期転置処理ＩＰのためのスイッチマトリクス部５
２の設定が完了すると、次いで、ＣＰＵ１０が、暗号化
すべき６４ビットの平文データＭを、暗号処理部４０の
制御レジスタ４１に入力する。制御レジスタ４１に入力
された６４ビットの平文データＭは、データバス４２、
制御バス４３を介して入力データレジスタ４４に転送さ
れる。入力データレジスタ４４に転送された６４ビット
の平文データＭは、入力データレジスタ４４の出力線に
接続された、プログラマブルなスイッチマトリクスアレ
イ５０のスイッチマトリクス部５２と、プログラマブル
なＲＡＭ（ランダムアクセスメモリ）６０と、排他的論
理和演算回路７０とに入力され、それぞれの処理結果
が、出力データセレクタ４６の入力端子Ｘ、Ｙ、および
Ｚに出力される。ここで、制御レジスタ４１にあらかじ
め設定された、演算結果選択データによって、出力デー
タセレクタ４６は、転置処理結果Ｘを選択する。その結
果、制御レジスタ４１に入力された６４ビットの平文デ
ータＭに対する、スイッチマトリクス部５２での初期転
置処理ＩＰの処理結果が、出力データセレクタ４６から
出力され、データバス４２を介して制御レジスト４１に
その結果が設定される。同時に入力データレジスタ４４
に初期転置処理ＩＰの処理結果が転送される。

【００５０】次に、制御レジスタ４１に設定された初期
転置処理ＩＰの結果は、ＣＰＵ１０が読み出しＲＡＭ２
０に記憶させる。このとき、６４ビットの初期転置処理
ＩＰの結果は、図４（ａ）に示すように、上位の３２ビ
ットＬ0 と下位の３２ビットＲ0 の２つに分割されて、
ＲＡＭ２０に記憶される。

【００５１】次に、ＣＰＵ１０は、鍵コードＫに基づい
てあらかじめ生成した系列鍵コードＫ1 〜Ｋ16を用いる
暗号化の主処理を実行する。この主処理は、図４（ｂ）
に示すように、初期転置処理ＩＰを施して得られた結果
の下位の３２ビットＲ0 に対し、先ず、拡大転置処理Ｅ
を施し、その結果得られた４８ビットのデータと、あら
かじめ生成しておいた４８ビットの系列鍵コードＫ1 と
の排他的論路和を演算し、次に、Ｓ1 〜Ｓ8 で示される
選択換字処理を施して、３２ビットの換字データを得
る。さらに、転置処理Ｐを施し、その結果と、あらかじ
めらＲＡＭ２０に記憶しておいた上位の３２ビットＬ0
との排他的論理和を演算し、３２ビットのＲ1 を得てＲ
ＡＭ２０に記憶する。一方、あらかじめＲＡＭ２０に記
憶しておいた下位の３２ビットＲ0 は、次の暗号化処理
の上位３２ビットＬ1 に変換してＲＡＭ２０に記憶して
おく。次に、前記Ｒ1 、Ｌ1 とあらかじめ生成しておい
た系列鍵コードＫ2 を用いて前記と同様な手順でＲ2 、
Ｌ2 を演算する。これらの処理を１６回繰り返し、各３
２ビットのＲ16とＬ16を得るのが暗号化の主処理であ
る。

【００５２】図３に示す暗号処理装置では、上記主処理
を以下の手順で実行する。先ず、拡大転置処理Ｅを実行
するために、ＲＯＭ３０から転置制御データを読み出
し、制御レジスタ４１に入力する。前記転置制御データ
は、データバス４２、および制御バス４３を介して、制
御レジスタ４１からプログラマブルなスイッチマトリク
スアレイ５０に設けてあるレジスタ部５１に転送され
る。レジスタ部５１に転送された転置制御データによっ
て、スイッチマトリクス部５２の入力線と出力線との各
交点に設けられた半導体スイッチが接、断され、入力ビ
ットと出力ビットの関係が設定される。図６に、拡大転
置処理Ｅにおけるスイッチマトリクス部５２の入力ビッ
トと出力ビットの関係を示す。図６の縦軸は入力ビッ
ト、横軸は出力ビットを示し、例えば、入力データの第
１ビットは、出力線の第２ビットと第４８ビットの出力
線に出力される。以下同様に、拡大転置処理Ｅにおけ
る、縦軸に示す３２ビットの入力データが、横軸に示す
４８ビットのどの出力線に出力されるかを示している。
すなわち３２ビットの入力データが、４８ビットに拡
大、つまり、特定の入力ビットが複数の出力線に出力さ
れるとともに、データのビット位置が攪拌される。

【００５３】上記の如くスイッチマトリクス部５２の設
定を終えると、ＣＰＵ１０は、ＲＡＭ２０に記憶してお
いた３２ビットのＲ0 を読み出し、制御レジスタ４１に
入力する。制御レジスタ４１に入力されたＲ0 は、デー
タバス４２、制御バス４３を介して入力データレジスタ
４４に転送される。入力データレジスタ４４に転送され
た３２ビットのＲ0 は、入力データレジスタ４４の出力
線に接続された、プログラマブルなスイッチマトリクス
アレイ５０のスイッチマトリクス部５２と、プログラマ
ブルなＲＡＭ（ランダムアクセスメモリ）６０と、排他
的論理和演算回路７０に入力され、それぞれの処理結果
が、出力データセレクタ４６の入力端子Ｘ、Ｙ、および
Ｚに出力される。ここで、制御レジスタ４１にあらかじ
め設定された、演算結果選択データによって、出力デー
タセレクタ４６は、転置処理結果Ｘを選択する。その結
果、制御レジスタ４１に入力された３２ビットのＲ0 に
対する、スイッチマトリクス部５２での拡大転置処理Ｅ
の処理結果が、出力データセレクタ４６から出力され、
データバス４２を介して制御レジスト４１に、その処理
結果が設定され、同時に入力データレジスタ４４へ拡大
転置処理Ｅの処理結果が転送される。

【００５４】次に、ＣＰＵ１０は、６４ビットの鍵コー
ドＫに基づいてあらかじめ生成した各４８ビットの系列
鍵コードＫ1 〜Ｋ16のうち、第１の系列鍵コードＫ1 を
ＲＡＭ２０から読み出し、制御レジスタ４１を介して第
２入力レジスタ４５に設定する。その結果、排他的論理
和演算回路７０において、入力データレジスタ４４に転
送されていた転置処理Ｅの処理結果と第１の系列鍵コー
ドＫ1 との排他的論理和演算が実行され、出力データセ
レクタ４６の入力端子Ｚに４８ビットの演算結果が出力
される。出力データセレクタ４６では、制御レジスタ４
１の制御バス４３によって、入力端子Ｚが選択され、出
力データセレクタ４６の出力端子に、前記排他的論理和
の演算結果が出力される。この４８ビットの演算結果
は、制御レジスタ４１に設定されるとともに、入力デー
タレジスタ４４へ転送される。次いで、制御レジスタ４
１に設定された排他的論理和の演算結果を、ＣＰＵ１０
が読み出し、ＲＡＭ２０に記憶する。

【００５５】次に、ＣＰＵ１０は、図４（ｂ）に示す換
字処理Ｓを実行する。換字処理Ｓは、４８ビットの入力
データに対して３２ビットの攪拌された出力データを得
るものであり、具体的には、入力される４８ビットのデ
ータを６ビットづつ８ブロックに分割し、Ｓ1 〜Ｓ8 か
らなる選択換字処理にて、前記６ビットのデータをそれ
ぞれ４ビットの別のデータに変換し、４ビット×８ブロ
ック＝３２ビットのデータを得る。この換字処理は、図
３に示すプログラマブルなＲＡＭ（ランダムアクセスメ
モリ）６０を用いて実行する処理である。

【００５６】本実施例の暗号処理装置では、前記換字処
理Ｓを次の手順で実行する。すなわち、先ず、ＲＡＭ６
０に、あらかじめ決められた換字制御データを書き込
み、次いで、入力データレジスタ４４に６ビットの換字
元データを設定する。前記入力データレジスタ４４の出
力端子は、ＲＡＭ６０のアドレス制御線に接続してあ
り、入力データレジスタ４４に設定された６ビットの換
字元データは、ＲＡＭ６０のアドレス入力線に印加され
る。ＲＡＭ６０には、６ビットのアドレス入力線の対応
する番地に所定の換字データが書き込まれており、この
換字データがＲＡＭ６０のデータ出力線に出力され、出
力データセレクタ４６の入力端子Ｙに入力される。な
お、本実施例の暗号処理部４０に設けたＲＡＭ６０は、
８ビットのアドレス入力線と８ビットのデータ出力線を
備えているが、ＤＥＳの換字処理Ｓを実行する場合は、
アドレス入力線の下位の６ビット、およびデータ出力線
の下位の４ビットが有効な信号となる。

【００５７】例えば、前述した排他的論理和の演算結果
を換字処理する場合は、ＣＰＵ１０が、先ず、ＲＡＭ２
０に格納した４８ビットのデータを８ブロックに分割
し、それぞれ６ビットの換字元データを生成する。次
に、選択換字処理Ｓ1 に用いる換字制御データをＲＯＭ
３０から読み出して、暗号処理部４０の制御レジスタ４
１へ入力する。制御レジスタ４１へ入力された換字制御
データは、データバス４２、および制御バス４３を介し
て、ＲＡＭ６０に転送される。次いで、先に生成した６
ビットの換字元データを、ＲＡＭ２０から読み出して、
暗号処理部４０の制御レジスタ４１へ入力する。制御レ
ジスタ４１へ入力された換字元データは、データバス４
２、および制御バス４３を介して、入力データレジスタ
４４に転送される。

【００５８】この処理の結果、６ビットの換字元データ
に対応する換字データがＲＡＭ６０から出力され、出力
データセレクタ４６の入力端子Ｙに入力される。ここ
で、制御レジスタ４１にあらかじめ設定された、演算結
果選択データによって、出力データセレクタ４６は、換
字処理結果Ｙを選択する。その結果、制御レジスタ４１
に入力された６ビットの換字元データに対する、４ビッ
トの換字データが、出力データセレクタ４６から出力さ
れ、データバス４２を介して制御レジスト４１に、その
処理結果が設定される。次いで、ＣＰＵ１０が、制御レ
ジスト４１に設定された、４ビットの換字データを読み
出しＲＡＭ２０に一旦格納する。

【００５９】ＣＰＵ１０は、選択換字処理Ｓ1 〜Ｓ8 に
対応する前記処理を８回繰り返し、あらかじめ８ブロッ
クに分割した、各６ビットの換字元データに対する、そ
れぞれ４ビットの換字データを得る。次に、ＣＰＵ１０
は、得られた４ビットの換字データを合成して３２ビッ
トの換字データを得、ＲＡＭ２０に記憶しておく。

【００６０】次に、ＣＰＵ１０は、図４（ｂ）に示す転
置処理Ｐを実行する。転置処理Ｐは、３２ビットの入力
データに対して３２ビットの攪拌された出力データを得
るものである。この処理は、前述した拡大転置処理Ｅと
同様に、暗号処理部４０のプログラマブルなスイッチマ
トリクスアレイ５０にて実行される処理である。このと
き、レジスタ部５１に設定される転置制御データによっ
て制御される、スイッチマトリクス部５２の入力線と出
力線の接、断状態を図７に示す。図７の例では、入力さ
れる第１ビットのデータが出力線の第９ビットに、また
入力ビットの第２ビットが出力線の第１７ビットに出力
されることを示し、以下同様に、縦軸に示す３２ビット
の入力データが、横軸に示す３２ビットのどの出力線に
出力されるかを示している。

【００６１】転置処理Ｐにおいては、先ず、ＣＰＵ１０
がＲＯＭ３０から転置制御データを読み出し、暗号処理
部４０の制御レジスタ４１に前記転置制御データを入力
する。制御レジスタ４１に入力された転置制御データ
は、プログラマブルなスイッチマトリクスアレイ５０の
レジスタ部５１に転送され、前記レジスタ部５１の出力
データによって、スイッチマトリクス部５２の入力線と
出力線の各交点に設けられた半導体スイッチが接、断さ
れる。次に、ＣＰＵ１０がＲＡＭ２０に格納しておい
た、換字処理Ｓを施した３２ビットの換字データを読み
出し、暗号処理部４０の制御レジスタ４１に前記換字デ
ータを入力する。制御レジスタ４１に入力された換字デ
ータは、データバス４２、および制御バス４３を介し
て、制御レジスタ４１から入力データレジスタ４４に転
送される。

【００６２】入力データレジスタ４４に転送された３２
ビットの換字データは、入力データレジスタ４４の出力
線に接続された、プログラマブルなスイッチマトリクス
アレイ５０のスイッチマトリクス部５２と、プログラマ
ブルなＲＡＭ（ランダムアクセスメモリ）６０と、排他
的論理和演算回路７０に入力され、それぞれの処理結果
が、出力データセレクタ４６の入力端子Ｘ、Ｙ、および
Ｚに出力される。ここで、制御レジスタ４１にあらかじ
め設定された、演算結果選択データによって、出力デー
タセレクタ４６は、転置処理結果Ｘを選択する。その結
果、制御レジスタ４１に入力された３２ビットの換字デ
ータに対する、スイッチマトリクス部５２での転置処理
Ｐの処理結果が、出力データセレクタ４６から出力さ
れ、データバス４２を介して制御レジスト４１に、その
処理結果が設定され、同時に入力データレジスタ４４へ
転置処理Ｐの処理結果が転送される。

【００６３】次に、ＣＰＵ１０は、図４（ｂ）に示すよ
うに、転置処理Ｐの処理結果と、あらかじめＲＡＭ２０
に格納しておいた３２ビットのＬ0 との排他的論理和を
演算し、３２ビットの暗号化データＲ1 を得る。前記排
他的論理和の演算処理は、拡大転置処理Ｅの処理結果
と、系列鍵コードＫ1 との排他的論理和の演算処理と同
様の手順で実行される。この排他的論理和の演算処理
は、暗号処理部４０の排他的論理和演算回路７０で行わ
れる処理である。先ず、ＣＰＵ１０は、ＲＡＭ２０に格
納しておいた３２ビットのＬ0 を読み出し、制御レジス
タ４１を介して、入力データレジスタ４５に３２ビット
のＬ0 を設定する。

【００６４】その結果、排他的論理和演算回路７０にお
いて、入力データレジスタ４４に転送されていた転置処
理Ｐの処理結果と、入力データレジスタ４５に転送され
た３２ビットのＬ0 との排他的論理和演算が実行され、
出力データセレクタ４６の入力端子Ｚに３２ビットの演
算結果Ｒ1 が出力される。出力データセレクタ４６で
は、制御レジスタ４１の制御バス４３によって、入力端
子Ｚが選択され、出力データセレクタ４６の出力端子
に、前記排他的論理和の演算結果Ｒ1 が出力される。こ
の３２ビットの演算結果は、制御レジスタ４１に設定さ
れるとともに、入力データレジスタ４４へ転送される。
次いで、制御レジスタ４１に設定された排他的論理和の
演算結果Ｒ1 を、ＣＰＵ１０が読み出し、ＲＡＭ２０に
記憶する。さらに、ＲＡＭ２０に記憶されていた３２ビ
ットのＲ0 を、次の暗号化処理のデータＬ1 として記憶
しておく。

【００６５】以上で、図４（ｂ）に示した暗号化の主処
理を１回実行したことになる。ＤＥＳの暗号化処理で
は、上記で得られた３２ビットのＲ1 、Ｌ1 、およびあ
らかじめ生成した４８ビットの系列鍵コードＫ2 に基づ
いて、上記と同様な手順で、３２ビットのＲ2 、Ｌ2 を
得る。同様に、Ｒ2 、Ｌ2 、およびＫ3 を用いてＲ3 、
Ｌ3 を得る。ＤＥＳでは、図４（ｂ）に示した暗号化の
主処理において、上述した処理を１６回繰り返し、暗号
化データＲ16およびＬ16を得る。

【００６６】最後に、ＣＰＵ１０は、上記主処理で得ら
れた各３２ビットのＲ16およびＬ16を用いて、図４
（ｃ）に示す逆初期転置処理ＩＰ^-1を実行し、暗号文デ
ータＣを得る。この処理は、前述した各種転置処理と同
様に、暗号処理部４０のプログラマブルなスイッチマト
リクスアレイ５０にて行われる処理である。図７は、逆
初期転置処理ＩＰ^-1におけるスイッチマトリック部５２
の入力ビットと出力ビットの関係を示す。縦軸は入力デ
ータのビット位置を示し、横軸は出力データのビット位
置を示している。例えば、入力データの第１ビットは、
出力線の第５８ビットに出力される。また入力データの
第２ビットは、出力線の第５０ビットに出力される。初
期転置処理ＩＰ^-1では、前記主処理で得られた各３２ビ
ットのＲ16およびＬ16を合成し、６４ビットのデータを
構成し、このデータをスイッチマトリック部５２に入力
して、攪拌された６４ビットの暗号文データＣを得る。

【００６７】この逆初期転置処理ＩＰ^-1では、ＣＰＵ１
０は、先ず、ＲＯＭ３０に記憶されている転置制御デー
タを読み出し、暗号処理部４０の制御レジスタ４１に前
記転置制御データを入力する。制御レジスタ４１に入力
された転置制御データは、プログラマブルなスイッチマ
トリクスアレイ５０のレジスタ部５１に転送され、前記
レジスタ部５１の出力データによって、スイッチマトリ
クス部５２の入力線と出力線の各交点に設けられた半導
体スイッチが接、断される。次に、ＣＰＵ１０がＲＡＭ
２０に格納しておいた、各３２ビットの暗号化データＲ
16およびＬ16を読み出し、これを合成して６４ビットの
暗号化データを構成する。次いで、この６４ビットの暗
号化データを、暗号処理部４０の制御レジスタ４１に入
力する。制御レジスタ４１に入力された暗号化データ
は、データバス４２、および制御バス４３を介して、制
御レジスタ４１から入力データレジスタ４４に転送され
る。

【００６８】入力データレジスタ４４に転送された６４
ビットの暗号化データは、入力データレジスタ４４の出
力線に接続された、プログラマブルなスイッチマトリク
スアレイ５０のスイッチマトリクス部５２と、プログラ
マブルなＲＡＭ（ランダムアクセスメモリ）６０と、排
他的論理和演算回路７０とに入力され、それぞれの処理
結果が、出力データセレクタ４６の入力端子Ｘ、Ｙ、お
よびＺに出力される。ここで、制御レジスタ４１にあら
かじめ設定された、演算結果選択データによって、出力
データセレクタ４６は、転置処理結果Ｘを選択する。そ
の結果、制御レジスタ４１に入力された６４ビットの暗
号化データに対する、スイッチマトリクス部５２での逆
初期転置処理ＩＰ^-1の処理結果が、出力データセレクタ
４６から出力され、データバス４２を介して制御レジス
ト４１にその結果が設定される。ＣＰＵ１０は、制御レ
ジスト４１に設定された逆初期転置処理ＩＰ^-1の処理結
果を読み出し、暗号文データＣを得る。

【００６９】以上に述べた暗号処理装置の一連の処理動
作によって、６４ビットの平文データＭに対するＤＥＳ
による６４ビットの暗号文データＣを得ることができ
る。

【００７０】なお、上記説明では、暗号化に用いる６４
ビットの鍵コードＫから、暗号化の主処理で用いる、各
４８ビットで構成された１６種類の系列鍵コードＫ1 〜
Ｋ16の生成については、詳しく触れなかったが、図４に
示した６４ビットの平文データＭの暗号化処理を行う前
に、暗号処理部４０のプログラマブルなスイッチマトリ
クスアレイ５０を用いて、縮約転置処理ＰＣ１を実行
し、さらに、実質的に左巡回シフトと同等な転置処理、
および縮約転置処理ＰＣ２を繰り返し実行することによ
って、１６種類の系列鍵コードＫ1 〜Ｋ16を得ることが
できる。それを一旦ＲＡＭ２０に格納しておき、平文デ
ータＭの暗号化処理を実行するとき、ＲＡＭ２０から、
順次系列鍵コードＫ1 〜Ｋ16を読み出して用いることに
より、ＤＥＳの暗号化を実現できる。

【００７１】また、上記実施例では、６４ビットで構成
された１つの平文データを６４ビットの暗号文に変換す
る場合について説明したが、本実施例の暗号処理装置で
は、複数の平文データを同時並行処理で、それぞれ暗号
文データに変換することができる。もちろん、暗号処理
に用いる鍵コードは、同一であることが前提である。例
えば、複数の平文データＭ１〜Ｍｎを、複数の暗号文デ
ータＣ１〜Ｃｎに変換する場合の暗号処理装置の動作は
以下のようになる。

【００７２】先ず、６４ビットの鍵コードＫから生成さ
れた、各４８ビットで構成された１６種類の系列鍵コー
ドＫ1 〜Ｋ16が、図３に示す暗号処理装置のＲＡＭ２０
にあらかじめ格納されているものとする。また、平文デ
ータＭ１〜ＭｎもＲＡＭ２０にあらかじめ格納されてい
るものとする。さらに、暗号処理装置のＲＯＭ３０に
は、初期転置処理ＩＰ、拡大転置処理Ｅ、転置処理Ｐ、
逆処理転置処理ＩＰ^-1などの各転置制御データ、および
選択換字処理Ｓ1 〜Ｓ8 の各換字制御データが格納され
ているものとする。

【００７３】複数の平文データＭ１〜Ｍｎを、複数の暗
号文データＣ１〜Ｃｎに変換する場合、先ず、ＣＰＵ１
０が、ＲＯＭ３０に格納されている初期転置処理ＩＰの
転置制御データを読み出し、暗号処理部４０の制御レジ
スタ４１に入力する。入力された転置制御データはレジ
スタ部５１に転送され、初期転置処理ＩＰのためのスイ
ッチマトリクス部５２の設定が完了する。

【００７４】次いで、ＣＰＵ１０が、暗号化すべき６４
ビットの平文データＭｘ（１≦ｘ≦ｎ）を、順次、暗号
処理部４０の制御レジスタ４１に入力する。制御レジス
タ４１に入力された６４ビットの平文データＭｘは、デ
ータバス４２、制御バス４３を介して入力データレジス
タ４４に転送される。入力データレジスタ４４に転送さ
れた６４ビットの平文データＭｘは、入力データレジス
タ４４の出力線に接続された、プログラマブルなスイッ
チマトリクスアレイ５０のスイッチマトリクス部５２に
入力され、初期転置処理ＩＰの処理結果が、出力データ
セレクタ４６の入力端子Ｘに順次出力される。

【００７５】ここで、制御レジスタ４１にあらかじめ設
定された、演算結果選択データによって、出力データセ
レクタ４６は、転置処理結果Ｘを選択する。その結果、
制御レジスタ４１に入力された６４ビットの平文データ
Ｍｘに対する、スイッチマトリクス部５２での初期転置
処理ＩＰの処理結果が、出力データセレクタ４６から順
次出力され、データバス４２を介して制御レジスト４１
にその結果が設定される。

【００７６】この間、ＣＰＵ１０は、平文データＭｘ
（１≦ｘ≦ｎ）を、順次、暗号処理部４０の制御レジス
タ４１に入力する都度、制御レジスト４１に設定される
初期転置処理ＩＰの処理結果を読み出しＲＡＭ２０に格
納する。つまり、初期転置処理ＩＰを実行するための転
置制御データを、最初に一度だけ、暗号処理部４０のレ
ジスタ部５１に転送するだけで、複数の平文データＭ１
〜Ｍｎに対する初期転置処理ＩＰを連続して実行するこ
とができる。

【００７７】図４（ｂ）に示した暗号処理の主処理にお
いても、上記初期転置処理ＩＰと同様に、例えば、拡大
転置処理Ｅを実行する場合は、最初に、転置制御データ
を暗号処理部４０のレジスタ部５１に転送し、拡大転置
処理Ｅのためのスイッチマトリクス部５２の設定を行
う。次に、複数の平文データＭ１〜Ｍｎに対応する３２
ビットのＲ0X（１≦ｘ≦ｎ）を、ＲＡＭ２０から順次読
み出し、暗号処理部４０の制御レジスタ４１を介して入
力データレジスタ４４に転送する都度、スイッチマトリ
クス部５２における拡大転置処理Ｅの処理結果を、出力
データセレクタ４６および制御レジスタ４１を介して読
み出し、ＲＡＭ２０に順次格納する。

【００７８】以下同様に、図４（ｂ）に示す系列鍵コー
ドＫn （１≦ｎ≦１６）との排他的論理和演算を実行す
る場合は、ＲＡＭ２０にあらかじめ格納してある系列鍵
コードＫn を読み出して、暗号処理部４０の制御レジス
タ４１を介して入力データレジスタ４５に転送する。次
に、複数の平文データＭ１〜Ｍｎに対応する４８ビット
の拡大転置処理Ｅの処理結果を、ＲＡＭ２０から順次読
み出し、暗号処理部４０の制御レジスタ４１を介して入
力データレジスタ４４に転送する都度、排他的論理和演
算回路７０による演算結果を、出力データセレクタ４６
および制御レジスタ４１を介して読み出し、ＲＡＭ２０
に順次格納する。

【００７９】また、同様に、図４（ｂ）に示す選択換字
処理Ｓ1 〜Ｓ8 を実行する場合は、先ず最初に、ＲＯＭ
３０に格納してある換字制御データを読み出し、暗号処
理部４０の制御レジスタ４１を介して換字処理用のＲＡ
Ｍ６０に転送する。次に、複数の平文データＭ１〜Ｍｎ
に対応する４８ビットの排他的論理和の演算結果を、そ
れぞれ８ブロックに分割した各６ビットの換字元データ
を、ＲＡＭ２０から順次読み出し、暗号処理部４０の制
御レジスタ４１を介して入力データレジスタ４４に転送
する。次いで、換字処理用のＲＡＭ６０にて得られた換
字データを、出力データセレクタ４６および制御レジス
タ４１を介して読み出し、ＲＡＭ２０に順次格納する。

【００８０】上記と同様な手順で、転置処理Ｐや、転置
処理Ｐの処理結果と暗号化データの上位３２ビットＬn-
1 （１≦ｎ≦１６）との排他的論理和演算、および逆初
期転置処理ＩＰ^-1を実行することによって、同時並行処
理で複数の平文データＭ１〜Ｍｎから暗号文データＣ１
〜Ｃｎを得ることができる。すなわち、前述の動作手順
に従えば、図３に示すような簡単な構造の暗号処理部で
あっても、転置制御データの書き換え処理や、換字制御
データの書き換え回数を必要最小限にとどめることがで
き、長文のデータの暗号処理を、実用的に十分な処理速
度で実行することができる。

【００８１】以上の説明において、本実施例の暗号処理
装置における、平文データを暗号文データに変換する暗
号化処理について例示したが、暗号文データを解読文デ
ータに変換する復号化処理にも、本実施例の暗号処理装
置を適用できるものであることは、容易に推量できるの
で、復号化処理に関する詳細な説明は省略する。

【００８２】（他の実施例）なお、上記実施例の暗号処
理装置では、ＲＯＭに組み込まれた暗号処理制御プログ
ラムと暗号処理制御データとを用いて、ＣＰＵ１０で示
される演算制御装置を駆動し、転置処理手段および換字
処理手段を備えた暗号処理部を制御したが、前記暗号処
理プログラムや暗号処理制御データを固定磁気ディスク
や、フロッピディスクなどの記憶媒体に記録しておき、
それをＲＡＭに読み出して暗号処理を実行するようにし
てもよい。

【００８３】また、本実施例の暗号処理部は、転置処理
手段を６４ビット入力、６４ビット出力として構成した
が、３２ビット入出力や、１２８ビット入出力、２５６
ビット入出力に変更することもできる。同様に換字処理
手段を８ビット入力、８ビット出力として構成したが、
処理ビット単位を何等制約するものではない。例えば、
６ビット入力、４ビット出力で構成したり、あるいは１
２ビット入力、８ビット出力で構成し、選択換字処理Ｓ
１とＳ２、Ｓ３とＳ４、Ｓ５とＳ６、またはＳ７とＳ８
を、それぞれ同時に処理するように構成してもよい。さ
らに、本実施例では、暗号処理部に排他的論理和演算回
路を設けたが、これは、ＣＰＵ１０で示した演算制御装
置自身の有する排他的論理和演算命令を用いて演算処理
するように構成してもよい。

【００８４】なお、以上の説明では、ＤＥＳの暗号処理
の場合について説明したが、ＦＥＡＬの暗号処理も本実
施例の暗号処理装置を用いて実行することができる。例
えば、ＦＥＡＬでは、左巡回シフトや剰余演算が行われ
るが、巡回シフトは実質的に転置処理手段を用いること
で実現することができ、また、剰余演算は実質的に換字
処理で代用演算することができる。また、ＤＥＳの暗号
処理における転置処理や換字処理の制御データを、暗号
処理部の外部に設けたＲＯＭに記憶させる構成にしてあ
るので、本実施例で示した転置制御データや換字制御デ
ータを変更することも容易であり、すなわち、本発明の
暗号処理装置は多様な暗号方式に対応可能である。

【００８５】

【発明の効果】以上詳細に説明した如く本発明の暗号処
理装置は、請求項１に示すように、任意の転置処理を実
行するための転置処理手段と、任意の換字処理を実行す
るための換字処理手段と、前記転置処理手段による処理
結果、および前記換字処理手段による処理結果を記憶す
る記憶手段と、前記記憶手段の処理結果を用いて、転置
処理、または換字処理を反復する手段を備えているの
で、ＤＥＳやＦＥＡＬなどの秘密鍵方式の慣用暗号に対
する、暗号化処理や復号化処理を、簡便かつ、高速に実
行することができる。また、暗号処理回路は簡単な構成
なので、マイクロプロセッサやＲＯＭ、ＲＡＭなどとと
もに集積化し、ワンチップ化するのが容易である。

【００８６】また、本発明の暗号処理装置は、請求項２
に示すように、請求項１の発明に加えて、前記転置処理
手段は、再書き込み可能なスイッチマトリクスで構成さ
れているので、各種の転置処理を１組の転置処理手段に
て実行することができ、また、暗号処理回路を小型化
し、低コスト化を図ることができる。

【００８７】さらに、本発明の暗号処理装置は、請求項
３に示すように、請求項１または請求項２の発明に加え
て、前記換字処理手段は、再書き込み可能なランダムア
クセスメモリで構成されているので、各種の換字処理を
１組の換字処理手段にて実行することができ、また、暗
号処理回路を小型化し、低コスト化を図ることができ
る。

【図面の簡単な説明】

【図１】暗号処理装置の概略構成図である。

【図２】暗号処理装置の全体構成図である。

【図３】暗号処理部の詳細構成図である。

【図４】暗号化処理のデータ処理工程図である。

【図５】転置処理ＩＰにおけるスイッチマトリクスの
状態図である。

【図６】転置処理Ｅにおけるスイッチマトリクスの状
態図である。

【図７】転置処理Ｐにおけるスイッチマトリクスの状
態図である。

【図８】転置処理ＩＰ^-1におけるスイッチマトリクス
の状態図である。

【図９】換字処理のデータ変換例である。

【図１０】各種転置処理のビット位置変換例である。

【図１１】ＤＥＳにおける暗号化処理のブロック図で
ある。

【図１２】ＤＥＳにおける復号化処理のブロック図で
ある。

【図１３】ＤＥＳにおける非線形関数のブロック図で
ある。

【符号の説明】

１暗号処理装置１０ＣＰＵ（演算制御装置）１１バス１２データ入出力制御部１３入力端子１４出力端子２０ＲＡＭ３０ＲＯＭ４０暗号処理部（ＣＬＵ）４１制御レジスタ４２データバス４３制御バス４４、４５入力データレジスタ４６出力データセレクタ５０プログラマブルスイッチマトリクスアレイ５１レジスタ部５２スイッチマトリクス部６０プログラマブルランダムアクセスメモリ（ＲＡ
Ｍ）７０排他的論理和演算回路１００制御部２００暗号処理部２０１転置処理手段２０２換字処理手段２０３入力データレジスタ２０４出力データセレクタ

Claims

【特許請求の範囲】

【請求項１】任意の転置処理を実行するための転置処
理手段と、任意の換字処理を実行するための換字処理手
段と、前記転置処理手段による処理結果、および前記換
字処理手段による処理結果を記憶する記憶手段と、前記
記憶手段の処理結果を用いて、転置処理、または換字処
理を反復する手段を備えていることを特徴とする暗号処
理装置。
【請求項２】前記転置処理手段は、再書き込み可能な
スイッチマトリクスで構成されていることを特徴とする
請求項１に記載の暗号処理装置。
【請求項３】前記換字処理手段は、再書き込み可能な
ランダムアクセスメモリで構成されていることを特徴と
する請求項１に記載の暗号処理装置。