JPH11191876A - 画像信号記録装置およびフォーマット回路 - Google Patents

Abstract

(57)【要約】 【課題】 メモリ容量が小さく、低消費電力のフォーマ
ット回路を提供する。 【解決手段】 フォーマット回路は、可変長符号データ
を受け、そのデータを小ブロックに詰め込む作業を行な
うための制御器１と、小ブロックに詰め込まれなかった
データと小ブロックに詰め込まれたデータのうち１６ビ
ット未満のデータとを同一中ブロック中の他の小ブロッ
クに詰め込むための制御器４と、中ブロックに詰め込ま
れなかったデータと中ブロックに詰め込まれたデータの
うち１６ビット未満のデータを同一大ブロック中の他の
中ブロックに詰め込むための制御器７と、上記３つの制
御器で処理された結果各ブロックに詰め込まれたデータ
のうち、１６ビットのデータを記憶するためのメモリ８
とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像信号記録装置
およびフォーマット回路に関し、特に、メモリ容量が小
さく、消費電力が小さい画像信号記録装置およびフォー
マット回路に関する。

【０００２】

【従来の技術】近年、高画質、ダビング時の劣化防止の
目的から、映像信号および音声信号をデジタルデータと
して磁気テープに記憶するデジタルビデオカメラが注目
を浴びている。このデジタルビデオカメラは携帯機器と
して急速に普及してきており、携帯機器としての位置付
けから低消費電力化が大きな課題として残されている。

【０００３】また、デジタル化に伴い、高効率符号化技
術（圧縮技術）が注目を集めている。動画像データのよ
うに非常に大きなデータを処理する際、圧縮技術が重要
であり、直交変換、量子化、可変長符号化といった複数
の圧縮技術を用いる方法が主流である。また、圧縮され
可変長符号語となった動画像データを磁気テープに記憶
する際、データを固定長化して記憶する必要がある。こ
のとき必要になるのがフォーマット処理である。

【０００４】以下図面を参照しつつ、上述した一連の処
理を行なう従来の画像信号記録装置について説明する。

【０００５】図５を参照して従来の画像信号記録装置１
８８は、映像信号をアナログ／デジタル変換するための
Ａ／Ｄ変換器１８０と、Ａ／Ｄ変換器１８０の出力に接
続され、８×８画素のデジタル化された映像信号を１つ
の単位とし、離散コサイン変換（ＤＣＴ）を行ない、周
波数変換された信号をＺＩＧ−ＺＡＧスキャンしながら
出力し、かつ符号量制御係数を出力するためのＤＣＴ回
路１８２と、ＤＣＴ回路１８２の出力に接続され、周波
数変換された信号の直交成分の量子化を行なうための量
子化回路１８４と、量子化回路１８４の出力に接続さ
れ、公知の２次元ハフマン符号等のアルゴリズムに従っ
て、量子化データの０ラン長および振幅値をもとに、量
子化データを３ビット〜１６ビットの可変長符号データ
に変換し、出力するための可変長符号化回路１８６と、
可変長符号化回路１８６の出力に接続され、可変長符号
データをパック処理し、出力するためのフォーマット回
路２１０とを含む。１回のＤＣＴの後、可変長符号化回
路１８６より出力される可変長符号データの組を１ＤＣ
Ｔブロックのデータと呼ぶ。なお、パック処理について
は後述する。

【０００６】図６を参照して、フォーマット回路２１０
でパック処理された後のデータの構成について説明す
る。そのデータは、小ブロック、中ブロックおよび大ブ
ロックとよばれる単位に分割される。ビット幅１６ビッ
トで７ワードのデータ領域およびビット幅１６ビットで
５ワードのデータ領域を小ブロックと呼ぶ。前者の小ブ
ロックには、輝度信号に対応する可変長符号データがパ
ック処理された後格納され、後者の小ブロックには、色
差信号に対応する可変長符号データがパック処理された
後格納される。中ブロックは、４個の輝度信号の小ブロ
ックと２個の色差信号の小ブロックとから構成される。
大ブロックは、５個の中ブロックから構成される。

【０００７】図７を参照して、パック処理について説明
する。パック処理とは、複数の可変長データを固定領域
に隙間なく格納する処理を指す。固定領域のビット幅が
１６ビットで、有効ビットが１０ビットのデータＡ０と
有効ビットが１２ビットのデータＡ１とがフォーマット
回路２１０に供給された場合を考える。まず、データＡ
１をデータＡ０の有効ビット数だけ右シフトさせる。次
にデータＡ０のＬＳＢ（Least Significant Bit ）の後
ろに、シフト後のデータＡ１を付加する。このデータを
Ａ２とし、データＡ２のＭＳＢ（Most Significant Bi
t）から１６ビットのデータＡ３を取出し、固定領域に
格納する。データＡ２のうち、ＭＳＢ以降のデータを取
出し、１６ビット左シフトさせる。この余ったデータＡ
０' と次の入力データとに対し同様の処理を施す。以上
の動作を繰返すことにより、入力データを１６ビット単
位で固定領域に詰め込むことができる。

【０００８】図８を参照して、フォーマット回路２１０
は、１ＤＣＴブロックの可変長符号データを記憶するた
めの先入れ先出しメモリ（ＦＩＦＯ）２０６と、１ＤＣ
Ｔブロックの可変長符号データを可変長符号化回路１８
６より受け、ＦＩＦＯ２０６に書込み、ＦＩＦＯ２０６
から読出し、小ブロック単位でパック処理し、パック処
理されたデータとパック処理しきれなかったデータとを
出力するためのデータ制御器（ＤＣＴＰＡＣＫ）２０１
と、小ブロック単位でパック処理された輝度信号に対応
した４ＤＣＴブロックのデータと、色差信号に対応した
２ＤＣＴブロックのデータとを記憶するためのＦＩＦＯ
２０７と、小ブロック単位でパック処理した際、パック
処理しきれなかったデータを記憶するためのメモリ（Ｍ
Ｒ）２０４と、ＤＣＴＰＡＣＫ２０１の出力に接続さ
れ、上述の６ＤＣＴブロック（４ＤＣＴブロック＋２Ｄ
ＣＴブロック）のデータを受け、それらのデータのう
ち、小ブロック単位でパック処理されたデータをＦＩＦ
Ｏ２０７に書込み、パック処理しきれなかったデータを
ＭＲ２０４に書込み、ＦＩＦＯ２０７およびＭＲ２０４
よりそれぞれデータを読出し、中ブロック単位でパック
処理し、パック処理されたデータとパック処理しきれな
かったデータとを出力するためのデータ制御器（ＩＮＴ
ＥＲＰＡＣＫ）２０２と、中ブロック単位でパック処理
された輝度信号に対応した２０ＤＣＴブロック（４ＤＣ
Ｔブロック×５）のデータと、色差信号に対応した１０
ＤＣＴブロック（２ＤＣＴブロック×５）のデータとを
記憶するためのＦＩＦＯ２０８と、中ブロック単位でパ
ック処理した際、パック処理しきれなかったデータを記
憶するためのメモリ（ＶＲ）２０５と、ＩＮＴＥＲＰＡ
ＣＫ２０２の出力に接続され、上述の３０ＤＣＴブロッ
ク（２０ＤＣＴブロック＋１０ＤＣＴブロック）のデー
タを受け、それらのデータのうち、中ブロック単位でパ
ック処理されたデータをＦＩＦＯ２０８に書込み、パッ
ク処理しきれなかったデータをＶＲ２０５に書込み、Ｆ
ＩＦＯ２０８およびＶＲ２０５よりそれぞれデータを読
出し、大ブロック単位でパック処理し、パック処理され
たデータを出力するための制御器（ＥＸＴＥＲＰＡＣ
Ｋ）２０３とを含む。

【０００９】なお、ＦＩＦＯ２０７、ＦＩＦＯ２０８、
ＭＲ２０４およびＶＲ２０５は、データの高速処理のた
めそれぞれ２枚のメモリ構成となっており、一方が書込
み可能であれば、他方は読出し可能となる。

【００１０】フォーマット回路２１０の動作の概略を説
明する。ＤＣＴＰＡＣＫ２０１は、１ＤＣＴブロックの
データを１つの小ブロックに詰め込む作業、すなわちパ
ック処理を行なう。ＩＮＴＥＲＰＡＣＫ２０２は、ＤＣ
ＴＰＡＣＫ２０１で小ブロックに格納しきれず溢れ出た
データを同一中ブロックの他の小ブロックの隙間領域に
格納する。ＥＸＴＥＲＰＡＣＫ２０３は、さらに同一中
ブロックに格納しきれなかったデータを同一大ブロック
内にある他の中ブロックの隙間領域に格納する。ＥＸＴ
ＥＲＰＡＣＫ２０３での処理においても格納しきれなか
ったデータは消去される。

【００１１】ＤＣＴＰＡＣＫ２０１は、１フレームの映
像信号（輝度信号Ｙ、色差信号Ｃｒ、Ｃｂ）であって、
水平８画素×垂直８画素の合計６４画素を１つの単位と
して標本化、ＤＣＴ処理、量子化および可変長符号化処
理を施された１ＤＣＴブロックのデータをＹ→Ｙ→Ｙ→
Ｙ→Ｃｒ→Ｃｂの順で受ける。１ＤＣＴブロックのデー
タに含まれる各々のデータは、３〜１６ビットの可変長
符号データである。

【００１２】各データは、順次ＦＩＦＯ２０６に書込ま
れ、ＦＩＦＯ２０６から読出され、ＤＣＴＰＡＣＫ２０
１にて、小ブロック単位のパック処理が施される。１Ｄ
ＣＴブロック分のデータがＦＩＦＯ２０６に書込まれる
際、書込みの最後に、そのデータが終りであることを示
すＥＯＢ（End Of Block）が書込まれる。

【００１３】図９を参照して、パック処理を施した際、
パック処理されたデータ（小ブロックに納まったデー
タ）を低域データと定義し、パック処理しきれなかった
データ（小ブロックに納まりきれなかったデータ）を高
域データと定義する。また、低域データのうち、１６ビ
ットのデータをＬＡＣ０と定義し、１６ビット未満のデ
ータをＬＡＣ１と定義する。

【００１４】ＤＣＴＰＡＣＫ２０１は、１ＤＣＴブロッ
クのデータを１つの小ブロック内にパック処理し、処理
後のデータを低域データと高域データとに分ける。図９
（ｂ）に示すように、１ＤＣＴブロックのデータサイズ
が小ブロックのデータサイズより大きい場合には、入力
データの先頭から小ブロック分のデータが低域データＬ
ＡＣ０（１０１）となり、それ以降のデータは高域デー
タ１０２となる。この場合は、すべての低域データが必
ず１６ビットになるため、データＬＡＣ１は存在しな
い。

【００１５】また、図９（ａ）に示すように、１ＤＣＴ
ブロック分の入力データサイズが小ブロックのデータサ
イズより小さい場合には、すべての入力データが低域デ
ータとなり、１６ビットにパック処理されているデータ
はデータＬＡＣ０（１０３）となり、１６ビットに満た
ない最後の半端なデータだけがデータＬＡＣ１（１０
４）となる。このため、低域データのほとんどは１６ビ
ットのデータで構成されることになる。

【００１６】たとえば、図１０（ａ）に示すような６Ｄ
ＣＴブロックのデータが、ＤＣＴＰＡＣＫ２０１に順次
供給されたとする。ここで、添字の番号が同じデータを
合せたデータ（Ｙ₁₁＋Ｙ'₁₁ ＋Ｙ''₁₁など）が、１ＤＣ
Ｔブロックの入力データを表わしている。ＤＣＴＰＡＣ
Ｋ２０１で小ブロック単位のパック処理が施され（図１
０の第１ステップ）、入力データは、低域データ
（Ｙ₁₁、Ｙ₁₂、Ｙ₁₃、Ｙ₁₄、Ｃ₁₁およびＣ₁₂）と高域デ
ータ（Ｙ'₁₁ 、Ｙ''₁₁、Ｙ'₁₃ 、Ｙ''₁₃およびＣ'₁₂）
とに分類され、出力される。

【００１７】Ｙ₁₂、Ｙ₁₄に対応した１ＤＣＴブロック分
の入力データをパック処理した際、それらの入力データ
のサイズは、それぞれ小ブロックのデータサイズより小
さく、空白になっている領域が隙間領域となる。

【００１８】ＩＮＴＥＲＰＡＣＫ２０２は、低域データ
および高域データを受け、低域データ（図１０の第１ス
テップ）をＦＩＦＯ２０７に書込み、高域データをＭＲ
２０４に書込む。図１０の第２ステップに示すように、
同一中ブロックに属する各々の小ブロックの隙間領域
（Ｙ₁₂およびＹ₁₄の属する小ブロックの隙間領域）に、
同一中ブロック内の小ブロックに格納しきれなかった可
変長符号化データ（Ｙ'_{1 1} 、Ｙ''₁₁、Ｙ'₁₃ 、Ｙ''₁₃お
よびＣ'₁₂ ）をＭＲ２０４に格納された順に詰め込み、
中ブロック単位のパック処理を施す（図１０の第２ステ
ップ）。この処理で詰め込まれた可変長符号データを高
域データ０（ＨＡＣ０）と呼ぶ。

【００１９】ＩＮＴＥＲＰＡＣＫ２０２は、中ブロック
単位のパック処理を施した低域データ（図１０の第２ス
テップ）と、パック処理を施したが隙間領域に詰め込ま
れなかった高域データ（Ｙ''₁₃およびＣ'₁₂ ）とを出力
する。

【００２０】図１１を参照して、ＭＲ２０４にはＤＣＴ
ＰＡＣＫ２０１で小ブロックに詰め込まれなかった可変
長符号データがパック処理され記憶される。

【００２１】図１２を参照して、ＦＩＦＯ２０７には、
輝度信号に対する４つの低域データ（各７ワード）と色
差信号に対する２つの低域データ（各５ワード）とが格
納される。このため、３８ワードのメモリが必要にな
る。さらにＦＩＦＯ２０７に格納されたデータにはビッ
ト長、隙間領域等の付加情報（図１２中斜線部分）が各
ワード毎に格納される。このため、ＦＩＦＯ２０７の各
ビット幅は、実際には１７ビット以上になる。

【００２２】また、６ＤＣＴブロック（１マクロブロッ
ク）分のデータがＤＣＴＰＡＣＫ２０１で処理され、Ｍ
Ｒ２０４およびＦＩＦＯ２０７にそれぞれのデータが格
納されるまでＩＮＴＥＲＰＡＣＫ２０２はパック処理お
よび出力を開始しない。１マクロブロック分のデータが
格納された時点で、ＩＮＴＥＲＰＡＣＫ２０２はＦＩＦ
Ｏ２０７に記憶された低域データ（ＬＡＣ０、ＬＡＣ
１）および付加情報、ならびにＭＲ２０４に記憶された
高域データに基づき、パック処理を行なう。

【００２３】ＥＸＴＥＲＰＡＣＫ２０３は、ＩＮＴＥＲ
ＰＡＣＫ２０２より出力された可変長符号データを受
け、中ブロック単位のパック処理が施された可変長符号
データ（ＬＡＣ０、ＬＡＣ１、ＨＡＣ０）をＦＩＦＯ２
０８に格納し、中ブロックに格納できなかった可変長符
号データ（Ｙ''₁₃とＣ'₁₂ ）をＶＲ２０５に格納する。

【００２４】ＥＸＴＥＲＰＡＣＫ２０３は、同一中ブロ
ックに格納できなかった可変長符号データ（Ｙ''₁₃と
Ｃ'₁₂ ）を同一大ブロック内の他の中ブロックに存在す
る隙間領域に格納する。データの格納は、ＶＲ２０５に
格納されたデータの順に行なう。この処理で格納された
可変長符号語データを高域データ１（ＨＡＣ１）と呼
ぶ。

【００２５】図１３を参照して、ＦＩＦＯ２０８には、
ＩＮＴＥＲＰＡＣＫ２０２で処理された５マクロブロッ
ク（１ビデオセグメント）のデータが順次格納される。
このため、ＦＩＦＯ２０８には１９０ワード（３８ワー
ド×５）のメモリが必要になる。さらにＦＩＦＯ２０８
に格納されたデータにはビット長等の付加情報（図中斜
線部分）も格納される。このためＦＩＦＯ２０８の各ビ
ット幅は、実際には１７ビット以上になる。

【００２６】１ビデオセグメントのデータがＩＮＴＥＲ
ＰＡＣＫ２０２で処理され、ＦＩＦＯ２０７にデータ
（ＬＡＣ０、ＬＡＣ１、ＨＡＣ０）が格納されるまでＥ
ＸＴＥＲＰＡＣＫ２０３はパック処理および出力を開始
しない。

【００２７】ＥＸＴＥＲＰＡＣＫ２０３は、ＦＩＦＯ２
０８に記憶されたデータ（ＬＡＣ０、ＬＡＣ１、ＨＡＣ
０）および付加情報、ならびにＶＲ２０５に記憶された
データに基づき、パック処理を行なう。パック処理され
た結果を出力する。この際、ＥＸＴＥＲＰＡＣＫで同一
大ブロックに格納しきれずＶＲ２０５中に残されたデー
タは消去される。

【００２８】このようなフォーマット回路２１０を有す
る画像信号記録装置１８８により、映像信号を固定長の
デジタル信号として出力することができる。

【００２９】

【発明が解決しようとする課題】しかし、画像信号記録
装置１８８のフォーマット回路２１０には、以下に掲げ
る問題点がある。

【００３０】入力データをフォーマット処理した後、実
際に保持しなければならないデータは大ブロック分のデ
ータ、すなわち、１９０×１６×２＝６０８０ビットの
データである。

【００３１】これに対して、フォーマット処理する際、
データを一時的に保持しておくＦＩＦＯ２０６、２０７
および２０８のメモリ容量の合計値は、たとえばＦＩＦ
Ｏ２０６、２０７および２０８のそれぞれの付加情報の
記憶容量を５ビットとした場合、６４×２１（ＦＩＦＯ
２０６）＋３８×２１×２（ＦＩＦＯ２０７）＋１９０
×２１×２（ＦＩＦＯ２０８）＝１０９２０ビットとな
り、実際に保持しなければならないデータに比べ大きい
ことが問題となる。

【００３２】また、ＦＩＦＯ２０７〜２０８の各々に
は、１６ビットのデータと１６ビット未満のデータとが
混在して格納される。一方、ＦＩＦＯ２０７〜２０８に
格納されるデータのほとんどはビット幅が１６ビットで
あるにもかかわらず、このデータに関してもビット幅等
の付加情報が必要になり１７ビット幅以上のメモリが必
要になっていた。

【００３３】このため、フォーマット回路２１０を構成
するには、大容量メモリを用いる必要がある。このフォ
ーマット回路２１０をＩＣ（Integrated Circuit）化す
る際には、配置面積やコスト的な問題がさらに発生す
る。

【００３４】また、小ブロックに格納されることが確定
している低域データ（ＬＡＣ０、ＬＡＣ１）をＦＩＦＯ
２０７およびＦＩＦＯ２０８へと順次移動させる必要が
ある。このため、フォーマット回路２１０内部での信号
の遷移（１⇔０）の回数が増加し、消費電力が大きくな
る。大消費電力は、携帯機器として位置付けられる画像
信号記録装置１８８にとっては、解決すべき課題であ
る。

【００３５】特開平７−１１５５４４号公報に開示され
ている映像信号処理装置では、１６ビット未満のデータ
に対してだけ付加情報が付けられている。このため、１
６ビット幅以下のメモリを用いた構成とすることができ
る。しかし、データ処理の高速性を維持するために、フ
ォーマット処理の済んだ可変長符号データを格納するた
めのメモリ（１９０ワード×１６ビット）が、可変長符
号データ（低域データ）の書込を行なうためのメモリ
と、可変長符号データ（高域データ）の書込を行なうた
めのメモリと、フォーマット処理後のデータを記憶する
ためのメモリとの３枚のメモリが必要であった。

【００３６】このため、大容量のメモリを必要とする問
題がある。本発明はこのような問題点を解決するために
なされたもので、使用するメモリ量を削減し、できるだ
け信号の遷移回数を減らし低消費電力化を図ることを目
的とする。

【００３７】

【課題を解決するための手段】請求項１に記載の発明に
かかる画像信号記録装置は、デジタル化された映像信号
を受け、映像信号を直交変換するための直交変換回路
と、直交変換された映像信号より符号量制御係数の決定
を行なうための符号量決定回路と、符号量制御係数をも
とに、直交変換された映像信号を量子化するための量子
化回路と、量子化された映像信号を各々ビット長の可変
な可変長符号データに変換するための可変長符号回路
と、可変長符号データを所定ビット幅の固定領域に詰め
込むためのフォーマット回路とを含む。上記フォーマッ
ト回路は、可変長符号データを受け、可変長符号データ
を、所定ビット幅のデータになるように組替え、組替え
られたデータを、第１の固定領域内に収まった所定ビッ
ト幅のデータと、それ以外のデータとに分類するための
第１のデータ制御器と、第１のデータ制御器に接続さ
れ、第１の固定領域内に収まった所定ビット幅のデータ
を、第１の固定領域単位で記憶するための固定データ記
憶装置と、第１のデータ制御器に接続され、上記それ以
外のデータを記憶するための第１の固定外データ記憶装
置と、第１の所定個数の第１の固定領域は、第２の固定
領域を形成し、第１の固定外データ記憶装置に接続さ
れ、上記それ以外のデータを所定ビット幅のデータにな
るように組替え、組替えられたデータのうち、所定ビッ
ト幅のデータを、固定データ記憶装置内の同一の第２の
固定領域内に存在する他の第１の固定領域の未記憶部分
に書込むための第２の制御器とを含む。

【００３８】請求項１に記載の発明によると、第１のデ
ータ制御器での処理の結果、第１の固定領域内に収まる
所定ビット幅となったデータは、パック処理終了時点で
固定データ記憶装置に記憶される。このため、所定ビッ
ト幅のデータを記憶するための記憶装置を共通化するこ
とができ、メモリ容量を削減することができる。また、
所定ビット幅のデータは一旦固定データ記憶装置に記憶
されると、出力時までそのままの状態が保たれるため、
フォーマット回路内での信号の遷移回数を減少させるこ
とができ、低消費電力化を図ることができる。

【００３９】さらに、第１のデータ制御器での処理の結
果、第１の固定領域内に収まる所定ビット幅となったデ
ータを固定データ記憶装置に記憶し、それ以外のデータ
を第１の固定外データ記憶装置に記憶する。このため、
データのビット幅などの付加情報が必要なデータと不必
要なデータとを分けて記憶することができる。このた
め、無駄な付加情報が必要なくなり、メモリ容量を削減
することができる。

【００４０】請求項２に記載の発明にかかる画像信号記
録装置は、請求項１に記載の発明の構成に加えて、上記
フォーマット回路は、上記第２のデータ制御器に接続さ
れ、上記第１の固定外データ記憶装置に格納された上記
それ以外のデータのうち、上記第２の制御器で上記第１
の固定領域の未記憶部分に書込まれたデータ以外のデー
タを記憶するための第２の固定外データ記憶装置と、第
２の所定個数の上記第２の固定領域は、第３の固定領域
を形成し、上記第２の固定外データ記憶装置に接続さ
れ、上記第２の制御器で上記第１の固定領域未記憶部分
に書込まれたデータ以外のデータを上記所定ビット幅の
データになるように組替え、組替えられたデータのう
ち、上記所定ビット幅のデータを、上記固定領域内の同
一の上記第３の固定領域内に存在する他の上記第２の固
定領域内の未記憶部分に書込むための第３の制御器とを
さらに含む。

【００４１】請求項３に記載の発明にかかる画像信号記
録装置は、請求項１〜２のいずれかに記載の発明の構成
に加えて、上記第１のデータ制御器は、上記可変長符号
データを受け、上記可変長符号データを、上記所定ビッ
ト幅のデータになるように組替え、組替えられたデータ
を上記第１の固定領域内に収まった上記所定ビット幅の
データと、それ以外のデータとに分類し、かつ上記所定
ビット幅のデータを上記固定データ記憶装置に書込む期
間中、書込禁止信号を出力するための手段を含み、上記
第２の制御器は、上記第１の固定外データ記憶装置に接
続され、上記それ以外のデータを上記所定ビット幅のデ
ータになるように組替え、かつ上記書込禁止信号に応答
し、上記書込禁止信号が出力されていない期間に、組替
えられたデータのうち、上記所定ビット幅のデータを、
上記固定データ記憶装置内の同一の上記第２の固定領域
内に存在する他の上記第１の固定領域の未記憶部分に書
込むための手段を含む。

【００４２】請求項３に記載の発明によると、請求項１
〜２に記載の発明の作用、効果に加えて、第１のデータ
制御器が書込み動作を行なっているときは、第２のデー
タ制御器は書込み制御を行なえない。このような構成に
することにより、同じ大ブロックの画像に対して、第１
のデータ制御器の動作終了を待たずに第２のデータ制御
器を動作させることができることを保証できるようにな
る。このため、固定データ記憶装置に蓄えておくべき時
間が節約でき、固定データ記憶装置は従来の３枚のメモ
リ構成から２枚のメモリ構成にすることができる。この
ため、メモリ容量を削減することができる。

【００４３】請求項４に記載の発明にかかるフォーマッ
ト回路は、可変長符号データを受け、上記可変長符号デ
ータを、所定ビット幅のデータになるように組替え、組
替えられたデータを、第１の固定領域内に収まった上記
所定ビット幅のデータと、それ以外のデータとに分類す
るための第１のデータ制御器と、上記第１のデータ制御
器に接続され、上記第１の固定領域内に収まった上記所
定ビット幅のデータを、上記第１の固定領域単位で記憶
するための固定データ記憶装置と、上記第１のデータ制
御器に接続され、上記それ以外のデータを記憶するため
の第１の固定外データ記憶装置と、第１の所定個数の上
記第１の固定領域は、第２の固定領域を形成し、上記第
１の固定外データ記憶装置に接続され、上記それ以外の
データを上記所定ビット幅のデータになるように組替
え、組替えられたデータのうち、上記所定ビット幅のデ
ータを、上記固定データ記憶装置内の同一の上記第２の
固定領域内に存在する他の上記第１の固定領域の未記憶
部分に書込むための第２の制御器とを含む。

【００４４】請求項４に記載の発明によると、第１のデ
ータ制御器での処理の結果、第１の固定領域内に収まる
所定ビット幅となったデータは、パック処理終了時点で
固定データ記憶装置に記憶される。このため、所定ビッ
ト幅のデータを記憶するための記憶装置を共通化するこ
とができ、メモリ容量を削減することができる。また、
所定ビット幅のデータは一旦固定データ記憶装置に記憶
されると、出力時までそのままの状態が保たれるため、
フォーマット回路内での信号の遷移回数を減少させるこ
とができ、低消費電力化を図ることができる。

【００４５】さらに、第１のデータ制御器での処理の結
果、第１の固定領域内に収まる所定ビット幅となったデ
ータを固定データ記憶装置に記憶し、それ以外のデータ
を第１の固定外データ記憶装置に記憶する。このため、
データのビット幅などの付加情報が必要なデータと不必
要なデータとを分けて記憶することができる。このた
め、無駄な付加情報が必要なくなり、メモリ容量を削減
することができる。

【００４６】請求項５に記載の発明にかかるフォーマッ
ト回路は、請求項４に記載の発明の構成に加えて、上記
第２のデータ制御器に接続され、上記第１の固定外デー
タ記憶装置に格納された上記それ以外のデータのうち、
上記第２の制御器で上記第１の固定領域の未記憶部分に
書込まれたデータ以外のデータを記憶するための第２の
固定外データ記憶装置と、第２の所定個数の上記第２の
固定領域は、第３の固定領域を形成し、上記第２の固定
外データ記憶装置に接続され、上記第２の制御器で上記
第１の固定領域未記憶部分に書込まれたデータ以外のデ
ータを上記所定ビット幅のデータになるように組替え、
組替えられたデータのうち、上記所定ビット幅のデータ
を、上記固定領域内の同一の上記第３の固定領域内に存
在する他の上記第２の固定領域内の未記憶部分に書込む
ための第３の制御器とをさらに含む。

【００４７】請求項６に記載の発明にかかるフォーマッ
ト回路は、請求項４〜５のいずれかに記載の発明の構成
に加えて、上記第１のデータ制御器は、上記可変長符号
データを受け、上記可変長符号データを、上記所定ビッ
ト幅のデータになるように組替え、組替えられたデータ
を上記第１の固定領域内に収まった上記所定ビット幅の
データと、それ以外のデータとに分類し、かつ上記所定
ビット幅のデータを上記固定データ記憶装置に書込む期
間中、書込禁止信号を出力するための手段を含み、上記
第２の制御器は、上記第１の固定外データ記憶装置に接
続され、上記それ以外のデータを上記所定ビット幅のデ
ータに成るように組替え、かつ上記書込禁止信号に応答
し、上記書込禁止信号が出力されていない期間に、組替
えられたデータのうち、上記所定ビット幅のデータを、
上記固定データ記憶装置内の同一の上記第２の固定領域
内に存在する他の上記第１の固定領域の未記憶部分に書
込むための手段を含む。

【００４８】請求項６に記載の発明によると、請求項４
〜５に記載の発明の作用、効果に加えて、第１のデータ
制御器が書込み動作を行なっているときは、第２のデー
タ制御器は書込み制御を行なえない。このような構成に
することにより、同じ大ブロックの画像に対して、第１
のデータ制御器の動作終了を待たずに第２のデータ制御
器を動作させることができることを保証できるようにな
る。このため、固定データ記憶装置に蓄えておくべき時
間が節約でき、固定データ記憶装置は従来の３枚のメモ
リ構成から２枚のメモリ構成にすることができる。この
ため、メモリ容量を削減することができる。

【００４９】

【発明の実施の形態】以下、本発明の実施の形態に係る
画像信号記録装置について説明する。本実施の形態にか
かる画像信号記録装置は、図５を参照して説明した従来
の画像信号記録装置の構成において、フォーマット回路
２１０の代わりに、フォーマット回路１０を用いたもの
である。

【００５０】図１を参照して、フォーマット回路１０
は、可変長符号データをＤＣＴブロック単位で受け、小
ブロック単位のパック処理を行ない、かつパック処理を
行なったいる際に書込禁止信号をデータ書込制御信号線
９に出力するための制御器（ＤＣＴＰＡＣＫ）１と、Ｄ
ＣＴＰＡＣＫ１の出力に接続され、小ブロック単位でパ
ック処理した際、パック処理しきれなかった高域データ
を記憶するためのメモリ（ＭＲ）２と、小ブロック単位
でパック処理された低域データのうち、所定ビット数
（ここではビット数を１６として説明する）未満のデー
タ（ＬＡＣ１）と隙間情報（小ブロックのデータ未格納
部のワード数）とを格納するためのメモリ（ＦＭ）３
と、ＭＲ２およびＦＭ３に記憶されたデータを読出し、
書込禁止信号に応答し、ＤＣＴＰＡＣＫ１がパック処理
を行なっていない時に、中ブロック単位のパック処理を
行なうための制御器（ＩＮＴＥＲＰＡＣＫ）４と、ＩＮ
ＴＥＲＰＡＣＫ４の出力に接続され、中ブロック単位の
パック処理を行なった結果、パック処理しきれなかった
高域データを記憶するためのメモリ（ＶＲ）５と、中ブ
ロック単位のパック処理を行なった結果パック処理され
たデータのうち、１６ビット未満のデータと隙間領域の
情報とを格納するためのメモリ（ＦＶ）６と、ＶＲ５お
よびＦＶ６に記憶されたデータを読出し、大ブロック単
位のパック処理を行なうための制御器（ＥＸＴＥＲＰＡ
ＣＫ）７と、ＤＣＴＰＡＣＫ１、ＩＮＴＥＲＰＡＣＫ４
およびＥＸＴＥＲＰＡＣＫ７でパック処理された１６ビ
ットのデータを記憶するためのメモリ（ＦＢＵＦ）８と
を含む。

【００５１】ＦＢＵＦ８は、図６に示すように、ブロッ
ク分けされている。なお、ＭＲ２、ＦＭ３、ＶＲ５、Ｆ
Ｖ６およびＦＢＵＦ８は、データ処理を淀みなく行なう
ようにインターリーブ動作させるために、各々２枚のメ
モリ構成となっており、一方が書込可能の時に、他方が
読出可能となる。

【００５２】フォーマット回路１０の各部は以下のよう
に動作する。ＤＣＴＰＡＣＫ１は、従来と同様、中ブロ
ック内のＤＣＴ数（ここでは６とする）分のブロックの
データを順次受け、各々のＤＣＴブロックのデータを小
ブロック単位でパック処理する。パック処理の結果、高
域データがＭＲ２に記憶され、低域データＬＡＣ１が、
小ブロックの隙間情報とともにＦＭ３に記憶される。ま
た、低域データＬＡＣ０が、ＦＢＵＦ８に記憶される。

【００５３】ＩＮＴＥＲＰＡＣＫ４は、ＦＭ３に記憶さ
れたデータＬＡＣ１および隙間情報ならびにＭＲ２に記
憶された高域データをもとに、同一中ブロック内の隙間
領域に高域データをパック処理して詰め込む。ＩＮＴＥ
ＲＰＡＣＫ４は、パック処理した結果、１６ビット幅に
なったデータをＦＢＵＦ８に記憶し、パック処理しきれ
なかった高域データをＶＲ５に記憶する。ＭＲ２に記憶
されたデータが全て中ブロックに詰め込まれた場合であ
って、中ブロック内に依然隙間領域が存在する場合に
は、１６ビット未満のデータと隙間情報とをＦＶ６に記
憶する。

【００５４】ＥＸＴＥＲＰＡＣＫ７は、ＦＶ６に記憶さ
れた１６ビット未満のデータおよび隙間情報ならびにＶ
Ｒ５に記憶されたデータをもとに、同一大ブロック中の
隙間領域に高域データをパック処理して詰め込み、結果
をＦＢＵＦ８に書込む。ＦＢＵＦ８の容量を超え、書込
むことができなかったデータは破棄される。

【００５５】図２〜図４を参照して、ＤＣＴＰＡＣＫ１
の動作をさらに詳しく説明する。ＤＣＴＰＡＣＫ１は１
ＤＣＴブロックごとに可変符号長データを受け、従来と
同様の処理でパック処理した後、１ＤＣＴブロック分の
データを高域データと、低域データＬＡＣ０と、低域デ
ータＬＡＣ１とに分類する。

【００５６】図２（ａ）を参照して、１ＤＣＴブロック
分のデータサイズが小ブロックのメモリ容量以上の場合
は、小ブロックに入りきれず溢れたデータはＭＲ２に記
憶され、ＦＭ３には隙間領域がないという情報が記憶さ
れる。また、ＦＢＵＦ８には、小ブロックのメモリ容量
と同サイズのパック処理されたデータが記憶される。

【００５７】図２（ｂ）を参照して、１ＤＣＴブロック
分のデータサイズが小ブロックのメモリ容量未満の場合
は、小ブロックに入りきれず溢れたデータはない。この
ため、ＭＲ２への書込みはなく、ＦＭ３には低域データ
ＬＡＣ１と小ブロックの隙間領域の情報とが書込まれ
る。また、ＦＢＵＦ８には、低域データＬＡＣ０が書込
まれる。たとえば、図３（ａ）のような６ＤＣＴブロッ
クのデータが、ＤＣＴＰＡＣＫ１に順次供給されたとす
る。ここで、添字の番号が同じデータを合わせたデータ
（Ｙ₁₁＋Ｙ'₁₁ など）が、１ＤＣＴブロックの入力デー
タを表わしている。また、Ｙ₁₁、Ｙ₁₂、Ｙ₁₃、Ｙ₁₄、Ｃ
₁₁およびＣ₁₂は低域データＬＡＣ０表わしている。
Ｙ'''₁₂ およびＹ'''₁₄ は低域データＬＡＣ１を表わし
ており、Ｙ'₁₁ 、Ｙ'_{1 3} 、Ｙ''₁₃およびＣ''₁₂は、高域
データを表わしている。

【００５８】ＤＣＴＰＡＣＫ１は、各々のＤＣＴブロッ
クのデータの低域データＬＡＣ０（Ｙ₁₁、Ｙ₁₂、Ｙ₁₃、
Ｙ₁₄、Ｃ₁₁およびＣ₁₂）をＦＢＵＦ８に格納する（図３
の第１ステップ）。

【００５９】図４を参照して、高域データ（Ｙ'₁₁ 、
Ｙ'₁₃ 、Ｙ''₁₃およびＣ''₁₂）は、パック処理された
後、データ３０３として、ＭＲ２に書込まれる。

【００６０】同様に低域データＬＡＣ１（Ｙ'''₁₂ およ
びＹ'''₁₄ ）も１マクロブロック分のデータがパック処
理され、ＦＭ３に書込まれる。

【００６１】ＭＲ２およびＦＭ３に１マクロブロック分
のデータが格納された後、ＩＮＴＥＲＰＡＣＫ４は処理
を開始する。このため、ＩＮＴＥＲＰＡＣＫ４での処理
は、ＤＣＴＰＡＣＫ１での処理よりも１マクロブロック
分だけ遅れることになる。

【００６２】次に、ＩＮＴＥＲＰＡＣＫ４の動作を詳述
する。ＩＮＴＥＲＰＡＣＫ４は、ＦＭ３に記憶された隙
間情報をもとに、必要なサイズの高域データをＭＲ２か
ら読出す。たとえば、図４のようにＦＭ３から読出され
たデータ３０１をもとに、ＭＲ２から２ワードのデータ
３０４を読出してくる。

【００６３】その後、既にその隙間領域のある小ブロッ
クに格納されるべき低域データＬＡＣ１（図３のＹ'''
₁₂ ）の後に、データ３０４を付加するパック処理を行
ない、パック処理され、所定のビット数、すなわち１６
ビットになったデータ３０９をＦＢＵＦ８に書込む。パ
ック処理の結果、溢れ出たデータ３０５は、ＩＮＴＥＲ
ＰＡＣＫ４に保持される。

【００６４】ＩＮＴＥＲＰＡＣＫ４は、さらにＦＭ３よ
り読出されたデータ３０２をもとに、ＭＲ２から４ワー
ドのデータ３０６を読出してくる。

【００６５】その後、データ３０７（図３のＹ'''₁₄ ）
の後に、データ３０５とデータ３０６とを付加するパッ
ク処理を行ない、パック処理されたデータ３０６をＦＢ
ＵＦ８に書込む。パック処理の結果、溢れ出たデータ３
０８は、ＩＮＴＥＲＰＡＣＫ４に保持される。

【００６６】同様の処理を、同一中ブロック内の全ての
小ブロックに対して行ない、その結果、ＩＮＴＥＲＰＡ
ＣＫ４およびＭＲ２に保持された高域データは、ＶＲ５
に書込まれる。また、パック処理の対象とならなかった
ＦＭ３内のデータはＦＶ６に書込まれる。ＩＮＴＥＲＰ
ＡＣＫ４でのパック処理が終了した時点で、ＦＢＵＦ８
の小ブロックの隙間領域のうち、詰め込み可能な部分に
は、データが詰め込まれる（図３の第２ステップ）。

【００６７】データ処理の高速性を上げる目的から、Ｉ
ＮＴＥＲＰＡＣＫ４がＦＢＵＦ８にデータを書込む処理
と、ＤＣＴＰＡＣＫ１がＦＢＵＦ８にデータを書込む処
理とは、並列処理される。しかし、同じクロックタイミ
ングでのメモリへのデータ書込は行なえない。このた
め、ＤＣＴＰＡＣＫ１がＦＢＵＦ８に低域データを書込
んでいるときは、ＤＣＴＰＡＣＫ１からＩＮＴＥＲＰＡ
ＣＫ４に接続されているデータ書込制御信号線９に書込
禁止信号が出力される。それを受けたＩＮＴＥＲＰＡＣ
Ｋ４は、書込禁止信号が出力されている間、ＦＢＵＦ８
への書込を行なわない。

【００６８】ＩＮＴＥＲＰＡＣＫ４でのパック処理にお
いて、小ブロックに隙間領域がない場合には、ＦＭ３に
記憶された隙間領域の容量は０ワードとなる。このた
め、上述したパック処理は行なわれず、ＭＲ２に記憶さ
れた高域データはすべてＶＲ５に書込まれる。

【００６９】逆に、パック処理の途中でＭＲ２に記憶さ
れた高域データがなくなった場合、同一中ブロック内に
隙間領域があっても、パック処理の続行ができない。こ
のため、ＩＮＴＥＲＰＡＣＫ４は、その時点での隙間領
域のデータをＦＶ６に書込み、他の中ブロックに対する
パック処理を開始する。

【００７０】ＩＮＴＥＲＰＡＣＫ４のパック処理で同一
中ブロックに格納しきれず溢れてしまった高域データは
ＶＲ５に書込まれ、ＩＮＴＥＲＰＡＣＫ４のパック処理
でも格納しきれずに隙間の残った小ブロックの隙間情報
とデータＬＡＣ１はＦＶ６に書込まれる。ＶＲ５および
ＦＶ６に５マクロブロック（１ビデオセグメント）のデ
ータが格納された後、ＥＸＴＥＲＰＡＣＫ７は処理を開
始する。このため、ＥＸＴＥＲＰＡＣＫ７での処理は、
ＩＮＴＥＲＰＡＣＫ４での処理よりも１ビデオセグメン
ト分だけ遅れることになる。

【００７１】最後に、ＥＸＴＥＲＰＡＣＫ７の動作を詳
述する。ＥＸＴＥＲＰＡＣＫ７は、ＦＶ６に記憶されて
いる隙間情報とデータＬＡＣ１とをもとに、ＶＲ５に記
憶された高域データを同一大ブロックの隙間領域にパッ
ク処理し、ＦＢＵＦ８に書込む（図３の第３ステッ
プ）。ＥＸＴＥＲＰＡＣＫ７のパック処理はＩＮＴＥＲ
ＰＡＣＫ４でのパック処理と同様であるが、ＩＮＴＥＲ
ＰＡＣＫ４でのパック処理は、同一中ブロック内で高域
データの詰め込み処理を行なうのに対し、ＥＸＴＥＲＰ
ＡＣＫ７のパック処理は同一大ブロック内で高域データ
の詰め込み処理を行なうところが異なる。

【００７２】ＥＸＴＥＲＰＡＣＫ７のパック処理の結
果、他の中ブロックの隙間領域にも入りきれない高域デ
ータは消去される。また、ＥＸＴＥＲＰＡＣＫ７は、パ
ック処理の結果、ＦＢＵＦ８内に隙間領域が残った場合
には、その隙間領域は元に戻すデコード処理には不要で
あるため、そのまま放置する。また、ＦＢＵＦ８に書込
まれたデータのうち’１’が多ければ’１’を、’０’
が多ければ’０’を書込むようにすると、外部へ出力す
る際にデータの遷移確率が減少するため、低消費電力化
のためには望ましい。

【００７３】本実施の形態に係る画像信号記録装置は、
フォーマット処理する際、固定領域に格納されるデータ
を一時的に保持しておくメモリ（従来のＦＩＦＯ２０７
とＦＩＦＯ２０８）が必要なくなり、代わりに従来のＦ
ＩＦＯ２０８と同じ容量のＦＢＵＦ８だけでよくなる。
このため、必要とするメモリの容量を大幅に削減するこ
とができる。

【００７４】また、１６ビットのデータはＭＲ２および
ＶＲ５に格納し、１６ビット未満のデータはＦＭ３およ
びＦＶ３に格納し処理を行なう。このため、１６ビット
未満のデータに関してだけビット長等の付加情報があれ
ばよく、従来１６ビットのデータに付加されていた情報
を削減できる。このため、必要とするメモリの容量削減
につながる。

【００７５】さらに、ＩＮＴＥＲＰＡＣＫ４は、ＤＣＴ
ＰＡＣＫ１より出力される書込禁止信号に応じて書込み
処理を行なう。このため、ＤＣＴＰＡＣＫ１におけるデ
ータ処理が一つのビデオセグメント全体に対して終了す
るのを待たずに、ＩＮＴＥＲＰＡＣＫ４におけるデータ
処理を行なうことができる。このため、ＦＢＵＦメモリ
を従来の３枚構成から２枚構成にすることができ、必要
とするメモリ容量の削減につながる。

【００７６】また、従来と異なり、パック処理され、確
定したデータはＦＢＵＦ８に書込んで出力時までそのま
まの状態で保つため、確定したデータを転送する必要が
なくなり、フォーマット回路１０内部での信号の遷移が
少なくなる。このため、消費電力を小さくすることがで
きる。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係るフォーマット回路
の構成を示すブロック図である。

【図２】小ブロック単位のパック処理を説明する図であ
る。

【図３】フォーマット処理を説明する図である。

【図４】中ブロック単位のパック処理を説明する図であ
る。

【図５】従来の画像信号記録装置の構成を示すブロック
図である。

【図６】フォーマット後のデータの構成を説明する図で
ある。

【図７】パック処理を説明する図である。

【図８】従来のフォーマット回路の構成を示すブロック
図である。

【図９】高域データと低域データとを説明する図であ
る。

【図１０】フォーマット処理を説明する図である。

【図１１】高域データのパック処理を説明する図であ
る。

【図１２】ＦＩＦＯ２０７の構成を示す図である。

【図１３】ＦＩＦＯ２０８の構成を示す図である。

【符号の説明】

１ ＤＣＴＰＡＣＫ ２ ＭＲ ３ ＦＭ ４ ＩＮＴＥＲＰＡＣＫ ５ ＶＲ ６ ＦＶ ７ ＥＸＴＥＲＰＡＣＫ ８ ＦＢＵＦ ９ データ書込制御信号線 １０ フォーマット回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 デジタル化された映像信号を受け、前記
   映像信号を直交変換するための直交変換回路と、 前記直交変換された映像信号より符号量制御係数の決定
   を行なうための符号量決定回路と、 前記符号量制御係数をもとに、前記直交変換された映像
   信号を量子化するための量子化回路と、 前記量子化された映像信号を各々ビット長の可変な可変
   長符号データに変換するための可変長符号回路と、 前記可変長符号データを所定ビット幅の固定領域に詰め
   込むためのフォーマット回路とを含み、 前記フォーマット回路は、 前記可変長符号データを受け、前記可変長符号データ
   を、前記所定ビット幅のデータになるように組替え、組
   替えられたデータを、第１の固定領域内に収まった前記
   所定ビット幅のデータと、それ以外のデータとに分類す
   るための第１のデータ制御器と、 前記第１のデータ制御器に接続され、前記第１の固定領
   域内に収まった前記所定ビット幅のデータを、前記第１
   の固定領域単位で記憶するための固定データ記憶装置
   と、 前記第１のデータ制御器に接続され、前記それ以外のデ
   ータを記憶するための第１の固定外データ記憶装置と、 第１の所定個数の前記第１の固定領域は、第２の固定領
   域を形成し、 前記第１の固定外データ記憶装置に接続され、前記それ
   以外のデータを前記所定ビット幅のデータになるように
   組替え、組替えられたデータのうち、前記所定ビット幅
   のデータを、前記固定データ記憶装置内の同一の前記第
   ２の固定領域内に存在する他の前記第１の固定領域の未
   記憶部分に書込むための第２の制御器とを含む、画像信
   号記録装置。
2. 【請求項２】 前記フォーマット回路は、 前記第２のデータ制御器に接続され、前記第１の固定外
   データ記憶装置に格納された前記それ以外のデータのう
   ち、前記第２の制御器で前記第１の固定領域の未記憶部
   分に書込まれたデータ以外のデータを記憶するための第
   ２の固定外データ記憶装置と、 第２の所定個数の前記第２の固定領域は、第３の固定領
   域を形成し、 前記第２の固定外データ記憶装置に接続され、前記第２
   の制御器で前記第１の固定領域未記憶部分に書込まれた
   データ以外のデータを前記所定ビット幅のデータになる
   ように組替え、組替えられたデータのうち、前記所定ビ
   ット幅のデータを、前記固定領域内の同一の前記第３の
   固定領域内に存在する他の前記第２の固定領域内の未記
   憶部分に書込むための第３の制御器とをさらに含む、請
   求項１に記載の画像信号記録装置。
3. 【請求項３】 前記第１のデータ制御器は、前記可変長
   符号データを受け、前記可変長符号データを、前記所定
   ビット幅のデータになるように組替え、組替えられたデ
   ータを前記第１の固定領域内に収まった前記所定ビット
   幅のデータと、それ以外のデータとに分類し、かつ前記
   所定ビット幅のデータを前記固定データ記憶装置に書込
   む期間中、書込禁止信号を出力するための手段を含み、 前記第２の制御器は、前記第１の固定外データ記憶装置
   に接続され、前記それ以外のデータを前記所定ビット幅
   のデータになるように組替え、かつ前記書込禁止信号に
   応答し、前記書込禁止信号が出力されていない期間に、
   組替えられたデータのうち、前記所定ビット幅のデータ
   を、前記固定データ記憶装置内の同一の前記第２の固定
   領域内に存在する他の前記第１の固定領域の未記憶部分
   に書込むための手段を含む、請求項１〜２のいずれかに
   記載の画像信号記録装置。
4. 【請求項４】 可変長符号データを受け、前記可変長符
   号データを、所定ビット幅のデータになるように組替
   え、組替えられたデータを、第１の固定領域内に収まっ
   た前記所定ビット幅のデータと、それ以外のデータとに
   分類するための第１のデータ制御器と、 前記第１のデータ制御器に接続され、前記第１の固定領
   域内に収まった前記所定ビット幅のデータを、前記第１
   の固定領域単位で記憶するための固定データ記憶装置
   と、 前記第１のデータ制御器に接続され、前記それ以外のデ
   ータを記憶するための第１の固定外データ記憶装置と、 第１の所定個数の前記第１の固定領域は、第２の固定領
   域を形成し、 前記第１の固定外データ記憶装置に接続され、前記それ
   以外のデータを前記所定ビット幅のデータになるように
   組替え、組替えられたデータのうち、前記所定ビット幅
   のデータを、前記固定データ記憶装置内の同一の前記第
   ２の固定領域内に存在する他の前記第１の固定領域の未
   記憶部分に書込むための第２の制御器とを含む、フォー
   マット回路。
5. 【請求項５】 前記第２のデータ制御器に接続され、前
   記第１の固定外データ記憶装置に格納された前記それ以
   外のデータのうち、前記第２の制御器で前記第１の固定
   領域の未記憶部分に書込まれたデータ以外のデータを記
   憶するための第２の固定外データ記憶装置と、 第２の所定個数の前記第２の固定領域は、第３の固定領
   域を形成し、 前記第２の固定外データ記憶装置に接続され、前記第２
   の制御器で前記第１の固定領域未記憶部分に書込まれた
   データ以外のデータを前記所定ビット幅のデータになる
   ように組替え、組替えられたデータのうち、前記所定ビ
   ット幅のデータを、前記固定領域内の同一の前記第３の
   固定領域内に存在する他の前記第２の固定領域内の未記
   憶部分に書込むための第３の制御器とをさらに含む、請
   求項４に記載のフォーマット回路。
6. 【請求項６】 前記第１のデータ制御器は、前記可変長
   符号データを受け、前記可変長符号データを、前記所定
   ビット幅のデータになるように組替え、組替えられたデ
   ータを前記第１の固定領域内に収まった前記所定ビット
   幅のデータと、それ以外のデータとに分類し、かつ前記
   所定ビット幅のデータを前記固定データ記憶装置に書込
   む期間中、書込禁止信号を出力するための手段を含み、 前記第２の制御器は、前記第１の固定外データ記憶装置
   に接続され、前記それ以外のデータを前記所定ビット幅
   のデータに成るように組替え、かつ前記書込禁止信号に
   応答し、前記書込禁止信号が出力されていない期間に、
   組替えられたデータのうち、前記所定ビット幅のデータ
   を、前記固定データ記憶装置内の同一の前記第２の固定
   領域内に存在する他の前記第１の固定領域の未記憶部分
   に書込むための手段を含む、請求項４〜５のいずれかに
   記載のフォーマット回路。