JPH11186533A - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH11186533A JPH11186533A JP9349657A JP34965797A JPH11186533A JP H11186533 A JPH11186533 A JP H11186533A JP 9349657 A JP9349657 A JP 9349657A JP 34965797 A JP34965797 A JP 34965797A JP H11186533 A JPH11186533 A JP H11186533A
- Authority
- JP
- Japan
- Prior art keywords
- concentration region
- type
- oxide film
- region
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 検出感度が大きく、製造コストの低いイメー
ジセンサを提供する。 【解決手段】 Ｎ型シリコン基板と、Ｐ型低濃度領域
と、前記Ｐ型低濃度領域の接合側面より内側でかつ２μ
ｍ以内に、外側のシリコン酸化膜と内側の酸化膜のない
領域の境界があり、前記酸化膜のない領域に形成される
前記Ｐ型低濃度領域より浅いＰ型高濃度領域からなる構
造。前記シリコン酸化膜の境界部分に前記Ｐ型高濃度領
域と導通させたポリシリコン膜を形成し、前記シリコン
酸化膜の境界部分と前記Ｐ型高濃度領域を離した構造。
前記Ｐ型低濃度領域と前記ＣＭＯＳトランジスタのウェ
ル領域を同時に形成。前記Ｐ型高濃度領域をＢＦ2イオ
ン注入で形成。
ジセンサを提供する。 【解決手段】 Ｎ型シリコン基板と、Ｐ型低濃度領域
と、前記Ｐ型低濃度領域の接合側面より内側でかつ２μ
ｍ以内に、外側のシリコン酸化膜と内側の酸化膜のない
領域の境界があり、前記酸化膜のない領域に形成される
前記Ｐ型低濃度領域より浅いＰ型高濃度領域からなる構
造。前記シリコン酸化膜の境界部分に前記Ｐ型高濃度領
域と導通させたポリシリコン膜を形成し、前記シリコン
酸化膜の境界部分と前記Ｐ型高濃度領域を離した構造。
前記Ｐ型低濃度領域と前記ＣＭＯＳトランジスタのウェ
ル領域を同時に形成。前記Ｐ型高濃度領域をＢＦ2イオ
ン注入で形成。
Description
【０００１】
【発明の属する技術分野】 本発明は画像情報を読み取
り電送する、ファクシミリやイメージスキャナに好適な
イメージセンサに関する。
り電送する、ファクシミリやイメージスキャナに好適な
イメージセンサに関する。
【０００２】
【従来の技術】イメージセンサでは、光電変換素子とし
てＰＮ接合が用いられている。第３図及び第４図は従来
のイメージセンサのＰＮ接合画素の一例を示す断面図で
ある。Ｎ型シリコン基板１とＰ型低濃度領域２とのＰＮ
接合を光電変換素子として使用している。また、Ｐ型高
濃度領域３はＬＯＣＯＳ酸化膜４に対して自己整合的に
形成されており、Ｐ型低濃度領域２外のＬＯＣＯＳ酸化
膜４の下では、Ｎ型シリコン基板１に比べて不純物濃度
の濃い素子分離を目的に作られたＮ型中濃度領域５があ
る。また、上部の構造は中間絶縁膜６、遮光膜７、パッ
シベーション膜８になっている。
てＰＮ接合が用いられている。第３図及び第４図は従来
のイメージセンサのＰＮ接合画素の一例を示す断面図で
ある。Ｎ型シリコン基板１とＰ型低濃度領域２とのＰＮ
接合を光電変換素子として使用している。また、Ｐ型高
濃度領域３はＬＯＣＯＳ酸化膜４に対して自己整合的に
形成されており、Ｐ型低濃度領域２外のＬＯＣＯＳ酸化
膜４の下では、Ｎ型シリコン基板１に比べて不純物濃度
の濃い素子分離を目的に作られたＮ型中濃度領域５があ
る。また、上部の構造は中間絶縁膜６、遮光膜７、パッ
シベーション膜８になっている。
【０００３】第３図はバーズビーク頂点１０がＰ型低濃
度領域２の内側にあり、一部の光はＬＯＣＯＳ酸化膜４
を通して、ＰＮ接合に届く。また、第４図ではバーズビ
ーク頂点１０がＰ型低濃度領域３の外側にあり、Ｐ型高
濃度領域３とＮ型シリコン基板１及びＮ型中濃度領域５
とのＰＮ接合が存在する。
度領域２の内側にあり、一部の光はＬＯＣＯＳ酸化膜４
を通して、ＰＮ接合に届く。また、第４図ではバーズビ
ーク頂点１０がＰ型低濃度領域３の外側にあり、Ｐ型高
濃度領域３とＮ型シリコン基板１及びＮ型中濃度領域５
とのＰＮ接合が存在する。
【０００４】
【発明が解決しようとする課題】しかし、この様なイメ
ージセンサにおいては、光の一部がＬＯＣＯＳ酸化膜４
を通過する際に減衰したり、Ｐ型高濃度領域３とＮ型シ
リコン基板１及びＮ型中濃度領域５との接触や接近がＰ
Ｎ接合容量を大きくし、光電変換効率が落ちてしまうと
いう問題点があった。
ージセンサにおいては、光の一部がＬＯＣＯＳ酸化膜４
を通過する際に減衰したり、Ｐ型高濃度領域３とＮ型シ
リコン基板１及びＮ型中濃度領域５との接触や接近がＰ
Ｎ接合容量を大きくし、光電変換効率が落ちてしまうと
いう問題点があった。
【０００５】また、Ｐ型低濃度領域２を形成させるため
に、製造工程が増えてしまうという問題があった。
に、製造工程が増えてしまうという問題があった。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明はイメージセンサを以下のように構成し
た。 （１）複数個のＰＮ接合画素とＣＭＯＳトランジスタか
ら成るイメージセンサにおける、前記ＰＮ接合画素構造
において、Ｎ型シリコン基板と、Ｐ型低濃度領域と、前
記Ｐ型低濃度領域の接合側面より内側でかつ２ｕｍ以内
に、外側のシリコン酸化膜と内側の酸化膜のない領域の
境界があり、前記酸化膜のない領域に形成される前記Ｐ
型低濃度領域より浅いＰ型高濃度領域からなるＰＮ接合
画素構造のイメージセンサとした。
めに、本発明はイメージセンサを以下のように構成し
た。 （１）複数個のＰＮ接合画素とＣＭＯＳトランジスタか
ら成るイメージセンサにおける、前記ＰＮ接合画素構造
において、Ｎ型シリコン基板と、Ｐ型低濃度領域と、前
記Ｐ型低濃度領域の接合側面より内側でかつ２ｕｍ以内
に、外側のシリコン酸化膜と内側の酸化膜のない領域の
境界があり、前記酸化膜のない領域に形成される前記Ｐ
型低濃度領域より浅いＰ型高濃度領域からなるＰＮ接合
画素構造のイメージセンサとした。
【０００７】（２）前記シリコン酸化膜の境界部分に前
記Ｐ型高濃度領域と導通させたポリシリコン膜を形成
し、前記シリコン酸化膜の境界部分と前記Ｐ型高濃度領
域を離した構造のイメージセンサとした。 （３）前記Ｐ型低濃度領域と前記ＣＭＯＳトランジスタ
のウェル領域を同時に形成するようにした。
記Ｐ型高濃度領域と導通させたポリシリコン膜を形成
し、前記シリコン酸化膜の境界部分と前記Ｐ型高濃度領
域を離した構造のイメージセンサとした。 （３）前記Ｐ型低濃度領域と前記ＣＭＯＳトランジスタ
のウェル領域を同時に形成するようにした。
【０００８】（４）前記Ｐ型高濃度領域をＢＦ2イオン
注入で形成するようにした。
注入で形成するようにした。
【０００９】
【発明の実施の形態】以下、本発明の実施に形態を図面
を用いて説明する。第１図は本発明のイメージセンサの
ＰＮ接合画素の第一実施例の断面図である。Ｎ型シリコ
ン基板１内にＰ型低濃度領域２があり、そのＰ型低濃度
領域２の外を囲むようにＬＯＣＯＳ酸化膜４が存在す
る。このＬＯＣＯＳ酸化膜４のバーズビーク頂点１０
は、拡散の伸び、酸化によるバーズビーク成長、アライ
メントズレ、ＣＤバイアス等のプロセス中に生じる位置
のズレを予め考慮してレイアウトされ、Ｐ型低濃度領域
２の側面から内側２μｍ以内にある。
を用いて説明する。第１図は本発明のイメージセンサの
ＰＮ接合画素の第一実施例の断面図である。Ｎ型シリコ
ン基板１内にＰ型低濃度領域２があり、そのＰ型低濃度
領域２の外を囲むようにＬＯＣＯＳ酸化膜４が存在す
る。このＬＯＣＯＳ酸化膜４のバーズビーク頂点１０
は、拡散の伸び、酸化によるバーズビーク成長、アライ
メントズレ、ＣＤバイアス等のプロセス中に生じる位置
のズレを予め考慮してレイアウトされ、Ｐ型低濃度領域
２の側面から内側２μｍ以内にある。
【００１０】また、ＬＯＣＯＳ酸化膜４によって自己整
合的にＰ型高濃度領域３が形成され、Ｐ型低濃度領域２
の電位分布を平滑化している。ＬＯＣＯＳ酸化膜４の下
部分には隣接する画素間を分離するためのＮ型中濃度領
域５が存在する。上層の構造は中間絶縁膜６及びパッシ
ベーション膜８になっている。ｐ型低濃度領域２の外側
では中間絶縁膜６とパッシベーション膜８との間に遮光
膜７が配置されている。
合的にＰ型高濃度領域３が形成され、Ｐ型低濃度領域２
の電位分布を平滑化している。ＬＯＣＯＳ酸化膜４の下
部分には隣接する画素間を分離するためのＮ型中濃度領
域５が存在する。上層の構造は中間絶縁膜６及びパッシ
ベーション膜８になっている。ｐ型低濃度領域２の外側
では中間絶縁膜６とパッシベーション膜８との間に遮光
膜７が配置されている。
【００１１】このセンサではＮ型シリコン基板１及びＮ
型中濃度領域５とＰ型低濃度領域２によって形成される
ＰＮ接合がある。このＰＮ接合付近のシリコンに到達し
た光によって励起した電荷は再結合する前にＰＮ接合に
流れ込み、その電荷量に比例した電圧変動が検出され
る。その比例定数はＰＮ接合間の容量の逆数であり、Ｐ
Ｎ接合間の容量が小さい程、検出感度が大きくなる。ま
た、上層から入射した光が効率よくシリコンまで到達す
るほど、検出感度が大きくなる。ＰＮ接合の上層にＬＯ
ＣＯＳ酸化膜４がある部分より無い部分の方が基板へ入
射する光量は大きく、単位面積当たりの検出感度も大き
い。
型中濃度領域５とＰ型低濃度領域２によって形成される
ＰＮ接合がある。このＰＮ接合付近のシリコンに到達し
た光によって励起した電荷は再結合する前にＰＮ接合に
流れ込み、その電荷量に比例した電圧変動が検出され
る。その比例定数はＰＮ接合間の容量の逆数であり、Ｐ
Ｎ接合間の容量が小さい程、検出感度が大きくなる。ま
た、上層から入射した光が効率よくシリコンまで到達す
るほど、検出感度が大きくなる。ＰＮ接合の上層にＬＯ
ＣＯＳ酸化膜４がある部分より無い部分の方が基板へ入
射する光量は大きく、単位面積当たりの検出感度も大き
い。
【００１２】バーズビーク頂点１０をＰ型低濃度領域２
の外側方向にずらしていくと、ＬＯＣＯＳ酸化膜４内で
の光の減衰量は無くなるが、Ｐ型高濃度領域３によるＰ
Ｎ接合面が大きくなり検出感度は小さくなる傾向にあ
る。また、逆にバーズビーク頂点１０をｐ型低濃度領域
２の内側方向にずらしていくと、Ｐ型高濃度領域３によ
るＰＮ接合面が消えるが、ＬＯＣＯＳ酸化膜４内での光
の減衰量は大きくなり、検出感度は小さくなる傾向にあ
る。したがって、バーズビーク頂点１０がＰ型低濃度領
域２の内側の近傍付近にある時、最も検出感度の大きい
画素構造が得られる。プロセス中のバーズビーク頂点１
０位置のズレを考慮し、感度が大きくかつ安定して得ら
れるようＰ型低濃度領域２の側面から内側２ｕｍ以内に
配置している。
の外側方向にずらしていくと、ＬＯＣＯＳ酸化膜４内で
の光の減衰量は無くなるが、Ｐ型高濃度領域３によるＰ
Ｎ接合面が大きくなり検出感度は小さくなる傾向にあ
る。また、逆にバーズビーク頂点１０をｐ型低濃度領域
２の内側方向にずらしていくと、Ｐ型高濃度領域３によ
るＰＮ接合面が消えるが、ＬＯＣＯＳ酸化膜４内での光
の減衰量は大きくなり、検出感度は小さくなる傾向にあ
る。したがって、バーズビーク頂点１０がＰ型低濃度領
域２の内側の近傍付近にある時、最も検出感度の大きい
画素構造が得られる。プロセス中のバーズビーク頂点１
０位置のズレを考慮し、感度が大きくかつ安定して得ら
れるようＰ型低濃度領域２の側面から内側２ｕｍ以内に
配置している。
【００１３】第２図は本発明のイメージセンサのＰＮ接
合画素の第二実施例の断面図である。バーズビーク頂点
１０上にポリシリコン膜９を配置した。このポリシリコ
ン膜９はＰ型高濃度領域３と導通しており、ｎ型中濃度
領域５とｐ型高濃度領域３の距離をさらに広げるてい
る。また、ポリシリコン膜９がＮ型中濃度領域５と重な
る部分から厚いＬＯＣＯＳ酸化膜４が存在している。こ
のような構造では第一実施例より容量の小さいＰＮ接合
にすることができる。
合画素の第二実施例の断面図である。バーズビーク頂点
１０上にポリシリコン膜９を配置した。このポリシリコ
ン膜９はＰ型高濃度領域３と導通しており、ｎ型中濃度
領域５とｐ型高濃度領域３の距離をさらに広げるてい
る。また、ポリシリコン膜９がＮ型中濃度領域５と重な
る部分から厚いＬＯＣＯＳ酸化膜４が存在している。こ
のような構造では第一実施例より容量の小さいＰＮ接合
にすることができる。
【００１４】また、ポリシリコン膜９の厚みを変えるこ
とにより、ポリシリコン膜９内を透過する光の減衰量を
小さくでき、第一実施例と同等以上の検出感度をもつ画
素構造になる。さらに、このセンサ構造は、Ｎ型シリコ
ン基板１を用いるＰウェル構造のＣＭＯＳプロセスで形
成することができる。Ｐ型低濃度領域２をＰウェル領
域、Ｐ型高濃度領域３をソース及びドレイン領域、ポリ
シリコン膜９をゲート領域とすることで、ＣＭＯＳプロ
セスに工程追加なしに本発明のイメージセンサのＰＮ接
合画素を形成することができる。
とにより、ポリシリコン膜９内を透過する光の減衰量を
小さくでき、第一実施例と同等以上の検出感度をもつ画
素構造になる。さらに、このセンサ構造は、Ｎ型シリコ
ン基板１を用いるＰウェル構造のＣＭＯＳプロセスで形
成することができる。Ｐ型低濃度領域２をＰウェル領
域、Ｐ型高濃度領域３をソース及びドレイン領域、ポリ
シリコン膜９をゲート領域とすることで、ＣＭＯＳプロ
セスに工程追加なしに本発明のイメージセンサのＰＮ接
合画素を形成することができる。
【００１５】また、Ｐ型高濃度領域３をＢＦ2イオンを
注入することで形成すると、より浅いＰ型高濃度領域３
が形成でき、底面でのＰＮ接合容量をより小さくするこ
とができる。さらに、Ｐ型高濃度領域３と中間絶縁膜６
との界面の表面準位をフッ素が安定させ、表面再結合に
よる電荷量の損失を抑制できる。
注入することで形成すると、より浅いＰ型高濃度領域３
が形成でき、底面でのＰＮ接合容量をより小さくするこ
とができる。さらに、Ｐ型高濃度領域３と中間絶縁膜６
との界面の表面準位をフッ素が安定させ、表面再結合に
よる電荷量の損失を抑制できる。
【００１６】
【発明の効果】以上説明したように、本発明は、検出感
度が大きく、製造コストの低いイメージセンサを供給す
ることができる。
度が大きく、製造コストの低いイメージセンサを供給す
ることができる。
【図１】本発明のイメージセンサのＰＮ接合画素の第一
実施例の断面図である。
実施例の断面図である。
【図２】本発明のイメージセンサのＰＮ接合画素の第二
実施例の断面図である。
実施例の断面図である。
【図３】従来のイメージセンサのＰＮ接合画素の一例を
示す断面図である。
示す断面図である。
【図４】従来のイメージセンサのＰＮ接合画素の一例を
示す断面図である。
示す断面図である。
１ Ｎ型シリコン基板 ２ Ｐ型低濃度領域 ３ Ｐ型高濃度領域 ４ ＬＯＣＯＳ酸化膜 ５ Ｎ型中濃度領域 ６ 中間絶縁膜 ７ 遮光膜 ８ パッシベーション膜 ９ ポリシリコン膜 １０ バーズビーク頂点
Claims (4)
- 【請求項１】 複数個のＰＮ接合画素とＣＭＯＳトラン
ジスタから成るイメージセンサにおいて、Ｎ型シリコン
基板と、Ｐ型低濃度領域と、前記Ｐ型低濃度領域の接合
側面より内側でかつ２μｍ以内に、外側のシリコン酸化
膜と内側の酸化膜のない領域の境界があり、前記酸化膜
のない領域に形成される前記Ｐ型低濃度領域より浅いＰ
型高濃度領域からなるＰＮ接合画素構造を有することを
特徴とするイメージセンサ。 - 【請求項２】 前記シリコン酸化膜の境界部分に前記Ｐ
型高濃度領域と導通させたポリシリコン膜を形成し、前
記シリコン酸化膜の境界部分と前記Ｐ型高濃度領域を離
した構造とした請求項１記載のイメージセンサ。 - 【請求項３】前記Ｐ型低濃度領域と前記ＣＭＯＳトラン
ジスタのウェル領域を同時に形成する請求項１記載のイ
メージセンサ。 - 【請求項４】前記Ｐ型高濃度領域をＢＦ2イオン注入で
形成する請求項１記載のイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9349657A JPH11186533A (ja) | 1997-12-18 | 1997-12-18 | イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9349657A JPH11186533A (ja) | 1997-12-18 | 1997-12-18 | イメージセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186533A true JPH11186533A (ja) | 1999-07-09 |
Family
ID=18405223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9349657A Pending JPH11186533A (ja) | 1997-12-18 | 1997-12-18 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186533A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223146A (ja) * | 2004-02-05 | 2005-08-18 | Asahi Kasei Microsystems Kk | 固体撮像素子およびその製造方法 |
| JP2006190769A (ja) * | 2005-01-05 | 2006-07-20 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP2006303385A (ja) * | 2005-04-25 | 2006-11-02 | Sony Corp | 固体撮像素子及びその製造方法 |
| US8339489B2 (en) | 2006-09-19 | 2012-12-25 | Samsung Electronics Co., Ltd. | Image photographing apparatus, method and medium with stack-type image sensor, complementary color filter, and white filter |
-
1997
- 1997-12-18 JP JP9349657A patent/JPH11186533A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223146A (ja) * | 2004-02-05 | 2005-08-18 | Asahi Kasei Microsystems Kk | 固体撮像素子およびその製造方法 |
| JP2006190769A (ja) * | 2005-01-05 | 2006-07-20 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP4691990B2 (ja) * | 2005-01-05 | 2011-06-01 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP2006303385A (ja) * | 2005-04-25 | 2006-11-02 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP4742661B2 (ja) * | 2005-04-25 | 2011-08-10 | ソニー株式会社 | 固体撮像素子の製造方法 |
| US8339489B2 (en) | 2006-09-19 | 2012-12-25 | Samsung Electronics Co., Ltd. | Image photographing apparatus, method and medium with stack-type image sensor, complementary color filter, and white filter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6787386B2 (en) | Method of forming a photodiode for an image sensor | |
| US6339248B1 (en) | Optimized floating P+ region photodiode for a CMOS image sensor | |
| KR0168902B1 (ko) | 고체 촬상장치 | |
| US7417273B2 (en) | Image sensor with embedded photodiode region and fabrication method thereof | |
| KR100619396B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| US6545302B2 (en) | Image sensor capable of decreasing leakage current between diodes and method for fabricating the same | |
| JP5100988B2 (ja) | イメージセンサー及びその製造方法 | |
| US7304338B2 (en) | Solid-state image sensor and method for fabricating the same | |
| JP3727639B2 (ja) | 固体撮像装置 | |
| KR100696995B1 (ko) | 고체 촬상 장치 | |
| US7485939B2 (en) | Solid-state imaging device having a defect control layer and an inversion layer between a trench and a charge accumulating area | |
| US20050139943A1 (en) | Solid-state image pickup device | |
| US7611918B2 (en) | CMOS image sensor and method for fabricating the same | |
| US7479403B2 (en) | Pinned photodiode integrated with trench isolation and fabrication method | |
| JP2003234496A (ja) | 固体撮像装置およびその製造方法 | |
| KR20170087581A (ko) | 이미지 센서 | |
| JP3988023B2 (ja) | 固体撮像素子の製造方法 | |
| JP2002190586A (ja) | 固体撮像装置およびその製造方法 | |
| US7575941B2 (en) | Method of manufacturing photodiode | |
| JPH11186533A (ja) | イメージセンサ | |
| US20050062085A1 (en) | Active pixel having reduced dark current in a CMOS image sensor | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR20030000654A (ko) | 이미지센서 제조 방법 | |
| JPS63122267A (ja) | 光センサ | |
| US20230223417A1 (en) | Image sensor and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |