JPH11186386A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11186386A JPH11186386A JP9351152A JP35115297A JPH11186386A JP H11186386 A JPH11186386 A JP H11186386A JP 9351152 A JP9351152 A JP 9351152A JP 35115297 A JP35115297 A JP 35115297A JP H11186386 A JPH11186386 A JP H11186386A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- conductive
- semiconductor device
- wiring
- conductor plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】隣接する通電層のみを接続するシェアードコン
タクト構造の導電体プラグを有する絶縁層と、その上方
に形成された配線層とを有する半導体装置において、前
記導電体プラグの損傷を防止しながら、製造に必要な工
程数を従来より少なくする。 【解決手段】ゲート電極２２が形成された半導体基板１
の上に絶縁膜３を形成する。この絶縁膜３に、シェアー
ドコンタクト構造のコンタクトホール４１，４２と通常
のコンタクトホール５を形成し、各コンタクトホール４
１，４２，５内に導電体プラグ６１〜６３を形成する。
導電体プラグ６１は、ゲート電極２２とソース・ドレイ
ン領域１２との接続のみを行い、上側配線７との接続は
行わない。そのため、絶縁層３の直上に設けた導電膜に
下側配線７を形成する際に、この導電体膜に対して、導
電体プラグ６１の上面を覆う被覆体８も同時に形成す
る。
タクト構造の導電体プラグを有する絶縁層と、その上方
に形成された配線層とを有する半導体装置において、前
記導電体プラグの損傷を防止しながら、製造に必要な工
程数を従来より少なくする。 【解決手段】ゲート電極２２が形成された半導体基板１
の上に絶縁膜３を形成する。この絶縁膜３に、シェアー
ドコンタクト構造のコンタクトホール４１，４２と通常
のコンタクトホール５を形成し、各コンタクトホール４
１，４２，５内に導電体プラグ６１〜６３を形成する。
導電体プラグ６１は、ゲート電極２２とソース・ドレイ
ン領域１２との接続のみを行い、上側配線７との接続は
行わない。そのため、絶縁層３の直上に設けた導電膜に
下側配線７を形成する際に、この導電体膜に対して、導
電体プラグ６１の上面を覆う被覆体８も同時に形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、隣接する通電層の
みを接続するシェアードコンタクト構造の導電体プラグ
を有する半導体装置、およびその製造方法に関する。
みを接続するシェアードコンタクト構造の導電体プラグ
を有する半導体装置、およびその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置における高集積度
化および高性能化の進展に伴い、例えばＭＯＳ型トラン
ジスタにおいては、ゲート電極や配線構造の設計に様々
な工夫が施されている。その一例として、ＳＲＡＭ（St
atic Randam Access Memory ）等では、ゲート電極とソ
ース・ドレイン領域とを一つのコンタクトホールで接続
するシェアードコンタクト（Shared Contact）構造が採
用されている。
化および高性能化の進展に伴い、例えばＭＯＳ型トラン
ジスタにおいては、ゲート電極や配線構造の設計に様々
な工夫が施されている。その一例として、ＳＲＡＭ（St
atic Randam Access Memory ）等では、ゲート電極とソ
ース・ドレイン領域とを一つのコンタクトホールで接続
するシェアードコンタクト（Shared Contact）構造が採
用されている。
【０００３】図２はシェアードコンタクト構造を有する
半導体装置の一例であり、Ａ部分では、隣接するゲート
電極２２およびソース・ドレイン領域１２の上方に跨が
るように、絶縁膜３にシェアードコンタクト構造のコン
タクトホールを開口し、このコンタクトホール内にタン
グステン等からなる導電体プラグ６１を形成することに
より、この導電体プラグ６１でゲート電極２２とこれに
隣接するソース・ドレイン領域１２のみを接続してい
る。
半導体装置の一例であり、Ａ部分では、隣接するゲート
電極２２およびソース・ドレイン領域１２の上方に跨が
るように、絶縁膜３にシェアードコンタクト構造のコン
タクトホールを開口し、このコンタクトホール内にタン
グステン等からなる導電体プラグ６１を形成することに
より、この導電体プラグ６１でゲート電極２２とこれに
隣接するソース・ドレイン領域１２のみを接続してい
る。
【０００４】Ｂ部分では、上記導電体プラグ６１と同様
にして形成した導電体プラグ６２の真上に導電体プラグ
１５が形成され、導電体プラグ６２と導電体プラグ１５
とにより、２層配線構造の下側配線７とゲート電極２２
とソース・ドレイン領域１２とを接続している。
にして形成した導電体プラグ６２の真上に導電体プラグ
１５が形成され、導電体プラグ６２と導電体プラグ１５
とにより、２層配線構造の下側配線７とゲート電極２２
とソース・ドレイン領域１２とを接続している。
【０００５】すなわち、図２の半導体装置では、絶縁膜
３の上に導電膜を直接形成して下側配線７を形成する
と、この導電膜をエッチングする際に導電体プラグ６１
の上面に損傷が生じるため、絶縁膜３の上にさらに絶縁
膜１４を形成した後、この絶縁膜１４に導電体プラグ１
５を形成し、この絶縁膜１４の上に下側配線７を形成す
るという方法を採用している。
３の上に導電膜を直接形成して下側配線７を形成する
と、この導電膜をエッチングする際に導電体プラグ６１
の上面に損傷が生じるため、絶縁膜３の上にさらに絶縁
膜１４を形成した後、この絶縁膜１４に導電体プラグ１
５を形成し、この絶縁膜１４の上に下側配線７を形成す
るという方法を採用している。
【０００６】
【発明が解決しようとする課題】このように、前記従来
の半導体装置は、導電体プラグの損傷を防止する目的で
製造工程数が多くなっており、工程数を減らすことが求
められている。
の半導体装置は、導電体プラグの損傷を防止する目的で
製造工程数が多くなっており、工程数を減らすことが求
められている。
【０００７】本発明はこのような点に着目してなされた
ものであり、隣接する通電層のみを接続するシェアード
コンタクト構造の導電体プラグを有する絶縁層と、その
上方に形成された配線層とを備えた半導体装置におい
て、前記導電体プラグの損傷を防止しながら、製造に必
要な工程数を従来より少なくすることを課題とする。
ものであり、隣接する通電層のみを接続するシェアード
コンタクト構造の導電体プラグを有する絶縁層と、その
上方に形成された配線層とを備えた半導体装置におい
て、前記導電体プラグの損傷を防止しながら、製造に必
要な工程数を従来より少なくすることを課題とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、請求項１に係る発明は、隣接する通電層のみを接続
するシェアードコンタクト構造の導電体プラグを有する
絶縁層と、その上方に形成された配線層とを備えた半導
体装置において、前記導電体プラグの上面は、前記配線
層用の導電膜に形成された被覆体で直接覆われているこ
とを特徴とする半導体装置を提供する。
に、請求項１に係る発明は、隣接する通電層のみを接続
するシェアードコンタクト構造の導電体プラグを有する
絶縁層と、その上方に形成された配線層とを備えた半導
体装置において、前記導電体プラグの上面は、前記配線
層用の導電膜に形成された被覆体で直接覆われているこ
とを特徴とする半導体装置を提供する。
【０００９】この半導体装置によれば、前記導電膜の前
記導電体プラグの上面に存在する部分が、配線パターン
形成時のエッチング工程でエッチングされないで被覆体
として残っているため、当該導電体プラグの上面は損傷
されない。
記導電体プラグの上面に存在する部分が、配線パターン
形成時のエッチング工程でエッチングされないで被覆体
として残っているため、当該導電体プラグの上面は損傷
されない。
【００１０】そのため、このような被覆体がない従来品
の場合に前記導電体プラグの損傷を防止するために必要
であった工程（すなわち、この導電体プラグを有する絶
縁層の上にさらに絶縁膜を形成する工程、この絶縁膜に
配線層との接続用のコンタクトホールを形成する工程、
およびこのコンタクトホールに導電体プラグを形成する
工程）を行う必要がない。
の場合に前記導電体プラグの損傷を防止するために必要
であった工程（すなわち、この導電体プラグを有する絶
縁層の上にさらに絶縁膜を形成する工程、この絶縁膜に
配線層との接続用のコンタクトホールを形成する工程、
およびこのコンタクトホールに導電体プラグを形成する
工程）を行う必要がない。
【００１１】請求項２に係る発明は、絶縁膜の隣接する
通電層に接する部分にシェアードコンタクト構造のコン
タクトホールを形成するコンタクトホール形成工程と、
前記コンタクトホール内に導電体プラグを形成する導電
体プラグ形成工程と、この導電体プラグが形成された絶
縁膜の直上に導電膜を形成し、この導電膜に対して、隣
接する通電層のみを接続する導電体プラグの上面を覆う
被覆体を、配線パターンとともに形成する配線層形成工
程とを有することを特徴とする半導体装置の製造方法を
提供する。
通電層に接する部分にシェアードコンタクト構造のコン
タクトホールを形成するコンタクトホール形成工程と、
前記コンタクトホール内に導電体プラグを形成する導電
体プラグ形成工程と、この導電体プラグが形成された絶
縁膜の直上に導電膜を形成し、この導電膜に対して、隣
接する通電層のみを接続する導電体プラグの上面を覆う
被覆体を、配線パターンとともに形成する配線層形成工
程とを有することを特徴とする半導体装置の製造方法を
提供する。
【００１２】この方法によれば、配線層形成工程で導電
膜をエッチングする際に、隣接する通電層のみを接続す
る導電体プラグの上面にある導電膜をエッチングしない
ため、この導電体プラグの上面に損傷が生じない。
膜をエッチングする際に、隣接する通電層のみを接続す
る導電体プラグの上面にある導電膜をエッチングしない
ため、この導電体プラグの上面に損傷が生じない。
【００１３】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は、本発明の一実施形態に相当する半導
体装置の製造方法を、工程順に説明するためのウエハ部
分断面図である。
説明する。図１は、本発明の一実施形態に相当する半導
体装置の製造方法を、工程順に説明するためのウエハ部
分断面図である。
【００１４】先ず、半導体基板１の表面の所定位置にそ
れぞれ所定の不純物拡散層１１〜１３を形成し、半導体
基板１上の所定位置にゲート酸化膜２１と２層構造のゲ
ート電極２２（２２ａ，２２ｂ）を形成し、ゲート側部
に絶縁膜２３を形成する工程を行う。ここで、不純物拡
散層１２はソース・ドレイン領域である。
れぞれ所定の不純物拡散層１１〜１３を形成し、半導体
基板１上の所定位置にゲート酸化膜２１と２層構造のゲ
ート電極２２（２２ａ，２２ｂ）を形成し、ゲート側部
に絶縁膜２３を形成する工程を行う。ここで、不純物拡
散層１２はソース・ドレイン領域である。
【００１５】次に、この状態のウエハ上に絶縁膜３を形
成した後、この絶縁膜３に対するフォトリソ・エッチン
グ工程により、ゲート電極２２とこれに隣接するソース
・ドレイン領域１２に接する部分には、シェアードコン
タクト構造のコンタクトホール４１，４２を形成し、不
純物拡散層１１の部分には、通常のコンタクトホール５
を開口する。これが本発明のコンタクトホール形成工程
に相当し、図１（ａ）はこのコンタクトホール形成工程
後の状態を示す。
成した後、この絶縁膜３に対するフォトリソ・エッチン
グ工程により、ゲート電極２２とこれに隣接するソース
・ドレイン領域１２に接する部分には、シェアードコン
タクト構造のコンタクトホール４１，４２を形成し、不
純物拡散層１１の部分には、通常のコンタクトホール５
を開口する。これが本発明のコンタクトホール形成工程
に相当し、図１（ａ）はこのコンタクトホール形成工程
後の状態を示す。
【００１６】次に、この状態のウエハ上にＣＶＤ法によ
りタングステン膜を堆積した後、プラズマエッチング法
により絶縁膜３上のタングステン膜を除去して、コンタ
クトホール内にのみタングステンを残す。これにより、
コンタクトホール４１，４２，５内に、タングステンか
らなる導電体プラグ６１，６２，６３がそれぞれ形成さ
れる。これが本発明の導電体プラグ形成工程に相当す
る。
りタングステン膜を堆積した後、プラズマエッチング法
により絶縁膜３上のタングステン膜を除去して、コンタ
クトホール内にのみタングステンを残す。これにより、
コンタクトホール４１，４２，５内に、タングステンか
らなる導電体プラグ６１，６２，６３がそれぞれ形成さ
れる。これが本発明の導電体プラグ形成工程に相当す
る。
【００１７】ここで、導電体プラグ６１は、ゲート電極
２２とこれに隣接するソース・ドレイン領域１２（隣接
する通電層）のみを接続するものであるが、導電プラグ
６２は、ゲート電極２２とこれに隣接するソース・ドレ
イン領域１２のみではなく、これらとその直上の配線
（下側配線７）との接続も行うものである。
２２とこれに隣接するソース・ドレイン領域１２（隣接
する通電層）のみを接続するものであるが、導電プラグ
６２は、ゲート電極２２とこれに隣接するソース・ドレ
イン領域１２のみではなく、これらとその直上の配線
（下側配線７）との接続も行うものである。
【００１８】次に、この状態のウエハ上にアルミニウム
膜（配線層をなす導電膜）を形成した後、下側配線７の
配線パターンと、導電体プラグ６１の上面を覆う被覆体
８のパターンとを有するマスクを用いて、このアルミニ
ウム膜に対するフォトリソ・エッチング工程を行う。こ
れにより、絶縁膜３の上に下側配線７と被覆体８とが形
成される。これが本発明の配線層形成工程に相当し、図
１（ｂ）はこの配線層形成工程後の状態を示す。
膜（配線層をなす導電膜）を形成した後、下側配線７の
配線パターンと、導電体プラグ６１の上面を覆う被覆体
８のパターンとを有するマスクを用いて、このアルミニ
ウム膜に対するフォトリソ・エッチング工程を行う。こ
れにより、絶縁膜３の上に下側配線７と被覆体８とが形
成される。これが本発明の配線層形成工程に相当し、図
１（ｂ）はこの配線層形成工程後の状態を示す。
【００１９】次に、この状態のウエハの上に絶縁膜１８
を形成し、この絶縁膜１８に対して上側配線９との接続
用のコンタクトホールを開口した後、前記と同様にして
各コンタクトホールに導電体プラグ８１を形成する。そ
の後、この絶縁膜１８の上に通常の方法で上側配線９を
形成する。これにより、図１（ｃ）に示すような半導体
装置が得られる。この半導体装置は、下側配線７と上側
配線９の２層配線構造を有し、隣接する通電層（ゲート
電極２２とこれに隣接するソース・ドレイン領域１２）
のみを接続するシェアードコンタクト構造の導電体プラ
グ６１の上面は、下側配線７用のアルミニウム膜に形成
された被覆体８で直接覆われている。
を形成し、この絶縁膜１８に対して上側配線９との接続
用のコンタクトホールを開口した後、前記と同様にして
各コンタクトホールに導電体プラグ８１を形成する。そ
の後、この絶縁膜１８の上に通常の方法で上側配線９を
形成する。これにより、図１（ｃ）に示すような半導体
装置が得られる。この半導体装置は、下側配線７と上側
配線９の２層配線構造を有し、隣接する通電層（ゲート
電極２２とこれに隣接するソース・ドレイン領域１２）
のみを接続するシェアードコンタクト構造の導電体プラ
グ６１の上面は、下側配線７用のアルミニウム膜に形成
された被覆体８で直接覆われている。
【００２０】したがって、下側配線７を形成する際のエ
ッチング工程で導電体プラグ６１の上面に損傷が生じな
い。そのため、導電体プラグ６１によるゲート電極２２
とこれに隣接するソース・ドレイン領域１２の接続が確
実になされる。
ッチング工程で導電体プラグ６１の上面に損傷が生じな
い。そのため、導電体プラグ６１によるゲート電極２２
とこれに隣接するソース・ドレイン領域１２の接続が確
実になされる。
【００２１】また、被覆体８のパターン（平面形状）は
導電体プラグ６１の上面全体を覆う形状とすればよい
が、その周囲の絶縁膜３まで所定幅で覆う形状とすれ
ば、導電体プラグ６１の損傷をより確実に防止できるた
め好ましい。
導電体プラグ６１の上面全体を覆う形状とすればよい
が、その周囲の絶縁膜３まで所定幅で覆う形状とすれ
ば、導電体プラグ６１の損傷をより確実に防止できるた
め好ましい。
【００２２】また、図１（ｃ）の半導体装置と図２の従
来例とを比較すると、導電体プラグ１５を有する絶縁膜
１４が図２には有るが図１（ｃ）には無いこと、および
被覆体８が図１（ｃ）には有るが図２には無いことによ
り、図１（ｃ）の方が図２よりも段差の少ない構造とな
っている。そのため、本発明の半導体装置は従来のもの
よりも平坦性が高いものとなる。
来例とを比較すると、導電体プラグ１５を有する絶縁膜
１４が図２には有るが図１（ｃ）には無いこと、および
被覆体８が図１（ｃ）には有るが図２には無いことによ
り、図１（ｃ）の方が図２よりも段差の少ない構造とな
っている。そのため、本発明の半導体装置は従来のもの
よりも平坦性が高いものとなる。
【００２３】なお、隣接する通電層のみを接続する導電
体プラグ６１の材質はタングステンに限定されず、下側
配線７の配線材料もアルミニウムに限定さないが、導電
体プラグ６１をなす導電体が下側配線７のエッチングガ
スによってエッチングされやすい材質である場合に、本
発明の効果が特に高い。
体プラグ６１の材質はタングステンに限定されず、下側
配線７の配線材料もアルミニウムに限定さないが、導電
体プラグ６１をなす導電体が下側配線７のエッチングガ
スによってエッチングされやすい材質である場合に、本
発明の効果が特に高い。
【００２４】また、前記実施形態では、隣接する通電層
を接続するシェアードコンタクト構造の導電体プラグと
して、半導体基板上に形成されたゲート電極とこれに隣
接する半導体基板表面に形成されたソース・ドレイン領
域とを接続するものが記載されているが、本発明は、半
導体基板から離れた層に形成された隣接する通電層を接
続するものに対しても適用される。
を接続するシェアードコンタクト構造の導電体プラグと
して、半導体基板上に形成されたゲート電極とこれに隣
接する半導体基板表面に形成されたソース・ドレイン領
域とを接続するものが記載されているが、本発明は、半
導体基板から離れた層に形成された隣接する通電層を接
続するものに対しても適用される。
【００２５】
【発明の効果】以上説明したように、本発明の半導体装
置は、隣接する通電層のみを接続するシェアードコンタ
クト構造の導電体プラグを有する絶縁層と、その上方に
形成された配線層とを有する半導体装置であって、被覆
体の存在により前記導電体プラグの損傷が防止されたも
のとなっているため、工程数が従来より少ない製造方法
で得ることができる。すなわち、隣接する通電層の接続
が前記導電体プラグによる確実になされた半導体装置
が、従来より安価に得られるようになる。
置は、隣接する通電層のみを接続するシェアードコンタ
クト構造の導電体プラグを有する絶縁層と、その上方に
形成された配線層とを有する半導体装置であって、被覆
体の存在により前記導電体プラグの損傷が防止されたも
のとなっているため、工程数が従来より少ない製造方法
で得ることができる。すなわち、隣接する通電層の接続
が前記導電体プラグによる確実になされた半導体装置
が、従来より安価に得られるようになる。
【００２６】また、本発明の方法によれば、隣接する通
電層のみを接続するシェアードコンタクト構造の導電体
プラグを有する絶縁層と、その上方に形成された配線層
とを有し、前記導電体プラグの損傷が防止された半導体
装置を、従来より少ない工程数で得ることができる。
電層のみを接続するシェアードコンタクト構造の導電体
プラグを有する絶縁層と、その上方に形成された配線層
とを有し、前記導電体プラグの損傷が防止された半導体
装置を、従来より少ない工程数で得ることができる。
【図１】本発明の一実施形態に相当する半導体装置の製
造方法を、工程順に説明するためのウエハ部分断面図で
ある。
造方法を、工程順に説明するためのウエハ部分断面図で
ある。
【図２】シェアードコンタクト構造を有する半導体装置
の従来例を示すウエハ部分断面図である。
の従来例を示すウエハ部分断面図である。
１ 半導体基板 ３ 絶縁膜（導電体プラグを有する絶縁層） ７ 下側配線（導電体プラグの上方に形成された配線
層） ８ 被覆体 １２ ソース・ドレイン領域（通電層） ２２ ゲート電極（通電層） ４１ シェアードコンタクト構造のコンタクトホール ４２ シェアードコンタクト構造のコンタクトホール ６１ 隣接する通電層のみを接続する導電体プラグ
層） ８ 被覆体 １２ ソース・ドレイン領域（通電層） ２２ ゲート電極（通電層） ４１ シェアードコンタクト構造のコンタクトホール ４２ シェアードコンタクト構造のコンタクトホール ６１ 隣接する通電層のみを接続する導電体プラグ
Claims (2)
- 【請求項１】 隣接する通電層のみを接続するシェアー
ドコンタクト構造の導電体プラグを有する絶縁層と、そ
の上方に形成された配線層とを備えた半導体装置におい
て、 前記導電体プラグの上面は、前記配線層用の導電膜に形
成された被覆体で直接覆われていることを特徴とする半
導体装置。 - 【請求項２】 絶縁膜の隣接する通電層に接する部分に
シェアードコンタクト構造のコンタクトホールを形成す
るコンタクトホール形成工程と、前記コンタクトホール
内に導電体プラグを形成する導電体プラグ形成工程と、
この導電体プラグが形成された絶縁膜の直上に導電膜を
形成し、この導電膜に対して、隣接する通電層のみを接
続する導電体プラグの上面を覆う被覆体を、配線パター
ンとともに形成する配線層形成工程とを有することを特
徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9351152A JPH11186386A (ja) | 1997-12-19 | 1997-12-19 | 半導体装置およびその製造方法 |
| PCT/JP1999/003178 WO2000077840A1 (en) | 1997-12-19 | 1999-06-15 | Semiconductor device and method of manufacture thereof |
| TW88110200A TW416125B (en) | 1997-12-19 | 1999-06-17 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9351152A JPH11186386A (ja) | 1997-12-19 | 1997-12-19 | 半導体装置およびその製造方法 |
| PCT/JP1999/003178 WO2000077840A1 (en) | 1997-12-19 | 1999-06-15 | Semiconductor device and method of manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186386A true JPH11186386A (ja) | 1999-07-09 |
Family
ID=26440149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9351152A Pending JPH11186386A (ja) | 1997-12-19 | 1997-12-19 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH11186386A (ja) |
| WO (1) | WO2000077840A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492674B1 (en) | 1999-12-16 | 2002-12-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an improved plug structure and method of manufacturing the same |
| JP2003023111A (ja) * | 2001-07-06 | 2003-01-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7838918B2 (en) | 2007-02-23 | 2010-11-23 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus |
| JP2011049601A (ja) * | 2010-12-03 | 2011-03-10 | Renesas Electronics Corp | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685080A (ja) * | 1992-08-31 | 1994-03-25 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JPH08181205A (ja) * | 1994-12-26 | 1996-07-12 | Mitsubishi Electric Corp | 半導体装置の配線構造およびその製造方法 |
| JPH10326896A (ja) * | 1997-03-25 | 1998-12-08 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1997
- 1997-12-19 JP JP9351152A patent/JPH11186386A/ja active Pending
-
1999
- 1999-06-15 WO PCT/JP1999/003178 patent/WO2000077840A1/ja active IP Right Grant
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492674B1 (en) | 1999-12-16 | 2002-12-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an improved plug structure and method of manufacturing the same |
| JP2003023111A (ja) * | 2001-07-06 | 2003-01-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7838918B2 (en) | 2007-02-23 | 2010-11-23 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus |
| US8304278B2 (en) | 2007-02-23 | 2012-11-06 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus |
| JP2011049601A (ja) * | 2010-12-03 | 2011-03-10 | Renesas Electronics Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000077840A1 (en) | 2000-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007830B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100278273B1 (ko) | 반도체장치의콘택홀형성방법 | |
| JP2001244348A (ja) | 半導体デバイスの製造方法。 | |
| JPH10223762A (ja) | 半導体装置及びその製造方法 | |
| KR100554210B1 (ko) | 자기 정렬 상호접속 비아를 이용하는 이중 다마신법 | |
| US6274482B1 (en) | Semiconductor processing methods of forming a contact opening | |
| JPH11186386A (ja) | 半導体装置およびその製造方法 | |
| JP2809131B2 (ja) | 半導体装置の製造方法 | |
| JPH11274434A (ja) | 半導体装置及びその製造方法 | |
| JPH0536623A (ja) | 半導体装置の製造方法 | |
| KR100399862B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH04313256A (ja) | 半導体集積回路装置及びその形成方法 | |
| JPH10326896A (ja) | 半導体装置及びその製造方法 | |
| KR100273314B1 (ko) | 반도체 장치 제조방법 | |
| JPH05160271A (ja) | 半導体装置 | |
| KR100360152B1 (ko) | 배선 형성 방법 | |
| JPH0653328A (ja) | 半導体装置 | |
| JPH1168064A (ja) | 半導体装置およびその製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| KR100257159B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0147636B1 (ko) | 얇은 접합을 보호하는 배선 구조를 가지는 반도체 장치 및 그 제조방법 | |
| KR100248805B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH10144788A (ja) | 半導体装置の製造方法 | |
| JP2000058640A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040720 |