JPH11186253A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH11186253A JPH11186253A JP13718398A JP13718398A JPH11186253A JP H11186253 A JPH11186253 A JP H11186253A JP 13718398 A JP13718398 A JP 13718398A JP 13718398 A JP13718398 A JP 13718398A JP H11186253 A JPH11186253 A JP H11186253A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- mask layer
- opening
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えば半導体集積
回路の製造、特に半導体装置における素子分離法を用い
た半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor integrated circuit, for example, and more particularly to a method for manufacturing a semiconductor device using an element isolation method in a semiconductor device.
【0002】[0002]
【従来の技術】近年、半導体集積回路製造技術の発展に
ともない、ウェーハ1枚に搭載される半導体素子の数は
増加の一途をたどっている。このような高集積化が進む
につれて半導体素子自体も微細化を続けており、生産ラ
インで使用される配線幅はすでにサブミクロンオーダの
領域に入っている。しかし、このように、半導体素子が
如何に微細であっても、ウェーハ上の半導体素子の間が
適度に分離されていなければ良質な半導体素子を製造す
ることはできない。この技術は一般に素子分離技術(De
vice Isolation Technology)と呼ばれており、先ず、
半導体素子の間に分離物を形成し、続いて、その分離物
による素子分離効果を維持しながら分離物の面積を可能
なかぎり小さくして開口部をつくりだし、できるだけ多
くの半導体素子を載せることを主な目的としている。2. Description of the Related Art In recent years, with the development of semiconductor integrated circuit manufacturing technology, the number of semiconductor elements mounted on one wafer has been steadily increasing. As such high integration advances, semiconductor elements themselves continue to be miniaturized, and wiring widths used in production lines are already in the submicron order. However, no matter how fine the semiconductor elements are, as described above, high quality semiconductor elements cannot be manufactured unless the semiconductor elements on the wafer are appropriately separated. This technology is generally known as device isolation technology (De-
vice Isolation Technology)
It is necessary to form an opening between the semiconductor elements and form an opening by minimizing the area of the isolation as much as possible while maintaining the element separation effect by the separating element, and to mount as many semiconductor elements as possible. The main purpose is.
【0003】現在、半導体素子の分離技術として選択酸
化法(以下にLOCOS法という)が広く使用されてい
る。その理由は、このLOCOS法によって厚い酸化膜
からなる絶縁層を半導体素子間に形成することで半導体
素子間を有効に分離できるからである。その一例とし
て、図4(A)および図4(B)の縦断面図を用いてL
OCOS法による一般的な半導体素子の分離プロセスを
以下に詳細に説明する。At present, a selective oxidation method (hereinafter referred to as a LOCOS method) is widely used as a technique for separating a semiconductor element. The reason is that by forming an insulating layer made of a thick oxide film between the semiconductor elements by the LOCOS method, the semiconductor elements can be effectively separated. As an example, L is described with reference to the longitudinal sectional views of FIGS. 4A and 4B.
A general semiconductor device isolation process by the OCOS method will be described in detail below.
【0004】先ず、例えばシリコンウェーハなどの半導
体基板10上に、マスク層として薄い酸化膜11とシリ
コン窒化膜12を順に形成する。続いて、図4(A)に
示すように、光露光とエッチング処理を施すことによっ
てこれらの酸化膜11とシリコン窒化膜12に開口部1
3を形成することで、シリコン窒化膜12と薄い酸化膜
11のパターニングし、素子分離物を形成したい半導体
基板10の部分を開口部13から露出させる。[0004] First, a thin oxide film 11 and a silicon nitride film 12 are sequentially formed as a mask layer on a semiconductor substrate 10 such as a silicon wafer. Subsequently, as shown in FIG. 4A, the openings 1 are formed in the oxide film 11 and the silicon nitride film 12 by performing light exposure and etching.
By forming the silicon nitride film 3, the silicon nitride film 12 and the thin oxide film 11 are patterned, and a portion of the semiconductor substrate 10 where an element isolation is to be formed is exposed from the opening 13.
【0005】続いて、図4(B)に示すように熱酸化成
長法を実施する。例えば図4(A)に示すようなマスク
層(シリコン窒化膜12+酸化膜11)が形成された基
板装置を高温炉内に入れてその内部温度を800℃〜1
100℃に設定し、その高温炉内に酸素を含んだガスを
流すことによって、開口部13を介して露出したシリコ
ンウェーハに対して酸化反応を促して厚いフィールド酸
化膜14を形成する。フィールド酸化膜14を形成した
部分間に半導体素子のアクティブ領域が形成される。こ
のフィールド酸化膜14の形成時に、シリコン窒化膜1
2は、その酸化速度が半導体基板10のシリコンウェー
ハより遥かに小さいためマスクの役割を果たしており、
このためシリコン窒化膜12で覆われていない半導体基
板10の部分(開口部13を介して露出した半導体基板
10の部分)にフィールド酸化膜14が形成されること
になる。最後に、シリコン窒化膜12と薄い酸化膜11
よりなるマスク層を除去して、フィールド酸化膜14に
より素子分離が完了する。Subsequently, a thermal oxidation growth method is performed as shown in FIG. For example, a substrate device provided with a mask layer (silicon nitride film 12 + oxide film 11) as shown in FIG.
By setting the temperature to 100 ° C. and flowing a gas containing oxygen into the high-temperature furnace, an oxidation reaction is promoted on the silicon wafer exposed through the opening 13 to form a thick field oxide film 14. An active region of the semiconductor device is formed between the portions where the field oxide film 14 is formed. When the field oxide film 14 is formed, the silicon nitride film 1
2 plays the role of a mask because its oxidation rate is much lower than that of the silicon wafer of the semiconductor substrate 10,
Therefore, the field oxide film 14 is formed on the portion of the semiconductor substrate 10 that is not covered with the silicon nitride film 12 (the portion of the semiconductor substrate 10 exposed through the opening 13). Finally, the silicon nitride film 12 and the thin oxide film 11
The element layer is completed by removing the mask layer formed by the field oxide film 14.
【0006】[0006]
【発明が解決しようとする課題】以上に説明した従来の
LOCOS法は、製造工程が簡単でしかも半導体素子の
分離効果に優れているため広く一般に採用されている。The above-described conventional LOCOS method has been widely and generally employed because the manufacturing process is simple and the effect of separating semiconductor elements is excellent.
【0007】しかし、半導体素子の微細化が進みサブミ
クロンオーダの大きさを扱うような工程になると、上記
従来のLOCOS法では多くの欠点が生じる。However, when the size of the semiconductor element is reduced and a process for handling a size on the order of submicrons is performed, the above-described conventional LOCOS method has many disadvantages.
【0008】まず、第1の欠点として、上記のようなフ
ィールド酸化膜14を形成する際に、酸素の拡散作用の
ため酸化反応が起きる範囲が開口部13から図4(B)
のように両横方向に拡大する。このため、フィールド酸
化膜14はシリコン窒化膜12と薄い酸化膜11の端部
下方側にも形成され、フィールド酸化膜14はその端部
に鳥のくちばしのような構造が形成される。これを、バ
ーズビーク(Bird's beak)という。First, as a first drawback, when the field oxide film 14 as described above is formed, the range in which an oxidation reaction occurs due to the diffusion action of oxygen from the opening 13 is shown in FIG.
Expand in both lateral directions as shown. For this reason, the field oxide film 14 is also formed below the ends of the silicon nitride film 12 and the thin oxide film 11, and the field oxide film 14 has a bird-like structure at its ends. This is called Bird's beak.
【0009】また、第2の欠点として、このバーズビー
ク形成時にバーズビークからの圧力が原因で、シリコン
窒化膜12の表面で圧縮応力が働く部分にある窒素を含
んだ成分が、すぐ下の薄い酸化膜11と半導体基板10
のシリコンウェーハとの界面上で引張り力が働く部分に
まで拡散し、シリコンとの作用を経てシリコン窒化膜1
5を形成してしまう。これは後に、半導体素子のゲート
酸化膜を成長させる際に、このシリコン窒化膜15がマ
スクとして作用するため、その場所のゲート酸化膜が薄
くなってしまう。このシリコン酸化膜15は、光学顕微
鏡で観察すると、半導体素子のアクティブ領域の端部で
白い帯状を呈しているため、ホワイトリボン(White ri
bbon)と呼ばれている。このホワイトリボン効果は半導
体素子の品質を左右する。As a second drawback, a component containing nitrogen in a portion where a compressive stress acts on the surface of the silicon nitride film 12 due to a pressure from the bird's beak during the formation of the bird's beak is reduced to a thin oxide film immediately below. 11 and semiconductor substrate 10
Is diffused to the portion where the tensile force acts on the interface with the silicon wafer, and acts on the silicon nitride film 1 through the action of silicon.
5 is formed. This is because the silicon nitride film 15 acts as a mask when the gate oxide film of the semiconductor element is grown later, so that the gate oxide film at that location becomes thin. When observed with an optical microscope, the silicon oxide film 15 has a white band shape at the end of the active region of the semiconductor element.
bbon). The white ribbon effect affects the quality of the semiconductor device.
【0010】さらに、第3の欠点として、フィールド酸
化膜14の形成時に、シリコンが酸化されて二酸化シリ
コンになると体積が約2.2倍に増えるため、フィール
ド酸化膜14が半導体基板10のシリコンウェーハの表
面側から突出して非陥入表面(non-recessed surface)
を形成する。これは、平坦化の条件に反する。Further, as a third disadvantage, when the field oxide film 14 is formed, the volume of the silicon oxide is increased to about 2.2 times when silicon is oxidized to silicon dioxide. Non-recessed surface protruding from the surface side of the surface
To form This goes against the flattening conditions.
【0011】さらに、第4の欠点として、フィールド酸
化膜14が形成される際にシリコンの体積が横方向にも
拡大するため、半導体素子のアクティブ領域にも大きな
応力が働いてバーズビーク付近に格子欠陥がたくさん生
じる。こうなると、その界面における電流の漏れが増え
て半導体素子の信頼性が低下する。Further, as a fourth disadvantage, when the field oxide film 14 is formed, the volume of silicon also expands in the horizontal direction, so that a large stress also acts on the active region of the semiconductor element to cause lattice defects near the bird's beak. Many occur. In this case, the leakage of current at the interface increases, and the reliability of the semiconductor element decreases.
【0012】さらに、第5の欠点として、熱酸化成長法
において、酸素を含んだガスのシリコンウェーハへの流
入速度は開口部13の大きさによって異なるため、熱酸
化成長法による処理を同時間実施した場合、開口部13
の開口が狭いほど、形成されるフィールド酸化膜14の
厚さが薄くなる。このような再現性に優れない点もま
た、素子分離効果に影響をおよぼす欠点の1つである。Further, as a fifth disadvantage, in the thermal oxidation growth method, the flow rate of the gas containing oxygen into the silicon wafer varies depending on the size of the opening 13, so that the processing by the thermal oxidation growth method is performed for the same time. The opening 13
The smaller the opening is, the thinner the formed field oxide film 14 is. Such poor reproducibility is also one of the disadvantages affecting the element isolation effect.
【0013】そこで、第1〜第5に挙げたような従来の
LOCOS法の欠点を改善する目的で半導体素子の分離
法が数多く開発され提案されている。例えば、米国特許
第4,211,582号には、Horingらによる、
複数次のマスク技術を利用して2段階の酸化処理をおこ
なう素子分離法が記載されている。また、同じく米国特
許第4,868,136号には、Ravagliaらに
よる、LOCOS法と溝掘り技術とを組み合わせた素子
分離法が記載されている。しかし、これらのような改良
素子分離法を使用しても、生産率が低い、再現性に優れ
ない、製造工程が複雑である、表面が平坦でないなどの
欠点は依然として未解決のままである。In view of the above, a number of methods for separating semiconductor elements have been developed and proposed for the purpose of improving the drawbacks of the conventional LOCOS method as mentioned in the first to fifth. For example, U.S. Pat. No. 4,211,582 discloses that
An element isolation method in which a two-stage oxidation process is performed using a multi-order mask technique is described. U.S. Pat. No. 4,868,136 also describes a device isolation method by Ravaglia et al. That combines a LOCOS method and a trenching technique. However, even when such improved element isolation methods are used, disadvantages such as a low production rate, poor reproducibility, a complicated manufacturing process, and an uneven surface are still unresolved.
【0014】本発明は、上記従来の問題を解決するもの
で、半導体装置における素子分離プロセスに改良を加え
ることによって、従来のLOCOS法の欠点であるバー
ズビークの形成を防ぎ再現性にも優れて厚さが均等な分
離物を形成し、同時に、この分離物が形成されても略平
坦な表面を維持しつつ、分離物を形成するときに発生す
る応力や窒素成分の拡散を大幅に抑制することができ
て、半導体素子の品質を向上させることができる半導体
装置の製造方法を提供することを目的とする。The present invention solves the above-mentioned conventional problems. By improving the element isolation process in a semiconductor device, it is possible to prevent the formation of bird's beaks, which is a drawback of the conventional LOCOS method, and to provide excellent reproducibility. To form a segregated product, and at the same time, while maintaining a substantially flat surface even when the segregated product is formed, significantly reduce the stress and the diffusion of nitrogen components generated when the separated product is formed. It is an object of the present invention to provide a method of manufacturing a semiconductor device which can improve the quality of a semiconductor element.
【0015】[0015]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体素子の分離に使用されるLOCOS法
を用いた半導体装置の製造方法において、半導体基板の
表面上にマスク層を形成する工程と、マスク層を選択的
にエッチングしてマスク層に開口部を形成する工程と、
開口部下方の半導体基板に酸素イオンを斜めに打ち込ん
で、範囲が前記マスク層端部の下方に達するイオン注入
領域を形成する工程と、熱酸化成長法を利用して、開口
部を介して露出した半導体基板にフィールド酸化膜を形
成する工程とを有することを特徴とするものである。According to a method of manufacturing a semiconductor device of the present invention, a mask layer is formed on a surface of a semiconductor substrate in a method of manufacturing a semiconductor device using a LOCOS method used for separating a semiconductor element. Forming an opening in the mask layer by selectively etching the mask layer;
A step of obliquely implanting oxygen ions into the semiconductor substrate below the opening to form an ion-implanted region whose area reaches below the end of the mask layer, and exposing the semiconductor substrate through the opening using a thermal oxidation growth method; Forming a field oxide film on the formed semiconductor substrate.
【0016】この構成により、酸素イオンの注入工程に
おいて、半導体基板に酸素イオンを斜めに打ち込んで、
酸素イオンがマスク層端部の下方にも分布するようにし
ている。続いて、LOCOS法によって酸素イオンの注
入領域に分離物を形成する。このとき、前段階で打ち込
まれたマスク層端部下方部分の酸素イオンが半導体基板
のシリコンと作用し合うため、このマスク層端部下方部
分の反応速度も増すことで、分離物の厚さが均等にな
り、従来のようなバーズビークの形成が防止される。こ
のバーズビークの形成防止によって、バーズビーク形成
時に発生する応力や窒素成分の拡散が大幅に抑制可能
で、半導体素子の品質向上させることが可能となる。ま
た、予め酸素イオンが注入されているので、酸化反応時
間が短縮され、かつ、より奥深くにフィールド酸化膜が
形成されて、半導体基板表面の平坦度をより高めること
が可能となる。予め酸素イオン注入が為されているの
で、熱酸化成長法を実施する際の酸化速度を増すことが
可能で、開口部23の開口の大きさの多少の変化でフィ
ールド酸化膜の厚さが変化する度合いが抑制されて、再
現性にも優れ分離物の厚さが均等になる。このようにし
て、従来のLOCOS法の多くの欠点が改善され得る。According to this structure, in the step of implanting oxygen ions, oxygen ions are obliquely implanted into the semiconductor substrate.
Oxygen ions are also distributed below the end of the mask layer. Subsequently, an isolate is formed in the oxygen ion implantation region by the LOCOS method. At this time, oxygen ions in the lower portion of the end portion of the mask layer implanted in the previous stage interact with silicon of the semiconductor substrate, so that the reaction speed of the lower portion of the end portion of the mask layer also increases, thereby increasing the thickness of the separated material. Evenly, the formation of a bird's beak as in the related art is prevented. By preventing the formation of the bird's beak, the stress and the diffusion of the nitrogen component generated during the formation of the bird's beak can be significantly suppressed, and the quality of the semiconductor element can be improved. Further, since oxygen ions are implanted in advance, the oxidation reaction time is shortened, and the field oxide film is formed deeper, so that the flatness of the surface of the semiconductor substrate can be further improved. Since oxygen ions have been implanted in advance, it is possible to increase the oxidation rate when performing the thermal oxidation growth method, and the thickness of the field oxide film changes with a slight change in the size of the opening 23. The degree of separation is suppressed, the reproducibility is excellent, and the thickness of the separated material becomes uniform. In this way, many disadvantages of the conventional LOCOS method can be improved.
【0017】また、本発明の半導体装置の製造方法にお
けるマスク層は、少なくとも酸化膜とシリコン窒化膜を
有している。この場合、このマスク層は、酸化膜とシリ
コン窒化膜の2層構造か、または薄い酸化膜、ポリシリ
コン膜、シリコン窒化膜の3層構造であることが好まし
い。このようにして、薄い酸化膜とシリコン窒化膜との
間にポリシリコン膜を設けて3層構造とすれば、分離物
に働く応力がより効果的に緩和され得る。In the method of manufacturing a semiconductor device according to the present invention, the mask layer has at least an oxide film and a silicon nitride film. In this case, this mask layer preferably has a two-layer structure of an oxide film and a silicon nitride film, or a three-layer structure of a thin oxide film, a polysilicon film, and a silicon nitride film. In this manner, when a polysilicon film is provided between the thin oxide film and the silicon nitride film to form a three-layer structure, the stress acting on the isolation can be reduced more effectively.
【0018】さらに、本発明の半導体装置の製造方法に
おいて、薄い酸化膜の厚さは50Å〜200Åで、シリ
コン窒化膜の厚さは500Å〜2000Åで、ポリシリ
コン膜の厚さは200Å〜1000Åであることが好ま
しい。Further, in the method of manufacturing a semiconductor device according to the present invention, the thin oxide film has a thickness of 50 to 200 °, the silicon nitride film has a thickness of 500 to 2000 °, and the polysilicon film has a thickness of 200 to 1000 °. Preferably, there is.
【0019】さらに、本発明の半導体装置の製造方法に
おいて、酸素イオンを注入する工程は、その注入エネル
ギーが50〜150KeVで、その注入量が1×1015
〜1×1017atoms/cm2に設定されることが好
ましい。また、本発明の半導体装置の製造方法におい
て、熱酸化成長法の実施温度は800〜1100℃に設
定されることが好ましい。Further, in the method of manufacturing a semiconductor device according to the present invention, the step of implanting oxygen ions is performed at an implantation energy of 50 to 150 KeV and an implantation amount of 1 × 10 15.
It is preferably set to 1 × 10 17 atoms / cm 2 . In the method of manufacturing a semiconductor device according to the present invention, it is preferable that the temperature at which the thermal oxidation growth method is performed is set to 800 to 1100 ° C.
【0020】[0020]
【発明の実施の形態】以下、本発明に係る半導体装置の
製造方法の実施形態について図面を参照して詳細に説明
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a method for manufacturing a semiconductor device according to the present invention will be described in detail with reference to the drawings.
【0021】図1(A)、図1(B)、図2(A)およ
び図2(B)は本発明の一実施形態における半導体装置
の各製造工程の概略構成を示しており、図1(A)はマ
スク層の形成工程における縦断面図、図1(B)は酸素
イオン注入工程における縦断面図、図2(A)はフィー
ルド酸化膜の形成工程における縦断面図、図2(B)は
マスク層の除去工程における縦断面図である。FIG. 1A, FIG. 1B, FIG. 2A and FIG. 2B show a schematic configuration of each manufacturing process of a semiconductor device according to an embodiment of the present invention. 2A is a longitudinal sectional view in a mask layer forming step, FIG. 1B is a longitudinal sectional view in an oxygen ion implantation step, FIG. 2A is a longitudinal sectional view in a field oxide film forming step, and FIG. () Is a longitudinal sectional view in a mask layer removing step.
【0022】図1(A)に示すように、半導体基板20
上に、薄い酸化膜(pad oxide layer)21とシリコン
窒化膜22の2層構造のマスク層を形成する。続いて、
このマスク層を選択的にエッチングしてマスク層が所定
のパターンとなるようにマスク層に開口部23を形成す
る。As shown in FIG. 1A, a semiconductor substrate 20
A mask layer having a two-layer structure of a thin oxide film (pad oxide layer) 21 and a silicon nitride film 22 is formed thereon. continue,
The mask layer is selectively etched to form openings 23 in the mask layer so that the mask layer has a predetermined pattern.
【0023】例えば、この半導体基板20のシリコンウ
ェーハの表面上に、化学蒸気法(CVD法)または熱酸
化成長法を利用して厚さが50〜200Åの薄い酸化膜
21を形成し、さらに、その薄い酸化膜21の表面上に
CVD法を利用して厚さが500〜2000Åのシリコ
ン窒化膜22を堆積させる。続いて、光露光とエッチン
グ処理を施すことによってこれらの薄い酸化膜21とシ
リコン窒化膜22に開口部23を形成して、シリコン窒
化膜22と薄い酸化膜21をパターン化する。このよう
にして、半導体素子間の分離物としての後述のフィール
ド酸化膜25を形成したい部分の半導体基板20を、開
口部23を介して露出させる。For example, a thin oxide film 21 having a thickness of 50 to 200 ° is formed on the surface of the silicon wafer of the semiconductor substrate 20 by using a chemical vapor method (CVD method) or a thermal oxidation growth method. On the surface of the thin oxide film 21, a silicon nitride film 22 having a thickness of 500 to 2000 ° is deposited by using the CVD method. Subsequently, openings 23 are formed in the thin oxide film 21 and the silicon nitride film 22 by performing light exposure and etching, and the silicon nitride film 22 and the thin oxide film 21 are patterned. In this manner, the portion of the semiconductor substrate 20 where the later-described field oxide film 25 as an isolator between semiconductor elements is to be formed is exposed through the opening 23.
【0024】次に、図1(B)に示すように、酸素イオ
ン(O+)を半導体基板20の開口部23を介して斜め
に打ち込んで酸素イオン注入領域24を形成する。この
とき、酸素イオンの注入エネルギーと注入量は、各製造
工程の需要に見合うように調整するのが好ましい。例え
ば本実施形態では、酸素イオンの注入エネルギーは50
〜150KeVで、また、その注入量は1×1015〜1
×1017atom/cm2に設定されている。また、こ
のとき、酸素イオンは斜めに注入されるため、その分布
範囲は開口部23を介してシリコンウェーハが露出した
部分から、例えば図1(B)における両横方向にまで拡
大してマスク層端部の下方位置に達している。Next, as shown in FIG. 1B, oxygen ions (O + ) are obliquely implanted through the opening 23 of the semiconductor substrate 20 to form an oxygen ion implanted region 24. At this time, it is preferable that the implantation energy and the implantation amount of the oxygen ions are adjusted to meet the demand of each manufacturing process. For example, in the present embodiment, the oxygen ion implantation energy is 50
150150 KeV and the injection amount is 1 × 10 15 -1
× 10 17 atom / cm 2 . At this time, since oxygen ions are obliquely implanted, the distribution range of the mask layer is expanded from a portion where the silicon wafer is exposed through the opening 23 to, for example, both lateral directions in FIG. It has reached the lower position of the end.
【0025】続いて、図2(A)に示すように、熱酸化
成長法を利用して、開口部23を介して露出したシリコ
ンウェーハにフィールド酸化膜25を形成する。例え
ば、図1(B)に示すような酸素イオン注入工程を終え
た基板装置を高温炉に入れて温度を800℃〜1100
℃に設定すると共に、この高温炉内に酸素を含んだガス
を流すことによって、開口部23を介して露出したシリ
コンウェーハの酸化反応を促して、その露出した部分の
半導体基板20に厚いフィールド酸化膜25を形成し、
半導体素子のアクティブ領域の範囲が設定される。この
とき、フィールド酸化膜25の形成において、拡散によ
って流入する酸素を含んだガスのほか、開口部23を介
して半導体基板20に打ち込まれた酸素イオンも酸化反
応に参加するため、全体の酸化速度を増すことができ
る。こうして、形成されるフィールド酸化膜25の厚さ
は半導体基板20の平面方向に均等になる。よって、マ
スク層下方の端部に形成されるフィールド酸化膜25も
真ん中の部分と大よそ同じ厚さになるため、従来の図4
(B)のようなバーズビークは形成されない。Subsequently, as shown in FIG. 2A, a field oxide film 25 is formed on the silicon wafer exposed through the opening 23 by using a thermal oxidation growth method. For example, the substrate device after the oxygen ion implantation step as shown in FIG.
° C and flowing a gas containing oxygen into the high-temperature furnace, thereby promoting the oxidation reaction of the silicon wafer exposed through the opening 23, and causing the exposed portion of the semiconductor substrate 20 to have a thick field oxidation. Forming a film 25,
The range of the active region of the semiconductor device is set. At this time, in the formation of the field oxide film 25, in addition to the gas containing oxygen flowing by diffusion, oxygen ions implanted into the semiconductor substrate 20 through the opening 23 also participate in the oxidation reaction. Can be increased. Thus, the thickness of the formed field oxide film 25 becomes uniform in the plane direction of the semiconductor substrate 20. Therefore, the field oxide film 25 formed at the lower end portion of the mask layer also has approximately the same thickness as the middle portion.
No bird's beak as in (B) is formed.
【0026】最後に、マスク層である2層構造のシリコ
ン窒化膜22と薄い酸化膜21を順に除去して、略平坦
化されたフィールド酸化膜25だけを残すことができ
る。例えば、熱した燐酸溶液で先ずシリコン窒化膜22
を除去し、続いてフッ化水素酸を含んだ溶液で薄い酸化
膜21を除去すれば、図2(B)に示されるようなフィ
ールド酸化膜25で構成された半導体素子間の分離物の
形成が完成する。Finally, the silicon nitride film 22 having a two-layer structure and the thin oxide film 21 serving as a mask layer are sequentially removed, so that only the substantially planarized field oxide film 25 can be left. For example, a silicon nitride film 22 is first heated with a heated phosphoric acid solution.
Is removed, and then the thin oxide film 21 is removed with a solution containing hydrofluoric acid, thereby forming an isolation between semiconductor elements composed of the field oxide film 25 as shown in FIG. Is completed.
【0027】したがって、従来の技術と比較すると、本
発明による素子間分離物の形成工程には、以下のように
多くの長所がある。本発明の第1の長所として、素子間
分離物を形成したい部分(開口部23を介して露出した
シリコンウェーハの部分)の半導体基板20に酸素イオ
ンを注入して酸素イオン注入領域24を形成しているた
め、熱酸化成長法を実施する際の酸化速度を増すことが
できる。しかも、酸素イオンを斜めに打ち込んでいるた
め、酸素イオン注入領域24の端部はマスク層の下方位
置に達し、よって形成される素子間分離物の厚さは基板
平面方向に均等になり、従来のバーズビークの形成を防
ぐことができる。このバーズビークの形成防止によっ
て、バーズビーク形成時に発生する応力や窒素成分の拡
散が大幅に抑制可能で、半導体素子の品質向上を図るこ
とができる。Therefore, as compared with the prior art, the process of forming the device isolation according to the present invention has many advantages as follows. A first advantage of the present invention is that oxygen ions are implanted into the semiconductor substrate 20 at a portion where a device isolation is to be formed (a portion of the silicon wafer exposed through the opening 23) to form an oxygen ion implanted region 24. Therefore, the oxidation rate when performing the thermal oxidation growth method can be increased. In addition, since oxygen ions are obliquely implanted, the end of the oxygen ion implanted region 24 reaches a position below the mask layer, and the thickness of the formed element isolation becomes uniform in the plane direction of the substrate. The formation of bird's beak can be prevented. By preventing the formation of the bird's beak, the stress and the diffusion of the nitrogen component generated during the formation of the bird's beak can be largely suppressed, and the quality of the semiconductor element can be improved.
【0028】また、本発明の第2の長所として、半導体
基板20の開口部23を介した露出部分には予め酸素イ
オンが注入されているため、酸化反応の時間を短縮で
き、かつ、半導体基板20のより奥深くにフィールド酸
化膜15を形成することができる。よって、半導体基板
20表面の平坦度をより高めることができ、多層化工程
の応用に有利である。Also, as a second advantage of the present invention, since oxygen ions are implanted in advance in the exposed portion of the semiconductor substrate 20 through the opening 23, the time of the oxidation reaction can be reduced, and The field oxide film 15 can be formed deeper than the field oxide film 20. Therefore, the flatness of the surface of the semiconductor substrate 20 can be further improved, which is advantageous for application of a multi-layering process.
【0029】さらに、本発明の第3の長所として、予め
酸素イオン注入領域24を形成しているため、熱酸化成
長法を実施する際の酸化速度を増すことができるので、
開口部23の開口の大きさの多少の変化でフィールド酸
化膜25の厚さが変化する度合いを抑制できて、再現性
にも優れて分離物の厚さが均等になる。Further, as a third advantage of the present invention, since the oxygen ion implanted region 24 is formed in advance, the oxidation rate at the time of performing the thermal oxidation growth method can be increased.
The degree to which the thickness of the field oxide film 25 changes due to a slight change in the size of the opening of the opening 23 can be suppressed, and the reproducibility is excellent, so that the thickness of the isolation is uniform.
【0030】さらに、本発明の第4の長所として、本発
明における改良素子分離法は現行の素子分離法と完全に
適合可能であり、酸素イオンを斜めに打ち込む工程を加
えるだけで公知技術の上記各種欠点を改善することがで
きる。よって、素子間分離物の各形成工程は複雑化せず
生産効率に影響なく、製造コストの大幅増加も避けられ
る。Further, as a fourth advantage of the present invention, the improved device isolation method of the present invention is completely compatible with the current device isolation method, and the above-mentioned known technology can be obtained simply by adding a step of obliquely implanting oxygen ions. Various disadvantages can be improved. Therefore, the steps of forming the inter-element isolation are not complicated, the production efficiency is not affected, and a large increase in manufacturing cost can be avoided.
【0031】なお、以上は好ましい実施形態との関連の
基で本発明の説明を行ったが、本実施形態の内容は本発
明の範囲をそれらのみに限定する趣旨のものではない。
本実施形態は、本発明の基本原理と実例を最適な方法で
説明するために選択されたものであり、当該技術に熟知
した者であれば、本発明の精神と領域を脱しない範囲で
変更や潤色を加えることができるものである。したがっ
て、本発明の保護範囲は特許請求の範囲を基準とする。Although the present invention has been described with reference to the preferred embodiments, the contents of the present embodiments are not intended to limit the scope of the present invention only thereto.
This embodiment has been selected in order to explain the basic principles and examples of the present invention in an optimal manner, and those skilled in the art may modify the present invention without departing from the spirit and scope of the present invention. And can add hydration. Therefore, the protection scope of the present invention is based on the claims.
【0032】また、本実施形態では、図1(A)に示す
ようにマスク層を、薄い酸化膜21とシリコン窒化膜2
2の2層構造としたが、図3に示すようにマスク層を、
薄い酸化膜21、ポリシリコン膜26およびシリコン窒
化膜22の3層構造とすることもできる。このように、
マスク層のシリコン窒化膜22と薄い酸化膜21の間に
厚さ約200〜1000Åのポリシリコン膜26を形成
すると、その後の工程でフィールド酸化膜25を形成し
た場合に、そのフィールド酸化膜25を構成する素子分
離物に働く応力をより効果的に緩和することができる。In this embodiment, as shown in FIG. 1A, the mask layer is made of a thin oxide film 21 and a silicon nitride film 2.
2, but the mask layer was formed as shown in FIG.
A three-layer structure of a thin oxide film 21, a polysilicon film 26, and a silicon nitride film 22 may be employed. in this way,
When a polysilicon film 26 having a thickness of about 200 to 1000 ° is formed between the silicon nitride film 22 of the mask layer and the thin oxide film 21, if the field oxide film 25 is formed in a subsequent step, the field oxide film 25 is formed. It is possible to more effectively reduce the stress applied to the constituent element isolation material.
【0033】[0033]
【発明の効果】以上のように本発明によれば、酸素イオ
ンの注入工程において、半導体基板に酸素イオンを斜め
に打ち込んだ後に、LOCOS法によって酸素イオンの
注入領域に分離物を形成するため、マスク層端部下方部
分の反応速度も増すことで、分離物の厚さが均等にな
り、従来のようなバーズビークの形成を防止することが
できる。As described above, according to the present invention, in the step of implanting oxygen ions, after the oxygen ions are implanted obliquely into the semiconductor substrate, the isolation is formed in the oxygen ion implanted region by the LOCOS method. By increasing the reaction rate in the lower portion of the end portion of the mask layer, the thickness of the separated material becomes uniform, and the formation of a bird's beak as in the related art can be prevented.
【0034】また、このバーズビークの形成防止によっ
て、従来、バーズビーク形成時に発生する応力や窒素成
分の拡散を大幅に抑制することができ、半導体素子の品
質を向上させることができる。Further, by preventing the formation of the bird's beak, it is possible to greatly suppress the stress and the diffusion of the nitrogen component which are conventionally generated during the formation of the bird's beak, thereby improving the quality of the semiconductor element.
【0035】さらに、このように、予め酸素イオンが注
入されているため、酸化反応時間を短縮でき、かつ、よ
り奥深くにフィールド酸化膜を形成できることで、半導
体基板表面の平坦度をより高めることができる。また、
予め酸素イオンが注入されているため、熱酸化成長法を
実施する際の酸化速度を増すことができて、開口部の開
口の大きさの多少の変化でフィールド酸化膜の厚さが変
化する度合いを抑制でき、再現性に優れ分離物の厚さを
均等にすることができる。Further, since the oxygen ions are previously implanted, the oxidation reaction time can be reduced and the field oxide film can be formed deeper, so that the flatness of the surface of the semiconductor substrate can be further improved. it can. Also,
Oxygen ions are implanted in advance, so that the oxidation rate when performing the thermal oxidation growth method can be increased, and the degree to which the thickness of the field oxide film changes due to a slight change in the size of the opening. Can be suppressed, and the thickness of the separated material can be made uniform with excellent reproducibility.
【図1】本発明の一実施形態における半導体装置の各製
造工程の概略構成を示しており、(A)はマスク層の形
成工程における縦断面図、(B)は酸素イオン注入工程
における縦断面図である。FIG. 1 shows a schematic configuration of each manufacturing process of a semiconductor device according to an embodiment of the present invention, in which (A) is a longitudinal sectional view in a mask layer forming process, and (B) is a longitudinal sectional view in an oxygen ion implantation process. FIG.
【図2】本発明の一実施形態における半導体装置の各製
造工程の概略構成を示しており、(A)はフィールド酸
化膜の形成工程における縦断面図、(B)はマスク層の
除去工程における縦断面図である。FIGS. 2A and 2B are schematic cross-sectional views of a manufacturing process of a semiconductor device according to an embodiment of the present invention, in which FIG. 2A is a longitudinal sectional view in a field oxide film forming process, and FIG. It is a longitudinal cross-sectional view.
【図3】本発明の他の実施形態における半導体装置のマ
スク層の形成工程の概略構成を示す縦断面図である。FIG. 3 is a longitudinal sectional view illustrating a schematic configuration of a process of forming a mask layer of a semiconductor device according to another embodiment of the present invention.
【図4】従来のLOCOS法を利用して素子間分離物を
形成する際の各工程の縦断面図である。FIG. 4 is a vertical cross-sectional view of each step in forming a device isolation using a conventional LOCOS method.
20 半導体基板 21 酸化膜 22 シリコン窒化膜 23 開口部 24 酸素イオン注入領域 25 フィールド酸化膜 26 ポリシリコン膜 Reference Signs List 20 semiconductor substrate 21 oxide film 22 silicon nitride film 23 opening 24 oxygen ion implantation region 25 field oxide film 26 polysilicon film
Claims (7)
法を用いた半導体装置の製造方法において、 半導体基板の表面上にマスク層を形成する工程と、 前記マスク層を選択的にエッチングして前記マスク層に
開口部を形成する工程と、 前記開口部下方の半導体基板に酸素イオンを斜めに打ち
込んで、範囲が前記マスク層端部の下方に達するイオン
注入領域を形成する工程と、 熱酸化成長法を利用して、前記開口部を介して露出した
半導体基板にフィールド酸化膜を形成する工程とを有す
ることを特徴とする半導体装置の製造方法。1. A method for manufacturing a semiconductor device using a selective oxidation method used for separating a semiconductor element, comprising: forming a mask layer on a surface of a semiconductor substrate; and selectively etching the mask layer. Forming an opening in the mask layer; obliquely implanting oxygen ions into the semiconductor substrate below the opening to form an ion-implanted region whose area extends below the end of the mask layer; Forming a field oxide film on the semiconductor substrate exposed through the opening using a growth method.
リコン窒化膜を有したことを特徴とする請求項1に記載
の半導体装置の製造方法。2. The method according to claim 1, wherein the mask layer has at least an oxide film and a silicon nitride film.
あることを特徴とする請求項2に記載の半導体装置の製
造方法。3. The method according to claim 2, wherein the thickness of the oxide film is 50 ° to 200 °.
2000Åであることを特徴とする請求項2または3に
記載の半導体装置の製造方法。4. The method according to claim 1, wherein said silicon nitride film has a thickness of 500Å or more.
4. The method for manufacturing a semiconductor device according to claim 2, wherein the angle is 2,000.
有し、前記ポリシリコン膜の厚さが200Å〜1000
Åであることを特徴とする請求項2乃至4のいずれかに
記載の半導体装置の製造方法。5. The mask layer further includes a polysilicon film, wherein the thickness of the polysilicon film is 200Å to 10001000.
5. The method of manufacturing a semiconductor device according to claim 2, wherein Å is satisfied.
注入エネルギーが50〜150KeVで、その注入量が
1×1015〜1×1017atoms/cm2で実施され
ることを特徴とする請求項1乃至5のいずれかに記載の
半導体装置の製造方法。6. The oxygen ion implantation step is performed at an implantation energy of 50 to 150 KeV and an implantation amount of 1 × 10 15 to 1 × 10 17 atoms / cm 2. Item 6. A method for manufacturing a semiconductor device according to any one of Items 1 to 5.
の温度で実施されることを特徴とする請求項1乃至6の
いずれかに記載の半導体装置の製造方法。7. The thermal oxidation growth method is performed at 800 to 1100 ° C.
7. The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed at a temperature.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW086119282A TW364204B (en) | 1997-12-19 | 1997-12-19 | Method for producing semiconductor capacitor of the semiconductor and its eletrode plate |
TW86119282 | 1997-12-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11186253A true JPH11186253A (en) | 1999-07-09 |
Family
ID=21627436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13718398A Pending JPH11186253A (en) | 1997-12-19 | 1998-05-19 | Manufacture of semiconductor device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH11186253A (en) |
TW (1) | TW364204B (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7192840B2 (en) | 2002-10-30 | 2007-03-20 | Oki Electric Industry Co., Ltd. | Semiconductor device fabrication method using oxygen ion implantation |
JP2009012172A (en) * | 2007-07-03 | 2009-01-22 | Em Microelectronic-Marin Sa | Method of manufacturing mechanical part and micromechanical part |
JP2009016848A (en) * | 2008-07-14 | 2009-01-22 | Panasonic Corp | Semiconductor device, and manufacturing method thereof |
US7585706B2 (en) | 2000-03-22 | 2009-09-08 | Panasonic Corporation | Method of fabricating a semiconductor device |
-
1997
- 1997-12-19 TW TW086119282A patent/TW364204B/en not_active IP Right Cessation
-
1998
- 1998-05-19 JP JP13718398A patent/JPH11186253A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7585706B2 (en) | 2000-03-22 | 2009-09-08 | Panasonic Corporation | Method of fabricating a semiconductor device |
US7192840B2 (en) | 2002-10-30 | 2007-03-20 | Oki Electric Industry Co., Ltd. | Semiconductor device fabrication method using oxygen ion implantation |
JP2009012172A (en) * | 2007-07-03 | 2009-01-22 | Em Microelectronic-Marin Sa | Method of manufacturing mechanical part and micromechanical part |
JP2009016848A (en) * | 2008-07-14 | 2009-01-22 | Panasonic Corp | Semiconductor device, and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
TW364204B (en) | 1999-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6001709A (en) | Modified LOCOS isolation process for semiconductor devices | |
JPH05206115A (en) | Manufacture of isolation region in oxide | |
US5814551A (en) | Methods for forming integrated circuit isolation layers using oxygen diffusing layers | |
US4465705A (en) | Method of making semiconductor devices | |
JPH11186253A (en) | Manufacture of semiconductor device | |
EP0424018A2 (en) | Integrated circuit field isolation process | |
JPS59165434A (en) | Manufacture of semiconductor device | |
JPH09326391A (en) | Manufacture of element isolation oxide film | |
JPH01179431A (en) | Manufacture of semiconductor device | |
KR0138324B1 (en) | Manufacture of element isolation | |
JPS5854651A (en) | Manufacture of semiconductor device | |
JPS6231492B2 (en) | ||
JPH079930B2 (en) | Method for manufacturing semiconductor device | |
JPS6171646A (en) | Manufacture of semiconductor device | |
JPH0582514A (en) | Manufacture of semiconductor device | |
JPH04309226A (en) | Manufacture of semiconductor device | |
JPH05211230A (en) | Manufacture of semiconductor device | |
JPH0152900B2 (en) | ||
JPH0496348A (en) | Manufacture of perfect dielectric isolation substrate | |
JPH09232245A (en) | Manufacture of semiconductor device | |
JPH0267728A (en) | Formation of element isolating oxide film | |
JPS6185839A (en) | Manufacture of semiconductor integrated circuit | |
JPH01123473A (en) | Manufacture of semiconductor device | |
JPS63257249A (en) | Manufacture of semiconductor device | |
JPS6194338A (en) | Semiconductor device and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990810 |