JPH11177432A - 変調装置および方法、並びに提供媒体 - Google Patents
変調装置および方法、並びに提供媒体Info
- Publication number
- JPH11177432A JPH11177432A JP9342417A JP34241797A JPH11177432A JP H11177432 A JPH11177432 A JP H11177432A JP 9342417 A JP9342417 A JP 9342417A JP 34241797 A JP34241797 A JP 34241797A JP H11177432 A JPH11177432 A JP H11177432A
- Authority
- JP
- Japan
- Prior art keywords
- code
- data
- length
- conversion table
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
- G11B2020/1457—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof wherein DC control is performed by calculating a digital sum value [DSV]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Dc Digital Transmission (AREA)
Abstract
する。 【解決手段】 DSVビット決定挿入部11において、
入力されたデータ列にDSVビットを挿入する。変調部
12は、変換テーブルを有し、その要素は、それぞれ一
意に決定する要素で構成され、かつ、データ列の要素内
の”1”の個数と、変換される符号語列の要素内の”
1”の個数を、2で割ったときの余りが、どちらも1あ
るいは0で一致するような変換規則を有する。この変換
テーブルに従って、チャネルビット列は変調され、NR
ZI化部13で、さらにNRZI化される。
Description
法、並びに提供媒体に関し、特にデータ伝送や記録媒体
への記録に適するように、DSV制御と同時にデータを
変調するようにした変調装置および方法、並びに提供媒
体に関する。
たは例えば磁気ディスク、光ディスク、光磁気ディスク
等の記録媒体に記録する際、伝送や記録に適するように
データの変調が行われる。このような変調方法の1つと
して、ブロック符号が知られている。このブロック符号
は、データ列をm×iビットからなる単位(以下データ
語という)にブロック化し、このデータ語を適当な符号
則に従ってn×iビットからなる符号語に変換するもの
である。そしてこの符号は、i=1のときには固定長符
号となり、またiが複数個選べるとき、すなわち1乃至
imax(最大のi)の範囲の所定のiを選択して変換し
たときには可変長符号となる。このブロック符号化され
た符号は可変長符号(d,k;m,n;r)と表す。
(最大拘束長)となる。またdは、連続する”1”の間
に入る、”0”の最小連続個数、例えば0の最小ランを
示し、kは連続する”1”の間に入る、”0”の最大連
続個数、例えば0の最大ランを示している。
符号を、例えば光ディスクや光磁気ディスク等に記録す
る場合、コンパクトディスクやミニディスク等では、可
変長符号に対して、”1”を反転し、”0”を無反転す
る、NRZI(Non Return toZero Inverted)変調を行
い、NRZI変調化された可変長符号(以下記録波形列
という)に基づき記録を行っている。また他にも、IS
O規格の光磁気ディスクのように、記録変調したビット
列を、NRZI変調を行なわずにそのまま記録を行なう
システムもある。
最大反転間隔をTmaxとするとき、線速方向に高密度記
録を行うためには、最小反転間隔Tminは長い方が、す
なわち最小ランdは大きい方が良く、またクロックの再
生の面からは、最大反転間隔Tmaxは短いほうが、すな
わち最大ランkは小さい方が望ましく、種々の変調方法
が提案されている。
スク、又は光磁気ディスク等において提案されている変
調方式として、可変長RLL(1−7)、固定長RLL
(1−7)、そして可変長であるRLL(2−7)など
がある。
ルは例えば以下の通りである。
くチャネルビットが0であるときに1とされ、また次に
続くチャネルビットが1であるときに0とされる。拘束
長rは2である。
(1,7;2,3;2)であり、記録波形列のビット間
隔をTとすると、最小反転間隔Tminは2(=1+1)
Tとなる。また、データ列のビット間隔をTdataとする
と、最小反転間隔Tminは1.33(=(2/3)×
2)Tdataとなり、最大反転間隔Tmaxは8T(5.3
3Tdata)となる。さらに検出窓幅Twは(m/n)×
Tで表され、その値は0.67(=2/3)Tとなる。
ったチャネルビット列は、発生頻度としてはTminで
ある2Tが一番多く、以下3T、4Tと続く。2Tや3
Tのようなエッジ情報が早い周期で多く発生すること
は、クロック再生には有利となりうるが、2Tが連続し
続けると、むしろ記録波形に歪みが生じ易くなってく
る。すなわち、2Tの波形出力は小さく、デフォーカス
やタンジェンシャルチルトによる影響を受け易い。また
さらに、高線密度記録の場合、最小マークの連続した記
録はノイズ等外乱の影響を受け易く、データ再生誤りを
起こし易くなる。
45号として、Tminの連続を制限した符号を先に提
案した。これをRML符号(Repeated Minimum run-len
gthLimited code)と呼ぶことにする。
m,n;r)を、例えば可変長符号(1,7;2,3;
3)であるとするとき、すなわち0の最小ランであるd
を1ビット、0の最大ランであるkを7ビット、基本デ
ータ長であるmを2ビット、基本符号長であるnを3ビ
ット、最大拘束長であるrを3とするとき、変換テーブ
ルは、例えば次の表に示すような変換テーブルとされて
いる。
なった場合、特に、さらに次の4データを参照し、合計
6データ列が”100110”となったとき、最小ラン
の繰り返しを制限するコードとして、それに対応する特
別の符号を与えることで、表2による変調では、最小ラ
ンの繰り返しを最大で5回までにすることができた。
を記録再生する処理を安定化することができる。
の際には、各媒体(伝送)に適した符号化変調が行われ
るが、これら変調符号に直流成分が含まれているとき、
たとえばディスク装置のサーボの制御におけるトラッキ
ングエラーなどの、各種のエラー信号に変動が生じ易く
なったり、あるいはジッターが発生し易くなったりす
る。従って、直流成分はなるべく含まない方が良い。
テーブル、及び、RML(1−7)テーブルによる変調
符号は、DSV制御が行われていない。このような場合
のDSV制御は、変調後の符号化列において、所定の間
隔においてDSV制御を行い、所定のDSV制御ビット
を符号化列(チャネルビット列)内に挿入することで、
行うことが出来る。
ャネルビット列をNRZI化し(すなわちレベル符号化
し)、そのビット列(データのシンボル)の”1”を+
1、”0”を−1として符号を加算していったときの総
和を意味する。DSVは符号列の直流成分の目安とな
り、DSVの絶対値を小さくることは、符号列の直流成
分を抑制することとなる。
トとすることができる。このとき、任意の間隔におい
て、最小ランおよび最大ランを守ることができ、かつ、
反転と非反転も可能な完全なDSV制御が行われる。
冗長ビットである。従って符号変換の効率から考えれ
ば、DSV制御ビットはなるべく少ない方が良い。
トとすることができる。この場合、任意の間隔におい
て、反転と非反転が可能な完全なDSV制御が行われ
る。ただし、最小ランは守られるが、最大ランは大きく
なり、(k+2)となる。符号としては、最小ランは必
ず守る必要があるが、最大ランについてはその限りでは
ない。場合によっては最大ランを破るパターンを同期信
号に用いるフォーマットも存在する。例えば、DVDの
EFMプラスは、最大ランが11Tだが、フォーマット
の都合上14Tを許している。
符号のうちのDSV制御の行われていないRLL(1−
7)符号やRML(1−7)符号には、DSV制御を行
う制御ビットを任意の間隔で入れる必要がある。ところ
が、d=1の符号では、最小ランおよび最大ランを守る
ためには制御ビットとして4ビット、最大ランを守らな
いで制御を行う時も制御ビットとして2ビットを必要と
した。
たものであり、最小ラン及び最大ランを守りながら、効
率の良い制御ビットで、完全なDSV制御を行うことが
できるようにすることを目的とする。
行えるようにすることを目的とする。
タ再生をより安定して行うことができるようにすること
を目的とする。
しを制限し、かつ拘束長rを増加させないで、データ再
生をより安定して行うことができるようにすることを目
的とする。
置は、変調手段の変換テーブルは、最小ランdが1であ
り、可変長構造を有し、その要素は、それぞれ一意に決
定する要素で構成され、かつ、データ列の要素内の”
1”の個数と、変換される符号語列の要素内の”1”の
個数を、2で割った時の余りが、どちらも1あるいは0
で一致するような変換規則を有することを特徴とする。
ルが、最小ランdが1であり、可変長構造を有し、その
要素は、それぞれ一意に決定する要素で構成され、か
つ、データ列の要素内の”1”の個数と、変換される符
号語列の要素内の”1”の個数を、2で割った時の余り
が、どちらも1あるいは0で一致するような変換規則を
有することを特徴とする。
長がmビットのデータを、変換テーブルに基づいて、基
本符号長がnビットの可変長符号(d,k;m,n;
r)に変換して出力する変調装置に用いるコンピュータ
プログラムであって、変換テーブルが、最小ランdが1
であり、可変長構造を有し、その要素は、それぞれ一意
に決定する要素で構成され、かつ、データ列の要素内
の”1”の個数と、変換される符号語列の要素内の”
1”の個数を、2で割った時の余りが、どちらも1ある
いは0で一致するような変換規則を有するコンピュータ
プログラムを提供することを特徴とする。
変換テーブルは、最小ランdが1であり、可変長構造を
有し、その要素は、不確定符号を有し、かつ、データ列
の要素内の”1”の個数と、変換される符号語列の要素
内の”1”の個数を、2で割った時の余りが、どちらも
1あるいは0で一致するような変換規則を有することを
特徴とする。
ブルが、最小ランdが1であり、可変長構造を有し、そ
の要素は、不確定符号を有し、かつ、データ列の要素内
の”1”の個数と、変換される符号語列の要素内の”
1”の個数を、2で割った時の余りが、どちらも1ある
いは0で一致するような変換規則を有することを特徴と
する。
タ長がmビットのデータを、変換テーブルに基づいて、
基本符号長がnビットの可変長符号(d,k;m,n;
r)に変換して出力する変調装置に用いるコンピュータ
プログラムであって、変換テーブルが、最小ランdが1
であり、可変長構造を有し、その要素は、不確定符号を
有し、かつ、データ列の要素内の”1”の個数と、変換
される符号語列の要素内の”1”の個数を、2で割った
時の余りが、どちらも1あるいは0で一致するような変
換規則を有するコンピュータプログラムを提供すること
を特徴とする。
の変換テーブルは、最小ランdが1であり、可変長構造
を有し、最小ランの連続を制限するコードを有し、か
つ、データ列の要素内の”1”の個数と、変換される符
号語列の要素内の”1”の個数を、2で割った時の余り
が、どちらも1あるいは0で一致するような変換規則を
有することを特徴とする。
ブルが、最小ランdが1であり、可変長構造を有し、最
小ランの連続を制限するコードを有し、かつ、データ列
の要素内の”1”の個数と、変換される符号語列の要素
内の”1”の個数を、2で割った時の余りが、どちらも
1あるいは0で一致するような変換規則を有することを
特徴とする。
タ長がmビットのデータを、変換テーブルに基づいて、
基本符号長がnビットの可変長符号(d,k;m,n;
r)に変換して出力する変調装置に用いるコンピュータ
プログラムであって、変換テーブルが、最小ランdが1
であり、可変長構造を有し、最小ランの連続を制限する
コードを有し、かつ、データ列の要素内の”1”の個数
と、変換される符号語列の要素内の”1”の個数を、2
で割った時の余りが、どちらも1あるいは0で一致する
ような変換規則を有するコンピュータプログラムを提供
することを特徴とする。
載の変調方法、および請求項7に記載の提供媒体におい
ては、変換テーブルの要素が、一意に決定する要素で構
成され、かつ、データ列の要素内の”1”の個数と、変
換される符号語列の要素内の”1”の個数を、2で割っ
た時の余りが、どちらも1あるいは0で一致するような
変換規則を有している。
記載の変調方法、および請求項15に記載の提供媒体に
おいては、変換テーブルが、不確定符号を有する要素で
構成され、かつ、データ列の要素内の”1”の個数と、
変換される符号語列の要素内の”1”の個数を、2で割
った時の余りが、どちらも1あるいは0で一致するよう
な変換規則を有する。
に記載の変調方法、および請求項21に記載の提供媒体
においては、変換テーブルが、最小ランの連続を制限す
るコードを有し、かつ、データ列の要素内の”1”の個
数と、変換される符号語列の要素内の”1”の個数を、
2で割った時の余りが、どちらも1あるいは0で一致す
るような変換規則を有する。
するが、特許請求の範囲に記載の発明の各手段と以下の
実施の形態との対応関係を明らかにするために、各手段
の後の括弧内に、対応する実施の形態(但し一例)を付
加して本発明の特徴を記述すると、次のようになる。但
し勿論この記載は、各手段を記載したものに限定するこ
とを意味するものではない。
(例えば、図1の変調部12)の変換テーブルは、最小
ランdが1であり、可変長構造を有し、その要素は、そ
れぞれ一意に決定する要素で構成され、かつ、データ列
の要素内の”1”の個数と、変換される符号語列の要素
内の”1”の個数を、2で割った時の余りが、どちらも
1あるいは0で一致するような変換規則を有することを
特徴とする。
データのDSVを制御して、変調手段に供給するDSV
制御手段(例えば、図1のDSVビット決定挿入部1
1)をさらに備えることを特徴とする。
(例えば、図1の変調部12)の変換テーブルは、最小
ランdが1であり、可変長構造を有し、その要素は、不
確定符号を有し、かつ、データ列の要素内の”1”の個
数と、変換される符号語列の要素内の”1”の個数を、
2で割った時の余りが、どちらも1あるいは0で一致す
るような変換規則を有することを特徴とする。
(例えば、図1の変調部12)の変換テーブルは、最小
ランdが1であり、可変長構造を有し、最小ランの連続
を制限するコードを有し、かつ、データ列の要素内の”
1”の個数と、変換される符号語列の要素内の”1”の
個数を、2で割った時の余りが、どちらも1あるいは0
で一致するような変換規則を有することを特徴とする。
たデータのDSVを制御して、変調手段に供給するDS
V制御手段(例えば、図1のDSVビット決定挿入部1
1)をさらに備えることを特徴とする。
ながら説明する。以下の実施の形態は、本発明を、デー
タを可変長符号(d,k;m,n;r)に変換する変換
テーブルを用いる変調装置に適用したものであり、表3
乃至表6が、本発明の特徴を示す変換テーブルである。
ーブル内の要素は、それぞれ一意に決定する要素を持っ
ている(上記した表1または表2におけるxのような不
確定ビットを含む不確定符号は有していない)。すなわ
ち、変換データ列の2ビットが表3で一致すれば、直ち
に、そのデータを、符号語列に変換することができる。
1”の個数と、変換される符号語列の要素内の”1”の
個数を、2で割った時の余りが、どちらも1あるいは0
で同一となるような変換規則を持っている。すなわち、
データ列の要素”1110”は”000100”の符号
語列に対応しているが、それぞれ”1”の個数は、デー
タ列で3個、対応する符号語列では1個であり、どちら
も2で割った余りが1で一致している。同様に、データ
列の要素”1111”は”001010”の符号語列に
対応しているが、それぞれ”1”の個数は、データ列で
4個、対応する符号語列では2個であり、どちらも2で
割った余りが0で一致している。表3では、拘束長r=
4である。最大ランk=7を与えるためには、少なくと
も拘束長rは4が必要である。
のテーブルを表4に示す。その拘束長r=3である。最
大ランk=8を与えるためには、少なくとも拘束長rは
3が必要である。 <表4> RLL(1,8) plus data-bit-DSV control (d,k;m,n;r)=(1,8;2,3;3) データ 符号 10 100 01 010 1110 000 100 1101 001 000 1111 101 000 1100 001 010 0010 101 010 0001 000 010 001110 001 001 010 001101 101 001 000 001111 001 001 000 001100 101 001 010 000010 000 101 010 000001 000 001 000 000011 000 101 000 000000 000 001 010
持ち、変換テーブル内に、最小ランの連続を制限する、
置き換えコードを持っている。すなわち、データ変換後
の符号語列は、最小ランの繰り返し回数が制限されてお
り、最大で7回まで最小ランの繰り返しがある。
1”の個数と、変換される符号語列の要素内の”1”の
個数を、2で割った時の余りが、どちらも1あるいは0
で同一となるような変換規則を持っている。すなわち、
データ列の要素”1110”は”000100”の符号
語列に対応しているが、それぞれ”1”の個数は、デー
タ列で3個、対応する符号語列では1個であり、どちら
も2で割った余りが1で一致している。同様に、データ
列の要素”1111”は”001010”の符号語列に
対応しているが、それぞれ”1”の個数は、データ列で
4個、対応する符号語列では2個であり、どちらも2で
割った余りが0で一致している。
k=7を与えるためには、少なくとも拘束長rは4が必
要である。また最小ランの繰り返しを制限するコードを
付加しても拘束長は増加しない。
持ち、変換テーブル内の要素に、不確定符号を持ってい
る。 すなわち、表6で変換データ列の2ビットが”1
1”であったとき、その直前の変換データ列によっ
て、”000”あるいは、”101”が選択される。直
前の変換データ列が、”01”、”0000011
0”、”00000100”、”00000001”、
または”00000000”であるとき、最小ランを守
るために、データ”11”は符号”000”に変換され
る。それ以外では、データ”11”は、符号”101”
に変換される。
1”の個数と、変換される符号語列の要素内の”1”の
個数を、2で割った時の余りが、どちらも1あるいは0
で同一となるような変換規則を持っている。すなわち、
データ列の要素”0011”は”010100”の符号
語列に対応しているが、それぞれ”1”の個数は、デー
タ列で2個、対応する符号語列では2個であり、どちら
も2で割った余りが0で一致している。同様に、データ
列の要素”0010”は”000100”の符号語列に
対応しているが、それぞれ”1”の個数は、データ列で
1個、対応する符号語列では1個であり、どちらも2で
割った余りが1で一致している。なお、表6中の不確定
符号(*0*)は、各要素に2箇所与えられているが、こ
れは、要素内の”1”の個数を、2で割ったときの余り
をそろえるようにするものである。
k=7を与えるためには、少なくとも拘束長rは4が必
要である。
持ち、変換テーブル内の要素に、不確定符号を持ち、さ
らに最小ランの連続を制限する、置き換えコードを持っ
ている。すなわち、データ変換後の符号語列は、最小ラ
ンの繰り返し回数が制限されており、最大で7回まで最
小ランの繰り返しがある。
11”であったとき、その直前の変換データ列によっ
て”000”あるいは”101”が選択される。直前の
変換データ列が、”01”、”00000101”、”
00000100”、”00000001”、または”
00000000”であるとき、最小ランを守るため
に、”11”は”000”に変換される。それ以外で
は、”11”は”101”に変換される。
1”の個数と、変換される符号語列の要素内の”1”の
個数を、2で割った時の余りが、どちらも1あるいは0
で同一となるような変換規則を持っている。すなわち、
データ列の要素”0011”は”010100”の符号
語列に対応しているが、それぞれ”1”の個数は、デー
タ列で2個、対応する符号語列では2個であり、どちら
も2で割った余りが0で一致している。同様に、データ
列の要素”0010”は”000100”の符号語列に
対応しているが、それぞれ”1”の個数は、データ列で
1個、対応する符号語列では1個であり、どちらも2で
割った余りが1で一致している。なお、表7中の不確定
符号は、各要素に2箇所与えられているが、これは、要
素内の”1”の個数を、2で割ったときの余りをそろえ
るようにするものである。
k=7を与えるためには、少なくとも拘束長rは4が必
要である。また最小ランの繰り返しを制限するコードを
付加しても拘束長は増加しない。
持ち、変換テーブル内の要素に、不確定符号を持ってい
る。すなわち、表8で変換データ列の2ビットが”1
1”であったとき、次の変換データ列によって”00
0”あるいは”101”が選択される。次の変換データ
列が、”10”であるとき、最小ランを守るために、”
11”の変換は”000”となる。それ以外では、”1
1”の変換は”101”となる。
1”の個数と、変換される符号語列の要素内の”1”の
個数を、2で割った時の余りが、どちらも1あるいは0
で同一となるような変換規則を持っている。すなわち、
データ列の要素”0011”は”001010”の符号
語列に対応しているが、それぞれ”1”の個数は、デー
タ列で2個、対応する符号語列では2個であり、どちら
も2で割った余りが0で一致している。同様に、データ
列の要素”0010”は”001000”の符号語列に
対応しているが、それぞれ”1”の個数は、データ列で
1個、対応する符号語列では1個であり、どちらも2で
割った余りが1で一致している。
箇所与えられているが、これは、要素内の”1”の個数
を、2で割ったときの余りをそろえるようにするもので
ある。
k=7を与えるためには、少なくとも拘束長rは4が必
要である。
持ち、変換テーブル内の要素に、不確定符号を持ち、さ
らに最小ランの連続を制限する、置き換えコードを持っ
ている。すなわち、データ変換後の符号語列は、最小ラ
ンの繰り返し回数が制限されており、最大で10回まで
最小ランの繰り返しがある。
1”の個数と、変換される符号語列の要素内の”1”の
個数を、2で割った時の余りが、どちらも1あるいは0
で同一となるような変換規則を持っている。すなわち、
データ列の要素”0011”は”001010”の符号
語列に対応しているが、それぞれ”1”の個数は、デー
タ列で2個、対応する符号語列では2個であり、どちら
も2で割った余りが0で一致している。同様に、データ
列の要素”0010”は”001000”の符号語列に
対応しているが、それぞれ”1”の個数は、データ列で
1個、対応する符号語列では1個であり、どちらも2で
割った余りが1で一致している。なお、表9中の不確定
符号は、各要素に2箇所与えられているが、これは、要
素内の”1”の個数を、2で割ったときの余りをそろえ
るようにするものである。
k=7を与えるためには、少なくとも拘束長rは4が必
要である。また最小ランの繰り返しを制限するコードを
付加しても拘束長は実質増加していない。
た時、従来通りデータ列を変調し、変調後のチャネルビ
ット列の所定の間隔で、これまでと同様にDSV制御を
行うことができる。しかし、表3乃至表9を用いた場
合、データ列と、変換される符号語列の関係を生かし
て、さらに効率良くDSV制御を行うことができる。
要素内の”1”の個数と、変換される符号語列の要素内
の”1”の個数を、2で割った時の余りが、どちらも1
あるいは0で同一となるような変換規則を持っている
時、上記のように挿入するチャネルビットで、「反転」
を表す”1”、あるいは「非反転」を表す”0”を、デ
ータビット列で挿入し、「反転」するならば”1”を挾
み、「非反転」ならば”0”を挾むことと同様になる。
ットが”001”と続いた時に、その後ろにおいてDS
V制御ビットを挾むことにすると、データ変換は、”0
01−x”となる。 ここでxに”1”を与えれば、 データ列 符号語列 0011 010 100 となり、また”0”を与えれば、 データ列 符号語列 0010 000 100 となる。符号語列をNRZI化してレベル符号化する
と、たとえば データ列 符号語列 レベル符号列 0011 010 100 011000 0010 000 100 000111 となり、最後のレベル符号列が反転している。すなわ
ち、DSV制御ビットの”1”と”0”を選択すること
によって、データ列内においても、DSV制御が行える
ことになる。
冗長度で考えると、データ列内の1ビットでDSV制御
を行うと、チャネルビット列で表現すれば、表7の変換
率m=2、n=3より、1.5チャネルビットでDSV
制御を行っていることに相当する。もしチャネルビット
列においてDSV制御を行うものとすると、例えば2チ
ャネルビットで行えるが、Tmax(最大反転間隔)が
増加する。
ータを変調し、出力する変調装置の構成例を表してい
る。この変調装置は、図1に示すように、データ列よ
り、所定の間隔でDSV制御を行い、所定の間隔でDS
Vビットである”1”あるいは”0”を決定し、挿入を
行うDSVビット決定挿入部11、DSVビット決定挿
入部11より出力された、DSVビットの挿入されたデ
ータ列を変調する変調部12、および変調部12より出
力された変調符号列を、記録波形列に変換するNRZI
化部13とを備える。また図示はしないが、タイミング
信号を生成し、各部に供給してタイミングを管理するタ
イミング管理部も設けられている。
入の処理を説明する図である。DSVビットの決定及び
挿入は、データ列内の任意の所定の間隔おきに行われて
いる。図2に示すように、まずDATA1とDATA2
の間にDSV制御ビットを挿入するために、DATA1
までの積算DSVを計算する。また次の区間のDATA
2における区間DSVを計算する。DSV値は、DAT
A1とDATA2を、それぞれ、チャネルビット列に変
換し、さらにレベル符号化(NRZI化)したものを、
レベルH(”1”)を+1、レベルL(”0”)を−1
として、積算することによって得られる。挿入されるD
SV制御ビットは、DATA1までの積算DSV値に、
次のDATA2の区間DSVを、DSV制御ビットを介
して結合した場合の、積算DSVの絶対値が、「ゼロ」
に近づくような値に決定する。
に、”1”を与える時は、DATA1の後のDATA2
の区間DSVの符号を反転することを示し、また”0”
を与える時は、DATA2の区間DSVを非反転するこ
とを意味する。上記表3乃至表7の各テーブル内の要素
は、データ列の要素内の”1”の個数と、変換される符
号語列の要素内の”1”の個数を、2で割った時の余り
が、どちらも1あるいは0で一致するようになっている
ので、データ列内において、”1”を挿入することは、
すなわち、以降の変換される符号語列にも”1”が挿入
されること、すなわち「反転」されることを意味する。
ATA2の間のDSV制御ビットとしての「x1」が決
定したら、次に所定のデータ間隔をおいて、DATA2
とDATA3の間のDSV制御ビットとしての「x2」
で同様にDSV制御を行う。なおそのときの積算DSV
値は、DATA1、x1、そしてDATA2までの全て
のDSV値とする。
タ列内において、DSVビットを挿入し、その後で変調
を行い、チャネルビット列を発生させる。
12の構成例を示すブロック図である。図3において、
シフトレジスタ31は、DSVビット決定挿入部11よ
り供給されるDSV制御ビット挿入後のデータを2ビッ
トずつシフトさせながら、拘束長判定部32、Tminく
り返し制限コード検出部33、および、すべての変換部
34−1乃至34−rに出力するようになされている。
判定し、マルチプレクサ35に出力するようになされて
いる。Tminくり返し制限コード検出部33は、専用の
コードを検出したとき、その信号を拘束長判定部32に
出力する。
りTminくり返し制限コードが検出されたとき、拘束長
判定部32では所定の拘束長をマルチプレクサ35に出
力する。このとき、拘束長判定部32では、別の拘束長
を判定している場合があるが、Tminくり返し制限コー
ド検出部33からの出力がある場合、そちらを優先させ
て拘束長を決定する。
いる変換テーブル(表3乃至表7のうちのいずれかの変
換テーブル)を参照し、供給されたデータに対応する変
換則が登録されているか否かを判断し、登録されている
場合は、その変換則に従ってそのデータの変換を行った
後、変換後の符号をマルチプレクサ35に出力するよう
になされている。また、データが変換テーブルに登録さ
れていない場合、変換部34−1乃至34−rは、供給
されたデータを破棄するようになされている。
より供給される拘束長iに対応する変換部34−iが変
換した符号を受け取り、その符号を、シリアルデータと
して、バッファ36を介して出力するようになされてい
る。
ックを発生し、クロックに同期してタイミング信号を生
成し、各部に供給してタイミング管理を行っている。
する。
部34−1乃至34−r、拘束長判定部32、Tminく
り返し制限コード検出部33にデータが2ビット単位で
供給される。
換テーブルを内蔵しており、この変換テーブルを参照し
て、データの拘束長iを判定し、判定結果(拘束長i)
をマルチプレクサ35に出力する。
表5に示す変換テーブルのうちのくり返し制限コード部
分(表5の場合、データ「11011101」を変換
する部分)を内蔵しており、この変換テーブルを参照し
て、Tminの繰り返しを制限しているコードを検出し、
このコード(「11011101」)を検出した時、そ
れに対応する拘束長i=4を示す検出信号を拘束長判定
部32に出力する。
限コード検出部33からの検出信号があった場合には、
そのとき別の拘束長を独自に判定していたとしても、そ
れを選択せず、Tmin繰り返し制限コードに基づく拘束
長をマルチプレクサ35に出力する。
返し制限コード検出部33の動作を説明する図である。
Tmin繰り返し制限コード検出部33は、表5に示すテ
ーブルの、「11011101」の変換部分を持ってお
り、入力された8ビットのデータが、これと一致する場
合、所定の検出信号を拘束長判定部32に出力する。ま
た拘束長判定部32は、表5に示すテーブルを内蔵して
おり、入力されたデータの2ビットが「10」、または
「01」のいずれかに一致するか否かを最初に判定す
る。入力されたデータが「10」、または「01」のい
ずれかに一致する場合、拘束長判定部32は、拘束長i
が1であると判定する。入力されたデータが「10」、
または「01」のいずれにも一致しない場合は、さらに
2ビット追加して、合計4ビットを参照し、「111
0」、「1101」、「1111」、「1100」、
「0010」、または「0001」、のいずれかに一致
するか否かを判断する。
01」、「1111」、「1100」、「0010」、
または「0001」、のいずれかに一致する場合、拘束
長判定部32は、拘束長iが2であると判定する。
であったときは、Tminくり返し制限コード検出部33
において、始めの4ビットに加えてさらに4ビット先ま
で見て、合計8ビットが、「11011101」(Tmi
nくり返し制限コード)に一致するか否かを判定してお
り、もし入力された8ビットが「11011101」で
なかった時は、拘束長判定部32は、拘束長iが2であ
ると判定する。一方、「11011101」であったと
きは、Tminくり返し制限コード検出部33からの出力
信号により、拘束長判定部32は、結局、拘束長i=2
の代わりに、拘束長iが4であると判定する。そして、
入力されたデータが、上記「1110」、「110
1」、「1111」、「1100」、「0010」、ま
たは「0001」のいずれにも一致しない場合は、さら
に2ビット追加して、合計6ビットを参照する。
て、全部で8ビットまで参照して、全ての”1”と”
0”のデータ列の拘束長を決定する。
した拘束長iを、マルチプレクサ35に出力する。
理は、図4に示す他、拘束長の大きい方から、i=4、
i=3、i=2、i=1の順に行うようにしてもよい。
このときも同様にして拘束長の判定が行われる。
−r)は、それぞれ、各拘束長iに対応するテーブルを
有しており、供給されたデータに対応する変換則が、そ
のテーブルに登録されている場合、その変換則を利用し
て、供給された2×iビットのデータを3×iビットの
符号に変換し、その符号をマルチプレクサ35に出力す
る。
より供給された拘束長iに対応する変換部34−iが出
力する符号を選択し、その符号をシリアルデータとし
て、バッファ36を介して出力する。
min繰り返し制限テーブルが存在しないとすると、それ
は例えば、表3となる。このとき、データとして「11
01110111011101」が入力されると、その
変換後の符号語列は、最初の「1101」をi=2のデ
ータとして、「101−010」の符号に変換される。
次の「1101」、さらにその次の「1101」も同様
に「101−010」の符号に変換される。
NRZI化を行ってレベル符号に変換すると、「1」の
タイミングにおいて、その論理が反転する信号となるの
で、この符号語列は、「110011 001100 1
10011」となり、2Tの最小反転間隔が9回連続す
る符号となる。ここで、さらにデータ列として「110
1」が連続して入力されれば、2Tの最小反転間隔がず
っと続くことになる。
テーブルを採用すれば、データのうち「1101110
1」という特別のコードは、符号「100000001
000」に変換される。その結果、最小反転間隔Tmin
が何回も続くことが防止される。この表5の場合、最小
反転間隔Tminが連続する回数は7回までである。
min繰り返し制限コードとしてあらたに与えて次のよう
に2つのTmin繰り返し制限コードを持つことも出来
る。 11011101 100 000 001 000 00001011 100 000 001 010 このとき表5は、次の表10のようになる。そしてこの
表8の場合、最小反転間隔Tminが連続する回数は6回
までとなる。
として、 10111011 001 000 000 010 を与えたが、ここでさらに重複しないコードをさらにT
min繰り返し制限コードとして新たに与えて次のように
2つのTmin繰り返し制限コードを持つことも出来る。 10111011 001 000 000 010 11101100 001 000 000 101 このとき表7は、次の表11のようになる。そしてこの
表11の場合、最小反転間隔Tminが連続する回数は6
回までとなる。
は逆変換テーブルを、表5から、表3、表4、表6乃至
表11に変更しても、同様にして適用することが出来
る。ただし、表3、表4、または表8は、最小ランの繰
り返し制限コードを持たないので、図3のTmin繰り返
し制限コード検出部33は不要となる。またさらに、表
8、表9においては、テーブル内に不確定ビットが含ま
れているので、不確定ビットの処理を持つ必要がある。
すように、符号語列の先頭と最後を逆に配列した場合で
も実現する。 <表12> RML(1,7) plus data-bit-DSV control (d,k;m,n;r)=(1,7;2,3;4) データ 符号 10 001 01 010 1110 001 000 1101 010 101 1111 010 100 1100 000 101 0010 010 000 0001 000 100 001110 010 100 100 001101 000 100 101 001111 010 100 101 001100 000 100 100 000010 010 101 000 000000 000 101 000 00000110 010 100 100 100 00000101 000 100 000 010 00000111 010 100 000 010 00000100 000 100 100 100 00001110 010 100 100 101 00001101 000 100 101 000 00001111 010 100 101 000 00001100 000 100 100 101 11011101 000 100 000 001
3に示すように、符号語列の先頭と最後を逆に配列した
場合でも実現する。 <表13> RML(1,7) plus data-bit-DSV control (d,k;m,n;r)=(1,7;2,3;4) データ 符号 11 *0* 10 001 01 010 0011 010 100 0010 000 100 0001 010 000 000011 000 100 100 000010 010 100 100 00000111 000 100 100 100 00000110 010 100 100 100 00000101 000 100 000 001 00000100 010 100 000 001 00000011 000 100 000 010 00000010 010 100 000 010 00000001 000 101 000 010 00000000 001 000 000 010 01110111(01) 100 101 000 010
は、直前の1ビットを参照して、直前が1であれば不確
定ビットを0とし、また直前が0であれば不確定ビット
を1とする。
拘束長内で配列の順序は異なってもよい。たとえば表5
の拘束長i=1の部分の、 のような符号列の並びとなっても良い。ただし、データ
列の要素の”1”の個数と、符号語列の要素の”1”の
個数は、それぞれ2で割った時の余りが、どちらも1あ
るいは0で一致するようにしなければならない。
列内においてDSV制御ビットを挿入したデータ列を変
調したシミュレーションの結果について以下に示す。
ブルとして表5を用いたものである。
200ビットを、表5の変調コードテーブルを用いて、
47データビットおきにDSV制御を行い、さらにDS
Vビットを挿入したデータ列を、表5のテーブルによっ
て変調した際の、Tminの連続の分布のシミュレーショ
ン結果は以下の通りである。Tminの繰り返しは7回ま
でであり、有効に短くすることができている。また平均
反転間隔は、総チャネルビット列を、各Tの総和で割っ
たもので、3.34Tであった。
NRZI化後の”1”をhighとし、”0”をlowとした
ときの差、および、DSV値のプラス側のピーク及びマ
イナス側のピークは以下の通りである。なお、DSVビ
ットとして47データ列おきにDSV制御ビットを挿入
した場合の冗長率は、47データ列に対して1データで
あるから、1/(1+47)=2.08%である。
やRML(1−7)符号は、データ列内のDSV制御が
出来ないので、チャネルビット列発生後にDSV制御ビ
ットを挾むことにより、DSV制御は実現する。しか
し、最大ランを守った上でDSV制御を行うためには、
4チャネルビットを必要とし、上記表3乃至表9に較べ
ると効率が悪い。
て、発生させたチャネルビット列を表5に基づいて復調
し、さらに47ビットおきにDSVビットを抜き出した
データ列は、元のランダムデータと一致するのを確認し
た。
ーブルにおいて、一意に決定する変換規則をもち、最小
ラン長の繰り返し回数の制限を行った上に、さらに変換
テーブルの要素内の”1”の個数と、変換される符号語
列の要素内の”0”の個数を、2で割った時の余りが、
どちらも1あるいは0で一致するようにしたので、 (1)DSVの制御を少ない冗長度で行うことができ
る。 (2)冗長が少ない上に、最小ラン、最大ランを守るこ
とができる。 (3)挿入DSVビットは同一ビット数であるため、エ
ラー伝搬が起こりにくい。 さらに、最小ランの繰り返しが制限されていない符号語
列と比較すると、 (4)高線密度でのタンジェンシャルチルトに対する許
容度が向上する。 (5)信号レベルの小さい部分が減少し、AGCやPL
L等の波形処理の精度が向上し、総合特性を高めること
ができる。 (6)従来と比較して、ビタビ復号等の際のパスメモリ
長が短く設計でき、回路規模を小さくすることができ
る。
ータプログラムをユーザに提供する提供媒体としては、
磁気ディスク、CD-ROM、固体メモリなどの記録媒体の
他、ネットワーク、衛星などの通信媒体を利用すること
ができる。
置、請求項6に記載の変調方法、および請求項7に記載
の提供媒体によれば、変換テーブル内の要素が、それぞ
れ一意に決定する要素で構成され、かつ、データ列の要
素内の”1”の個数と、変換される符号語列の要素内
の”1”の個数を、2で割った時の余りが、どちらも1
あるいは0で一致するような変換規則を持つようにした
ので、データ列内でDSV制御が行えるようになり、冗
長度が少なく、DSV制御が行えると同時に、最大ラン
kも少なくとも7にすることが可能となる。
請求項14に記載の変調方法、および請求項15に記載
の提供媒体によれば、変換テーブルが、不確定符号を有
し、かつ、データ列の要素内の”1”の個数と、変換さ
れる符号語列の要素内の”1”の個数を、2で割った時
の余りが、どちらも1あるいは0で一致するような変換
規則を持つようにしたので、データ列内でDSV制御が
行えるようになり、冗長度が少なく、DSV制御が行え
ると同時に、最大ランkも少なくとも7にすることが可
能となる。さらに、変換テーブルの拘束長を伸ばさない
で最小ランの連続を、制限することが出来るので、エラ
ー伝搬長の増加が少ない状態で、安定してクロック再生
を行うことが可能となる。
に記載の変調方法、および請求項21に記載の提供媒体
によれば、変換テーブルが、最小ランの連続を制限する
コードを有し、かつ、データ列の要素内の”1”の個数
と、変換される符号語列の要素内の”1”の個数を、2
で割った時の余りが、どちらも1あるいは0で一致する
ような変換規則を持つようにしたので、データ列内でD
SV制御が行えるようになり、冗長度が少なく、DSV
制御が行えると同時に、最大ランkも少なくとも7にす
ることが可能となる。
る。
明する図である。
る。
制限コード検出部33の動作を説明する図である。
3 NRZI化部,31 シフトレジスタ, 32 拘
束長判定部, 33 Tminくり返し制限コード検出
部, 34−1乃至34−r 変換部, 35 マルチ
プレクサ, 36 バッファ
Claims (21)
- 【請求項1】 基本データ長がmビットのデータを、変
換テーブルに基づいて、基本符号長がnビットの可変長
符号(d,k;m,n;r)に変換して出力する変調手
段を備える変調装置において、 前記変調手段の変換テーブルは、 最小ランdが1であり、 可変長構造を有し、 その要素は、それぞれ一意に決定する要素で構成され、 かつ、データ列の要素内の”1”の個数と、変換される
符号語列の要素内の”1”の個数を、2で割った時の余
りが、どちらも1あるいは0で一致するような変換規則
を有することを特徴とする変調装置。 - 【請求項2】 前記変換テーブルは、最大ランkは少な
くとも7とされていることを特徴とする請求項1に記載
の変調装置。 - 【請求項3】 前記変換テーブルは、最大ランkが7で
あるとき、拘束長が少なくとも4とされていることを特
徴とする請求項2に記載の変調装置。 - 【請求項4】 入力されたデータのDSVを制御して、
前記変調手段に供給するDSV制御手段をさらに備える
ことを特徴とする請求項1に記載の変調装置。 - 【請求項5】 前記変換テーブルは、最小ランの連続を
制限するコードを有することを特徴とする請求項1に記
載の変調装置。 - 【請求項6】 基本データ長がmビットのデータを、変
換テーブルに基づいて、基本符号長がnビットの可変長
符号(d,k;m,n;r)に変換して出力する変調方
法において、 前記変換テーブルが、 最小ランdが1であり、 可変長構造を有し、 その要素は、それぞれ一意に決定する要素で構成され、 かつ、データ列の要素内の”1”の個数と、変換される
符号語列の要素内の”1”の個数を、2で割った時の余
りが、どちらも1あるいは0で一致するような変換規則
を有することを特徴とする変調方法。 - 【請求項7】 基本データ長がmビットのデータを、変
換テーブルに基づいて、基本符号長がnビットの可変長
符号(d,k;m,n;r)に変換して出力する変調装
置に用いるコンピュータプログラムであって、 前記変換テーブルが、 最小ランdが1であり、 可変長構造を有し、 その要素は、それぞれ一意に決定する要素で構成され、 かつ、データ列の要素内の”1”の個数と、変換される
符号語列の要素内の”1”の個数を、2で割った時の余
りが、どちらも1あるいは0で一致するような変換規則
を有するコンピュータプログラムを提供することを特徴
とする提供媒体。 - 【請求項8】 基本データ長がmビットのデータを、変
換テーブルに基づいて、基本符号長がnビットの可変長
符号(d,k;m,n;r)に変換して出力する変調手
段を備える変調装置において、 前記変調手段の変換テーブルは、 最小ランdが1であり、 可変長構造を有し、 その要素は、不確定符号を有し、 かつ、データ列の要素内の”1”の個数と、変換される
符号語列の要素内の”1”の個数を、2で割った時の余
りが、どちらも1あるいは0で一致するような変換規則
を有することを特徴とする変調装置。 - 【請求項9】 前記不確定符号を構成する不確定ビット
は、不確定ビットの後に0がdビット以上連続して続く
とき、”1”とされ、それ以外のとき、”0”とされる
ことを特徴とする請求項8記載の変調装置。 - 【請求項10】 前記変換テーブルは、前記不確定ビッ
トを同一変換要素内に2つ有することを特徴とする請求
項9記載の変調装置。 - 【請求項11】 前記変換テーブルでは、最大ランkが
少なくとも7とされていることを特徴とする請求項10
記載の変調装置。 - 【請求項12】 前記変換テーブルでは、最大ランkが
7であるとき、拘束長が少なくとも4とされていること
を特徴とする請求項11記載の変調装置。 - 【請求項13】 前記変換テーブルは、最小ランの連続
を制限するコードを有することを特徴とする請求項8に
記載の変調装置。 - 【請求項14】 基本データ長がmビットのデータを、
変換テーブルに基づいて、基本符号長がnビットの可変
長符号(d,k;m,n;r)に変換して出力する変調
方法において、 前記変換テーブルが、 最小ランdが1であり、 可変長構造を有し、 その要素は、不確定符号を有し、 かつ、データ列の要素内の”1”の個数と、変換される
符号語列の要素内の”1”の個数を、2で割った時の余
りが、どちらも1あるいは0で一致するような変換規則
を有することを特徴とする変調方法。 - 【請求項15】 基本データ長がmビットのデータを、
変換テーブルに基づいて、基本符号長がnビットの可変
長符号(d,k;m,n;r)に変換して出力する変調
装置に用いるコンピュータプログラムであって、 前記変換テーブルが、 最小ランdが1であり、 可変長構造を有し、 その要素は、不確定符号を有し、 かつ、データ列の要素内の”1”の個数と、変換される
符号語列の要素内の”1”の個数を、2で割った時の余
りが、どちらも1あるいは0で一致するような変換規則
を有するコンピュータプログラムを提供することを特徴
とする提供媒体。 - 【請求項16】 基本データ長がmビットのデータを、
変換テーブルに基づいて、基本符号長がnビットの可変
長符号(d,k;m,n;r)に変換して出力する変調
手段を備える変調装置において、 前記変調手段の変換テーブルは、 最小ランdが1であり、 可変長構造を有し、 最小ランの連続を制限するコードを有し、 かつ、データ列の要素内の”1”の個数と、変換される
符号語列の要素内の”1”の個数を、2で割った時の余
りが、どちらも1あるいは0で一致するような変換規則
を有することを特徴とする変調装置。 - 【請求項17】 前記変換テーブルでは、最大ランkが
少なくとも7とされていることを特徴とする請求項16
記載の変調装置。 - 【請求項18】 前記変換テーブルでは、最大ランkが
7であるとき、拘束長が少なくとも4とされていること
を特徴とする請求項16記載の変調装置。 - 【請求項19】 入力されたデータのDSVを制御し
て、前記変調手段に供給するDSV制御手段をさらに備
えることを特徴とする請求項16に記載の変調装置。 - 【請求項20】 基本データ長がmビットのデータを、
変換テーブルに基づいて、基本符号長がnビットの可変
長符号(d,k;m,n;r)に変換して出力する変調
方法において、 前記変換テーブルが、 最小ランdが1であり、 可変長構造を有し、 最小ランの連続を制限するコードを有し、 かつ、データ列の要素内の”1”の個数と、変換される
符号語列の要素内の”1”の個数を、2で割った時の余
りが、どちらも1あるいは0で一致するような変換規則
を有することを特徴とする変調方法。 - 【請求項21】 基本データ長がmビットのデータを、
変換テーブルに基づいて、基本符号長がnビットの可変
長符号(d,k;m,n;r)に変換して出力する変調
装置に用いるコンピュータプログラムであって、 前記変換テーブルが、 最小ランdが1であり、 可変長構造を有し、 最小ランの連続を制限するコードを有し、 かつ、データ列の要素内の”1”の個数と、変換される
符号語列の要素内の”1”の個数を、2で割った時の余
りが、どちらも1あるいは0で一致するような変換規則
を有するコンピュータプログラムを提供することを特徴
とする提供媒体。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34241797A JP3722331B2 (ja) | 1997-12-12 | 1997-12-12 | 変調装置および方法、並びに記録媒体 |
US09/208,125 US6359930B1 (en) | 1997-12-12 | 1998-12-09 | Modulation device and method and distribution medium |
DE69825551T DE69825551T2 (de) | 1997-12-12 | 1998-12-09 | Verfahren und Vorrichtung zur (d,k;m,n;r)-variablen Längenkodierung |
EP20030075533 EP1321939A3 (en) | 1997-12-12 | 1998-12-09 | Modulation device and method and distribution medium |
EP98310098A EP0923077B1 (en) | 1997-12-12 | 1998-12-09 | Method and device for VLC (d,k;m,n;r) coding |
EP03075532A EP1324337A3 (en) | 1997-12-12 | 1998-12-09 | Modulation device and method and distribution medium |
CNB981233007A CN1148744C (zh) | 1997-12-12 | 1998-12-11 | 调制设备和方法 |
KR1019980054942A KR100597326B1 (ko) | 1997-12-12 | 1998-12-12 | 변조장치및방법과분배매체 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34241797A JP3722331B2 (ja) | 1997-12-12 | 1997-12-12 | 変調装置および方法、並びに記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11177432A true JPH11177432A (ja) | 1999-07-02 |
JP3722331B2 JP3722331B2 (ja) | 2005-11-30 |
Family
ID=18353576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34241797A Expired - Lifetime JP3722331B2 (ja) | 1997-12-12 | 1997-12-12 | 変調装置および方法、並びに記録媒体 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6359930B1 (ja) |
EP (3) | EP0923077B1 (ja) |
JP (1) | JP3722331B2 (ja) |
KR (1) | KR100597326B1 (ja) |
CN (1) | CN1148744C (ja) |
DE (1) | DE69825551T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100372923B1 (ko) * | 2000-05-02 | 2003-02-25 | 대우전자주식회사 | 고밀도 디브이디를 위한 변조방법 |
JP2010192098A (ja) * | 2010-02-08 | 2010-09-02 | Sony Corp | 変調装置、変調方法、復調装置、復調方法、および記録媒体 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6091347A (en) * | 1997-05-23 | 2000-07-18 | Sony Corporation | Device and method for modulation and transmission medium |
JP3760961B2 (ja) * | 1997-09-11 | 2006-03-29 | ソニー株式会社 | 変調装置および変調方法、復調装置および復調方法、並びに記録媒体 |
JP3716421B2 (ja) * | 1997-09-19 | 2005-11-16 | ソニー株式会社 | 復調装置および復調方法 |
JP3985173B2 (ja) * | 1998-05-29 | 2007-10-03 | ソニー株式会社 | 変調装置および方法、復調装置および方法、並びにデータ格納媒体 |
IL147498A0 (en) * | 2000-05-10 | 2002-08-14 | Koninkl Philips Electronics Nv | Method of converting a stream of databits of a binary information signal into a stream of databits of a constrained binary channel signal, device for encoding, signal comprising a stream of databits of a constrained binary channel signal, record carrier, method for decoding, device for decoding |
JP4265101B2 (ja) * | 2000-12-22 | 2009-05-20 | ソニー株式会社 | デジタル変調方法、復調方法及び記録済記録媒体 |
US6577255B2 (en) | 2001-10-29 | 2003-06-10 | Victor Company Of Japan, Ltd. | Method and apparatus for encoding digital data |
JP4132804B2 (ja) * | 2001-12-11 | 2008-08-13 | ソニー株式会社 | 変調装置および方法、記録媒体、並びにプログラム |
JP4178795B2 (ja) * | 2002-01-23 | 2008-11-12 | ソニー株式会社 | 変調装置および方法、dsv制御ビット生成方法、記録媒体、並びにプログラム |
US7212483B2 (en) * | 2002-09-25 | 2007-05-01 | Victor Company Of Japan, Limited | Modulation device, modulation method and recording medium |
TWI225730B (en) * | 2003-12-31 | 2004-12-21 | Ind Tech Res Inst | Type-dependent coding method with type control |
US8108567B2 (en) * | 2009-06-19 | 2012-01-31 | Analog Devices, Inc. | Method and apparatus for connecting HDMI devices using a serial format |
US8130124B2 (en) * | 2009-06-19 | 2012-03-06 | Analog Devices, Inc. | Method and apparatus for improving the reliability of a serial link using scramblers |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3334810B2 (ja) | 1992-02-14 | 2002-10-15 | ソニー株式会社 | 符号化方法、再生方法、および、再生装置 |
TW219416B (ja) * | 1992-03-10 | 1994-01-21 | Sony Co Ltd | |
JP3227901B2 (ja) * | 1993-05-21 | 2001-11-12 | ソニー株式会社 | 変調方法及び復調装置 |
US5781131A (en) * | 1994-12-12 | 1998-07-14 | Sony Corporation | Data encoding method and data decoding method |
JP3339539B2 (ja) * | 1995-12-13 | 2002-10-28 | 松下電器産業株式会社 | デジタル変調装置、その方法及び記録媒体 |
JP3760961B2 (ja) * | 1997-09-11 | 2006-03-29 | ソニー株式会社 | 変調装置および変調方法、復調装置および復調方法、並びに記録媒体 |
JP3717024B2 (ja) * | 1997-12-12 | 2005-11-16 | ソニー株式会社 | 復調装置および方法 |
-
1997
- 1997-12-12 JP JP34241797A patent/JP3722331B2/ja not_active Expired - Lifetime
-
1998
- 1998-12-09 EP EP98310098A patent/EP0923077B1/en not_active Expired - Lifetime
- 1998-12-09 US US09/208,125 patent/US6359930B1/en not_active Expired - Lifetime
- 1998-12-09 DE DE69825551T patent/DE69825551T2/de not_active Expired - Lifetime
- 1998-12-09 EP EP03075532A patent/EP1324337A3/en not_active Withdrawn
- 1998-12-09 EP EP20030075533 patent/EP1321939A3/en not_active Withdrawn
- 1998-12-11 CN CNB981233007A patent/CN1148744C/zh not_active Expired - Fee Related
- 1998-12-12 KR KR1019980054942A patent/KR100597326B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100372923B1 (ko) * | 2000-05-02 | 2003-02-25 | 대우전자주식회사 | 고밀도 디브이디를 위한 변조방법 |
JP2010192098A (ja) * | 2010-02-08 | 2010-09-02 | Sony Corp | 変調装置、変調方法、復調装置、復調方法、および記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
CN1221186A (zh) | 1999-06-30 |
CN1148744C (zh) | 2004-05-05 |
EP0923077A1 (en) | 1999-06-16 |
DE69825551D1 (de) | 2004-09-16 |
EP1321939A2 (en) | 2003-06-25 |
EP1321939A3 (en) | 2008-10-01 |
KR100597326B1 (ko) | 2006-11-30 |
DE69825551T2 (de) | 2005-07-28 |
US6359930B1 (en) | 2002-03-19 |
EP0923077B1 (en) | 2004-08-11 |
KR19990063048A (ko) | 1999-07-26 |
EP1324337A2 (en) | 2003-07-02 |
JP3722331B2 (ja) | 2005-11-30 |
EP1324337A3 (en) | 2008-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3870573B2 (ja) | 変調装置および方法、記録媒体、並びに復調装置および方法 | |
EP0597443B1 (en) | Modulating method, modulating device and demodulating device | |
US5748119A (en) | Devices and methods for channel-encoding and channel-decoding of digital data | |
JPH11346154A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 | |
JP3722331B2 (ja) | 変調装置および方法、並びに記録媒体 | |
JP3722180B2 (ja) | 変調装置および方法、並びに記録媒体 | |
JP4032329B2 (ja) | 変調装置および方法、並びに記録媒体 | |
JP3717024B2 (ja) | 復調装置および方法 | |
US6091347A (en) | Device and method for modulation and transmission medium | |
US6898166B2 (en) | Synchronous signal generating method, recording apparatus, transmitting apparatus, recording medium, and transmission medium | |
JP2000068850A (ja) | 復調装置および方法、並びに提供媒体 | |
JP4207073B2 (ja) | 変調装置および方法、記録媒体、並びに復調装置および方法 | |
JP3239663B2 (ja) | 変調方法、変調装置及び復調装置 | |
JP4155312B2 (ja) | 変調装置および方法、記録媒体、並びに復調装置および方法 | |
JP4479855B2 (ja) | 変調装置、変調方法、記録媒体 | |
JP2000068849A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 | |
JP4366662B2 (ja) | 変調装置、変調方法、記録媒体 | |
JP4919121B2 (ja) | 変調装置、変調方法、および記録媒体 | |
JP4479854B2 (ja) | 変調装置、変調方法、記録媒体 | |
JP2000068847A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 | |
JP2002279732A (ja) | 変調方法、変調装置、復調方法、復調装置、記録媒体、伝送装置および伝送方法 | |
JP2000341133A (ja) | 変調装置および方法、並びに記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050908 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |