JPH11177341A

JPH11177341A - 発振回路

Info

Publication number: JPH11177341A
Application number: JP9345630A
Authority: JP
Inventors: Takeshi Yamamoto; 剛山本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-12-15
Filing date: 1997-12-15
Publication date: 1999-07-02

Abstract

(57)【要約】【課題】ノイズの発生を抑えるとともに、電源ノイズ
等の影響を受けにくい高精度のアナログ回路を含むＣＭ
ＯＳ−ＬＳＩに適した発振回路を提供する。【解決手段】入力電圧に対しては高い反転ゲインを持
つとともに、ある変換係数で電流出力するトランスコン
ダクタンス回路３Ａの出力を入力電圧に対してトランス
コンダクタンス回路３Ａの反転ゲインより小さい反転ゲ
インを持つアンプ回路１Ａの入力に供給し、アンプ回路
１Ａの出力を、アンプ回路１Ａと同構成のアンプ回路２
Ａに入力し、アンプ回路２Ａの出力をトランスコンダク
タンス回路３Ａの入力に供給してループ状に従属接続し
て、トランスコンダクタンス回路３Ａから発振出力を得
て自身のノイズの発生を抑え、電源ノイズ等の影響を受
けにくいアナログ回路を含む全体の回路をＣＭＯＳ−Ｌ
ＳＩで構成可能とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＭＯＳ型半導体
集積回路においてアナログ信号処理を行う場合の基本と
なる発振回路に関する。

【０００２】

【従来の技術】近年、デジタル機器の増大とデジタル信
号処理技術の進歩によって、デジタル信号処理に適した
ＣＭＯＳ集積回路が半導体市場の大部分を占めるように
なってきている。ところが、映像や音声信号は入出力が
アナログであるためアナログで処理するほうが簡単であ
ったり、デジタルで処理するにしてもＡ／Ｄ、Ｄ／Ａ変
換やその前後のフィルタ処理およびクロック発生のため
の発振器などにアナログ回路が必要である。アナログ回
路にはバイポーラが向いており、ＣＭＯＳはアナログス
イッチやサンプルホールドなどの一部の回路を除いては
不向きとされてきた。しかし、バイポーラやＢｉＣＭＯ
Ｓプロセスはややコスト高になる上、ＣＭＯＳでのデジ
タルアナログ混載による１チップ化という要求が強く、
ＣＭＯＳでアナログ信号処理を行うための回路開発が盛
んになってきている。

【０００３】ＣＭＯＳによる「発振回路」はデジタル信
号処理においてクロック発生器やＰＬＬの要素回路とし
て多用されてきた。このような発振回路の代表的なもの
としては、ＣＭＯＳインバータをリング状に多段構成と
した「リング発振回路」がある。そのうち発振周波数の
制御が可能な発振回路の一例が、特許公報第２６１６２
２６号に記載されており、この発振回路の基本発振部分
は図１７に示す構成になっている。

【０００４】このリング発振回路は図１７（ａ）に示す
ように、Ｉ１，Ｉ２，〜Ｉｎのインバータ回路を順番に
多段につなぎ、最終段のインバータ回路Ｉｎの出力を、
最初のインバータ回路Ｉ１の入力に戻すことによって、
リング状のループを形成したものである。各インバータ
回路Ｉ１，Ｉ２，〜Ｉｎは、図１７（ｂ）に示すよう
に、４個の電界効果トランジスタＭ６１〜Ｍ６４から構
成されている。トランジスタＭ６２とＭ６３のゲートを
同士接続して入力端子ＩＮとし、トランジスタＭ６２と
Ｍ６３のドレイン同士を接続して出力端子ＯＵＴとして
いる。また、トランジスタＭ６４のドレインとトランジ
スタＭ６３のソース、トランジスタＭ６２のソースとト
ランジスタＭ６１のドレインをそれぞれ接続するととも
に、トランジスタＭ６４のドレインを電源端子に接続
し、トランジスタＭ６１のソースを接地点に接続してい
る。

【０００５】ここで、トランジスタＭ６１とＭ６２はＮ
チャンネルＭＯＳで形成し、トランジスタＭ６３とＭ６
４はＰチャンネルＭＯＳで形成している。各インバータ
回路Ｉ１，Ｉ２，〜ＩｎのトランジスタＭ６１およびＭ
６４の各ゲートは、それぞれ周波数制御端子Ｔ１および
Ｔ２に接続している。出力は各インバータ回路のどの出
力から取出しても良く、別に設けたループ外の出力用イ
ンバータを介して出力する。

【０００６】このリング発振回路において、各インバー
タ回路のトランジスタＭ６１，Ｍ６２の組とトランジス
タＭ６３，Ｍ６４の組とは入力端子ＩＮに供給される信
号のレベルにより、相補的にオン／オフする。従って、
各インバータ回路Ｉ１，Ｉ２，〜Ｉｎにおける入力端子
ＩＮと出力端子ＯＵＴにおける信号のレベルは反転した
ものとなる。インバータ回路は多段に縦続接続されてい
るため、このような反転動作が次々と伝播していき、リ
ング状の構成により元に戻ってさらに反転を促進するた
め、最終的にループ全体の発振に至る。

【０００７】このような発振動作の周波数は、各インバ
ータ回路Ｉ１，Ｉ２，〜Ｉｎの入出力間の反転の遅延時
間で決まる。インバータ回路１個当たりの遅延時間をｔ
ｄとすると発振周波数ｆｏｓｃは、ｆｏｓｃ＝１／（Ｎｔｄ） … （１）となる。トランジスタＭ６１のゲート電圧Ｖｔ２とトラ
ンジスタＭ６４のゲート電圧Ｖｔ１は、これらの電界効
果トランジスタを流れる電流を制限する。インバータ回
路の反転時にトランジスタＭ６４からＭ６１に流れる電
流も制限される。これによって遅延時間ｔｄも変化す
る。従って、制御端子Ｔ１、Ｔ２に供給される電圧を変
化させれば、各インバータ回路Ｉ１，Ｉ２，…Ｉｎにお
ける反転の遅延時間が一斉に変化する。

【０００８】このように反転の遅延時間が変化すると反
転の伝播がループを一巡して戻ってくるまでの時間も変
化するので、（１）式により発振周波数も変化すること
になる。すなわち１段当たりの遅延時間ｔｄを速くすれ
ば周波数が高くなり、遅延時間ｔｄを遅くすれば発振周
波数が低くなり、周波数制御が実現する。

【０００９】しかしながら、インバータ回路によるリン
グ発振回路は、アナログデジタル混載のＣＭＯＳＬＳＩ
に用いた場合、１．自身でパルス性のノイズを発生して他のアナログ回
路に悪影響を及ぼしやすい。２．電源ノイズ等の影響を受けやすいためジッター（位
相ノイズ）が多い。という欠点がある。インバータ回路は反転の瞬間だけ電
源とＧＮＤ間にかなり大きな電流が流れる。

【００１０】従って、インバータの反転毎に電源ライン
と接地ラインの抵抗分によって電源と接地にパルス電圧
が発生する。ＬＳＩがアナログ回路を含む場合、電源ラ
インを分離する等の対策を施したとしても、このパルス
電圧が電源ラインの共通インピーダンス分や基板による
容量性の結合等のため、アナログ回路側に回り込む。こ
れがアナログ回路に何らかの影響を与え、アナログ信号
にパルスノイズが乗ってその品位が幾分劣化することは
避けられない。

【００１１】特に、発振出力をアナログ信号処理で何ら
かの基準信号として使っていた場合などは、この基準信
号の周波数と上記パルス電圧の周波数とが整数比を持つ
ため、ビート成分として信号に乗ってきて、フィルタ等
では分離できないノイズとなることがある。また、リン
グ発振回路を構成するインバータ回路の波形は、電源−
接地間をフルスウィングする矩形波となる。これは強い
エネルギーのスプリアス（高調波成分）を持っているた
め、アナログ回路にインピーダンスの高い部分があった
りすると、輻射波として飛び込んできてやはり信号品位
を劣化させやすい。

【００１２】一方、デジタル回路も状態が遷移する瞬間
に電源と接地間にかなり大きな貫通電流が流れる。従っ
て、ＬＳＩがデジタル回路を含む場合、デジタル回路全
体としてはクロック信号のエッジのタイミングで様々な
反転が起こり、これによるパルス性のノイズが電源ライ
ンや接地ラインに乗る。これは上記したように、電源ラ
インを分離する等の対策を施したとしても、このパルス
電圧が電源ラインの共通インピーダンス分や基板による
容量性の結合等のため、発振回路の電源／接地ラインに
回り込むことは避けられない。

【００１３】リング発振回路は、電源−接地間電圧の振
幅で発振するため、電源電圧に乗るノイズが振幅の一時
的な変化を引き起こし、周波数を決めるインバータの遅
延時間にゆらぎを与える。これが結局は発振周波数の位
相ノイズとなり、発振のスペクトル純度を劣化させるこ
とになる。さらには、リング発振回路を構成するインバ
ータ回路自身が発生する反転時のパルス状の貫通電流が
自身で使っている電源／ＧＮＤラインにパルス電圧を発
生させ、これによって発振周波数の位相ノイズを増長さ
せる結果となる。

【００１４】

【発明が解決しようとする課題】上記した従来のＣＭＯ
Ｓによる発振回路では、自分自身が発生するパルスノイ
ズによるアナログ信号への悪影響とデジタル回路が発生
するパルスノイズに起因する位相ノイズの増大、という
問題があり、特に高精度のアナログ信号処理を含むＣＭ
ＯＳ−ＬＳＩに使える発振回路が切望されていた。

【００１５】この発明の目的は、自らのノイズの発生を
抑え、電源ノイズ等の影響を受けにくい特長を持つ、高
精度のアナログ回路を含むＣＭＯＳ−ＬＳＩに適した発
振回路を提供することにある。

【００１６】

【課題を解決するための手段】上記目的を達成するため
この発明では、入力電圧に対しては高い反転ゲインを有
すとともに、ある変換係数で電流出力するトランスコン
ダクタンス回路と、入力電圧に対しては前記トランスコ
ンダクタンス回路の反転ゲインよりはずっと小さい反転
ゲインを有するアンプ回路とを構成要素とし、前記トラ
ンスコンダクタンス回路と前記アンプ回路をループ状に
縦続接続して形成したものであり、前記ループ上の前記
トランスコンダクタンス回路と前記アンプ回路との和は
３以上の奇数個であり、前記ループ上の任意の位置での
信号を出力信号とすることを特徴とする。

【００１７】このような構成要素の具体的な回路とし
て、前記トランスコンダクタンス回路は１個の電界効果
トランジスタで構成し、そのソースは共通の定電圧端子
に接続し、そのゲートを入力端子とし、そのドレインを
出力端子とし、この出力端子には定電流源を接続し、前
記アンプ回路は前記電界効果トランジスタと同じ導電型
の２個の電界効果トランジスタで構成し、入力側の電界
効果トランジスタのソースは前記定電圧端子に接続し、
そのゲートを入力端子とし、そのドレインを出力側の電
界効果トランジスタのソースに接続してこれを出力端子
とし、そのゲートとドレインはそれぞれ別々の定電圧端
子に接続する。

【００１８】上記した発振回路では、トランスコンダク
タンス回路を構成する電界効果トランジスタに流すバイ
アス電流と、前記アンプ回路を構成する電界効果トラン
ジスタに流すバイアス電流との比を一定に保ちつつ、そ
の電流値を変える手段を設けることにより発振周波数を
制御することができる。

【００１９】また、１対の差動入力端子と１対の差動出
力端子を持ち、同相入力電圧に対しては高い反転ゲイン
を有し、差動入力電圧に対してはある変換係数で電流出
力するトランスコンダクタンス回路と、１対の差動入力
端子と１対の差動出力端子を持ち差動入力電圧に対して
はあるゲインを持ってそれを出力し同相入力電圧に対し
ては前記ゲインと同程度の反転ゲインを有するアンプ回
路とを構成要素とし、前記トランスコンダクタンス回路
と前記アンプ回路をループ状に縦続接続して形成したも
のであり、ループ上の前記トランスコンダクタンス回路
と前記アンプ回路との和は３以上の奇数個であり、ルー
プ上の差動信号は一巡して負帰還で戻ってくるように前
記各構成要素が結線されていて、前記ループ上の任意の
位置での信号を出力信号とすることを特徴とする。

【００２０】このような構成要素の具体的な回路として
は、前記トランスコンダクタンス回路は１対の電界効果
トランジスタで構成し、そのソースは共通の定電圧端子
に接続し、そのゲートを入力端子対とし、そのドレイン
を出力端子対とし、この出力端子対にはそれぞれ定電流
源を接続し、前記アンプ回路は前記電界効果トランジス
タと同じ導電型の２対の電界効果トランジスタで構成
し、入力側の電界効果トランジスタ対のソースは前記定
電圧端子に接続し、そのゲートを入力端子対とし、その
ドレインを出力側の電界効果トランジスタ対のソースに
それぞれ接続してこれを出力端子対とし、そのゲートと
ドレインはそれぞれ別々の定電圧端子に接続する。

【００２１】この発振回路では、トランスコンダクタン
ス回路を構成する電界効果トランジスタ対に流すバイア
ス電流と、前記アンプ回路を構成する電界効果トランジ
スタ対に流すバイアス電流との比を一定に保ちつつその
電流値を変える手段を設けることにより発振周波数を制
御することができる。

【００２２】上記した各手段により、まずほとんどの素
子がリニア領域で動作し、完全なスイッチング領域で動
作する訳ではないので、パルス性のノイズ発生がほとん
どない。また、発振振幅を電源電圧とは無関係な振幅で
制限するのでスプリアスの発生も少なく、電源ノイズに
より発振振幅がノイズで振られ結果的にジッター（位相
ノイズ）となるようなこともない。このようなことか
ら、高精度のアナログ回路を含むＣＭＯＳ−ＬＳＩに最
適な発振回路となる。

【００２３】

【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図１は、こ
の発明の第１の実施の形態について説明するための回路
構成図である。この実施の形態は構成要素１，２，〜Ｎ
を３以上の奇数個とし、これらを順番に多段接続し、最
終段の構成要素Ｎの出力を、最段の構成要素１の入力に
戻すことによって、リング状のループを形成したもので
ある。ここでの各段の構成要素は、トランスコンダクタ
ンス回路かアンプ回路のいずれかとし、それらの入力電
圧対出力電圧はいずれも反転の関係にあるものを用い
る。

【００２４】ここで、構成要素がトランスコンダクタン
ス回路の場合は、電圧入力、電流出力であり、出力端が
ハイインピーダンスのため入出力間の電圧ゲインが非常
に高い。すなわち直流的には高ゲインの反転アンプであ
る。また、構成要素がアンプ回路の場合は、電圧入力、
電圧出力であるが電圧ゲインとしては１前後（せいぜい
０．１〜１０までの範囲）の設定のものを用いる。すな
わち直流的には低ゲインの反転アンプとなる。

【００２５】このような構成要素にて図１の回路を構成
した場合、直流的には各構成要素は入出力間で反転の関
係にあり、かつループを構成する要素数が奇数個だか
ら、ループ一巡では直流的に負帰還（１８０°の位相回
り）となる。ループを構成する各ノードは、電源−接地
間の中間電位で安定な動作点を持つ。

【００２６】次に、このループを交流的に考えると、各
構成要素はその出力インピーダンスと出力端に付いた容
量（コンデンサによる実容量または回路の寄生容量）の
積による時定数によって周波数が高くなるにつれて位相
が遅れ始める。従って、多くの場合、各段の位相遅れの
総和が１８０°となる周波数が存在する。この周波数で
はループ一巡で直流時の１８０°に対し、さらに位相が
１８０°回るので、ループは正帰還となる。周波数が高
くなって位相が遅れれば、入出力間のゲインも低下する
が、ループ一巡の位相回りが３６０°となる周波数にお
いて、ループゲインが１以上であればその周波数で発振
が始まることになる。

【００２７】図１を構成する要素のうち、アンプ回路で
はゲインはとれないがトランスコンダクタンス回路は極
めて高いゲインを持つので、最低１個はトランスコンダ
クタンス回路を入れるように構成する。または全てをア
ンプ回路で構成するならば各段で１以上のゲイン設定し
て、これを多数縦続接続して全体のループゲインを確保
しながら、各段で少しづつ位相を回すことにより発振さ
せる方法もある。

【００２８】なお、図１では全て入出力が反転の関係に
あるものを奇数個用いて構成する例を示しているが、こ
のループ上に入出力が非反転の関係にあるものを幾つ挿
入しても発振回路としての機能が変わらないのは明らか
である。従って、この実施の形態では、ループを構成す
る要素回路のうちの入出力間が反転の関係にあるものだ
けの総和が奇数個という点だけでこと済む。

【００２９】図２は、第１の実施の形態をより具体的な
一実施例について説明するための回路構成図である。こ
の場合、１，２，〜Ｎの構成要素を３段とし、構成要素
１，２をアンプ回路１Ａとアンプ回路２Ａとし、構成要
素３をトランスコンダクタンス回路３Ａとし、これらを
縦続接続し、トランスコンダクタンス回路３Ａの出力
を、アンプ回路１Ａの入力に帰還したものである。

【００３０】アンプ回路１Ａ，２Ａの出力端であるＢと
Ｃにはそれぞれ対接地に移相コンデンサＣ１とＣ２を接
続する。トランスコンダクタンス回路３の出力は互いに
向きを変えて並列接続したダイオードペア２１で振幅制
限する。発振出力はどこから取出しても良いが、この例
ではトランスコンダクタンス回路３Ａの出力端のＡ点か
ら取り出している。また、Ａ点にはコンデンサは付けな
いが、実際にはアンプ回路１Ａの入力容量等の寄生容量
ＣＰ１が付く。

【００３１】この実施例に使用しているトランスコンダ
クタンス回路の回路例を図３に、アンプ回路の回路例を
図４にそれぞれ示す。

【００３２】トランスコンダクタンス回路は、図３のよ
うにＭＯＳトランジスタＭ１で構成し、そのソースを接
地し、ゲートを入力とし、ドレインには電源Ｖｄｄより
定電流Ｉｏを供給し、ここを出力端子としている。この
ような回路は直流の入出力特性としては高い反転ゲイン
を持つ回路という条件を満たすものである。

【００３３】アンプ回路は、図４のようにＭＯＳトラン
ジスタＭ２，Ｍ３で構成し、トランジスタＭ２のソース
を接地し、ゲートを入力とし、ドレインはトランジスタ
Ｍ３のソースと接続してここを出力端子とし、トランジ
スタＭ３のゲートはバイアス電圧ＶＢに、ドレインは電
源Ｖｄｄにそれぞれ接続する。この回路のゲインはトラ
ンジスタＭ３のゲートサイズＷ／Ｌに対するトランジス
タＭ２のゲートサイズＷ／Ｌの平方根で決まる。素子間
のゲートサイズの比はあまり大きく取れないので、この
ゲインは１前後のせいぜい１桁の範囲（０．３〜３＝−
１０ｄＢ〜１０ｄＢ）でしか変えられない。

【００３４】従って、ゲインはトランスコンダクタンス
回路のゲインよりは遥かに小さな値になり、直流の入出
力特性としてはトランスコンダクタンス回路よりもずっ
と小さな反転ゲインを持つ回路という条件を満たす。図
２の例ではトランジスタＭ２とＭ３のサイズを同じにし
て、直流ゲインを「−１」としている。

【００３５】このような回路を構成要素とした図２の回
路動作を、図５に示したベクトル図を使って説明する。
出力端子であるＡ点を起点に考える。アンプ回路１Ａを
通ったあとのＢ点では直流領域ではゲインが「−１」な
のでａ´のベクトルとなる。周波数が高くなると位相が
遅れ始め、４５°遅れるような周波数においてはｂのベ
クトルとなる。次にアンプ回路２Ａを通過したＣ点で
は、アンプ回路１Ａと２Ａ、コンデンサＣ１とＣ２とが
それぞれ等しいとすると、Ａ→ＢとＢ→Ｃの位相遅れは
等しくなるため、Ｂ点で４５°遅れる周波数において
は、Ｃ点でもｂ´（＝−ｂ）に対して４５°遅れ、図中
のｃのベクトルとなる。トランスコンダクタンス回路３
Ａの出力インピーダンスはアンプ回路１Ａや２Ａに比
べ、遥かに大きい。例えば１０００倍という大きさであ
る。それに対しＡ点の寄生容量ＣＰ１はＣ１とＣ２を数
ｐＦとするとせいぜいその１／１０程度である。すなわ
ちＡ点の時定数はＢ点やＣ点に比べ１００倍程度大き
い。これにより、Ｂ点やＣ点の位相が４５°遅れる周波
数ではＡ点は９０°近く遅れることになる。

【００３６】従って、Ａ点はベクトルｃの反転ｃ´に対
し、９０°遅れて元のａベクトルに戻る。すなわち、ア
ンプ回路の出力インピーダンスとコンデンサの積で決ま
る時定数により位相が４５°回るような周波数で、ルー
プ全体の位相回りが３６０°となって正帰還になり、こ
の周波数で発振することになる。この場合の発振周波数
ｆｏｓｃは、アンプ回路のトランジスタＭ２とＭ３のト
ランスコンダクタンスをｇｍ（Ｍ２とＭ３のトランスコ
ンダクタンスは等しい）とし、コンデンサＣ１とＣ２の
容量値をＣ（Ｃ１＝Ｃ２）とすると、ｆｏｓｃ＝ｇｍ／（２πＣ） … （２）となる。

【００３７】図６は、図３のトランスコンダクタンス回
路と図４のアンプ回路を図２に適用して実際の素子レベ
ルの回路に書き換えたものである。この回路においてＮ
ＭＯＳ素子は全て同一形状・同一サイズであり、ＰＭＯ
Ｓ素子は全て同一形状・同一サイズであるとする。図２
のアンプ回路１ＡはトランジスタＭ１１とＭ１２で、ア
ンプ回路２ＡはトランジスタＭ１３とＭ１４で、トラン
スコンダクタンス回路３ＡはトランジスタＭ１５とそれ
をバイアスする電流源のトランジスタＭ１６とＭ１７と
で構成する。また、アンプ回路のバイアス電圧として、
図のようにトランジスタＭ１８とＭ１９を縦続接続した
回路に基準電流Ｉｃ１を折り返して、トランジスタＭ２
０とＭ２１とで与える電流を流して得られる電圧をＶＢ
１としてトランジスタＭ１２とＭ１４のゲートに与え
る。

【００３８】このようにすれば、トランジスタＭ１６と
Ｍ１７で供給しているトランスコンダクタンス回路３Ａ
のトランジスタＭ１５のバイアス電流とアンプ回路１
Ａ，２ＡのトランジスタＭ１１〜Ｍ１４のバイアス電流
を全て等しくできる。

【００３９】従って、図中の発振ループを構成するＡ、
Ｂ、Ｃの各ノードの動作電圧は全て等しくなる。また、
Ｍ１１〜Ｍ１４のトランジスタのドレイン電流が、Ｉｄ＝ｋ（Ｖｇｓ−Ｖｔｈ）² … （３）と表わされるとすると、Ｍ１１〜Ｍ１４の各トランジス
タのｇｍは、

【数１】と表わすことができるので、これを（２）に代入して、

【数２】となる。これはバイアス電流Ｉｃを変えることにより、
発振周波数を変えることができることを意味する。この
ように、バイアス電流Ｉｃ１を変化させることにより、
発振周波数を簡単に制御することができる。

【００４０】この実施例では発振波形が最大の振幅を持
つのはＡ点であるが、ここはダイオードで振幅制限して
いるためその振幅は０．５Ｖ以下であり、従来のインバ
ータ路を用いたリング発振回路のように電源電圧いっぱ
いに振れる訳ではない。また、完全なスイッチング動作
ではなく連続に近い領域で動作するので電源ラインにパ
ルスノイズが乗るようなこともない。Ｂ点とＣ点は振幅
がさらに小さく、しかも三角波から正弦波に近い波形に
なっているので高調波成分が少ない。

【００４１】従って、高調波ノイズに敏感なアナログ回
路が近くにあったとしても、電源ラインの共通インピー
ダンスによって漏れ込んでいったり、空間的に飛び込ん
でいったりするノイズは小さい。また、発振周波数は電
源電圧に全く依存しないようにすることができるため、
デジタル回路が混在する場合でもデジタル回路で発生
し、電源ラインに乗ったパルスノイズが干渉してジッタ
ー（位相ノイズ）が増大することも少ない。このため、
高精度のアナログ信号処理を含むアナデジ混載のＣＭＯ
Ｓ−ＬＳＩに使えば非常に有効である。

【００４２】図７は、この発明の第１の実施の形態によ
る他の実施例について説明するための回路構成図であ
る。この実施例では、１，２，〜Ｎの構成要素を先の実
施例と同様に３段とし、１〜３の全ての構成要素をトラ
ンスコンダクタンス回路としたものである。

【００４３】すなわち、１Ｂ〜３Ｂのトランスコンダク
タンス回路を縦続接続し、トランスコンダクタンス回路
３Ｂの出力を、トランスコンダクタンス回路１Ｂの入力
に帰還したものであり、出力はトランスコンダクタンス
回路３Ｂから取り出している。各トランスコンダクタン
ス回路１Ｂ〜３Ｂは、先の実施例の場合と同様に図３に
示したものを用いる。トランスコンダクタンス回路２
Ｂ，３Ｂの出力端には、それぞれ７１と７２のダイオー
ドによる振幅制限回路を付けている。これらの端子には
コンデンサは付けないが、それぞれ寄生容量ＣＰ２とＣ
Ｐ３が付く。トランスコンダクタンス回路１Ｂの出力端
には、寄生容量ＣＰ２とＣＰ３よりもずっと大きな容量
値を持つコンデンサＣ３を付けている。

【００４４】図８のベクトルを用いて、図中のＡ点を起
点に発振動作を考える。トランスコンダクタンス回路２
Ｂを通ったあとのＢ点ではＡ点の信号ベクトルａの反転
のａ´に対してＢ点の時定数であるトランスコンダクタ
ンス回路２Ｂの出力インピーダンスと寄生容量ＣＰ２と
の積に応じたある遅延を生じる。周波数の増加とともに
遅延量も大きくなるという関係がある。今、遅延位相が
４５°となり、Ｂ点の信号ベクトルがｂとなるような周
波数を考える。Ｃ点はＢ点と同じ条件なので、その信号
ベクトルはｂの反転ｂ´に対し４５°遅れて、ｃのよう
になる。コンデンサＣ３の容量値は寄生容量ＣＰ２やＣ
Ｐ３の容量よりずっと大きいという設定なので、Ａ点の
時定数はＢ点やＣ点に比べずっと大きい。Ｂ点やＣ点で
位相が４５°遅れる周波数においてはＡ点の時定数によ
って位相が９０°遅れる。従って、Ｃ点の信号ベクトル
ｃの反転ｃ´に対し９０°遅れてａに戻る。

【００４５】すなわち、トランスコンダクタンス回路の
出力インピーダンスとその位置での寄生容量の積で決ま
る時定数により位相が４５°回るような周波数でループ
全体の位相回りが３６０°となって正帰還になり、この
周波数で発振することになる。この場合の発振周波数ｆ
ｏｓｃは、トランスコンダクタンス回路の出力インピー
ダンスをｒｏとし、寄生容量ＣＰ２とＣＰ３の容量値を
Ｃｐ（ＣＰ１とＣＰ２の容量値は等しい）とすると、ｆｏｓｃ＝ｒｏ／（２πＣｐ） … （６）と表わされる。

【００４６】図９は、この発明の第２の実施の形態につ
いて説明するための回路構成図である。これは図１に示
した第１の実施の形態と同様に、構成要素１１，１２，
〜１Ｎを３以上の奇数個とし、これらを順番に多段接続
し、最終段の構成要素１Ｎの出力を最初の構成要素１１
の入力に戻すことによって、リング状のループを形成す
る。また、構成要素の段数は３以上の奇数個で、各段の
構成要素はトランスコンダクタンス回路かアンプ回路の
いずれかである点も同じである。ただ、これらの構成要
素１１，１２，〜１Ｎは、差動入力差動出力の４端子回
路である点が第１の実施の形態と異なる。

【００４７】ループ上の差動信号は、一巡すると信号極
性が反転して戻るという回路結線にする。トランスコン
ダクタンス回路は差動電圧入力、差動電流出力であり、
出力端がハイインピーダンスのため入出力間の同相電圧
ゲインは非常に高い。すなわち直流同相電圧に対しては
高ゲインの反転アンプとなる。アンプ回路は差動電圧入
力、差動電圧出力であるが電圧ゲインとしては差動ゲイ
ン、同相ゲインとも１前後（せいぜい０．１〜１０まで
の範囲）の設定のものを用いる。すなわち直流同相電圧
に対しては低ゲインの反転アンプとなる。

【００４８】このような構成要素にて図９の回路を構成
した場合、同相直流特性としては各構成要素は入出力間
で反転の関係にあり、かつループを構成する要素数が奇
数個だから、ループ一巡では直流的に負帰還（１８０°
の位相回り）となる。同相ループを構成する各ノード
は、電源−ＧＮＤ間の中間電位で安定な動作点を持つ。
差動的には、基本的に各構成要素は同極性端子同士で結
線し、１ヶ所だけ極性を入れ替えてループ状に結線す
る。図９においては構成要素１Ｎの出力から要素１の入
力に戻すところで極性を入れ替えている。このように結
線することで、差動直流特性としては各差動入力と各差
動出力の「＋側端子」と「−側端子」が全て同電位にな
るように動作する。

【００４９】次に、この差動ループを交流的に考えると
構成要素１１，１２，〜１Ｎは、その出力端子のインピ
ーダンスと差動出力端子間に付いた容量（コンデンサに
よる実容量または回路の寄生容量）の積による時定数に
よって周波数が高くなるにつれて位相が遅れ始める。従
って、多くの場合、各段の位相遅れの総和が１８０°と
なる周波数が存在する。この周波数ではループ一巡で直
流時の１８０°に対し、さらに位相が１８０°回るの
で、差動ループは正帰還となる。周波数が高くなって位
相が遅れれば入出力間のゲインも低下するが、ループ一
巡の位相回りが３６０°となる周波数において、ループ
ゲインが１以上であればその周波数で発振が始まること
になる。

【００５０】構成要素のうち、アンプ回路ではゲインは
とれないが、トランスコンダクタンス回路は極めて高い
ゲインを持つので、最低１個はトランスコンダクタンス
回路を入れるように構成する。または全てをアンプ回路
で構成するならば各段で１以上のゲイン設定して、これ
を多数縦続接続して全体のループゲインを確保しなが
ら、各段で少しづつ位相を回すことにより発振させる方
法もある。

【００５１】図９の構成では、全て入出力が反転の関係
にあるものを奇数個用いて構成する例を示しているが、
このループ上に入出力が非反転の関係にあるものを幾つ
挿入しても発振回路としての機能が変わらないのは明ら
かである。従って、この発明はループを構成する要素回
路のうちの入出力間が反転の関係にあるものだけの総和
が奇数個という点だけを規定するものである。

【００５２】図１０は、この発明の第２の実施の形態に
よる一実施例について説明するための回路構成図であ
る。この実施例は、１１，１２，〜１Ｎの構成要素を３
段とし、構成要素１１，１２をアンプ回路１１Ａとアン
プ回路１２Ａとし、構成要素１３をトランスコンダクタ
ンス回路１３Ａとし、これらを縦続接続し、トランスコ
ンダクタンス回路１３Ａの出力を、アンプ回路１１Ａの
入力に帰還したものである。

【００５３】アンプ回路１１Ａ，１２Ａのそれぞれの出
力端であるＢＢ´とＣＣ´には、端子間にコンデンサＣ
１１とＣ１２を接続する。トランスコンダクタンス回路
１３Ａの出力は、双方向に並列接続したダイオードペア
１０１で振幅制限する。発振出力はどこから取り出して
も良いが、この例ではトランスコンダクタンス回路１３
Ａの出力端のＡＡ´点から取り出している。またＡＡ´
点にはコンデンサは付けないがアンプ回路１１Ａの入力
容量等の寄生容量ＣＰ４とＣＰ５が付く。

【００５４】図１１、図１２は、図１０の実施例で使用
するトランスコンダクタンス回路１３Ａとアンプ回路１
２Ａ，１３Ａの具体的な回路例について説明するための
回路図である。

【００５５】トランスコンダクタンス回路は、図１１の
ようにＭＯＳトランジスタＭ３１とＭ３２とで構成し、
そのソース対を接地し、ゲート対を差動入力端子とし、
ドレイン対にはそれぞれ電源より定電流Ｉｏをそれぞれ
供給するとともに、ここを差動出力端子としている。こ
のような回路は直流の同相入力電圧に対しては、高い反
転ゲインを持つ回路という条件を満たすものである。

【００５６】アンプ回路は図１２のようにＭＯＳトラン
ジスタＭ３３〜Ｍ３６で構成し、トランジスタＭ３３と
Ｍ３４のソースを接地し、ゲート対を差動入力端子と
し、ドレインはトランジスタＭ３５とＭ３６のソースに
それぞれ接続してこれを差動出力端子とし、トランジス
タＭ３５とＭ３６のゲートはバイアス電圧ＶＢに、ドレ
インは電源にそれぞれ接続する。この回路の差動ゲイン
および同相ゲインはトランジスタＭ３５，Ｍ３６のゲー
トサイズＷ／Ｌに対するトランジスタＭ３３，Ｍ３４の
ゲートサイズＷ／Ｌの平方根で決まる。素子間のゲート
サイズの比はあまり大きく取れないので、このゲインは
１前後のせいぜい１桁の範囲（０．３〜３＝−１０ｄＢ
〜１０ｄＢ）でしか変えられない。この例ではトランジ
スタＭ３３〜Ｍ３６のサイズを全て同じにして、直流で
の同相ゲインを「−１」、差動ゲインを「１」としてい
る。従って、同相ゲインはトランスコンダクタンス回路
の同相ゲインよりは遥かに小さな値になり、直流の同相
入力電圧に対してはトランスコンダクタンス回路よりも
ずっと小さな反転ゲインを持つ回路という条件を満たし
ている。

【００５７】このような回路を構成要素とした図１０の
回路動作を図１３に示したベクトル図を使って説明す
る。まず、出力端子であるＡＡ´点を起点に考える。ア
ンプ回路１１Ａを通ったあとのＢＢ´点では直流領域で
はゲインが「−１」なのでａ´のベクトルとなる。周波
数が高くなると位相が遅れ始め、４５°遅れるような周
波数においてはｂのベクトルとなる。次にアンプ回路１
２Ａを通過したＣＣ´点では、アンプ回路１１Ａと１２
Ａ、コンデンサＣ１１とＣ１２とがそれぞれ等しいとす
ると、ＡＡ´→ＢＢ´とＢＢ´→ＣＣ’の位相遅れは等
しくなるため、ＢＢ´点で４５°遅れる周波数において
は、ＣＣ´点でもｂ´（＝−ｂ）に対して４５°遅れ、
図中のｃのベクトルとなる。

【００５８】トランスコンダクタンス回路１３Ａの出力
インピーダンスは、アンプ回路１１Ａや１２Ａに比べ遥
かに大きい。例えば１０００倍という大きさである。そ
れに対し、ＡＡ´間に付く寄生容量は、寄生容量ＣＰ４
とＣＰ５の半分であり、コンデンサＣ１１とＣ１２を数
ｐＦとするとせいぜいその１／１０程度である。これ
で、ＡＡ´点の時定数はＢＢ´点やＣＣ´点に比べ１０
０倍程度大きいということになる。ＢＢ´点やＣＣ´点
の位相が４５°遅れる周波数ではＡＡ´点は９０°近く
遅れることになる。従って、ＡＡ´点はベクトルｃの反
転ｃ´に対し、９０°遅れて元のａベクトルに戻ること
になる。

【００５９】すなわち、アンプ回路の出力インピーダン
スとコンデンサの積で決まる時定数により位相が４５°
回るような周波数でループ全体の位相回りが３６０°と
なって正帰還になり、この周波数で発振することにな
る。この場合の発振周波数ｆｏｓｃは、アンプ回路のト
ランジスタＭ３３〜Ｍ３６のトランスコンダクタンスを
ｇｍ（Ｍ３３〜Ｍ３６のトランスコンダクタンスは等し
い）とし、コンデンサＣ１１とＣ１２の容量値をＣ（Ｃ
１１とＣ１２の容量値は等しい）とすると、前述の
（２）式と同じ式で表わすことができる。

【００６０】図１０の全差動型の発振回路の場合、もう
一つ同相での動作を考えなければならない。この回路は
発振回路ではあるが、発振は差動モードでのみ起こり、
同相モードでは発振してはならない。同相モードを考え
る場合はＧＮＤを基準にしたＡＡ´の平均電圧、ＢＢ´
の平均電圧、ＣＣ´の平均電圧を考えれば良い。１１〜
１３の各構成要素の出力端に付く対接地との容量値は、
コンデンサの寄生容量を無視すると、ＢＢ´点でゼロ、
ＣＣ´点でもゼロ、ＡＡ´点でＣＰ４//ＣＰ５、とな
る。しかも、構成要素の出力インピーダンスもトランス
コンダクタンス回路の方がアンプ回路より桁違いに大き
い。従って、同相信号に対する時定数はＢＢ´点でほぼ
ゼロ、ＣＣ´点でもほぼゼロ、ＡＡ´点で最大となる。

【００６１】図１０のリング状のループでは、ＡＡ´点
で周波数の低いところに支配極ができ、ＢＢ´点とＣＣ
´点に対応した極は遥か離れた高域にしかできない。従
って、ＢＢ´点とＣＣ´点の極の影響で位相が回りはじ
める周波数ではＡＡ´点の支配極によって振幅が十分減
衰し、ループゲインが１以下になって発振を回避できる
ことになる。このように同相動作に対しては寄生容量Ｃ
Ｐ４とＣＰ５が位相補償容量として働き、同相ループと
して位相補償がなされるため同相発振は起こらない。こ
れはコンデンサＣ１１とＣ１２を差動出力の端子間に入
れて、対接地には容量を付けていないことによる。

【００６２】図１１のトランスコンダクタンス回路と図
１２のアンプ回路を図１０に適用して実際の素子レベル
の回路に書き換えたものを図１４に示す。この回路にお
いてＮＭＯＳ素子は全て同一形状・同一サイズであり、
ＰＭＯＳ素子は全て同一形状・同一サイズであるとす
る。

【００６３】図１０のアンプ回路１１Ａはトランジスタ
Ｍ４１〜Ｍ４４で、アンプ回路１２ＡはトランジスタＭ
４５〜Ｍ４８で、トランスコンダクタンス回路１３Ａは
トランジスタＭ４９，Ｍ５０とそれをバイアスする電流
源のトランジスタＭ５１とＭ５３、トランジスタＭ５２
とＭ５４とで構成する。また、アンプ回路のバイアス電
圧として、図のようにトランジスタＭ５５とＭ５６を縦
続接続した回路に基準電流Ｉｃ２を折り返し、トランジ
スタＭ５７とＭ５８とで与える電流を流して得られる電
圧を、バイアス電圧ＶＢ２としてトランジスタＭ４３〜
Ｍ４８の各ゲートに与える。

【００６４】このようにすれば、トランジスタＭ５１と
Ｍ５３、トランジスタＭ５２とＭ５４とで供給している
トランスコンダクタンス回路１３ＡのトランジスタＭ４
９，Ｍ５０のバイアス電流と２つのアンプ回路のＭ４１
〜Ｍ４８のバイアス電流を全て等しくすることができ
る。図中の発振ループを構成するＡ，Ａ´、Ｂ，Ｂ´、
Ｃ，Ｃ´の各ノードの動作電圧は全て等しくなる。

【００６５】また、Ｍ４１〜Ｍ４８のトランジスタのド
レイン電流が（３）式のように表わされるとすると、前
述の実施例で計算したのと同様に、そのｇｍは（４）式
のように表わされ、これを（２）式に代入して発振周波
数は（５）式で表わされる。これは、この発明の第１の
実施の形態による図５に示す実施例と全く同様に、第１
のバイアス電流Ｉｃ１を変えることにより、発振周波数
を変えることができることを意味する。このようにバイ
アス電流Ｉｃ２を変化させることにより発振周波数を簡
単に制御することができる。

【００６６】図１４の回路の実際の動作時における発振
波形を図１５に示す。この波形図は、図１４のＡ、Ｂ、
Ｃ、の各点の波形を示した。Ａ点の波形を基準に、Ｂ点
の波形は約１３５°の位相差、約９０°の位相差になっ
ており、図１３に示したような位相関係になっているこ
とが読み取れる。

【００６７】バイアス電流Ｉｃ２を変化させたときの発
振波形を図１６に示す。これはバイアス電流Ｉｃ２を、
１０μＡ、５０μＡ、２００μＡにそれぞれ変えた場合
のＡ−Ａ´間の差電圧の波形を示したもので、ａがＩｃ
２＝１０μＡの場合、ｂがＩｃ２＝５０μＡの場合、ｃ
がＩｃ２＝２００μＡの場合である。（５）式に示した
通り、ほぼＩ^1/2ｃ２に比例してその発振周波数が変化
していることが読み取れる。

【００６８】このように、この第２の実施の形態では、
自分自身で高調波ノイズを発生しにくいことと、電源等
に乗ったノイズの影響を受けにくい、という第１の実施
の形態の特徴を備えていることの他に、全差動回路であ
るため、差動で出力すれば偶数次の高調波ノイズを抑
え、さらに電源ノイズによるジッターをさらに軽減でき
て高品位の発振信号を得ることができる。

【００６９】

【発明の効果】以上記載したように、この発明に係るＣ
ＭＯＳで構成する発振回路によれば、トランスコンダク
タンス回路とアンプ回路をリング状に配置して全差動型
にて構成することにより、自分自身でノイズを発生しに
くく、また電源ノイズ等の影響を受けにくいという効果
を奏する。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態について説明する
ための回路構成図。

【図２】図１の一実施例について説明するための回路構
成図。

【図３】図２で用いるトランスコンダクタンス回路の回
路図。

【図４】図２で用いるアンプ回路の回路図。

【図５】図２の動作について説明するためのベクトル
図。

【図６】図２を素子レベルで示した回路図。

【図７】この発明の第１の実施の形態による他の実施例
について説明するための回路構成図。

【図８】図７の動作について説明するためのベクトル
図。

【図９】この発明の第２の実施の形態について説明する
ための回路構成図。

【図１０】図９の一実施例について説明するための回路
構成図。

【図１１】図１０の実施例で使用するトランスコンダク
タンス回路の具体的な回路例について説明するための回
路図。

【図１２】図１０の実施例で使用するアンプ回路の具体
的な回路例について説明するための回路図。

【図１３】図１０の回路動作について説明するためのベ
クトル図。

【図１４】図１０を実際の素子レベルに書き換えて説明
するための回路図。

【図１５】図１４の回路の実際の動作時における発振信
号波形図。

【図１６】図１４におけるバイアス電流を変化させたと
きの発振信号波形図。

【図１７】従来の発振回路について説明するための回路
構成図。

【符号の説明】

１，２，〜Ｎ，１１，１２，〜１Ｎ…構成要素、１Ａ，
２Ａ，１１Ａ，１２Ａ…アンプ回路、３Ａ，１Ｂ〜３
Ｂ，１３Ａ…トランスコンダクタンス回路、２１，７
１，７２…ダイオードペア、ＣＰ１，ＣＰ２，ＣＰ３，
ＣＰ４，ＣＰ５…寄生容量、Ｃ１，Ｃ２，Ｃ３，Ｃ１
１，Ｃ１２…コンデンサ、Ａ〜Ｃ，Ａ´〜Ｃ´…ノー
ド。

Claims

【特許請求の範囲】

【請求項１】入力電圧に対しては高い反転ゲインを有
すとともに、ある変換係数で電流出力するトランスコン
ダクタンス回路と、入力電圧に対しては前記トランスコンダクタンス回路の
反転ゲインよりはずっと小さい反転ゲインを有するアン
プ回路とを構成要素とし、前記トランスコンダクタンス回路と前記アンプ回路をル
ープ状に縦続接続して形成したものであり、前記ループ上の前記トランスコンダクタンス回路と前記
アンプ回路との和は３以上の奇数個であり、前記ループ
上の任意の位置での信号を出力信号とすることを特徴と
する発振回路。
【請求項２】前記ループ上のトランスコンダクタンス
回路の出力端には振幅を制限する素子または回路を接続
したことを特徴とする請求項１に記載の発振回路。
【請求項３】前記トランスコンダクタンス回路は１個
の電界効果トランジスタで構成し、そのソースは共通の
定電圧端子に接続し、そのゲートを入力端子とし、その
ドレインを出力端子とし、この出力端子には定電流源を
接続し、前記アンプ回路は前記電界効果トランジスタと
同じ導電型の２個の電界効果トランジスタで構成し、入
力側の電界効果トランジスタのソースは前記定電圧端子
に接続し、そのゲートを入力端子とし、そのドレインを
出力側の電界効果トランジスタのソースに接続してこれ
を出力端子とし、そのゲートとドレインはそれぞれ別々
の定電圧端子に接続したことを特徴とする請求項１に記
載の発振回路。
【請求項４】前記トランスコンダクタンス回路を構成
する電界効果トランジスタに流すバイアス電流と、前記アンプ回路を構成する電界効果トランジスタに流す
バイアス電流との比を一定に保ちつつその電流値を変え
ることにより発振周波数を制御できる制御手段とを有す
ることを特徴とする請求項３に記載の発振回路。
【請求項５】前記ループ上の前記トランスコンダクタ
ンス回路は１個であり、前記ループ上の前記アンプ回路
は偶数個であり、そのうち少なくとも１つのアンプ回路
の出力端子にはコンデンサが接続されていることを特徴
とする請求項３に記載の発振回路。
【請求項６】前記ループ上の前記トランスコンダクタ
ンス回路は複数個であり、そのうち１個のトランスコン
ダクタンス回路の出力端子にだけコンデンサが接続され
ていることを特徴とする請求項３に記載の発振回路。
【請求項７】１対の差動入力端子と１対の差動出力端
子を持ち、同相入力電圧に対しては高い反転ゲインを有
し、差動入力電圧に対してはある変換係数で電流出力す
るトランスコンダクタンス回路と、１対の差動入力端子と１対の差動出力端子を持ち差動入
力電圧に対してはあるゲインを持ってそれを出力し同相
入力電圧に対しては前記ゲインと同程度の反転ゲインを
有するアンプ回路とを構成要素とし、前記トランスコンダクタンス回路と前記アンプ回路をル
ープ状に縦続接続して形成したものであり、ループ上の前記トランスコンダクタンス回路と前記アン
プ回路との和は奇数個であり、ループ上の差動信号は一
巡して負帰還で戻ってくるように前記各構成要素が結線
されていて、前記ループ上の任意の位置での信号を出力
信号とすることを特徴とする発振回路。
【請求項８】前記ループ上のトランスコンダクタンス
回路の出力端子間には、振幅を制限する素子または回路
を接続したことを特徴とする請求項７に記載の発振回
路。
【請求項９】前記トランスコンダクタンス回路は、１対の電界効果トランジスタで構成し、そのソースは共
通の定電圧端子に接続し、そのゲートを入力端子対と
し、そのドレインを出力端子対とし、この出力端子対に
はそれぞれ定電流源を接続し、前記アンプ回路は、前記電界効果トランジスタと同じ導電型の２対の電界効
果トランジスタで構成し、入力側の電界効果トランジス
タ対のソースは前記定電圧端子に接続し、そのゲートを
入力端子対とし、そのドレインを出力側の電界効果トラ
ンジスタ対のソースにそれぞれ接続してこれを出力端子
対とし、そのゲートとドレインはそれぞれ別々の定電圧
端子に接続したことを特徴とする請求項７記載の発振回
路。
【請求項１０】前記トランスコンダクタンス回路を構
成する電界効果トランジスタ対に流すバイアス電流と、前記アンプ回路を構成する電界効果トランジスタ対に流
すバイアス電流との比を一定に保ちつつその電流値を変
えることにより発振周波数を制御できる制御手段とを有
することを特徴とする請求項９に記載の発振回路。
【請求項１１】前記ループ上の前記トランスコンダク
タンス回路は１個であり、前記ループ上の前記アンプ回
路は偶数個であり、そのうち少なくとも１つのアンプ回
路の出力端子間にはコンデンサを接続してなることを特
徴とする請求項９に記載の発振回路。
【請求項１２】前記ループ上の前記トランスコンダク
タンス回路は複数個であり、そのうち１個のトランスコ
ンダクタンス回路の出力端子にだけ前記定電圧端子との
間にそれぞれコンデンサを接続してなることを特徴とす
る請求項９に記載の発振回路。