JPH11177048A - Semiconductor element and manufacture thereof - Google Patents
Semiconductor element and manufacture thereofInfo
- Publication number
- JPH11177048A JPH11177048A JP9338867A JP33886797A JPH11177048A JP H11177048 A JPH11177048 A JP H11177048A JP 9338867 A JP9338867 A JP 9338867A JP 33886797 A JP33886797 A JP 33886797A JP H11177048 A JPH11177048 A JP H11177048A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower electrode
- semiconductor device
- dielectric film
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 75
- 239000003990 capacitor Substances 0.000 claims abstract description 62
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 48
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 48
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 239000012298 atmosphere Substances 0.000 claims description 63
- 238000010438 heat treatment Methods 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 37
- 239000001301 oxygen Substances 0.000 claims description 37
- 229910052760 oxygen Inorganic materials 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 34
- 230000001590 oxidative effect Effects 0.000 claims description 34
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 12
- 229910052707 ruthenium Inorganic materials 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 10
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 7
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 7
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 4
- 239000000470 constituent Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000000137 annealing Methods 0.000 description 34
- 206010040844 Skin exfoliation Diseases 0.000 description 29
- 230000000052 comparative effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000002776 aggregation Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000004220 aggregation Methods 0.000 description 8
- 239000012299 nitrogen atmosphere Substances 0.000 description 8
- 206010021143 Hypoxia Diseases 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 230000002040 relaxant effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000001502 supplementing effect Effects 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- -1 platinum group metals Chemical class 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、高誘電体膜を用
いたキャパシタを具える半導体素子と、該キャパシタの
製法に特徴を有した半導体素子の製造方法とに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a capacitor using a high dielectric film and a method of manufacturing a semiconductor device characterized by the method of manufacturing the capacitor.
【０００２】[0002]
【従来の技術】ＤＲＡＭなどの半導体素子の高集積化や
高密度化を、何らの工夫もせずに行うと、該素子に具わ
るメモリセルのキャパシタ容量が急減する。キャパシタ
容量が減ると、半導体素子の信頼性が低下する。これを
改善するには、キャパシタ表面積の拡大化や、高比誘電
率を有する誘電体膜（以下、高誘電体膜）をキャパシタ
誘電体膜として用いる方法がある。なお、ここでいう高
誘電体膜とは、例えば、五酸化二タンタル（Ｔａ
2 Ｏ5 ）、ジルコン酸チタン酸鉛（ＰＺＴ）またはチタ
ン酸バリウムストロンチウム（ＢＳＴ）等の膜である。2. Description of the Related Art If a semiconductor device such as a DRAM is highly integrated and densified without any contrivance, the capacitance of a memory cell included in the device rapidly decreases. As the capacitance of the capacitor decreases, the reliability of the semiconductor device decreases. In order to improve this, there are methods of increasing the surface area of the capacitor and using a dielectric film having a high relative dielectric constant (hereinafter, a high dielectric film) as the capacitor dielectric film. The high dielectric film here is, for example, tantalum pentoxide (Ta)
2 O 5 ), lead zirconate titanate (PZT) or barium strontium titanate (BST).
【０００３】キャパシタ表面積の拡大化がＤＲＡＭを微
細化する流れに逆行するのに対し、高誘電体膜の使用
は、キャパシタ構造を簡単にすると共に必要容量の確保
もできる。[0003] While the increase in the surface area of the capacitor goes against the trend toward miniaturization of the DRAM, the use of a high dielectric film simplifies the capacitor structure and secures the required capacity.
【０００４】しかし、高誘電体膜を用いているキャパシ
タの電極、特に下部電極を、従来からキャパシタ用電極
として用いられていたポリシリコン電極で構成すると、
製造工程中の熱によって、高誘電体膜とポリシリコン電
極との界面に、ＳｉＯ2 膜が生じてしまう。ＳｉＯ2 膜
は上記高誘電体膜に比べて比誘電率が低い。そのため、
キャパシタ容量が低下するので、高誘電体膜を用いるメ
リットが薄れてしまう。However, if a capacitor electrode using a high dielectric film, particularly a lower electrode, is formed of a polysilicon electrode conventionally used as a capacitor electrode,
Due to the heat during the manufacturing process, an SiO 2 film is formed at the interface between the high dielectric film and the polysilicon electrode. The SiO 2 film has a lower dielectric constant than the high dielectric film. for that reason,
Since the capacitance of the capacitor is reduced, the advantage of using the high dielectric film is diminished.
【０００５】そこで、キャパシタ誘電体膜として高誘電
体膜を用いる場合の下部電極を、白金（Ｐｔ）またはル
テニウム（Ｒｕ）など、白金族から選ばれた金属膜で構
成する研究がなされている（例えば文献１：ＩＥＤＭ９
５の第９０３頁〜９０６頁）。それは、白金族が、ポリ
シリコンに比べて、物理的、化学的に安定なためであっ
た。また、特にルテニウムは、白金族の他の金属に比べ
て、パターニングが容易であるという利点を有してい
る。[0005] In view of this, researches have been made to configure the lower electrode of a high dielectric film as a capacitor dielectric film with a metal film selected from the platinum group, such as platinum (Pt) or ruthenium (Ru) ( For example, Reference 1: IEDM9
5 pp. 903-906). This is because the platinum group is physically and chemically more stable than polysilicon. Further, ruthenium in particular has an advantage that patterning is easier than other metals of the platinum group.
【０００６】[0006]
【発明が解決しようとする課題】高誘電体膜を用いたキ
ャパシタを具える半導体素子を製造する従来の方法は、
次のようなものであった。図５はその説明のための工程
図である。半導体素子の断面図によって示した工程図で
ある。ただし、切り口に着目して示してある。然も、層
間絶縁膜１１までの形成が済んだ状態から示してあり、
半導体基板などの図示は省略してある。A conventional method for manufacturing a semiconductor device having a capacitor using a high dielectric film is as follows.
It was as follows. FIG. 5 is a process chart for the explanation. FIG. 7 is a process drawing shown by a cross-sectional view of the semiconductor element. However, it is shown focusing on the cut. Of course, it is shown from the state where the formation up to the interlayer insulating film 11 is completed,
Illustration of a semiconductor substrate and the like is omitted.
【０００７】層間絶縁膜１１の所定の場所にスルーホー
ル１１ａが形成されている。このスルーホール１１ａ内
に、下層の構成成分（例えばソース・ドレイン領域。図
示せず）と、後に形成されるキャパシタとを接続するた
めの配線（スルーホール内配線）１３が、形成される。
次に、層間絶縁膜１１上であってキャパシタ形成予定部
分上に、キャパシタ用の下部電極（ストレージノードと
も称される）として、白金族の金属膜１５が形成される
（図５（Ａ））。[0007] A through hole 11 a is formed at a predetermined place in the interlayer insulating film 11. In the through-hole 11a, a wiring (wiring in the through-hole) 13 for connecting a lower layer component (for example, source / drain region; not shown) and a capacitor to be formed later is formed.
Next, a platinum group metal film 15 is formed as a lower electrode (also referred to as a storage node) for the capacitor on the interlayer insulating film 11 and on a portion where the capacitor is to be formed (FIG. 5A). .
【０００８】次に、この金属膜１５上に高誘電体膜１７
が形成される（図５（Ｂ））。高誘電体膜１７の形成が
済むと、この試料に対し、ポストアニールと称される熱
処理が行われる。Next, a high dielectric film 17 is formed on the metal film 15.
Is formed (FIG. 5B). After the formation of the high dielectric film 17, a heat treatment called post-annealing is performed on the sample.
【０００９】このポストアニールは、主に、高誘電体
膜中の不純物を除去するためと、高誘電体膜が酸素欠
損の状態になり易いのでこの酸素を補うためと、高誘
電体膜を結晶化させて高誘電体膜の比誘電率をより高め
るために行われる。This post-annealing is mainly for removing impurities in the high dielectric film, and for supplementing the oxygen since the high dielectric film is easily deficient in oxygen. This is performed to further increase the relative dielectric constant of the high dielectric film.
【００１０】このポストアニールは、上記の酸素欠損を
補う等の意味から、酸素雰囲気中で行われる。然も、上
記の結晶化を図る意味から、７００℃程度の温度で行わ
れる。This post-annealing is performed in an oxygen atmosphere in order to compensate for the above-described oxygen deficiency. Of course, in order to achieve the above-mentioned crystallization, it is performed at a temperature of about 700 ° C.
【００１１】このポストアニールを終えた後、この高誘
電体膜１７上に上部電極１９が形成されて、キャパシタ
２１が完成する（図５（Ｃ））。After finishing the post-annealing, the upper electrode 19 is formed on the high dielectric film 17 to complete the capacitor 21 (FIG. 5C).
【００１２】しかしながら、この出願に係る発明者の研
究によれば、上述した従来の半導体素子の構造および製
造方法であると、製造途中において下部電極１５が下地
としての層間絶縁膜１１から剥がれてしまう現象（以
下、下部電極の剥がれともいう。）が生じ易いことが、
明らかになった（後の第１比較例および第２比較例参
照）。下部電極１５の剥がれが生じる原因は、明確では
ないが、以下の様なことと推定される。However, according to the study of the inventor of the present application, according to the above-described conventional semiconductor device structure and manufacturing method, the lower electrode 15 is peeled off from the interlayer insulating film 11 as a base during the manufacturing. The phenomenon (hereinafter also referred to as peeling of the lower electrode) is likely to occur,
It became clear (see the first comparative example and the second comparative example later). The cause of peeling of the lower electrode 15 is not clear, but is presumed to be as follows.
【００１３】この出願に係る発明者は、層間絶縁膜とし
てＳｉＯ2 膜を用い、下部電極としてルテニウムを用
い、高誘電体膜としてＴａ2 Ｏ5 を用いて、上述の従来
の製造方法により、キャパシタを製造した。The inventor of the present application uses a SiO 2 film as an interlayer insulating film, ruthenium as a lower electrode, and Ta 2 O 5 as a high dielectric film, and uses the conventional manufacturing method described above to form a capacitor. Was manufactured.
【００１４】すると、層間絶縁膜と下部電極との界面に
ＲｕＯ2 膜が形成される場合があることが判った。この
ＲｕＯ2 膜は、高誘電体膜の形成工程やその後の各種の
工程で試料になされる熱処理（上記のポストアニールも
含む）が原因で生じると考えられる。また、Ｒｕ膜で
は、これに酸化性の雰囲気で熱が加わると、５００℃程
度の温度でＲｕの凝集が起こる場合があることも判っ
た。Then, it was found that a RuO 2 film was sometimes formed at the interface between the interlayer insulating film and the lower electrode. It is considered that this RuO 2 film is generated due to the heat treatment (including the post-annealing described above) performed on the sample in the step of forming the high dielectric film and various subsequent steps. Further, it was also found that when heat is applied to the Ru film in an oxidizing atmosphere, Ru aggregation may occur at a temperature of about 500 ° C.
【００１５】ＲｕＯ2 膜は、Ｒｕ膜に比べて応力が大き
い膜である。また、Ｒｕの凝集が起こるとこれによって
もＲｕ膜に応力が生じる。したがって、ＲｕＯ2 膜の発
生および又はＲｕの凝集が起こると、下部電極の剥がれ
が生じると推定される。The RuO 2 film has a higher stress than the Ru film. Further, when Ru agglomeration occurs, stress is also generated in the Ru film. Therefore, it is estimated that peeling of the lower electrode occurs when the generation of the RuO 2 film and / or the aggregation of Ru occurs.
【００１６】下部電極の剥がれが生じては、所望の半導
体素子を製造できない。また、下部電極の剥がれは、製
品化された半導体素子でも生じる危険がある。If the lower electrode peels off, a desired semiconductor element cannot be manufactured. Further, there is a risk that peeling of the lower electrode may occur even in a commercialized semiconductor device.
【００１７】したがって、白金族から選ばれた金属膜で
下部電極が構成され、かつ、キャパシタ誘電体膜が高誘
電体膜で構成されているキャパシタを、下地上に具える
半導体素子であって、下部電極の剥がれが従来に比べて
起こりにくい構造の半導体素子が望まれる。Accordingly, the present invention is a semiconductor device comprising a capacitor having a lower electrode formed of a metal film selected from the platinum group and a capacitor dielectric film formed of a high dielectric film on a base, A semiconductor element having a structure in which peeling of the lower electrode is less likely to occur than in the related art is desired.
【００１８】また、白金族から選ばれた金属膜で下部電
極が構成され、かつ、キャパシタ誘電体膜が高誘電体膜
で構成されているキャパシタを、下地上に具える半導体
素子を製造するに当たり、下部電極の剥がれが従来に比
べて起こりにくい製造方法が望まれる。Further, in manufacturing a semiconductor element having a lower electrode composed of a metal film selected from the platinum group and a capacitor dielectric film composed of a high dielectric film on a base, In addition, there is a demand for a manufacturing method in which peeling of the lower electrode is less likely to occur than in the related art.
【００１９】また、より好ましくは、下部電極の剥がれ
が起こりにくく、然も、キャパシタのリーク電流が小さ
くかつ高誘電体膜の結晶化が図れる製造方法が望まれ
る。More preferably, a manufacturing method is desired in which the lower electrode hardly peels off, and the leakage current of the capacitor is small and the high dielectric film can be crystallized.
【００２０】[0020]
【課題を解決するための手段】（１）そこでこの出願の
半導体素子の発明によれば、下部電極が白金族から選ば
れた金属膜で構成され、キャパシタ誘電体膜が高誘電体
膜で構成されているキャパシタを、下地上に具える半導
体素子において、前記下地と前記下部電極との間に、シ
リコン窒化膜を具えたことを特徴とする。According to the invention of a semiconductor device of the present application, the lower electrode is made of a metal film selected from the platinum group, and the capacitor dielectric film is made of a high dielectric film. A semiconductor device comprising the capacitor described above on a base, wherein a silicon nitride film is provided between the base and the lower electrode.
【００２１】この半導体素子の発明によれば、白金族の
金属膜からなる下部電極と、下地（典型的にはＳｉ
Ｏ2 ）との間に、シリコン窒化膜が介在する構造を有し
た半導体素子が、実現される。このような構造である
と、シリコン窒化膜が介在しない構造に比べて、下部電
極の剥がれは、より高温度まで生じにくくなる（詳細は
後の実施例および比較例参照）。従って、半導体素子の
製造中および製品後での、下部電極の剥がれを従来に比
べて生じにくくできる。According to the invention of the semiconductor device, the lower electrode made of a platinum group metal film and the base (typically, Si
O 2) between a semiconductor device having a structure in which silicon nitride film is interposed, are realized. With such a structure, peeling of the lower electrode is less likely to occur up to a higher temperature than in a structure in which a silicon nitride film is not interposed (for details, see Examples and Comparative Examples later). Therefore, peeling of the lower electrode during and after the manufacture of the semiconductor element can be made less likely to occur than in the conventional case.
【００２２】下部電極の剥がれをより高温まで防止でき
ると、信頼性の高い半導体素子が実現できる。然も、高
誘電体膜を結晶化させる熱処理を十分に行うことも可能
になるから、より特性に優れた半導体素子の実現も期待
できる。If peeling of the lower electrode can be prevented to a higher temperature, a highly reliable semiconductor device can be realized. Needless to say, the heat treatment for crystallizing the high dielectric film can be sufficiently performed, so that a semiconductor device having more excellent characteristics can be expected.
【００２３】下地と下部電極との間にシリコン窒化膜を
介在させると、下部電極の剥がれが従来に比べて生じに
くくなる理由は、まだ明確ではない。しかし、シリコン
窒化膜が酸素を含まないのでＲｕＯ2 等を生じさせにく
くできること、および、シリコン窒化膜が下地と下部電
極との間の応力を緩和する役目を果たすこと等が、その
理由と推定される。It is not yet clear why the lower electrode is less likely to peel off when a silicon nitride film is interposed between the base and the lower electrode than in the conventional case. However, it is presumed that the reason is that the silicon nitride film does not contain oxygen, so that it is difficult to generate RuO 2 or the like, and that the silicon nitride film plays a role of relaxing the stress between the base and the lower electrode. You.
【００２４】また、前記シリコン窒化膜の代わりに、下
部電極とシリコンとのシリサイド膜を、下地と下部電極
との間に介在させても、シリコン窒化膜を用いる場合と
同様な効果が期待できる。このようなシリサイド膜も、
酸素を含まないのでＲｕＯ2等を生じさせにくいと考え
られ、かつ、金属とシリコンとのシリサイド反応によ
り、下地と下部電極との間の応力を緩和する役目を果た
すと考えられるからである。In addition, even if a silicide film of a lower electrode and silicon is interposed between the base and the lower electrode instead of the silicon nitride film, the same effect as when a silicon nitride film is used can be expected. Such a silicide film also
This is because it does not contain oxygen, so that it is considered that RuO 2 or the like is not likely to be generated, and that the silicide reaction between metal and silicon is expected to play a role in relaxing the stress between the base and the lower electrode.
【００２５】また、前記シリコン窒化膜の代わりに、金
属窒化物の膜を、下地と下部電極との間に介在させて
も、シリコン窒化膜を用いる場合と同様な効果が期待で
きる。金属窒化物の膜も、酸素を含まないのでＲｕＯ2
等を生じさせにくいと考えられ、かつ、下地と下部電極
との間の応力を緩和する役目を果たすと考えられるから
である。金属窒化物の膜としては、例えば、窒化チタン
（ＴｉＮ）の膜または窒化タングステン（ＷＮ）の膜な
どを挙げることができる。Further, even if a metal nitride film is interposed between the underlayer and the lower electrode instead of the silicon nitride film, the same effect as when a silicon nitride film is used can be expected. The metal nitride film also contains RuO 2 because it does not contain oxygen.
This is because it is considered that such a phenomenon is unlikely to occur, and it is considered that it plays a role of relaxing the stress between the base and the lower electrode. Examples of the metal nitride film include a titanium nitride (TiN) film and a tungsten nitride (WN) film.
【００２６】（２）また、この出願の半導体素子の製造
方法によれば、以下のような各方法を主張する。(2) According to the method for manufacturing a semiconductor device of the present application, the following methods are claimed.
【００２７】先ず、第１の製造方法として、白金族か
ら選ばれた金属膜で下部電極が構成され、かつ、キャパ
シタ誘電体膜が高誘電体膜で構成されているキャパシタ
を、下地上に具える半導体素子を製造するに当たり、前
記下地上にシリコン窒化膜または金属窒化物の膜を形成
し、該シリコン窒化膜または金属窒化膜上に、前記下部
電極を形成する方法を主張する。First, as a first manufacturing method, a capacitor in which a lower electrode is formed of a metal film selected from the platinum group and a capacitor dielectric film is formed of a high dielectric film is mounted on a base. In manufacturing such a semiconductor device, a method of forming a silicon nitride film or a metal nitride film on the underlayer and forming the lower electrode on the silicon nitride film or the metal nitride film is claimed.
【００２８】この第１の製造方法によれば、下部電極
は、シリコン窒化膜または金属窒化物の膜によって下地
と隔てられた状態で、製造工程を経ることになる。シリ
コン窒化膜または金属窒化物の膜は酸素を含まないの
で、ＲｕＯ2 等を生じさせにくいと考えられる。また、
シリコン窒化膜または金属窒化物の膜が下地と下部電極
との間の応力を緩和する役目を果たすと考えられる。こ
れらのため、従来の製造方法に比べて、下部電極の剥が
れが生じにくくなる。ここで、金属窒化物の膜として、
例えば、窒化チタン（ＴｉＮ）の膜または窒化タングス
テン（ＷＮ）の膜等、高融点金属の窒化膜を用いること
ができる。According to the first manufacturing method, the lower electrode undergoes the manufacturing process while being separated from the base by the silicon nitride film or the metal nitride film. Since the silicon nitride film or the metal nitride film does not contain oxygen, it is considered that RuO 2 or the like is hardly generated. Also,
It is considered that the silicon nitride film or the metal nitride film plays a role in relaxing the stress between the base and the lower electrode. For this reason, peeling of the lower electrode is less likely to occur than in the conventional manufacturing method. Here, as a metal nitride film,
For example, a nitride film of a high melting point metal such as a titanium nitride (TiN) film or a tungsten nitride (WN) film can be used.
【００２９】また、この第１の製造方法では、前記シリ
コン窒化膜の代わりに、金属窒化物を用いても、同様な
効果を期待することができる。In the first manufacturing method, the same effect can be expected even if a metal nitride is used instead of the silicon nitride film.
【００３０】なお、この第１の製造方法を実施するに当
たり、好ましくは、前記下部電極を形成した後であって
前記高誘電体膜を形成する前に、該試料に対し非酸化性
雰囲気中で熱処理をするのが良い。In carrying out the first manufacturing method, preferably, after forming the lower electrode and before forming the high dielectric film, the sample is subjected to a non-oxidizing atmosphere. Heat treatment is recommended.
【００３１】この熱処理の温度は、下部電極を焼きしめ
ることができる温度とする。これに限られないが、例え
ば、６００℃以上の温度、好ましくは６００〜７５０℃
の範囲から選ばれる温度とする。The temperature of the heat treatment is a temperature at which the lower electrode can be burned. Although not limited to this, for example, a temperature of 600 ° C. or higher, preferably 600 to 750 ° C.
Temperature selected from the range.
【００３２】この熱処理により下部電極は焼きしめられ
るので、この熱処理をしない場合より、下部電極は酸素
を通しにくくなる。従って、高誘電体膜を形成する工程
以降で酸素雰囲気での熱処理（上記のポストアニールも
含む）を試料に行ったとしても、該雰囲気中の酸素は金
属膜と下地との界面に及びにくくなる。したがって、下
地と下部電極との界面に酸化膜（金属膜がＲｕの場合な
らＲｕＯ2 ）は生じにくくなる。また、下部電極を構成
する金属の凝集（上記の例でいえばＲｕの凝集）も起こ
りにくくなる。そのため、下部電極の剥がれの発生因子
をさらになくすことができる。Since the lower electrode is baked by this heat treatment, it becomes more difficult for the lower electrode to pass oxygen than when this heat treatment is not performed. Therefore, even if the sample is subjected to a heat treatment in an oxygen atmosphere (including the above-described post-annealing) after the step of forming the high dielectric film, oxygen in the atmosphere hardly reaches the interface between the metal film and the base. . Therefore, an oxide film (RuO 2 when the metal film is Ru) is less likely to be formed at the interface between the base and the lower electrode. In addition, aggregation of the metal constituting the lower electrode (in the above example, aggregation of Ru) is less likely to occur. Therefore, it is possible to further eliminate a factor that causes the lower electrode to peel off.
【００３３】また、第２の製造方法として、第１の製
造方法で下地上にシリコン窒化膜を形成していた代わり
にポリシリコン膜を形成し、該ポリシリコン膜上に下部
電極を形成し、その後、該試料を非酸化性雰囲気で熱処
理し、次に、前記高誘電体膜を形成する方法を主張す
る。As a second manufacturing method, a polysilicon film is formed instead of forming the silicon nitride film on the base in the first manufacturing method, and a lower electrode is formed on the polysilicon film. Thereafter, a method of heat-treating the sample in a non-oxidizing atmosphere and then forming the high dielectric film is claimed.
【００３４】この第２の製造方法での熱処理温度は、ポ
リシリコン膜と下部電極（白金族の金属膜）とのシリサ
イド膜が形成できる温度とする。これに限られないが、
例えば、４００〜７５０℃の温度を挙げることができ
る。The heat treatment temperature in the second manufacturing method is a temperature at which a silicide film of a polysilicon film and a lower electrode (a platinum group metal film) can be formed. Not limited to this,
For example, a temperature of 400 to 750 ° C can be mentioned.
【００３５】この第２の製造方法によれば、非酸化性雰
囲気での熱処理において、ポリシリコン膜の一部又は全
部がシリサイド化される。そのため下部電極は、シリサ
イド膜によって下地と隔てられた状態で、製造工程を経
ることになる。然も、上記熱処理により、下部電極が焼
きしめられる。このシリサイド膜は、上述の第１の製造
方法の場合のシリコン窒化膜と同様な役目を果たすと考
えられる。また、下部電極が焼きしめられるので、上述
の第１の製造方法の好適例での焼きしめの場合と同様な
作用効果が得られる。According to the second manufacturing method, part or all of the polysilicon film is silicided during the heat treatment in the non-oxidizing atmosphere. Therefore, the lower electrode undergoes the manufacturing process while being separated from the base by the silicide film. Of course, the lower electrode is baked by the heat treatment. This silicide film is considered to play the same role as the silicon nitride film in the case of the above-described first manufacturing method. Further, since the lower electrode is baked, the same operation and effect as in the case of baking in the above-described preferred example of the first manufacturing method can be obtained.
【００３６】そのため、この第２の製造方法の場合も、
従来の製造方法に比べて、下部電極の剥がれが生じにく
くなる。Therefore, in the case of the second manufacturing method,
Compared with the conventional manufacturing method, peeling of the lower electrode is less likely to occur.
【００３７】また、第３の製造方法として、白金族か
ら選ばれた金属膜で下部電極が構成され、かつ、キャパ
シタ誘電体が高誘電体膜で構成されているキャパシタ
を、下地上に具える半導体素子を製造するに当たり、前
記下部電極を形成した後に該試料を非酸化性雰囲気で熱
処理し、その後、前記高誘電体膜を形成する方法を主張
する。As a third manufacturing method, a capacitor whose lower electrode is formed of a metal film selected from the platinum group and whose capacitor dielectric is formed of a high dielectric film is provided on a base. In manufacturing a semiconductor device, a method of forming the lower electrode, heat-treating the sample in a non-oxidizing atmosphere, and then forming the high dielectric film is claimed.
【００３８】この第３の製造方法での熱処理温度は、下
部電極を焼きしめることができる温度とする。これに限
られないが、例えば、６００〜７５０℃の範囲から選ば
れる温度とする。The heat treatment temperature in the third manufacturing method is a temperature at which the lower electrode can be burned. Although not limited to this, for example, the temperature is selected from the range of 600 to 750 ° C.
【００３９】この第３の製造方法によれば、非酸化性雰
囲気での熱処理により下部電極は焼きしめられるので、
この熱処理をしない場合より、下部電極は酸素を通しに
くくなる。従って、高誘電体膜を形成する工程以降で酸
素雰囲気での熱処理（上記のポストアニールも含む）を
試料に行ったとしても、該雰囲気中の酸素は金属膜と下
地との界面に及びにくくなる。したがって、下地と下部
電極との界面に酸化膜（金属膜がＲｕの場合ならＲｕＯ
2 ）は生じにくくなる。また、下部電極を構成する金属
の凝集（上記の例でいえばＲｕの凝集）も起こりにくく
なる。そのため、下部電極の剥がれの発生因子と考えら
れる因子を低減できるので、従来に比べて下部電極の剥
がれを生じにくくできる。According to the third manufacturing method, the lower electrode is baked by the heat treatment in the non-oxidizing atmosphere.
The lower electrode is more difficult to pass oxygen than when this heat treatment is not performed. Therefore, even if the sample is subjected to a heat treatment in an oxygen atmosphere (including the above-described post-annealing) after the step of forming the high dielectric film, oxygen in the atmosphere hardly reaches the interface between the metal film and the base. . Therefore, an oxide film (RuO if the metal film is Ru) is formed on the interface between the base and the lower electrode.
2 ) is less likely to occur. In addition, aggregation of the metal constituting the lower electrode (in the above example, aggregation of Ru) is less likely to occur. For this reason, a factor considered as a factor of occurrence of peeling of the lower electrode can be reduced, so that peeling of the lower electrode can be less likely to occur than in the conventional case.
【００４０】（３）なお、上述した第１〜第３の製造方
法の発明を実施するに当たり、高誘電体膜を形成した後
であってキャパシタ用上部電極を形成する前に、該試料
に対し、高誘電体膜中の不純物を除去するため、およ
び、酸素欠損を補うための酸素雰囲気中での熱処理と、
高誘電体膜を結晶化させる温度のかつ非酸化性雰囲気中
での熱処理とを行うのが、好適である。すなわち、ポス
トアニールを２種類の熱処理で行うのが好適である。た
だし、これら２種類の熱処理の順番は任意とできる。(3) In carrying out the inventions of the above-described first to third manufacturing methods, after forming the high dielectric film and before forming the upper electrode for the capacitor, Heat treatment in an oxygen atmosphere to remove impurities in the high dielectric film, and to compensate for oxygen vacancies;
It is preferable to perform heat treatment at a temperature at which the high dielectric film is crystallized and in a non-oxidizing atmosphere. That is, it is preferable to perform post annealing by two types of heat treatment. However, the order of these two types of heat treatment can be arbitrary.
【００４１】この酸素雰囲気での熱処理温度は、高誘電
体膜中の不純物を除去でき、かつ、酸素欠損を補うこと
ができる温度で良い。そのため、高誘電体膜を結晶化さ
せる温度よりかなり低い温度とできる。これに限られな
いが、６００℃以下、例えば、４５０℃〜６００℃の範
囲から選ばれる温度とすることができる。The temperature of the heat treatment in the oxygen atmosphere may be a temperature at which impurities in the high dielectric film can be removed and oxygen deficiency can be compensated. Therefore, the temperature can be set considerably lower than the temperature at which the high dielectric film is crystallized. Although not limited to this, the temperature can be set to 600 ° C. or lower, for example, a temperature selected from the range of 450 ° C. to 600 ° C.
【００４２】一方、高誘電体膜を結晶化させる温度は、
用いる高誘電体に応じ設定されるが、比較的高温であ
る。これに限られないが、少なくとも６７０℃、好まし
くは、少なくとも７００℃とする。On the other hand, the temperature at which the high dielectric film is crystallized is
The temperature is set according to the high dielectric used, but relatively high. Although not limited to this, the temperature is at least 670 ° C, preferably at least 700 ° C.
【００４３】酸素欠損を補うため、および、不純物を除
去するための熱処理と、高誘電体膜を結晶化するための
熱処理とを１つの工程で済まそうとすると、前者は酸素
雰囲気が必須であり、後者は、高温が必要であるため、
酸素雰囲気かつ高温という熱処理条件が必要になる。す
ると、下部電極の剥がれを誘発する危険が増す。If the heat treatment for compensating for oxygen deficiency and removing impurities and the heat treatment for crystallizing the high dielectric film are to be performed in one step, the former requires an oxygen atmosphere. , Because the latter requires high temperatures,
Heat treatment conditions of an oxygen atmosphere and a high temperature are required. Then, the risk of inducing peeling of the lower electrode increases.
【００４４】これに対し、この好適例のように、酸素欠
損を補うため、および、不純物を除去するための熱処理
と、高誘電体膜を結晶化するための熱処理とを分けて行
うと、酸素雰囲気での熱処理温度を低くできる。そのた
め、下部電極の剥がれを誘発する恐れを低減しつつ、不
純物を除去すること、酸素欠損を補うことおよび高誘電
体膜の結晶化を、それぞれ行える。On the other hand, as in this preferred embodiment, the heat treatment for compensating for oxygen deficiency and removing impurities and the heat treatment for crystallizing the high dielectric film are performed separately. The heat treatment temperature in the atmosphere can be lowered. Therefore, impurities can be removed, oxygen vacancies can be compensated for, and crystallization of the high dielectric film can be performed, while reducing the risk of peeling of the lower electrode.
【００４５】不純物除去と、酸素欠損を補えると、キャ
パシタのリーク電流を低減できる。また、高誘電体膜の
結晶化が図れると、高誘電体膜の比誘電率を高めること
ができるので、キャパシタの容量を増加させることがで
きる。したがって、この好適例によれば、下部電極の剥
がれがなく、しかも、より特性の優れた半導体素子を製
造できる。If the impurity removal and the oxygen deficiency can be compensated, the leakage current of the capacitor can be reduced. Further, when the high dielectric film can be crystallized, the relative dielectric constant of the high dielectric film can be increased, so that the capacitance of the capacitor can be increased. Therefore, according to this preferred embodiment, a semiconductor element with no peeling of the lower electrode and more excellent characteristics can be manufactured.
【００４６】なお、高誘電体膜を配向させて結晶化させ
ると、比誘電率が高まる点については、例えばこの出願
の発明者に係る文献２（Extended Abstracts of the 19
97 International Conference on Solid State Devices
and Materials,1997,pp.36-37）の特に第３６頁右欄第
２段落およびＦｉｇ．４に記載されている。The fact that the relative dielectric constant increases when the high dielectric film is oriented and crystallized is described in, for example, Reference 2 (Extended Abstracts of the 19
97 International Conference on Solid State Devices
and Materials, 1997, pp. 36-37), in particular, page 36, right column, second paragraph and FIG. 4.
【００４７】[0047]
【発明の実施の形態】以下、図面を参照してこの出願の
半導体素子およびその製造方法の各発明の実施の形態に
ついて説明する。なお、説明に用いる各図はこの発明を
理解できる程度に各構成成分の寸法、形状および配置関
係を概略的に示してあるにすぎない。また、各図におい
て同様な構成成分については同一の番号を付して示し、
その重複する説明を省略することもある。また、以下の
説明中で述べる膜厚、温度および時間などの数値的条件
は、この発明の範囲内の一例にすぎない。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention of a semiconductor device of the present application and a method of manufacturing the same will be described with reference to the drawings. It should be noted that the drawings used in the description merely show the dimensions, shapes, and arrangements of the components so that the present invention can be understood. Also, in each figure, the same components are denoted by the same reference numerals,
The duplicate description may be omitted. Numerical conditions such as film thickness, temperature and time described in the following description are merely examples within the scope of the present invention.
【００４８】１．第１の実施の形態 まず、下地１１と下部電極１５との間に、シリコン窒化
膜（Ｓｉ3 Ｎ4 ）３１を具えた半導体素子およびその製
造方法について説明する。1. First Embodiment First, a semiconductor device having a silicon nitride film (Si 3 N 4 ) 31 between a base 11 and a lower electrode 15 and a method for manufacturing the same will be described.
【００４９】図１はそのための説明図である。この第１
の実施の形態の半導体素子を製造する工程中の主な工程
での試料の様子を、断面図（切り口に着目した断面図）
によって示した工程図である。ただし、層間絶縁膜１１
の形成が済んだ状態から示してあり、半導体基板の図示
などは省略してある。FIG. 1 is an explanatory diagram for that purpose. This first
Cross-sectional view (cross-sectional view focusing on the cut) showing the state of the sample in the main process during the process of manufacturing the semiconductor device of the embodiment.
FIG. However, the interlayer insulating film 11
Are shown after the formation of the semiconductor substrate, and illustration of the semiconductor substrate is omitted.
【００５０】先ず、図１（Ａ）に示したように、層間絶
縁膜１１上にシリコン窒化膜３１を形成する。この実施
の形態の場合、層間絶縁膜１１が、下地に相当する。First, as shown in FIG. 1A, a silicon nitride film 31 is formed on the interlayer insulating film 11. In the case of this embodiment, the interlayer insulating film 11 corresponds to a base.
【００５１】この層間絶縁膜１１は、従来同様、シリコ
ン酸化膜で構成できる。また、シリコン窒化膜３１は、
ＣＶＤ法など、任意好適な方法で形成できる。このシリ
コン窒化膜３１の厚さは、これに限られないが、例え
ば、１００〜２００ｎｍとできる。This interlayer insulating film 11 can be formed of a silicon oxide film as in the prior art. In addition, the silicon nitride film 31
It can be formed by any suitable method such as a CVD method. The thickness of the silicon nitride film 31 is not limited to this, but can be, for example, 100 to 200 nm.
【００５２】次に、層間絶縁膜１１およびシリコン窒化
膜３１に、スルーホール１１ａを、公知のリソグラフィ
技術およびエッチング技術により形成する。Next, through holes 11a are formed in interlayer insulating film 11 and silicon nitride film 31 by a known lithography technique and etching technique.
【００５３】次に、このスルーホール１１ａ内に、下層
の構成成分（図示せず）と、後に形成されるキャパシタ
とを接続するための配線１３を、形成する。この配線１
３は任意好適な材料で構成できる。例えばポリシリコン
または高融点金属などを用いることができる。Next, a wiring 13 for connecting a constituent component (not shown) of a lower layer and a capacitor to be formed later is formed in the through hole 11a. This wiring 1
3 can be made of any suitable material. For example, polysilicon or a high melting point metal can be used.
【００５４】次に、図１（Ｂ）に示したように、シリコ
ン窒化膜３１上であってキャパシタ形成予定部分上に、
白金族の金属膜からなる下部電極１５（ストレージノー
ドとも称される）を、形成する。Next, as shown in FIG. 1B, on the silicon nitride film 31 and on the portion where the capacitor is to be formed,
A lower electrode 15 (also referred to as a storage node) made of a platinum group metal film is formed.
【００５５】白金族の金属膜として、例えば、白金膜ま
たはルテニウム膜を用いる。特にルテニウムは、白金族
の金属の中でも、電極形状を得るためのパターニングが
行い易いので、下部電極１５を構成する材料として好ま
しい。この下部電極１５は、例えば、スパッタ法等の好
適な成膜方法と、リソグラフィ技術と、エッチング技術
とにより形成できる。As the platinum group metal film, for example, a platinum film or a ruthenium film is used. In particular, ruthenium is preferable as a material constituting the lower electrode 15 because it is easy to perform patterning for obtaining an electrode shape among platinum group metals. The lower electrode 15 can be formed by, for example, a suitable film forming method such as a sputtering method, a lithography technique, and an etching technique.
【００５６】なお、図１（Ｂ）の例の場合、シリコン窒
化膜３１の方が下部電極１５より広い面積で形成してあ
る。しかし、両者がほぼ同じ面積および平面形状となる
場合があっても良い。In the case of FIG. 1B, the silicon nitride film 31 is formed with a larger area than the lower electrode 15. However, both may have substantially the same area and planar shape.
【００５７】次に、高誘電体膜１７を所定の膜厚に形成
する。この所定の膜厚は、キャパシタに要求される容量
などを考慮して決められる。Next, the high dielectric film 17 is formed to a predetermined thickness. The predetermined film thickness is determined in consideration of the capacitance required for the capacitor and the like.
【００５８】高誘電体膜１７としては、例えば、五酸化
二タンタル（Ｔａ2 Ｏ5 ）、ジルコン酸チタン酸鉛（Ｐ
ＺＴ）またはチタン酸バリウムストロンチウム（ＢＳ
Ｔ）またはＢｉＴｉＯ3 など、任意好適な高誘電体膜を
用いることができる。As the high dielectric film 17, for example, tantalum pentoxide (Ta 2 O 5 ), lead zirconate titanate (P
ZT) or barium strontium titanate (BS
Any suitable high dielectric film such as T) or BiTiO 3 can be used.
【００５９】高誘電体膜１７は、その膜に適した任意好
適な成膜方法により形成する。高誘電体膜１７として、
例えばＴａ2 Ｏ5 膜を用いる場合であれば、該膜は、例
えば、Ｔａ（ＯＣ2 Ｈ5 ）5 および酸素を原料とする低
圧ＣＶＤ法（ＬＰ−ＣＶＤ法）により形成することがで
きる。The high dielectric film 17 is formed by any suitable film forming method suitable for the film. As the high dielectric film 17,
For example, when a Ta 2 O 5 film is used, the film can be formed by, for example, a low-pressure CVD method (LP-CVD method) using Ta (OC 2 H 5 ) 5 and oxygen as raw materials.
【００６０】高誘電体膜１７を形成し終えた試料に対
し、ポストアニールを行うのが良い。このポストアニー
ルの目的は、従来と同じである。すなわち、高誘電体膜
中の不純物を除去すること、高誘電体膜の酸素欠損を補
うこと、および、高誘電体膜の結晶化を図ること等であ
る。It is preferable to perform post-annealing on the sample on which the high dielectric film 17 has been formed. The purpose of this post-annealing is the same as in the prior art. That is, it is to remove impurities in the high dielectric film, compensate oxygen deficiency in the high dielectric film, and crystallize the high dielectric film.
【００６１】従来はこのポストアニールは、酸素雰囲気
でかつ７００℃程度の温度で行われていた。しかし、こ
の実施の形態では、ポストアニールを、酸素雰囲気での
比較的低温での熱処理と、非酸化性雰囲気でのかつ高誘
電体膜１７を結晶化できる温度での熱処理とに分けて行
う。すなわち、ポストアニールを２段階で行う。Conventionally, this post annealing has been performed in an oxygen atmosphere at a temperature of about 700.degree. However, in this embodiment, the post-annealing is performed separately in a heat treatment at a relatively low temperature in an oxygen atmosphere and a heat treatment in a non-oxidizing atmosphere at a temperature at which the high dielectric film 17 can be crystallized. That is, post-annealing is performed in two stages.
【００６２】この酸素雰囲気での熱処理は、高誘電体膜
中の不純物を除去するため、および、酸素欠損を補うた
めの熱処理であるので、例えば４５０〜６００℃の範囲
から選ばれた温度で行う。一方、非酸化性雰囲気での熱
処理は、その目的から例えば７００℃程度の温度で行
う。The heat treatment in the oxygen atmosphere is performed at a temperature selected from, for example, a range of 450 to 600 ° C., since the heat treatment is for removing impurities in the high dielectric film and for supplementing oxygen deficiency. . On the other hand, the heat treatment in a non-oxidizing atmosphere is performed at a temperature of, for example, about 700 ° C. for the purpose.
【００６３】この酸素雰囲気とは、例えば、大気雰囲
気、大気雰囲気に比べて酸素および又はオゾンなど酸化
力の強いガスを豊富に含む雰囲気（実質的に酸素やオゾ
ンに置換されている雰囲気も含む）をいう。また、非酸
化性雰囲気とは、酸素やオゾンを積極的に除去した雰囲
気であれば、特に限定されない。例えば、窒素雰囲気ま
たは不活性ガス雰囲気で良い。また、熱処理は、アニー
ル炉を用いて行っても良いし、または、ランプ加熱など
の急速加熱法で行っても良い（以下の種々の熱処理にお
いて同じ。）。The oxygen atmosphere is, for example, an air atmosphere, or an atmosphere rich in a gas having a strong oxidizing power such as oxygen and / or ozone as compared with the air atmosphere (including an atmosphere substantially replaced by oxygen or ozone). Say. The non-oxidizing atmosphere is not particularly limited as long as it is an atmosphere in which oxygen and ozone are positively removed. For example, a nitrogen atmosphere or an inert gas atmosphere may be used. The heat treatment may be performed using an annealing furnace or a rapid heating method such as lamp heating (the same applies to various heat treatments described below).
【００６４】次に、図１（Ｃ）に示したように、上部電
極１９を形成する。この上部電極１９は、任意好適な材
料で構成できる。例えば、ポリシリコンまたはアルミニ
ウムまたは高融点金属または高融点金属の窒化物で構成
できる。または、白金族の金属例えば下部電極と同様な
金属で構成しても良い。このようにして、下地１１上に
キャパシタ２１を形成することができる。Next, as shown in FIG. 1C, an upper electrode 19 is formed. The upper electrode 19 can be made of any suitable material. For example, it can be made of polysilicon, aluminum, or a refractory metal or a nitride of a refractory metal. Alternatively, the lower electrode may be made of a platinum group metal, for example. Thus, the capacitor 21 can be formed on the base 11.
【００６５】この半導体素子では、下地としての層間絶
縁膜１１と下部電極１５との間にシリコン窒化膜３１を
具えるので、下地１１上に下部電極１５を直接設けた従
来構造に比べて、下部電極１５の剥がれが生じにくい。
この効果について実験により確認した結果は、後の実施
例の項において説明する。In this semiconductor device, since the silicon nitride film 31 is provided between the interlayer insulating film 11 as the base and the lower electrode 15, the lower part of the semiconductor device is lower than that of the conventional structure in which the lower electrode 15 is provided directly on the base 11. The electrode 15 does not easily peel off.
The result of confirming this effect by an experiment will be described later in the section of Examples.
【００６６】然も、ポストアニールを上記のごとく２段
階で行うと、従来の方法でポストアニールをした場合に
比べて、半導体素子の特性向上（リーク電流の減少等）
が図れる。この効果について実験により確認した結果
を、後の実施例の項において説明する。Of course, when the post-annealing is performed in two stages as described above, the characteristics of the semiconductor element are improved (reduction in leak current, etc.) as compared with the case where post-annealing is performed by the conventional method.
Can be achieved. The result of confirming this effect by an experiment will be described in a section of an example later.
【００６７】２．第２の実施の形態 次に、下地１１と下部電極１５との間に、該金属膜とシ
リコンとのシリサイド膜４１を具えた半導体素子および
その製造方法について説明する。図２はそのための説明
図であり、図１と同様に示した工程図である。2. Second Embodiment Next, a semiconductor device having a silicide film 41 of the metal film and silicon between a base 11 and a lower electrode 15 and a method of manufacturing the semiconductor device will be described. FIG. 2 is an explanatory diagram for that, and is a process diagram shown in the same manner as FIG.
【００６８】先ず、図２（Ａ）に示したように、層間絶
縁膜１１に、スルーホール１１ａを、公知のリソグラフ
ィ技術およびエッチング技術により形成する。First, as shown in FIG. 2A, through holes 11a are formed in the interlayer insulating film 11 by a known lithography technique and etching technique.
【００６９】次に、このスルーホール１１ａ内に、下層
の構成成分（図示せず）と、後に形成されるキャパシタ
とを接続するための配線１３を、形成する。Next, a wiring 13 for connecting a component (not shown) of a lower layer and a capacitor to be formed later is formed in the through hole 11a.
【００７０】次に、層間絶縁膜１１上であってキャパシ
タ形成予定部分上に、ポリシリコン膜と、下部電極形成
用の膜として白金族の金属膜とをこの順に形成する（図
示せず）。そして、これら膜を下部電極１５の形状にパ
ターニングする。これにより、ポリシリコンのパターニ
ングされた部分４１ａと下部電極１５とが積層された構
造が得られる。Next, a polysilicon film and a platinum group metal film as a film for forming a lower electrode are formed in this order on the interlayer insulating film 11 and on a portion where a capacitor is to be formed (not shown). Then, these films are patterned into the shape of the lower electrode 15. Thus, a structure in which the polysilicon patterned portion 41a and the lower electrode 15 are stacked is obtained.
【００７１】次に、この試料に対し、非酸化性の雰囲気
中で熱処理をする。この熱処理は、下部電極１５とポリ
シリコン膜４１ａとが反応して、これら界面にシリサイ
ドを形成できる温度で行う。これに限られないが、４０
０〜７５０℃の範囲から選ばれる温度で行う。また、非
酸化性の雰囲気として、例えば窒素雰囲気を用いる。Next, the sample is heat-treated in a non-oxidizing atmosphere. This heat treatment is performed at a temperature at which the lower electrode 15 and the polysilicon film 41a react with each other to form silicide at their interface. Without limitation, 40
This is performed at a temperature selected from the range of 0 to 750 ° C. For example, a nitrogen atmosphere is used as the non-oxidizing atmosphere.
【００７２】この熱処理により、下部電極１５と下地１
１との間にシリサイド膜４１ｘが介在する構造が得られ
る（図２（Ｃ））。By this heat treatment, the lower electrode 15 and the base 1
1 is obtained (FIG. 2C).
【００７３】このシリサイド膜４１ｘは、下地１１と下
部電極１５との反応を防ぐと考えられる。従って、下部
電極１５としてルテニウム膜を用いた場合に従来生じて
いたＲｕＯ2 膜は、この発明では生じない。また、従来
問題としたＲｕの凝集が起きても、それによる応力をこ
のシリサイド膜が吸収すると考えられる。これらのた
め、下部電極の剥がれを従来より軽減できると考えられ
る。It is considered that the silicide film 41x prevents the reaction between the underlayer 11 and the lower electrode 15. Therefore, the RuO 2 film conventionally generated when the ruthenium film is used as the lower electrode 15 does not occur in the present invention. Also, even if the aggregation of Ru, which has been a problem in the past, occurs, it is considered that the silicide film absorbs the stress caused by the aggregation. For these reasons, it is considered that the peeling of the lower electrode can be reduced more than before.
【００７４】次に、高誘電体膜１７を所定の膜厚に形成
する（図２（Ｃ））。さらに、第１の実施の形態にて説
明した２段階の熱処理によるポストアニールをする。次
に、図２（Ｄ）に示したように、上部電極１９を形成す
る。Next, a high dielectric film 17 is formed to a predetermined thickness (FIG. 2C). Further, post-annealing is performed by the two-stage heat treatment described in the first embodiment. Next, as shown in FIG. 2D, the upper electrode 19 is formed.
【００７５】３．第３の実施の形態 次に、下地１１上にシリコン窒化膜３１を形成し、この
シリコン窒化膜３１上に下部電極１５を形成し、該下部
電極１５を非酸化性雰囲気で熱処理した後に高誘電体膜
１７を形成する手順をとる製造方法（第１の製造方法の
好適例）について説明する。図３はそのための説明図で
あり、図１と同様に示した工程図である。3. Third Embodiment Next, a silicon nitride film 31 is formed on an underlayer 11, a lower electrode 15 is formed on the silicon nitride film 31, and the lower electrode 15 is subjected to a heat treatment in a non-oxidizing atmosphere and then to a high dielectric constant. A description will be given of a manufacturing method (preferred example of the first manufacturing method) that employs a procedure for forming the body film 17. FIG. 3 is an explanatory diagram for that, and is a process drawing shown in the same manner as FIG.
【００７６】先ず、第１の実施の形態と同様に、層間絶
縁膜１１上にシリコン窒化膜３１を形成し、さらに、こ
れら層間絶縁膜１１およびシリコン窒化膜３１にスルー
ホール１１ａを形成し、このスルーホール１１ａ内に配
線１３を形成する。さらに、シリコン窒化膜３１上に、
下部電極１５を形成する（図３（Ａ））。First, as in the first embodiment, a silicon nitride film 31 is formed on the interlayer insulating film 11, and a through hole 11a is formed in the interlayer insulating film 11 and the silicon nitride film 31. The wiring 13 is formed in the through hole 11a. Further, on the silicon nitride film 31,
The lower electrode 15 is formed (FIG. 3A).
【００７７】次に、この試料に対し非酸化性雰囲気で熱
処理Ｈをする。この熱処理は、下部電極１５を焼きしめ
ることができる温度で行う。これに限られないが、例え
ば、６００〜７５０℃の範囲から選ばれた温度で行う。
非酸化性雰囲気として例えば窒素雰囲気を用いる。Next, the sample is subjected to a heat treatment H in a non-oxidizing atmosphere. This heat treatment is performed at a temperature at which the lower electrode 15 can be baked. Although not limited to this, for example, the heat treatment is performed at a temperature selected from the range of 600 to 750 ° C.
For example, a nitrogen atmosphere is used as the non-oxidizing atmosphere.
【００７８】次に、高誘電体膜１７を所定の膜厚に形成
する（図３（Ｂ））。さらに、第１の実施の形態にて説
明した２段階の熱処理によるポストアニールをする。次
に、図３（Ｃ）に示したように、上部電極１９を形成す
る。このようにして、下地１１上にキャパシタ２１を形
成することができる。Next, a high dielectric film 17 is formed to a predetermined thickness (FIG. 3B). Further, post-annealing is performed by the two-stage heat treatment described in the first embodiment. Next, as shown in FIG. 3C, the upper electrode 19 is formed. Thus, the capacitor 21 can be formed on the base 11.
【００７９】この半導体素子の製造方法によれば、下地
１１上にシリコン窒化膜３１を形成し、このシリコン窒
化膜３１上に下部電極１５を形成し、そして、該下部電
極１５を非酸化性雰囲気で熱処理する工程を含む。その
ため、従来の製造方法に比べ、下部電極１５の剥がれが
生じにくい製法が実現される。この効果について実験に
より確認した結果は、後の実施例の項において説明す
る。According to this method of manufacturing a semiconductor device, a silicon nitride film 31 is formed on a base 11, a lower electrode 15 is formed on the silicon nitride film 31, and the lower electrode 15 is formed in a non-oxidizing atmosphere. And a heat treatment step. Therefore, compared to the conventional manufacturing method, a manufacturing method in which the lower electrode 15 is less likely to peel off is realized. The result of confirming this effect by an experiment will be described later in the section of Examples.
【００８０】然も、ポストアニールを上記のごとく２段
階で行うと、従来の方法でポストアニールをした場合に
比べて、半導体素子の特性向上（リーク電流の減少等）
が図れる。この効果について実験により確認した結果
は、後の実施例の項において説明する。Of course, when the post-annealing is performed in two stages as described above, the characteristics of the semiconductor element are improved (reduction in leak current, etc.) as compared with the case where post-annealing is performed by the conventional method.
Can be achieved. The result of confirming this effect by an experiment will be described later in the section of Examples.
【００８１】４．第４の実施の形態 次に、下地１１上に下部電極１５を形成し、該試料に対
し非酸化性雰囲気で熱処理をし、その後に、高誘電体膜
を形成する手順をとる製造方法（第３の製造方法）につ
いて、説明する。図４はそのための説明図であり、図１
と同様に示した工程図である。4. Fourth Embodiment Next, a method of forming a lower electrode 15 on a base 11, subjecting the sample to a heat treatment in a non-oxidizing atmosphere, and then forming a high dielectric film (No. 3) will be described. FIG. 4 is an explanatory diagram for that purpose, and FIG.
FIG.
【００８２】先ず、層間絶縁膜１１にスルーホール１１
ａを形成し、このスルーホール１１ａ内に配線１３を形
成し、次に、この層間絶縁膜１１上に下部電極１５を形
成する（図４（Ａ））。First, the through hole 11 is formed in the interlayer insulating film 11.
Then, a wiring 13 is formed in the through hole 11a, and then a lower electrode 15 is formed on the interlayer insulating film 11 (FIG. 4A).
【００８３】次に、この試料に対し非酸化性雰囲気で熱
処理をする。この熱処理は、下部電極１５を焼きしめる
ことができる温度で行う。これに限られないが、例え
ば、６００〜７５０℃の範囲から選ばれた温度で行う。
非酸化性雰囲気として例えば窒素雰囲気を用いる。Next, the sample is heat-treated in a non-oxidizing atmosphere. This heat treatment is performed at a temperature at which the lower electrode 15 can be baked. Although not limited to this, for example, the heat treatment is performed at a temperature selected from the range of 600 to 750 ° C.
For example, a nitrogen atmosphere is used as the non-oxidizing atmosphere.
【００８４】次に、高誘電体膜１７を所定の膜厚に形成
する（図４（Ｂ））。さらに、第１の実施の形態にて説
明した２段階の熱処理によるポストアニールをする。次
に、図４（Ｃ）に示したように、上部電極１９を形成す
る。このようにして、下地１１上にキャパシタ２１を形
成することができる。Next, a high dielectric film 17 is formed to a predetermined thickness (FIG. 4B). Further, post-annealing is performed by the two-stage heat treatment described in the first embodiment. Next, as shown in FIG. 4C, the upper electrode 19 is formed. Thus, the capacitor 21 can be formed on the base 11.
【００８５】この半導体素子の製造方法によれば、下部
電極１５を非酸化性雰囲気で焼きしめることができるの
で、下部電極の膜剥がれを従来に比べて低減することが
できる。According to this method of manufacturing a semiconductor device, since the lower electrode 15 can be baked in a non-oxidizing atmosphere, the peeling of the lower electrode can be reduced as compared with the conventional method.
【００８６】[0086]
【実施例】次に、この出願の各発明の理解を深めるため
に、この出願の各発明の効果について実施例および比較
例により説明する。EXAMPLES Next, in order to deepen the understanding of each invention of this application, the effects of each invention of this application will be described with reference to examples and comparative examples.
【００８７】１．第１実施例 シリコン基板上にＣＶＤ法により膜厚３００ｎｍのＳｉ
Ｏ2 膜を形成する。次に、このＳｉＯ2 膜上にＣＶＤ法
により膜厚１５０ｎｍのシリコン窒化膜を形成する。次
に、このシリコン窒化膜上に下部電極として所定膜厚の
ルテニウム膜をスパッタ法により形成する。次に、この
ルテニウム膜上に高誘電体膜として膜厚１０ｎｍのＴａ
2 Ｏ5 膜を形成する。このような試料を複数作製する。1. First Embodiment Si having a thickness of 300 nm is formed on a silicon substrate by a CVD method.
An O 2 film is formed. Next, a silicon nitride film having a thickness of 150 nm is formed on the SiO 2 film by a CVD method. Next, a ruthenium film having a predetermined thickness is formed as a lower electrode on the silicon nitride film by a sputtering method. Next, a 10 nm-thick Ta film was formed on the ruthenium film as a high dielectric film.
A 2 O 5 film is formed. A plurality of such samples are prepared.
【００８８】次に、これらの試料を、ポストアニールの
第１ステップとして、５５０℃の温度の酸素雰囲気中に
１時間それぞれさらす。Next, these samples are exposed to an oxygen atmosphere at a temperature of 550 ° C. for one hour as a first step of post-annealing.
【００８９】次に、ポストアニールの第２ステップとし
てこれらの試料ごとで、下記の表のごとく温度を違えて
熱処理をする。ただし、いずれの熱処理も酸素雰囲気で
かつ６０秒とする。Next, as the second step of post-annealing, heat treatment is performed for each of these samples at different temperatures as shown in the following table. However, each heat treatment is performed in an oxygen atmosphere for 60 seconds.
【００９０】次に、この高誘電体膜上に上部電極を形成
する。このようにして、第１実施例の半導体素子をそれ
ぞれ作製した。Next, an upper electrode is formed on the high dielectric film. Thus, the semiconductor devices of the first example were manufactured.
【００９１】２．第２実施例 第１実施例のポストアニールの第２ステップの雰囲気
を、窒素雰囲気に変更する。それ以外は、第１実施例と
同様にして、第２実施例の半導体素子をそれぞれ作製し
た。2. Second Embodiment The atmosphere in the second step of the post-annealing of the first embodiment is changed to a nitrogen atmosphere. Except for this, semiconductor devices of the second embodiment were manufactured in the same manner as in the first embodiment.
【００９２】３．第３実施例 第１実施例の製造手順において、下部電極を形成した後
であって高誘電体膜を形成する前に、試料を７００℃の
温度の窒素雰囲気中に３０秒さらす。それ以外は、第１
実施例と同様にして、第３実施例の半導体素子をそれぞ
れ作製した。3. Third Example In the manufacturing procedure of the first example, after forming the lower electrode and before forming the high dielectric film, the sample is exposed to a nitrogen atmosphere at a temperature of 700 ° C. for 30 seconds. Otherwise, the first
In the same manner as in the example, the semiconductor elements of the third example were manufactured.
【００９３】４．第４実施例 第３実施例の手順での、ポストアニールの第２ステップ
の雰囲気を、窒素雰囲気に変更する。それ以外は、第３
実施例と同様にして、第４実施例の半導体素子をそれぞ
れ作製した。4. Fourth Embodiment In the procedure of the third embodiment, the atmosphere in the second step of post-annealing is changed to a nitrogen atmosphere. Otherwise, the third
In the same manner as in the example, the semiconductor elements of the fourth example were manufactured.
【００９４】５．第１比較例 シリコン基板上にＣＶＤ法により膜厚３００ｎｍのＳｉ
Ｏ2 膜を形成する。次に、このＳｉＯ2 膜上に下部電極
として所定膜厚のルテニウム膜をスパッタ法により形成
する。次に、このルテニウム膜上に高誘電体膜として膜
厚１０ｎｍのＴａ2 Ｏ5 膜を形成する。このような試料
を複数作製する。5. FIRST COMPARATIVE EXAMPLE A 300 nm-thick Si film was formed on a silicon substrate by CVD.
An O 2 film is formed. Next, a ruthenium film having a predetermined thickness is formed as a lower electrode on the SiO 2 film by a sputtering method. Next, a Ta 2 O 5 film having a thickness of 10 nm is formed as a high dielectric film on the ruthenium film. A plurality of such samples are prepared.
【００９５】次に、これらの試料を、ポストアニールの
第１ステップとして、５５０℃の温度の酸素雰囲気中に
１時間それぞれさらす。Next, these samples are respectively exposed to an oxygen atmosphere at a temperature of 550 ° C. for one hour as a first step of post-annealing.
【００９６】次に、ポストアニールの第２ステップとし
てこれらの試料ごとで、下記の表のごとく温度を違えて
熱処理をする。ただし、いずれの熱処理も酸素雰囲気で
かつ６０秒とする。Next, as a second step of post-annealing, heat treatment is performed on each of these samples at different temperatures as shown in the following table. However, each heat treatment is performed in an oxygen atmosphere for 60 seconds.
【００９７】６．第２比較例 第１比較例のポストアニールの第２ステップの雰囲気
を、窒素雰囲気に変更する。それ以外は、第１比較例と
同様にして、第２比較例の半導体素子をそれぞれ作製し
た。6. Second Comparative Example The atmosphere in the second step of the post-annealing of the first comparative example is changed to a nitrogen atmosphere. Otherwise, the semiconductor devices of the second comparative example were manufactured in the same manner as in the first comparative example.
【００９８】７．評価 このように製造した各実施例および各比較例の試料で下
部電極の剥がれが生じているか否かを、光学顕微鏡によ
り観察した。また、上部および下部電極間に直流１Ｖの
電圧を印加した時のリーク電流を、各試料についてそれ
ぞれ測定した。これらの結果を下記の表１に示した。7. Evaluation Whether or not peeling of the lower electrode occurred in the samples of each of the examples and the comparative examples manufactured as described above was observed with an optical microscope. In addition, the leakage current when a DC voltage of 1 V was applied between the upper and lower electrodes was measured for each sample. The results are shown in Table 1 below.
【００９９】[0099]
【表１】 [Table 1]
【０１００】ただし、表１中、二重丸印は、ウエハ内の
全体で下部電極の剥がれが生じていない水準である。ま
た、丸印は、ウエハ内の全体で下部電極の剥がれは生じ
ていないが、リーク電流が二重丸印の水準のものに比べ
て大きい水準である。また、三角印は、ウエハ内の一部
で下部電極の剥がれが生じている水準である。Ｘ印は、
ウエハ内の全体で下部電極の剥がれが生じている水準で
ある。In Table 1, double circles indicate levels at which the lower electrode does not peel off in the entire wafer. The circles indicate that the lower electrode is not peeled off in the entire wafer, but the leakage current is larger than that of the double circle. The triangle mark indicates a level at which the lower electrode is peeled off in a part of the wafer. The X mark is
This is a level at which the lower electrode is peeled off in the entire wafer.
【０１０１】これら実施例および比較例の結果から次の
ようなことが判る。From the results of these examples and comparative examples, the following can be understood.
【０１０２】第１および第２比較例いずれも、下部電極
の剥がれが生じてしまう。したがって、これら比較例の
構造および製造方法は、下部電極が白金族の金属膜で構
成され、キャパシタ誘電体膜が高誘電体膜で構成されて
いるキャパシタを具える半導体素子の構造および製造方
法として、不適当である。In both the first and second comparative examples, peeling of the lower electrode occurs. Therefore, the structure and manufacturing method of these comparative examples are used as a structure and a manufacturing method of a semiconductor device including a capacitor in which the lower electrode is formed of a platinum group metal film and the capacitor dielectric film is formed of a high dielectric film. Is inappropriate.
【０１０３】また、例えば、第１実施例と第１比較例と
を比較すると、第１実施例はポストアニール温度が少な
くとも温度５５０℃まで、下部電極の剥がれは生じてい
ない。第１比較例はポストアニール温度が５００℃でも
下部電極の剥がれは生じている。両者の構造上および製
造手順上の相違点は、下地と下部電極との間にシリコン
窒化膜があるか無いかである。したがって、下地と下部
電極との間にシリコン窒化膜を設けた方が、下部電極の
剥がれが生じにくいといえる。Also, for example, comparing the first embodiment with the first comparative example, the first embodiment has a post-annealing temperature of at least 550 ° C., and the lower electrode does not peel off. In the first comparative example, the lower electrode was peeled off even when the post-annealing temperature was 500 ° C. The difference between the two in terms of structure and manufacturing procedure is whether there is a silicon nitride film between the base and the lower electrode. Therefore, it can be said that the lower electrode is less likely to peel when the silicon nitride film is provided between the base and the lower electrode.
【０１０４】また、第１実施例と第３実施例とを比較す
ると第３実施例の方が下部電極の剥がれは高温まで生じ
ていない。また、第２実施例と第４実施例とを比較する
と、第４実施例の方が下部電極の剥がれは高温まで生じ
ていない。When the first embodiment and the third embodiment are compared, the lower electrode does not peel off at a high temperature in the third embodiment. Also, comparing the second embodiment and the fourth embodiment, the peeling of the lower electrode in the fourth embodiment does not occur up to a high temperature.
【０１０５】第１実施例と第３実施例との製造手順上の
相違点は、下部電極に対して非酸化性雰囲気で熱処理を
したか否かである。第２実施例と第４実施例との製造手
順上の相違点も、下部電極に対して非酸化性雰囲気で熱
処理をしたか否かである。したがって、下部電極に対し
て非酸化性雰囲気で熱処理をした方が、下部電極の剥が
れを少なくできることが判る。The difference in the manufacturing procedure between the first embodiment and the third embodiment is whether or not the lower electrode is heat-treated in a non-oxidizing atmosphere. The difference in the manufacturing procedure between the second embodiment and the fourth embodiment is also whether or not the lower electrode is heat-treated in a non-oxidizing atmosphere. Therefore, it can be seen that peeling of the lower electrode can be reduced by performing heat treatment on the lower electrode in a non-oxidizing atmosphere.
【０１０６】また、第１実施例と第２実施例とを比較す
ると第２実施例の方が下部電極の剥がれは高温まで生じ
ていない。然も、高温処理でのリーク電流も比較的小さ
い。また、第３実施例と第４実施例とを比較すると、第
４実施例の方が下部電極の剥がれは高温まで生じていな
い。然も、リーク電流も小さい。When the first embodiment is compared with the second embodiment, the lower electrode does not peel off at high temperatures in the second embodiment. Of course, the leakage current in the high-temperature treatment is relatively small. Further, comparing the third embodiment and the fourth embodiment, the peeling of the lower electrode in the fourth embodiment does not occur up to a high temperature. Of course, the leakage current is small.
【０１０７】第１実施例と第２実施例との製造手順上の
相違点は、ポストアニールの第２ステップを酸素雰囲気
とするか、非酸化性雰囲気とするかである。第３実施例
と第４実施例との製造手順上の相違点も、ポストアニー
ルの第２ステップを酸素雰囲気とするか、非酸化性雰囲
気とするかである。したがって、ポストアニールを２段
階アニールとし、かつ、高誘電体膜を結晶化させるため
の第２ステップの熱処理は非酸化性雰囲気で行う方が、
下部電極の剥がれの低減やリーク電流の低減に有効なこ
とが判る。The difference in the manufacturing procedure between the first embodiment and the second embodiment is that the second step of the post-annealing is performed in an oxygen atmosphere or a non-oxidizing atmosphere. The difference in the manufacturing procedure between the third embodiment and the fourth embodiment is that the second step of the post-annealing is performed in an oxygen atmosphere or a non-oxidizing atmosphere. Therefore, it is better to perform the post-annealing as a two-step anneal and perform the heat treatment in the second step for crystallizing the high dielectric film in a non-oxidizing atmosphere.
It turns out that it is effective in reducing the peeling of the lower electrode and the leakage current.
【０１０８】なお、この出願の各発明は上述の実施の形
態および実施例に何ら限定されるものではなく、多くの
変形および変更を行うことができる。The inventions of this application are not limited to the above-described embodiments and examples, and many modifications and changes can be made.
【０１０９】例えば、上述の実施の形態や実施例では、
下地を層間絶縁膜とした例を説明した。しかし、この出
願の各発明は、下部電極の剥がれが問題となる種々の下
地に適用できる。For example, in the above-described embodiments and examples,
An example in which the base is an interlayer insulating film has been described. However, the inventions of this application can be applied to various types of bases in which peeling of the lower electrode is a problem.
【０１１０】また、この出願の各発明は、ＤＲＡＭに限
らず、高誘電体膜と白金族の下部電極とを有したキャパ
シタを具える各種の半導体素子に広く適用できる。The inventions of this application can be widely applied not only to DRAMs but also to various semiconductor devices including capacitors having a high dielectric film and a platinum group lower electrode.
【０１１１】[0111]
【発明の効果】上述した説明から明らかなように、この
発明によれば、下部電極が白金族から選ばれた金属膜で
構成され、キャパシタ誘電体膜が高誘電体膜で構成され
ているキャパシタを、下地上に具える半導体素子におい
て、前記下地と前記下部電極との間に、シリコン窒化膜
または金属窒化の膜またはシリサイド膜を具える。これ
らの膜それぞれは、下地と下部電極との反応を防止し、
かつ、下地と下部電極との応力を緩和する。これらのた
め、従来の半導体素子に比べて、下部電極の剥がれは、
より高温度まで生じにくくなる。従って、信頼性の高い
半導体素子が実現できる。然も、高誘電体膜を結晶化さ
せるため等の目的で行なうポストアニールを、十分に行
うことも可能になるから、より特性に優れた半導体素子
を実現できる。As is apparent from the above description, according to the present invention, the capacitor in which the lower electrode is made of a metal film selected from the platinum group and the capacitor dielectric film is made of a high dielectric film A silicon nitride film, a metal nitride film, or a silicide film between the base and the lower electrode. Each of these films prevents the reaction between the underlayer and the lower electrode,
In addition, the stress between the base and the lower electrode is reduced. For these reasons, peeling of the lower electrode is smaller than that of the conventional semiconductor element.
It is unlikely to occur up to higher temperatures. Therefore, a highly reliable semiconductor device can be realized. Needless to say, the post-annealing performed for the purpose of crystallizing the high dielectric film can be sufficiently performed, so that a semiconductor element having more excellent characteristics can be realized.
【０１１２】また、この発明の半導体素子の第１の製造
方法によれば、下部電極が白金族から選ばれた金属膜で
構成され、キャパシタ誘電体膜が高誘電体膜で構成され
ているキャパシタを、製造するに当たり、下地上にシリ
コン窒化膜または金属窒化物の膜を形成した後に下部電
極を形成する手順をとる。このため、シリコン窒化膜ま
たは金属窒化物の膜が、下地と下部電極との反応を防止
し、かつ、下地と下部電極との応力を緩和する。したが
って、従来の製造方法に比べて、下部電極の剥がれをよ
り高温度まで生じにくくできる。According to the first method of manufacturing a semiconductor device of the present invention, the lower electrode is made of a metal film selected from the platinum group, and the capacitor dielectric film is made of a high dielectric film. Is manufactured by forming a silicon nitride film or a metal nitride film on a base and then forming a lower electrode. For this reason, the silicon nitride film or the metal nitride film prevents the reaction between the base and the lower electrode and reduces the stress between the base and the lower electrode. Therefore, peeling of the lower electrode can be less likely to occur up to a higher temperature than in the conventional manufacturing method.
【０１１３】また、この発明の半導体素子の第２の製造
方法によれば、下部電極が白金族から選ばれた金属膜で
構成され、キャパシタ誘電体膜が高誘電体膜で構成され
ているキャパシタを、製造するに当たり、下地上にポリ
シリコン膜を形成し、このポリシリコン膜上に下部電極
を形成し、その後、この試料に非酸化性雰囲気で熱処理
をした後に、高誘電体膜を形成する手順をとる。このた
め、下地と下部電極との間に、シリサイド膜を生じさせ
ることができる。また、下部電極を焼きしめることがで
きる。このシリサイド膜は、下地と下部電極との反応防
止および応力緩和の役目を果たす。焼きしめられた下部
電極は、酸素を通過させにくくなるので、下地と下部電
極間にＲｕＯ2 等を生じにくくする。したがって、従来
の製造方法に比べて、下部電極の剥がれをより高温度ま
で生じにくくできる。According to the second method of manufacturing a semiconductor device of the present invention, the lower electrode is made of a metal film selected from the platinum group, and the capacitor dielectric film is made of a high dielectric film. In manufacturing, a polysilicon film is formed on a base, a lower electrode is formed on the polysilicon film, and then a heat treatment is performed on the sample in a non-oxidizing atmosphere, and then a high dielectric film is formed. Take steps. Therefore, a silicide film can be formed between the base and the lower electrode. Further, the lower electrode can be baked. This silicide film plays a role of preventing reaction between the base and the lower electrode and relaxing stress. The baked lower electrode makes it difficult for oxygen to pass therethrough, so that RuO 2 or the like is hardly generated between the base and the lower electrode. Therefore, peeling of the lower electrode can be less likely to occur up to a higher temperature than in the conventional manufacturing method.
【０１１４】また、この発明の半導体素子の第３の製造
方法によれば、下部電極が白金族から選ばれた金属膜で
構成され、キャパシタ誘電体膜が高誘電体膜で構成され
ているキャパシタを、製造するに当たり、下地上に下部
電極を形成した後であって高誘電体膜を形成する前に、
この試料に非酸化性雰囲気で熱処理をする。このため下
部電極を焼きしめることができる。焼きしめられた下部
電極は、酸素を通過させにくくなるので、下地と下部電
極間にＲｕＯ2 等を生じにくくする。したがって、従来
の製造方法に比べて、下部電極の剥がれをより高温度ま
で生じにくくできる。According to the third method of manufacturing a semiconductor device of the present invention, the lower electrode is made of a metal film selected from the platinum group, and the capacitor dielectric film is made of a high dielectric film. In manufacturing, after forming the lower electrode on the base and before forming the high dielectric film,
This sample is heat-treated in a non-oxidizing atmosphere. Therefore, the lower electrode can be burned. The baked lower electrode makes it difficult for oxygen to pass therethrough, so that RuO 2 or the like is hardly generated between the base and the lower electrode. Therefore, peeling of the lower electrode can be less likely to occur up to a higher temperature than in the conventional manufacturing method.
【図１】第１の実施の形態の説明図である。FIG. 1 is an explanatory diagram of a first embodiment.
【図２】第２の実施の形態の説明図である。FIG. 2 is an explanatory diagram of a second embodiment.
【図３】第３の実施の形態の説明図である。FIG. 3 is an explanatory diagram of a third embodiment.
【図４】第４の実施の形態の説明図である。FIG. 4 is an explanatory diagram of a fourth embodiment.
【図５】従来技術および課題の説明図である。FIG. 5 is an explanatory diagram of a conventional technique and a problem.
１１：下地（層間絶縁膜） １１ａ：スルーホール １３：配線（スルーホール内配線） １５：下部電極 １７：高誘電体膜 １９：上部電極 ２１：キャパシタ ３１：シリコン窒化膜 ４１ａ：ポリシリコン膜 ４１ｘ：シリサイド膜 11: Underlayer (interlayer insulating film) 11a: Through hole 13: Wiring (wiring in through hole) 15: Lower electrode 17: High dielectric film 19: Upper electrode 21: Capacitor 31: Silicon nitride film 41a: Polysilicon film 41x: Silicide film
Claims (16)
構成され、キャパシタ誘電体膜が高誘電体膜で構成され
ているキャパシタを、下地上に具える半導体素子におい
て、 前記下地と前記下部電極との間に、シリコン窒化膜を具
えたことを特徴とする半導体素子。1. A semiconductor device comprising: a lower electrode formed of a metal film selected from a platinum group; and a capacitor dielectric film formed of a high dielectric film, on a base, A semiconductor device comprising a silicon nitride film between a lower electrode.
構成され、キャパシタ誘電体膜が高誘電体膜で構成され
ているキャパシタを、下地上に具える半導体素子におい
て、 前記下地と前記下部電極との間に、シリサイド膜を具え
たことを特徴とする半導体素子。2. A semiconductor device comprising: a lower electrode comprising a metal film selected from a platinum group; and a capacitor dielectric film comprising a high dielectric film on a base. A semiconductor device comprising a silicide film between the lower electrode and the lower electrode.
シリサイド膜であることを特徴とする半導体素子。3. The semiconductor device according to claim 2, wherein said silicide film is a silicide film of said metal film and a polysilicon film.
構成され、キャパシタ誘電体膜が高誘電体膜で構成され
ているキャパシタを、下地上に具える半導体素子におい
て、 前記下地と前記下部電極との間に、金属窒化物の膜を具
えたことを特徴とする半導体素子。4. A semiconductor device comprising a capacitor having a lower electrode formed of a metal film selected from the platinum group and a capacitor dielectric film formed of a high dielectric film on a base, wherein A semiconductor device comprising a metal nitride film between a lower electrode.
子において、 前記下地がシリコン酸化膜からなる層間絶縁膜であるこ
とを特徴とする半導体素子。5. The semiconductor device according to claim 1, wherein the underlayer is an interlayer insulating film made of a silicon oxide film.
子において、 前記高誘電体膜が、酸化タンタル（Ｔａ2 Ｏ5 ）、ジル
コン酸チタン酸鉛（ＰＺＴ）およびチタン酸バリウムス
トロンチウム（ＢＳＴ）から選ばれた１種の膜であるこ
とを特徴とする半導体素子。6. The semiconductor device according to claim 1, wherein the high dielectric film is made of tantalum oxide (Ta 2 O 5 ), lead zirconate titanate (PZT), and barium strontium titanate (BST). A semiconductor device characterized in that it is one kind of film selected from the above).
子において、 前記金属膜がルテニウムの膜であることを特徴とする半
導体素子。7. The semiconductor device according to claim 1, wherein the metal film is a ruthenium film.
構成され、キャパシタ誘電体膜が高誘電体膜で構成され
ているキャパシタを、下地上に具える半導体素子を製造
するに当たり、 前記下地上にシリコン窒化膜を形成し、該シリコン窒化
膜上に、前記下部電極を形成することを特徴とする半導
体素子の製造方法。8. A method of manufacturing a semiconductor device having a lower electrode comprising a metal film selected from a platinum group and a capacitor dielectric film comprising a high dielectric film on a base. A method for manufacturing a semiconductor device, comprising: forming a silicon nitride film on an underlayer; and forming the lower electrode on the silicon nitride film.
において、 前記下部電極を形成した後であって前記高誘電体膜を形
成する前に、該試料を非酸化性雰囲気中で熱処理するこ
とを特徴とする半導体素子の製造方法。9. The method for manufacturing a semiconductor device according to claim 8, wherein the sample is heat-treated in a non-oxidizing atmosphere after forming the lower electrode and before forming the high dielectric film. A method for manufacturing a semiconductor device, comprising:
で構成され、キャパシタ誘電体膜が高誘電体膜で構成さ
れているキャパシタを、下地上に具える半導体素子を製
造するに当たり、 前記下地上にポリシリコン膜を形成し、該ポリシリコン
膜上に前記下部電極を形成し、その後、該試料を非酸化
性雰囲気中で熱処理し、その後、前記高誘電体膜を形成
することを特徴とする半導体素子の製造方法。10. A method of manufacturing a semiconductor device comprising: a lower electrode formed of a metal film selected from a platinum group; and a capacitor dielectric film formed of a high dielectric film, on a base. Forming a polysilicon film on an underlayer, forming the lower electrode on the polysilicon film, heat-treating the sample in a non-oxidizing atmosphere, and then forming the high dielectric film. A method of manufacturing a semiconductor device.
で構成され、キャパシタ誘電体膜が高誘電体膜で構成さ
れているキャパシタを、下地上に具える半導体素子を製
造するに当たり、 前記下地上に金属窒化物の膜を形成し、該金属窒化物の
膜上に前記下部電極を形成し、その後、該試料を非酸化
性雰囲気中で熱処理し、その後、前記高誘電体膜を形成
することを特徴とする半導体素子の製造方法。11. A method of manufacturing a semiconductor device comprising a capacitor having a lower electrode formed of a metal film selected from the platinum group and a capacitor dielectric film formed of a high dielectric film on a base. Forming a metal nitride film on the lower surface, forming the lower electrode on the metal nitride film, heat-treating the sample in a non-oxidizing atmosphere, and then forming the high dielectric film A method of manufacturing a semiconductor device.
で構成され、キャパシタ誘電体膜が高誘電体膜で構成さ
れているキャパシタを、下地上に具える半導体素子を製
造するに当たり、 前記下地上に前記下部電極を形成した後に該試料を非酸
化性雰囲気で熱処理し、その後、前記高誘電体膜を形成
することを特徴とする半導体素子の製造方法。12. A method of manufacturing a semiconductor device comprising a capacitor having a lower electrode formed of a metal film selected from a platinum group and a capacitor dielectric film formed of a high-dielectric film on an underlayer. A method of manufacturing a semiconductor device, comprising: forming the lower electrode on a lower ground, heat-treating the sample in a non-oxidizing atmosphere, and then forming the high dielectric film.
載の半導体素子の製造方法において、 前記高誘電体膜を形成した後であって前記キャパシタ用
の上部電極を形成する前に、該試料に対し、該高誘電体
膜中の不純物を除去するため、および、酸素欠損を補う
ための酸素雰囲気中での熱処理と、該高誘電体膜を結晶
化させる温度のかつ非酸化性雰囲気中での熱処理とを行
うことを特徴とする半導体素子の製造方法。13. The method for manufacturing a semiconductor device according to claim 8, wherein the sample is formed after forming the high dielectric film and before forming an upper electrode for the capacitor. A heat treatment in an oxygen atmosphere to remove impurities in the high dielectric film and to compensate for oxygen vacancies; and a heat treatment in a non-oxidizing atmosphere at a temperature at which the high dielectric film is crystallized. And a heat treatment of the semiconductor device.
載の半導体素子の製造方法において、 前記下地がシリコン酸化膜からなる層間絶縁膜であるこ
とを特徴とする半導体素子の製造方法。14. The method for manufacturing a semiconductor device according to claim 8, wherein the underlayer is an interlayer insulating film made of a silicon oxide film.
載の半導体素子の製造方法において、 前記高誘電体膜が、五酸化二タンタル（Ｔａ2 Ｏ5 ）、
ジルコン酸チタン酸鉛（ＰＺＴ）およびチタン酸バリウ
ムストロンチウム（ＢＳＴ）から選ばれた１種の膜であ
ることを特徴とする半導体素子の製造方法。15. The method for manufacturing a semiconductor device according to claim 8, wherein the high dielectric film is made of tantalum pentoxide (Ta 2 O 5 ).
A method for manufacturing a semiconductor device, comprising one kind of film selected from lead zirconate titanate (PZT) and barium strontium titanate (BST).
載の半導体素子の製造方法において、 前記金属膜がルテニウムの膜であることを特徴とする半
導体素子の製造方法。16. The method of manufacturing a semiconductor device according to claim 8, wherein the metal film is a ruthenium film.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9338867A JPH11177048A (en) | 1997-12-09 | 1997-12-09 | Semiconductor element and manufacture thereof |
| KR10-1998-0038710A KR100408539B1 (en) | 1997-12-09 | 1998-09-18 | Semiconductor device with capacitor and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9338867A JPH11177048A (en) | 1997-12-09 | 1997-12-09 | Semiconductor element and manufacture thereof |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007034770A Division JP4659772B2 (en) | 2007-02-15 | 2007-02-15 | Manufacturing method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177048A true JPH11177048A (en) | 1999-07-02 |
Family
ID=18322149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9338867A Pending JPH11177048A (en) | 1997-12-09 | 1997-12-09 | Semiconductor element and manufacture thereof |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH11177048A (en) |
| KR (1) | KR100408539B1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002064144A (en) * | 2000-05-22 | 2002-02-28 | Tokyo Electron Ltd | Method of manufacturing capacitor having tantalum oxide film as insulating film |
| US6602722B2 (en) | 1999-12-16 | 2003-08-05 | Nec Corporation | Process for fabricating capacitor having dielectric layer with pervskite structure and apparatus for fabricating the same |
| US6762110B1 (en) | 2003-03-25 | 2004-07-13 | Renesas Technology Corp. | Method of manufacturing semiconductor device having capacitor |
| KR100624926B1 (en) * | 1999-08-04 | 2006-09-19 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
| KR100652354B1 (en) * | 1999-09-15 | 2006-11-30 | 삼성전자주식회사 | Capacitor of a semiconductor device having low contact resistance between a lower electrode and a contact plug and method for fabricating the same |
| JP2008282918A (en) * | 2007-05-09 | 2008-11-20 | Elpida Memory Inc | Manufacturing method for semiconductor memory device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464404B1 (en) * | 2001-07-27 | 2005-01-03 | 삼성전자주식회사 | Method for manufacturing a semiconductor device |
| KR100443362B1 (en) * | 2002-04-26 | 2004-08-09 | 주식회사 하이닉스반도체 | Method for fabricating capacitor with 2 step annealing in semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05299601A (en) * | 1992-02-20 | 1993-11-12 | Mitsubishi Electric Corp | Semiconductor device and its manufacture |
| JP3083407B2 (en) * | 1992-06-18 | 2000-09-04 | 松下電子工業株式会社 | Method for manufacturing semiconductor device |
| JP3380373B2 (en) * | 1995-06-30 | 2003-02-24 | 三菱電機株式会社 | Semiconductor memory device and method of manufacturing the same |
-
1997
- 1997-12-09 JP JP9338867A patent/JPH11177048A/en active Pending
-
1998
- 1998-09-18 KR KR10-1998-0038710A patent/KR100408539B1/en not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100624926B1 (en) * | 1999-08-04 | 2006-09-19 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
| KR100652354B1 (en) * | 1999-09-15 | 2006-11-30 | 삼성전자주식회사 | Capacitor of a semiconductor device having low contact resistance between a lower electrode and a contact plug and method for fabricating the same |
| US6602722B2 (en) | 1999-12-16 | 2003-08-05 | Nec Corporation | Process for fabricating capacitor having dielectric layer with pervskite structure and apparatus for fabricating the same |
| JP2002064144A (en) * | 2000-05-22 | 2002-02-28 | Tokyo Electron Ltd | Method of manufacturing capacitor having tantalum oxide film as insulating film |
| US6762110B1 (en) | 2003-03-25 | 2004-07-13 | Renesas Technology Corp. | Method of manufacturing semiconductor device having capacitor |
| JP2008282918A (en) * | 2007-05-09 | 2008-11-20 | Elpida Memory Inc | Manufacturing method for semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100408539B1 (en) | 2004-06-09 |
| KR19990062504A (en) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5247059B2 (en) | Method for manufacturing an integrated circuit capacitor using a tantalum pentoxide layer | |
| EP0720213A2 (en) | Capacitor for integrated circuit and its fabrication method | |
| US6200847B1 (en) | Method of manufacturing capacitor of semiconductor device | |
| US7335550B2 (en) | Methods for forming semiconductor devices including thermal processing | |
| JP4925494B2 (en) | Capacitor manufacturing method for semiconductor device having high dielectric constant dielectric film | |
| JPH11177048A (en) | Semiconductor element and manufacture thereof | |
| JP2002076293A (en) | Method for manufacturing capacitor and semiconductor device | |
| JP2000503725A (en) | Method for producing dielectric layer or ferroelectric layer having high dielectric constant ε | |
| JP2000208440A (en) | Forming method of platinum film for capacitor electrode of semiconductor device | |
| KR100243275B1 (en) | Capacitor of semiconductor device and manufacturing method thereof | |
| US6762091B2 (en) | Methods for manufacturing semiconductor devices having a metal layer | |
| JP3225913B2 (en) | Method for manufacturing semiconductor device | |
| JP2004146559A (en) | Method for manufacturing capacitive element | |
| JP3142457B2 (en) | Method of manufacturing ferroelectric thin film capacitor | |
| US6455328B2 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| JP4659772B2 (en) | Manufacturing method of semiconductor device | |
| KR100474589B1 (en) | Capacitor Manufacturing Method | |
| JP2006245612A (en) | Method for manufacturing capacitive element | |
| JPH10340994A (en) | Manufacture of semiconductor device | |
| JP2001036027A (en) | Semiconductor device and manufacture thereof | |
| JPH08293581A (en) | Ferroelectric thin film capacitor | |
| KR20010027082A (en) | Method of manufacturing a capacitor in a semiconductor device | |
| JP3420098B2 (en) | Method for manufacturing semiconductor device | |
| JP4106513B2 (en) | Capacitor manufacturing method for semiconductor device | |
| KR19980050122A (en) | Method for manufacturing capacitor of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040907 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |