JPH11176987A - 高周波用電力増幅器 - Google Patents

高周波用電力増幅器

Info

Publication number
JPH11176987A
JPH11176987A JP9345507A JP34550797A JPH11176987A JP H11176987 A JPH11176987 A JP H11176987A JP 9345507 A JP9345507 A JP 9345507A JP 34550797 A JP34550797 A JP 34550797A JP H11176987 A JPH11176987 A JP H11176987A
Authority
JP
Japan
Prior art keywords
multilayer substrate
ground electrode
power amplifier
layer
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9345507A
Other languages
English (en)
Other versions
JP3510971B2 (ja
Inventor
Yasuto Fujii
靖人 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP34550797A priority Critical patent/JP3510971B2/ja
Publication of JPH11176987A publication Critical patent/JPH11176987A/ja
Application granted granted Critical
Publication of JP3510971B2 publication Critical patent/JP3510971B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 従来の高周波用電力増幅器は多層基板の製造
ロット毎のばらつきをチップ部品を用いて調整すること
が困難であり、製造工数の増加をもたらしていた。 【解決手段】 最上層の絶縁層22ａの下面にグランド電
極層23を有する多層基板22と、グランド電極層23の下方
に形成されたストリップ線路24と、基板22上に形成され
ストリップ線路24から基板22の上面に導出する接続導体
25に電気的に接続されたマイクロストリップ線路26と、
基板22上に実装されマイクロストリップ線路26に電気的
に接続された電力増幅用トランジスタ27およびチップ部
品28と、基板22上にマイクロストリップ線路26に付加し
て形成され絶縁層の最上層22ａを介してグランド電極層
23と対向したパッド電極29とを具備する高周波用電力増
幅器である。パッド電極29を利用して電気特性を容易に
調整できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、携帯電話等の移動
体通信機などに使用する送信用の高周波用電力増幅器に
関し、特に製品の製造工数の削減、良品率の向上ならび
に小型化を可能とした高周波用電力増幅器に関するもの
である。
【０００２】
【従来の技術】近年、アナログあるいはディジタル携帯
電話等の移動体通信機などに使用される半導体デバイス
や電子部品に対する小型化・軽量化の要望が強くなって
いる。
【０００３】この小型化に伴い、送信部に用いられる高
周波用電力増幅器においては、従来基板上に形成してい
た電力増幅用高周波トランジスタのドレイン線路の占有
面積が無視できなくなってきたため、ドレイン線路を内
層化することによって小型化が実施されている。
【０００４】また、高周波用電力増幅器の基板において
高周波回路を構成するマイクロストリップ線路の線路幅
や長さが基板の製造ロット毎にばらつき、これによって
電気特性がばらつくために良品率が低下するという問題
に対しては、電気特性の調整用に使用するチップコンデ
ンサの容量値を基板ロット毎に変更したり、基板上にあ
らかじめ調整用チップコンデンサの実装箇所を複数準備
しておいて希望する特性が得られる実装箇所に実装する
ことで、良品率を向上させることが行なわれてきた。
【０００５】以下、従来の高周波用電力増幅器について
図６および図７を参照しながら説明する。図６は従来の
高周波用電力増幅器１の平面図であり、図７は図６のＡ
−Ａ’線断面図である。
【０００６】図６および図７に示すように、従来の高周
波用電力増幅器１においては、誘電体から成る多層基板
２の上面にマイクロストリップ線路３が形成されてお
り、そのマイクロストリップ線路３にはチップコンデン
サ４やチップ抵抗５・トリマブル抵抗６等のチップ部品
が実装されて電気的に接続され、入力整合回路７およぴ
出力整合回路８が形成されている。
【０００７】11は電力増幅用トランジスタであり、その
ドレイン線路９は、高周波の漏洩防止のためその長さを
使用周波数の約４分のｌ波長（約λ／４）の長さ（例え
ば、比誘電率が約9.6 のアルミナセラミックス基板を用
いて周波数が940 ＭＨｚの場合であれば約30ｍｍ）とし
た伝送線路であり、その線路導体による占有面積が広い
ため内層化され、ドレイン線路９を挟む上下にはグラン
ド電極層10が配置されている。
【０００８】また、電力増幅用トランジスタ11は基板上
に銀ペースト等によってベアチップ実装され、その電極
がボンディングワイヤ12によって多層基板２上の電極パ
ッド13に接続され、さらに封止樹脂14により封止されて
いる。さらに、電力増幅用トランジスタ11で発生する熱
を放熱するため、トランジスタ実装部の底面と多層基板
２の裏面とを接続する多数の放熱用ビア導体15が設けら
れている。
【０００９】このような構成の高周波用電力増幅器１に
おいては、マイクロストリップ線路３の線路幅や線路長
が基板の製造ロット毎にばらつくことによって電気特性
がばらつくという問題があり、その中でも特に出力整合
回路８を構成するマイクロストリップ線路３のばらつき
による影響が大きい。
【００１０】このようなマイクロストリップ線路３は通
常は印刷技術によって形成されており、印刷精度を向上
させれば特性のばらつきも減少させることができるが、
実際には土20〜30μｍの精度でも各基板ロット毎の特性
ばらつきを吸収することはできない。そこで、特性ばら
つきを吸収するために、電気特性の調整用に使用するチ
ップコンデンサ４の容量値を基板ロット毎に調整した
り、基板上にあらかじめ複数の実装電極59を準備してお
いて希望する特性が得られる実装箇所にチップコンデン
サ３を実装することで調整用のチップコンデンサ３の実
装位置を変更し、それによりマイクロストリップ線路３
の線路長を調整することによって、出力整合回路８のイ
ンピーダンスのずれを補正して特性ばらつきを吸収し、
製品の良品率を向上させてきた。
【００１１】
【発明が解決しようとする課題】しかしながら、上記構
成の従来の高周波用電力増幅器１においてはドレイン線
路９のみを内層化しているので、高周波用電力増幅器１
のさらなる小型化を行なうためには、従来多層基板２上
に形成していたマイクロストリップ線路３の占有面積も
無視できなくなることから、これらもストリップ線路と
して内層化することにより小型化を実現する方法が考え
られる。しかし、この方法では、ストリップ線路と多層
基板２上面の電極パッド等とを接続するビア導体のイン
ダクタンス成分や、ストリップ線路を挟む上下のグラン
ド電極層との距離が製造のロット毎でばらつき、それに
より電気特性がばらつくという問題がある。
【００１２】そこで、この電気特性のばらつきを調整す
るために従来のように調整用のチップコンデンサの容量
値を変えることで対応しようとすると、多層基板２の製
造ロット毎に最適なコンデンサ容量値を先行投入品で確
認して調整したり、また製造ロット毎に調整用のチップ
コンデンサの実装位置の最適化を図る必要があり、この
方法で大量生産を実施した場合には、多層基板２の製造
ロット毎に最適なコンデンサ容量値とその実装位置とを
決める必要があることから、製品の製造工数が多くなっ
て製造工程が複雑になり、製品の良品率を高くすること
も困難であるという問題点があった。また、調整用のチ
ップコンデンサもその容量値を例えば0.1 ｐＦ刻みで細
かく準備しておく必要があり、それらの在庫管理が難し
く、それによっても製品の製造工数が増加してしまうと
いう問題点もあった。
【００１３】本発明は上記事情に鑑みて案出されたもの
であり、その目的は、小型化が可能であり、多層基板の
特性のばらつきに対する電気特性の調整を製造工数を削
減しつつ容易に行なうことができ、それにより製品とし
ての良品率も向上することができる、量産に好適な高周
波用電力増幅器を提供することにある。
【００１４】
【課題を解決するための手段】本発明の第１の高周波用
電力増幅器は、ガラスを主成分とする複数の絶縁層から
成り、この絶縁層の最上層の下面にグランド電極層を有
する多層基板と、この多層基板内の前記グランド電極層
の下方に形成されたストリップ線路と、前記多層基板上
に形成され前記ストリップ線路から前記多層基板の上面
にかけて導出する接続導体に電気的に接続されたマイク
ロストリップ線路と、前記多層基板上に実装され前記マ
イクロストリップ線路に電気的に接続された電力増幅用
トランジスタおよびチップ部品と、前記多層基板上に前
記マイクロストリップ線路に付加して形成され前記絶縁
層の最上層を介して前記グランド電極層と対向したパッ
ド電極とを具備することを特徴とするものである。
【００１５】また、本発明の第２の高周波用電力増幅器
は、ガラスを主成分とする複数の絶縁層から成り、この
絶縁層の最上層の下面にグランド電極層を有する多層基
板と、この多層基板内の前記グランド電極層の下方に形
成され、互いに電気的に接続された第１および第２のス
トリップ線路と、前記多層基板上に実装され前記第１の
ストリップ線路から前記多層基板の上面にかけて導出す
る第１の接続導体に電気的に接続された電力増幅用トラ
ンジスタと、前記多層基板上に実装され前記第２のスト
リップ線路から前記多層基板の上面にかけて導出する第
２の接続導体に電気的に接続されたチップ部品と、前記
多層基板上に形成され前記第２のストリップ線路から前
記多層基板の上面にかけて導出する第３の接続導体に電
気的に接続されかつ前記絶縁層の最上層を介して前記グ
ランド電極層と対向したパッド電極とを具備することを
特徴とするものである。
【００１６】本発明の高周波用電力増幅器によれば、電
力増幅用トランジスタの約４分の１波長（約λ／４）長
さのドレインバイアス線路として、従来は多層基板の上
面に形成されていたマイクロストリップ線路に代えて、
ガラスを主成分とする多層基板を用いてその多層基板の
内部にストリップ線路を形成して、基板上面で広い表面
積を占めていたドレインバイアス線路を多層基板内に内
層化したことにより、基板の大幅な小型化が可能となっ
て高周波用電力増幅器を大幅に小型化することができ
る。
【００１７】また、高周波信号の伝送線路であるドレイ
ンバイアス線路をストリップ線路として多層基板に内層
化していることから、それら伝送線路の信号線の上下に
グランド（接地）電極層が存在することになり、そのた
め外部から伝送線路に侵入してくる電磁ノイズの影響を
受けにくくなって、アイソレーション特性の良好な構成
となる。さらに、信号線である伝送線路の上下にグラン
ド電極層が配置されることで伝送される高周波信号の磁
界がグランド電極層間に封鎖されることとなり、そのた
め信号損失の少ない構造となって、ドレインバイアス線
路を多層基板の上面にマイクロストリップ線路で形成し
た場合と比較してＱ特性が向上する（例えば70前後から
90程度となる）という効果もあるものとなる。
【００１８】本発明の第１の高周波用電力増幅器によれ
ば、多層基板の上面にマイクロストリップ線路とチップ
部品により構成される出力整合回路や入力整合回路のマ
イクロストリップ線路に回路的に並列に接続されるパッ
ド電極を付加したことから、このパッド電極によってこ
れと絶縁層の最上層を介して対向する多層基板内部のグ
ランド電極層との間でコンデンサが形成され、このパッ
ド電極の面積をレーザやリュータ等を用いて選択的に削
ったり切断したりして変化させることによりその容量値
を変化させることができるものとなる。またこのような
パッド電極を複数付加することにより、それらとマイク
ロストリップ線路との接続部をレーザやリュータ等で選
択的に切断することでマイクロストリップ線路の長さを
調整することができる。従って、これらを組み合わせる
ことによって出力整合回路や入力整合回路の電気特性等
を製品の組立後においても所望の電気特性に容易に調整
することができるものとなり、多層基板の製造ロット毎
のばらつきによる電気特性のばらつきを製品の組立後に
簡単に調整することができる高周波用電力増幅器とな
る。
【００１９】本発明の第２の高周波用電力増幅器によれ
ば、出力整合回路や入力整合回路を多層基板の内部に形
成したストリップ線路と基板上面に実装したチップ部品
とにより構成することにより、マイクロストリップ線路
で構成した場合に比べて一層の小型化を図ることができ
るとともに、そのストリップ線路に回路的に並列に接続
されるパッド電極を基板上面に形成して付加したことか
ら、このパッド電極によってこれと絶縁層の最上層を介
して対向する多層基板内部のグランド電極層との間でコ
ンデンサが形成され、上記第１の高周波用電力増幅器と
同様に、出力整合回路や入力整合回路の電気特性等を製
品の組立後においても所望の電気特性に容易に調整する
ことができるものとなり、多層基板の製造ロット毎のば
らつきによる電気特性のばらつきを製品の組立後に簡単
に調整することができる高周波用電力増幅器となる。
【００２０】これらにより、本発明の高周波用電力増幅
器によれば、従来のように多層基板の製造ロット毎に定
数を決めて0.1 ｐＦの細かい単位で選別したチップコン
デンサやチップ抵抗等の選別品を使用する工程が不要と
なって通常品のチップコンデンサ等を使用して電気特性
を調整することができるようになるため、製造工数の削
減や部材費の削減を図ることができるとともに、製品と
しての良品率も向上させることができる。
【００２１】また、多層基板の製造ロット毎にチップコ
ンデンサ等の実装位置を変更することも不要となり、製
造工程が簡素化され、いわゆる先行確認等の必要がなく
なって製造工数を削減することができるとともに、製品
としての良品率も向上させることができる。
【００２２】
【発明の実施の形態】以下、図面に基づいて本発明を詳
細に説明する。なお、以下はあくまで本発明の例示であ
って、本発明はそれらに限定されるものではなく、本発
明の要旨を逸脱しない範囲での種々の変更や改良は何ら
差し支えないものである。
【００２３】図１は本発明の第１の高周波用電力増幅器
の実施の形態の例を示す図７と同様の断面図であり、図
２はそのケースを取り外した状態の上面の様子を示す外
観斜視図である。これらの図に示した高周波用電力増幅
器21において、22はガラスを主成分とする複数の絶縁層
を積層して成る多層基板であり、23は多層基板22の絶縁
層の最上層22ａの下面に形成されたグランド電極層、24
は多層基板22内のグランド電極層23の下方に形成された
ストリップ線路、25はストリップ線路24から多層基板22
の上面にかけて導出される接続導体、26は多層基板22上
に形成され接続導体25に電気的に接続されたマイクロス
トリップ線路、27は多層基板22上に実装されマイクロス
トリップ線路26に電気的に接続された電力増幅用トラン
ジスタ、28は多層基板22上に実装されマイクロストリッ
プ線路26に電気的に接続されたチップ抵抗やチップコン
デンサ等のチップ部品、29は多層基板22上にマイクロス
トリップ線路26に付加して形成され絶縁層の最上層22ａ
を介してグランド電極層23と対向したパッド電極であ
る。このパッド電極29と、これと絶縁層の最上層22ａを
介して対向する多層基板22内部のグランド電極層23とに
よってコンデンサが形成されている。この多層基板22上
面のパッド電極29の面積をレーザやリュータ等を用いて
変化させることで、対向するグランド電極層23との間で
形成されるコンデンサの容量値を変化させることがで
き、マイクロストリップ線路26とチップ部品28とにより
構成されている出力整合回路または入力整合回路を所望
の電気特性に調整することができ、これにより、多層基
板22の製造ロット毎のばらつきによる特性ばらつきを製
造工数の削減を図りつつ調整することができる。
【００２４】また、30はボンディングワイヤであり、電
力増幅用トランジスタ27の各電極（ソース・ゲート・ド
レイン）とドレインバイアス線路としてのストリップ線
路24とを接続導体25を介して（例えば接続導体25に接続
され多層基板22の上面に少なくともその一部が露出して
いる、マイクロストリップ線路26に電気的に接続された
導体層等にボンディングされて）電気的に接続されてい
る。
【００２５】本例では、電力増幅用トランジスタ27は多
層基板22上の搭載用キャビティ31に樹脂や半田系の接続
ペースト32により固定され、封止樹脂33により封止され
ている。なお、キャビティ31は、例えば多層基板22の上
面側の数層のシートに所定の形状の開口部を設けて積層
することにより、電力増幅用トランジスタ27のサイズに
応じて階段状に深さ0.3 ｍｍ程度で形成されている。ま
た、34は電力増幅用トランジスタ27下部の多層基板22の
内部に形成された放熱用ビア導体である。
【００２６】また、本例の高周波用電力増幅器21におい
ては、ドレインバイアス線路としてのストリップ線路24
は、グランド電極層23の下方において、上下のグランド
電極層35・36の間に形成されている。ストリップ線路24
はまた、グランド電極層23を上部のグランド電極層とし
て内層化してもよい。
【００２７】そして、37はケースであり、多層基板22上
に電力増幅用トランジスタ27やチップ部品28を搭載実装
した後、多層基板22の上面を覆うように封止樹脂等（図
示せず）を介して取り付けられ、これにより高周波用電
力増幅器21が完成し、多層基板22の上面周辺ならびに側
面のキャスタレーション等を利用して形成された端子電
極38を介して外部電気回路の接続ランドと電気的に接続
される。
【００２８】なお、端子電極38からは所望により多層基
板22の下面あるいは上面に導体層やグランド電極層36等
を延設してもよく、これによりマザーボード等の外部回
路基板への実装時に、外部回路基板上の接続ランドとの
電気的な接続をより確実なものとすることができる。
【００２９】多層基板22は、ガラスを主成分とするいわ
ゆる低温焼成多層基板であり、例えばガラスセラミック
スなどから成る厚み0.14〜0.16ｍｍ程度のグリーンシー
トに内部配線パターンを印刷したりスルーホールやビア
ホール加工を施したものを複数層積層して焼成したもの
が用いられ、実効比誘電率が8.1 程度のものが好適に使
用される。
【００３０】ストリップ線路24およびマイクロストリッ
プ線路26ならびにグランド電極層23・35・36等は、例え
ばＡｇ系の導電性ペーストを多層基板22の焼成前のグリ
ーンシートに所望のパターンに印刷し、同時に焼成する
ことによって多層基板22の内部ならびに表面もしくは裏
面に形成される。その厚みは、例えば所望の伝送特性に
応じて10〜20μｍ程度に設定される。
【００３１】接続導体25は、ストリップ線路24から多層
基板22の上面にかけて導出して形成されてストリップ線
路24とマイクロストリップ線路26とを、またストリップ
線路24と電力増幅用トランジスタ27およびチップ部品28
とを電気的に接続するものであれば種々の形状や構造の
ものを用いることができ、例えば、多層基板22に設けた
貫通孔の内側にメッキや導電性ペーストの印刷・焼結な
どの方法によりＡｇ等を主成分とする導体金属を被着形
成したスルーホールとしたもの、あるいは貫通孔の内部
に導電性ペーストの印刷・焼結などの方法により前記導
体金属を充填したビアホ一ル（ビア導体）としたもの、
前記のスルーホールやビアホールの断面形状を円形でな
く楕円状・矩形状・多角形状・板状等の種々の形状とし
たものなどを用いることができる。
【００３２】電力増幅用トランジスタ27としては、例え
ば高周波電力増幅用のＦＥＴ（電界効果トランジスタ）
が用いられ、キャビティ31内に搭載されて、Ａｕ／Ｓｉ
や半田・Ａｇペースト等のダイアタッチ材としての接続
ペースト32により固定されるとともに電気的にも接続さ
れており、Ａｕ等から成る太さ25μｍ程度のボンディン
グワイヤ30により、多層基板22の上面に導出された接続
導体25あるいは接続導体25に延設された導体層等を介し
てストリップ線路24およびマイクロストリップ線路26と
電気的に接続される。
【００３３】チップ部品28としては、高周波用電力増幅
器21の回路として一般に用いられる表面実装型のチップ
抵抗やチップコンデンサ等が用いられる。
【００３４】端子電極38を形成するには、高周波用電力
増幅器21が実装される外部回路基板の回路配置等に応じ
て多層基板22の所望の位置に、各グリーンシートの端部
に幅0.6 〜0.8 ｍｍ・深さ0.6 〜0.8 ｍｍ程度の切り欠
きを施して凹部を形成してキャスタレーションを形成す
るとともに、それらのシートを積層した後の多層基板22
の凹部（側面）に、前述の導電性ペーストの印刷・焼成
あるいはメタライズ法などにより形成すればよい。
【００３５】放熱用ビア導体34は、前述の接続導体25と
してのビア導体と同様のものを用いればよく、電力増幅
用トランジスタ27の実装箇所において多層基板22をキャ
ビティ31からその対向する多層基板22の裏面まで貫通す
るように多数形成され、電力増幅用トランジスタ27から
の発熱を多層基板22の裏面のグランド電極層となる導体
層36を介して外部回路基販に伝導し放熱する。
【００３６】この放熱用ビア導体34は、図１に示したよ
うに電力増幅用トランジスタ27の下部において多層基板
22の上から下まで同数を配置したものとしてもよいし、
電力増幅用トランジスタ27からの熱の拡散に応じて電力
増幅用トランジスタ27の下から多層基板22の下面にかけ
て順次その数を増やすように配置したものとしてもよ
い。
【００３７】また、放熱用ビア導体34は可能な限り数多
く設けるほど放熱性が良くなるので、同一面積内で最も
数を多く設定できるように、例えば千鳥状などに配置す
ると効率よく放熱することができるようになって好まし
い。
【００３８】次に、特性調整用のパッド電極29による電
気特性の調整について詳しく説明する。図３は、高周波
用電力増幅器21においてマイクロストリップ線路26とチ
ップ部品28・パッド電極29・グランド電極層23等により
構成される出力整合回路部の回路構成を示す等価回路図
であり、図１および図２と同様の箇所には同じ符号を付
してある。
【００３９】図３において、Ｃ1 〜Ｃ4 はパッド電極29
が絶縁層の最上層22ａを介してグランド電極層23に対向
することによって形成されるパターンコンデンサであ
る。
【００４０】多層基板22の製造ロットによってストリッ
プ線路24の幅や長さおよびストリップ線路24とそれを絶
縁層を介して上下から挟むグランド電極層35・36との距
離が変化すると、高周波用電力増幅器21の電気特性にお
いて隣接チャネル漏洩電力特性や消費電流特性・出力電
力等がばらつく。そこで、これらのばらつきを吸収し調
整するために、ストリップ線路24と回路的に並列にマイ
クロストリップ線路26に付加されたパッド電極29とグラ
ンド電極層23とにより形成されるパターンコンデンサＣ
1 〜Ｃ4 の容量値ならびにこれらパターンコンデンサＣ
1 〜Ｃ4 の接続の有無を調整することにより電気特性を
調整する。例えば、ストリップ線路24の長さのばらつき
によるＡＣＰ（隣接チャンネル漏洩電力）特性のばらつ
きに対応するためには、マイクロストリップ線路26とパ
ッド電極29との接続部をレーザあるいはリュータ等を用
いて選択的に切断することで、パッド電極29の接続がな
くなってマイクロストリップ線路26が長くなって長さが
調整されることにより、出力整合インピーダンスの調整
が可能となる。また、同じくＡＣＰ特性のばらつきの抑
制に対応するには、パッド電極29の面積をレーザあるい
はリュータ等を用いて選択的に削ったり切断したりして
変化させることによりパッド電極29で形成される容量値
を変化させることによって、出力整合インピーダンスの
調整が可能となる。
【００４１】次に、本発明の第２の高周波用電力増幅器
について、図３および図４に基づいて説明する。図４は
本発明の第２の高周波用電力増幅器の実施の形態の例を
示す図１と同様の断面図であり、図５はそのケースを取
り外した状態の上面の様子を示す図２と同様の外観斜視
図である。
【００４２】図４および図５に示した高周波用電力増幅
器41において、42はガラスを主成分とする複数の絶縁層
を積層して成る多層基板であり、43は多層基板42の絶縁
層の最上層42ａの下面に形成されたグランド電極層、44
は多層基板42内のグランド電極層43の下方に形成された
第１のストリップ線路、45は第１のストリップ線路44か
ら多層基板42の上面にかけて導出される第１の接続導
体、46は多層基板42の内部に形成され第１のストリップ
線路44と互いに電気的に接続された第２のストリップ線
路、47は多層基板42上に実装され第１の接続導体45に電
気的に接続された電力増幅用トランジスタ、48は第２の
ストリップ線路46から多層基板42の上面にかけて導出さ
れる第２の接続導体、49は多層基板42上に実装され第２
のストリップ線路46から導出される第２の接続導体48に
電気的に接続されたチップ抵抗やチップコンデンサ等の
チップ部品、50は第２のストリップ線路46から多層基板
42の上面にかけて導出される第３の接続導体、51は多層
基板42上に形成され第３の接続導体50に電気的に接続さ
れかつ絶縁層の最上層42ａを介してグランド電極層43と
対向したパッド電極である。このパッド電極51と、これ
と絶縁層の最上層42ａを介して対向する多層基板42内部
のグランド電極層43とによってコンデンサが形成されて
いる。この多層基板42上面のパッド電極51の面積をレー
ザやリュータ等を用いて変化させることで、対向するグ
ランド電極層43との間で形成されるコンデンサの容量値
を変化させることができ、第２のストリップ線路46とチ
ップ部品49とにより構成されている出力整合回路または
入力整合回路を所望の電気特性に調整することができ、
これにより、多層基板42の製造ロット毎のばらつきによ
る特性ばらつきを製造工数の削減を図りつつ調整するこ
とができる。
【００４３】また、52はボンディングワイヤであり、電
力増幅用トランジスタ47の各電極（ソース・ゲート・ド
レイン）とドレインバイアス線路としての第１のストリ
ップ線路44とを第１の接続導体45を介して（例えば第１
の接続導体45に接続され多層基板42の上面に少なくとも
その一部が露出している、第２のストリップ線路46に電
気的に接続された導体層等にボンディングされて）電気
的に接続している。
【００４４】本例では、電力増幅用トランジスタ47は多
層基板42上の搭載用キャビティ53に樹脂や半田系の接続
ペースト54により固定され、封止樹脂55により封止され
ている。なお、キャビティ53は前述のキャビティ31と同
様に形成されている。また、56は電力増幅用トランジス
タ47下部の多層基板42の内部に形成された放熱用ビア導
体である。
【００４５】また、本例の高周波用電力増幅器41におい
ては、ドレインバイアス線路としての第１のストリップ
線路44は、グランド電極層43の下方において、上下のグ
ランド電極層57・58の間に形成されている。第１のスト
リップ線路44もまた、前述のストリップ線路24と同様に
グランド電極層43を上部のグランド電極層として内層化
してもよい。
【００４６】また第２のストリップ線路46も、本例では
グランド電極層43を上部のグランド電極層として形成さ
れているが、第１のストリップ線路44と同様に他のグラ
ンド電極層57等を上部のグランド電極層として内層化し
てもよく、これら第１のストリップ線路44と第２のスト
リップ線路46とを同じ層内に形成して内層化してもよ
い。
【００４７】そして、59はケースであり、多層基板42上
に電力増幅用トランジスタ47やチップ部品49を搭載実装
した後、多層基板42の上面を覆うように封止樹脂等（図
示せず）を介して取り付けられ、これにより高周波用電
力増幅器41が完成し、多層基板42の上面周辺ならびに側
面のキャスタレーション等を利用して形成された端子電
極60を介して外部電気回路の接続ランドと電気的に接続
される。
【００４８】なお、端子電極60からも所望により多層基
板42の下面あるいは上面に導体層やグランド電極層58等
を延設してもよい。
【００４９】多層基板42は前述の多層基板22と同様に、
また第１のストリップ線路44および第２のストリップ線
路46ならびにグランド電極層43・57・58等は前述の第１
のストリップ線路24およびマイクロストリップ線路26な
らびにグランド電極層23・35・36と同様に、第１の接続
導体45・第２の接続導体48・第３の接続導体50は前述の
第１の接続導体45と同様に、端子電極60は前述の端子電
極38と同様に、放熱用ビア導体56は前述の放熱用ビア導
体34と同様にして形成すればよい。
【００５０】また、電力増幅用トランジスタ47は、キャ
ビティ53内に搭載されてダイアタッチ材としての接続ペ
ースト54により固定されるとともに電気的にも接続され
ており、ボンディングワイヤ52により、多層基板42の上
面に導出された第１の接続導体45あるいはそれに延設さ
れた導体層等を介して第１のストリップ線路44および第
２のストリップ線路46と電気的に接続される。
【００５１】このようにして形成された特性調整用のパ
ッド電極51によっても前述のパッド電極29と同様に特性
の調整を容易に行なうことができ、高周波用電力増幅器
41において第２のストリップ線路46とチップ部品49・パ
ッド電極51・グランド電極層43等により構成される出力
整合回路部の回路構成を示す等価回路図は図３と同様の
ものとなり、その機能も前述したものと同様となる。な
お、図３には高周波用電力増幅器41の各部に対応する符
号も併せて付してある。
【００５２】このようにして、本発明の高周波用電力増
幅器21・41によれば、多層基板22・42上に形成され、多
層基板22・42の絶縁層の最上層22ａ・42ａを介してグラ
ンド電極層23・43と対向したパッド電極29・51によるパ
ターンコンデンサＣ1 〜Ｃ4の容量値の調整とパターン
コンデンサＣ1 〜Ｃ4 の接続の選択との組み合わせによ
り、高周波用電力増幅器21・41の組立後においても容易
に多層基板22・42の製造ロット毎の特性ばらつきを吸収
し調整することができる。
【００５３】
【発明の効果】以上のように、本発明の高周波用電力増
幅器によれば、電力増幅用トランジスタのドレインバイ
アス線路を多層基板の内部にストリップ線路を形成して
内層化したことにより、基板の大幅な小型化が可能とな
って高周波用電力増幅器を大幅に小型化することがで
き、またドレインバイアス線路をストリップ線路として
多層基板に内層化していることから、電磁ノイズの影響
を受けにくくなってアイソレーション特性が良好とな
り、信号損失が少なくなってマイクロストリップ線路で
形成した場合と比較してＱ特性を向上させることができ
る。
【００５４】本発明の第１の高周波用電力増幅器によれ
ば、多層基板の上面にマイクロストリップ線路とチップ
部品により構成される出力整合回路や入力整合回路のマ
イクロストリップ線路に回路的に並列に接続されるパッ
ド電極を付加したことから、このパッド電極によってこ
れと絶縁層の最上層を介して対向する多層基板内部のグ
ランド電極層との間でパターンコンデンサが形成され、
このパッド電極の面積をレーザやリュータ等を用いて選
択的に削ったり切断したりして変化させることによりそ
のパターンコンデンサの容量値を変化させることができ
るものとなるとともに、このようなパッド電極を複数付
加してそれらとマイクロストリップ線路との接続部をレ
ーザやリュータ等で選択的に切断することによりマイク
ロストリップ線路の長さを調整することができ、これら
を組み合わせることによって出力整合回路や入力整合回
路の電気特性等を製品の組立後においても所望の電気特
性に容易に調整することができるものとなる。
【００５５】本発明の第２の高周波用電力増幅器によれ
ば、出力整合回路や入力整合回路を多層基板の内部に形
成したストリップ線路と基板上面に実装したチップ部品
とにより構成することにより、マイクロストリップ線路
で構成した場合に比べて一層の小型化を図ることができ
るとともに、そのストリップ線路に回路的に並列に接続
されるパッド電極を基板上面に形成して付加したことか
ら、このパッド電極によってこれと絶縁層の最上層を介
して対向する多層基板内部のグランド電極層との間でパ
ターンコンデンサが形成され、上記第１の高周波用電力
増幅器と同様に、出力整合回路や入力整合回路の電気特
性等を製品の組立後においても所望の電気特性に容易に
調整することができるものとなり、多層基板の製造ロッ
ト毎のばらつきによる電気特性のばらつきを製品の組立
後に簡単に調整することができる高周波用電力増幅器と
なる。
【００５６】以上により本発明によれば、さらなる小型
化が可能であり、多層基板の特性の製造ロット毎のばら
つきに対する電気特性の調整を製造工数を削減しつつ容
易に行なうことができ、それにより製品の良品率も向上
することができる、量産に好適な高周波用電力増幅器を
提供することができた。
【図面の簡単な説明】
【図１】本発明の第１の高周波用電力増幅器の実施の形
態の例を示す断面図である。
【図２】図１の高周波用電力増幅器のケースを取り外し
た状態の上面の様子を示す外観斜視図である。
【図３】本発明の第２の高周波用電力増幅器の実施の形
態の例を示す断面図である。
【図４】図３の高周波用電力増幅器のケースを取り外し
た状態の上面の様子を示す外観斜視図である。
【図５】本発明の高周波用電力増幅器の実施の形態の一
例における出力整合回路の回路構成を示す等価回路図で
ある。
【図６】従来の高周波電力増幅器の例を示す平面図であ
る。
【図７】図６のＡ−Ａ’線断面図である。
【符号の説明】
21、41・・・・・高周波用電力増幅器 22、42・・・・・多層基板 22ａ、42ａ・・・絶縁層の最上層 23、43・・・・・グランド電極層 24・・・・・・・ストリップ線路 44・・・・・・・第１のストリップ線路 46・・・・・・・第２のストリップ線路 25・・・・・・・接続導体 45・・・・・・・第１の接続導体 48・・・・・・・第２接続導体 50・・・・・・・第３の接続導体 26・・・・・・・マイクロストリップ線路 27、47・・・・・電力増幅用トランジスタ 28、49・・・・・チップ部品 29、51・・・・・パッド電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ガラスを主成分とする複数の絶縁層から
    成り、該絶縁層の最上層の下面にグランド電極層を有す
    る多層基板と、該多層基板内の前記グランド電極層の下
    方に形成されたストリップ線路と、前記多層基板上に形
    成され前記ストリップ線路から前記多層基板の上面にか
    けて導出する接続導体に電気的に接続されたマイクロス
    トリップ線路と、前記多層基板上に実装され前記マイク
    ロストリップ線路に電気的に接続された電力増幅用トラ
    ンジスタおよびチップ部品と、前記多層基板上に前記マ
    イクロストリップ線路に付加して形成され前記絶縁層の
    最上層を介して前記グランド電極層と対向したパッド電
    極とを具備することを特徴とする高周波用電力増幅器。
  2. 【請求項２】 ガラスを主成分とする複数の絶縁層から
    成り、該絶縁層の最上層の下面にグランド電極層を有す
    る多層基板と、該多層基板内の前記グランド電極層の下
    方に形成され、互いに電気的に接続された第１および第
    ２のストリップ線路と、前記多層基板上に実装され前記
    第１のストリップ線路から前記多層基板の上面にかけて
    導出する第１の接続導体に電気的に接続された電力増幅
    用トランジスタと、前記多層基板上に実装され前記第２
    のストリップ線路から前記多層基板の上面にかけて導出
    する第２の接続導体に電気的に接続されたチップ部品
    と、前記多層基板上に形成され前記第２のストリップ線
    路から前記多層基板の上面にかけて導出する第３の接続
    導体に電気的に接続されかつ前記絶縁層の最上層を介し
    て前記グランド電極層と対向したパッド電極とを具備す
    ることを特徴とする高周波用電力増幅器。
JP34550797A 1997-12-15 1997-12-15 高周波用電力増幅器 Expired - Fee Related JP3510971B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34550797A JP3510971B2 (ja) 1997-12-15 1997-12-15 高周波用電力増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34550797A JP3510971B2 (ja) 1997-12-15 1997-12-15 高周波用電力増幅器

Publications (2)

Publication Number Publication Date
JPH11176987A true JPH11176987A (ja) 1999-07-02
JP3510971B2 JP3510971B2 (ja) 2004-03-29

Family

ID=18377054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34550797A Expired - Fee Related JP3510971B2 (ja) 1997-12-15 1997-12-15 高周波用電力増幅器

Country Status (1)

Country Link
JP (1) JP3510971B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319644A (ja) * 2001-04-20 2002-10-31 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2002319645A (ja) * 2001-04-20 2002-10-31 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
US6556416B2 (en) 2001-08-27 2003-04-29 Nec Corporation Variable capacitor and a variable inductor
JP2004537849A (ja) * 2001-06-28 2004-12-16 スカイワークス ソリューションズ，インコーポレイテッド リードレスマルチダイキャリアの構造およびその作製のための方法
WO2007037086A1 (ja) * 2005-09-28 2007-04-05 Matsushita Electric Industrial Co., Ltd. 部品内蔵基板及びその製造方法
JP2010206502A (ja) * 2009-03-03 2010-09-16 Murata Mfg Co Ltd 高周波モジュール
JP2017174943A (ja) * 2016-03-23 2017-09-28 京セラ株式会社 配線基板、電子装置および電子モジュール
JP2020155777A (ja) * 2019-03-22 2020-09-24 アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー 電気経路を備えたパッケージ
KR20220032070A (ko) * 2019-07-09 2022-03-15 후아웨이 테크놀러지 컴퍼니 리미티드 패키징 구조체 및 전력 증폭기

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319644A (ja) * 2001-04-20 2002-10-31 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2002319645A (ja) * 2001-04-20 2002-10-31 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2004537849A (ja) * 2001-06-28 2004-12-16 スカイワークス ソリューションズ，インコーポレイテッド リードレスマルチダイキャリアの構造およびその作製のための方法
US6556416B2 (en) 2001-08-27 2003-04-29 Nec Corporation Variable capacitor and a variable inductor
WO2007037086A1 (ja) * 2005-09-28 2007-04-05 Matsushita Electric Industrial Co., Ltd. 部品内蔵基板及びその製造方法
JP2010206502A (ja) * 2009-03-03 2010-09-16 Murata Mfg Co Ltd 高周波モジュール
JP2017174943A (ja) * 2016-03-23 2017-09-28 京セラ株式会社 配線基板、電子装置および電子モジュール
JP2020155777A (ja) * 2019-03-22 2020-09-24 アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー 電気経路を備えたパッケージ
US11222834B2 (en) 2019-03-22 2022-01-11 Analog Devices International Unlimited Company Package with electrical pathway
KR20220032070A (ko) * 2019-07-09 2022-03-15 후아웨이 테크놀러지 컴퍼니 리미티드 패키징 구조체 및 전력 증폭기
JP2022540168A (ja) * 2019-07-09 2022-09-14 華為技術有限公司 パッケージング構造および電力増幅器

Also Published As

Publication number Publication date
JP3510971B2 (ja) 2004-03-29

Similar Documents

Publication Publication Date Title
EP3096353B1 (en) Rf amplifier output circuit device with integrated current path
US6456172B1 (en) Multilayered ceramic RF device
US6633005B2 (en) Multilayer RF amplifier module
US7808796B2 (en) Electronic component module and method for manufacturing the same
US7649252B2 (en) Ceramic multilayer substrate
EP1094538A2 (en) Multilayered ceramic RF device
JPH09283700A (ja) 高周波用電力増幅器
JPH0446405A (ja) ディレイライン及びその製造方法
US7209362B2 (en) Multilayer ceramic substrate with a cavity
JP3510971B2 (ja) 高周波用電力増幅器
JP4922155B2 (ja) 電子装置及びその製造方法
JPH09116091A (ja) 混成集積回路装置
JP3710557B2 (ja) 混成集積回路装置およびその製造に用いる基板シートならびにその混成集積回路装置を組み込んだ電子装置
JP3884580B2 (ja) 混成集積回路装置およびその混成集積回路装置を組み込んだ電子装置
WO2024122576A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
JP2004296927A (ja) 電子部品収納用配線基板
KR100207589B1 (ko) 멀티-칩 모듈(mcm)형 캐패시터를 채용한 온도보상수정발진기
JP2000277657A (ja) 多層配線基板
JP4026052B2 (ja) 半導体装置及び半導体装置の設計方法
JP3935833B2 (ja) 電子装置
JP2003124426A (ja) 高周波パワーアンプモジュール
JP2002176337A (ja) Ｓａｗデュプレクサ
KR100325364B1 (ko) 멀티칩모듈형가변위상기및그제조방법
JPH0897318A (ja) 半導体装置
JP4953684B2 (ja) 配線基板およびそれを用いた電子装置

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040105

LAPS Cancellation because of no payment of annual fees