JPH11176773A - 研磨方法 - Google Patents
研磨方法Info
- Publication number
- JPH11176773A JPH11176773A JP9343074A JP34307497A JPH11176773A JP H11176773 A JPH11176773 A JP H11176773A JP 9343074 A JP9343074 A JP 9343074A JP 34307497 A JP34307497 A JP 34307497A JP H11176773 A JPH11176773 A JP H11176773A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- nitride film
- silicon oxide
- silicon nitride
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 108
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 31
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000002002 slurry Substances 0.000 claims abstract description 20
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 47
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 47
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 46
- 239000002245 particle Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 6
- AFINAILKDBCXMX-PBHICJAKSA-N (2s,3r)-2-amino-3-hydroxy-n-(4-octylphenyl)butanamide Chemical compound CCCCCCCCC1=CC=C(NC(=O)[C@@H](N)[C@@H](C)O)C=C1 AFINAILKDBCXMX-PBHICJAKSA-N 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 abstract 4
- 239000004065 semiconductor Substances 0.000 description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09G—POLISHING COMPOSITIONS; SKI WAXES
- C09G1/00—Polishing compositions
- C09G1/02—Polishing compositions containing abrasives or grinding agents
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K3/00—Materials not provided for elsewhere
- C09K3/14—Anti-slip materials; Abrasives
- C09K3/1454—Abrasive powders, suspensions and pastes for polishing
- C09K3/1463—Aqueous liquid suspensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 シリコン酸化膜に対するシリコン窒化膜の研
磨レートを十分大きくする。 【解決手段】 シリコン酸化膜１１及び溝１５が形成さ
れた下地上に溝１５を埋め込むようにシリコン窒化膜１
６を形成する工程と、リン酸又はリン酸誘導体と粒径１
０ｎｍ以下のシリカとを含有するスラリーを用いた化学
的機械的研磨法により、シリコン酸化膜１１をストッパ
ーとしてシリコン窒化膜１６をシリコン酸化膜１１に対
して選択的に研磨して、溝１５内に選択的にシリコン窒
化膜１６を残置させる工程とを有する。
磨レートを十分大きくする。 【解決手段】 シリコン酸化膜１１及び溝１５が形成さ
れた下地上に溝１５を埋め込むようにシリコン窒化膜１
６を形成する工程と、リン酸又はリン酸誘導体と粒径１
０ｎｍ以下のシリカとを含有するスラリーを用いた化学
的機械的研磨法により、シリコン酸化膜１１をストッパ
ーとしてシリコン窒化膜１６をシリコン酸化膜１１に対
して選択的に研磨して、溝１５内に選択的にシリコン窒
化膜１６を残置させる工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は化学的機械的研磨
（ＣＭＰ）を用いた研磨方法、特に半導体装置の製造に
好適な研磨方法に関する。
（ＣＭＰ）を用いた研磨方法、特に半導体装置の製造に
好適な研磨方法に関する。
【０００２】
【従来の技術】近年、半導体装置の製造分野において、
半導体装置の高密度化・微細化に伴い、種々の微細加工
技術が研究開発されている。その中でＣＭＰ技術は、層
間絶縁膜の平坦化、プラグの形成、埋め込み金属配線の
形成、埋め込み素子分離などを行う際に、欠かすことの
できない必須の技術となっている。
半導体装置の高密度化・微細化に伴い、種々の微細加工
技術が研究開発されている。その中でＣＭＰ技術は、層
間絶縁膜の平坦化、プラグの形成、埋め込み金属配線の
形成、埋め込み素子分離などを行う際に、欠かすことの
できない必須の技術となっている。
【０００３】半導体装置の製造において、シリコン酸化
膜をストッパーとしてシリコン窒化膜をＣＭＰするプロ
セスが構築されれば、埋め込み素子分離、セルフアライ
ンコンタクト形成等への適用が考えられ、性能の良く信
頼性の高いデバイス作製が可能になる。ところが、従来
から用いられている通常のスラリーを用いた場合には、
シリコン窒化膜のシリコン酸化膜に対する研磨レートの
比（選択比）が１より小さくなってしまうため、このよ
うなプロセスを実現するはできない。
膜をストッパーとしてシリコン窒化膜をＣＭＰするプロ
セスが構築されれば、埋め込み素子分離、セルフアライ
ンコンタクト形成等への適用が考えられ、性能の良く信
頼性の高いデバイス作製が可能になる。ところが、従来
から用いられている通常のスラリーを用いた場合には、
シリコン窒化膜のシリコン酸化膜に対する研磨レートの
比（選択比）が１より小さくなってしまうため、このよ
うなプロセスを実現するはできない。
【０００４】上記プロセスを実現する方法として、シリ
カ研磨粒子を水に分散させリン酸を添加したスラリーを
用いる研磨方法も提案されている（特開平６−１２４９
３２）。これによれば、選択比を１より大きくすること
も一応可能ではある。
カ研磨粒子を水に分散させリン酸を添加したスラリーを
用いる研磨方法も提案されている（特開平６−１２４９
３２）。これによれば、選択比を１より大きくすること
も一応可能ではある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記特
開平６−１２４９３２号公報に記載された方法によって
も十分な選択比を実現することは難しく、特に０．２μ
ｍレベル或いはそれ以下の微細パターンに対しては実質
的な選択比が小さくなってしまうという問題があった。
開平６−１２４９３２号公報に記載された方法によって
も十分な選択比を実現することは難しく、特に０．２μ
ｍレベル或いはそれ以下の微細パターンに対しては実質
的な選択比が小さくなってしまうという問題があった。
【０００６】本発明は上記従来の問題に対してなされた
ものであり、微細パターンに対しても十分大きな選択比
を得ることが可能な研磨方法を提供することを目的とし
ている。
ものであり、微細パターンに対しても十分大きな選択比
を得ることが可能な研磨方法を提供することを目的とし
ている。
【０００７】
【課題を解決するための手段】本発明に係る研磨方法
は、シリコン酸化膜上に形成されたシリコン窒化膜をリ
ン酸又はリン酸誘導体と粒径１０ｎｍ以下のシリカとを
含有するスラリーを用いた化学的機械的研磨法により前
記シリコン酸化膜に対して選択的に研磨することを特徴
とする。
は、シリコン酸化膜上に形成されたシリコン窒化膜をリ
ン酸又はリン酸誘導体と粒径１０ｎｍ以下のシリカとを
含有するスラリーを用いた化学的機械的研磨法により前
記シリコン酸化膜に対して選択的に研磨することを特徴
とする。
【０００８】また、本発明に係る研磨方法は、シリコン
酸化膜及び凹部が形成された下地上に該凹部を埋め込む
ようにシリコン窒化膜を形成する工程と、リン酸又はリ
ン酸誘導体と粒径１０ｎｍ以下のシリカとを含有するス
ラリーを用いた化学的機械的研磨法により前記シリコン
酸化膜をストッパーとして前記シリコン窒化膜を前記シ
リコン酸化膜に対して選択的に研磨することにより前記
凹部内に選択的に前記シリコン窒化膜を残置させる工程
とを有することを特徴とする。
酸化膜及び凹部が形成された下地上に該凹部を埋め込む
ようにシリコン窒化膜を形成する工程と、リン酸又はリ
ン酸誘導体と粒径１０ｎｍ以下のシリカとを含有するス
ラリーを用いた化学的機械的研磨法により前記シリコン
酸化膜をストッパーとして前記シリコン窒化膜を前記シ
リコン酸化膜に対して選択的に研磨することにより前記
凹部内に選択的に前記シリコン窒化膜を残置させる工程
とを有することを特徴とする。
【０００９】リン酸又はリン酸誘導体と研磨粒子となる
シリカ（ＳｉＯ2 系の粒子）とを含有するスラリーを用
いることにより、シリコン窒化膜のシリコン酸化膜に対
する研磨レートの比（選択比）を１より大きくすること
は一応可能であるが、本発明のように、シリカの粒径を
１０ｎｍ以下にすることにより、前記選択比を実用的に
十分なレベルまで大きくすることができる。
シリカ（ＳｉＯ2 系の粒子）とを含有するスラリーを用
いることにより、シリコン窒化膜のシリコン酸化膜に対
する研磨レートの比（選択比）を１より大きくすること
は一応可能であるが、本発明のように、シリカの粒径を
１０ｎｍ以下にすることにより、前記選択比を実用的に
十分なレベルまで大きくすることができる。
【００１０】特に、溝等の凹部が０．２μｍレベル或い
はそれ以下の寸法で形成されているような高密度の微細
パターンに対しては、前記選択比をより高めることがで
きる。したがって、このような微細パターンにおいて、
シリコン酸化膜をストッパーとしてシリコン窒化膜を研
磨することにより、確実に凹部内にシリコン窒化膜を埋
め込むことができる。
はそれ以下の寸法で形成されているような高密度の微細
パターンに対しては、前記選択比をより高めることがで
きる。したがって、このような微細パターンにおいて、
シリコン酸化膜をストッパーとしてシリコン窒化膜を研
磨することにより、確実に凹部内にシリコン窒化膜を埋
め込むことができる。
【００１１】このように、本発明によれば、微細パター
ンに対しても十分大きな選択比でシリコン窒化膜を研磨
することができ、半導体装置の製造工程に適用すること
により高性能で信頼性の高いものを作製することができ
る。
ンに対しても十分大きな選択比でシリコン窒化膜を研磨
することができ、半導体装置の製造工程に適用すること
により高性能で信頼性の高いものを作製することができ
る。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図１は、第１の実施形態を示した工
程図であり、半導体装置の埋め込み配線に隣接してコン
タクトを設ける工程に本発明の研磨方法を適用したもの
である。以下、図１（ａ）〜（ｆ）に示した工程にした
がって説明する。
施形態を説明する。図１は、第１の実施形態を示した工
程図であり、半導体装置の埋め込み配線に隣接してコン
タクトを設ける工程に本発明の研磨方法を適用したもの
である。以下、図１（ａ）〜（ｆ）に示した工程にした
がって説明する。
【００１３】まず、シリコン等の半導体基板（図示せ
ず）の主面側に形成されたシリコン酸化膜１１上に、リ
ソグラフィ法及びリアクティブイオンエッチング法を用
いて溝１２を形成する。この溝１２は、幅０．２μｍ程
度、ピッチ０．４μｍ程度である。続いて、溝１２を完
全に埋め込まない程度の厚みに、ＴｉＮ或いはＷＮ等の
バリアメタル１３をスパッタリング法を用いて全面に堆
積する。続いて、高融点金属膜、例えばタングステン膜
１４をＣＶＤ法を用いて全面に堆積し、溝１２を完全に
充填する。その後、従来から用いられているスラリーを
用いたＣＭＰ法により、シリコン酸化膜１１の表面が露
出するまでタングステン膜１４及びバリアメタル１３を
研磨して、表面を平坦化するとともにタングステン膜１
４からなる配線層を形成する。続いて、リアクティブイ
オンエッチング法を用いて、タングステン膜１４及びバ
リアメタル１３を選択的にエッチングし、段差が形成さ
れた溝１５を形成する（図１（ａ））。
ず）の主面側に形成されたシリコン酸化膜１１上に、リ
ソグラフィ法及びリアクティブイオンエッチング法を用
いて溝１２を形成する。この溝１２は、幅０．２μｍ程
度、ピッチ０．４μｍ程度である。続いて、溝１２を完
全に埋め込まない程度の厚みに、ＴｉＮ或いはＷＮ等の
バリアメタル１３をスパッタリング法を用いて全面に堆
積する。続いて、高融点金属膜、例えばタングステン膜
１４をＣＶＤ法を用いて全面に堆積し、溝１２を完全に
充填する。その後、従来から用いられているスラリーを
用いたＣＭＰ法により、シリコン酸化膜１１の表面が露
出するまでタングステン膜１４及びバリアメタル１３を
研磨して、表面を平坦化するとともにタングステン膜１
４からなる配線層を形成する。続いて、リアクティブイ
オンエッチング法を用いて、タングステン膜１４及びバ
リアメタル１３を選択的にエッチングし、段差が形成さ
れた溝１５を形成する（図１（ａ））。
【００１４】次に、シリコン窒化膜１６をＣＶＤを用い
て全面に堆積し、溝１５を充填する（図１（ｂ））。次
に、シリコン酸化膜１１をストッパーとして、シリコン
窒化膜１６をＣＭＰ法により研磨し、表面を平坦化す
る。このとき用いるスラリーは、シリコン窒化膜をシリ
コン酸化膜に対して高選択比で研磨するものであり、研
磨粒子として粒径１０ｎｍ以下のシリカを含有し、添加
物としてリン酸を含有するものである。研磨粒子の濃度
は１０ｗｔ％、リン酸の濃度は２．５ｗｔ％が適当であ
る。また、研磨時の荷重は４００ｇ重／ｃｍ2 、トップ
リング及びターンテーブルの回転数はそれぞれ５０ｒｐ
ｍに設定する（図１（ｃ））。
て全面に堆積し、溝１５を充填する（図１（ｂ））。次
に、シリコン酸化膜１１をストッパーとして、シリコン
窒化膜１６をＣＭＰ法により研磨し、表面を平坦化す
る。このとき用いるスラリーは、シリコン窒化膜をシリ
コン酸化膜に対して高選択比で研磨するものであり、研
磨粒子として粒径１０ｎｍ以下のシリカを含有し、添加
物としてリン酸を含有するものである。研磨粒子の濃度
は１０ｗｔ％、リン酸の濃度は２．５ｗｔ％が適当であ
る。また、研磨時の荷重は４００ｇ重／ｃｍ2 、トップ
リング及びターンテーブルの回転数はそれぞれ５０ｒｐ
ｍに設定する（図１（ｃ））。
【００１５】このＣＭＰ工程において、シリコン窒化膜
１６のシニングを小さくするためには、研磨粒子である
シリカの粒径を１０ｎｍ以下に微小化する必要があり、
これについて図２を用いて説明する。図２（ａ）は図１
（ｂ）の正面図であり、領域（Ａ）はシリコン窒化膜１
６のみが存在する領域を、領域（Ｂ）はシリコン窒化膜
１６とシリコン酸化膜１１とが混在する領域を示してい
る。
１６のシニングを小さくするためには、研磨粒子である
シリカの粒径を１０ｎｍ以下に微小化する必要があり、
これについて図２を用いて説明する。図２（ａ）は図１
（ｂ）の正面図であり、領域（Ａ）はシリコン窒化膜１
６のみが存在する領域を、領域（Ｂ）はシリコン窒化膜
１６とシリコン酸化膜１１とが混在する領域を示してい
る。
【００１６】研磨粒子となるシリカの粒径を変化させ
て、領域（Ａ）及び領域（Ｂ）における研磨レートをそ
れぞれ求めた。その結果、領域（Ａ）の領域（Ｂ）に対
する研磨レートの選択比と研磨粒子となるシリカの粒径
との関係は、図２（ｂ）に示すようになることがわかっ
た。シリコン窒化膜１６のシニングを小さくするために
はこの選択比を大きくする必要があるが、シリカの粒径
を小さくするにしたがって選択比が大きくなっているこ
とがわかる。特に、シリカの粒径を１０ｎｍ以下にする
ことにより、選択比が飛躍的に向上している。また、ウ
エハ面内及びウエハ間でＣＭＰ後のシリコン窒化膜１６
の厚さを安定化させるためには、選択比を１０程度以上
にする必要がある。したがって、図２に示した結果に鑑
み、シリカの粒径を１０ｎｍ以下にすることが望まし
い。
て、領域（Ａ）及び領域（Ｂ）における研磨レートをそ
れぞれ求めた。その結果、領域（Ａ）の領域（Ｂ）に対
する研磨レートの選択比と研磨粒子となるシリカの粒径
との関係は、図２（ｂ）に示すようになることがわかっ
た。シリコン窒化膜１６のシニングを小さくするために
はこの選択比を大きくする必要があるが、シリカの粒径
を小さくするにしたがって選択比が大きくなっているこ
とがわかる。特に、シリカの粒径を１０ｎｍ以下にする
ことにより、選択比が飛躍的に向上している。また、ウ
エハ面内及びウエハ間でＣＭＰ後のシリコン窒化膜１６
の厚さを安定化させるためには、選択比を１０程度以上
にする必要がある。したがって、図２に示した結果に鑑
み、シリカの粒径を１０ｎｍ以下にすることが望まし
い。
【００１７】シリコン窒化膜とシリコン酸化膜を別々に
研磨した場合、シリカの粒径を小さくすると、シリコン
窒化膜の研磨レートはやや大きくなり、シリコン酸化膜
の研磨レートは大幅に小さくなる。したがって、シリカ
の粒径を小さくすることにより大きな選択比が得られる
理由は、ストッパーであるシリコン酸化膜１１の研磨レ
ートが小さくなるためと考えられる。また、図に示した
ような高密度の微細パターンに対して研磨を行った場
合、シリカの粒径を小さくすることにより実質的な選択
比が向上する別のメカニズムが考えられる。すなわち、
領域（Ｂ）のように、シリコン窒化膜１６とシリコン酸
化膜１１とが０．２μｍ間隔という高密度で存在する場
合、シリコン窒化膜１６とシリコン酸化膜１１の境界部
がバルク部に比べて構造的に弱いため、この境界部から
浸食されるようにして研磨が進み、シリコン酸化膜１１
の研磨レートが大きくなってしまうことが予想される。
シリカを微小化することにより、ストッパーであるシリ
コン酸化膜１１に対して研磨レートの小さなソフトな研
磨となるため、上記境界部におけるシリコン酸化膜の研
磨進行による影響が小さくなり、これにより微細なパタ
ーンでの選択比が向上しているものと考えられる。
研磨した場合、シリカの粒径を小さくすると、シリコン
窒化膜の研磨レートはやや大きくなり、シリコン酸化膜
の研磨レートは大幅に小さくなる。したがって、シリカ
の粒径を小さくすることにより大きな選択比が得られる
理由は、ストッパーであるシリコン酸化膜１１の研磨レ
ートが小さくなるためと考えられる。また、図に示した
ような高密度の微細パターンに対して研磨を行った場
合、シリカの粒径を小さくすることにより実質的な選択
比が向上する別のメカニズムが考えられる。すなわち、
領域（Ｂ）のように、シリコン窒化膜１６とシリコン酸
化膜１１とが０．２μｍ間隔という高密度で存在する場
合、シリコン窒化膜１６とシリコン酸化膜１１の境界部
がバルク部に比べて構造的に弱いため、この境界部から
浸食されるようにして研磨が進み、シリコン酸化膜１１
の研磨レートが大きくなってしまうことが予想される。
シリカを微小化することにより、ストッパーであるシリ
コン酸化膜１１に対して研磨レートの小さなソフトな研
磨となるため、上記境界部におけるシリコン酸化膜の研
磨進行による影響が小さくなり、これにより微細なパタ
ーンでの選択比が向上しているものと考えられる。
【００１８】図１（ｃ）の工程の後、溝１２に直交する
ライン／スペースパターンを用いてフォトレジスト１７
を形成する。そして、フォトレジスト１７及びシリコン
窒化膜１６に対して選択比の高い条件を用いて、シリコ
ン酸化膜１１をリアクティブイオンエッチング法により
エッチングし、コンタクトホール１８を自己整合的に形
成する（図１（ｄ））。
ライン／スペースパターンを用いてフォトレジスト１７
を形成する。そして、フォトレジスト１７及びシリコン
窒化膜１６に対して選択比の高い条件を用いて、シリコ
ン酸化膜１１をリアクティブイオンエッチング法により
エッチングし、コンタクトホール１８を自己整合的に形
成する（図１（ｄ））。
【００１９】次に、フォトレジスト１７を除去した後、
全面にシリコン窒化膜を堆積する。そして、全面をリア
クティブイオンエッチング法を用いてエッチバックし、
コンタクトホール１８の側壁にシリコン窒化膜からなる
サイドウォール１９を形成する（図１（ｅ））。
全面にシリコン窒化膜を堆積する。そして、全面をリア
クティブイオンエッチング法を用いてエッチバックし、
コンタクトホール１８の側壁にシリコン窒化膜からなる
サイドウォール１９を形成する（図１（ｅ））。
【００２０】次に、バリアメタル２０及びタングステン
膜２１を順次堆積し、コンタクトホール１８を充填す
る。続いて、従来から用いられているスラリーを用いた
ＣＭＰ法により、シリコン酸化膜１１及びシリコン窒化
膜１６が露出するまでタングステン膜２１及びバリアメ
タル２０の研磨を行い、表面を平坦化する（図１
（ｆ））。
膜２１を順次堆積し、コンタクトホール１８を充填す
る。続いて、従来から用いられているスラリーを用いた
ＣＭＰ法により、シリコン酸化膜１１及びシリコン窒化
膜１６が露出するまでタングステン膜２１及びバリアメ
タル２０の研磨を行い、表面を平坦化する（図１
（ｆ））。
【００２１】以上のようにして製造された半導体装置に
おいて、タングステン膜１４からなる配線層はメモリセ
ルのビット線として使用することができ、このビット線
に隣接して形成されたコンタクトはメモリセルのストレ
ージノードコンタクトとして使用することができる。自
己整合的にコンタクトを形成するので、余分な位置合わ
せ余裕を設ける必要がなく、チップサイズの縮小化を図
ることができ、半導体装置の高密度化につながる。
おいて、タングステン膜１４からなる配線層はメモリセ
ルのビット線として使用することができ、このビット線
に隣接して形成されたコンタクトはメモリセルのストレ
ージノードコンタクトとして使用することができる。自
己整合的にコンタクトを形成するので、余分な位置合わ
せ余裕を設ける必要がなく、チップサイズの縮小化を図
ることができ、半導体装置の高密度化につながる。
【００２２】従来から用いられている通常のスラリーを
用いてシリコン窒化膜１６を研磨した場合には、シリコ
ン酸化膜の研磨レートがシリコン窒化膜の研磨レートよ
り大きいため、シリコン酸化膜１１はストッパーとして
作用しない。したがって、図１（ｃ）における埋め込み
部のシリコン窒化膜１６の厚さを制御することが難しく
なる。この厚さが薄くなり過ぎれば、コンタクトホール
１８を形成するためのリアクティブイオンエッチングを
行う際に、タングステン膜１４にダメージを与える危険
性がある。上記のように、シリコン窒化膜をシリコン酸
化膜に対して選択的に研磨するスラリー、すなわち、リ
ン酸を含有し且つ研磨粒子として粒径１０ｎｍ以下のシ
リカを含有するスラリーを用いることにより、シリコン
酸化膜１１をストッパーとしてシリコン窒化膜１６を選
択的に研磨することができ、埋め込み部のシリコン窒化
膜１６の膜厚を所望の厚さに確実に制御することが可能
になる。リン酸を含有し且つ研磨粒子としてシリカを含
有するスラリーを用いても、シリカの粒径が大きい場合
には、本実施形態のような高密度パターンに対しては実
質的な選択比がとれなくなってしまう。よって、研磨粒
子となるシリカの微小化は必須である。
用いてシリコン窒化膜１６を研磨した場合には、シリコ
ン酸化膜の研磨レートがシリコン窒化膜の研磨レートよ
り大きいため、シリコン酸化膜１１はストッパーとして
作用しない。したがって、図１（ｃ）における埋め込み
部のシリコン窒化膜１６の厚さを制御することが難しく
なる。この厚さが薄くなり過ぎれば、コンタクトホール
１８を形成するためのリアクティブイオンエッチングを
行う際に、タングステン膜１４にダメージを与える危険
性がある。上記のように、シリコン窒化膜をシリコン酸
化膜に対して選択的に研磨するスラリー、すなわち、リ
ン酸を含有し且つ研磨粒子として粒径１０ｎｍ以下のシ
リカを含有するスラリーを用いることにより、シリコン
酸化膜１１をストッパーとしてシリコン窒化膜１６を選
択的に研磨することができ、埋め込み部のシリコン窒化
膜１６の膜厚を所望の厚さに確実に制御することが可能
になる。リン酸を含有し且つ研磨粒子としてシリカを含
有するスラリーを用いても、シリカの粒径が大きい場合
には、本実施形態のような高密度パターンに対しては実
質的な選択比がとれなくなってしまう。よって、研磨粒
子となるシリカの微小化は必須である。
【００２３】図３は、第２の実施形態を示した工程図で
あり、半導体装置の素子分離工程に本発明の研磨方法を
適用したものである。以下、図３（ａ）〜（ｅ）に示し
た工程にしたがって説明する。
あり、半導体装置の素子分離工程に本発明の研磨方法を
適用したものである。以下、図３（ａ）〜（ｅ）に示し
た工程にしたがって説明する。
【００２４】まず、シリコン基板３１上に、シリコン酸
化膜３２をＣＶＤ法或いは熱酸化法により厚さ４００ｎ
ｍ成膜する（図３（ａ））。続いて、シリコン酸化膜３
２を所定の形状にパターニングする（図３（ｂ））。そ
の後、リアクティブイオンエッチングにより、シリコン
酸化膜３２をマスクとして、シリコン基板３１に深さ７
００ｎｍの素子分離用の溝３３を形成する（図３
（ｃ））。次に、素子分離用の溝３３の埋め込み材とし
て、シリコン窒化膜３４をＣＶＤ法により８００ｎｍ成
膜する（図３（ｄ））。その後、シリコン酸化膜３２を
ストッパーとして、シリコン窒化膜３４をＣＭＰ法によ
り研磨する（図３（ｅ））。
化膜３２をＣＶＤ法或いは熱酸化法により厚さ４００ｎ
ｍ成膜する（図３（ａ））。続いて、シリコン酸化膜３
２を所定の形状にパターニングする（図３（ｂ））。そ
の後、リアクティブイオンエッチングにより、シリコン
酸化膜３２をマスクとして、シリコン基板３１に深さ７
００ｎｍの素子分離用の溝３３を形成する（図３
（ｃ））。次に、素子分離用の溝３３の埋め込み材とし
て、シリコン窒化膜３４をＣＶＤ法により８００ｎｍ成
膜する（図３（ｄ））。その後、シリコン酸化膜３２を
ストッパーとして、シリコン窒化膜３４をＣＭＰ法によ
り研磨する（図３（ｅ））。
【００２５】工程（ｅ）のＣＭＰで用いるスラリーは、
シリコン窒化膜をシリコン酸化膜に対して高選択比で研
磨するものであり、第１の実施形態と同様、研磨粒子と
してシリカを用い、添加物としてリン酸を含有するもの
である。研磨粒子の濃度は１０ｗｔ％、リン酸の濃度は
２．５ｗｔ％が適当である。また、研磨時の荷重は４０
０ｇ重／ｃｍ2 、トップリング及びターンテーブルの回
転数はそれぞれ５０ｒｐｍに設定する。
シリコン窒化膜をシリコン酸化膜に対して高選択比で研
磨するものであり、第１の実施形態と同様、研磨粒子と
してシリカを用い、添加物としてリン酸を含有するもの
である。研磨粒子の濃度は１０ｗｔ％、リン酸の濃度は
２．５ｗｔ％が適当である。また、研磨時の荷重は４０
０ｇ重／ｃｍ2 、トップリング及びターンテーブルの回
転数はそれぞれ５０ｒｐｍに設定する。
【００２６】このＣＭＰ工程において、シリコン窒化膜
３４のシニングを小さくするためには、研磨粒子のシリ
カを小さくする必要がある。なぜなら、研磨粒子となる
シリカの粒径を小さくすることにより、ストッパーであ
るシリコン酸化膜の研磨レートを大幅に小さくすること
ができるからである。また、第１の実施形態で述べたよ
うに、高密度パターンで実質的な選択比を得るという観
点からもシリカの微小化は必要であり、シリカの粒径は
１０ｎｍ以下であることが望ましい。
３４のシニングを小さくするためには、研磨粒子のシリ
カを小さくする必要がある。なぜなら、研磨粒子となる
シリカの粒径を小さくすることにより、ストッパーであ
るシリコン酸化膜の研磨レートを大幅に小さくすること
ができるからである。また、第１の実施形態で述べたよ
うに、高密度パターンで実質的な選択比を得るという観
点からもシリカの微小化は必要であり、シリカの粒径は
１０ｎｍ以下であることが望ましい。
【００２７】従来から用いられている通常のスラリーを
用いてシリコン窒化膜３４を研磨した場合には、シリコ
ン窒化膜の研磨レートがシリコン酸化膜の研磨レートの
３分の１程度しかないため、シリコン酸化膜３２はシリ
コン窒化膜３４のストッパーとして作用しない。一方、
研磨レートに関してウエハ全面を完全に均一化すること
は困難である。したがって、例えば図４に示すように、
研磨レートの遅い位置においてシリコン酸化膜３２まで
研磨が到達したときには、研磨レートの速い位置におい
てはシリコン酸化膜３２が全て研磨され、シリコン基板
３１及び埋め込み領域のシリコン窒化膜３４が大幅に研
磨されてしまうことになる。
用いてシリコン窒化膜３４を研磨した場合には、シリコ
ン窒化膜の研磨レートがシリコン酸化膜の研磨レートの
３分の１程度しかないため、シリコン酸化膜３２はシリ
コン窒化膜３４のストッパーとして作用しない。一方、
研磨レートに関してウエハ全面を完全に均一化すること
は困難である。したがって、例えば図４に示すように、
研磨レートの遅い位置においてシリコン酸化膜３２まで
研磨が到達したときには、研磨レートの速い位置におい
てはシリコン酸化膜３２が全て研磨され、シリコン基板
３１及び埋め込み領域のシリコン窒化膜３４が大幅に研
磨されてしまうことになる。
【００２８】上記のように、シリコン窒化膜をシリコン
酸化膜に対して選択的に研磨するスラリーを用いること
により、シリコン窒化膜の研磨レートをシリコン酸化膜
の研磨レートに比べて十分大きくすることができるた
め、図３（ｅ）に示すように、シリコン酸化膜３２をわ
ずかに研磨したレベルで研磨を終了させることができ、
所望の埋め込み形状を得ることができる。リン酸を含有
し且つ研磨粒子としてシリカを含有するスラリーを用い
ても、シリカの粒径が大きい場合には、本実施形態のよ
うな高密度パターンでは実質的な選択比がとれなくなっ
てしまう。よって、研磨粒子となるシリカの微細化は必
須である。
酸化膜に対して選択的に研磨するスラリーを用いること
により、シリコン窒化膜の研磨レートをシリコン酸化膜
の研磨レートに比べて十分大きくすることができるた
め、図３（ｅ）に示すように、シリコン酸化膜３２をわ
ずかに研磨したレベルで研磨を終了させることができ、
所望の埋め込み形状を得ることができる。リン酸を含有
し且つ研磨粒子としてシリカを含有するスラリーを用い
ても、シリカの粒径が大きい場合には、本実施形態のよ
うな高密度パターンでは実質的な選択比がとれなくなっ
てしまう。よって、研磨粒子となるシリカの微細化は必
須である。
【００２９】なお、上記第１及び第２の実施形態ではス
ラリーにリン酸を添加したが、リン酸の代わりにリン酸
の誘導体を用いても同様の効果を奏することができる。
また、ＣＭＰ条件についても上記各実施形態で述べたも
のに限定されるものではなく、適宜変更することができ
る。その他、本発明はその趣旨を逸脱しない範囲内にお
いて種々変形して実施可能である。
ラリーにリン酸を添加したが、リン酸の代わりにリン酸
の誘導体を用いても同様の効果を奏することができる。
また、ＣＭＰ条件についても上記各実施形態で述べたも
のに限定されるものではなく、適宜変更することができ
る。その他、本発明はその趣旨を逸脱しない範囲内にお
いて種々変形して実施可能である。
【００３０】
【発明の効果】本発明によれば、微細パターンにおいて
もシリコン酸化膜に対して十分大きな選択比でシリコン
窒化膜を研磨することができ、半導体装置の製造工程に
適用した場合に大きな効果を発揮することができる。
もシリコン酸化膜に対して十分大きな選択比でシリコン
窒化膜を研磨することができ、半導体装置の製造工程に
適用した場合に大きな効果を発揮することができる。
【図１】本発明の第１の実施形態を示した図であり、半
導体装置の埋め込み配線に隣接してコンタクトを設ける
工程に本発明の研磨方法を適用したときの工程図。
導体装置の埋め込み配線に隣接してコンタクトを設ける
工程に本発明の研磨方法を適用したときの工程図。
【図２】（ａ）は図１（ｂ）に示した構造を正面から見
た図、（ｂ）は（ａ）に示した領域（Ａ）の領域（Ｂ）
に対する研磨レートの比をシリカの粒径に対して示した
図。
た図、（ｂ）は（ａ）に示した領域（Ａ）の領域（Ｂ）
に対する研磨レートの比をシリカの粒径に対して示した
図。
【図３】本発明の第２の実施形態を示した図であり、半
導体装置の素子分離工程に本発明の研磨方法を適用した
ときの工程図。
導体装置の素子分離工程に本発明の研磨方法を適用した
ときの工程図。
【図４】図３の工程において従来技術を用いて研磨を行
った場合の問題点について示した図。
った場合の問題点について示した図。
１１、３２…シリコン酸化膜 １２…溝 １３、２０…バリアメタル １４、２１…タングステン膜 １５、３３…溝（凹部） １６、３４…シリコン窒化膜 １７…フォトレジスト １８…コンタクトホール １９…サイドウォール ３１…シリコン基板
Claims (2)
- 【請求項１】シリコン酸化膜上に形成されたシリコン窒
化膜をリン酸又はリン酸誘導体と粒径１０ｎｍ以下のシ
リカとを含有するスラリーを用いた化学的機械的研磨法
により前記シリコン酸化膜に対して選択的に研磨するこ
とを特徴とする研磨方法。 - 【請求項２】シリコン酸化膜及び凹部が形成された下地
上に該凹部を埋め込むようにシリコン窒化膜を形成する
工程と、リン酸又はリン酸誘導体と粒径１０ｎｍ以下の
シリカとを含有するスラリーを用いた化学的機械的研磨
法により前記シリコン酸化膜をストッパーとして前記シ
リコン窒化膜を前記シリコン酸化膜に対して選択的に研
磨することにより前記凹部内に選択的に前記シリコン窒
化膜を残置させる工程とを有することを特徴とする研磨
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9343074A JPH11176773A (ja) | 1997-12-12 | 1997-12-12 | 研磨方法 |
| US09/207,629 US6239032B1 (en) | 1997-12-12 | 1998-12-09 | Polishing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9343074A JPH11176773A (ja) | 1997-12-12 | 1997-12-12 | 研磨方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11176773A true JPH11176773A (ja) | 1999-07-02 |
Family
ID=18358745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9343074A Pending JPH11176773A (ja) | 1997-12-12 | 1997-12-12 | 研磨方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6239032B1 (ja) |
| JP (1) | JPH11176773A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6433381B2 (en) | 2000-07-31 | 2002-08-13 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| JP2004269577A (ja) * | 2003-03-05 | 2004-09-30 | Kao Corp | 研磨速度選択比向上剤 |
| EP1650278A2 (en) | 2004-10-19 | 2006-04-26 | Fujimi Incorporated | Composition for selectively polishing silicon nitride layer and polishing method employing it |
| WO2008114563A1 (ja) | 2007-03-22 | 2008-09-25 | Jsr Corporation | 化学機械研磨用水系分散体および半導体装置の化学機械研磨方法 |
| WO2010047314A1 (ja) * | 2008-10-20 | 2010-04-29 | ニッタ・ハース株式会社 | 窒化ケイ素研磨用組成物およびこれを用いた選択比の制御方法 |
| JPWO2008117593A1 (ja) * | 2007-03-26 | 2010-07-15 | Jsr株式会社 | 化学機械研磨用水系分散体および半導体装置の化学機械研磨方法 |
| WO2011093153A1 (ja) | 2010-02-01 | 2011-08-04 | Jsr株式会社 | 化学機械研磨用水系分散体およびそれを用いた化学機械研磨方法 |
| EP2437285A2 (en) | 2007-03-26 | 2012-04-04 | JSR Corporation | Chemical mechanical polishing method for semiconductor device using an aqueous dispersion |
| WO2014119301A1 (ja) | 2013-02-01 | 2014-08-07 | 株式会社フジミインコーポレーテッド | 表面選択性研磨組成物 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE499162T1 (de) * | 2000-11-22 | 2011-03-15 | Ingersoll Cm Systems Inc | Vorrichtung und verfahren für das walzen von werkstücken |
| KR100557600B1 (ko) * | 2001-06-29 | 2006-03-10 | 주식회사 하이닉스반도체 | 나이트라이드 cmp용 슬러리 |
| KR100518233B1 (ko) * | 2003-10-31 | 2005-10-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100583118B1 (ko) * | 2003-12-19 | 2006-05-23 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| KR101396853B1 (ko) * | 2007-07-06 | 2014-05-20 | 삼성전자주식회사 | 실리콘 질화물 연마용 슬러리 조성물, 이를 이용한 실리콘질화막의 연마 방법 및 반도체 장치의 제조 방법 |
| CN101955731A (zh) * | 2009-07-13 | 2011-01-26 | 安集微电子（上海）有限公司 | 一种化学机械抛光液 |
| US9284472B2 (en) | 2013-08-09 | 2016-03-15 | Fujimi Incorporated | SiCN and SiN polishing slurries and polishing methods using the same |
| US9583359B2 (en) | 2014-04-04 | 2017-02-28 | Fujifilm Planar Solutions, LLC | Polishing compositions and methods for selectively polishing silicon nitride over silicon oxide films |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3190742B2 (ja) | 1992-10-12 | 2001-07-23 | 株式会社東芝 | 研磨方法 |
| JP3397501B2 (ja) * | 1994-07-12 | 2003-04-14 | 株式会社東芝 | 研磨剤および研磨方法 |
| KR970707571A (ko) * | 1995-09-14 | 1997-12-01 | 이시마루 미키오 | 축소 치수용 다마스크 공정(damascene process for reduced feature size) |
| US5783489A (en) * | 1996-09-24 | 1998-07-21 | Cabot Corporation | Multi-oxidizer slurry for chemical mechanical polishing |
-
1997
- 1997-12-12 JP JP9343074A patent/JPH11176773A/ja active Pending
-
1998
- 1998-12-09 US US09/207,629 patent/US6239032B1/en not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6433381B2 (en) | 2000-07-31 | 2002-08-13 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| US6794244B2 (en) | 2000-07-31 | 2004-09-21 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| JP2004269577A (ja) * | 2003-03-05 | 2004-09-30 | Kao Corp | 研磨速度選択比向上剤 |
| EP1650278A2 (en) | 2004-10-19 | 2006-04-26 | Fujimi Incorporated | Composition for selectively polishing silicon nitride layer and polishing method employing it |
| US7217989B2 (en) | 2004-10-19 | 2007-05-15 | Fujimi Incorporated | Composition for selectively polishing silicon nitride layer and polishing method employing it |
| WO2008114563A1 (ja) | 2007-03-22 | 2008-09-25 | Jsr Corporation | 化学機械研磨用水系分散体および半導体装置の化学機械研磨方法 |
| EP2437285A2 (en) | 2007-03-26 | 2012-04-04 | JSR Corporation | Chemical mechanical polishing method for semiconductor device using an aqueous dispersion |
| JPWO2008117593A1 (ja) * | 2007-03-26 | 2010-07-15 | Jsr株式会社 | 化学機械研磨用水系分散体および半導体装置の化学機械研磨方法 |
| US8349207B2 (en) | 2007-03-26 | 2013-01-08 | Jsr Corporation | Aqueous dispersion for chemical mechanical polishing and chemical mechanical polishing method for semiconductor device |
| JP5403262B2 (ja) * | 2007-03-26 | 2014-01-29 | Ｊｓｒ株式会社 | 化学機械研磨用水系分散体、および半導体装置の化学機械研磨方法 |
| WO2010047314A1 (ja) * | 2008-10-20 | 2010-04-29 | ニッタ・ハース株式会社 | 窒化ケイ素研磨用組成物およびこれを用いた選択比の制御方法 |
| US10421884B2 (en) | 2008-10-20 | 2019-09-24 | Nitta Haas Incorporated | Method of controlling selectivity using composition for polishing silicon nitride |
| WO2011093153A1 (ja) | 2010-02-01 | 2011-08-04 | Jsr株式会社 | 化学機械研磨用水系分散体およびそれを用いた化学機械研磨方法 |
| WO2014119301A1 (ja) | 2013-02-01 | 2014-08-07 | 株式会社フジミインコーポレーテッド | 表面選択性研磨組成物 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6239032B1 (en) | 2001-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11176773A (ja) | 研磨方法 | |
| EP1559107B1 (en) | Bilayer cmp process to improve surface roughness of magnetic stack in mram technology | |
| US6027998A (en) | Method for fully planarized conductive line for a stack gate | |
| US7531415B2 (en) | Multilayered CMP stop for flat planarization | |
| US5943590A (en) | Method for improving the planarity of shallow trench isolation | |
| US6017803A (en) | Method to prevent dishing in chemical mechanical polishing | |
| US6045435A (en) | Low selectivity chemical mechanical polishing (CMP) process for use on integrated circuit metal interconnects | |
| JPH10261705A (ja) | 半導体装置の製造方法 | |
| JP3344615B2 (ja) | 半導体装置の製造方法 | |
| US8304322B2 (en) | Methods of filling isolation trenches for semiconductor devices and resulting structures | |
| JP2001015460A (ja) | 半導体装置の製造方法 | |
| US20070264827A1 (en) | Method for achieving uniform chemical mechanical polishing in integrated circuit manufacturing | |
| JPH10214834A (ja) | 埋め込み配線の形成方法 | |
| JP2006190945A (ja) | 半導体素子のランディングプラグコンタクト形成方法 | |
| US6329281B1 (en) | Methods for fabricating a multilevel interconnection for an integrated circuit device utilizing a selective overlayer | |
| JPH09167800A (ja) | 集積回路デバイス作製における全体的平坦化法 | |
| JP4290910B2 (ja) | 半導体素子のコンタクトパッドの形成方法 | |
| JP4202826B2 (ja) | 有機膜の化学的機械的研磨方法および半導体装置の製造方法 | |
| US6723655B2 (en) | Methods for fabricating a semiconductor device | |
| JP2002299433A (ja) | 半導体素子の素子分離膜形成方法 | |
| US6777307B1 (en) | Method of forming semiconductor structures with reduced step heights | |
| US20030124861A1 (en) | Method for manufacturing metal line contact plug semiconductor device | |
| JPH0682660B2 (ja) | 導電性スタツドを形成する方法 | |
| US6863595B1 (en) | Methods for polishing a semiconductor topography | |
| US6559030B1 (en) | Method of forming a recessed polysilicon filled trench |