JPH1117054A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH1117054A
JPH1117054A JP9168578A JP16857897A JPH1117054A JP H1117054 A JPH1117054 A JP H1117054A JP 9168578 A JP9168578 A JP 9168578A JP 16857897 A JP16857897 A JP 16857897A JP H1117054 A JPH1117054 A JP H1117054A
Authority
JP
Japan
Prior art keywords
metal film
semiconductor device
resin
resin package
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9168578A
Other languages
English (en)
Other versions
JP3181243B2 (ja
Inventor
Eiji Sakota
英治 迫田
Yoshiyuki Yoneda
義之 米田
Kazuto Tsuji
和人 辻
Masaichi Orimo
政一 織茂
Takashi Nomoto
隆司 埜本
Masanori Onodera
正徳 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16857897A priority Critical patent/JP3181243B2/ja
Publication of JPH1117054A publication Critical patent/JPH1117054A/ja
Application granted granted Critical
Publication of JP3181243B2 publication Critical patent/JP3181243B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】本発明はリードレス表面実装型でかつ樹脂封止
型の半導体装置及びその製造方法に関し、金属膜と樹脂
突起との接合を確実に行うことにより信頼性の向上を図
ることを課題とする。 【解決手段】半導体素子１１と、この半導体素子を封止
する樹脂パッケージ１２と、この樹脂パッケージ１２の
実装側面に突出形成された樹脂突起１７と、この樹脂突
起１７に配設された金属膜１３と、半導体素子１１上の
電極パッド１４と金属膜１３とを接続するワイヤ１８と
を具備してなる半導体装置において、金属膜１３に樹脂
パッケージ１２内に食い込むスタッドバンプ４０を設け
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特にリードレス表面実装型でかつ樹脂
封止型の半導体装置及びその製造方法に関する。近年、
電子機器の小型化により樹脂封止型の半導体装置に設け
られるリードのピッチが小さくなる傾向にある。そのた
め、樹脂封止型の半導体装置において新たな構造，製造
方法が必要となる。
【０００２】
【従来の技術】図２３及び図２４は、従来の樹脂封止型
半導体装置の断面を示す図である。図２３において、１
は樹脂，２は半導体素子，３はアウターリード，４はボ
ンディングワイヤ，５はダイパッドを示す。この半導体
装置はＳＳＯＰ(ShrinkSmall Outoline Package) と呼
ばれるパッケージ構造のものであり、アウターリード３
がガルウイング状に曲げられて基板に実装される構成と
されいる。
【０００３】また、図２４において、１は樹脂，２は半
導体素子，４はボンディングワイヤ，６は半田ボール，
７はチップ２を搭載する搭載基板を夫々示している。こ
の半導体装置はＢＧＡ(Ball Grid Array) と呼ばれるパ
ッケージ構造のものであり、基板に実装される端子部分
が半田ボール６により形成されている。しかるに、図２
３に示すＳＳＯＰタイプの半導体装置では、樹脂１内に
示すインナーリード８からアウターリード３への引き回
し部分９の面積や、アウターリード３自身の占める面積
が大きく、実装面積が大きくなってしまうという問題点
があった。また、図２３に示されるＢＧＡタイプの半導
体装置では、搭載基板７を用いる点で、コストが高くな
ってしまうという問題点があった。
【０００４】そこで出願人は先に、上記の問題点を解決
しうる半導体装置として、特願平７−３２２８０３を提
案した。図２５は、上記出願に係る半導体装置１１０を
示している。同図に示されるように、半導体装置１１０
は、半導体素子１１１，樹脂パッケージ１１２，及び金
属膜１１３等からなる極めて簡単な構成とされており、
樹脂パッケージ１１２の実装面１１６に一体的に形成さ
れた樹脂突起１１７に金属膜１１３を被膜形成したこと
を特徴としている。
【０００５】上記構成とされた半導体装置１１０は、従
来のＳＳＯＰのようなインナーリードやアウターリード
が不要となり、インナーリードからアウターリードへの
引き回しのための面積や、アウターリード自身の面積が
不要となり、半導体装置１１０の小型化を図ることがで
きる。また、従来のＢＧＡのような半田ボールを形成す
るために搭載基板を用いる必要がなくなるため、半導体
装置１１０のコスト低減を図ることができる。更に、樹
脂突起１１７及び金属膜１１３は、協働してＢＧＡタイ
プの半導体装置の半田バンプと同等の機能を奏するた
め、実装性を向上することができる。
【０００６】
【発明が解決しようとする課題】上記のように、半導体
装置１１０は図２３及び図２４に示される従来の半導体
装置では得ることができない種々の効果を実現すること
ができる。しかるに、半導体装置１１０は、単に金属膜
１１３が樹脂突起１１７を覆うように配設されていた構
成であったため、金属膜１１３と樹脂突起１１７との接
合部分において十分な接合強度を持たせることが困難で
あった。このため、例えば半導体製造工程中、或いは実
装時等において金属膜１１３が樹脂突起１１７から剥離
してしまい、半導体装置１１０の信頼性が低下してしま
うという問題点があった。
【０００７】本発明は上記の点に鑑みてなされたもので
あり、金属膜と樹脂突起との接合を確実に行うことによ
り信頼性の向上を図った半導体装置及びその製造方法を
提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明では、半導体素子と、この半導体素子を封止
する樹脂パッケージと、この樹脂パッケージの実装側面
に突出形成された樹脂突起と、この樹脂突起に配設され
た複数の金属膜と、前記半導体素子上の電極パッドと前
記金属膜とを電気的に接続するワイヤとを具備してなる
半導体装置において、前記金属膜の各々に、１つ以上の
スタッドバンプを配設したことを特徴とするものであ
る。
【０００９】また、請求項２記載の発明では、前記請求
項１記載の半導体装置において、前記ワイヤを前記スタ
ッドバンプに接合したことを特徴とするものである。ま
た、請求項３記載の発明では、半導体素子と、この半導
体素子を封止する樹脂パッケージと、この樹脂パッケー
ジの実装側面に突出形成された樹脂突起と、この樹脂突
起に配設された複数の金属膜と、前記半導体素子上の電
極パッドと前記金属膜とを電気的に接続するワイヤとを
具備してなる半導体装置において、前記金属膜に加え、
前記半導体素子に対し絶縁された非接続金属膜を形成
し、この非接続金属膜に単数または２つ以上のスタッド
バンプを配設したことを特徴とするものである。
【００１０】また、請求項４記載の発明では、半導体素
子と、該半導体素子を封止する樹脂パッケージと、該樹
脂パッケージの実装側面に突出形成された樹脂突起と、
該樹脂突起に配設された複数の金属膜と、前記半導体素
子上の電極パッドと前記金属膜とを電気的に接続するワ
イヤとを具備してなる半導体装置において、前記ワイヤ
に前記金属膜との接合位置より樹脂パッケージ内に延出
する延出部を形成したことを特徴とするものである。
【００１１】更に、請求項５記載の発明に係る半導体装
置の製造方法では、複数の凹部内の各々に金属膜が形成
されたリードフレームを形成するリードフレーム形成工
程と、前記リードフレームに半導体素子を搭載する素子
搭載工程と、前記半導体素子に形成された電極パッド
と、前記金属膜に形成されたスタッドバンプとを電気的
に接続する接続工程と、前記リードフレーム上に、前記
半導体素子を封止するよう樹脂を形成し樹脂パッケージ
を形成する封止工程と、前記リードフレームから前記樹
脂パッケージを前記金属膜と共に分離する分離工程とを
有する半導体装置の製造方法において、前記リードフレ
ーム形成工程の終了後で、かつ少なくとも前記接続工程
を実施する前に、前記金属膜の各々に１つ以上のスタッ
ドバンプを形成するスタッドバンプ形成工程を実施する
ことを特徴とするものである。
【００１２】上記した各手段は、次のように作用する。
請求項１記載の発明によれば、金属膜の各々に１つ以上
のスタッドバンプを配設したことにより、金属膜と樹脂
パッケージとの接合力を増大することができる。即ち、
スタッドバンプは金属膜に強固に固定されているため、
スタッドバンプと金属膜との接合力は大である。また、
スタッドバンプは金属膜より上方に向け（即ち、樹脂パ
ッケージ内に向け）突出した構成となっているため、ス
タッドバンプは樹脂パッケージに食い込んで、いわゆる
アンカー効果を奏する構成となっている。
【００１３】よって、スタッドバンプを設けることによ
り金属膜と樹脂パッケージとの接合力は強くなり、これ
により金属膜が樹脂突起から剥離することを防止するこ
とができ、半導体装置の信頼性を向上させることができ
る。また、請求項２記載の発明によれば、ワイヤをスタ
ッドバンプに接合したことにより、ワイヤは窪んだ形状
でかつ比較的薄い膜厚の金属膜ではなく、この金属膜か
ら突出したスタッドバンプに接合されるため、高い信頼
性をもってワイヤの接合を行なうことができる。
【００１４】また、請求項３記載の発明によれば、金属
膜に加えて半導体素子に対し絶縁された非接続金属膜を
形成し、この非接続金属膜に単数または２つ以上のスタ
ッドバンプを配設したことにより、半導体素子に対し絶
縁された、即ちワイヤが配設されていない構成の非接続
金属膜であっても、確実に樹脂突起からの剥離を防止す
ることができる。
【００１５】また、請求項４記載の発明によれば、ワイ
ヤに金属膜との接合位置より樹脂パッケージ内に延出す
る延出部を形成したことにより、この延出部がいわゆる
アンカー効果を奏し、よって金属膜が樹脂突起から剥離
することを防止することができる。また、請求項５記載
の発明によれば、リードフレーム形成工程の終了後で、
かつ少なくとも接続工程を実施する前に、金属膜の各々
に１つ以上のスタッドバンプを形成するスタッドバンプ
形成工程を実施することにより、従来の製造工程に単に
スタッドバンプ形成工程を実施のみで上記した作用を奏
する半導体装置を製造することができる。
【００１６】また、スタッドバンプ形成工程は、接続工
程で使用するワイヤボンディング装置を利用するこがで
きるため、新たにスタッドバンプ形成工程用の設備を必
要とすることもない。また、スタッドバンプ形成工程と
接続工程とを一括的に行なうことも可能となる。よっ
て、半導体装置を安価かつ効率よく製造することが可能
となる。
【００１７】
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図１乃至図３は本発明の第１実施
例である半導体装置１０Ａを示している。図１は半導体
装置１０Ａの断面を示し、図２は半導体装置１０Ａの底
面を示し、更に図３は後述する樹脂パッケージ１２を透
視した状態の斜視図である。
【００１８】半導体装置１０Ａは、大略すると半導体素
子１１，樹脂パッケージ１２，及び金属膜１３とからな
る極めて簡単な構成とされている。半導体素子１１は、
その上面に複数の電極パッド１４が形成されており、ま
た素子固定樹脂１５上に搭載された構成とされている。
また、樹脂パッケージ１２は、例えばエポキシ樹脂を後
述するようにモールド成形（ポッティングも可能であ
る）することにより形成されるものである。
【００１９】また、金属膜１３は外部接続端子として機
能するものであり、樹脂パッケージ１２に形成された樹
脂突起１７を覆うように形成されている。この金属膜１
３と前記した電極パッド１４との間にはワイヤ１８が配
設されており、これにより金属膜１３と半導体素子１１
は電気的に接続した構成となっている。このワイヤ１８
は、後述するスタッドバンプ４０の上部位置に接合され
ている。
【００２０】ここで、金属膜１３に注目すると、金属膜
１３の内側面にはスタッドバンプ４０が形成されてい
る。また、半導体装置１０Ａに複数個形成される金属膜
１３には、ワイヤ１８が接続されないもの（以下、この
金属膜１３を非接続金属膜１３Ａという）が存在する
が、本実施例ではこの非接続金属膜１３Ａにもスタッド
バンプ４０が形成されている。
【００２１】スタッドバンプ４０は、図示されるように
金属膜１３及び非接続金属膜１３Ａより樹脂パッケージ
１２内に突出し、樹脂パッケージ１２に食い込んだ状態
となるよう構成されている。また、スタッドバンプ４０
はワイヤボンディングにより金属膜１３及び非接続金属
膜１３Ａに接合されているため、スタッドバンプ４０は
金属膜１３及び非接続金属膜１３Ａに大きな接合力によ
り接合されている。これにより、スタッドバンプ４０と
樹脂パッケージ１２との密着強度は強くなり、よってス
タッドバンプ４０と樹脂パッケージ１２とは強固に係合
される。
【００２２】上記構成とされた半導体装置１０Ａは、従
来のＳＳＯＰで必要とされたインナーリードやアウター
リードが不要となり、インナーリードからアウターリー
ドへの引き回しのための面積や、アウターリード自身の
面積が不要となり、半導体装置１０Ａの小型化を図るこ
とができる。また、従来のＢＧＡのような半田ボールを
形成するために搭載基板を用いる必要がなくなるため、
半導体装置１０Ａのコスト低減を図ることができる。ま
た、樹脂突起１７及び金属膜１３は、協働してＢＧＡタ
イプの半導体装置の半田バンプと同等の機能を奏するた
め、実装性を向上することができる。
【００２３】更に、本実施例ではスタッドバンプ４０は
樹脂パッケージ１２に食い込んだ状態となっており、よ
ってスタッドバンプ４０はいわゆるアンカー効果を奏す
る。また、スタッドバンプ４０は金属膜１３にも強固に
固定されている。従って、スタッドバンプ４０を設ける
ことにより、金属膜１３及び非接続金属膜１３Ａと樹脂
パッケージ１２との接合力は強くなり、これにより金属
膜１３及び非接続金属膜１３Ａが樹脂突起１７から剥離
することを防止することができ、よって半導体装置１０
Ａの信頼性を向上させることができる。
【００２４】また、本実施例では、ワイヤ１８を接続し
ない非接続金属膜１３Ａにもスタッドバンプ４０を形成
しているため、ワイヤ１８が接続されていないため特に
剥離が生じやすい非接続金属膜１３Ａを樹脂パッケージ
１２に確実に固定することができ、これによって半導体
装置１０Ａの信頼性を向上させることができる。更に、
上記したようにワイヤ１８は金属膜１３に直接接合（セ
カンドボンディング）されるのではなく、金属膜１３に
接合されたスタッドバンプ４０に接合されている。この
ように、ワイヤ１８をスタッドバンプ４０に接合したこ
とにより、ワイヤ１８は窪んだ形状でかつ比較的薄い膜
厚の金属膜１３ではなく、この金属膜１３から突出した
スタッドバンプ４０を介して金属膜１３に接続される。
【００２５】セカンドボンディング時には、ワイヤ１８
の切断処理を併せて行なうため、直接金属膜にワイヤ１
８を接合するのでは、ボンディング力により金属膜１３
にダメージが発生するおそれがある。しかるに、ワイヤ
１８をスタッドバンプ４０に接合する構成とすることに
より、金属膜１３にダメージが発生することを防止で
き、よって高い信頼性をもってワイヤ１８の接合を行な
うことができる。
【００２６】尚、スタッドバンプ４０もワイヤボンディ
ングにより金属膜１３及び非接続金属膜１３Ａに接合さ
れるが、スタッドバンプ４０はファーストボンディング
であり、ワイヤ１８の切断処理はアーク放電を用いて行
なう。また、ファーストボンディングは、ワイヤ１８の
先端部にボール部を形成した後に実施されるため、この
ボール部が緩衝機能を奏し、よってスタッドバンプ４０
を金属膜１３及び非接続金属膜１３Ａに接合する際に、
金属膜１３及び非接続金属膜１３Ａにダメージが発生す
るようなことはない。
【００２７】続いて、上記した第１実施例に係る半導体
装置１０Ａの製造方法について説明する。半導体装置１
０Ａは、図９に示されるリードフレーム２０を用いて製
造される。このリードフレーム２０は、導電性金属基材
２１に複数の凹部２２及び有底孔部２３が形成されると
共に、この凹部２２に金属膜１３が形成された構成とさ
れている。凹部２２の形成位置は、半導体装置１０Ａに
形成された樹脂突起１７の形成位置と対応するよう構成
されており、また金属膜１３及び非接続金属膜１３Ａは
樹脂突起１７に嵌入しうるよう形成されている。
【００２８】また後述するように、リードフレーム２０
は複数の半導体装置１０を一括的に形成できるよう（即
ち、いわゆる複数個取りができるよう）構成されてお
り、従って凹部２２，金属膜１３も１枚の金属基材２１
に複数組形成されている（図７参照）。先ず、半導体装
置１０Ａの製造工程の内、リードフレーム２０の製造工
程について図４乃至図９を用いて説明する。
【００２９】リードフレーム２０を製造するには、先ず
図４に示すように、導電材料（例えば銅）よりなる平板
状の金属基材２１を用意し、この金属基材２１の上下両
面にエッチングレジスト２４を塗布する（レジスト塗布
工程）。このエッチングレジスト２４は、例えば感光性
樹脂であり、スピナー等を用いて所定膜厚に塗布され
る。
【００３０】続いて、エッチングレジスト２４に図示し
ないマスクを用いて露光処理を行い、その後に現像処理
を行うことによりエッチングレジスト２４の凹部形成位
置及び治具穴形成位置に対応する部位を除去し、図５に
示すレジストパターン２４ａを形成する（レジストパタ
ーン形成工程）。また、本実施例ではこのレジストパタ
ーン形成工程において、給電部２５の形成位置（給電部
形成位置）に対応する部位に配設されたエッチングレジ
スト２４も除去する構成としている。尚、給電部２５
は、後述する金属膜形成工程においてメッキ電極が配設
される部位である（図７参照）。
【００３１】レジストパターン形成工程が終了すると、
レジストパターン２４ａが形成された金属基材２１に対
し第１のエッチング処理が実施される。この第１のエッ
チング工程では、凹部２２の形成位置及び給電部形成位
置において、金属基材２１の上面からのみのハーフエッ
チングが実施される。尚、金属基材２１の材料として銅
（Ｃｕ）が用いられた場合には、エッチング液として
は、例えば塩化第２鉄等が用いられる。
【００３２】これにより、図６に示されるように、金属
基材２１の凹部形成位置には凹部２２が形成される。ま
た、図７に示されるように、金属基材２１の給電部形成
位置には凹部状の給電部２５が形成される。この際、第
１のエッチング工程により形成される凹部２２の深さ
は、金属基材２１の板厚に対し６０％程度の深さとする
ことが可能である。
【００３３】一方、上記の給電部２５は金属基材２１の
長手方向両端部に夫々形成されており、この給電部２５
では導電性金属よりなる金属基材２１が露出した状態と
なっている。このため、給電部２５にメッキ用電極を配
設することにより、金属基材２１に所定の電位を印加す
ることが可能となる。尚、図７（Ｂ）は図７（Ａ）にお
けるＡ−Ａ線に沿う断面図である。
【００３４】また、図７に矢印Ｂで示す矩形状の破線は
１個の半導体装置１０Ａの形成領域を示しているが、同
図に示されるように１枚の金属基材２１には複数個（図
７に示す例では３４個）の半導体装置１０Ａが一括的に
形成されるよう（多数個取りができるよう）構成されて
いる。これに従い、１個の半導体装置１０Ａに対応する
複数個の凹部２２の組を１組とすると、１枚の金属基材
２１には複数組の凹部２２が形成されている。
【００３５】上記のように第１のエッチング工程が実施
されると、続いて金属膜形成工程が実施され金属膜１３
（以下の説明では、非接続金属膜１３Ａを含めて金属膜
１３という）が形成される。本実施例においては、金属
膜１３の形成にメッキ法を用いており、前記した給電部
２５にメッキ用電極を配設すると共に、金属基材２１を
メッキ槽に浸漬して電界メッキを行う。尚、この金属膜
１３の厚さは、メッキ時間を制御することにより任意に
設定することができる。図８は金属膜１３が形成された
金属基材２１を示している。
【００３６】上記の処理を実施することにより金属膜１
３は金属基材２１に形成されるが、後に説明するように
分離工程において、金属基材２１に形成された金属膜１
３は樹脂パッケージ１２をリードフレーム２０から分離
する際に樹脂パッケージ１２と共にリードフレーム２０
から離脱する必要がある。このため、金属膜１３は金属
基材２１に対しある程度の分離性も要求される。
【００３７】従って、金属膜１３を凹部２２に形成する
に先立ち、上記分離性を確保するために、凹部２２内に
導電性のペースト等の分離性を向上させる部材を塗布し
ておき、その上部に金属膜１３を形成する構成としても
よい。尚、上記した金属膜形成工程では、メッキ法を用
いて金属膜１３を形成する方法を説明したが、金属膜１
３の形成はメッキ法に限定されるものではなく、例えば
蒸着法，スパッタリング法等の他の膜形成技術を用いて
形成する構成としてもよい。
【００３８】上記のように金属膜形成工程において金属
膜１３及び識別金属膜１３Ａが形成されると、続いてレ
ジストパターン２４ａを除去するレジスト除去工程が実
施され、図９に示されるリードフレーム２０が形成され
る。上記のようにリードフレーム２０が形成されると、
続いて図１０に示すように、リードフレーム２０の所定
素子搭載位置に素子固定樹脂１５を塗布すると共に、素
子固定樹脂１５の上部に半導体素子１１を搭載する（素
子搭載工程）。素子固定樹脂１５は絶縁性を有すると共
に接着剤として機能し、よって半導体素子１１はリード
フレーム２０上に素子固定樹脂１５の接着力により搭載
された状態となる。
【００３９】素子搭載工程が終了すると、リードフレー
ム２０はワイヤボンディング装置に装着され、図１１に
示されるように、金属膜１３にスタッドバンプ４０が形
成される（スタッドバンプ形成工程）。このスタッドバ
ンプ４０を形成するには、先ずキャピラリ４１の先端か
ら下方に向け延出した金線４５にスパーク放電等を用い
てボール部４６を形成する。
【００４０】そして、キャピラリ４１を下動させると共
に超音波振動させることによりボール部４６を金属膜１
３に超音波溶接（ファーストボンディング）する。続い
て、キャピラリ４１を上動させると共に、所定位置にて
金線４５を切断（スパーク放電）する。以上の一連の処
理を行なうことにより、金属膜１３にスタッドバンプ４
０を接合することができる。尚、前記したように、スタ
ッドバンプ４０はファーストボンディングと同様の手法
により金属膜１３に接合されるため、接合時に金属膜１
３にダメージが発生するようなことはない。
【００４１】上記のようにスタッドバンプ形成工程が終
了すると、続いて図１２に示されるように、半導体素子
１１に形成された電極パッド１４と、金属膜１３に接合
形成されているスタッドバンプ４０との間にワイヤ１８
を配設し、半導体素子１１と金属膜１３とをワイヤ１８
及びスタッドバンプ４０を介して電気的に接続する（接
続工程）。
【００４２】上記の接続工程が終了すると、続いてリー
ドフレーム２０上に半導体素子１１を封止するよう樹脂
２９を形成し樹脂パッケージ１２を形成する封止工程を
実施する。本実施例では、樹脂パッケージ１２をモール
ド成形する方法について説明するが、ボッティングによ
り形成することも可能である。図１３は、接続工程が終
了したリードフレーム２０をモールド金型に装着して樹
脂２９（梨地で示す）をモールドした直後の状態を示す
概略構成図であり、３０はカル，３１はランナー，３２
はゲートを夫々示している。同図に示されるように、樹
脂パッケージ１２はリードフレーム２０に一括的に複数
個形成される。尚、モールド直後の状態では、複数個形
成された各樹脂パッケージ１２はゲート３２に存在する
樹脂２９（以下、ゲート内樹脂という）により連結した
状態となっている。
【００４３】図１４は、１個の半導体装置に対応する樹
脂パッケージ１２を拡大して示す図である。同図に示さ
れるように、樹脂２９はモールド金型（上型）に形成さ
れているキャビティ（図示せず）により所定形状に形成
されると共に、リードフレーム２０が下型の機能を奏
し、凹部２２の内部（具体的には金属膜１３の内部）に
も樹脂２９は充填されて樹脂突起１７を形成する。
【００４４】この際、前記のように金属膜１３にはスタ
ッドバンプ４０が形成されているため、樹脂２９はスタ
ッドバンプ４０を包み込むように充填されていき、よっ
て樹脂２９が硬化した状態において、スタッドバンプ４
０は樹脂パッケージ１２に食い込んだ状態となる。これ
により、スタッドバンプ４０は樹脂パッケージ１２に対
しアンカー効果を奏することとなり、スタッドバンプ４
０と樹脂パッケージ１２との密着力及び結合力は大きな
ものとなる。これにより樹脂パッケージ１２と金属膜１
３との接合力を増大させることができる。
【００４５】上記のように樹脂パッケージ１２が形成さ
れると、各樹脂パッケージ１２間に形成されていたゲー
ト内樹脂，ランナー３１内に残存した樹脂，及び刈る３
０は除去され、図１５に示されるように各樹脂パッケー
ジ１２は個々独立した構成となる。しかるに、前記した
ように各樹脂パッケージ１２はリードフレーム２０に添
着された状態となっているため、個々独立した状態とな
っても各樹脂パッケージ１２がリードフレーム２０から
離脱することはない。
【００４６】上記した封止工程が終了すると、続いてテ
ープ配設工程が実施される。テープ配設工程では、図１
６に示されるように個々独立した状態とされた各樹脂パ
ッケージ１２の上部に接着テープ等のテープ部材３３
（ハッチングを付して示している）を配設する。このテ
ープ部材３３は、ベーステープの一面に接着剤を塗布し
た構成とされており、またベーステープは後に実施され
る分離工程において用いるエッチング液により損傷を受
けない材料により形成されている。このように、複数の
樹脂パッケージ１２の上部をテープ部材３３で連結する
ことにより、リードフレーム２０から各樹脂パッケージ
１２を分離しても、個々の樹脂パッケージ１２をテープ
部材３３により位置規制することができる。
【００４７】尚、このテープ部材３３を配設するタイミ
ングは、樹脂パッケージ１２が形成された後に限定され
るものではなく、例えば封止工程実施前にモールド金型
内に配設しておくことにより、形成された時点で複数の
樹脂パッケージ１２がテープ部材３３により連結される
構成としてもよい。上記したテープ配設工程が終了する
と、続いて樹脂パッケージ１２をリードフレーム２０か
ら分離し半導体装置１０Ａを形成する分離工程が実施さ
れる。図１７は分離工程を示しており、同図に示す例で
はリードフレーム２０をエッチング液に浸漬させて溶解
することにより樹脂パッケージ１２をリードフレーム２
０から分離させる方法が示されている。
【００４８】この分離工程で用いられるエッチング液
は、リードフレーム２０のみを溶解し、金属膜１３は溶
解しない性質を有するエッチング液を選定している。従
って、リードフレーム２０が完全に溶解されることによ
り樹脂パッケージ１２はリードフレーム２０から分離さ
れる。これにより、図１に示す半導体装置１０が形成さ
れる。
【００４９】上記のように、リードフレーム２０を溶解
することにより樹脂パッケージ１２をリードフレーム２
０から分離する方法を用いることにより、リードフレー
ム２０からの樹脂パッケージ１２の分離処理を確実かつ
容易に行うことができ、歩留りを向上することができ
る。また、前記のように金属膜１３にスタッドバンプ４
０を接合形成したことにより、金属膜１３と樹脂パッケ
ージ１２との接合力が増大している。このため、樹脂パ
ッケージ１２をリードフレーム２０から分離する際、金
属膜１３を樹脂突起１７に確実に保持させることができ
る。
【００５０】図１８は、分離工程が終了した状態の半導
体装置１０Ａを示している。同図に示されるように、分
離工程が終了した時点で複数の半導体装置１０Ａはテー
プ部材３３に接着された状態を維持している。従って、
分離工程が終了後における半導体装置１０Ａの扱いを容
易とすることができる。更に、図１８に示される状態で
テープ部材３３を巻回し出荷することにより、チップ部
品と同様に実装時において半導体装置１０Ａを実装基板
に自動装填を行うことも可能となる。
【００５１】また、上記の製造方法では、従来必要とさ
れたリードの切断処理、及びリードを所定形状（例えば
ガルウィング形状）に成形する工程は不要となり、半導
体装置１０Ａの製造工程を簡単化することができる。続
いて、本発明の第２実施例である半導体装置１０Ｂにつ
いて説明する。図１９は、本発明の第２実施例である半
導体装置１０Ｂを示しており、樹脂パッケージ１２を透
視した状態の斜視図である。尚、図１９において、図１
乃至図３を用いて説明した第１実施例に係る半導体装置
１０Ａと同一構成については、同一符号を付してその説
明を省略する。また、以下説明する各実施例（第３実施
例〜第５実施例）においても同様とする。
【００５２】前記した第１実施例では、図３に示したよ
うに、複数設けられた金属膜１３（非接続金属膜１３Ａ
を含む）の各々に、１個のスタッドバンプ４０を配設す
る構成とされていた。これに対し、本実施例に係る半導
体装置１０Ｂは、各々の金属膜１３に複数（図では、２
個）のスタッドバンプ４０，４２を設けたことを特徴と
するものである。
【００５３】このように、各々の金属膜１３に複数のス
タッドバンプ４０，４２を設けることにより、金属膜１
３と樹脂パッケージ１２との接合力を更に増大すること
ができ、金属膜１３の樹脂パッケージ１２からの剥離を
より確実に防止することができる。図２０は、本発明の
第３実施例である半導体装置１０Ｃを示している。
【００５４】前記した第１及び第２実施例に係る半導体
装置１０Ａ，１０Ｂでは、金属膜１３と非接続金属膜１
３Ａとが混在した構成に本発明を適用した例を示した。
しかるに、本実施例のように、全ての金属膜１３がワイ
ヤ１８により半導体素子１１に接続される半導体装置１
０Ｃであっても、本発明を適用しうることは勿論であ
る。
【００５５】図２１は、本発明の第４実施例である半導
体装置１０Ｄを示している。前記した第２実施例に係る
半導体装置１０Ｂでは、各々の金属膜１３に設けられる
複数のスタッドバンプ４０，４２を金属膜１３上に平面
的に並べて配設する構成とされていた。これに対し、本
実施例に係る半導体装置１０Ｄは、スタッドバンプ４
０，４３を積み重ねた構成としたことを特徴とするもの
である。このように、各々の金属膜１３に複数のスタッ
ドバンプ４０，４３を積み重ねた構成としても、金属膜
１３と樹脂パッケージ１２との接合力を更に増大するこ
とができ、金属膜１３の樹脂パッケージ１２からの剥離
をより確実に防止することができる。
【００５６】また、近年の半導体装置の高密度化に伴
い、半導体素子１１の電極パッド１４の配設数が増大
し、これに伴い各金属膜１３の小面積化が図られること
が考えられる。しかるに、金属膜１３の面積が小さくな
っても、本実施例のようにスタッドバンプ４０，４３を
積み重ねる構成とすることにより、金属膜１３と樹脂パ
ッケージ１２との接合力を維持させることができる。
【００５７】図２２は、本発明の第５実施例である半導
体装置１０Ｅを示している。前記した各実施例に係る半
導体装置１０Ａ〜１０Ｄでは、金属膜１３にスタッドバ
ンプ４０，４２，４３を接合形成することにより、金属
膜１３と樹脂パッケージ１２との接合力を更に増大する
構成とされていた。これに対し本実施例に係る半導体装
置１０Ｅは、ワイヤ１８に金属膜１３との接合位置（セ
カンドボンディング位置）より樹脂パッケージ１２内に
延出する延出部４７を形成したことを特徴とするもので
ある。この延出部４７の形成は、ワイヤ１８を金属膜１
３に接合した後、切断することなくキャビラリ４１を所
定量上動させ、その後にスパーク放電によりワイヤ１６
（金線４５）を切断する。
【００５８】この処理は接続工程で行なわれるため、そ
の後に実施される封止工程において樹脂２９が充填され
ることにより、延出部４７は樹脂パッケージ１２内に埋
め込まれた状態となる。よって、この延出部４７と樹脂
パッケージ１２との間にもアンカー効果が発生すること
となり、金属膜１３と樹脂パッケージ１２との接合力を
増大することができ、金属膜１３の剥離発生を抑制する
ことができる。
【００５９】尚、延出部４７と樹脂パッケージ１２との
結合力は、延出部４７の延出量により決定されることと
なるが、余りに延出量を長く設定すると、封止工程等に
おいて隣接する延出部４７同志が短絡することとなるた
め、延出部４７の延出量はこれらを勘案した上で適宜選
定する必要がある。
【００６０】
【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項１記載の発明に
よれば、金属膜と樹脂パッケージとの接合力は、スタッ
ドバンプがいわゆるアンカー効果を奏することにより大
きくなり、これにより金属膜が樹脂突起から剥離するこ
とを防止することができる。
【００６１】また、請求項２記載の発明によれば、ワイ
ヤは窪んだ形状でかつ比較的薄い膜厚の金属膜ではな
く、この金属膜から突出したスタッドバンプに接合され
るため、確実にワイヤの接合を行なうことができる。ま
た、請求項３記載の発明によれば、ワイヤが配設されて
いない構成の非接続金属膜であっても、樹脂突起から非
接続金属膜が剥離するのを確実に防止することができ
る。
【００６２】また、請求項４記載の発明によれば、延出
部がいわゆるアンカー効果を奏し、よって金属膜が樹脂
突起から剥離することを防止することができる。また、
請求項５記載の発明によれば、半導体装置を安価かつ効
率よく製造することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置の断面図
である。
【図２】本発明の第１実施例である半導体装置の底面図
である。
【図３】本発明の第１実施例である半導体装置の透視図
である。
【図４】本発明の一実施例である半導体装置の製造方法
の内、リードフレーム形成工程を説明するための図であ
る（レジスト塗布工程）。
【図５】リードフレーム形成工程を説明するための図で
ある（レジストパターン形成工程）。
【図６】リードフレーム形成工程を説明するための図で
ある（エッチング工程）。
【図７】リードフレームに形成される給電部を説明する
ための図である。
【図８】リードフレーム形成工程を説明するための図で
ある（金属膜形成工程）。
【図９】リードフレーム形成工程を説明するための図で
ある（レジスト剥離工程）。
【図１０】半導体装置の製造方法の一実施例を説明する
ための図である（素子搭載工程）。
【図１１】半導体装置の製造方法の一実施例を説明する
ための図である（スタッドバンプ形成工程）。
【図１２】半導体装置の製造方法の一実施例を説明する
ための図である（接続工程）。
【図１３】半導体装置の製造方法の一実施例を説明する
ための図である（封止工程）。
【図１４】封止工程が終了したリードフレームを示す断
面図である。
【図１５】封止工程が終了したリードフレームを示す平
面図及び側面図である。
【図１６】半導体装置の製造方法の一実施例を説明する
ための図である（テープ配設工程）。
【図１７】半導体装置の製造方法の一実施例を説明する
ための図である（分離工程）。
【図１８】封止工程が終了した半導体装置を示す平面図
及び側面図である。
【図１９】本発明の第２実施例である半導体装置を説明
するための図である。
【図２０】本発明の第３実施例である半導体装置を説明
するための図である。
【図２１】本発明の第４実施例である半導体装置を説明
するための図である。
【図２２】本発明の第５実施例である半導体装置を説明
するための図である。
【図２３】従来の半導体装置の一例を説明するための図
である。
【図２４】従来の半導体装置の一例を説明するための図
である。
【図２５】従来の半導体装置の一例を説明するための図
である。
【符号の説明】
１０Ａ〜１０Ｅ 半導体装置 １１ 半導体素子 １２ 樹脂パッケージ １３ 金属膜 １３Ａ 非接続金属膜 １４ 電極パッド １７ 樹脂突起 １８ ワイヤ ２０ リードフレーム ２１ 金属基材 ２２ 凹部 ２４ エッチングレジスト ２４ａ レジストパターン ２５ 給電部 ２６ 枠状部 ２７ 連結部 ２８ リードフレームユニット ４０，４２．４３ スタッドバンプ ４１ キャピラリ ４５ 延出部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 辻 和人 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 織茂 政一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 埜本 隆司 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 小野寺 正徳 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 該半導体素子を封止する樹脂パッケージと、 該樹脂パッケージの実装側面に突出形成された樹脂突起
    と、 該樹脂突起に配設された複数の金属膜と、 前記半導体素子上の電極パッドと前記金属膜とを電気的
    に接続するワイヤとを具備してなる半導体装置におい
    て、 前記金属膜の各々に、２つ以上のスタッドバンプを配設
    したことを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記ワイヤを前記スタッドバンプに接合したことを特徴
    とする半導体装置。
  3. 【請求項３】 半導体素子と、 該半導体素子を封止する樹脂パッケージと、 該樹脂パッケージの実装側面に突出形成された樹脂突起
    と、 該樹脂突起に配設された複数の金属膜と、 前記半導体素子上の電極パッドと前記金属膜とを電気的
    に接続するワイヤとを具備してなる半導体装置におい
    て、 前記金属膜に加え、前記半導体素子に対し絶縁された非
    接続金属膜を形成し、該非接続金属膜に単数または２つ
    以上のスタッドバンプを配設したことを特徴とする半導
    体装置。
  4. 【請求項４】 半導体素子と、 該半導体素子を封止する樹脂パッケージと、 該樹脂パッケージの実装側面に突出形成された樹脂突起
    と、 該樹脂突起に配設された複数の金属膜と、 前記半導体素子上の電極パッドと前記金属膜とを電気的
    に接続するワイヤとを具備しており、 前記ワイヤに前記金属膜との接合位置より樹脂パッケー
    ジ内に延出する延出部を形成したことを特徴とする半導
    体装置。
  5. 【請求項５】 複数の凹部内の各々に金属膜が形成され
    たリードフレームを形成するリードフレーム形成工程
    と、 前記リードフレームに半導体素子を搭載する素子搭載工
    程と、 前記半導体素子に形成された電極パッドと、前記金属膜
    に形成されたスタッドバンプとを電気的に接続する接続
    工程と、 前記リードフレーム上に、前記半導体素子を封止するよ
    う樹脂を形成し樹脂パッケージを形成する封止工程と、 前記リードフレームから前記樹脂パッケージを前記金属
    膜と共に分離する分離工程とを有する半導体装置の製造
    方法において、 前記リードフレーム形成工程の終了後で、かつ少なくと
    も前記接続工程を実施する前に、前記金属膜の各々に１
    つ以上のスタッドバンプを形成するスタッドバンプ形成
    工程を実施することを特徴とする半導体装置の製造方
    法。
JP16857897A 1997-06-25 1997-06-25 半導体装置及びその製造方法 Expired - Lifetime JP3181243B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16857897A JP3181243B2 (ja) 1997-06-25 1997-06-25 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16857897A JP3181243B2 (ja) 1997-06-25 1997-06-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1117054A true JPH1117054A (ja) 1999-01-22
JP3181243B2 JP3181243B2 (ja) 2001-07-03

Family

ID=15870657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16857897A Expired - Lifetime JP3181243B2 (ja) 1997-06-25 1997-06-25 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3181243B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429043B1 (en) 1999-05-07 2002-08-06 Nec Corporation Semiconductor circuitry device and method for manufacturing the same
KR100587031B1 (ko) * 1999-06-22 2006-06-07 주식회사 하이닉스반도체 웨이퍼 레벨 패키지
US7944043B1 (en) 2008-07-08 2011-05-17 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
JP2014060370A (ja) * 2012-09-19 2014-04-03 Dainippon Printing Co Ltd 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
CN104218017A (zh) * 2013-05-31 2014-12-17 瑞萨电子株式会社 半导体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429043B1 (en) 1999-05-07 2002-08-06 Nec Corporation Semiconductor circuitry device and method for manufacturing the same
KR100587031B1 (ko) * 1999-06-22 2006-06-07 주식회사 하이닉스반도체 웨이퍼 레벨 패키지
US7944043B1 (en) 2008-07-08 2011-05-17 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
JP2014060370A (ja) * 2012-09-19 2014-04-03 Dainippon Printing Co Ltd 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
CN104218017A (zh) * 2013-05-31 2014-12-17 瑞萨电子株式会社 半导体装置
EP2816590A3 (en) * 2013-05-31 2015-04-08 Renesas Electronics Corporation Semiconductor device with anchor means for the sealing resin
US9337134B2 (en) 2013-05-31 2016-05-10 Renesas Electronics Corporation Semiconductor device
US9583455B2 (en) 2013-05-31 2017-02-28 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
JP3181243B2 (ja) 2001-07-03

Similar Documents

Publication Publication Date Title
US6495909B2 (en) Low-pin-count chip package and manufacturing method thereof
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
JP3007833B2 (ja) 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP3189703B2 (ja) 半導体装置及びその製造方法
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
US9177837B2 (en) Fabrication method of semiconductor package having electrical connecting structures
JP2001024135A (ja) 半導体装置の製造方法
JPH1012773A (ja) 樹脂封止型半導体装置およびその製造方法
JP3137323B2 (ja) 半導体装置及びその製造方法
JPH09321173A (ja) 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JP3181243B2 (ja) 半導体装置及びその製造方法
US6246117B1 (en) Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings
JPH11163204A (ja) 半導体装置及びその実装構造
JPH11251505A (ja) 半導体装置及びその製造方法
JP3181229B2 (ja) 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法
JP2005158777A (ja) 半導体装置及びその製造方法
JP4353715B2 (ja) 半導体パッケージの製造方法
JP3077649B2 (ja) Ｔｃｐ用テープを用いた半導体装置
JPH07183425A (ja) 半導体装置とその製造方法
KR100356787B1 (ko) 반도체패키지제조방법
JP2882378B2 (ja) 半導体パッケージ及びリードフレーム
JP2000031321A (ja) 半導体装置の構造と製造方法
JPH02260445A (ja) Ｉｃパッケージ
JPH11340363A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 13

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term