JPH1116958A - 半導体装置およびその製造方法並びに半導体装置の製造装置 - Google Patents
半導体装置およびその製造方法並びに半導体装置の製造装置Info
- Publication number
- JPH1116958A JPH1116958A JP9163926A JP16392697A JPH1116958A JP H1116958 A JPH1116958 A JP H1116958A JP 9163926 A JP9163926 A JP 9163926A JP 16392697 A JP16392697 A JP 16392697A JP H1116958 A JPH1116958 A JP H1116958A
- Authority
- JP
- Japan
- Prior art keywords
- metal lead
- semiconductor device
- metal
- semiconductor element
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
- H01L2924/15724—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 汎用性があり、高い信頼性を有する安価で小
型な半導体装置と、これを製造するための製造装置およ
び製造方法を提供する。 【解決手段】 本発明における半導体装置は、半導体素
子１上の電極パッド１ａと外部との電気信号入力を、金
属リード２のみで行うことを特徴とする。金属リード２
の断面はほぼ円形であり、その直径は、電極パッド１ａ
の間隔や所望のパッケージサイズに応じて、５０〜１０
０ｕｍのものを用いる。金属リード２の主材料には、Ａ
ｕ、Ａｌの他にＡｇ、Ｃｕを用いることができる。金属
リード２としては、金属リード単体のみでなく、表面に
低融点ろう材を被覆したものや、金属リード２相互間お
よび金属リード２と半導体素子１間の絶縁性を高めるた
めに、金属リード表面に絶縁被覆材を施したものを用い
ても良い。
型な半導体装置と、これを製造するための製造装置およ
び製造方法を提供する。 【解決手段】 本発明における半導体装置は、半導体素
子１上の電極パッド１ａと外部との電気信号入力を、金
属リード２のみで行うことを特徴とする。金属リード２
の断面はほぼ円形であり、その直径は、電極パッド１ａ
の間隔や所望のパッケージサイズに応じて、５０〜１０
０ｕｍのものを用いる。金属リード２の主材料には、Ａ
ｕ、Ａｌの他にＡｇ、Ｃｕを用いることができる。金属
リード２としては、金属リード単体のみでなく、表面に
低融点ろう材を被覆したものや、金属リード２相互間お
よび金属リード２と半導体素子１間の絶縁性を高めるた
めに、金属リード表面に絶縁被覆材を施したものを用い
ても良い。
Description
【０００１】
【発明の属する技術分野】この発明は、ＱＦＰ（Quad F
lat Pack）に代表されるプラスチックパッケージ、特に
超小型の半導体装置およびその製造装置並びにその製造
方法に関する。
lat Pack）に代表されるプラスチックパッケージ、特に
超小型の半導体装置およびその製造装置並びにその製造
方法に関する。
【０００２】
【従来の技術】図２１〜図２５は、従来の代表的なパッ
ケージの構成を示す図である。図において、１は半導体
素子、３は封止材、２８はインナーリード、２９、３１
は電極パッド、３０、３６はリード、３２はＵＢＭ（Un
der Bump Metal）、３３、３５、３９はバンプ、３４は
配線基板、３７はダイボンディング部、３８は金属ベー
ス、Ａは半導体素子の幅、Ｂはパッケージの幅をそれぞ
れ示す。従来のリードフレームを用いるパッケージで
は、図２１に示すように、インナーリード２８の加工限
界から、半導体素子１の幅Ａに対してパッケージの幅Ｂ
が大きくなる。また、図２２は、ＴＡＢテープを用いた
パッケージであり、半導体素子１上の電極パッド２９の
配置に応じてリード３０のパターンが用意される。ま
た、図２３に示すように、めっきによりバンプ３３を形
成するパッケージでは、電極パッド３１上にＵＢＭ３２
を形成した後にバンプ３３を形成する必要がある。さら
に、図２４に示すように、バンプ３５を用いる接続形態
では、配線基板３４の熱膨張および収縮により、バンプ
３５に応力が発生しやすい。また、特開平３−９４４５
９号公報では、図２５に示すように、封止材３外部に形
成された金属ベース３８上に配置されたバンプ３９と半
導体素子１が、金属リード３６で接続されるパッケージ
構造が提案されている。
ケージの構成を示す図である。図において、１は半導体
素子、３は封止材、２８はインナーリード、２９、３１
は電極パッド、３０、３６はリード、３２はＵＢＭ（Un
der Bump Metal）、３３、３５、３９はバンプ、３４は
配線基板、３７はダイボンディング部、３８は金属ベー
ス、Ａは半導体素子の幅、Ｂはパッケージの幅をそれぞ
れ示す。従来のリードフレームを用いるパッケージで
は、図２１に示すように、インナーリード２８の加工限
界から、半導体素子１の幅Ａに対してパッケージの幅Ｂ
が大きくなる。また、図２２は、ＴＡＢテープを用いた
パッケージであり、半導体素子１上の電極パッド２９の
配置に応じてリード３０のパターンが用意される。ま
た、図２３に示すように、めっきによりバンプ３３を形
成するパッケージでは、電極パッド３１上にＵＢＭ３２
を形成した後にバンプ３３を形成する必要がある。さら
に、図２４に示すように、バンプ３５を用いる接続形態
では、配線基板３４の熱膨張および収縮により、バンプ
３５に応力が発生しやすい。また、特開平３−９４４５
９号公報では、図２５に示すように、封止材３外部に形
成された金属ベース３８上に配置されたバンプ３９と半
導体素子１が、金属リード３６で接続されるパッケージ
構造が提案されている。
【０００３】
【発明が解決しようとする課題】上記のように構成され
た従来のパッケージでは、以下のような問題点がある。
まず、図２１に示すリードフレームを用いるパッケージ
では、インナーリード２８の加工限界から、十分なパッ
ケージの小型化が望めない。また、ＴＡＢテープを用い
るパッケージにおいては、図２２（ａ）、（ｂ）に示す
ように半導体素子１の電極パッド２９の配置が異なる場
合、それぞれに対応するリード３０のパターンを用意す
る必要があり、汎用性に乏しい。また、図２３に示すめ
っきによりバンプ３３を形成する方法では、電極パッド
３１表面にＵＢＭ３２を形成する必要があり、一般に用
いられている半導体素子を用いることができない。さら
に、バンプを用いる接続形態では、図２４に示すように
バンプ３５に応力が発生しやすく、接続の安定性が低
く、信頼性に問題がある。また、特開平３−９４４５９
号公報で提案された図２５に示すパッケージにおいて
は、製造工程が従来に比べて複雑化しており、コスト低
減が困難であるという問題がある。
た従来のパッケージでは、以下のような問題点がある。
まず、図２１に示すリードフレームを用いるパッケージ
では、インナーリード２８の加工限界から、十分なパッ
ケージの小型化が望めない。また、ＴＡＢテープを用い
るパッケージにおいては、図２２（ａ）、（ｂ）に示す
ように半導体素子１の電極パッド２９の配置が異なる場
合、それぞれに対応するリード３０のパターンを用意す
る必要があり、汎用性に乏しい。また、図２３に示すめ
っきによりバンプ３３を形成する方法では、電極パッド
３１表面にＵＢＭ３２を形成する必要があり、一般に用
いられている半導体素子を用いることができない。さら
に、バンプを用いる接続形態では、図２４に示すように
バンプ３５に応力が発生しやすく、接続の安定性が低
く、信頼性に問題がある。また、特開平３−９４４５９
号公報で提案された図２５に示すパッケージにおいて
は、製造工程が従来に比べて複雑化しており、コスト低
減が困難であるという問題がある。
【０００４】本発明は、上記のような問題点を解消する
ためになされたもので、汎用性があり、高い信頼性を有
する安価で小型な半導体装置と、これを製造するための
製造装置および製造方法を提供するものである。
ためになされたもので、汎用性があり、高い信頼性を有
する安価で小型な半導体装置と、これを製造するための
製造装置および製造方法を提供するものである。
【０００５】
【課題を解決するための手段】この発明に係わる半導体
装置は、電極パッドを有する半導体素子と、電極パッド
に一端を接続された金属リードと、半導体素子、電極パ
ッドおよび金属リードの一部を覆う封止材を備え、金属
リードにて外部との電気的接続を行うものである。ま
た、金属リードは、その断面がほぼ円形であるものとす
る。また、金属リードは、高伝導率の金属芯線を低融点
ろう材で被覆したものである。さらに、金属リードは、
その最外層面が絶縁被覆材で被覆されているものであ
る。また、金属リードの一部を、金属リードの直径より
も大なる厚みの絶縁材で覆うものである。また、金属リ
ードは、封止材の側面に沿って配置され、その一部が封
止材に埋め込まれ固定されているものである。さらに、
金属リードは、その先端に金属バンプを有し、金属バン
プが封止材から外部に露出しているものである。
装置は、電極パッドを有する半導体素子と、電極パッド
に一端を接続された金属リードと、半導体素子、電極パ
ッドおよび金属リードの一部を覆う封止材を備え、金属
リードにて外部との電気的接続を行うものである。ま
た、金属リードは、その断面がほぼ円形であるものとす
る。また、金属リードは、高伝導率の金属芯線を低融点
ろう材で被覆したものである。さらに、金属リードは、
その最外層面が絶縁被覆材で被覆されているものであ
る。また、金属リードの一部を、金属リードの直径より
も大なる厚みの絶縁材で覆うものである。また、金属リ
ードは、封止材の側面に沿って配置され、その一部が封
止材に埋め込まれ固定されているものである。さらに、
金属リードは、その先端に金属バンプを有し、金属バン
プが封止材から外部に露出しているものである。
【０００６】また、電極パッドを有する半導体素子と、
電極パッドに一端を接続された金属リードと、半導体素
子、電極パッドおよび金属リードの一部を覆い、その側
面に沿って金属リードが配置された封止材と、半導体素
子をはめ込み固定する穴を有する配線基板と、配線基板
の穴の側面に配線基板面に対して垂直に配置され、金属
リードと接続される端子部を備えたものである。また、
配線基板は、低熱膨張率かつ高弾性率の材料よりなる保
持部材にて金属リードと端子部との接続を保持している
ものである。さらに、保持部材は、配線基板および半導
体素子上に広く接続されているものである。
電極パッドに一端を接続された金属リードと、半導体素
子、電極パッドおよび金属リードの一部を覆い、その側
面に沿って金属リードが配置された封止材と、半導体素
子をはめ込み固定する穴を有する配線基板と、配線基板
の穴の側面に配線基板面に対して垂直に配置され、金属
リードと接続される端子部を備えたものである。また、
配線基板は、低熱膨張率かつ高弾性率の材料よりなる保
持部材にて金属リードと端子部との接続を保持している
ものである。さらに、保持部材は、配線基板および半導
体素子上に広く接続されているものである。
【０００７】この発明に係わる半導体装置の製造方法
は、高伝導率の金属芯線を低融点ろう材で被覆され、さ
らに最表面を絶縁被覆材で被覆されている金属リードの
一端に、低融点ろう材および金属芯線にダメージを与え
ない波長域のレーザを照射して絶縁被覆材を除去する工
程と、金属リードの他の一端を保持するろう付け可能部
を有するチップキャリアに電極パッドを有する半導体素
子を搭載し、金属リードの絶縁被覆材が除去された一端
と電極パッドをワイヤボンド装置にて接合する工程を含
んで製造するようにしたものである。また、金属リード
を切断するための突起を有するチップキャリアを用い、
このチップキャリアに半導体素子を搭載した状態で、一
端が半導体素子の電極パッドに、他端がチップキャリア
のろう付け可能部に接続された金属リードを、突起とワ
イヤボンド装置に備えられた切断工具を用いて切断する
工程を含んで製造するようにしたものである。さらに、
互いに分離可能な半導体搭載部とろう付け可能部を有す
るチップキャリアを用い、チップキャリアを使用後、ろ
う付け可能部のみを加熱し、残存した金属リードの除去
およびろう付け可能部の平坦化を行い、さらにプラズマ
による清浄化を行う工程を含んで製造するようにしたも
のである。
は、高伝導率の金属芯線を低融点ろう材で被覆され、さ
らに最表面を絶縁被覆材で被覆されている金属リードの
一端に、低融点ろう材および金属芯線にダメージを与え
ない波長域のレーザを照射して絶縁被覆材を除去する工
程と、金属リードの他の一端を保持するろう付け可能部
を有するチップキャリアに電極パッドを有する半導体素
子を搭載し、金属リードの絶縁被覆材が除去された一端
と電極パッドをワイヤボンド装置にて接合する工程を含
んで製造するようにしたものである。また、金属リード
を切断するための突起を有するチップキャリアを用い、
このチップキャリアに半導体素子を搭載した状態で、一
端が半導体素子の電極パッドに、他端がチップキャリア
のろう付け可能部に接続された金属リードを、突起とワ
イヤボンド装置に備えられた切断工具を用いて切断する
工程を含んで製造するようにしたものである。さらに、
互いに分離可能な半導体搭載部とろう付け可能部を有す
るチップキャリアを用い、チップキャリアを使用後、ろ
う付け可能部のみを加熱し、残存した金属リードの除去
およびろう付け可能部の平坦化を行い、さらにプラズマ
による清浄化を行う工程を含んで製造するようにしたも
のである。
【０００８】また、半導体素子上の電極パッドに金属リ
ードを接続し、半導体素子、電極パッドおよび金属リー
ドの一部を熱可塑性の樹脂である封止材にて封止する工
程と、封止材外部にある金属リードを、金属リード曲げ
加工金型にて封止材の側面に沿うように成形する工程
と、金属リードの一部を、加熱可能な金型にて封止材中
に埋め込み固定する工程を含んで製造するようにしたも
のである。また、半導体装置を実装する穴を有する配線
基板を加熱し、穴を拡大する工程と、半導体装置を穴に
挿入し、穴の側面に配置された端子と半導体装置の側面
に配置された金属リードを接合する工程と、半導体装置
実装後の配線基板を冷却し、穴を収縮させる工程を含ん
で製造するようにしたものである。さらに、半導体素子
の電極パッドに接合された金属リードの先端に金属球を
形成し、半導体素子、電極パッドおよび金属リードを封
止材で覆う工程と、封止材をレーザにて除去し金属リー
ド先端の金属球を露出させ、金属球表面を清浄化する工
程と、レベリングツールを用いて金属球の高さをそろえ
る工程を含んで製造するようにしたものである。
ードを接続し、半導体素子、電極パッドおよび金属リー
ドの一部を熱可塑性の樹脂である封止材にて封止する工
程と、封止材外部にある金属リードを、金属リード曲げ
加工金型にて封止材の側面に沿うように成形する工程
と、金属リードの一部を、加熱可能な金型にて封止材中
に埋め込み固定する工程を含んで製造するようにしたも
のである。また、半導体装置を実装する穴を有する配線
基板を加熱し、穴を拡大する工程と、半導体装置を穴に
挿入し、穴の側面に配置された端子と半導体装置の側面
に配置された金属リードを接合する工程と、半導体装置
実装後の配線基板を冷却し、穴を収縮させる工程を含ん
で製造するようにしたものである。さらに、半導体素子
の電極パッドに接合された金属リードの先端に金属球を
形成し、半導体素子、電極パッドおよび金属リードを封
止材で覆う工程と、封止材をレーザにて除去し金属リー
ド先端の金属球を露出させ、金属球表面を清浄化する工
程と、レベリングツールを用いて金属球の高さをそろえ
る工程を含んで製造するようにしたものである。
【０００９】この発明に係わる半導体装置の製造装置
は、配線基板に設けられた穴に半導体装置を挿入し、穴
の側面に配置された端子と半導体素子の側面に配置され
た金属リードを接合する装置であって、半導体装置を保
持し、加熱、加圧、超音波印加機構を有するボンディン
グヘッドと、配線基板を搭載してボンディングヘッドと
の位置決めを行い、配線基板の穴を拡大させるための加
熱機構を有するステージを備えたものである。また、半
導体素子を搭載するステージと、半導体素子の電極パッ
ドに金属リードを接合するボンディングツールと、金属
リードを切断し、少なくとも半導体素子側の切断端に金
属球を形成するレーザを備えたものである。
は、配線基板に設けられた穴に半導体装置を挿入し、穴
の側面に配置された端子と半導体素子の側面に配置され
た金属リードを接合する装置であって、半導体装置を保
持し、加熱、加圧、超音波印加機構を有するボンディン
グヘッドと、配線基板を搭載してボンディングヘッドと
の位置決めを行い、配線基板の穴を拡大させるための加
熱機構を有するステージを備えたものである。また、半
導体素子を搭載するステージと、半導体素子の電極パッ
ドに金属リードを接合するボンディングツールと、金属
リードを切断し、少なくとも半導体素子側の切断端に金
属球を形成するレーザを備えたものである。
【００１０】
実施の形態１．図１は、本発明の実施の形態１における
半導体装置の構成を示す断面図である。図において、１
は一般に用いられる半導体素子、１ａは半導体素子１上
に形成された電極パッド、２は金属リード、３は封止材
をそれぞれ示す。本実施の形態による半導体装置は、従
来用いられてきたリードフレームやＴＡＢテープを用い
ることなく、半導体素子１上の電極パッド１ａと外部と
の電気信号入力を、金属リード２のみで行うことを特徴
とするものである。
半導体装置の構成を示す断面図である。図において、１
は一般に用いられる半導体素子、１ａは半導体素子１上
に形成された電極パッド、２は金属リード、３は封止材
をそれぞれ示す。本実施の形態による半導体装置は、従
来用いられてきたリードフレームやＴＡＢテープを用い
ることなく、半導体素子１上の電極パッド１ａと外部と
の電気信号入力を、金属リード２のみで行うことを特徴
とするものである。
【００１１】以下に、本発明の実施の形態１による半導
体装置の構成および製造方法について説明する。金属リ
ード２の断面はほぼ円形であり、その直径は、電極パッ
ド１ａの間隔や所望のパッケージサイズに応じて、５０
〜１００ｕｍのものを用いることができる。接続方法と
しては、ワイヤのままで接合するウェッジボンド技術
や、ワイヤ先端にボールを形成するボールボンド技術等
のワイヤボンド技術を用いる。金属リード２の主材料に
は、Ａｕ、Ａｌの他にＡｇ、Ｃｕを用いることができ
る。さらに、半導体素子１を樹脂材料等の封止材３を用
いて封止し、図１に示す半導体装置を製造することがで
きる。金属リード２としては、金属リード単体のみでな
く、図２すように表面に低融点ろう材２ａを被覆した金
属リード２を用いても良い。この場合の金属リード２の
接合方法としては、上述のワイヤボンド技術以外に、金
属の溶融現象を利用するマイクロソルダリング技術を用
いることができる。さらに、金属リード２相互間および
金属リード２と半導体素子１間の絶縁性を高めるため
に、図３に示すような絶縁被覆材２ｂを最外層面に施し
た金属リード２を用いても良い。この場合、絶縁被覆材
２ｂを除去するために、レーザを搭載したワイヤボンド
装置を用いる。レーザの波長は絶縁被覆材２ｂを除去で
き、かつ、低融点ろう材２ａおよび金属リード２に影響
を及ぼさない範囲から選択する。この波長域のレーザを
用いて、図４に示すように、電極パッド１ａへの接合前
に絶縁被覆材２ｂの除去を行うことにより、電極パッド
１ａと金属リード２の接合の安定化が図られ、信頼性が
向上する。
体装置の構成および製造方法について説明する。金属リ
ード２の断面はほぼ円形であり、その直径は、電極パッ
ド１ａの間隔や所望のパッケージサイズに応じて、５０
〜１００ｕｍのものを用いることができる。接続方法と
しては、ワイヤのままで接合するウェッジボンド技術
や、ワイヤ先端にボールを形成するボールボンド技術等
のワイヤボンド技術を用いる。金属リード２の主材料に
は、Ａｕ、Ａｌの他にＡｇ、Ｃｕを用いることができ
る。さらに、半導体素子１を樹脂材料等の封止材３を用
いて封止し、図１に示す半導体装置を製造することがで
きる。金属リード２としては、金属リード単体のみでな
く、図２すように表面に低融点ろう材２ａを被覆した金
属リード２を用いても良い。この場合の金属リード２の
接合方法としては、上述のワイヤボンド技術以外に、金
属の溶融現象を利用するマイクロソルダリング技術を用
いることができる。さらに、金属リード２相互間および
金属リード２と半導体素子１間の絶縁性を高めるため
に、図３に示すような絶縁被覆材２ｂを最外層面に施し
た金属リード２を用いても良い。この場合、絶縁被覆材
２ｂを除去するために、レーザを搭載したワイヤボンド
装置を用いる。レーザの波長は絶縁被覆材２ｂを除去で
き、かつ、低融点ろう材２ａおよび金属リード２に影響
を及ぼさない範囲から選択する。この波長域のレーザを
用いて、図４に示すように、電極パッド１ａへの接合前
に絶縁被覆材２ｂの除去を行うことにより、電極パッド
１ａと金属リード２の接合の安定化が図られ、信頼性が
向上する。
【００１２】電極パッド１ａへ金属リード２を接続する
工程では、図５に示すチップキャリア４を用いる。チッ
プキャリア４は、一個以上の半導体素子１を搭載するこ
とができる。また、チップキャリア４は、ろう付け可能
部４ａを有し、金属リード２の一端を接続、保持するこ
とができ、ワイヤボンド装置が有する高度な位置決め精
度で金属リード２を成形できる。さらに、チップキャリ
ア４に、図６に示すような突起４ｂを設けることによ
り、金属リード２をワイヤボンド装置に備えられた切断
工具５を用いて切断する工程を容易に実現できる。ま
た、チップキャリア４は、図７に示すように、半導体素
子１を保持するメインキャリア４ｃと、ろう付け可能部
を有するサブキャリア４ｄに分離できるように構成して
も良い。この場合、サブキャリア４ｄのみをチップキャ
リア清浄化装置に投入し、図８に示すように、ろう付け
可能部４ａに残存する金属リード２を除去し、さらにろ
う付け可能部４ａ表面の平坦化、清浄化を行うことがで
きる。金属リード２の除去には、ヒーター６による接触
および雰囲気加熱により、金属リード２をろう付け可能
部４ａから溶解、離脱させる技術を用いる。この時同時
に、ろう付け可能部４ａ表面の平坦化を行うことができ
る。また、ろう付け可能部４ａの表面の清浄化には、プ
ラズマ７を用いることができる。
工程では、図５に示すチップキャリア４を用いる。チッ
プキャリア４は、一個以上の半導体素子１を搭載するこ
とができる。また、チップキャリア４は、ろう付け可能
部４ａを有し、金属リード２の一端を接続、保持するこ
とができ、ワイヤボンド装置が有する高度な位置決め精
度で金属リード２を成形できる。さらに、チップキャリ
ア４に、図６に示すような突起４ｂを設けることによ
り、金属リード２をワイヤボンド装置に備えられた切断
工具５を用いて切断する工程を容易に実現できる。ま
た、チップキャリア４は、図７に示すように、半導体素
子１を保持するメインキャリア４ｃと、ろう付け可能部
を有するサブキャリア４ｄに分離できるように構成して
も良い。この場合、サブキャリア４ｄのみをチップキャ
リア清浄化装置に投入し、図８に示すように、ろう付け
可能部４ａに残存する金属リード２を除去し、さらにろ
う付け可能部４ａ表面の平坦化、清浄化を行うことがで
きる。金属リード２の除去には、ヒーター６による接触
および雰囲気加熱により、金属リード２をろう付け可能
部４ａから溶解、離脱させる技術を用いる。この時同時
に、ろう付け可能部４ａ表面の平坦化を行うことができ
る。また、ろう付け可能部４ａの表面の清浄化には、プ
ラズマ７を用いることができる。
【００１３】また、本実施の形態における半導体装置
は、図９に示すように絶縁材８を有する形態をとること
もできる。このとき、絶縁材８の厚みは、金属リード２
の直径よりも大きくすることが望ましい。絶縁材８によ
り、金属リード２相互間の絶縁性が高まり、信頼性が向
上する。絶縁材８を有する半導体装置の製造工程を図１
０に示す。まず、金属リード２を接続した半導体素子１
を圧着ステージ１０に搭載し（図１０（ａ））、上部か
ら絶縁材８を保持した圧着ツール９を下降させ、圧着ス
テージ１０と圧着ツール９の間に金属リード２と絶縁材
８を挟み込むようにして加熱、加圧を行い（図１０
（ｂ））、金属リード２を絶縁材８で包み込むことがで
きる。絶縁材８としては、加熱により容易に軟化する熱
可塑性の樹脂を用いることができる。その形態として
は、予めシート状に加工したものを用いることができ
る。また、液状の樹脂を用いることもでき、別途供給装
置（図示せず）により供給するか、もしくは圧着ツール
９から供給する。なお、本例では、半導体素子１が電極
パッド１ａを上部に有する場合の製造工程について示し
たが、下部または側面に有する場合についても同様の方
法で実施可能である。この後、絶縁材部分をクランプす
ることにより容易に封止工程を行うことができ、従来の
リードフレームタイプのパッケージと同様に、従来装置
（図示せず）を用いることができる。また、リード加工
工程は、予め金属リード２が切断されており、余分な支
持部材がないため、従来よりも簡略化することができ
る。
は、図９に示すように絶縁材８を有する形態をとること
もできる。このとき、絶縁材８の厚みは、金属リード２
の直径よりも大きくすることが望ましい。絶縁材８によ
り、金属リード２相互間の絶縁性が高まり、信頼性が向
上する。絶縁材８を有する半導体装置の製造工程を図１
０に示す。まず、金属リード２を接続した半導体素子１
を圧着ステージ１０に搭載し（図１０（ａ））、上部か
ら絶縁材８を保持した圧着ツール９を下降させ、圧着ス
テージ１０と圧着ツール９の間に金属リード２と絶縁材
８を挟み込むようにして加熱、加圧を行い（図１０
（ｂ））、金属リード２を絶縁材８で包み込むことがで
きる。絶縁材８としては、加熱により容易に軟化する熱
可塑性の樹脂を用いることができる。その形態として
は、予めシート状に加工したものを用いることができ
る。また、液状の樹脂を用いることもでき、別途供給装
置（図示せず）により供給するか、もしくは圧着ツール
９から供給する。なお、本例では、半導体素子１が電極
パッド１ａを上部に有する場合の製造工程について示し
たが、下部または側面に有する場合についても同様の方
法で実施可能である。この後、絶縁材部分をクランプす
ることにより容易に封止工程を行うことができ、従来の
リードフレームタイプのパッケージと同様に、従来装置
（図示せず）を用いることができる。また、リード加工
工程は、予め金属リード２が切断されており、余分な支
持部材がないため、従来よりも簡略化することができ
る。
【００１４】以上のように、本実施の形態によれば、半
導体素子１上の電極パッド１ａと外部との電気信号入力
を、金属リード２のみで行うようにしたので、汎用性が
高く、超小型な半導体装置を提供することが可能であ
る。また、従来の製造装置を用いることができ、さらに
簡略化される工程もあるため、製造コストが抑えられ、
安価に製造することができる。
導体素子１上の電極パッド１ａと外部との電気信号入力
を、金属リード２のみで行うようにしたので、汎用性が
高く、超小型な半導体装置を提供することが可能であ
る。また、従来の製造装置を用いることができ、さらに
簡略化される工程もあるため、製造コストが抑えられ、
安価に製造することができる。
【００１５】実施の形態２．図１１は、本発明の実施の
形態２における半導体装置の構成を示す断面図である。
図中、同一、相当部分には同一符号を付し、説明を省略
する。本実施の形態による半導体装置は、金属リード２
が封止材３の側面に沿って配置され、金属リード２の一
部が封止材中に埋め込まれ、固定されていることを特徴
とする。以下に、図１２を用いて製造工程を説明する。
上記実施の形態１と同様に、電極パッド１ａに絶縁材８
を有する金属リード２が接続された半導体素子１を、熱
可塑性の樹脂である封止材３にて封止する（図１２
（ａ）、（ｂ））。これをステージ１２に搭載し、第１
金型１１および第２金型１３により金属リード２をおお
よそ封止材３の外形に沿うように成形する（図１２
（ｃ）、（ｄ））。その後、加熱、加圧金型１４を用い
て金属リード２を封止材３中に埋め込み固定する（図１
２（ｅ））。以上の工程により、図１１に示す半導体装
置が製造できる。
形態２における半導体装置の構成を示す断面図である。
図中、同一、相当部分には同一符号を付し、説明を省略
する。本実施の形態による半導体装置は、金属リード２
が封止材３の側面に沿って配置され、金属リード２の一
部が封止材中に埋め込まれ、固定されていることを特徴
とする。以下に、図１２を用いて製造工程を説明する。
上記実施の形態１と同様に、電極パッド１ａに絶縁材８
を有する金属リード２が接続された半導体素子１を、熱
可塑性の樹脂である封止材３にて封止する（図１２
（ａ）、（ｂ））。これをステージ１２に搭載し、第１
金型１１および第２金型１３により金属リード２をおお
よそ封止材３の外形に沿うように成形する（図１２
（ｃ）、（ｄ））。その後、加熱、加圧金型１４を用い
て金属リード２を封止材３中に埋め込み固定する（図１
２（ｅ））。以上の工程により、図１１に示す半導体装
置が製造できる。
【００１６】本実施の形態による半導体装置は、通常の
配線基板上に表面実装することも可能であるが、図１３
に示す配線基板１５を用いることにより、さらに薄型の
製品となる。図１３（ａ）は、配線基板１５の平面図、
図１３（ｂ）は、そのＡ−Ｂ断面図である。配線基板１
５は、半導体装置を実装するための穴である半導体装置
実装部１５ａを有し、その側面に配線基板１５面と垂直
に配置された端子部である配線１５ｂを有する。本実施
の形態による半導体装置は、図１４に示す実装装置を用
いて、配線基板１５に実装することができる。本実装装
置は、加熱、加圧、超音波振動印加が可能な半導体装置
実装ヘッド１６を搭載していることが望ましい。半導体
装置実装ヘッド１６は、半導体装置保持部１６ａ、超音
波ホーン１６ｂ、超音波振動子１６ｃ、ヒーター１６
ｄ、加圧機構１７からなり、外部にヒーター１６ｄ用の
電源１９および真空吸着用の真空発生装置２０を具備す
る。また、配線基板１５を保持するステージ１８側にも
ヒーター１８ａを具備し、外部にヒーター１８ａ用の電
源１９と基板保持用の真空発生装置２０を具備する。図
１４では、半導体装置実装ヘッド１６とステージ１８が
電源１９および真空発生装置２０を共有している例を示
したが、別個に用意しても良い。
配線基板上に表面実装することも可能であるが、図１３
に示す配線基板１５を用いることにより、さらに薄型の
製品となる。図１３（ａ）は、配線基板１５の平面図、
図１３（ｂ）は、そのＡ−Ｂ断面図である。配線基板１
５は、半導体装置を実装するための穴である半導体装置
実装部１５ａを有し、その側面に配線基板１５面と垂直
に配置された端子部である配線１５ｂを有する。本実施
の形態による半導体装置は、図１４に示す実装装置を用
いて、配線基板１５に実装することができる。本実装装
置は、加熱、加圧、超音波振動印加が可能な半導体装置
実装ヘッド１６を搭載していることが望ましい。半導体
装置実装ヘッド１６は、半導体装置保持部１６ａ、超音
波ホーン１６ｂ、超音波振動子１６ｃ、ヒーター１６
ｄ、加圧機構１７からなり、外部にヒーター１６ｄ用の
電源１９および真空吸着用の真空発生装置２０を具備す
る。また、配線基板１５を保持するステージ１８側にも
ヒーター１８ａを具備し、外部にヒーター１８ａ用の電
源１９と基板保持用の真空発生装置２０を具備する。図
１４では、半導体装置実装ヘッド１６とステージ１８が
電源１９および真空発生装置２０を共有している例を示
したが、別個に用意しても良い。
【００１７】この半導体装置実装ヘッド１６を用いるこ
とにより、半導体装置を容易に配線基板１５の半導体装
置実装部１５ａに挿入でき、また、配線１５ｂと金属リ
ード２の接触、接続を行うことができる。この時、半導
体装置の実装中には配線基板１５を十分に加熱すること
により半導体装置実装部１５ａを拡大しておき（図１５
（ａ））、実装後に冷却することにより半導体装置実装
部１５ａが収縮し、配線１５ｂと金属リード２の電気的
接続が保たれる。このようにして、図１５（ｂ）に示す
ようなきわめて薄型の製品ができる。この時、図１６に
示すように、半導体装置実装部１５ａの膨張による配線
１５ｂと金属リード２の接続部の劣化を防止するため
に、低熱膨張率かつ高弾性率の材料よりなる保持部材２
１を配線基板１５に接続してもよい。接続層２２には、
接着剤を用いるか、または機械的な固定でもよい。さら
に、半導体装置からの発熱を外部に放散する効率を高め
るために、図１７に示すように、保持部材２１を配線基
板１５および半導体素子１上に広く接続してもよい。保
持部材２１の材料としては、例えばＭｏ等を主材料とす
ることが望ましい。さらに、熱伝導率を高めるために、
Ｃｕ等の熱伝導率の高い材料と積層してもよく、また、
Ｃｕ等が分散された材料を用いてもよい。
とにより、半導体装置を容易に配線基板１５の半導体装
置実装部１５ａに挿入でき、また、配線１５ｂと金属リ
ード２の接触、接続を行うことができる。この時、半導
体装置の実装中には配線基板１５を十分に加熱すること
により半導体装置実装部１５ａを拡大しておき（図１５
（ａ））、実装後に冷却することにより半導体装置実装
部１５ａが収縮し、配線１５ｂと金属リード２の電気的
接続が保たれる。このようにして、図１５（ｂ）に示す
ようなきわめて薄型の製品ができる。この時、図１６に
示すように、半導体装置実装部１５ａの膨張による配線
１５ｂと金属リード２の接続部の劣化を防止するため
に、低熱膨張率かつ高弾性率の材料よりなる保持部材２
１を配線基板１５に接続してもよい。接続層２２には、
接着剤を用いるか、または機械的な固定でもよい。さら
に、半導体装置からの発熱を外部に放散する効率を高め
るために、図１７に示すように、保持部材２１を配線基
板１５および半導体素子１上に広く接続してもよい。保
持部材２１の材料としては、例えばＭｏ等を主材料とす
ることが望ましい。さらに、熱伝導率を高めるために、
Ｃｕ等の熱伝導率の高い材料と積層してもよく、また、
Ｃｕ等が分散された材料を用いてもよい。
【００１８】実施の形態３．図１８は、本発明の実施の
形態３における半導体装置の構成を示す断面図である。
図中、同一、相当部分には同一符号を付し、説明を省略
する。本実施の形態による半導体装置は、金属リード２
を半導体素子１の電極パッド１ａが配置されている面か
ら垂直に封止材３を通して外部に出し、金属リード２の
外部端に金属バンプ２ｃを形成したことを特徴とする。
形態３における半導体装置の構成を示す断面図である。
図中、同一、相当部分には同一符号を付し、説明を省略
する。本実施の形態による半導体装置は、金属リード２
を半導体素子１の電極パッド１ａが配置されている面か
ら垂直に封止材３を通して外部に出し、金属リード２の
外部端に金属バンプ２ｃを形成したことを特徴とする。
【００１９】図１９、図２０は、本実施の形態の半導体
装置の製造方法を示す図であり、図において２３は後に
金属バンプ２ｃとなる金属球、２４は通常のボンディン
グツール、２５はボンディングステージ、２６はレベリ
ングツール、２７はレベリングステージである。まず、
図１９に示すように、ボンディングツール２４を用いて
ワイヤボンドを行う工程において、金属リード２の切断
時にレーザを用い、所望の高さで金属リード２を切断す
るとともに、少なくとも金属リード２の半導体素子１側
の切断端に金属球２３を形成できるワイヤボンド装置を
用いる。この工程の後に、封止材３で全体を包み、図２
０に示す用にレーザにて表面の封止材３を除去して金属
球２３を露出させると同時に金属球２３表面を清浄化す
る（図２０（ａ）、（ｂ））。続いて、レベリングステ
ージ２７上でレベリングツール２６を用いて金属球２３
の高さをそろえ（図２０（ｃ））、これを金属バンプ２
ｃとする（図２０（ｄ））。以上の方法により、超小型
で金属バンプ２ｃが面配置となる半導体装置を容易に得
ることができる。
装置の製造方法を示す図であり、図において２３は後に
金属バンプ２ｃとなる金属球、２４は通常のボンディン
グツール、２５はボンディングステージ、２６はレベリ
ングツール、２７はレベリングステージである。まず、
図１９に示すように、ボンディングツール２４を用いて
ワイヤボンドを行う工程において、金属リード２の切断
時にレーザを用い、所望の高さで金属リード２を切断す
るとともに、少なくとも金属リード２の半導体素子１側
の切断端に金属球２３を形成できるワイヤボンド装置を
用いる。この工程の後に、封止材３で全体を包み、図２
０に示す用にレーザにて表面の封止材３を除去して金属
球２３を露出させると同時に金属球２３表面を清浄化す
る（図２０（ａ）、（ｂ））。続いて、レベリングステ
ージ２７上でレベリングツール２６を用いて金属球２３
の高さをそろえ（図２０（ｃ））、これを金属バンプ２
ｃとする（図２０（ｄ））。以上の方法により、超小型
で金属バンプ２ｃが面配置となる半導体装置を容易に得
ることができる。
【００２０】
【発明の効果】以上のように、この発明によれば、半導
体素子の電極パッドと外部との電気信号入力を、金属リ
ードのみで行うようにしたので、汎用性が高く、超小型
な半導体装置を安価に提供することが可能である。
体素子の電極パッドと外部との電気信号入力を、金属リ
ードのみで行うようにしたので、汎用性が高く、超小型
な半導体装置を安価に提供することが可能である。
【図１】 この発明の実施の形態１である半導体装置を
示す断面図である。
示す断面図である。
【図２】 この発明の実施の形態１である半導体装置の
金属リードを示す断面図である。
金属リードを示す断面図である。
【図３】 この発明の実施の形態１である半導体装置の
金属リードを示す断面図である。
金属リードを示す断面図である。
【図４】 この発明の実施の形態１である半導体装置の
金属リード表面の絶縁被覆膜除去工程を示す断面図であ
る。
金属リード表面の絶縁被覆膜除去工程を示す断面図であ
る。
【図５】 この発明の実施の形態１である半導体装置の
製造に用いるチップキャリアを示す断面図である。
製造に用いるチップキャリアを示す断面図である。
【図６】 この発明の実施の形態１である半導体装置の
製造に用いるチップキャリアを示す断面図である。
製造に用いるチップキャリアを示す断面図である。
【図７】 この発明の実施の形態１である半導体装置の
製造に用いるチップキャリアを示す断面図である。
製造に用いるチップキャリアを示す断面図である。
【図８】 この発明の実施の形態１である半導体装置の
製造に用いるチップキャリアの清浄化方法を示す断面図
である。
製造に用いるチップキャリアの清浄化方法を示す断面図
である。
【図９】 この発明の実施の形態１である半導体装置を
示す断面図である。
示す断面図である。
【図１０】 この発明の実施の形態１である半導体装置
の製造方法を示す断面図である。
の製造方法を示す断面図である。
【図１１】 この発明の実施の形態２である半導体装置
を示す断面図である。
を示す断面図である。
【図１２】 この発明の実施の形態２である半導体装置
の製造方法を示す断面図である。
の製造方法を示す断面図である。
【図１３】 この発明の実施の形態２である半導体装置
を実装する配線基板を示す平面図および断面図である。
を実装する配線基板を示す平面図および断面図である。
【図１４】 この発明の実施の形態２である半導体装置
を実装するための実装装置を示す図である。
を実装するための実装装置を示す図である。
【図１５】 この発明の実施の形態２である半導体装置
の実装工程を説明するための図である。
の実装工程を説明するための図である。
【図１６】 この発明の実施の形態２である、配線基板
に実装後の半導体装置を示す断面図である。
に実装後の半導体装置を示す断面図である。
【図１７】 この発明の実施の形態２である、配線基板
に実装後の半導体装置を示す断面図である。
に実装後の半導体装置を示す断面図である。
【図１８】 この発明の実施の形態３である半導体装置
を示す断面図である。
を示す断面図である。
【図１９】 この発明の実施の形態３である半導体装置
の製造装置を示す断面図である。
の製造装置を示す断面図である。
【図２０】 この発明の実施の形態３である半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図２１】 従来のリードフレームを用いた半導体装置
を示す平面図である。
を示す平面図である。
【図２２】 従来のＴＡＢテープを用いた半導体装置を
示す平面図である。
示す平面図である。
【図２３】 従来の半導体装置の電極パッドを示す断面
図である。
図である。
【図２４】 従来の半導体装置を示す断面図である。
【図２５】 従来の半導体装置を示す断面図である。
１ 半導体素子、１ａ 電極パッド、２ 金属リード、
２ａ 低融点ろう材、２ｂ 絶縁被覆材、２ｃ 金属バ
ンプ、３ 封止材、４ チップキャリア、４ａ ろう付
け可能部、４ｂ 突起、４ｃ メインキャリア、４ｄ
サブキャリア、５ 切断工具、６ ヒーター、７ プラ
ズマ、８ 絶縁材、９ 圧着ツール、１０ 圧着ステー
ジ、１１ 第１金型、１２ ステージ、１３ 第２金
型、１４ 加熱、加圧金型、１５ 配線基板、１５ａ
半導体装置実装部、１５ｂ 配線、１６ 半導体装置実
装ヘッド、１６ａ 半導体装置保持部、１６ｂ 超音波
ホーン、１６ｃ 超音波振動子、１６ｄ ヒーター、１
７ 加圧機構、１８ ステージ、１８ａ ヒーター、１
９ 電源、２０ 真空発生装置、２１ 保持部材、２２
接続層、２３ 金属球、２４ ボンディングツール、
２５ ボンディングステージ、２６ レベリングツー
ル、２７ レベリングステージ、２８ インナーリー
ド、２９、３１ 電極パッド、３０、３６ リード、３
２ ＵＢＭ、３３、３５、３９ バンプ、３８ 金属ベ
ース。
２ａ 低融点ろう材、２ｂ 絶縁被覆材、２ｃ 金属バ
ンプ、３ 封止材、４ チップキャリア、４ａ ろう付
け可能部、４ｂ 突起、４ｃ メインキャリア、４ｄ
サブキャリア、５ 切断工具、６ ヒーター、７ プラ
ズマ、８ 絶縁材、９ 圧着ツール、１０ 圧着ステー
ジ、１１ 第１金型、１２ ステージ、１３ 第２金
型、１４ 加熱、加圧金型、１５ 配線基板、１５ａ
半導体装置実装部、１５ｂ 配線、１６ 半導体装置実
装ヘッド、１６ａ 半導体装置保持部、１６ｂ 超音波
ホーン、１６ｃ 超音波振動子、１６ｄ ヒーター、１
７ 加圧機構、１８ ステージ、１８ａ ヒーター、１
９ 電源、２０ 真空発生装置、２１ 保持部材、２２
接続層、２３ 金属球、２４ ボンディングツール、
２５ ボンディングステージ、２６ レベリングツー
ル、２７ レベリングステージ、２８ インナーリー
ド、２９、３１ 電極パッド、３０、３６ リード、３
２ ＵＢＭ、３３、３５、３９ バンプ、３８ 金属ベ
ース。
Claims (18)
- 【請求項１】 電極パッドを有する半導体素子、 上記電極パッドに一端を接続された金属リード、 上記半導体素子、上記電極パッドおよび上記金属リード
の一部を覆う封止材を備え、上記金属リードにて外部と
の電気的接続を行うことを特徴とする半導体装置。 - 【請求項２】 金属リードは、その断面がほぼ円形であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 金属リードは、高伝導率の金属芯線を低
融点ろう材で被覆したものであることを特徴とする請求
項１または請求項２記載の半導体装置。 - 【請求項４】 金属リードは、その最外層面が絶縁被覆
材で被覆されていることを特徴とする請求項１〜請求項
３のいずれか一項に記載の半導体装置。 - 【請求項５】 金属リードの一部を、上記金属リードの
直径よりも大なる厚みの絶縁材で覆うことを特徴とする
請求項１〜請求項４のいずれか一項に記載の半導体装
置。 - 【請求項６】 金属リードは、封止材の側面に沿って配
置され、その一部が上記封止材に埋め込まれ固定されて
いることを特徴とする請求項１〜請求項５のいずれか一
項に記載の半導体装置。 - 【請求項７】 金属リードは、その先端に金属バンプを
有し、上記金属バンプが封止材から外部に露出している
ことを特徴とする請求項１〜請求項４のいずれか一項に
記載の半導体装置。 - 【請求項８】 電極パッドを有する半導体素子、 上記電極パッドに一端を接続された金属リード、 上記半導体素子、上記電極パッドおよび上記金属リード
の一部を覆い、その側面に沿って上記金属リードが配置
された封止材、 上記半導体素子をはめ込み固定する穴を有する配線基
板、 上記配線基板の穴の側面に上記配線基板面に対して垂直
に配置され、上記金属リードと接続される端子部を備え
たことを特徴とする半導体装置。 - 【請求項９】 配線基板は、低熱膨張率かつ高弾性率の
材料よりなる保持部材にて金属リードと端子部との接続
を保持していることを特徴とする請求項８記載の半導体
装置。 - 【請求項１０】 保持部材は、配線基板および半導体素
子上に広く接続されていることを特徴とする請求項９記
載の半導体装置。 - 【請求項１１】 高伝導率の金属芯線を低融点ろう材で
被覆され、さらに最表面を絶縁被覆材で被覆されている
金属リードの一端に、上記低融点ろう材および金属芯線
にダメージを与えない波長域のレーザを照射して上記絶
縁被覆材を除去する工程、上記金属リードの他の一端を
保持するろう付け可能部を有するチップキャリアに電極
パッドを有する半導体素子を搭載し、上記金属リードの
絶縁被覆材が除去された一端と上記電極パッドをワイヤ
ボンド装置にて接合する工程を含むことを特徴とする半
導体装置の製造方法。 - 【請求項１２】 金属リードを切断するための突起を有
するチップキャリアを用い、このチップキャリアに半導
体素子を搭載した状態で、一端が上記半導体素子の電極
パッドに、他端が上記チップキャリアのろう付け可能部
に接続された上記金属リードを、上記突起とワイヤボン
ド装置に備えられた切断工具を用いて切断する工程を含
むことを特徴とする請求項１１記載の半導体装置の製造
方法。 - 【請求項１３】 互いに分離可能な半導体搭載部とろう
付け可能部を有するチップキャリアを用い、上記チップ
キャリアを使用後、上記ろう付け可能部のみを加熱し、
残存した金属リードの除去および上記ろう付け可能部の
平坦化を行い、さらにプラズマによる清浄化を行う工程
を含むことを特徴とする請求項１１または請求項１２記
載の半導体装置の製造方法。 - 【請求項１４】 半導体素子上の電極パッドに金属リー
ドを接続し、上記半導体素子、上記電極パッドおよび上
記金属リードの一部を熱可塑性の樹脂である封止材にて
封止する工程、上記封止材外部にある上記金属リード
を、金属リード曲げ加工金型にて、上記封止材の側面に
沿うように成形する工程、上記金属リードの一部を、加
熱可能な金型にて上記封止材中に埋め込み固定する工程
を含むことを特徴とする半導体装置の製造方法。 - 【請求項１５】 半導体装置を実装する穴を有する配線
基板を加熱し、上記穴を拡大する工程、半導体装置を上
記穴に挿入し、上記穴の側面に配置された端子と上記半
導体装置の側面に配置された金属リードを接合する工
程、上記半導体装置実装後の上記配線基板を冷却し、上
記穴を収縮させる工程を含むことを特徴とする半導体装
置の製造方法。 - 【請求項１６】 半導体素子の電極パッドに接合された
金属リードの先端に金属球を形成し、上記半導体素子、
上記電極パッドおよび上記金属リードを封止材で覆う工
程、上記封止材をレーザにて除去し上記金属リード先端
の金属球を露出させ、上記金属球表面を清浄化する工
程、レベリングツールを用いて上記金属球の高さをそろ
える工程を含むことを特徴とする半導体装置の製造方
法。 - 【請求項１７】 配線基板に設けられた穴に半導体装置
を挿入し、上記穴の側面に配置された端子と上記半導体
素子の側面に配置された金属リードを接合する装置であ
って、 上記半導体装置を保持し、加熱、加圧、超音波印加機構
を有するボンディングヘッド、 上記配線基板を搭載して上記ボンディングヘッドとの位
置決めを行い、上記配線基板の穴を拡大させるための加
熱機構を有するステージを備えたことを特徴とする半導
体装置の製造装置。 - 【請求項１８】 半導体素子を搭載するステージ、 上記半導体素子の電極パッドに金属リードを接合するボ
ンディングツール、 上記金属リードを切断し、少なくとも上記半導体素子側
の切断端に金属球を形成するレーザを備えたことを特徴
とする半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16392697A JP3548671B2 (ja) | 1997-06-20 | 1997-06-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16392697A JP3548671B2 (ja) | 1997-06-20 | 1997-06-20 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1116958A true JPH1116958A (ja) | 1999-01-22 |
| JP3548671B2 JP3548671B2 (ja) | 2004-07-28 |
Family
ID=15783457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16392697A Expired - Fee Related JP3548671B2 (ja) | 1997-06-20 | 1997-06-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3548671B2 (ja) |
-
1997
- 1997-06-20 JP JP16392697A patent/JP3548671B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3548671B2 (ja) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11260985A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JPH0653390A (ja) | 半導体装置及びその製造方法 | |
| JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JPS63119552A (ja) | Ｌｓｉチツプ | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JP2000003988A (ja) | リードフレームおよび半導体装置 | |
| JP2647047B2 (ja) | 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤 | |
| JPH10150072A (ja) | 半導体装置および半導体装置用のリードフレーム | |
| KR20020026854A (ko) | 반도체 장치 제조 방법 | |
| JP2002222824A (ja) | 半導体装置及びその製造方法 | |
| JP3548671B2 (ja) | 半導体装置およびその製造方法 | |
| JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2000195894A (ja) | 半導体装置の製造方法 | |
| JP3644189B2 (ja) | バンプ構造及びその製造方法 | |
| JP2002134654A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS58201388A (ja) | 半導体装置 | |
| JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
| JP3293757B2 (ja) | 半導体装置製造用リードフレーム組立体の製造方法 | |
| JP3445687B2 (ja) | 半導体チップの実装方法 | |
| JPH11121509A (ja) | 強誘電体メモリチップの電気的導通構造、およびこれを有する半導体装置、ならびにこの半導体装置の製造方法 | |
| JPH08130267A (ja) | 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JP3061017B2 (ja) | 集積回路装置の実装構造およびその実装方法 | |
| JPH05144989A (ja) | リードフレームの製造方法とそれを用いた半導体素子の接合方法 | |
| US8535986B2 (en) | Method of packaging an integrated circuit using a laser to remove material from a portion of a lead frame |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |