JPH11168052A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH11168052A
JPH11168052A JP9334485A JP33448597A JPH11168052A JP H11168052 A JPH11168052 A JP H11168052A JP 9334485 A JP9334485 A JP 9334485A JP 33448597 A JP33448597 A JP 33448597A JP H11168052 A JPH11168052 A JP H11168052A
Authority
JP
Japan
Prior art keywords
chemically amplified
semiconductor device
manufacturing
positive resist
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9334485A
Other languages
Japanese (ja)
Inventor
Sachiko Hattori
佐知子 服部
Yoshika Kimura
良佳 木村
Koichiro Tsujita
好一郎 辻田
Hiroko Odamura
裕子 小田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP9334485A priority Critical patent/JPH11168052A/en
Publication of JPH11168052A publication Critical patent/JPH11168052A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device for forming a fine pattern. SOLUTION: In a manufacturing method of the semiconductor device for coating a material to be worked 1 with chemical amplifying positive resist 2 which consists of resin, a protective group and an acid generation agent and for executing patterning, a chemical amplifying positive resist 2 is patterned, and a preliminary resist pattern 12 is formed. Then, second ultraviolet rays 13 are irradiated, the protective group in the chemical amplifying positive resist 2 is extracted, the pattern of the preliminary resist pattern 12 is contracted, and the resist pattern is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は、化学増幅ポジ型
レジストのレジストパターンを微細化し、かつ、所望の
パターン形状を得ることができる半導体装置の製造方法
に関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a method of manufacturing a semiconductor device capable of miniaturizing a resist pattern of a chemically amplified positive resist and obtaining a desired pattern shape.

【０００２】[0002]

【従来の技術】半導体装置の製造方法においては、半導
体装置の高集積化と、それにともなう微細化のため、パ
ターン線幅と、パターン間の幅が小さくなってきてい
る。この微細加工に関わるフォトリソグラフィーでは、
所望のパターンが描かれたマスクを介して、被加工基板
上に形成されたレジストを露光、現像し、レジストパタ
ーンを得るのが一般的な方法である。しかし、この一般
的な方法でレジストパターンを得るための実使用可能な
焦点深度を持つ限界解像力は、使われる露光波長と同じ
値程度になるのが現実である。2. Description of the Related Art In a method of manufacturing a semiconductor device, a pattern line width and a width between patterns have been reduced due to high integration of the semiconductor device and accompanying miniaturization. In photolithography related to this fine processing,
It is a general method to expose and develop a resist formed on a substrate to be processed through a mask on which a desired pattern is drawn to obtain a resist pattern. However, it is a reality that the limit resolution having an actual usable depth of focus for obtaining a resist pattern by this general method is about the same value as the exposure wavelength used.

【０００３】たとえば、ｉ線波長（３６５ｎｍ）を使用
する場合では、この実使用可能な寸法は、０．３５μｍ
レベルであり、ＫｒＦ波長（２４８ｎｍ）を使う場合で
は、０．２４μｍレベルである。このように露光波長を
短くして、解像力を向上する方法も微細パターンを得る
一つの手法である。また、他の方法として露光機のＮＡ
値を上げることにより解像力を向上させることもでき
る。しかし、このような解像力を向上させる手法はレジ
ストパターンの焦点深度を低下させるため、実際の半導
体装置の製造方法については使用しづらい面がある。For example, in the case of using an i-line wavelength (365 nm), the actual usable size is 0.35 μm.
In the case where a KrF wavelength (248 nm) is used, the level is 0.24 μm. A method of improving the resolving power by shortening the exposure wavelength in this manner is one method for obtaining a fine pattern. Also, as another method, the NA of the exposure machine is used.
The resolution can be improved by increasing the value. However, such a technique for improving the resolution lowers the depth of focus of the resist pattern, so that it is difficult to use an actual method for manufacturing a semiconductor device.

【０００４】これを解決する方法として位相シフトマス
クや変形照明の利用により解像力や焦点深度を向上させ
る方法が提唱されている。しかし、これらの方法では、
パターンどうしの位置関係に制限を設けないとその効果
が発揮されないため、ランダムロジックなどの種々のパ
ターン位置関係をもつ半導体装置には適用できない。ま
た、これらの手法以外では、レジストパターンの焦点深
度が低下し細線形成ができない。As a method of solving this, a method of improving the resolution and the depth of focus by using a phase shift mask or modified illumination has been proposed. However, with these methods,
Unless the positional relationship between patterns is limited, the effect is not exhibited, so that the present invention cannot be applied to semiconductor devices having various pattern positional relationships such as random logic. In addition, other than these methods, the depth of focus of the resist pattern is reduced, and fine lines cannot be formed.

【０００５】上記した現状から、従来の半導体装置の製
造方法においては、以下に示すような方法にて対応して
いる。図５は従来の半導体装置の製造方法を示す断面図
である。図に基づいて従来の半導体装置の製造方法につ
いて説明する。まず、被加工物１上に樹脂、保護基およ
び酸発生剤にて成る化学増幅ポジ型レジスト２を形成す
る（図５（ａ））。次に、所望のパターンが形成された
マスク３を用いて、紫外線４を照射し、化学増幅ポジ型
レジスト２に露光部５が形成される（図５（ｂ））。[0005] From the above situation, a conventional method for manufacturing a semiconductor device is handled by the following method. FIG. 5 is a cross-sectional view illustrating a conventional method for manufacturing a semiconductor device. A conventional method for manufacturing a semiconductor device will be described with reference to the drawings. First, a chemically amplified positive resist 2 composed of a resin, a protecting group, and an acid generator is formed on a workpiece 1 (FIG. 5A). Next, using a mask 3 on which a desired pattern is formed, ultraviolet rays 4 are irradiated to form an exposed portion 5 on the chemically amplified positive resist 2 (FIG. 5B).

【０００６】次に、加熱装置６により、被加工物１を加
熱し（図５（ｃ））、冷却した後に現像して、露光部５
が除去されたレジストパターン７が形成される（図５
（ｄ））。Next, the workpiece 1 is heated by the heating device 6 (FIG. 5 (c)), developed after cooling, and exposed.
The resist pattern 7 from which is removed is formed (FIG. 5).
(D)).

【０００７】[0007]

【発明が解決しようとする課題】従来の半導体装置の製
造方法は上記のように行われている。この際の紫外線４
に例えばＫｒＦ波長（２４８ｎｍ）を利用した場合の、
パターン線幅と焦点深度との関係を図６に示す。上述し
たようにパターン線幅ａ＝０．２４μｍを有するレジス
トパターン７を形成する場合は、焦点深度Ａが大きいた
め、被加工物１の下部の部分、例えば半導体基板上の周
辺部と中心部とにより生じる凹凸があったとしても、プ
ラスデフォーカスおよびマイナスデフォーカスが生じに
くく所望のパターンを形成することが可能となる。The conventional method of manufacturing a semiconductor device is performed as described above. UV 4 at this time
For example, when the KrF wavelength (248 nm) is used,
FIG. 6 shows the relationship between the pattern line width and the depth of focus. As described above, when the resist pattern 7 having the pattern line width a = 0.24 μm is formed, since the depth of focus A is large, the lower part of the workpiece 1, for example, the peripheral part and the central part on the semiconductor substrate, However, even if there are irregularities caused by the above, plus defocus and minus defocus hardly occur, and a desired pattern can be formed.

【０００８】しかし、上記方法にてパターン線幅ｂ＝
０．２２μｍを有するレジストパターン７を形成する場
合、焦点深度Ｂが小さいため、被加工物１の下部に凹凸
が生じていると、プラスデフォーカスおよびマイナスデ
フォーカスが生じやすく所望のパターンを形成すること
が不可能となる。実際には、ベストフォーカス時には図
７（ａ）に示すように所望のパターンが得られる。However, the pattern line width b =
When the resist pattern 7 having a thickness of 0.22 μm is formed, the depth of focus B is small, so that if there is unevenness in the lower part of the workpiece 1, plus defocus and minus defocus are likely to occur, and a desired pattern is formed. It becomes impossible. Actually, at the time of the best focus, a desired pattern is obtained as shown in FIG.

【０００９】しかし、プラスデフォーカス時（ここで
は、化学増幅ポジ型レジスト２の下部にて焦点が合う方
向を指す。）には、図７（ｂ）に示すように、レジスト
パターン７ａが全体に膜減りし、エッチング耐性が悪く
なるという問題点が発生する。また、マイナスデフォー
カス時（ここでは、化学増幅ポジ型レジスト２の上部に
て焦点が合う方向を指す。）には、図７（ｃ）に示すよ
うに、レジストパターン７ｂが倒れてしまい、所望のパ
ターンを得ることができないという問題点が発生する。However, at the time of plus defocusing (here, the direction in which the focus is at the lower part of the chemically amplified positive resist 2), as shown in FIG. 7B, the resist pattern 7a is entirely formed. There is a problem that the film is reduced and the etching resistance is deteriorated. In addition, at the time of minus defocusing (here, the direction in which the focus is on the upper part of the chemically amplified positive resist 2), the resist pattern 7b falls down as shown in FIG. However, there is a problem that the pattern cannot be obtained.

【００１０】また、上記示した被加工物１の下部の部分
の凹凸が生じていないような場合でも、焦点深度が小さ
いと、例えば、紫外線４の露光装置のフォーカス再現性
の問題、また、この露光装置のレンズ内にデフォーカス
成分を含む場合があり、同一面内の露光エリア内でフォ
ーカスズレが生じる場合等がある。これら種々要因から
所望のレジストパターンを得るためには、焦点深度の大
きいことが必須の要件となっていた。このため、パター
ン線幅ｂのように小さいパターンを形成しようとする
と、うまくいかない。Further, even in the case where the lower portion of the workpiece 1 does not have irregularities as described above, if the depth of focus is small, for example, the problem of the focus reproducibility of the exposure device of the ultraviolet light 4 and the problem of There is a case where a defocus component is included in a lens of the exposure apparatus, and a focus shift occurs in an exposure area in the same plane. From these various factors, in order to obtain a desired resist pattern, a large depth of focus has been an essential requirement. For this reason, it is not successful to form a small pattern such as the pattern line width b.

【００１１】この発明は上記のような問題点を解消する
ためになされたもので、化学増幅ポジ型レジストの微細
なレジストパターンを得ることができる半導体装置の製
造方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems, and has as its object to provide a method of manufacturing a semiconductor device capable of obtaining a fine resist pattern of a chemically amplified positive resist. .

【００１２】[0012]

【課題を解決するための手段】この発明に係る請求項１
の半導体装置の製造方法は、被加工物上に樹脂、保護
基、および酸発生剤にて成る化学増幅ポジ型レジストを
塗布しパターニングする半導体装置の製造方法におい
て、化学増幅ポジ型レジストをパターニングした後に、
紫外線を照射し、化学増幅ポジ型レジスト中の保護基を
ぬき、化学増幅ポジ型レジストのパターンを収縮させる
ものである。Means for Solving the Problems Claim 1 according to the present invention.
In the method of manufacturing a semiconductor device, a chemically amplified positive resist comprising a resin, a protecting group, and an acid generator is coated and patterned on a workpiece, and the chemically amplified positive resist is patterned. later,
Irradiation with ultraviolet light removes the protective groups in the chemically amplified positive resist, thereby shrinking the pattern of the chemically amplified positive resist.

【００１３】また、この発明に係る請求項２の半導体装
置の製造方法は、請求項１において、被加工物の上面
が、有機物質にて成る膜にて形成されている場合、有機
物質にて成る膜は、化学増幅ポジ型レジストをパターニ
ングした後の紫外線の照射により、エッチング特性を変
化させ、化学増幅ポジ型レジストのパターンを収縮させ
て成るレジストパターンにて被加工物の加工を行う時
に、レジストパターンのエッチングレートよりエッチン
グレートが大きくなるようにするものである。According to a second aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, when the upper surface of the workpiece is formed of a film made of an organic substance, The film consisting of, after patterning the chemically amplified positive resist, changes the etching characteristics by irradiation with ultraviolet rays, and when processing the workpiece with a resist pattern formed by contracting the pattern of the chemically amplified positive resist, The etching rate is set to be higher than the etching rate of the resist pattern.

【００１４】また、この発明に係る請求項３の半導体装
置の製造方法は、請求項１または請求項２において、化
学増幅ポジ型レジストに照射する紫外線を、１５０ｎｍ
ないし３００ｎｍの波長を有する紫外線を用いたもので
ある。According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the ultraviolet light for irradiating the chemically amplified positive resist is 150 nm.
UV light having a wavelength of from 300 nm to 300 nm.

【００１５】また、この発明に係る請求項４の半導体装
置の製造方法は、請求項１ないし請求項３のいずれかに
おいて、化学増幅ポジ型レジストに紫外線を照射する際
に同時に加熱するものである。According to a fourth aspect of the present invention, there is provided the method of manufacturing a semiconductor device according to any one of the first to third aspects, wherein the chemically amplified positive resist is heated simultaneously with the irradiation of ultraviolet rays. .

【００１６】また、この発明に係る請求項５の半導体装
置の製造方法は、請求項４において、化学増幅ポジ型レ
ジストの加熱する温度を、１００℃ないし２５０℃の範
囲にて設定するものである。According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to the fourth aspect, the heating temperature of the chemically amplified positive resist is set in a range of 100 ° C. to 250 ° C. .

【００１７】また、この発明に係る請求項６の半導体装
置の製造方法は、請求項１ないし請求項５のいずれかに
おいて、化学増幅ポジ型レジストのレジストパターンの
収縮量を、化学増幅ポジ型レジスト中の保護基の比率ま
たは、保護基の種類にて制御するものである。According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fifth aspects, the shrinkage amount of the resist pattern of the chemically amplified positive resist is determined by measuring the contraction amount of the chemically amplified positive resist. It is controlled by the ratio of the protective group in the medium or the type of the protective group.

【００１８】また、この発明に係る請求項７の半導体装
置の製造方法は、請求項１ないし請求項５のいずれかに
おいて、化学増幅ポジ型レジストのレジストパターンの
収縮量を、紫外線の波長および加熱温度にて制御するも
のである。According to a seventh aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fifth aspects, the shrinkage amount of the resist pattern of the chemically amplified positive resist is determined by changing the wavelength of the ultraviolet light and the heating. It is controlled by temperature.

【００１９】[0019]

【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態を図について説明する。図１はこの発明の実
施の形態１における半導体装置の製造方法を示す断面図
である。図に基づいて実施の形態１の半導体装置の製造
方法について説明する。まず、従来の場合と同様に、被
加工物１上に樹脂、保護基および酸発生剤にて成る化学
増幅ポジ型レジスト２を、例えば１００℃にて９０ｓｅ
ｃソフトベーク処理して７３５０オンク゛ストロームの厚みにて
形成する（図１（ａ））。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention. A method for manufacturing the semiconductor device according to the first embodiment will be described with reference to the drawings. First, similarly to the conventional case, a chemically amplified positive resist 2 composed of a resin, a protecting group, and an acid generator is placed on a workpiece 1 at, for example, 100 ° C. for 90 seconds.
(c) A soft bake treatment is performed to form a film having a thickness of 7350 angstroms (FIG. 1A).

【００２０】次に、所望のパターンが形成されたマスク
８（マスク８上のパターンの幅は１．２μｍにて形成さ
れている。）を用いて、例えば２４８ｎｍの波長を有す
る第１の紫外線９を、例えばＫｒＦエキシマレーザー搭
載の５倍縮小投影露光装置にて照射し、化学増幅ポジ型
レジスト２に露光部１０が形成される（図１（ｂ））。Next, using a mask 8 on which a desired pattern is formed (the width of the pattern on the mask 8 is formed to be 1.2 μm), a first ultraviolet ray 9 having a wavelength of, for example, 248 nm is used. Is irradiated by, for example, a 5 × reduction projection exposure apparatus equipped with a KrF excimer laser to form an exposed portion 10 on the chemically amplified positive resist 2 (FIG. 1B).

【００２１】次に、化学増幅ポジ型レジスト２の露光部
１０の、露光により発生した酸を拡散させるために、第
１の加熱装置１１により例えば１１０℃にて９０ｓｅｃ
ベーク処理する（図１（ｃ））。次に、室温程度（例え
ば２３℃）まで冷却した後に、例えばテトラメチルアン
モニウムハイドロオキサイドの２．３８％の水溶液を用
いて現像して、露光部１０が除去された予備レジストパ
ターン１２を形成する（図１（ｄ））。この際形成され
た、予備レジストパターン１２のパターン線幅は０．２
４μｍと成る。Next, in order to diffuse the acid generated by the exposure in the exposed portion 10 of the chemically amplified positive resist 2, the first heating device 11 for 90 seconds at 110 ° C.
Bake processing is performed (FIG. 1C). Next, after cooling to about room temperature (for example, 23 ° C.), development is performed using, for example, a 2.38% aqueous solution of tetramethylammonium hydroxide to form a preliminary resist pattern 12 from which the exposed portions 10 have been removed ( FIG. 1 (d)). The pattern line width of the preliminary resist pattern 12 formed at this time is 0.2
4 μm.

【００２２】次に、この予備レジストパターン１２を、
第２の加熱装置１４にて加熱しながら、第２の紫外線１
３を例えば１２０ｓｅｃ照射する（図１（ｅ））。そし
てこのことにより、化学増幅ポジ型レジスト中の保護基
がぬけ、元のレジストパターン位置１５から収縮され
た、レジストパターン１６が形成される（図１
（ｆ））。この際形成された、レジストパターン１６の
パターン線幅は０．２２μｍと成る。また、第２の紫外
線１３としては、例えば１５０ｎｍないし２５０ｎｍの
範囲の紫外線を利用する。この範囲以外の紫外線を設定
すると化学増幅ポジ型レジスト２内の保護基を所望量ぬ
くことができない。Next, this preliminary resist pattern 12 is
While heating with the second heating device 14, the second ultraviolet 1
3 is irradiated, for example, for 120 seconds (FIG. 1E). As a result, the protective group in the chemically amplified positive resist is removed, and a resist pattern 16 contracted from the original resist pattern position 15 is formed.
(F)). The pattern line width of the resist pattern 16 formed at this time is 0.22 μm. As the second ultraviolet light 13, for example, an ultraviolet light in a range of 150 nm to 250 nm is used. If an ultraviolet ray outside this range is set, the desired amount of protective groups in the chemically amplified positive resist 2 cannot be removed.

【００２３】また、第２の加熱装置１４による加熱温度
としては、１００℃ないし２００℃の範囲にて、昇温さ
せながらまたはその温度にて固定するようにして行う。
この１００℃未満にて設定することは、上記反応を促進
する効果が認められなくなり、２００℃以下に設定する
ことは、化学増幅ポジ型レジストの耐熱性の面から設定
されている。The heating temperature of the second heating device 14 is set in the range of 100 ° C. to 200 ° C. while increasing the temperature or fixing the temperature.
When the temperature is set at less than 100 ° C., the effect of accelerating the above reaction is not recognized, and when the temperature is set at 200 ° C. or less, it is set from the viewpoint of the heat resistance of the chemically amplified positive resist.

【００２４】このように形成された場合の、被加工物１
の下部の部分凹凸等の種々の原因により生じた、従来の
プラスおよびマイナスデフォーカス時にどのように形成
されているかをジャストフォーカス時と比較して、図２
および図３に示す。まず、図２に示すように、ジャスト
フォーカス時（同図（ａ））、プラスおよびマイナスデ
フォーカス時（同図（ｂ）および（ｃ））は、パターン
線幅が大きいため、焦点深度が大きく所望の形状を有す
る予備レジストパターン１２、１２ａ、１２ｂがそれぞ
れ形成される。The workpiece 1 in the case of being formed as described above
FIG. 2 is a diagram showing how a conventional positive and negative defocusing is caused by various causes such as a partial unevenness at a lower portion of the conventional lens.
And FIG. First, as shown in FIG. 2, at the time of just focus (FIG. 2A) and at the time of plus and minus defocus (FIGS. 2B and 2C), the depth of focus is large because the pattern line width is large. Preliminary resist patterns 12, 12a, and 12b having desired shapes are respectively formed.

【００２５】また、このように所望のパターンにて形成
されたものを収縮させているため、図３に示すように、
ジャストフォーカス時（同図（ａ））、プラスおよびマ
イナスデフォーカス時（同図（ｂ）および（ｃ））、い
ずれも元のレジストパターン位置１５、１５ａ、１５ｂ
より収縮され、小さいパターン線幅を有するレジストパ
ターン１６、１６ａ、１６ｂを得ることができる。Further, since the product formed in the desired pattern is contracted, as shown in FIG.
At the time of just focus (FIG. 9A) and at the time of plus and minus defocus (FIGS. 9B and 9C), the original resist pattern positions 15, 15a and 15b are used.
The resist patterns 16, 16a, 16b which are more contracted and have a small pattern line width can be obtained.

【００２６】このことを、図４のパターン線幅と焦点深
度との関係を用いて、従来の場合と比較して説明する。
従来の場合は、ＬｉｎｅＹに示すように、パターン線幅
ｂ＝０．２２μｍの場合、焦点深度Ｂと小さい値と成
る。しかし、実施の形態１においては、ＬｉｎｅＸに示
すように、パターン線幅ｂ＝０．２２μｍの焦点深度Ａ
と大きい値と成り、従来の場合の、パターン線幅ａ＝
０．２４μｍの場合の焦点深度Ａと同一の値を得ること
が可能となる。これは、実際にパターニングを行う際の
予備レジストパターン１２のパターン線幅が０．２４μ
ｍと成るためである。This will be described in comparison with the conventional case using the relationship between the pattern line width and the depth of focus in FIG.
In the conventional case, as shown in LineY, when the pattern line width b = 0.22 μm, the depth of focus B becomes a small value. However, in the first embodiment, as shown in LineX, the pattern line width b = 0.22 μm and the depth of focus A
And a large value, and the pattern line width a =
The same value as the depth of focus A in the case of 0.24 μm can be obtained. This is because the pattern line width of the preliminary resist pattern 12 when actually performing patterning is 0.24 μm.
m.

【００２７】上記のように構成された実施の形態１の半
導体装置によれば、化学増幅ポジ型レジスト２をパター
ニングした後に、第２の紫外線１３を照射し、化学増幅
ポジ型レジスト２中の保護基をぬき、化学増幅ポジ型レ
ジスト２のパターンの予備レジストパターン１２を収縮
させてレジストパターン１６を形成するようにしたの
で、予備レジストパターン１２より微細なパターンを、
所望な形状にて形成することができる。また、化学増幅
ポジ型レジストを加熱することにより、この形状を効率
的に得ることができる。According to the semiconductor device of the first embodiment configured as described above, after patterning the chemically amplified positive resist 2, the second ultraviolet light 13 is irradiated to protect the chemically amplified positive resist 2. By removing the base and contracting the preliminary resist pattern 12 of the pattern of the chemically amplified positive resist 2 to form the resist pattern 16, a pattern finer than the preliminary resist pattern 12 was formed.
It can be formed in a desired shape. In addition, this shape can be obtained efficiently by heating the chemically amplified positive resist.

【００２８】さらに、太いパターン線幅を有する予備レ
ジストパターン１２が細いパターン線幅を有するレジス
トパターン１６に収縮されることで、化学増幅ポジ型レ
ジストの内容物の架橋による分子量増大やパターン密度
が大きくなることで、次工程となるエッチングプロセス
におけるエッチング耐性を向上することができる。Further, since the preliminary resist pattern 12 having a large pattern line width is contracted into a resist pattern 16 having a small pattern line width, the molecular weight increases and the pattern density increases due to crosslinking of the contents of the chemically amplified positive resist. Accordingly, the etching resistance in the next etching process can be improved.

【００２９】尚、上記実施の形態１において、第１の紫
外線９および第２の紫外線１３を、また、第１の加熱装
置１１および第２の加熱装置１４をそれぞれ別のものに
て形成する例を示したが、これらは所望の作用を同様に
実施することができるのであれば同一のものにて行って
もよいことは言うまでもない。In the first embodiment, the first ultraviolet light 9 and the second ultraviolet light 13 are formed separately from each other, and the first heating device 11 and the second heating device 14 are formed separately. However, it goes without saying that these may be performed by the same device as long as the desired operation can be similarly performed.

【００３０】上記実施の形態１にて示したように、化学
増幅ポジ型レジストの保護基をぬくことにより収縮させ
ているため、この化学増幅ポジ型レジストのレジストパ
ターンの収縮量を制御する方法としては、化学増幅ポジ
型レジスト中の保護基の比率を変化させる方法、また
は、保護基の種類を変化させ、保護基のかさにより制御
する方法が考えられる。また、同一の化学増幅ポジ型レ
ジストにおいても、化学増幅ポジ型レジストのレジスト
パターンの収縮量を、紫外線の波長および加熱温度を調
整することにより、保護基のぬく量（反応する割合）を
調整して制御する方法が考えられる。As shown in the first embodiment, since the protective group of the chemically amplified positive resist is contracted by removing the protective group, the method of controlling the contraction amount of the resist pattern of the chemically amplified positive resist is as follows. As the method, a method of changing the ratio of the protecting group in the chemically amplified positive resist, or a method of changing the type of the protecting group and controlling it by the bulk of the protecting group can be considered. Also, even for the same chemically amplified positive resist, the amount of shrinkage of the resist pattern of the chemically amplified positive resist is adjusted by adjusting the wavelength of ultraviolet light and the heating temperature to adjust the amount of protective group to be removed (reaction rate). Control method.

【００３１】また、被加工物１の上面を有機物質にて成
る膜にて形成する場合、従来では、化学増幅ポジ型レジ
ストにより形成されたレジストパターンとのエッチング
レートの差が少なく、レジストパターンのエッチング耐
性が悪かったが、図１（ｅ）に示すように、予備レジス
トパターン１２のパターンにて露出している被加工物１
の上面に、第２の紫外線１３が照射されるため、このこ
とにより、この有機物質にて成る膜のエッチング特性を
変化させ、レジストパターン１６にて被加工物１の加工
を行う時に、レジストパターン１６のエッチングレート
より、有機物質が反応し、有機物質にて成る膜のエッチ
ングレートが大きくなるので、レジストパターン１６の
エッチング耐性を向上することができる。この有機物質
にて成る膜の代表的な例として考えられるのは、一般的
に反射防止膜として使用されるものがあげられる。In the case where the upper surface of the workpiece 1 is formed of a film made of an organic substance, the difference between the etching rate and the resist pattern formed by a chemically amplified positive resist is small in the related art. Although the etching resistance was poor, as shown in FIG. 1E, the workpiece 1 exposed in the pattern of the preliminary resist pattern 12
Is irradiated with the second ultraviolet ray 13 on the upper surface of the substrate, thereby changing the etching characteristics of the film made of the organic substance, and when the workpiece 1 is processed with the resist pattern 16, Since the organic substance reacts with the etching rate of 16 to increase the etching rate of the film made of the organic substance, the etching resistance of the resist pattern 16 can be improved. A typical example of the film made of the organic substance is a film generally used as an antireflection film.

【００３２】[0032]

【発明の効果】以上のように、この発明の請求項１によ
れば、被加工物上に樹脂、保護基、および酸発生剤にて
成る化学増幅ポジ型レジストを塗布しパターニングする
半導体装置の製造方法において、化学増幅ポジ型レジス
トをパターニングした後に、紫外線を照射し、化学増幅
ポジ型レジスト中の保護基をぬき、化学増幅ポジ型レジ
ストのパターンを収縮させるので、化学増幅ポジ型レジ
ストをパターニングした後に当初のパターンより更に微
細なパターンを得ることができる、かつ、エッチング耐
性を向上することができる半導体装置の製造方法を提供
することが可能となる。As described above, according to the first aspect of the present invention, there is provided a semiconductor device for applying and patterning a chemically amplified positive resist comprising a resin, a protective group, and an acid generator on a workpiece. In the manufacturing method, after patterning the chemically amplified positive resist, it is irradiated with ultraviolet light to remove the protective groups in the chemically amplified positive resist and shrink the pattern of the chemically amplified positive resist. After that, it is possible to provide a method of manufacturing a semiconductor device capable of obtaining a finer pattern than the original pattern and improving the etching resistance.

【００３３】また、この発明の請求項２によれば、請求
項１において、被加工物の上面が、有機物質にて成る膜
にて形成されている場合、有機物質にて成る膜は、化学
増幅ポジ型レジストをパターニングした後の紫外線の照
射により、エッチング特性を変化させ、化学増幅ポジ型
レジストのパターンを収縮させて成るレジストパターン
にて被加工物の加工を行う時に、レジストパターンのエ
ッチングレートよりエッチングレートが大きくなるよう
にするので、レジストパターンのエッチング耐性を向上
することができる半導体装置の製造方法を提供すること
が可能となる。According to a second aspect of the present invention, in the first aspect, when the upper surface of the workpiece is formed of a film made of an organic material, the film made of an organic material is Irradiation of ultraviolet light after patterning the amplified positive resist changes the etching characteristics, and when processing the workpiece with a resist pattern formed by contracting the pattern of the chemically amplified positive resist, the etching rate of the resist pattern Since the etching rate is further increased, it is possible to provide a method of manufacturing a semiconductor device capable of improving the etching resistance of a resist pattern.

【００３４】また、この発明の請求項３によれば、請求
項１または請求項２において、化学増幅ポジ型レジスト
に照射する紫外線を、１５０ｎｍないし３００ｎｍの波
長を有する紫外線を用いたので、保護基を化学増幅ポジ
型レジストより確実にぬくことでき、微細パターンを確
実に得ることができる半導体装置の製造方法を提供する
ことが可能となる。According to a third aspect of the present invention, in the first or second aspect, since the ultraviolet ray having a wavelength of 150 nm to 300 nm is used for irradiating the chemically amplified positive resist, the protecting group is protected. Can be reliably removed from the chemically amplified positive resist, and a method for manufacturing a semiconductor device capable of reliably obtaining a fine pattern can be provided.

【００３５】また、この発明の請求項４によれば、請求
項１ないし請求項３のいずれかにおいて、化学増幅ポジ
型レジストに紫外線を照射する際に同時に加熱するの
で、保護基を化学増幅ポジ型レジストより容易にぬくこ
とでき、微細パターンを容易に得ることができる半導体
装置の製造方法を提供することが可能となる。According to a fourth aspect of the present invention, in any one of the first to third aspects, since the chemically amplified positive resist is heated simultaneously with the irradiation of the ultraviolet ray, the protective group is protected by the chemically amplified positive resist. It is possible to provide a method of manufacturing a semiconductor device that can be easily removed from a mold resist and can easily obtain a fine pattern.

【００３６】また、この発明の請求項５によれば、請求
項４において、化学増幅ポジ型レジストの加熱する温度
を、１００℃ないし２５０℃の範囲にて設定するので、
保護基を化学増幅ポジ型レジストより効率よくぬくこと
でき、微細パターンを効率よく得ることができる半導体
装置の製造方法を提供することが可能となる。According to a fifth aspect of the present invention, in the fourth aspect, the heating temperature of the chemically amplified positive resist is set in the range of 100 ° C. to 250 ° C.
A protective group can be more efficiently removed than a chemically amplified positive resist, and a method for manufacturing a semiconductor device capable of efficiently obtaining a fine pattern can be provided.

【００３７】また、この発明の請求項６によれば、請求
項１ないし請求項５のいずれかにおいて、化学増幅ポジ
型レジストのレジストパターンの収縮量を、化学増幅ポ
ジ型レジスト中の保護基の比率または、保護基の種類に
て制御するので、所望なパターン線幅を有するレジスト
パターンを得ることができる半導体装置の製造方法を提
供することが可能となる。According to a sixth aspect of the present invention, in any one of the first to fifth aspects, the shrinkage amount of the resist pattern of the chemically amplified positive resist is determined by controlling the amount of the protective group in the chemically amplified positive resist. Since the ratio or the type of the protective group is controlled, it is possible to provide a method of manufacturing a semiconductor device capable of obtaining a resist pattern having a desired pattern line width.

【００３８】また、この発明の請求項７によれば、請求
項１ないし請求項５のいずれかにおいて、化学増幅ポジ
型レジストのレジストパターンの収縮量を、紫外線の波
長および加熱温度にて制御するので、所望なパターン線
幅を有するレジストパターンを得ることができる半導体
装置の製造方法を提供することが可能となる。According to a seventh aspect of the present invention, in any one of the first to fifth aspects, the shrinkage amount of the resist pattern of the chemically amplified positive resist is controlled by the wavelength of ultraviolet light and the heating temperature. Therefore, it is possible to provide a method of manufacturing a semiconductor device capable of obtaining a resist pattern having a desired pattern line width.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 この発明の実施の形態１による半導体装置の
製造方法を示した断面図である。FIG. 1 is a sectional view illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention;

【図２】 この発明の実施の形態１による半導体装置の
製造方法を示した断面図である。FIG. 2 is a sectional view showing a method of manufacturing the semiconductor device according to the first embodiment of the present invention.

【図３】 この発明の実施の形態１による半導体装置の
製造方法を示した断面図である。FIG. 3 is a sectional view illustrating a method of manufacturing the semiconductor device according to the first embodiment of the present invention;

【図４】 この発明の実施の形態１によるパターン線幅
と焦点深度との関係を示した図である。FIG. 4 is a diagram showing a relationship between a pattern line width and a depth of focus according to the first embodiment of the present invention;

【図５】 従来の半導体装置の製造方法を示した断面図
である。FIG. 5 is a cross-sectional view illustrating a method for manufacturing a conventional semiconductor device.

【図６】 従来のパターン線幅と焦点深度との関係を示
した図である。FIG. 6 is a diagram showing a relationship between a conventional pattern line width and a depth of focus.

【図７】 従来の半導体装置の製造方法の問題点を示し
た断面図である。FIG. 7 is a cross-sectional view showing a problem of a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

１ 被加工物、２ 化学増幅ポジ型レジスト、８ マス
ク、９ 第１の紫外線、１０ 露光部、１１ 第１の加
熱装置、１２，１２ａ，１２ｂ 予備レジストパター
ン、１３ 第２の紫外線、１４ 第２の加熱装置、１
５，１５ａ，１５ｂ 元のレジストパターン位置、１
６，１６ａ，１６ｂ レジストパターン。REFERENCE SIGNS LIST 1 workpiece, 2 chemically amplified positive resist, 8 mask, 9 first ultraviolet ray, 10 exposure unit, 11 first heating device, 12, 12 a, 12 b preliminary resist pattern, 13 second ultraviolet ray, 14 second Heating device, 1
5, 15a, 15b Original resist pattern position, 1
6, 16a, 16b Resist pattern.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 良佳 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 辻田 好一郎 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 小田村 裕子 兵庫県伊丹市瑞原四丁目１番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Ryoka Kimura 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Inside Mitsubishi Electric Co., Ltd. (72) Yoshiichiro Tsujita 2-3-2 Marunouchi, Chiyoda-ku, Tokyo (72) Inventor Yuko Odamura 4-1-1, Mizuhara, Itami-shi, Hyogo Ryoden Semiconductor System Engineering Co., Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】 被加工物上に樹脂、保護基、および酸発
生剤にて成る化学増幅ポジ型レジストを塗布しパターニ
ングする半導体装置の製造方法において、上記化学増幅
ポジ型レジストをパターニングした後に、紫外線を照射
し、上記化学増幅ポジ型レジスト中の保護基をぬき、上
記化学増幅ポジ型レジストのパターンを収縮させること
を特徴とする半導体装置の製造方法。In a method of manufacturing a semiconductor device, a chemically amplified positive resist comprising a resin, a protecting group, and an acid generator is applied and patterned on a workpiece, after patterning the chemically amplified positive resist, A method of manufacturing a semiconductor device, comprising irradiating an ultraviolet ray to remove a protective group in the chemically amplified positive resist and to shrink the pattern of the chemically amplified positive resist. 【請求項２】 請求項１に記載の半導体装置の製造方法
において、被加工物の上面が、有機物質にて成る膜にて
形成されている場合、上記有機物質にて成る膜は、化学
増幅ポジ型レジストをパターニングした後の紫外線の照
射により、エッチング特性を変化させ、上記化学増幅ポ
ジ型レジストのパターンを収縮させて成るレジストパタ
ーンにて被加工物の加工を行う時に、上記レジストパタ
ーンのエッチングレートよりエッチングレートが大きく
なるようにすることを特徴とする半導体装置の製造方
法。2. The method of manufacturing a semiconductor device according to claim 1, wherein when the upper surface of the workpiece is formed of a film made of an organic material, the film made of the organic material is chemically amplified. Irradiation of ultraviolet light after patterning the positive resist changes the etching characteristics, and when processing a workpiece with a resist pattern formed by contracting the pattern of the chemically amplified positive resist, etching of the resist pattern is performed. A method of manufacturing a semiconductor device, wherein an etching rate is set higher than a rate. 【請求項３】 請求項１または請求項２に記載の半導体
装置の製造方法において、化学増幅ポジ型レジストに照
射する紫外線を、１５０ｎｍないし３００ｎｍの波長を
有する紫外線を用いたことを特徴とする半導体装置の製
造方法。3. The semiconductor device manufacturing method according to claim 1, wherein the ultraviolet light applied to the chemically amplified positive resist is an ultraviolet light having a wavelength of 150 nm to 300 nm. Device manufacturing method. 【請求項４】 請求項１ないし請求項３のいずれかに記
載の半導体装置の製造方法において、化学増幅ポジ型レ
ジストに紫外線を照射する際に同時に加熱するようにし
たことを特徴とする半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 1, wherein the step of irradiating the chemically amplified positive resist with ultraviolet light is performed simultaneously. Manufacturing method. 【請求項５】 請求項４に記載の半導体装置の製造方法
において、化学増幅ポジ型レジストの加熱する温度を、
１００℃ないし２５０℃の範囲にて設定することを特徴
とする半導体装置の製造方法。5. The method for manufacturing a semiconductor device according to claim 4, wherein the heating temperature of the chemically amplified positive resist is:
A method for manufacturing a semiconductor device, wherein the temperature is set in a range of 100 ° C. to 250 ° C. 【請求項６】 請求項１ないし請求項５のいずれかに記
載の半導体装置の製造方法において、化学増幅ポジ型レ
ジストのレジストパターンの収縮量を、上記化学増幅ポ
ジ型レジスト中の保護基の比率または、保護基の種類に
て制御することを特徴とする半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 1, wherein the shrinkage amount of the resist pattern of the chemically amplified positive resist is determined by a ratio of a protecting group in the chemically amplified positive resist. Alternatively, a method for manufacturing a semiconductor device, wherein the method is controlled by the type of a protecting group. 【請求項７】 請求項１ないし請求項５のいずれかに記
載の半導体装置の製造方法において、化学増幅ポジ型レ
ジストのレジストパターンの収縮量を、紫外線の波長お
よび加熱温度にて制御することを特徴とする半導体装置
の製造方法。7. The method for manufacturing a semiconductor device according to claim 1, wherein the amount of contraction of the resist pattern of the chemically amplified positive resist is controlled by a wavelength of ultraviolet light and a heating temperature. A method for manufacturing a semiconductor device.
JP9334485A 1997-12-04 1997-12-04 Manufacture of semiconductor device Pending JPH11168052A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9334485A JPH11168052A (en) 1997-12-04 1997-12-04 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9334485A JPH11168052A (en) 1997-12-04 1997-12-04 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH11168052A true JPH11168052A (en) 1999-06-22

Family

ID=18277931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9334485A Pending JPH11168052A (en) 1997-12-04 1997-12-04 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH11168052A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184673A (en) * 2000-12-15 2002-06-28 Matsushita Electric Ind Co Ltd Resist pattern formation method
WO2004059392A1 (en) * 2002-12-26 2004-07-15 Tokyo Ohka Kogyo Co., Ltd. Positive resist composition and method for forming resist pattern
US6989333B2 (en) 2002-12-20 2006-01-24 Oki Electric Industry Co., Ltd. Process for forming a pattern
US7364831B2 (en) 2004-05-12 2008-04-29 Tokyo Ohka Kogyo Co., Ltd. Positive resist composition and resist pattern formation method
US7402372B2 (en) 2003-06-13 2008-07-22 Tokyo Ohka Kogyo Co., Ltd. Positive resist composition and method of forming resist pattern
JP2011166027A (en) * 2010-02-12 2011-08-25 Tokyo Electron Ltd Substrate processing method
JP2017507371A (en) * 2014-02-24 2017-03-16 東京エレクトロン株式会社 Methods and techniques using photosensitive chemically amplified resist chemicals and processes

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184673A (en) * 2000-12-15 2002-06-28 Matsushita Electric Ind Co Ltd Resist pattern formation method
US6989333B2 (en) 2002-12-20 2006-01-24 Oki Electric Industry Co., Ltd. Process for forming a pattern
WO2004059392A1 (en) * 2002-12-26 2004-07-15 Tokyo Ohka Kogyo Co., Ltd. Positive resist composition and method for forming resist pattern
US7666569B2 (en) 2002-12-26 2010-02-23 Tokyo Ohka Kogyo Co., Ltd. Positive resist composition and method for forming resist pattern
US7402372B2 (en) 2003-06-13 2008-07-22 Tokyo Ohka Kogyo Co., Ltd. Positive resist composition and method of forming resist pattern
US7364831B2 (en) 2004-05-12 2008-04-29 Tokyo Ohka Kogyo Co., Ltd. Positive resist composition and resist pattern formation method
JP2011166027A (en) * 2010-02-12 2011-08-25 Tokyo Electron Ltd Substrate processing method
JP2017507371A (en) * 2014-02-24 2017-03-16 東京エレクトロン株式会社 Methods and techniques using photosensitive chemically amplified resist chemicals and processes

Similar Documents

Publication Publication Date Title
TWI387998B (en) A lithography method
US20080292991A1 (en) High fidelity multiple resist patterning
JP6022469B2 (en) Substrate double patterning method
JP4921898B2 (en) Manufacturing method of semiconductor device
US9646845B2 (en) Method of forming a mask for substrate patterning
TW533505B (en) Process for forming sub-lithographic photoresist features
US8158332B2 (en) Method of manufacturing a semiconductor device
KR101800996B1 (en) Method for patterning contact openings on a substrate
US7851136B2 (en) Stabilization of deep ultraviolet photoresist
US6589713B1 (en) Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits
JP2005197349A (en) Fine patterning method and fabrication process of semiconductor device
JPH11168052A (en) Manufacture of semiconductor device
KR100772801B1 (en) Method of Manufacturing Semiconductor Device
JPH11145031A (en) Pattern formation of chemically amplified resist
JP2009016789A (en) Method for forming fine pattern of semiconductor element
JP2012109322A (en) Pattern formation method
JP2002237440A (en) Resist pattern forming method and fine pattern forming method
TW525226B (en) Electron beam lithography method for semiconductor device
JPH0562894A (en) Forming method for fine pattern
JP2682430B2 (en) Method for manufacturing semiconductor device
KR100187370B1 (en) Method of forming pattern of semiconductor devices
JPH04322253A (en) Formation of resist layer for processing
JP3722597B2 (en) Water-soluble polymer coating method and pattern forming method
KR19990031753A (en) Micro pattern formation method of semiconductor device
JPH03228306A (en) Formation of micropattern

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110