JPH11167794A - 半導体記憶装置及びそのバックアップ方法 - Google Patents
半導体記憶装置及びそのバックアップ方法Info
- Publication number
- JPH11167794A JPH11167794A JP9333230A JP33323097A JPH11167794A JP H11167794 A JPH11167794 A JP H11167794A JP 9333230 A JP9333230 A JP 9333230A JP 33323097 A JP33323097 A JP 33323097A JP H11167794 A JPH11167794 A JP H11167794A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- backup
- power supply
- memory
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 高速に書き込み読み出しが可能で、耐用年数
が長く、かつ、高信頼性である半導体記憶装置及びその
バックアップ方法を提供することを課題とする。 【解決手段】 電源電圧の降下を電源電圧検知回路７が
検知すると、制御回路９は揮発性である主記憶用半導体
メモリ３に対する外部からアクセスを停止し、主記憶用
半導体メモリ３に格納されているデータを不揮発性であ
るバックアップ用半導体記憶メモリ５に転送し、保存す
る。それにより、通常は、高速アクセス可能な主記憶用
半導体メモリ３に対してデータの書き込み読み出しが行
われ、バックアップ時にはバックアップ電源の不要なバ
ックアップ用半導体記憶メモリ５にデータをバックアッ
プする。
が長く、かつ、高信頼性である半導体記憶装置及びその
バックアップ方法を提供することを課題とする。 【解決手段】 電源電圧の降下を電源電圧検知回路７が
検知すると、制御回路９は揮発性である主記憶用半導体
メモリ３に対する外部からアクセスを停止し、主記憶用
半導体メモリ３に格納されているデータを不揮発性であ
るバックアップ用半導体記憶メモリ５に転送し、保存す
る。それにより、通常は、高速アクセス可能な主記憶用
半導体メモリ３に対してデータの書き込み読み出しが行
われ、バックアップ時にはバックアップ電源の不要なバ
ックアップ用半導体記憶メモリ５にデータをバックアッ
プする。
Description
【０００１】
【発明の属する技術分野】本発明は、電源電圧を検知す
ることにより記憶する内容のバックアップを実行する半
導体記憶装置及びそのバックアップ方法に関する。
ることにより記憶する内容のバックアップを実行する半
導体記憶装置及びそのバックアップ方法に関する。
【０００２】
【従来の技術】従来より、半導体記憶装置は、システム
に組み込まれた状態で動作時に、停電などによって電源
電圧の供給が中断されることがある。そして、半導体装
置に記憶された内容が消失し、ついには、システムの機
能が停止してしまう場合もある。そのため、電源電圧の
供給中断を想定して、半導体記憶装置には記憶する内容
をバックアップ機能が予め用意されていることが多い。
に組み込まれた状態で動作時に、停電などによって電源
電圧の供給が中断されることがある。そして、半導体装
置に記憶された内容が消失し、ついには、システムの機
能が停止してしまう場合もある。そのため、電源電圧の
供給中断を想定して、半導体記憶装置には記憶する内容
をバックアップ機能が予め用意されていることが多い。
【０００３】かかるバックアップ機能を有する半導体記
憶装置としては、例えば次のようなものがある。図６
は、バックアップ機能を有する従来の半導体記憶装置の
一構成例を示すブロック図である。
憶装置としては、例えば次のようなものがある。図６
は、バックアップ機能を有する従来の半導体記憶装置の
一構成例を示すブロック図である。
【０００４】この半導体記憶装置１０１は、半導体記憶
メモリ１０３と、電源電圧検出回路１０５と、制御回路
１０７と、バックアップ電源１０９とを有している。
メモリ１０３と、電源電圧検出回路１０５と、制御回路
１０７と、バックアップ電源１０９とを有している。
【０００５】半導体記憶メモリ１０３としては、例え
ば、ダイナミックＲＡＭ（Dynamic Random Access Memo
ry 略して、ＤＲＡＭ）、スタティック ＲＡＭ（Stat
ic Random Access Memory 略して、ＳＲＡＭ）などの
揮発性メモリが用いられる。これらの揮発性メモリは、
電源電圧の供給なしでは記憶する内容を保持することは
できないが、高速に書き込み読み出しが可能である。従
って、これらを半導体記憶メモリ１０３として用いるこ
とにより半導体記憶装置１０１の高速化を図ることがで
きる。通常、半導体記憶メモリ１０３は電源電圧１１１
により電源を供給を受けて記憶する内容を保持する。
ば、ダイナミックＲＡＭ（Dynamic Random Access Memo
ry 略して、ＤＲＡＭ）、スタティック ＲＡＭ（Stat
ic Random Access Memory 略して、ＳＲＡＭ）などの
揮発性メモリが用いられる。これらの揮発性メモリは、
電源電圧の供給なしでは記憶する内容を保持することは
できないが、高速に書き込み読み出しが可能である。従
って、これらを半導体記憶メモリ１０３として用いるこ
とにより半導体記憶装置１０１の高速化を図ることがで
きる。通常、半導体記憶メモリ１０３は電源電圧１１１
により電源を供給を受けて記憶する内容を保持する。
【０００６】電源電圧検出回路１０５は、電源電圧１１
１をモニターする。電源電圧１１１の電圧値が異常に降
下した場合に、電源電圧検出回路１０５は検知信号１１
３を出力する。
１をモニターする。電源電圧１１１の電圧値が異常に降
下した場合に、電源電圧検出回路１０５は検知信号１１
３を出力する。
【０００７】制御回路１０７は、電源電圧検出回路１０
５からの検知信号１１３を入力すると、制御信号１１５
により半導体記憶メモリ１０３の電源電圧１１１からの
電源供給を禁止する。そして、その代わりにバックアッ
プ電源１０９からの電源供給を許可する。
５からの検知信号１１３を入力すると、制御信号１１５
により半導体記憶メモリ１０３の電源電圧１１１からの
電源供給を禁止する。そして、その代わりにバックアッ
プ電源１０９からの電源供給を許可する。
【０００８】バックアップ電源１０９は、半導体記憶メ
モリ１０３と接地電圧１１７との間に設けられる。例え
ば、電池やコンデンサにより構成される。
モリ１０３と接地電圧１１７との間に設けられる。例え
ば、電池やコンデンサにより構成される。
【０００９】このような半導体記憶装置１０１は、組み
込まれるシステムの各種の制御を行う中央処理装置（Ce
ntal Processing Unit 略して、ＣＰＵ）からアドレス
バス１１９を介してアドレス情報が送られ、書き込み読
み出しの対象となる半導体記憶メモリ１０３内のアドレ
スが指定される。さらに、データバス１２１を介して各
種の処理のデータを半導体記憶メモリ１０３から読み出
したり、半導体記憶メモリ１０３に書き込んだりする。
そして、通常、半導体記憶メモリ１０３には電源電圧１
１１から電源を供給し、電源電圧１１１に異常が発生し
た場合には電源供給源を瞬時に電源電圧１１１からバッ
クアップ電源１１７に切り換える。そうすることによ
り、半導体記憶メモリ１０３には安定した電源が供給さ
れることになる。
込まれるシステムの各種の制御を行う中央処理装置（Ce
ntal Processing Unit 略して、ＣＰＵ）からアドレス
バス１１９を介してアドレス情報が送られ、書き込み読
み出しの対象となる半導体記憶メモリ１０３内のアドレ
スが指定される。さらに、データバス１２１を介して各
種の処理のデータを半導体記憶メモリ１０３から読み出
したり、半導体記憶メモリ１０３に書き込んだりする。
そして、通常、半導体記憶メモリ１０３には電源電圧１
１１から電源を供給し、電源電圧１１１に異常が発生し
た場合には電源供給源を瞬時に電源電圧１１１からバッ
クアップ電源１１７に切り換える。そうすることによ
り、半導体記憶メモリ１０３には安定した電源が供給さ
れることになる。
【００１０】ところが上記従来の半導体記憶装置１０１
は半導体記憶メモリ１０３のバックアップ電源１０９と
して電池やコンデンサなどを用いているので、半導体記
憶メモリ１０３に電源を供給することが可能な時間、つ
まりバックアップすることができる時間が有限であると
いう問題があった。そして、あらゆる事態を想定してバ
ックアップできる時間をできるだけ長くするためには電
池やコンデンサの数を増やさなければならず、結果とし
てコストの増大を招くおそれもあった。
は半導体記憶メモリ１０３のバックアップ電源１０９と
して電池やコンデンサなどを用いているので、半導体記
憶メモリ１０３に電源を供給することが可能な時間、つ
まりバックアップすることができる時間が有限であると
いう問題があった。そして、あらゆる事態を想定してバ
ックアップできる時間をできるだけ長くするためには電
池やコンデンサの数を増やさなければならず、結果とし
てコストの増大を招くおそれもあった。
【００１１】そこで、この問題を解決すべく、上記半導
体記憶メモリ１０３としてバックアップ電源１０９を必
要としない不揮発性メモリを用いる半導体記憶装置が考
えられる。不揮発性メモリは上記揮発性メモリと異な
り、電源供給なしで記憶する内容を保持することができ
るメモリである。この不揮発性メモリとしては、例え
ば、ＥＥＰＲＯＭ（Electrically Erasable and Progra
mmable Read Only Memory）、フラッシュメモリ（Flush
Memory）を用いることができる。ＥＥＰＲＯＭ、フラ
ッシュメモリは、周囲と電気的に絶縁されたフローティ
ングゲートを有し、そこに電荷を注入したり、そこから
電荷を放出させることにより、“１”または“０”レベ
ルのデータの記憶を行うものである。また、上記フロー
ティングゲートへの電荷の注入及びフローティングゲー
トからの電荷の放出は、薄い酸化膜（一般に、「トンネ
ル酸化膜」と呼ばれる。）を流れるトンネル電流を用い
て行われる。これらの不揮発性メモリは電源供給なしで
も記憶する内容を保持することができるのでバックアッ
プ電源を不要とし、また、十分なバックアップ時間を持
つことも可能となる。なお、ＥＥＰＲＯＭ、フラッシュ
メモリは保持する内容を電気的に消去することができる
ので半導体記憶装置１０１に実装したままでの内容の変
更が可能となる。
体記憶メモリ１０３としてバックアップ電源１０９を必
要としない不揮発性メモリを用いる半導体記憶装置が考
えられる。不揮発性メモリは上記揮発性メモリと異な
り、電源供給なしで記憶する内容を保持することができ
るメモリである。この不揮発性メモリとしては、例え
ば、ＥＥＰＲＯＭ（Electrically Erasable and Progra
mmable Read Only Memory）、フラッシュメモリ（Flush
Memory）を用いることができる。ＥＥＰＲＯＭ、フラ
ッシュメモリは、周囲と電気的に絶縁されたフローティ
ングゲートを有し、そこに電荷を注入したり、そこから
電荷を放出させることにより、“１”または“０”レベ
ルのデータの記憶を行うものである。また、上記フロー
ティングゲートへの電荷の注入及びフローティングゲー
トからの電荷の放出は、薄い酸化膜（一般に、「トンネ
ル酸化膜」と呼ばれる。）を流れるトンネル電流を用い
て行われる。これらの不揮発性メモリは電源供給なしで
も記憶する内容を保持することができるのでバックアッ
プ電源を不要とし、また、十分なバックアップ時間を持
つことも可能となる。なお、ＥＥＰＲＯＭ、フラッシュ
メモリは保持する内容を電気的に消去することができる
ので半導体記憶装置１０１に実装したままでの内容の変
更が可能となる。
【００１２】しかしながら、半導体記憶メモリ１０３と
して不揮発性メモリを用いた半導体記憶装置にあっても
次のような問題が起こっていた。それは、上述したよう
に、ＥＥＰＲＯＭ、フラッシュメモリでは、トンネル酸
化膜を介してフローティングゲートに電荷を注入したり
引き抜いたりすることによりデータの書き換えを行うの
で、上記揮発性メモリを用いた場合と比べてデータの書
き換えに必要な時間が長くなってしまうことである。さ
らに、トンネル酸化膜は電荷を通過することでダメージ
を受けるので、最終的には絶縁破壊を起こしてしまう。
従って、データの書き換え回数には限界があり、半導体
記憶装置の使用期間は上記揮発性メモリを用いた場合と
比べて短いものとなってしまう。
して不揮発性メモリを用いた半導体記憶装置にあっても
次のような問題が起こっていた。それは、上述したよう
に、ＥＥＰＲＯＭ、フラッシュメモリでは、トンネル酸
化膜を介してフローティングゲートに電荷を注入したり
引き抜いたりすることによりデータの書き換えを行うの
で、上記揮発性メモリを用いた場合と比べてデータの書
き換えに必要な時間が長くなってしまうことである。さ
らに、トンネル酸化膜は電荷を通過することでダメージ
を受けるので、最終的には絶縁破壊を起こしてしまう。
従って、データの書き換え回数には限界があり、半導体
記憶装置の使用期間は上記揮発性メモリを用いた場合と
比べて短いものとなってしまう。
【００１３】
【発明が解決しようとする課題】上述したように、従来
の半導体記憶装置は、半導体記憶メモリとしてＤＲＡ
Ｍ、ＳＲＡＭ等の揮発性メモリを用いた場合には、その
メモリをバックアップすることができる時間が有限であ
り、また、バックアップできる時間をできるだけ長くす
るためには電池やコンデンサの数を増やさなければなら
ず、結果としてコストの増大を招くという不具合があっ
た。
の半導体記憶装置は、半導体記憶メモリとしてＤＲＡ
Ｍ、ＳＲＡＭ等の揮発性メモリを用いた場合には、その
メモリをバックアップすることができる時間が有限であ
り、また、バックアップできる時間をできるだけ長くす
るためには電池やコンデンサの数を増やさなければなら
ず、結果としてコストの増大を招くという不具合があっ
た。
【００１４】また、半導体記憶メモリとしてＥＥＰＲＯ
Ｍ、フラッシュメモリ等の不揮発性メモリを用いた場合
には、データの書き換え時間が長くなるので半導体記憶
装置の高速化を図ることができなかった。また、ＥＥＰ
ＲＯＭ、フラッシュメモリのデータ書き換え回数には限
界があるので、結果として、半導体記憶装置の耐用年数
が短くなってしまうという不具合があった。
Ｍ、フラッシュメモリ等の不揮発性メモリを用いた場合
には、データの書き換え時間が長くなるので半導体記憶
装置の高速化を図ることができなかった。また、ＥＥＰ
ＲＯＭ、フラッシュメモリのデータ書き換え回数には限
界があるので、結果として、半導体記憶装置の耐用年数
が短くなってしまうという不具合があった。
【００１５】本発明は上記事情に鑑みて成されたもので
あり、その目的は、高速に書き込み読み出しが可能で、
耐用年数が長く、かつ、高信頼性である半導体記憶装置
及びそのバックアップ方法を提供することにある。
あり、その目的は、高速に書き込み読み出しが可能で、
耐用年数が長く、かつ、高信頼性である半導体記憶装置
及びそのバックアップ方法を提供することにある。
【００１６】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、各種のデータを格納する半導体記憶装置
において、電源電圧を検知する電源電圧検知回路と、各
種の制御を行う制御回路と、外部とデータのやりとりを
行う主記憶用半導体メモリと、前記主記憶用半導体メモ
リとデータのやりとりを行うバックアップ用半導体記憶
メモリとを少なくとも具備し、電源電圧が所定値以下に
降下した場合には、前記電源電圧検知回路が前記制御回
路に信号を出力し、前記信号を入力した制御回路が前記
主記憶用半導体メモリに格納されたデータを前記バック
アップ用半導体記憶メモリに転送することを特徴とす
る。
めに本発明は、各種のデータを格納する半導体記憶装置
において、電源電圧を検知する電源電圧検知回路と、各
種の制御を行う制御回路と、外部とデータのやりとりを
行う主記憶用半導体メモリと、前記主記憶用半導体メモ
リとデータのやりとりを行うバックアップ用半導体記憶
メモリとを少なくとも具備し、電源電圧が所定値以下に
降下した場合には、前記電源電圧検知回路が前記制御回
路に信号を出力し、前記信号を入力した制御回路が前記
主記憶用半導体メモリに格納されたデータを前記バック
アップ用半導体記憶メモリに転送することを特徴とす
る。
【００１７】ここで、前記主記憶用半導体メモリとして
高速に書き込み読み出しが可能であるＳＲＡＭ、ＤＲＡ
Ｍなどの揮発性メモリを用いることが半導体装置の高速
アクセスを実現する点で好ましい。また、前記バックア
ップ用半導体記憶メモリとして電源供給なしにデータを
保存することができるＥＥＰＲＯＭ、フラッシュメモリ
などが好ましい。
高速に書き込み読み出しが可能であるＳＲＡＭ、ＤＲＡ
Ｍなどの揮発性メモリを用いることが半導体装置の高速
アクセスを実現する点で好ましい。また、前記バックア
ップ用半導体記憶メモリとして電源供給なしにデータを
保存することができるＥＥＰＲＯＭ、フラッシュメモリ
などが好ましい。
【００１８】このような構成である本発明は、通常は、
高速アクセスが可能な揮発性メモリに対して外部から書
き込み読み出しを実行し、電源電圧降下時には、電源供
給なしにデータを保存することができる不揮発性メモリ
にデータをバックアップすることにより、高速にアクセ
スすることが可能であり、かつ、バックアップ電源が不
要である半導体記憶装置を実現することができる。ま
た、コストの増大を招くこともない。
高速アクセスが可能な揮発性メモリに対して外部から書
き込み読み出しを実行し、電源電圧降下時には、電源供
給なしにデータを保存することができる不揮発性メモリ
にデータをバックアップすることにより、高速にアクセ
スすることが可能であり、かつ、バックアップ電源が不
要である半導体記憶装置を実現することができる。ま
た、コストの増大を招くこともない。
【００１９】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について説明する。
の形態について説明する。
【００２０】図１は、本発明の実施の形態に係る半導体
記憶装置の構成を示すブロック図である。この半導体記
憶装置１は、主記憶用半導体記憶メモリ３と、バックア
ップ用半導体記憶メモリ５と、電源電圧検出回路７と、
制御回路９と、アドレス値供給回路１１と、選択回路１
３とを有している。
記憶装置の構成を示すブロック図である。この半導体記
憶装置１は、主記憶用半導体記憶メモリ３と、バックア
ップ用半導体記憶メモリ５と、電源電圧検出回路７と、
制御回路９と、アドレス値供給回路１１と、選択回路１
３とを有している。
【００２１】主記憶用半導体記憶メモリ３は、通常動作
時、すなわち、電源電圧１５からの安定した電源供給が
行われている時に、外部から直接アクセスされ、データ
を格納するものである。格納機能よりもアクセス機能が
重視され、高速性が要求される。具体的には、従来例で
も説明したＤＲＡＭ、ＳＲＡＭなどの揮発性メモリが用
いられる。これらのメモリは上述したように高速に書き
込み読み出しが可能であるからである。
時、すなわち、電源電圧１５からの安定した電源供給が
行われている時に、外部から直接アクセスされ、データ
を格納するものである。格納機能よりもアクセス機能が
重視され、高速性が要求される。具体的には、従来例で
も説明したＤＲＡＭ、ＳＲＡＭなどの揮発性メモリが用
いられる。これらのメモリは上述したように高速に書き
込み読み出しが可能であるからである。
【００２２】バックアップ用半導体記憶メモリ５は、バ
ックアップ動作時、すなわち、電源電圧１５が降下した
時に、主記憶用半導体記憶メモリ３に格納されているデ
ータを格納する。また、セットアップ動作時、すなわ
ち、電源電圧１５が投入された時に、主記憶用半導体記
憶メモリ３にデータを転送する。アクセス機能よりも格
納機能が重視され、データの保存性が要求される。具体
的には、従来例でも説明したＥＥＰＲＯＭ、フラッシュ
メモリなどの不揮発性メモリが用いられる。これらのメ
モリは上述したように電源供給なしで記憶する内容を保
持することができるからである。
ックアップ動作時、すなわち、電源電圧１５が降下した
時に、主記憶用半導体記憶メモリ３に格納されているデ
ータを格納する。また、セットアップ動作時、すなわ
ち、電源電圧１５が投入された時に、主記憶用半導体記
憶メモリ３にデータを転送する。アクセス機能よりも格
納機能が重視され、データの保存性が要求される。具体
的には、従来例でも説明したＥＥＰＲＯＭ、フラッシュ
メモリなどの不揮発性メモリが用いられる。これらのメ
モリは上述したように電源供給なしで記憶する内容を保
持することができるからである。
【００２３】電源電圧検出回路７は、従来例と同様、電
源電圧１５をモニターする。電源電圧１５の電圧値が異
常に降下した場合、及び、電源電圧１５が再び投入され
た場合に、電源電圧検出回路７は検知信号１７を出力す
る。
源電圧１５をモニターする。電源電圧１５の電圧値が異
常に降下した場合、及び、電源電圧１５が再び投入され
た場合に、電源電圧検出回路７は検知信号１７を出力す
る。
【００２４】制御回路９は、電源電圧検出回路７から検
知信号１７を入力すると、制御信号１９により主記憶用
半導体記憶メモリ３に直接アクセスし、一方、制御信号
２５によりバックアップ用半導体記憶メモリ５に直接ア
クセスする。そして、主記憶用半導体記憶メモリ３とバ
ックアップ用半導体記憶メモリ５との間におけるデータ
の受け渡しについて制御を行う。さらに、同時に、選択
回路１３には選択信号２３を、アドレス値供給回路１１
には制御信号２５をそれぞれ出力する。
知信号１７を入力すると、制御信号１９により主記憶用
半導体記憶メモリ３に直接アクセスし、一方、制御信号
２５によりバックアップ用半導体記憶メモリ５に直接ア
クセスする。そして、主記憶用半導体記憶メモリ３とバ
ックアップ用半導体記憶メモリ５との間におけるデータ
の受け渡しについて制御を行う。さらに、同時に、選択
回路１３には選択信号２３を、アドレス値供給回路１１
には制御信号２５をそれぞれ出力する。
【００２５】アドレス値供給回路１１は、制御回路９か
ら制御信号２５を入力すると、予め定められたアドレス
情報をアドレスバス２７を介して主記憶用半導体記憶メ
モリ３とバックアップ用半導体記憶メモリ５に出力す
る。このアドレス値供給回路１１により書き込み読み出
しの対象となる主記憶用半導体記憶メモリ３及びバック
アップ用半導体記憶メモリ５内のアドレスが指定され
る。このアドレス値供給回路１１としては、例えば、一
般的なカウンタを用いることができる。
ら制御信号２５を入力すると、予め定められたアドレス
情報をアドレスバス２７を介して主記憶用半導体記憶メ
モリ３とバックアップ用半導体記憶メモリ５に出力す
る。このアドレス値供給回路１１により書き込み読み出
しの対象となる主記憶用半導体記憶メモリ３及びバック
アップ用半導体記憶メモリ５内のアドレスが指定され
る。このアドレス値供給回路１１としては、例えば、一
般的なカウンタを用いることができる。
【００２６】選択回路１３は、主記憶用半導体記憶メモ
リ３へのアクセスを制御回路９により行うか、外部のＣ
ＰＵ等（図示省略）により行うかを選択する。具体的に
は、通常動作時には、選択回路１３は制御回路９からの
制御信号１９と外部のＣＰＵ等からの制御信号２９との
うち制御信号２９を選択する。そして、制御信号２９が
選択回路１３を介して主記憶用半導体記憶メモリ３に入
力され、外部のＣＰＵ等がアクセスを行う。一方、バッ
クアップ動作時及びセットアップ動作時には、選択回路
１３は制御回路９から選択信号２３を受取り、制御回路
９からの制御信号１９を選択する。そして、制御信号１
９が選択回路１３を介して主記憶用半導体記憶メモリ３
に入力され、制御回路９がアクセスを行う。
リ３へのアクセスを制御回路９により行うか、外部のＣ
ＰＵ等（図示省略）により行うかを選択する。具体的に
は、通常動作時には、選択回路１３は制御回路９からの
制御信号１９と外部のＣＰＵ等からの制御信号２９との
うち制御信号２９を選択する。そして、制御信号２９が
選択回路１３を介して主記憶用半導体記憶メモリ３に入
力され、外部のＣＰＵ等がアクセスを行う。一方、バッ
クアップ動作時及びセットアップ動作時には、選択回路
１３は制御回路９から選択信号２３を受取り、制御回路
９からの制御信号１９を選択する。そして、制御信号１
９が選択回路１３を介して主記憶用半導体記憶メモリ３
に入力され、制御回路９がアクセスを行う。
【００２７】次に、本実施の形態に係る半導体記憶装置
の動作（すなわち、バックアップ方法）について図面を
用いて説明する。図２は、図１の電源電圧１５の電圧値
の変化の一例を示すタイミングチャートであり、図中Ａ
で示す期間が上記セットアップ時、Ｂで示す期間が上記
通常動作時、Ｃで示す期間が上記バックアップ時にそれ
ぞれ相当している。なお、ここでは、主記憶用半導体記
憶メモリ３としてＳＲＡＭを、バックアップ用半導体記
憶メモリ５としてＥＥＰＲＯＭを用いた場合について説
明する。
の動作（すなわち、バックアップ方法）について図面を
用いて説明する。図２は、図１の電源電圧１５の電圧値
の変化の一例を示すタイミングチャートであり、図中Ａ
で示す期間が上記セットアップ時、Ｂで示す期間が上記
通常動作時、Ｃで示す期間が上記バックアップ時にそれ
ぞれ相当している。なお、ここでは、主記憶用半導体記
憶メモリ３としてＳＲＡＭを、バックアップ用半導体記
憶メモリ５としてＥＥＰＲＯＭを用いた場合について説
明する。
【００２８】（１）通常動作時（図２中Ｂで示す期間） この期間においては、半導体記憶装置外部とＳＲＡＭと
の間でデータの入出力が行われる。
の間でデータの入出力が行われる。
【００２９】すなわち、まず、電源電圧１５の電圧値が
所定値以上である場合には、電源電圧検出回路７は電源
電圧１５に変化がないことを、検知信号１７を制御回路
９に出力することにより制御回路９に伝達する。
所定値以上である場合には、電源電圧検出回路７は電源
電圧１５に変化がないことを、検知信号１７を制御回路
９に出力することにより制御回路９に伝達する。
【００３０】次に、検知信号１７を入力した制御回路９
は制御信号２１によりＥＥＰＲＯＭ（バックアップ用半
導体記憶メモリ）５を、制御信号２５によりアドレス値
供給回路１１を共に使用不可の状態とする。
は制御信号２１によりＥＥＰＲＯＭ（バックアップ用半
導体記憶メモリ）５を、制御信号２５によりアドレス値
供給回路１１を共に使用不可の状態とする。
【００３１】一方、同時に、選択信号２３を選択回路１
３に出力する。選択信号２３を入力した選択回路１３は
制御回路９からの制御信号１９と外部のＣＰＵ等からの
制御信号２９とのうち制御信号２９を選択する。従っ
て、外部のＣＰＵ等がＳＲＡＭ（主記憶用半導体記憶メ
モリ）３に直接アクセスすることが可能となる。
３に出力する。選択信号２３を入力した選択回路１３は
制御回路９からの制御信号１９と外部のＣＰＵ等からの
制御信号２９とのうち制御信号２９を選択する。従っ
て、外部のＣＰＵ等がＳＲＡＭ（主記憶用半導体記憶メ
モリ）３に直接アクセスすることが可能となる。
【００３２】そして、アドレスバス２７を介してアドレ
ス情報が出力され、外部とＳＲＡＭ３との間でデータバ
ス３１を介してデータの入出力が行われる。
ス情報が出力され、外部とＳＲＡＭ３との間でデータバ
ス３１を介してデータの入出力が行われる。
【００３３】なお、この通常動作時では、後述するセッ
トアップが終了した後直ちにＥＥＰＲＯＭ５に格納され
ているデータを消去することが望ましい。というのは、
ＥＥＰＲＯＭ５は通常一旦消去した後に書き込みを行う
ことがその特性上必要だからである。
トアップが終了した後直ちにＥＥＰＲＯＭ５に格納され
ているデータを消去することが望ましい。というのは、
ＥＥＰＲＯＭ５は通常一旦消去した後に書き込みを行う
ことがその特性上必要だからである。
【００３４】ここで、図３は、上述した通常動作におけ
る本実施の形態に係る半導体記憶装置の動作を示すタイ
ミングチャートである。時刻ｔ1 〜時刻ｔ2 ではＳＲＡ
Ｍ３へのデータの書き込みが行われ、時刻ｔ1 〜時刻ｔ
2 ではＳＲＡＭ３からのデータの読み出しが行われてい
る。なお、ＣＥバー（ＳＲＡＭ）信号及びＲ／Ｗバー
（ＳＲＡＭ）信号は外部からの制御信号２９、ＣＥバー
（ＥＥＰＲＯＭ）信号及びＷＥバー（ＥＥＰＲＯＭ）信
号は制御回路９からの制御信号２１、ＡＤＤＲＥＳＳは
外部からのアドレス情報、ＤＡＴＡは外部とＳＲＡＭ３
との間でやりとりされるデータをそれぞれ示している。
る本実施の形態に係る半導体記憶装置の動作を示すタイ
ミングチャートである。時刻ｔ1 〜時刻ｔ2 ではＳＲＡ
Ｍ３へのデータの書き込みが行われ、時刻ｔ1 〜時刻ｔ
2 ではＳＲＡＭ３からのデータの読み出しが行われてい
る。なお、ＣＥバー（ＳＲＡＭ）信号及びＲ／Ｗバー
（ＳＲＡＭ）信号は外部からの制御信号２９、ＣＥバー
（ＥＥＰＲＯＭ）信号及びＷＥバー（ＥＥＰＲＯＭ）信
号は制御回路９からの制御信号２１、ＡＤＤＲＥＳＳは
外部からのアドレス情報、ＤＡＴＡは外部とＳＲＡＭ３
との間でやりとりされるデータをそれぞれ示している。
【００３５】（２）バックアップ動作時（図２中Ｃで示
す期間） この期間においては、電圧降下時にＳＲＡＭに格納され
ているデータをＥＥＰＲＯＭに転送する。
す期間） この期間においては、電圧降下時にＳＲＡＭに格納され
ているデータをＥＥＰＲＯＭに転送する。
【００３６】すなわち、まず、電源電圧１５の電圧値が
所定値以下である場合には、電源電圧検出回路７は電源
電圧１５が降下したことを、検知信号１７を制御回路９
に出力することにより制御回路９に伝達する。
所定値以下である場合には、電源電圧検出回路７は電源
電圧１５が降下したことを、検知信号１７を制御回路９
に出力することにより制御回路９に伝達する。
【００３７】次に、検知信号１７を入力した制御回路９
は選択信号２３を選択回路１３に出力する。選択信号２
３を入力した選択回路１３は制御回路９からの制御信号
１９と外部のＣＰＵ等からの制御信号２９とのうち制御
信号１９を選択する。従って、制御回路９がＳＲＡＭ３
に直接アクセスすることが可能となる。
は選択信号２３を選択回路１３に出力する。選択信号２
３を入力した選択回路１３は制御回路９からの制御信号
１９と外部のＣＰＵ等からの制御信号２９とのうち制御
信号１９を選択する。従って、制御回路９がＳＲＡＭ３
に直接アクセスすることが可能となる。
【００３８】一方、同時に、制御信号２１によりＥＥＰ
ＲＯＭ５を、制御信号２５によりアドレス値供給回路１
１を共に使用可の状態とする。
ＲＯＭ５を、制御信号２５によりアドレス値供給回路１
１を共に使用可の状態とする。
【００３９】次に、制御回路９は制御信号１９によりＳ
ＲＡＭ３を使用可の状態とする。
ＲＡＭ３を使用可の状態とする。
【００４０】次に、アドレスバス２７を介してアドレス
値供給回路１１から供給されるアドレスに従ってＳＲＡ
Ｍ３に格納されているデータをＥＥＰＲＯＭ５に転送す
る。
値供給回路１１から供給されるアドレスに従ってＳＲＡ
Ｍ３に格納されているデータをＥＥＰＲＯＭ５に転送す
る。
【００４１】そして、予め設定されているアドレスに達
した時点で、アドレス値供給回路１１はアドレス値供給
終了信号３３を制御回路９に出力する。アドレス値供給
終了信号３３を入力した制御回路９は上記転送作業を終
了する。
した時点で、アドレス値供給回路１１はアドレス値供給
終了信号３３を制御回路９に出力する。アドレス値供給
終了信号３３を入力した制御回路９は上記転送作業を終
了する。
【００４２】なお、アドレス値供給回路１１に設定され
るアドレス領域はユーザーが予め設定する。従って、バ
ックアップ時にＳＲＡＭ３のどの領域に格納されている
データをＥＥＰＲＯＭ５でバックアップするかはユーザ
ーは自由に決めることができる。
るアドレス領域はユーザーが予め設定する。従って、バ
ックアップ時にＳＲＡＭ３のどの領域に格納されている
データをＥＥＰＲＯＭ５でバックアップするかはユーザ
ーは自由に決めることができる。
【００４３】ここで、図４は、上述したバックアップ動
作における本実施の形態に係る半導体記憶装置の動作を
示すタイミングチャートである。時刻ｔ11〜時刻ｔ12及
び時刻ｔ12〜時刻ｔ13それぞれの期間において、例えば
１バイトごとにデータがＳＲＡＭ３からＥＥＰＲＯＭ５
に転送されている。なお、ＣＥバー（ＳＲＡＭ）信号及
びＲ／Ｗバー（ＳＲＡＭ）信号は制御回路９からの制御
信号１９、ＣＥバー（ＥＥＰＲＯＭ）信号及びＷＥバー
（ＥＥＰＲＯＭ）信号は制御回路９からの制御信号２
１、ＡＤＤＲＥＳＳはアドレス値供給回路１１からのア
ドレス情報、ＤＡＴＡはＳＲＡＭ３からＥＥＰＲＯＭ５
に転送されるデータをそれぞれ示している。
作における本実施の形態に係る半導体記憶装置の動作を
示すタイミングチャートである。時刻ｔ11〜時刻ｔ12及
び時刻ｔ12〜時刻ｔ13それぞれの期間において、例えば
１バイトごとにデータがＳＲＡＭ３からＥＥＰＲＯＭ５
に転送されている。なお、ＣＥバー（ＳＲＡＭ）信号及
びＲ／Ｗバー（ＳＲＡＭ）信号は制御回路９からの制御
信号１９、ＣＥバー（ＥＥＰＲＯＭ）信号及びＷＥバー
（ＥＥＰＲＯＭ）信号は制御回路９からの制御信号２
１、ＡＤＤＲＥＳＳはアドレス値供給回路１１からのア
ドレス情報、ＤＡＴＡはＳＲＡＭ３からＥＥＰＲＯＭ５
に転送されるデータをそれぞれ示している。
【００４４】（３）セットアップ時（図２中Ａで示す期
間） この期間においては、電圧投入時にＥＥＰＲＯＭでバッ
クアップされているデータをＳＲＡＭに転送する。
間） この期間においては、電圧投入時にＥＥＰＲＯＭでバッ
クアップされているデータをＳＲＡＭに転送する。
【００４５】すなわち、まず、電源電圧１５の電圧値が
所定値以上である場合には、電源電圧検出回路７は電源
電圧１５が投入されたことを、検知信号１７を制御回路
９に出力することにより制御回路９に伝達する。
所定値以上である場合には、電源電圧検出回路７は電源
電圧１５が投入されたことを、検知信号１７を制御回路
９に出力することにより制御回路９に伝達する。
【００４６】次に、検知信号１７を入力した制御回路９
は選択信号２３を選択回路１３に出力する。選択信号２
３を入力した選択回路１３は制御回路９からの制御信号
１９と外部のＣＰＵ等からの制御信号２９とのうち制御
信号１９を選択する。従って、制御回路９がＳＲＡＭ３
に直接アクセスすることが可能となる。
は選択信号２３を選択回路１３に出力する。選択信号２
３を入力した選択回路１３は制御回路９からの制御信号
１９と外部のＣＰＵ等からの制御信号２９とのうち制御
信号１９を選択する。従って、制御回路９がＳＲＡＭ３
に直接アクセスすることが可能となる。
【００４７】一方、同時に、制御信号２１によりＥＥＰ
ＲＯＭ５を、制御信号２５によりアドレス値供給回路１
１を共に使用可の状態とする。
ＲＯＭ５を、制御信号２５によりアドレス値供給回路１
１を共に使用可の状態とする。
【００４８】次に、制御回路９は制御信号１９によりＳ
ＲＡＭ３を使用可の状態とする。
ＲＡＭ３を使用可の状態とする。
【００４９】次に、アドレスバス２７を介してアドレス
値供給回路１１から供給されるアドレスに従ってＥＥＰ
ＲＯＭ５に格納されているデータをＳＲＡＭ３に転送す
る。
値供給回路１１から供給されるアドレスに従ってＥＥＰ
ＲＯＭ５に格納されているデータをＳＲＡＭ３に転送す
る。
【００５０】そして、予め設定されているアドレスに達
した時点で、アドレス値供給回路１１はアドレス値供給
終了信号３３を制御回路９に出力する。アドレス値供給
終了信号３３を入力した制御回路９は上記転送作業を終
了する。
した時点で、アドレス値供給回路１１はアドレス値供給
終了信号３３を制御回路９に出力する。アドレス値供給
終了信号３３を入力した制御回路９は上記転送作業を終
了する。
【００５１】ここで、図５は、上述したセットアップ動
作における本実施の形態に係る半導体記憶装置の動作を
示すタイミングチャートである。時刻ｔ101 〜時刻ｔ10
2 及び時刻ｔ102 〜時刻ｔ103 それぞれの期間におい
て、例えば１バイトごとにデータがＥＥＰＲＯＭ５から
ＳＲＡＭ３に転送されている。なお、ＣＥバー（ＳＲＡ
Ｍ）信号及びＲ／Ｗバー（ＳＲＡＭ）信号は制御回路９
からの制御信号１９、ＣＥバー（ＥＥＰＲＯＭ）信号及
びＷＥバー（ＥＥＰＲＯＭ）信号は制御回路９からの制
御信号２１、ＡＤＤＲＥＳＳはアドレス値供給回路１１
からのアドレス情報、ＤＡＴＡはＥＥＰＲＯＭ５からＳ
ＲＡＭ３に転送されるデータをそれぞれ示している。
作における本実施の形態に係る半導体記憶装置の動作を
示すタイミングチャートである。時刻ｔ101 〜時刻ｔ10
2 及び時刻ｔ102 〜時刻ｔ103 それぞれの期間におい
て、例えば１バイトごとにデータがＥＥＰＲＯＭ５から
ＳＲＡＭ３に転送されている。なお、ＣＥバー（ＳＲＡ
Ｍ）信号及びＲ／Ｗバー（ＳＲＡＭ）信号は制御回路９
からの制御信号１９、ＣＥバー（ＥＥＰＲＯＭ）信号及
びＷＥバー（ＥＥＰＲＯＭ）信号は制御回路９からの制
御信号２１、ＡＤＤＲＥＳＳはアドレス値供給回路１１
からのアドレス情報、ＤＡＴＡはＥＥＰＲＯＭ５からＳ
ＲＡＭ３に転送されるデータをそれぞれ示している。
【００５２】
【発明の効果】以上説明したように本発明によれば、主
記憶用半導体記憶メモリとしてＳＲＡＭなどの揮発性メ
モリを用い、一方、バックアップ用半導体記憶メモリと
してＥＥＰＲＯＭなどの不揮発性メモリを用いることに
より、揮発性メモリ、不揮発性メモリそれぞれの持つ優
れた特性を同時に兼ね備えた半導体記憶装置を提供する
ことができる。すなわち、外部とのデータのやりとりを
行う主記憶用半導体記憶メモリには高速に書き込み読み
出しが可能である揮発性メモリを用い、電源電圧の降下
時にはデータをバックアップするバックアップ用半導体
記憶メモリには半永久的に電源供給なしでデータを保存
することができる不揮発性メモリを用いることにより、
高速に書き込み読み出しが可能で、耐用年数が長く、か
つ、高信頼性である半導体記憶装置を提供することがで
きる。
記憶用半導体記憶メモリとしてＳＲＡＭなどの揮発性メ
モリを用い、一方、バックアップ用半導体記憶メモリと
してＥＥＰＲＯＭなどの不揮発性メモリを用いることに
より、揮発性メモリ、不揮発性メモリそれぞれの持つ優
れた特性を同時に兼ね備えた半導体記憶装置を提供する
ことができる。すなわち、外部とのデータのやりとりを
行う主記憶用半導体記憶メモリには高速に書き込み読み
出しが可能である揮発性メモリを用い、電源電圧の降下
時にはデータをバックアップするバックアップ用半導体
記憶メモリには半永久的に電源供給なしでデータを保存
することができる不揮発性メモリを用いることにより、
高速に書き込み読み出しが可能で、耐用年数が長く、か
つ、高信頼性である半導体記憶装置を提供することがで
きる。
【図１】本発明の実施の形態に係る半導体記憶装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１の電源電圧１５の電圧値の変化の一例を示
すタイミングチャートである。
すタイミングチャートである。
【図３】通常動作における本実施の形態に係る半導体記
憶装置の動作を示すタイミングチャートである。
憶装置の動作を示すタイミングチャートである。
【図４】バックアップ動作における本実施の形態に係る
半導体記憶装置の動作を示すタイミングチャートであ
る。
半導体記憶装置の動作を示すタイミングチャートであ
る。
【図５】セットアップ動作における本実施の形態に係る
半導体記憶装置の動作を示すタイミングチャートであ
る。
半導体記憶装置の動作を示すタイミングチャートであ
る。
【図６】バックアップ機能を有する従来の半導体記憶装
置の一構成例を示すブロック図である。
置の一構成例を示すブロック図である。
１、１０１ 半導体記憶装置 ３ 主記憶用半導体記憶メモリ ５ バックアップ用半導体記憶メモリ ７、１０５ 電源電圧検出回路 ９、１０７ 制御回路 １１ アドレス値供給回路 １３ 選択回路 １５、１１１ 電源電圧 １７、１１３ 検知信号 １９、２１、２５、２９、１１５ 制御信号 ２３ 選択信号 ２７ アドレスバス ３１ データバス ３３ アドレス供給終了信号 １０３ 半導体記憶メモリ １０９ バックアップ電源 １１７ 接地電圧 １１９ アドレスバス １２１ データバス
Claims (7)
- 【請求項１】 各種のデータを格納する半導体記憶装置
において、 外部とデータのやりとりを行う第１の半導体記憶メモリ
と、 前記第１の半導体記憶メモリとデータのやりとりを行う
第２の半導体メモリとを少なくとも具備し、 電源電圧が所定値以下に降下した際に、前記第１の半導
体記憶メモリに格納されているデータを前記第２の半導
体記憶メモリに転送することを特徴とする半導体記憶装
置。 - 【請求項２】 各種のデータを格納する半導体記憶装置
において、 電源電圧を検知する電源電圧検知回路と、 各種の制御を行う制御回路と、 外部とデータのやりとりを行う主記憶用半導体メモリ
と、 前記主記憶用半導体メモリとデータのやりとりを行うバ
ックアップ用半導体記憶メモリとを少なくとも具備し、 電源電圧が所定値以下に降下した場合には、前記電源電
圧検知回路が前記制御回路に信号を出力し、前記信号を
入力した制御回路が前記主記憶用半導体メモリに格納さ
れたデータを前記バックアップ用半導体記憶メモリに転
送することを特徴とする半導体記憶装置。 - 【請求項３】 前記半導体記憶装置は、さらに、前記主
記憶用半導体メモリに格納されたデータを前記バックア
ップ用半導体記憶メモリに転送する場合のアドレス情報
を供給するアドレス値供給回路を具備することを特徴と
する請求項２記載の半導体記憶装置。 - 【請求項４】 前記半導体記憶装置は、さらに、前記主
記憶用半導体メモリへのアクセスを外部から行うか前記
制御回路により行うかを選択する選択回路を具備するこ
とを特徴とする請求項２記載の半導体記憶装置。 - 【請求項５】 前記主記憶用半導体メモリは揮発性メモ
リであることを特徴とする請求項２、３又は４記載の半
導体記憶装置。 - 【請求項６】 前記バックアップ用半導体メモリは不揮
発性メモリであることを特徴とする請求項２、３又は４
記載の半導体記憶装置。 - 【請求項７】 各種のデータを格納する半導体記憶装置
のバックアップ方法において、 電源電圧が所定値以下に降下した際には、主記憶用半導
体記憶メモリに対する外部からのアクセスを停止し、 前記主記憶用半導体記憶メモリに格納されているデータ
をバックアップ用半導体記憶メモリに転送し、保存する
ことを特徴とする半導体記憶装置のバックアップ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9333230A JPH11167794A (ja) | 1997-12-03 | 1997-12-03 | 半導体記憶装置及びそのバックアップ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9333230A JPH11167794A (ja) | 1997-12-03 | 1997-12-03 | 半導体記憶装置及びそのバックアップ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11167794A true JPH11167794A (ja) | 1999-06-22 |
Family
ID=18263784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9333230A Pending JPH11167794A (ja) | 1997-12-03 | 1997-12-03 | 半導体記憶装置及びそのバックアップ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11167794A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693840B2 (en) | 2001-10-17 | 2004-02-17 | Matsushita Electric Industrial Co., Ltd. | Non-volatile semiconductor memory device with enhanced erase/write cycle endurance |
| JP2012257057A (ja) * | 2011-06-08 | 2012-12-27 | Rohm Co Ltd | データ処理装置 |
| JP2016517122A (ja) * | 2013-04-29 | 2016-06-09 | アマゾン・テクノロジーズ・インコーポレーテッド | システムメモリから不揮発性データストレージに移行されるアプリケーションプログラムデータの選択的保持 |
| WO2019003336A1 (ja) * | 2017-06-28 | 2019-01-03 | 株式会社Ｆｕｊｉ | 部品装着機用ヘッド |
-
1997
- 1997-12-03 JP JP9333230A patent/JPH11167794A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693840B2 (en) | 2001-10-17 | 2004-02-17 | Matsushita Electric Industrial Co., Ltd. | Non-volatile semiconductor memory device with enhanced erase/write cycle endurance |
| JP2012257057A (ja) * | 2011-06-08 | 2012-12-27 | Rohm Co Ltd | データ処理装置 |
| JP2016517122A (ja) * | 2013-04-29 | 2016-06-09 | アマゾン・テクノロジーズ・インコーポレーテッド | システムメモリから不揮発性データストレージに移行されるアプリケーションプログラムデータの選択的保持 |
| JP2018055727A (ja) * | 2013-04-29 | 2018-04-05 | アマゾン・テクノロジーズ・インコーポレーテッド | システムメモリから不揮発性データストレージに移行されるアプリケーションプログラムデータの選択的保持 |
| US10089191B2 (en) | 2013-04-29 | 2018-10-02 | Amazon Technologies, Inc. | Selectively persisting application program data from system memory to non-volatile data storage |
| WO2019003336A1 (ja) * | 2017-06-28 | 2019-01-03 | 株式会社Ｆｕｊｉ | 部品装着機用ヘッド |
| JPWO2019003336A1 (ja) * | 2017-06-28 | 2020-02-27 | 株式会社Ｆｕｊｉ | 部品装着機用ヘッド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10438669B2 (en) | Flash storage device with data integrity protection | |
| US6693840B2 (en) | Non-volatile semiconductor memory device with enhanced erase/write cycle endurance | |
| US5438549A (en) | Nonvolatile memory with volatile memory buffer and a backup power supply system | |
| EP1497730B1 (en) | Methods for storing data in non-volatile memories | |
| TWI231503B (en) | Semiconductor storage device | |
| JP3223375B2 (ja) | フェイルセーフ不揮発性メモリプログラミングシステムおよびそのための方法 | |
| CN101867169B (zh) | 应用于快闪存储器的保护电路 | |
| JPH09160838A (ja) | キャッシュメモリバックアップ装置 | |
| JPS62256296A (ja) | 半導体不揮発性記憶装置 | |
| WO2006036443A2 (en) | Method and apparatus for protecting an integrated circuit from erroneous operation | |
| JP3596989B2 (ja) | 半導体記憶装置 | |
| US6967891B2 (en) | Information processing apparatus and semiconductor memory | |
| US5157634A (en) | Dram having extended refresh time | |
| KR20130018588A (ko) | 비휘발성 정적 랜덤 억세스 메모리 장치들 및 동작 방법 | |
| EP1761932B1 (en) | Dram with half and full density operation | |
| US7248503B2 (en) | Semiconductor nonvolatile storage device | |
| JPH08249244A (ja) | データ保持回路 | |
| US7684260B2 (en) | Flash memory device and method for driving the same | |
| JPH11167794A (ja) | 半導体記憶装置及びそのバックアップ方法 | |
| US8010854B2 (en) | Method and circuit for brownout detection in a memory system | |
| US8750015B2 (en) | Integrated circuit comprising a FRAM memory and method for granting read-access to a FRAM memory | |
| JPH0442496A (ja) | 不揮発性ｒａｍ | |
| JP3866511B2 (ja) | 不揮発性メモリ | |
| JP4125915B2 (ja) | 半導体記憶装置 | |
| JPH0479098A (ja) | 半導体記憶装置 |