JPH11163518A - Thin film multilayer wiring board and its manufacture - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a thin film multilayer wiring board which is manufactured by a sheet laminating method, wherein a space not fully embedded in an insulating layer does not exit due to embedding of an adhesive sheet into wiring and has a flat insulating layer film surface at the same time, and to provide a method for manufacturing such board. SOLUTION: A thin film multilayer wiring board which satisfies the following condition is manufactured by using an adhesive and a wiring pattern; 0<Tp/Tf<(2F+2Fm)/(2F+Wm), where (m) is the ratio of the wiring width to the wiring interval (wiring width/wiring interval) of one wiring group; (w) is the wiring interval between wiring groups; Tp is the wiring thickness; Tf is the film thickness, and F is the adhesive displacement quantity defined by F=(L-20)/2 when the size of the maximum square contained in a film piece plane after pressing is L×Lmm<2> after pressing, when the sheet piece of 20×20 mm<2> is sandwiched between two pieces of 4 mm thickness 20×50 mm<2> borosilicate glass, and the pair of glass boards are pressed under the same temperature and pressure conditions as the press-bonding conditions of the film to the wiring board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、電子部品搭載用の
薄膜多層配線基板及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin-film multilayer wiring board for mounting electronic components and a method of manufacturing the same.

【０００２】[0002]

【従来の技術】大型計算機に要求される処理能力の高度
化に伴い、大型計算機のマルチチップモジュール(ＭＣ
Ｍ)において、ポリイミド薄膜層が適用されるようにな
ってきた。ポリイミドが低誘電率であり、かつ微細加工
が可能であることから、高速信号伝送と高密度実装を実
現できるためである。高マシンサイクルを実現するため
の高密度化（狭ピッチ化）と、薄膜配線層の低抵抗化を
両立するためには、大きな配線厚が必要となる。例え
ば、ライン/スペース２０／２０μｍ、配線厚２０μｍ
といった仕様の薄膜配線が要求されることも考えられ
る。2. Description of the Related Art With the advance of processing power required for large computers, multi-chip modules (MC) for large computers have been developed.
In M), a polyimide thin film layer has been applied. This is because polyimide has a low dielectric constant and can be processed finely, so that high-speed signal transmission and high-density mounting can be realized. In order to achieve both high density (narrow pitch) for realizing a high machine cycle and low resistance of the thin film wiring layer, a large wiring thickness is required. For example, line / space 20/20 μm, wiring thickness 20 μm
It is conceivable that a thin film wiring having such a specification is required.

【０００３】薄膜作製法は大きく2種類の方法に分類さ
れる。一つは、ポリイミドワニスを塗布しこれを焼結す
ることでポリイミド絶縁層を形成する、ワニス塗布法で
あり、この方法は、例えば、特開平５−１９８９５２号
公報に記載されている。ワニス塗布法においては、厚塗
りが難しいこと、配線の凹凸が焼結後の表面段差に反映
される等の問題があるために、配線厚が大きい場合には
その適用が困難となる。[0003] Thin film fabrication methods are broadly classified into two types. One is a varnish coating method in which a polyimide varnish is applied and sintered to form a polyimide insulating layer. This method is described in, for example, Japanese Patent Application Laid-Open No. 5-198952. The varnish coating method has problems in that it is difficult to apply a thick coating and that unevenness of the wiring is reflected on the surface step after sintering. Therefore, it is difficult to apply the method when the wiring thickness is large.

【０００４】もう一つの薄膜作製法は、ポリイミド等の
薄膜シートを配線基板に接着することにより絶縁層を形
成するシート積層法である。一度のワニス塗布では形成
困難な４０μｍ程度の薄膜形成を可能にするなどのシー
ト積層法のメリットにより、多層板作製のターンアラウ
ンドタイムを短縮することができる。また、シート積層
法の特徴の一つは、特開平８−１４８８２８号公報にあ
るように、配線パターンをあらかじめ形成した複数のシ
ートを一括積層し、多層基板を作製する一括積層方式が
可能であることである。本方式により薄膜多層基板を高
歩留まりでかつ短いターンアラウンドタイムで製造しう
る。[0004] Another thin film manufacturing method is a sheet laminating method in which an insulating layer is formed by bonding a thin film sheet of polyimide or the like to a wiring board. Due to the merits of the sheet laminating method, for example, a thin film of about 40 μm, which is difficult to form by a single varnish coating, can be formed, so that the turnaround time for producing a multilayer board can be reduced. One of the features of the sheet lamination method is a batch lamination method in which a plurality of sheets on which a wiring pattern is formed in advance are collectively laminated to produce a multilayer substrate, as described in JP-A-8-148828. That is. According to this method, a thin film multilayer substrate can be manufactured with a high yield and a short turnaround time.

【０００５】特開平５−３２７２０９号公報にあるよう
に、シート積層法で用いるシートは、接着剤層と接着剤
支持フィルム層の２層からなるのが通常であり、これに
より、単独フィルムでは取り扱いの難しい接着剤層を容
易に取り扱うことが可能になる。As disclosed in Japanese Patent Application Laid-Open No. 5-327209, a sheet used in the sheet laminating method usually comprises two layers, an adhesive layer and an adhesive support film layer. It is possible to easily handle an adhesive layer which is difficult to perform.

【０００６】また、特開平７−６６５５２号公報には、
電気信号の流れることのないダミー配線を、配線パター
ン中に挿入する方法が開示されている。[0006] Japanese Patent Application Laid-Open No. 7-66552 discloses that
A method of inserting a dummy wiring through which an electric signal does not flow into a wiring pattern is disclosed.

【０００７】[0007]

【発明が解決しようとする課題】シート積層法の問題点
は、接着剤の変形により配線を完全に埋め込み、かつ同
時に、埋め込み後の絶縁層フィルム表面を平坦化するこ
とが困難であることにある。配線厚が接着剤層厚の１／
１０程度に小さい場合には、配線の埋め込みが十分で、
かつ、埋め込み後のフィルム表面が平坦になる。しかし
ながら、配線厚/接着剤厚の比が大きくなってくると、
配線の近傍に接着剤で埋め込みきれなかった空隙（ボイ
ド）が発生したり、あるいはシートの表面に配線形状を
反映した凹凸が形成されやすくなり、埋め込み性と平坦
性を両立することができないという問題が発生してく
る。The problem with the sheet lamination method is that it is difficult to completely embed the wiring due to deformation of the adhesive and at the same time, to planarize the surface of the insulating layer film after embedding. . Wiring thickness is 1 / th of adhesive layer thickness
If it is as small as about 10, the wiring is sufficiently embedded,
Moreover, the film surface after embedding becomes flat. However, as the ratio of wiring thickness / adhesive thickness increases,
A void (void) that cannot be completely filled with an adhesive is generated in the vicinity of the wiring, or irregularities reflecting the wiring shape are easily formed on the surface of the sheet, so that it is not possible to achieve both the filling property and the flatness. Comes out.

【０００８】本発明の目的は、シート積層法によって作
製された薄膜多層配線基板において、接着剤シートの配
線への埋め込みによって絶縁層内に埋め込みきれない空
隙が存在せず、かつ同時に、絶縁層フィルムの表面が平
坦である薄膜多層配線基板、および、その製造方法を提
供することにある。An object of the present invention is to provide a thin film multilayer wiring board manufactured by a sheet laminating method, in which there is no void that cannot be completely embedded in an insulating layer due to embedding of an adhesive sheet in wiring, and at the same time, an insulating layer film To provide a thin-film multilayer wiring board having a flat surface and a method of manufacturing the same.

【０００９】本発明の他の目的は、シート積層法によっ
て作製された薄膜多層配線基板において、埋め込み性と
平坦性を両立する薄膜多層配線基板、および、その製造
方法を提供することにある。Another object of the present invention is to provide a thin-film multilayer wiring board which is compatible with embedding and flatness in a thin-film multilayer wiring board manufactured by a sheet laminating method, and a method of manufacturing the same.

【００１０】[0010]

【課題を解決するための手段】本発明は、上記目的を達
成するため、フィルムを配線基板上に圧着することによ
り絶縁層が形成される薄膜多層配線基板において、１つ
の配線群における配線幅と配線間隔の比(配線幅/配線間
隔)をm、配線群と配線群の間の配線間隔をW、配線厚をT
p、該フィルムの厚さをTfとし、また、該フィルムと同
一組成の厚さ20μmのシート片20×20 mm²を厚さ4 mmの2
枚の50×50 mm²のホウケイ酸ガラスに挟み込み、このガ
ラス板対を配線基板上へのフィルムの圧着条件と同一の
温度圧力条件でプレスした際に、プレス後のフィルム片
の大きさがL×L mm²であるとき、F = (L-20)/2で定義さ
れる接着剤変位量をFをするとき、 ０< Tp/Tf < (2F+2Fm)/(2F+Wm) の条件を満たすことを特徴とする薄膜多層配線基板を提
案する。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a thin film multilayer wiring board in which an insulating layer is formed by pressing a film on a wiring board. The wiring spacing ratio (wiring width / wiring spacing) is m, the wiring spacing between wiring groups is W, and the wiring thickness is T
p, the thickness of the film is Tf, and a sheet piece 20 × 20 mm ² having the same composition as the film and having a thickness of 20 μm is
When sandwiched between ^two 50 × 50 mm2 borosilicate glass plates and pressing this glass plate pair under the same temperature and pressure conditions as those for crimping the film on the wiring board, the size of the pressed film piece is L × L mm ² , when F = adhesive displacement defined by F = (L-20) / 2, 0 <Tp / Tf <(2F + 2Fm) / (2F + Wm) We propose a thin film multilayer wiring board characterized by satisfying the following.

【００１１】ここで、前記配線群に関して、隣接する配
線の配線幅と配線間隔が一定である複数の配線を配線群
と定義し、あるいは、隣接する配線の配線幅と配線間隔
が等しくない場合は一本の配線を配線群と定義する。Here, regarding the wiring group, a plurality of wirings in which the wiring width and the wiring interval of the adjacent wiring are constant are defined as a wiring group, or when the wiring width and the wiring interval of the adjacent wiring are not equal. One wire is defined as a wire group.

【００１２】本発明は、また、フィルムを配線基板上に
圧着することにより絶縁層が形成される薄膜多層配線基
板において、該フィルムを配線基板に圧着した後の該フ
ィルム表面を研磨切削加工を施すことなく、配線基板に
圧着したフィルム表面の凹凸と基板上の配線の凹凸の間
に相関がなく、かつ、配線部分にボイドがないことを特
徴とする薄膜多層配線基板を提案する。According to the present invention, in a thin-film multilayer wiring board on which an insulating layer is formed by pressing a film on a wiring board, the film surface is subjected to polishing and cutting after the film is pressed on the wiring board. In addition, there is proposed a thin-film multilayer wiring board characterized in that there is no correlation between the unevenness of the film surface pressed on the wiring board and the unevenness of the wiring on the board, and there is no void in the wiring portion.

【００１３】本発明は、また、２枚以上のフィルムを配
線基板上に圧着することにより絶縁層が形成される薄膜
多層配線基板において、該複数フィルムのうち、最も配
線側のフィルムを除いたフィルムの厚さが基板内で一定
であって、かつ、配線基板に圧着したフィルム表面の凹
凸と基板上の配線の凹凸の間に相関がなく、かつ、配線
部分にボイドがないことを特徴とする薄膜多層配線基板
を提案する。[0013] The present invention also relates to a thin film multilayer wiring board in which an insulating layer is formed by pressing two or more films onto a wiring board, wherein a film excluding the film closest to the wiring side among the plurality of films is provided. Is constant in the substrate, and there is no correlation between the unevenness of the film surface pressed on the wiring substrate and the unevenness of the wiring on the substrate, and there is no void in the wiring portion. A thin film multilayer wiring board is proposed.

【００１４】本発明は、また、フィルムを配線基板上に
圧着することにより絶縁層が形成される薄膜多層配線基
板であって、隣接する配線の配線幅と配線間隔が一定で
ある複数の配線からなる配線群を含む薄膜多層配線基板
において、1つの配線群における配線幅と配線間隔の比
(配線幅/配線間隔)をm、該配線の厚さをTpとするとき、
該フィルムを配線基板に圧着した後の該フィルム表面を
研磨切削加工を施すことなく、配線基板に圧着したフィ
ルム表面の凹凸の最大値がTp/2(m+1)以下であり、か
つ、配線部分にボイドがないことを特徴とする薄膜多層
配線基板を提案する。The present invention also relates to a thin-film multilayer wiring board on which an insulating layer is formed by crimping a film on a wiring board, wherein a plurality of wirings having a fixed wiring width and a constant wiring distance between adjacent wirings are provided. Ratio of the wiring width and the wiring interval in one wiring group
When (wiring width / wiring interval) is m and the thickness of the wiring is Tp,
Without polishing and cutting the film surface after pressing the film to a wiring board, the maximum value of the unevenness of the film surface pressed to the wiring board is Tp / 2 (m + 1) or less, and wiring A thin-film multilayer wiring board characterized in that there is no void in a portion is proposed.

【００１５】本発明は、また、2枚以上のフィルムを配
線基板上に圧着することにより絶縁層が形成される薄膜
多層配線基板であって、隣接する配線の配線幅と配線間
隔が一定である複数の配線からなる配線群を含む薄膜多
層配線基板において、1つの配線群における配線幅と配
線間隔の比(配線幅/配線間隔)をm、該配線の厚さをTpと
するとき、該複数のフィルムのうち、最も配線側のフィ
ルムを除いたフィルムの厚さが基板内で一定であって、
かつ、配線基板に圧着したフィルム表面の凹凸の最大値
がTp/2(m+1)以下であり、かつ、配線部分にボイドがな
いことを特徴とする薄膜多層配線基板を提案する。The present invention also relates to a thin-film multilayer wiring board in which an insulating layer is formed by pressing two or more films onto a wiring board, wherein the wiring width and the wiring interval of adjacent wiring are constant. In a thin-film multilayer wiring board including a wiring group composed of a plurality of wirings, when a ratio of a wiring width and a wiring interval in one wiring group (wiring width / interval spacing) is m and the thickness of the wiring is Tp, Of the films, the thickness of the film excluding the film on the most wiring side is constant within the substrate,
In addition, a thin film multilayer wiring board is proposed in which the maximum value of the unevenness on the surface of the film press-bonded to the wiring board is Tp / 2 (m + 1) or less and the wiring portion has no void.

【００１６】前記薄膜多層配線基板において、該フィル
ムを構成する高分子が次式（ビスマレイミドの化学式）
化１で表される構造を有するものであってもよい。In the thin-film multilayer wiring board, the polymer constituting the film is represented by the following formula (bismaleimide chemical formula)
It may have a structure represented by Chemical formula 1.

【００１７】[0017]

【化１】 Embedded image

【００１８】また、前記薄膜多層配線基板において、該
フィルムを構成する高分子が化２で表される構造を有す
るものであってもよい。Further, in the thin-film multilayer wiring board, the polymer constituting the film may have a structure represented by Chemical Formula 2.

【００１９】[0019]

【化２】 Embedded image

【００２０】前記薄膜多層配線基板は、1つの配線群に
おける配線幅と配線間隔の比(配線幅/配線間隔)をm、配
線群と配線群の間の配線間隔をW、配線厚をTp、該フィ
ルムの厚さをTfとし、また、該フィルムと同一組成の厚
さ20μmのシート片20×20 mm²を厚さ4 mmの2枚の50×50
mm²のホウケイ酸ガラスに挟み込み、このガラス板対を
配線基板上へのフィルムの圧着条件と同一の温度圧力条
件でプレスした際に、プレス後のフィルム片の大きさが
L×L mm²であるときF = (L-20)/2で定義される接着剤変
位量をFをするとき、 ０< Tp/Tf < (2F+2Fm)/(2F+Wm) の条件を満たすフィルムを絶縁層形成用フィルムとして
使用し、これを配線基板に圧着する際に、絶縁層形成用
フィルムの両面のうち、配線側ではない面に、平板を当
てて圧着し、フィルム表面に配線基板の凹凸が反映され
ないようにして製造する。In the thin-film multilayer wiring board, the ratio of the wiring width to the wiring interval (wiring width / wiring interval) in one wiring group is m, the wiring interval between the wiring groups is W, the wiring thickness is Tp, The thickness of the film is defined as Tf, and a 20 μm-thick sheet piece 20 × 20 mm ² having the same composition as the film is divided into two 50 × 50 sheets having a thickness of 4 mm.
When sandwiched between borosilicate glass of ² mm and pressing this glass plate pair under the same temperature and pressure conditions as the conditions for crimping the film on the wiring board, the size of the film piece after pressing is reduced.
When L × L mm ² , when F = (L-20) / 2, the condition of 0 <Tp / Tf <(2F + 2Fm) / (2F + Wm) When a film that satisfies is used as an insulating layer-forming film and is pressed against a wiring board, a flat plate is applied to the non-wiring side of both sides of the insulating layer-forming film, and pressed against the film surface. The wiring board is manufactured so that the unevenness of the wiring board is not reflected.

【００２１】前記製造方法は、フィルムに当てる平板を
フィルムに対して下側に置き、フィルムの上側に、配線
が基板に対して下向きになるように配線基板を置いて、
フィルムを圧着することによって達成できる。In the manufacturing method, a flat plate to be applied to the film is placed on the lower side of the film, and a wiring board is placed on the upper side of the film so that the wiring faces downward with respect to the substrate.
This can be achieved by crimping a film.

【００２２】本発明の薄膜多層配線基板は、例えば、次
のようなものであってもよい。The thin-film multilayer wiring board of the present invention may be, for example, as follows.

【００２３】基板上の配線の構成が、上記の条件を満た
さない場合であっても、例えば実際には電気信号の流れ
ることのないダミー配線を、配線パターン中に挿入する
ことによって、上記の条件を満たすようにして、表面凹
凸のない絶縁表面層を形成することができる。このダミ
ー配線は導電性のものであってもよいし、絶縁性のもの
であってもよく、配線のような形状をしていればよい。
ただし、前記埋め込みおよび平坦性条件式においては、
これらを配線として扱い、このようなダミー配線と、本
来の配線の両方を考慮する。Even if the configuration of the wiring on the substrate does not satisfy the above condition, for example, by inserting a dummy wiring through which an electric signal does not actually flow into the wiring pattern, the above condition can be obtained. As a result, an insulating surface layer having no surface irregularities can be formed. The dummy wiring may be conductive or insulating, and may have a shape like a wiring.
However, in the embedding and flatness conditional expressions,
These are treated as wirings, and both such dummy wirings and original wirings are considered.

【００２４】配線の構成、および、絶縁層形成用フィル
ムの接着剤変位量Fが、前記条件を満たすようにする手
段としては、ダミー配線を挿入する方法以外に、フィル
ムの流動性を次のようにして増大する方法がある。フィ
ルムの接着剤変位量Ｆは、フィルムの固形成分のみで決
定されるものではなく、接着前のフィルムが含む残存溶
媒量に依存し、残存溶媒量が大きいほど流動性が大きく
なる傾向がある。したがって、ダミー配線を挿入するこ
とができないような場合には、接着剤変位量Ｆを残存溶
媒量の増大により大きくすることにより、前記埋め込み
性および平坦性両立条件を満たすことが可能になる。条
件式を満足させる方法として、上記方法以外にも、接着
剤層の厚さの増大がある。このようにして、配線形状、
あるいは、接着剤変位量、接着剤層厚を制御することに
より、シート積層法において、薄膜層の平坦性と埋め込
み性を両立することができる。Means for ensuring that the wiring configuration and the amount of adhesive displacement F of the film for forming an insulating layer satisfy the above conditions include, besides the method of inserting the dummy wiring, the following methods are used to determine the fluidity of the film. There is a way to increase. The adhesive displacement F of the film is not determined only by the solid component of the film, but depends on the amount of the residual solvent contained in the film before bonding. The larger the amount of the residual solvent, the higher the flowability tends to be. Therefore, in a case where the dummy wiring cannot be inserted, it is possible to satisfy the above-mentioned condition for satisfying the embedding property and the flatness by increasing the amount of adhesive displacement F by increasing the amount of the remaining solvent. As a method of satisfying the conditional expression, there is an increase in the thickness of the adhesive layer other than the above method. In this way, the wiring shape,
Alternatively, by controlling the amount of adhesive displacement and the thickness of the adhesive layer, it is possible to achieve both flatness and embeddability of the thin film layer in the sheet lamination method.

【００２５】本発明に用いる接着剤としては、例えばポ
リアミド酸とビスマレイミドの混合物のような熱硬化性
の化合物や、可溶性ポリイミドとビスマレイミドの混合
物のような熱可塑性高分子と熱硬化性化合物の混合物な
どがある。ポリイミドやビスマレイミドは耐熱性に優れ
るという長所があるため、配線基板の絶縁材料に適して
いる。また、ポリベンズオキサゾールなども、接着剤用
ポリマとして適当な材料である。As the adhesive used in the present invention, for example, a thermosetting compound such as a mixture of polyamic acid and bismaleimide, or a thermoplastic polymer such as a mixture of soluble polyimide and bismaleimide and a thermosetting compound are used. And mixtures. Polyimide and bismaleimide have an advantage of being excellent in heat resistance, and thus are suitable as insulating materials for wiring boards. Further, polybenzoxazole and the like are also suitable materials as the polymer for the adhesive.

【００２６】配線基板は、ガラスセラミック基板、プリ
ント基板等の配線を含む多層基板であってもよいし、ガ
ラス、シリコン、ガラスセラミック等の基板の上に電気
配線を形成したものであってもよい。The wiring substrate may be a multilayer substrate including wiring such as a glass ceramic substrate or a printed circuit board, or may be a substrate in which electric wiring is formed on a substrate such as glass, silicon or glass ceramic. .

【００２７】配線パターン、および、接着剤が、 ０< Tp/Tf < (2F+2Fm)/(2F+Wm) を満たさない場合には、絶縁層にはボイドが発生してし
まうか、あるいは、接着したフィルムの表面は、平坦で
はなく配線の凹凸を反映したものになってしまう。ま
た、逆に接着したフィルムの表面が平坦で、かつ、絶縁
層内にボイドが存在しない場合には、配線パターンおよ
び接着剤は上記条件式を必ず満たす。フィルム表面を研
磨することなく、埋め込み性および平坦性を両立するた
めには、上記条件式を必ず満足する必要がある。If the wiring pattern and the adhesive do not satisfy 0 <Tp / Tf <(2F + 2Fm) / (2F + Wm), voids are generated in the insulating layer, or The surface of the adhered film is not flat but reflects the unevenness of the wiring. On the other hand, when the surface of the bonded film is flat and no void exists in the insulating layer, the wiring pattern and the adhesive always satisfy the above conditional expression. In order to achieve both embedding and flatness without polishing the film surface, the above conditional expression must be satisfied.

【００２８】一般に、平行平板によってプレスする場合
には、絶縁層表面が平坦になりやすい反面、ボイドが発
生しやすい。一方、空気圧によってプレスし、凹凸のあ
る面であっても一様な圧力によってプレスできる場合に
は、ボイドは発生しにくい反面、絶縁層表面に凹凸が生
じ易い。隣接する配線の配線幅と配線間隔が一定である
複数の配線からなる配線群を含む薄膜多層配線基板にお
いては、1つの配線群における配線幅と配線間隔の比(配
線幅/配線間隔)をm、該配線の厚さをTpとするとき、接
着したフィルム表面の凹凸の最大値は、Tp/(m+1)程度に
なる。本発明でプレスすることにより、フィルム表面凹
凸はこれよりもはるかに小さい値になる。In general, in the case of pressing with a parallel plate, the surface of the insulating layer tends to be flat, but voids are likely to occur. On the other hand, in the case where pressing is performed by air pressure and pressing can be performed with a uniform pressure even on a surface having irregularities, voids are unlikely to occur, but irregularities are likely to occur on the surface of the insulating layer. In a thin-film multilayer wiring board including a wiring group composed of a plurality of wirings in which the wiring width and the wiring spacing of adjacent wirings are constant, the ratio of the wiring width and the wiring spacing in one wiring group (wiring width / wiring spacing) is m When the thickness of the wiring is Tp, the maximum value of the irregularities on the surface of the bonded film is about Tp / (m + 1). By pressing according to the present invention, the surface irregularities of the film become much smaller.

【００２９】以上の方法を用いても、フィルム表面の平
坦化とボイドレス化の両立を実現できない場合には、本
発明の他の方法として、接着するフィルム表面を、配線
形状に従って削り取る等の方法で除去し、配線とフィル
ムのエッチングパターンを互いに鏡像の関係とすること
によってこれを実現できる。ドライエッチなどの方法に
よりフィルム表面を配線形状に従って削ることができ
る。この方法を採用する場合には、作製プロセスが増加
することが問題となるが、例えば次の方法により、プロ
セスの増加を軽減することができる。基板上の配線とフ
ィルムのエッチングパターンは、互いに鏡像の関係にあ
るため、それぞれのパターン形成を、同一のマスクを上
下反転させて利用することにより、基板上の配線パター
ン、および、フィルム上のエッチングパターンを作製す
ることができる。フィルムに形成する凹凸形状と配線凹
凸形状は、厳密に一致する必要はなく、フィルムに形成
する凹凸形状の加工精度は多少悪くても構わない。但
し、フィルムのエッチング断面積が、基板上の配線断面
積に近いほど、フィルム表面の凹凸を抑制する効果が大
きくなる。If it is not possible to achieve both the flattening of the film surface and the voiding by using the above method, another method of the present invention is to remove the film surface to be adhered according to the wiring shape. This can be achieved by removing and making the wiring and film etching patterns mirror images of each other. The surface of the film can be cut according to the wiring shape by a method such as dry etching. When this method is adopted, there is a problem in that the number of manufacturing processes increases. For example, the following method can reduce the increase in the number of processes. Since the wiring pattern on the substrate and the etching pattern of the film are mirror images of each other, the wiring pattern on the substrate and the etching on the film are formed by using the same pattern by turning the same mask upside down. Patterns can be made. The irregularities formed on the film and the irregularities on the wiring do not need to exactly match each other, and the processing accuracy of the irregularities formed on the film may be somewhat poor. However, as the etching cross-sectional area of the film is closer to the wiring cross-sectional area on the substrate, the effect of suppressing irregularities on the film surface becomes greater.

【００３０】配線基板に直接接触する接着フィルムに配
線形状に従う凹凸を加工してもよいし、また、接着剤で
はないフィルムに配線形状に従う凹凸を加工し、配線基
板と該フィルムを接着する際に、配線基板と該フィルム
との間に凹凸形状のない接着フィルムを挿入してもよ
い。The adhesive film which is in direct contact with the wiring substrate may be processed to have irregularities according to the wiring shape, or the non-adhesive film may be processed to have irregularities according to the wiring shape so that the film is adhered to the wiring substrate. Alternatively, an adhesive film having no unevenness may be inserted between the wiring board and the film.

【００３１】[0031]

【発明の実施の形態】次に、本発明による薄膜多層板作
製の実施例を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of manufacturing a thin film multilayer board according to the present invention will be described.

【００３２】《実施例1a》接着剤として、図１の(a)〜
(c)に示す分子構造のモノマの混合剤を用いた。混合モ
ル比を1：1：x(0.2 < x < 5)とし、溶剤(ジメチルアセ
トアミド)中に図１の(a)、(b)のモノマの濃度がそれぞ
れ5wt％になるように溶解した。図１の(d)に示す分子構
造のポリイミドシート(厚さ12.5 μm）の片面に、前記
の溶剤に溶解した接着剤をカーテンコートし、これを17
0度で乾燥して、2層構造のフィルムを作製した。混合比
xを0.2 < x < 5の範囲で、また、乾燥時間ｈを5分 < ｈ
< 60分の範囲で様々に変化させていろいろなフィルム
を作製し、流動性の異なる接着剤フィルムを得た。流動
性をあらわすパラメータとして、以下に示す方法により
測定しうる接着剤変位量Fを用いる。Example 1a As an adhesive, FIG.
A mixture of monomers having the molecular structure shown in (c) was used. The mixing molar ratio was set to 1: 1: x (0.2 <x <5), and the monomers (a) and (b) in FIG. 1 were dissolved in a solvent (dimethylacetamide) so that the concentration of each monomer became 5 wt%. One side of a polyimide sheet (12.5 μm thick) having a molecular structure shown in FIG.
The film was dried at 0 degrees to produce a two-layer film. mixing ratio
x in the range of 0.2 <x <5, and drying time h of 5 minutes <h
Various films were produced with various changes in the range of <60 minutes to obtain adhesive films having different fluidities. An adhesive displacement F that can be measured by the method described below is used as a parameter representing the fluidity.

【００３３】図１(d)のポリイミドシートを含まない厚
さ20μmの接着剤の単独フィルム片(20×20 mm²)を、厚
さ4 mmの2枚のホウケイ酸ガラス(50×50 mm²)に挟み込
み、このガラス板対を15 kgf / cm²)の圧力でプレスし
た。プレス後のフィルム面内に含まれる最大の正方形の
大きさがL×L mm²であるとき接着剤変位量Fを(L-20)/2
と定義する。各種接着剤フィルムについてFの計測を行
なった。これら接着剤フィルムの中から、接着剤変位量
が10±2 μm、25±3 μm、50±5 μm、100±10μm、200
±20 μm、500±40 μmの接着剤フィルムを選び出し、
これらをそれぞれ、接着剤a,b,c,d,e,fと名づける。接
着剤a-f のそれぞれについて、フィルム作製時の塗布量
を制御することにより、接着剤の厚さが10 μm、20 μ
m、30 μm、40 μmの4種類のシートを作製し、これをサ
ンプルとした。A single film piece (20 × 20 mm ² ) of an adhesive having a thickness of 20 μm and excluding the polyimide sheet shown in FIG. 1 (d) was bonded to two borosilicate glasses (50 × 50 mm ² ) having a thickness of 4 mm. ), And the pair of glass plates was pressed at a pressure of 15 kgf / cm ² ). When the size of the largest square included in the film surface after pressing is L × L mm ² , the amount of adhesive displacement F is (L−20) / 2
Is defined. F was measured for various adhesive films. Among these adhesive films, the adhesive displacement was 10 ± 2 μm, 25 ± 3 μm, 50 ± 5 μm, 100 ± 10 μm, 200
Select adhesive films of ± 20 μm and 500 ± 40 μm,
These are named adhesives a, b, c, d, e, f, respectively. For each of the adhesives af, the thickness of the adhesive is controlled to 10 μm, 20 μm
Four types of sheets, m, 30 μm and 40 μm, were prepared and used as samples.

【００３４】配線パターンの断面形状を図２に示す。幅
20μm、間隔20 μmの配線4本からなる配線群六つが基板
上にある。六つの配線群の間隔Wは、20 μm、50 μm、2
00μm、500 μm、1000 μm である。配線の厚さTpが、
5、10、20、30 μmの4種類の基板を用意した。FIG. 2 shows the cross-sectional shape of the wiring pattern. width
Six wiring groups consisting of four wirings of 20 μm and a spacing of 20 μm are on the substrate. The spacing W between the six wiring groups is 20 μm, 50 μm, 2
They are 00 μm, 500 μm, and 1000 μm. When the wiring thickness Tp is
Four types of substrates of 5, 10, 20, and 30 μm were prepared.

【００３５】図３に示す構成の処理室９で接着シートを
基板に対してプレスした。処理室９は、試料台、加熱手
段及び真空ポンプ８を備えている。１は平坦なガラスセ
ラミック基板である。２は接着剤フィルム２であり、図
１(d)に示す分子構造のポリイミドシート(厚さ12.5 μ
m）付きの2層構造フィルムである。３は配線付き基板、
４はクッション材用ポリイミドフィルム、５はクッショ
ン材用テフロンシート、６は、基板や接着剤フィルムを
覆う密封用フィルムである。接着剤フィルム２の配線付
き基板３側でない面に、ガラスセラミック基板１を当
て、ガラスセラミック基板１を接着剤フィルム２に対し
て下側に置き、接着剤フィルム２の上側に、配線が基板
に対して下向きになるように配線付き基板３を置いて、
接着剤フィルム２を接着した。The adhesive sheet was pressed against the substrate in the processing chamber 9 having the structure shown in FIG. The processing chamber 9 includes a sample stage, a heating unit, and a vacuum pump 8. 1 is a flat glass ceramic substrate. Reference numeral 2 denotes an adhesive film 2, which is a polyimide sheet (12.5 μm thick) having a molecular structure shown in FIG.
m) is a two-layer structure film. 3 is a substrate with wiring,
4 is a polyimide film for a cushion material, 5 is a Teflon sheet for a cushion material, and 6 is a sealing film covering a substrate and an adhesive film. The glass ceramic substrate 1 is applied to the surface of the adhesive film 2 that is not on the substrate 3 side with the wiring, and the glass ceramic substrate 1 is placed below the adhesive film 2, and the wiring is formed on the substrate above the adhesive film 2. Place the wiring board 3 so that it faces downward,
The adhesive film 2 was bonded.

【００３６】プレスの際の温度および圧力プロファイル
を図４に示す。処理室９内を大気圧から１５気圧程度ま
で加圧し、かつ、真空ポンプ８により密着フィルム６内
を真空にすることにより、密封用フィルム６内の基板や
接着剤フィルムには、図３の矢印７の方向にプレス用の
力が作用する。一方、温度は、室温から徐々に加熱し、
約２５０℃に約３０分保持した後、徐々に室温まで温度
を下げた。FIG. 4 shows the temperature and pressure profiles at the time of pressing. By pressurizing the inside of the processing chamber 9 from atmospheric pressure to about 15 atm and evacuating the adhesive film 6 by the vacuum pump 8, the substrate and the adhesive film in the sealing film 6 are marked with arrows in FIG. A pressing force acts in the direction 7. On the other hand, the temperature is gradually heated from room temperature,
After maintaining at about 250 ° C. for about 30 minutes, the temperature was gradually lowered to room temperature.

【００３７】フィルムを上記の方法でプレスで接着した
後、配線基板を切断し、顕微鏡による断面観察により配
線パターンへの埋め込み性を調べた。接着剤a-fについ
てボイドの発生状況を表1に示す。After the film was adhered by the above-described method using a press, the wiring substrate was cut, and the embedding into the wiring pattern was examined by cross-sectional observation with a microscope. Table 1 shows the occurrence of voids in the adhesive af.

【００３８】[0038]

【表１−a,b,c,d,】 [Table 1-a, b, c, d,]

【００３９】[0039]

【表１−e,f】 [Table 1-e, f]

【００４０】表１において、○はボイドが発生しなかっ
たこと、×はボイドが発生したことを示す。また、接着
したフィルムのポリイミド表面、および、ポリイミドフ
ィルムと接着層フィルムの界面の凹凸は、配線の厚さが
5μmの場合の除いて、配線基板前面にわたって2μm以下
の範囲に収まっていた。また、配線の厚さが5μmの場合
には1μm以下であった。この凹凸形状はランダムであっ
て、配線基板の凹凸形状を反映するものではなかった。In Table 1, .largecircle. Indicates that no voids were generated, and X indicates that voids were generated. In addition, the unevenness of the polyimide surface of the bonded film and the interface between the polyimide film and the adhesive layer film are caused by the wiring thickness.
Except for the case of 5 μm, it was within 2 μm or less over the front surface of the wiring board. When the thickness of the wiring was 5 μm, it was 1 μm or less. This uneven shape was random and did not reflect the uneven shape of the wiring board.

【００４１】縦軸に配線群の間隔W、横軸に接着剤厚Tf
と配線厚Tpの比、Tf/Tpをとり、ボイドの発生状況を接
着剤移動量別にプロットした結果を図５に示す。図５の
プロットにおいて、ある直線によってボイドの発生の有
無が仕切られることがわかった。それぞれの接着剤変位
量におけるこの境界直線は以下の通りであった。The vertical axis represents the interval W between the wiring groups, and the horizontal axis represents the adhesive thickness Tf.
FIG. 5 shows the ratio of the wiring thickness Tp and Tf / Tp, and plots the occurrence of voids by the amount of adhesive movement. In the plot of FIG. 5, it was found that the presence or absence of voids was determined by a certain straight line. This boundary straight line at each adhesive displacement was as follows.

【００４２】 接着剤移動量F = 10 μmのとき W = 40(Tf/Tp-1/2) 接着剤移動量F = 25 μmのとき W = 100(Tf/Tp-1/2) 接着剤移動量F = 50 μmのとき W = 200(Tf/Tp-1/2) 接着剤移動量F = 100 μmのとき Ｗ ＝ ４００（Ｔｆ／Ｔｐ−１／２） 接着剤移動量Ｆ ＝ ２００ μmのとき W = 800(Tf/Tp-1/2) 接着剤移動量F = 500 μmのとき W = 2000(Tf/Tp-1/2) これらの直線を、次式でまとめることができる。 W=4F×(Tf/Tp-1/2)When the adhesive transfer amount F = 10 μm, W = 40 (Tf / Tp-1 / 2) When the adhesive transfer amount F = 25 μm, W = 100 (Tf / Tp-1 / 2) Adhesive transfer When the amount F = 50 μm, W = 200 (Tf / Tp-1 / 2) When the adhesive transfer amount F = 100 μm, W = 400 (Tf / Tp-1 / 2) When the adhesive transfer amount F = 200 μm When W = 800 (Tf / Tp-1 / 2) When the adhesive transfer amount F = 500 μm, W = 2000 (Tf / Tp-1 / 2). These straight lines can be summarized by the following equation. W = 4F × (Tf / Tp-1 / 2)

【００４３】すなわち，配線パターンが、配線群の集合
からなり、1つの配線群は、幅20μm、間隔20 μmの配線
からなり、配線群と配線群の間隔がWであるとき(Wは1つ
の値であるとは限らない)、ボイドの発生しない条件
は、 ０< Tp/Tf < 4F/(2F+W) であることがわかった。That is, when the wiring pattern is made up of a set of wiring groups, one wiring group is made up of wirings having a width of 20 μm and an interval of 20 μm, and the interval between the wiring groups is W (W is one It is found that the condition under which voids do not occur is 0 <Tp / Tf <4F / (2F + W).

【００４４】《実施例1b》実施例1aで用いた接着剤a-f
のそれぞれについて、接着剤の厚さが、10 μm、20 μ
m、30 μm、40 μmの4種類のシートをサンプルとした。Example 1b Adhesive af used in Example 1a
For each of the adhesive thicknesses of 10 μm and 20 μm
Four types of sheets, m, 30 μm, and 40 μm, were used as samples.

【００４５】配線パターンの断面形状を図６に示す。幅
10μm、間隔20 μmの配線4本からなる配線群六つが基板
上にある。六つの配線群の間隔Wは、20 μm、50 μm、2
00μm、500 μm、1000 μm である。配線の厚さTpが、
5、10、20、30 μmの4種類の基板を用意した。FIG. 6 shows the cross-sectional shape of the wiring pattern. width
There are six wiring groups consisting of four wirings of 10 μm and spacing of 20 μm on the substrate. The spacing W between the six wiring groups is 20 μm, 50 μm, 2
They are 00 μm, 500 μm, and 1000 μm. When the wiring thickness Tp is
Four types of substrates of 5, 10, 20, and 30 μm were prepared.

【００４６】実施例1aと同様にしてプレス接着した後、
フィルムを接着した配線基板を切断し、顕微鏡による断
面観察により配線パターンへの埋め込み性を調べた。接
着剤移動量別にボイドの発生状況を表２に示す。○はボ
イドが発生しなかったこと、×はボイドが発生したこと
を示す。After press bonding in the same manner as in Example 1a,
The wiring board to which the film was adhered was cut, and the embedding property in the wiring pattern was examined by cross-sectional observation with a microscope. Table 2 shows the state of occurrence of voids according to the amount of adhesive transfer. ○ indicates that no void was generated, and x indicates that a void was generated.

【００４７】[0047]

【表２−a,b,c,d】 [Table 2-a, b, c, d]

【００４８】[0048]

【表２−e,f】 [Table 2-e, f]

【００４９】また、接着したフィルムのポリイミド表
面、および、ポリイミドフィルムと接着層フィルムの界
面の凹凸は、配線の厚さが5μmの場合を除いて、配線基
板前面にわたって1μm以下の範囲に収まっていた。ま
た、配線の厚さが5μmの場合には0.8μm以下であった。
この凹凸形状はランダムであって、配線基板の凹凸形状
を反映するものではなかった。The unevenness of the polyimide surface of the bonded film and the interface between the polyimide film and the adhesive layer film were within 1 μm or less over the front surface of the wiring substrate except when the wiring thickness was 5 μm. . When the thickness of the wiring was 5 μm, it was 0.8 μm or less.
This uneven shape was random and did not reflect the uneven shape of the wiring board.

【００５０】縦軸に配線群の間隔W、横軸に接着剤厚Tf
と配線厚Tpの比、Tf/Tpをとり、ボイドの発生状況を接
着剤移動量別にプロットした結果を図７に示す。図７の
プロットにおいて、ある直線によってボイドの発生の有
無が仕切られることがわかった。それぞれの接着剤変位
量におけるこの境界直線は以下の通りであった。The vertical axis represents the interval W between the wiring groups, and the horizontal axis represents the adhesive thickness Tf.
FIG. 7 shows the result of plotting the void generation state for each adhesive transfer amount by taking the ratio of the wiring thickness Tp and Tf / Tp. In the plot of FIG. 7, it was found that the presence or absence of voids was determined by a certain straight line. This boundary straight line at each adhesive displacement was as follows.

【００５１】 接着剤移動量F = 10 μmのとき W = 40(Tf/Tp-1/3) 接着剤移動量F = 25 μmのとき W = 75(Tf/Tp-1/3) 接着剤移動量F = 50 μmのとき W = 150(Tf/Tp-1/3) 接着剤移動量F = 100 μmのとき W = 300(Tf/Tp-1/3) 接着剤移動量F = 200 μmのとき Ｗ ＝ ６００（Ｔｆ／Ｔｐ−１／３） 接着剤移動量Ｆ ＝ ５００ μmのとき W = 1500(Tf/Tp-1/3) これらの直線を、次式でまとめることができる。 W=3F×(Tf/Tp-1/2)When the adhesive transfer amount F = 10 μm, W = 40 (Tf / Tp-1 / 3) When the adhesive transfer amount F = 25 μm, W = 75 (Tf / Tp-1 / 3) Adhesive transfer When the amount F = 50 μm, W = 150 (Tf / Tp-1 / 3) When the adhesive transfer amount F = 100 μm, W = 300 (Tf / Tp-1 / 3) When the adhesive transfer amount F = 200 μm When W = 600 (Tf / Tp− ／) When the adhesive transfer amount F = 500 μm, W = 1500 (Tf / Tp−1 / 3). These straight lines can be summarized by the following equation. W = 3F × (Tf / Tp-1 / 2)

【００５２】すなわち，配線パターンが、配線群の集合
からなり、1つの配線群は、幅10μm、間隔20 μmの配線
からなり、配線群と配線群の間隔がWであるとき(Wは1つ
の値であるとは限らない)、ボイドの発生しない条件
は、 ０ < Tp/Tf < 6F/(2F+2W) であることがわかった。That is, when the wiring pattern is composed of a group of wiring groups, one wiring group is composed of wiring having a width of 10 μm and an interval of 20 μm, and the interval between the wiring groups is W (W is one It is found that the condition under which voids do not occur is 0 <Tp / Tf <6F / (2F + 2W).

【００５３】《実施例1c》実施例1aで用いた接着剤a-f
のそれぞれについて、接着剤の厚さが、10 μm、20 μ
m、30 μm、40 μmの4種類のシートをサンプルとした。Example 1c Adhesive af used in Example 1a
For each of the adhesive thicknesses of 10 μm and 20 μm
Four types of sheets, m, 30 μm, and 40 μm, were used as samples.

【００５４】配線パターンの断面形状を図８に示す。幅
10μm、間隔50 μmの配線4本からなる配線群五つが基板
上にある。五つの配線群の間隔Wは、50 μm、200 μm、
500μm、1000 μm である。配線の厚さTpが、5、10、2
0、30 μmの4種類の基板を用意した。FIG. 8 shows a cross-sectional shape of the wiring pattern. width
Five wiring groups consisting of four wirings of 10 μm and a spacing of 50 μm are on the substrate. The spacing W between the five wiring groups is 50 μm, 200 μm,
They are 500 μm and 1000 μm. Wiring thickness Tp is 5, 10, 2
Four types of substrates of 0 and 30 μm were prepared.

【００５５】実施例1aと同様にしてプレス接着した後、
フィルムを接着した配線基板を切断し、顕微鏡による断
面観察により配線パターンへの埋め込み性を調べた。接
着剤移動量別にボイドの発生状況を表3に示す。○はボ
イドが発生しなかったこと、×はボイドが発生したこと
を示す。After press bonding in the same manner as in Example 1a,
The wiring board to which the film was adhered was cut, and the embedding property in the wiring pattern was examined by cross-sectional observation with a microscope. Table 3 shows the occurrence of voids by the amount of adhesive transfer. ○ indicates that no void was generated, and x indicates that a void was generated.

【００５６】[0056]

【表３−a,b,c,d】 [Table 3-a, b, c, d]

【００５７】[0057]

【表３−e,f】 [Table 3-e, f]

【００５８】また、接着したフィルムのポリイミド表
面、および、ポリイミドフィルムと接着層フィルムの界
面の凹凸は、配線の厚さが5 μmおよび10 μmの場合を
除いて、配線基板前面にわたって0.4μm以下の範囲に収
まっていた。また、配線の厚さが5μmの場合には0.4μm
以下、配線の厚さが10μmの場合には0.8μm以下であっ
た。この凹凸形状はランダムであって、配線基板の凹凸
形状を反映するものではなかった。The unevenness of the polyimide surface of the adhered film and the interface between the polyimide film and the adhesive layer film is 0.4 μm or less over the front surface of the wiring board except when the wiring thickness is 5 μm and 10 μm. Was in range. 0.4μm when the wiring thickness is 5μm
Hereinafter, when the thickness of the wiring is 10 μm, the thickness is 0.8 μm or less. This uneven shape was random and did not reflect the uneven shape of the wiring board.

【００５９】縦軸に配線群の間隔W、横軸に接着剤厚Tf
と配線厚Tpの比、Tf/Tpをとり、ボイドの発生状況を接
着剤移動量別にプロットした結果を図９に示す。図９の
プロットにおいて、ある直線によってボイドの発生の有
無が仕切られることがわかった。それぞれの接着剤変位
量におけるこの境界直線は以下の通りであった。The vertical axis represents the interval W between the wiring groups, and the horizontal axis represents the adhesive thickness Tf.
FIG. 9 shows the result of plotting the void generation state for each adhesive transfer amount by taking the ratio of the wiring thickness Tp and Tf / Tp. In the plot of FIG. 9, it was found that the presence or absence of voids was determined by a certain straight line. This boundary straight line at each adhesive displacement was as follows.

【００６０】 接着剤移動量F = 10 μmのとき W = 24(Tf/Tp-1/6) 接着剤移動量F = 25 μmのとき W = 60(Tf/Tp-1/6) 接着剤移動量F = 50 μmのとき W = 120(Tf/Tp-1/6) 接着剤移動量F = 100 μmのとき Ｗ ＝ ２４０（Ｔｆ／Ｔｐ−１／６） 接着剤移動量Ｆ ＝ ２００ μmのとき W = 480(Tf/Tp-1/6) 接着剤移動量F = 500 μmのとき W = 1200(Tf/Tp-1/6) これらの直線を、次式でまとめることができる。 W=2.4F×(Tf/Tp-1/6)When the amount of adhesive transfer F = 10 μm, W = 24 (Tf / Tp-1 / 6) When the amount of adhesive transfer F = 25 μm, W = 60 (Tf / Tp-1 / 6) When the amount F = 50 μm, W = 120 (Tf / Tp−1 / 6) When the adhesive transfer amount F = 100 μm, W = 240 (Tf / Tp−1 / 6) When the adhesive transfer amount F = 200 μm When W = 480 (Tf / Tp-1 / 6) When the adhesive transfer amount F = 500 μm, W = 1200 (Tf / Tp-1 / 6). These straight lines can be summarized by the following equation. W = 2.4F × (Tf / Tp-1 / 6)

【００６１】すなわち，配線パターンが、配線群の集合
からなり、1つの配線群は、幅10μm、間隔20 μmの配線
からなり、配線群と配線群の間隔がWであるとき(Wは1つ
の値であるとは限らない)、ボイドの発生しない条件は ０< Tp/Tf < 12F/(2F+5W) であることがわかった。That is, when the wiring pattern is made up of a set of wiring groups, one wiring group is made up of wirings having a width of 10 μm and an interval of 20 μm, and the interval between the wiring groups is W (W is one It is found that the condition under which voids do not occur is 0 <Tp / Tf <12F / (2F + 5W).

【００６２】以上の実施例1a〜cをまとめると次のよう
になる。配線パターンが、配線群の集合からなり、1つ
の配線群における配線幅と配線間隔の比(配線幅/配線間
隔)がmであり、配線群と配線群の間隔がWであるとき(W
は1つの値であるとは限らない)、ボイドの発生しない条
件は ０< Tp/Tf < 2F(1+m)/(2F+mW) である。The above-described embodiments 1a to 1c are summarized as follows. When the wiring pattern is composed of a set of wiring groups, the ratio of the wiring width to the wiring interval (wiring width / wiring interval) in one wiring group is m, and the distance between the wiring groups and the wiring group is W (W
Is not necessarily a single value), and the condition under which voids do not occur is 0 <Tp / Tf <2F (1 + m) / (2F + mW).

【００６３】《実施例2》大きさ7.5x7.5 mm²、厚さ5mm
のガラスセラミック基板上の6.5x6.5 mm²の領域に、図1
0に示す配線を形成した。図10の一点鎖線で示した部分
の断面図を図11に示す。図12に示すような実施例1と同
一のポリイミドシートと実施例1の接着剤dの層からなる
構成の接着剤フィルムを図12に示すような配置において
実施例1と同様にしてプレスして接着した。プレス時の
温度圧力条件は図4と同一であり、プレス装置の構成は
図3と同一である。プレスにより得たサンプル2aの図10
の一点鎖線部分での断面構成図を図13に示す。サンプル
2aには、接着剤の埋め切れない空隙(ボイド)が存在し
た。特に図10に破線の円で示した部分にあるボイドが発
生しやすかった。Example 2 Size 7.5 × 7.5 mm ² , thickness 5 mm
In the area of 6.5x6.5 mm ² on the glass ceramic substrate, FIG. 1
The wiring shown in FIG. FIG. 11 is a cross-sectional view of a portion indicated by a dashed line in FIG. An adhesive film having the same polyimide sheet as in Example 1 as shown in FIG. 12 and a layer of the adhesive d of Example 1 was pressed in the same manner as in Example 1 in an arrangement as shown in FIG. Glued. The temperature and pressure conditions at the time of pressing are the same as in FIG. 4, and the configuration of the pressing device is the same as in FIG. Figure 10 of sample 2a obtained by pressing
FIG. 13 shows a cross-sectional configuration view taken along the dashed line. sample
In 2a, there was a void (void) in which the adhesive could not be filled. In particular, voids in the portions indicated by the broken-line circles in FIG. 10 were easily generated.

【００６４】次に図10のパターンにダミーパターンを挿
入し、配線パターン、接着剤層厚(30μm)および接着剤
移動量(F=100μm)の条件が請求項1の式を満足するよう
にした配線パターンを図14に示す。大きさ7.5x7.5 m
m²、厚さ5mmのガラスセラミック基板上の6.5x6.5 mm²の
領域に、図14の配線を形成した。サンプル2aと同様にし
て図12に示す構成の接着剤フィルムを接着し、サンプル
2bを得た。サンプル2bにおいてはボイドはなかった。サ
ンプル2bのポリイミドシート表面の凹凸を測定した結
果、フィルム表面凹凸は幅2μmの範囲内に収まるもので
あった。この凹凸形状はランダムであって、配線基板の
凹凸形状を反映するものではなかった。また、サンプル
2bを切断し断面を観測した結果、ポリイミドシートの厚
さは配線基板内にわたって一定であった。ポリイミド層
と接着剤層の界面の凹凸は、幅2μmの範囲内に収まるも
のであった。この凹凸形状はランダムであって、配線基
板の凹凸形状を反映するものではなかった。このよう
に、接着したフィルムが平坦であって、かつ、ボイドの
ない薄膜層を形成することができた。Next, a dummy pattern was inserted into the pattern of FIG. 10 so that the conditions of the wiring pattern, the adhesive layer thickness (30 μm), and the adhesive transfer amount (F = 100 μm) satisfied the expression of claim 1. FIG. 14 shows the wiring pattern. 7.5x7.5 m
The wiring of FIG. 14 was formed in an area of 6.5 × 6.5 mm ² on a glass ceramic substrate having a thickness of m ² and a thickness of 5 mm. The adhesive film having the configuration shown in FIG.
2b was obtained. There was no void in sample 2b. As a result of measuring the unevenness of the surface of the polyimide sheet of Sample 2b, the unevenness of the film surface was within the range of 2 μm in width. This uneven shape was random and did not reflect the uneven shape of the wiring board. Also sample
As a result of cutting 2b and observing the cross section, the thickness of the polyimide sheet was constant throughout the wiring board. The unevenness at the interface between the polyimide layer and the adhesive layer was within a range of 2 μm in width. This uneven shape was random and did not reflect the uneven shape of the wiring board. Thus, a thin film layer in which the adhered film was flat and free of voids could be formed.

【００６５】《実施例3》実施例2のサンプル2bの基板全
面にクロムおよび銅をスパッタし、電気めっきの種膜を
形成した。めっきレジスト塗布後に図14と同一のパター
ンをパターニングし、電気めっきにより厚さ20μm銅配
線を形成した。めっきレジストおよびめっき種膜を除去
し、図14と同一のパターンをポリイミドシート上に上に
形成した。この配線基板上に実施例2と同様にして接着
剤フィルムを接着した。この基板に対して同様のプロセ
スを繰り返すことにより、断面図の構成を図15に示すサ
ンプル3bを得た。サンプル3bにおいては接着剤の埋め込
みきれなかった空隙は基板全面にわたって存在しなかっ
た。サンプル3bを切断し、断面を観測した。Example 3 Chromium and copper were sputtered over the entire surface of the sample 2b of Example 2 to form a seed film for electroplating. After applying the plating resist, the same pattern as in FIG. 14 was patterned, and a 20 μm-thick copper wiring was formed by electroplating. The plating resist and the plating seed film were removed, and the same pattern as in FIG. 14 was formed on the polyimide sheet. An adhesive film was bonded on this wiring board in the same manner as in Example 2. By repeating the same process for this substrate, a sample 3b having a cross-sectional configuration shown in FIG. 15 was obtained. In sample 3b, the voids in which the adhesive could not be embedded were not present over the entire surface of the substrate. The sample 3b was cut, and a cross section was observed.

【００６６】サンプル3bの各層のポリイミドシートの配
線側の表面の凹凸を測定した結果、フィルム表面凹凸は
幅2μmの範囲内に収まるものであった。この凹凸形状は
ランダムであって、配線基板の凹凸形状を反映するもの
ではなかった。また、ポリイミドシートの厚さは配線基
板内にわたって一定であった。ポリイミド層と接着剤層
の界面であって配線層を含まない界面の凹凸は、幅2μm
の範囲内に収まるものであった。この凹凸形状はランダ
ムであって、配線基板の凹凸形状を反映するものではな
かった。このように、接着したフィルムが平坦であっ
て、かつ、ボイドのない薄膜層を形成することができ
た。As a result of measuring the surface irregularities of the polyimide sheet of each layer of the sample 3b on the wiring side, the film surface irregularities were within the range of 2 μm in width. This uneven shape was random and did not reflect the uneven shape of the wiring board. Further, the thickness of the polyimide sheet was constant throughout the wiring board. The unevenness at the interface between the polyimide layer and the adhesive layer but not including the wiring layer is 2 μm in width.
Was within the range. This uneven shape was random and did not reflect the uneven shape of the wiring board. Thus, a thin film layer in which the adhered film was flat and free of voids could be formed.

【００６７】《実施例4》以下に示す方法で、ガラスセ
ラミック基板上に幅20μm、厚さ20μmの配線を3本形成
した(図16)。ガラスセラミック上に電気めっきの種膜と
して、クロムおよび銅の薄層をスパッタにより形成し
た。マスクを通した露光により、めっきレジストにパタ
ーンを形成し(図16a)、電気めっきにより配線を形成し
た。図16bに配線の断面図を示す。Example 4 Three wires having a width of 20 μm and a thickness of 20 μm were formed on a glass ceramic substrate by the following method (FIG. 16). A thin layer of chromium and copper was formed by sputtering on a glass ceramic as a seed film for electroplating. A pattern was formed on the plating resist by exposure through a mask (FIG. 16a), and wiring was formed by electroplating. FIG. 16b shows a cross-sectional view of the wiring.

【００６８】また、以下に示す方法で、厚さ30μmの接
着フィルムに対しドライエッチ加工を行った。接着フィ
ルムに、アルミ蒸着、ネガレジスト塗布後に、配線形成
用に用いたマスクを用いてレジストのパターニングを行
い(図17a)、アルミをエッチングして、フィルム上にメ
タルマスクを形成した(図17b)。ここで、マスクは、配
線を形成した場合と上下を反転して用いることによっ
て、めっきレジストに形成される(図16)と鏡像の関係に
あるパターンのメタルマスクを作製することができた。
接着フィルムをドライエッチングし、メタルマスクを除
去し、配線パターンと鏡像の関係にあるエッチングパタ
ーンのフィルムを得た。エッチングの深さを配線厚と等
しい20μmとした。Further, a dry etching process was performed on the adhesive film having a thickness of 30 μm by the following method. On the adhesive film, after aluminum deposition and negative resist coating, the resist was patterned using the mask used for wiring formation (FIG. 17a), and the aluminum was etched to form a metal mask on the film (FIG. 17b) . Here, a metal mask having a pattern having a mirror image relationship with the one formed on the plating resist (FIG. 16) was able to be manufactured by using the mask upside down as compared with the case where the wiring was formed.
The adhesive film was dry-etched and the metal mask was removed to obtain a film having an etching pattern having a mirror image relationship with the wiring pattern. The etching depth was set to 20 μm, which is equal to the wiring thickness.

【００６９】このフィルムを上下反転し、配線配線パタ
ーンとエッチングパターンを一致させ、接着フィルムを
配線基板に対してプレス接着した(図18a)。得られた配
線基板(図18b)においてはボイドはなかった。接着フィ
ルム表面の凹凸を測定した結果、フィルム表面凹凸は幅
2μmの範囲内に収まるものであった。この凹凸形状はラ
ンダムであって、配線基板の凹凸形状を反映するもので
はなかった。The film was turned upside down, the wiring pattern was matched with the etching pattern, and the adhesive film was press bonded to the wiring substrate (FIG. 18a). There was no void in the obtained wiring board (FIG. 18b). As a result of measuring the unevenness of the adhesive film surface,
It was within the range of 2 μm. This uneven shape was random and did not reflect the uneven shape of the wiring board.

【００７０】同様にして、配線形成、フィルムのエッチ
ング、接着のプロセスを繰り返し、図18cに示すよう
に、ボイドがなく、かつ、フィルム表面が平坦な3層構
造の薄膜配線基板を作製した。Similarly, the processes of wiring formation, film etching, and adhesion were repeated to produce a thin film wiring substrate having a three-layer structure with no voids and a flat film surface, as shown in FIG. 18c.

【００７１】《実施例5》実施例4と同様にして、基板上
に3本の配線を形成した。次に、接着フィルムではない
ポリイミドフィルム表面において、配線パターンと鏡像
の関係にあるエッチングパターンを、実施例2と同様に
して形成した。エッチング深さを配線厚と等しい20μm
とした。Example 5 Three wires were formed on a substrate in the same manner as in Example 4. Next, an etching pattern having a mirror image relationship with the wiring pattern was formed on the surface of the polyimide film other than the adhesive film in the same manner as in Example 2. Etching depth equal to wiring thickness 20μm
And

【００７２】このポリイミドフィルムを上下反転し、配
線パターンとエッチングパターンを一致させ、ポリイミ
ドフィルムと配線基板の間に、厚さ25μmの接着フィル
ムを挿入して、ポリイミドフィルム、接着フィルム、配
線基板をプレス接着した(図19a)。得られた配線基板(図
19b)においてボイドはなかった。ポリイミドフィルム表
面の凹凸を測定した結果、フィルム表面凹凸は幅2μmの
範囲内に収まるものであった。この凹凸形状はランダム
であって、配線基板の凹凸形状を反映するものではなか
った。The polyimide film is turned upside down so that the wiring pattern matches the etching pattern, and an adhesive film having a thickness of 25 μm is inserted between the polyimide film and the wiring substrate, and the polyimide film, the adhesive film, and the wiring substrate are pressed. Adhered (FIG. 19a). Obtained wiring board (Figure
There were no voids in 19b). As a result of measuring the unevenness of the polyimide film surface, the unevenness of the film surface was within a width of 2 μm. This uneven shape was random and did not reflect the uneven shape of the wiring board.

【００７３】同様にして、配線形成、フィルムのエッチ
ング、接着のプロセスを繰り返し、図19cに示すよう
に、ボイドがなく、かつ、フィルム表面が平坦な3層構
造の薄膜配線基板を作製した。In the same manner, the processes of wiring formation, film etching and bonding were repeated to produce a thin-film wiring substrate having a three-layer structure with no voids and a flat film surface, as shown in FIG. 19c.

【００７４】[0074]

【発明の効果】本発明によれば、シート積層法におい
て、薄膜層の平坦性と埋め込み性を両立させることがで
きる。すなわち、フィルム表面形状が下層配線形状を反
映せず、平坦になるため、多層配線形成時のフォトリソ
グラフィーのプロセスにおいて、基板内における焦点の
ばらつきの問題がなくなる。表面が平坦であれば、断線
等の問題もない。表面の凹凸がないため、多層化して
も、凹凸の累積がなく、薄膜の多層化を容易にする。According to the present invention, in the sheet laminating method, both flatness and burying property of the thin film layer can be achieved. That is, since the film surface shape does not reflect the shape of the lower layer wiring and becomes flat, the problem of focus variation in the substrate is eliminated in the photolithography process when forming the multilayer wiring. If the surface is flat, there is no problem such as disconnection. Since there is no unevenness on the surface, even if the multilayer is formed, there is no accumulation of unevenness, and the thin film can be easily multilayered.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1の接着層およびポリイミドシー
トの構成成分の分子構造である。FIG. 1 is a molecular structure of components of an adhesive layer and a polyimide sheet of Example 1 of the present invention.

【図2】実施例1aの配線パターンの断面図である。FIG. 2 is a cross-sectional view of a wiring pattern of Example 1a.

【図3】実施例1において、フィルムを配線基板にプレス
接着する際の、設置構成図である。FIG. 3 is an installation configuration diagram when a film is press-bonded to a wiring board in Example 1.

【図4】実施例1において、フィルムを配線基板にプレス
接着する際の、温度および圧力プロファイル図である。FIG. 4 is a temperature and pressure profile diagram when a film is press-bonded to a wiring board in Example 1.

【図5】実施例1aにおいて、縦軸に配線群の間隔W、横軸
に接着剤厚Tfと配線厚Tpの比、Tf/Tpをとったときのボ
イドの発生状況を接着剤移動量別にプロットした図であ
る。In Example 1a, the vertical axis represents the interval W of the wiring group, the horizontal axis represents the ratio of the adhesive thickness Tf to the wiring thickness Tp, the occurrence of voids when Tf / Tp is taken, for each adhesive transfer amount It is the figure which plotted.

【図6】実施例1bの配線パターンの断面図である。FIG. 6 is a cross-sectional view of a wiring pattern according to Example 1b.

【図7】実施例1bにおいて、縦軸に配線群の間隔W、横軸
に接着剤厚Tfと配線厚Tpの比、Tf/Tpをとったときのボ
イドの発生状況を接着剤移動量別にプロットした図であ
る。In Example 1b, the vertical axis represents the interval W of the wiring group, the horizontal axis represents the ratio of the adhesive thickness Tf to the wiring thickness Tp, the occurrence of voids when Tf / Tp is taken by the amount of adhesive movement It is the figure which plotted.

【図8】実施例1cの配線パターンの断面図である。FIG. 8 is a sectional view of a wiring pattern of Example 1c.

【図9】実施例1cにおいて、縦軸に配線群の間隔W、横軸
に接着剤厚Tfと配線厚Tpの比、Tf/Tpをとったときのボ
イドの発生状況を接着剤移動量別にプロットした図であ
る。In Example 1c, the vertical axis represents the interval W of the wiring group, the horizontal axis represents the ratio of the adhesive thickness Tf to the wiring thickness Tp, the occurrence of voids when Tf / Tp is taken, by the amount of adhesive movement It is the figure which plotted.

【図10】実施例2の配線パターンを基板に垂直方向から
見た図である。FIG. 10 is a diagram of the wiring pattern of Example 2 viewed from a direction perpendicular to the substrate.

【図11】図10における一点鎖線部分の断面図である。11 is a cross-sectional view taken along a dashed line in FIG.

【図12】実施例2で用いた接着フィルム構成とプレス構
成の模式図である。FIG. 12 is a schematic diagram of an adhesive film configuration and a press configuration used in Example 2.

【図13】実施例2において、プレスにより得たサンプル2
aの図10の一点鎖線部分での断面構成図である。FIG. 13 shows a sample 2 obtained by pressing in Example 2.
FIG. 11 is a cross-sectional configuration view taken along a dashed-dotted line in FIG. 10A.

【図14】図10のパターンにダミーパターンを挿入し、配
線パターン、接着剤層厚(30μm)および接着剤移動量(F=
100μm)の条件が請求項1の式を満足するようにした配線
パターン図である。14 inserts a dummy pattern into the pattern of FIG. 10, and forms a wiring pattern, an adhesive layer thickness (30 μm), and an adhesive transfer amount (F =
FIG. 2 is a wiring pattern diagram in which the condition of (100 μm) satisfies the expression of claim 1.

【図15】実施例3において作製した薄膜多層基板の断面
構成図である。FIG. 15 is a cross-sectional configuration diagram of a thin-film multilayer substrate manufactured in Example 3.

【図16】本発明の実施例4における基板上への銅配線形
成プロセスの概略断面図である。FIG. 16 is a schematic cross-sectional view of a process of forming a copper wiring on a substrate in Example 4 of the present invention.

【図17】本発明の実施例4における接着フィルムへのエ
ッチングパターン形成プロセスの概略断面図である。FIG. 17 is a schematic sectional view of a process of forming an etching pattern on an adhesive film in Example 4 of the present invention.

【図18】実施例4における、配線基板、接着フィルムの
プレス接着プロセスの概略断面図である。FIG. 18 is a schematic cross-sectional view of a press bonding process for a wiring substrate and an adhesive film in Example 4.

【図19】実施例5における、配線基板、ポリイミドフィ
ルム、接着フィルムのプレス接着プロセスの概略断面図
である。FIG. 19 is a schematic sectional view of a press bonding process of a wiring substrate, a polyimide film, and an adhesive film in Example 5.

【符号の説明】[Explanation of symbols]

1 平坦なガラスセラミック基板 2 接着剤フィルム 3 配線付き基板 4 クッション材用ポリイミドフィルム 5 クッション材用テフロンシート 6 密閉用フィルム 7 気圧による力のかかる方向 8 真空ポンプ 9 加熱加圧チャンバ 1 Flat glass-ceramic substrate 2 Adhesive film 3 Substrate with wiring 4 Polyimide film for cushioning material 5 Teflon sheet for cushioning material 6 Sealing film 7 Direction of force by pressure 8 Vacuum pump 9 Heating and pressurizing chamber

───────────────────────────────────────────────────── フロントページの続き (72)発明者 平野 利則 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 赤星 晴夫 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Toshinori Hirano 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture Inside Hitachi Research Laboratory, Hitachi, Ltd. (72) Inventor Haruo Akahoshi 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture No. 1 Inside the Hitachi Research Laboratory, Hitachi, Ltd.

Claims (12)

【特許請求の範囲】[Claims] 【請求項１】フィルムを配線基板上に接着することによ
り絶縁層が形成される薄膜多層配線基板において、 1つの配線群における配線幅と配線間隔の比(配線幅/配
線間隔)をm、配線群と配線群の間の配線間隔をW、配線
厚をTp、該フィルムの厚さをTfとし、また、該フィルム
と同一組成の厚さ20μmのシート片20×20 mm²を厚さ4 m
mの2枚の50×50mm²のホウケイ酸ガラスに挟み込み、配
線基板上へのフィルムの圧着条件と同一の温度圧力条件
でこのガラス板対をプレスした際に、プレス後のフィル
ム片面内に含まれる最大の正方形の大きさがL×L mm²で
あるとき、F = (L-20)/2で定義される接着剤変位量をF
をするとき、 ０ < Tp/Tf < (2F+2Fm)/(2F+Wm) の条件を満たすことを特徴とする薄膜多層配線基板。1. A thin-film multilayer wiring board on which an insulating layer is formed by bonding a film on a wiring board, wherein a ratio of a wiring width to a wiring interval (wiring width / wiring interval) in one wiring group is m, The wiring interval between the group and the wiring group is W, the wiring thickness is Tp, the thickness of the film is Tf, and a 20 μm thick sheet piece 20 × 20 mm ² of the same composition as the film is 4 m thick.
When sandwiched between ^two 50 x 50 mm ² borosilicate glass sheets of m and pressing this glass plate pair under the same temperature and pressure conditions as those for crimping the film onto the wiring board, it is included in one side of the film after pressing when the magnitude of the maximum of the square is L × L mm ^2, F = a (L-20) / 2 adhesive displacement defined by F that
A thin film multilayer wiring board satisfying the following condition: 0 <Tp / Tf <(2F + 2Fm) / (2F + Wm). 【請求項２】フィルムを配線基板上に接着することによ
り絶縁層が形成される薄膜多層配線基板において、該フ
ィルムを配線基板に接着した直後の該フィルム表面の凹
凸と基板上の配線の凹凸の間に相関がなく、かつ、配線
部分に接着剤が空隙なく埋め込まれていることを特徴と
する薄膜多層配線基板。2. In a thin-film multilayer wiring board on which an insulating layer is formed by bonding a film to a wiring board, the unevenness of the film surface immediately after the film is bonded to the wiring board and the unevenness of the wiring on the board are determined. A thin-film multilayer wiring board characterized in that there is no correlation between the wirings and an adhesive is buried without gaps in wiring portions. 【請求項３】2層以上の構成層からなるフィルムを配線
基板上に接着することにより絶縁層が形成される薄膜多
層配線基板において、 該複数構成層のうち、最も配線側の構成層を除いた他の
構成層の厚さが配線基板内で一定であって、かつ、最も
配線基板側の構成層の、配線と反対側の面の凹凸と基板
上の配線の凹凸の間に相関がなく、かつ、配線部分に接
着剤が空隙なく埋め込まれていることを特徴とする薄膜
多層配線基板。3. A thin-film multilayer wiring board in which an insulating layer is formed by adhering a film comprising two or more constituent layers on a wiring board, except for the constituent layer closest to the wiring side among the plurality of constituent layers. The thickness of the other constituent layers is constant in the wiring board, and there is no correlation between the unevenness of the surface on the side opposite to the wiring and the unevenness of the wiring on the substrate in the constituent layer closest to the wiring board. A thin-film multilayer wiring board characterized in that an adhesive is buried without gaps in wiring portions. 【請求項４】フィルムを配線基板上に接着することによ
り絶縁層が形成される薄膜多層配線基板であって、隣接
する配線の配線幅と配線間隔が一定である複数の配線か
らなる配線群を含む薄膜多層配線基板において、 1つの配線群における配線幅と配線間隔の比(配線幅/配
線間隔)をm、該配線の厚さをTpとするとき、該フィルム
を配線基板に圧着した直後の該フィルム表面の凹凸の最
大値がTp/2(m+1)以下であり、かつ、配線部分にボイド
がないことを特徴とする薄膜多層配線基板。4. A thin-film multilayer wiring board on which an insulating layer is formed by bonding a film on a wiring board, wherein a wiring group consisting of a plurality of wirings having a fixed wiring width and a constant wiring distance between adjacent wirings. In the thin-film multilayer wiring board including, when the ratio of the wiring width and the wiring interval in one wiring group (wiring width / wiring interval) is m, and the thickness of the wiring is Tp, immediately after crimping the film to the wiring board A thin-film multilayer wiring board characterized in that the maximum value of the unevenness on the film surface is Tp / 2 (m + 1) or less, and there is no void in the wiring portion. 【請求項５】2層以上の構成層からなるフィルムを配線
基板上に接着することにより絶縁層が形成される薄膜多
層配線基板であって、隣接する配線の配線幅と配線間隔
が一定である複数の配線からなる配線群を含む薄膜多層
配線基板において、 1つの配線群における配線幅と配線間隔の比(配線幅/配
線間隔)をm、該配線の厚さをTpとするとき、 該複数構成層のうち、最も配線側の構成層を除いた他の
構成層の厚さが配線基板内で一定であって、かつ、最も
配線基板側の構成層の、配線と反対側の面の凹凸の最大
値がTp/2(m+1)以下であり、かつ、配線部分に接着剤が
空隙なく埋め込まれていることを特徴とする薄膜多層配
線基板。5. A thin-film multilayer wiring board in which an insulating layer is formed by bonding a film comprising two or more constituent layers onto a wiring board, wherein the wiring width and the wiring interval of adjacent wiring are constant. In a thin-film multilayer wiring board including a wiring group composed of a plurality of wirings, the ratio of the wiring width to the wiring interval (wiring width / wiring interval) in one wiring group is m, and the thickness of the wiring is Tp. Among the constituent layers, the thickness of the other constituent layers excluding the constituent layer closest to the wiring side is constant in the wiring board, and the unevenness of the surface of the constituent layer closest to the wiring board on the side opposite to the wiring. Is a maximum value of Tp / 2 (m + 1) or less, and an adhesive is buried in a wiring portion without a void. 【請求項６】請求項１〜５のいずれかに記載の薄膜多層
配線基板において、 前記配線が電流の流れないダミー配線を含むことを特徴
とする薄膜多層配線基板。6. The thin-film multilayer wiring board according to claim 1, wherein said wiring includes a dummy wiring through which no current flows. 【請求項７】請求項１〜５のいずれかに記載の薄膜多層
配線基板において、該フィルムを構成する高分子が化１
で表される構造を有することを特徴とする薄膜多層配線
基板。 【化１】 7. The thin film multilayer wiring board according to claim 1, wherein the polymer constituting the film is
A thin-film multilayer wiring board having a structure represented by the following formula: Embedded image 【請求項８】請求項１〜５のいずれかに記載の薄膜多層
配線基板において、該フィルムを構成する高分子が化２
で表される構造を有することを特徴とする薄膜多層配線
基板。 【化２】 8. The thin-film multilayer wiring board according to claim 1, wherein the polymer constituting the film is
A thin-film multilayer wiring board having a structure represented by the following formula: Embedded image 【請求項９】フィルムを配線基板上に接着することによ
り絶縁層が形成される薄膜多層配線基板の製造方法にお
いて、 1つの配線群における配線幅と配線間隔の比(配線幅/配
線間隔)をm、配線群と配線群の間の配線間隔をW、配線
厚をTp、該フィルムの厚さをTfとし、また、該フィルム
と同一組成の厚さ20μmのシート片20×20 mm²を厚さ4 m
mの2枚の50×50mm²のホウケイ酸ガラスに挟み込み、配
線基板上へのフィルムの圧着条件と同一の温度圧力条件
でこのガラス板対をプレスした際に、プレス後のフィル
ム片面内に含まれる最大の正方形の大きさがL×L mm²で
あるときF = (L-20)/2で定義される接着剤変位量をFを
するとき、 ０< Tp/Tf < (2F+2Fm)/(2F+Wm) の条件を満たすフィルムを絶縁層形成用フィルムとして
使用し、これを配線基板に接着する際に、絶縁層形成用
フィルムの両面のうち、基板側ではない面に、平板を当
てて接着することを特徴とする薄膜配線基板の製造方
法。9. A method for manufacturing a thin-film multilayer wiring board in which an insulating layer is formed by bonding a film on a wiring board, wherein a ratio of a wiring width to a wiring interval (wiring width / wiring interval) in one wiring group is determined. m, the wiring interval between the wiring group and the wiring group is W, the wiring thickness is Tp, the thickness of the film is Tf, and a sheet piece 20 × 20 mm ² having the same composition as the film and having a thickness of 20 μm is thickened. 4 m
When sandwiched between ^two 50 x 50 mm ² borosilicate glass sheets of m and pressing this glass plate pair under the same temperature and pressure conditions as those for crimping the film onto the wiring board, it is included in one side of the film after pressing When the size of the largest square to be measured is L × L mm ² , when the adhesive displacement amount defined by F = (L−20) / 2 is F, 0 <Tp / Tf <(2F + 2Fm) Use a film that satisfies the condition of / (2F + Wm) as an insulating layer-forming film, and when bonding this to the wiring board, place a flat plate on both sides of the insulating layer-forming film that are not on the substrate side. A method of manufacturing a thin film wiring board, comprising applying and bonding. 【請求項１０】請求項９に記載の薄膜配線基板の製造方
法において、前記フィルムに当てる平板をフィルムに対
して下側に置き、フィルムの上側に、配線が基板に対し
て下向きになるように配線基板を置いて、フィルムを接
着することを特徴とする薄膜配線基板の製造方法。10. A method of manufacturing a thin film wiring board according to claim 9, wherein a flat plate applied to the film is placed below the film, and the wiring is placed above the film so as to face the substrate. A method for manufacturing a thin-film wiring board, comprising placing a wiring board and bonding a film. 【請求項１１】請求項１０に記載の薄膜配線基板の製造
方法において、前記フィルム及び前記配線基板を密封用
フィルム内に収納し、該密封用フィルム内を減圧後、加
熱することにより前記フィルムの接着を行うことを特徴
とする薄膜配線基板の製造方法。11. The method for manufacturing a thin-film wiring board according to claim 10, wherein the film and the wiring board are housed in a sealing film, and the inside of the sealing film is heated after the pressure is reduced. A method for manufacturing a thin-film wiring board, which comprises bonding. 【請求項１２】フィルムを配線基板上に接着することに
より絶縁層が形成される薄膜多層配線基板において、 、該配線上に接着するフィルムから配線の形状に対応す
る部分を除去したフィルムを、該配線上に接着して形成
することを特徴とする薄膜多層配線基板。12. A thin-film multilayer wiring board on which an insulating layer is formed by bonding a film on a wiring board, wherein a film corresponding to the shape of the wiring is removed from the film bonded on the wiring. A thin-film multilayer wiring board characterized by being formed by bonding on wiring.