JPH11163334A - ＧａＮ系絶縁ゲート型トランジスタ及びその形成方法 - Google Patents
ＧａＮ系絶縁ゲート型トランジスタ及びその形成方法Info
- Publication number
- JPH11163334A JPH11163334A JP32763297A JP32763297A JPH11163334A JP H11163334 A JPH11163334 A JP H11163334A JP 32763297 A JP32763297 A JP 32763297A JP 32763297 A JP32763297 A JP 32763297A JP H11163334 A JPH11163334 A JP H11163334A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- semiconductor layer
- insulating film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 高温で安定して動作するＧａＮ系ＭＩＳＦＥ
Ｔを提供することである。 【解決手段】 本発明のＧａＮ系絶縁ゲート型トランジ
スタ１０は、金属ゲート−ゲート絶縁膜−ＧａＮ系半導
体層からなるＧａＮ系絶縁ゲート型トランジスタであっ
て、ゲート絶縁膜２８が、高抵抗のダイヤモンド層２４
と、ＡｌリッチＡｌＧａＮ層２６との積層構造により形
成されている。トランジスタは、ｐ型半絶縁性基板１２
上に、順次、形成されたｐ型バッファ層１４と、ｐ型Ａ
ｌＧａＮ層１６と、ＡｌＧａＮ層上部に埋め込み形成さ
れたｎ型ＡｌＧａＮ層からなるソース／ドレイン領域１
８、２０と、少なくともゲート電極領域にはダイヤモン
ド層の密着層として形成された高濃度カーボンドープの
ＡｌＧａＮ層２２とを備えている。絶縁膜２８は密着層
上に形成されている。
Ｔを提供することである。 【解決手段】 本発明のＧａＮ系絶縁ゲート型トランジ
スタ１０は、金属ゲート−ゲート絶縁膜−ＧａＮ系半導
体層からなるＧａＮ系絶縁ゲート型トランジスタであっ
て、ゲート絶縁膜２８が、高抵抗のダイヤモンド層２４
と、ＡｌリッチＡｌＧａＮ層２６との積層構造により形
成されている。トランジスタは、ｐ型半絶縁性基板１２
上に、順次、形成されたｐ型バッファ層１４と、ｐ型Ａ
ｌＧａＮ層１６と、ＡｌＧａＮ層上部に埋め込み形成さ
れたｎ型ＡｌＧａＮ層からなるソース／ドレイン領域１
８、２０と、少なくともゲート電極領域にはダイヤモン
ド層の密着層として形成された高濃度カーボンドープの
ＡｌＧａＮ層２２とを備えている。絶縁膜２８は密着層
上に形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＧａＮ系絶縁ゲー
ト型トランジスタに関し、更に詳細には、高温で安定し
て動作するＧａＮ系絶縁ゲート型トランジスタに関する
ものである。
ト型トランジスタに関し、更に詳細には、高温で安定し
て動作するＧａＮ系絶縁ゲート型トランジスタに関する
ものである。
【０００２】
【従来の技術】金属ゲート−ゲート絶縁膜−半導体層か
らなる絶縁ゲート型トランジスタ、即ちＭＩＳＦＥＴ
は、従来、シリコン系材料を使用したものが多く開発、
実用化されている。シリコン系ＭＯＳＦＥＴは、ＭＩＳ
ＦＥＴの一種であって、例えば半導体層にＳｉ基板を、
絶縁層にＳｉＯ2 膜を、及び金属電極にポリシリコン電
極を使用している。シリコン系ＭＯＳＦＥＴ４０を形成
する場合には、例えば、図５に示すように、ｐ型Ｓｉ半
導体を基板４２として用い、ソース／ドレイン電極形成
領域の半導体基板層にｎ型不純物を拡散させてｎ+ 反転
層４４を形成する。次いで、半導体基板全面を酸化し
て、半導体基板面にＳｉＯ2 膜４６を形成する。次に、
フォトリソグラフィ及びエッチング技術を用いて、Ｓｉ
Ｏ2 膜をパターニングして、ゲート電極形成領域にのみ
ＳｉＯ2 膜を残し、ソース、ドレイン電極を形成領域の
ＳｉＯ2 膜を除去する。このようなパターニングを行っ
た後、ＳｉＯ2 膜４６上にソース電極４８を、反転層４
４上にそれぞれドレイン電極５０及びゲート電極５２を
形成する。
らなる絶縁ゲート型トランジスタ、即ちＭＩＳＦＥＴ
は、従来、シリコン系材料を使用したものが多く開発、
実用化されている。シリコン系ＭＯＳＦＥＴは、ＭＩＳ
ＦＥＴの一種であって、例えば半導体層にＳｉ基板を、
絶縁層にＳｉＯ2 膜を、及び金属電極にポリシリコン電
極を使用している。シリコン系ＭＯＳＦＥＴ４０を形成
する場合には、例えば、図５に示すように、ｐ型Ｓｉ半
導体を基板４２として用い、ソース／ドレイン電極形成
領域の半導体基板層にｎ型不純物を拡散させてｎ+ 反転
層４４を形成する。次いで、半導体基板全面を酸化し
て、半導体基板面にＳｉＯ2 膜４６を形成する。次に、
フォトリソグラフィ及びエッチング技術を用いて、Ｓｉ
Ｏ2 膜をパターニングして、ゲート電極形成領域にのみ
ＳｉＯ2 膜を残し、ソース、ドレイン電極を形成領域の
ＳｉＯ2 膜を除去する。このようなパターニングを行っ
た後、ＳｉＯ2 膜４６上にソース電極４８を、反転層４
４上にそれぞれドレイン電極５０及びゲート電極５２を
形成する。
【０００３】
【発明が解決しようとする課題】化合物半導体のＭＩＳ
（金属−絶縁層−半導体）構造を持つ電界効果型トラン
ジスタの開発が、最近、盛んに行われているものの、Ｇ
a Ａs 系ＭＩＳＦＥＴの開発が主流となっており、Ｇａ
Ａｓよりも高温で動作可能であり、しかも耐放射線性に
優れるＧａＮ，ＡｌＧａＮなどのワイドギャップ半導体
系のＧａＮ系ＭＩＳＦＥＴは、今のところその開発が緒
についたばかりであって、その形成プロセスは確立され
ていない。また、従来、特にゲート絶縁膜にどのような
材料がこのましいのかが問題であった。
（金属−絶縁層−半導体）構造を持つ電界効果型トラン
ジスタの開発が、最近、盛んに行われているものの、Ｇ
a Ａs 系ＭＩＳＦＥＴの開発が主流となっており、Ｇａ
Ａｓよりも高温で動作可能であり、しかも耐放射線性に
優れるＧａＮ，ＡｌＧａＮなどのワイドギャップ半導体
系のＧａＮ系ＭＩＳＦＥＴは、今のところその開発が緒
についたばかりであって、その形成プロセスは確立され
ていない。また、従来、特にゲート絶縁膜にどのような
材料がこのましいのかが問題であった。
【０００４】そこで、本発明の目的は、高温で安定して
動作するＧａＮ系ＭＩＳＦＥＴを提供することである。
動作するＧａＮ系ＭＩＳＦＥＴを提供することである。
【０００５】
【課題を解決するための手段】ダイヤモンドは、バンド
ギャップエネルギーが５．５ｅＶと大きく、不純物が添
加されていないダイヤモンドはほぼ絶縁体と評価できる
高抵抗体になる。また、ＡＩＮはバンドギャップエネル
ギーが６．２ｅＶと大きく、ＡｌリッチのＡｌＧａＮも
高抵抗になる。このＡｌＧａＮとダイヤモンドとを積層
した積層膜は、それぞれの層における貫通転位を防ぐこ
とができ、漏れ電流のない高絶縁性の良好な絶縁層に形
成することができる。そこで、本発明者は、高抵抗ダイ
ヤモンドとＡｌＧａＮとを積層した積層構造絶縁膜をゲ
ート絶縁膜とするＧａＮ系ＭＩＳＦＥＴを着想し、実験
を重ねて本発明を完成するに到った。
ギャップエネルギーが５．５ｅＶと大きく、不純物が添
加されていないダイヤモンドはほぼ絶縁体と評価できる
高抵抗体になる。また、ＡＩＮはバンドギャップエネル
ギーが６．２ｅＶと大きく、ＡｌリッチのＡｌＧａＮも
高抵抗になる。このＡｌＧａＮとダイヤモンドとを積層
した積層膜は、それぞれの層における貫通転位を防ぐこ
とができ、漏れ電流のない高絶縁性の良好な絶縁層に形
成することができる。そこで、本発明者は、高抵抗ダイ
ヤモンドとＡｌＧａＮとを積層した積層構造絶縁膜をゲ
ート絶縁膜とするＧａＮ系ＭＩＳＦＥＴを着想し、実験
を重ねて本発明を完成するに到った。
【０００６】よって、上記目的を達成するために、本発
明に係るＧａＮ系絶縁ゲート型トランジスタは、金属ゲ
ート−ゲート絶縁膜−ＧａＮ系半導体層からなるＧａＮ
系絶縁ゲート型トランジスタにおいて、ゲート絶縁膜
が、高抵抗のダイヤモンド層と、ＧａＮ系高抵抗性半導
体層との積層構造により形成されていることを特徴とし
ている。ＧａＮ系高抵抗性半導体層は、例えばＡｌリッ
チＡｌＧａＮ層を使用することにより実現できる。
明に係るＧａＮ系絶縁ゲート型トランジスタは、金属ゲ
ート−ゲート絶縁膜−ＧａＮ系半導体層からなるＧａＮ
系絶縁ゲート型トランジスタにおいて、ゲート絶縁膜
が、高抵抗のダイヤモンド層と、ＧａＮ系高抵抗性半導
体層との積層構造により形成されていることを特徴とし
ている。ＧａＮ系高抵抗性半導体層は、例えばＡｌリッ
チＡｌＧａＮ層を使用することにより実現できる。
【０００７】本発明に係るの好適な実施態様は、第１の
導電型の半導体基板と、第１の導電型の半導体基板上に
形成された第１の導電型のＧａＮ系半導体層と、第１の
ＧａＮ系半導体層上部に埋め込み形成された第２の導電
型のＧａＮ系半導体層からなるソース／ドレイン領域
と、少なくともゲート領域上に形成されている、ダイヤ
モンド層とのＧａＮ系密着層とを備え、ゲート絶縁膜が
密着層上に形成されている。本発明で使用するＧａＮ系
半導体層には、ＡｌＧａＮ層、ＩｎＧａＮ層、ＧａＮ
層、ＩｎＧａＡｌＮ層等がある。
導電型の半導体基板と、第１の導電型の半導体基板上に
形成された第１の導電型のＧａＮ系半導体層と、第１の
ＧａＮ系半導体層上部に埋め込み形成された第２の導電
型のＧａＮ系半導体層からなるソース／ドレイン領域
と、少なくともゲート領域上に形成されている、ダイヤ
モンド層とのＧａＮ系密着層とを備え、ゲート絶縁膜が
密着層上に形成されている。本発明で使用するＧａＮ系
半導体層には、ＡｌＧａＮ層、ＩｎＧａＮ層、ＧａＮ
層、ＩｎＧａＡｌＮ層等がある。
【０００８】本発明に係るＧａＮ系絶縁ゲート型トラン
ジスタの形成方法は、第１の導電型の半導体基板上に第
１の導電型のＧａＮ系半導体層を形成する工程と、第１
の導電型のＧａＮ系半導体層をエッチングして、その上
部にソース／ドレイン領域形成部を凹部状に形成する工
程と、凹部状のソース／ドレイン領域形成部内に第２の
導電型のＧａＮ系半導体層を選択的に埋め込み成長させ
る工程と、少なくともゲート電極形成領域にダイヤモン
ド層との密着層として、高濃度でカーボンドープされた
薄い膜厚のＧａＮ系半導体層を選択的に成長させる工程
と、密着層上に、ダイヤモンド層とＧａＮ系絶縁層との
積層構造の絶縁膜を選択的に形成する工程とを有するこ
とを特徴としている。
ジスタの形成方法は、第１の導電型の半導体基板上に第
１の導電型のＧａＮ系半導体層を形成する工程と、第１
の導電型のＧａＮ系半導体層をエッチングして、その上
部にソース／ドレイン領域形成部を凹部状に形成する工
程と、凹部状のソース／ドレイン領域形成部内に第２の
導電型のＧａＮ系半導体層を選択的に埋め込み成長させ
る工程と、少なくともゲート電極形成領域にダイヤモン
ド層との密着層として、高濃度でカーボンドープされた
薄い膜厚のＧａＮ系半導体層を選択的に成長させる工程
と、密着層上に、ダイヤモンド層とＧａＮ系絶縁層との
積層構造の絶縁膜を選択的に形成する工程とを有するこ
とを特徴としている。
【０００９】例えば、デバイスとしての活性層となる半
導体層は、ｐ型ＧａＮ系エピタキシャル層を予め基板全
面に形成しておき、次にソース／ドレイン領域となる部
分に選択成長法によりｎ型ＧａＮを選択成長させ、更に
選択成長法を用いてゲート電極領域にゲート絶縁膜とし
て、ダイヤモンド層とＡｌリッチＡｌＧａＮ層とを交互
に成長させる。
導体層は、ｐ型ＧａＮ系エピタキシャル層を予め基板全
面に形成しておき、次にソース／ドレイン領域となる部
分に選択成長法によりｎ型ＧａＮを選択成長させ、更に
選択成長法を用いてゲート電極領域にゲート絶縁膜とし
て、ダイヤモンド層とＡｌリッチＡｌＧａＮ層とを交互
に成長させる。
【００１０】
【発明の実施の形態】ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ
膜等のナイトライド系の半導体は、ワイドバンドギャッ
プ半導体として、Ｓｉなどをドーパンドとして用いれ
ば、容易にｎ型の半導体層になって、電子デバイスの活
性層に用いることができるので、絶縁ゲート型トランジ
スタのソース／ドレイン領域として用いることができ
る。また、ダイヤモンド層とＡｌリッチＡｌＧａＮ層と
を積層させたものをゲート絶縁膜として用いる。ｐ型半
導体領域にｎ型半導体領域を局所的に形成する際、Ｓｉ
系半導体ではイオン注入法が一般的に用いられている
が、ＧａＮ系ではイオン注入法によりイオン注入して
も、キャリアとして活性化するのが、非常に難しく、今
までのところ、イオン注入の成功報告は見当たらない。
そこで、本発明では、ｐ型半導体層内に形成した凹部に
ｎ型半導体層を選択成長法により形成することにより、
活性な領域を容易に形成することができる。以下に、実
施形態例を挙げ、添付図面を参照して、本発明の実施の
形態を具体的かつ詳細に説明する。
膜等のナイトライド系の半導体は、ワイドバンドギャッ
プ半導体として、Ｓｉなどをドーパンドとして用いれ
ば、容易にｎ型の半導体層になって、電子デバイスの活
性層に用いることができるので、絶縁ゲート型トランジ
スタのソース／ドレイン領域として用いることができ
る。また、ダイヤモンド層とＡｌリッチＡｌＧａＮ層と
を積層させたものをゲート絶縁膜として用いる。ｐ型半
導体領域にｎ型半導体領域を局所的に形成する際、Ｓｉ
系半導体ではイオン注入法が一般的に用いられている
が、ＧａＮ系ではイオン注入法によりイオン注入して
も、キャリアとして活性化するのが、非常に難しく、今
までのところ、イオン注入の成功報告は見当たらない。
そこで、本発明では、ｐ型半導体層内に形成した凹部に
ｎ型半導体層を選択成長法により形成することにより、
活性な領域を容易に形成することができる。以下に、実
施形態例を挙げ、添付図面を参照して、本発明の実施の
形態を具体的かつ詳細に説明する。
【００１１】実施形態例 本実施形態例は、本発明に係る絶縁ゲート型半導体装置
の実施形態の一例であって、図１（ａ）は本実施形態例
の絶縁ゲート型半導体装置の層構造を示す基板断面図、
図１（ｂ）は本実施形態例の絶縁ゲート型半導体装置の
積層構造のゲート絶縁膜を示す断面図である。本実施形
態例の絶縁ゲート型半導体装置１０（以下、簡単に半導
体装置１０と言う）は、図１（ａ）に示すように、サフ
ァイア等のｐ型半絶縁性基板１２と、基板１２上に、順
次、分子線エピタキシャル成長法により成膜されたｐ型
ＧａＮバッファ層１４と、ｐ型ＡｌＧａＮ層１６とを備
えている。また、半導体装置１０は、ｐ型ＡｌＧａＮ層
１６の上部に埋め込み形成されたｎ型ＡｌＧａＮ層から
なるソース／ドレイン領域１８、２０と、上層のダイヤ
モンド層とｐ型ＡｌＧａＮ層１６との結晶のつながりを
良くするためにソース／ドレイン領域１８、２０以外の
領域に設けられた１×１０19ｃｍ-3以上の高濃度でカー
ボンドープした膜厚５０Å程度のＡｌＧａＮ層２２とを
備えている。更に、半導体装置１０は、ゲート絶縁膜と
して、ＡｌＧａＮ層２２上に選択的に成長させた、膜厚
５０Åのダイヤモンド層２４と、膜厚３０Åの絶縁性の
高いＡｌリッチＡｌＧａＮ層２６との積層構造を周期的
に繰り返して膜厚５００Åの積層絶縁膜２８を備えてい
る。ソース／ドレイン領域１８、２０のｎ型ＡｌＧａＮ
層上及びゲート電極領域のゲート絶縁膜２８上には、Ｔ
ｉ／Ａｌ電極３０、３２、３４が、それぞれ、設けられ
ている。
の実施形態の一例であって、図１（ａ）は本実施形態例
の絶縁ゲート型半導体装置の層構造を示す基板断面図、
図１（ｂ）は本実施形態例の絶縁ゲート型半導体装置の
積層構造のゲート絶縁膜を示す断面図である。本実施形
態例の絶縁ゲート型半導体装置１０（以下、簡単に半導
体装置１０と言う）は、図１（ａ）に示すように、サフ
ァイア等のｐ型半絶縁性基板１２と、基板１２上に、順
次、分子線エピタキシャル成長法により成膜されたｐ型
ＧａＮバッファ層１４と、ｐ型ＡｌＧａＮ層１６とを備
えている。また、半導体装置１０は、ｐ型ＡｌＧａＮ層
１６の上部に埋め込み形成されたｎ型ＡｌＧａＮ層から
なるソース／ドレイン領域１８、２０と、上層のダイヤ
モンド層とｐ型ＡｌＧａＮ層１６との結晶のつながりを
良くするためにソース／ドレイン領域１８、２０以外の
領域に設けられた１×１０19ｃｍ-3以上の高濃度でカー
ボンドープした膜厚５０Å程度のＡｌＧａＮ層２２とを
備えている。更に、半導体装置１０は、ゲート絶縁膜と
して、ＡｌＧａＮ層２２上に選択的に成長させた、膜厚
５０Åのダイヤモンド層２４と、膜厚３０Åの絶縁性の
高いＡｌリッチＡｌＧａＮ層２６との積層構造を周期的
に繰り返して膜厚５００Åの積層絶縁膜２８を備えてい
る。ソース／ドレイン領域１８、２０のｎ型ＡｌＧａＮ
層上及びゲート電極領域のゲート絶縁膜２８上には、Ｔ
ｉ／Ａｌ電極３０、３２、３４が、それぞれ、設けられ
ている。
【００１２】以下に、図２〜図４を参照して、本実施形
態例の半導体装置１０の形成方法を説明する。図２
（ａ）から（ｃ）、図３（ｄ）から（ｆ）、及び図４
（ｇ）と（ｈ）は、各工程毎の基板断面図である。超高
真空に維持できるエピタキシャル成長装置を使い、反応
ガスとして分圧３×１０-6Torr のジメチルヒドラジン
と分圧５×１０-7Torr のＧａを用いて分子線エピタキ
シャル成長法により、成長温度６４０℃で、先ず、図２
（ａ）に示すように、成長室内の基板１２上に膜厚５０
ｎｍのＧａＮバッファ層１４をエピタキシャル成長させ
る。更に、反応ガスとして分圧１×１０-6Torr のトリ
メチルガリウム（ＴＭＧ）、分圧５×１０-7Torr のト
リメチルアルミニウム（ＴＭＡ）、及び分圧５×１０-5
Torr のアンモニアを用い、かつドーパントとして分圧
５×１０-8Torr のＭｇを用いて、成長温度８５０℃
で、ＧａＮバッファ層１４上に膜厚３００ｎｍのｐ型Ａ
ｌＧａＮ層１６を形成する。
態例の半導体装置１０の形成方法を説明する。図２
（ａ）から（ｃ）、図３（ｄ）から（ｆ）、及び図４
（ｇ）と（ｈ）は、各工程毎の基板断面図である。超高
真空に維持できるエピタキシャル成長装置を使い、反応
ガスとして分圧３×１０-6Torr のジメチルヒドラジン
と分圧５×１０-7Torr のＧａを用いて分子線エピタキ
シャル成長法により、成長温度６４０℃で、先ず、図２
（ａ）に示すように、成長室内の基板１２上に膜厚５０
ｎｍのＧａＮバッファ層１４をエピタキシャル成長させ
る。更に、反応ガスとして分圧１×１０-6Torr のトリ
メチルガリウム（ＴＭＧ）、分圧５×１０-7Torr のト
リメチルアルミニウム（ＴＭＡ）、及び分圧５×１０-5
Torr のアンモニアを用い、かつドーパントとして分圧
５×１０-8Torr のＭｇを用いて、成長温度８５０℃
で、ＧａＮバッファ層１４上に膜厚３００ｎｍのｐ型Ａ
ｌＧａＮ層１６を形成する。
【００１３】次に、ＧａＮバッファ層１４とｐ型ＡｌＧ
ａＮ１６とを有する基板１２を成長室から取り出して、
図２（ｂ）に示すように、ＳｉＯ2 等の酸化膜１７を基
板面に成膜し、ソース／ドレイン領域１８、２０が露出
するように、フォトリソグラフィ及びエッチングにより
酸化膜をパターニングしてマスク１７を形成する。続い
て、そのマスク１７を用いて、図２（ｃ）に示すよう
に、プラズマエッチングによりソース／ドレイン領域１
８、２０のｐ型ＡｌＧａＮ層１６を選択的にエッチング
して、ソース／ドレイン領域形成部１９、２１を深さ２
０００Åの凹部状に形成する。エッチングガスには、メ
タン、アルゴン及び水素の混合ガスをプラズマ化したも
のを用いる。
ａＮ１６とを有する基板１２を成長室から取り出して、
図２（ｂ）に示すように、ＳｉＯ2 等の酸化膜１７を基
板面に成膜し、ソース／ドレイン領域１８、２０が露出
するように、フォトリソグラフィ及びエッチングにより
酸化膜をパターニングしてマスク１７を形成する。続い
て、そのマスク１７を用いて、図２（ｃ）に示すよう
に、プラズマエッチングによりソース／ドレイン領域１
８、２０のｐ型ＡｌＧａＮ層１６を選択的にエッチング
して、ソース／ドレイン領域形成部１９、２１を深さ２
０００Åの凹部状に形成する。エッチングガスには、メ
タン、アルゴン及び水素の混合ガスをプラズマ化したも
のを用いる。
【００１４】次いで、図３（ｄ）に示すように、ｐ型Ａ
ｌＧａＮ層１６を選択的にエッチングした形成した凹部
１９、２１にｎ型ＡｌＧａＮを選択的に埋め込み成長さ
せる。即ち、反応ガスとして分圧１×１０-6Torr のＧ
ａ、分圧５×１０-7Torr のＡｌ、分圧５×１０-5Torr
のアンモニアを用い、かつドーパントとして分圧５×１
０-8Torr のＳｉを用いて、マスク１７を使って選択的
に、成長温度８５０℃で、厚さ２０００Åのｎ型ＡｌＧ
ａＮ層１８、２０を埋め込み成長させる。
ｌＧａＮ層１６を選択的にエッチングした形成した凹部
１９、２１にｎ型ＡｌＧａＮを選択的に埋め込み成長さ
せる。即ち、反応ガスとして分圧１×１０-6Torr のＧ
ａ、分圧５×１０-7Torr のＡｌ、分圧５×１０-5Torr
のアンモニアを用い、かつドーパントとして分圧５×１
０-8Torr のＳｉを用いて、マスク１７を使って選択的
に、成長温度８５０℃で、厚さ２０００Åのｎ型ＡｌＧ
ａＮ層１８、２０を埋め込み成長させる。
【００１５】次に、マスク１７を除去し、図３（ｅ）に
示すように、基板上にＳｉＯ2 膜を成膜し、続いてフォ
トリソグラフィ及びエッチングによりパターニングし
て、ソース／ドレイン領域１８、２０を覆うマスク２３
を形成する。次いで、図３（ｆ）に示すように、上層の
ダイヤモンド層と下層のｐ型ＡｌＧａＮ層１６との結晶
のつながりを良くするために、１×１０19ｃｍ-3以上の
高濃度でカーボンドープした、５０Å程度の極薄いＡｌ
ＧａＮ層２２を、マスク２３でマスクしたソース／ドレ
イン領域１８、２０以外の領域に、ジメチルヒドラジ
ン、Ｇａ及びジメチルアルミニウムハイドライドを用い
て、選択的に成長させる。
示すように、基板上にＳｉＯ2 膜を成膜し、続いてフォ
トリソグラフィ及びエッチングによりパターニングし
て、ソース／ドレイン領域１８、２０を覆うマスク２３
を形成する。次いで、図３（ｆ）に示すように、上層の
ダイヤモンド層と下層のｐ型ＡｌＧａＮ層１６との結晶
のつながりを良くするために、１×１０19ｃｍ-3以上の
高濃度でカーボンドープした、５０Å程度の極薄いＡｌ
ＧａＮ層２２を、マスク２３でマスクしたソース／ドレ
イン領域１８、２０以外の領域に、ジメチルヒドラジ
ン、Ｇａ及びジメチルアルミニウムハイドライドを用い
て、選択的に成長させる。
【００１６】続いて、図４（ｇ）に示すように、マスク
２３を載せたまま、マスク２３でマスクしたソース／ド
レイン領域１８、２０以外の領域に絶縁層として５０Å
程度の膜厚のダイヤモンド層２４を選択的に成長させ
る。ダイヤモンド層２４の形成に際しては、基板温度を
８５０℃に維持し、９７容量％水素に３％容量メタンを
混ぜた圧力３０Torrの混合ガスを２０sccmの流量で流
し、２３００℃に加熱したフィラメントにガスを接触さ
せる。加熱フィラメントに接触した混合ガスは、分解
し、ラジカル化した炭素系ガスが基板上に蒸着してダイ
ヤモンド層２４を形成する。
２３を載せたまま、マスク２３でマスクしたソース／ド
レイン領域１８、２０以外の領域に絶縁層として５０Å
程度の膜厚のダイヤモンド層２４を選択的に成長させ
る。ダイヤモンド層２４の形成に際しては、基板温度を
８５０℃に維持し、９７容量％水素に３％容量メタンを
混ぜた圧力３０Torrの混合ガスを２０sccmの流量で流
し、２３００℃に加熱したフィラメントにガスを接触さ
せる。加熱フィラメントに接触した混合ガスは、分解
し、ラジカル化した炭素系ガスが基板上に蒸着してダイ
ヤモンド層２４を形成する。
【００１７】次いで、図１（ｂ）に示すように、ジメチ
ルヒドラジン、Ｇａ及びジメチルアルミニウムハイドラ
イドを用い、絶縁層の結晶性を向上させる事を目的とし
て選択的に膜厚３０Åの絶縁性ＡｌリッチＡｌＧａＮ層
２６をダイヤモンド層２４上に成長させる。更に、図１
（ｂ）に示すように、ＡｌリッチＡｌＧａＮ層２６上に
膜厚５０Åのダイヤモンド層２４を成長させる。膜厚５
０Åのダイヤモンド層２４と膜厚３０ÅのＡｌリッチＡ
ｌＧａＮ層２６とからなる積層構造を周期的に繰り返し
成長させることによって、５００Å程度の積層構造の絶
縁膜２８を選択的に形成する。マスク２３上にも多結晶
のダイヤモンドが積層するので、積層構造の絶縁膜２８
を形成した後、ＨＦを用いて、図４（ｈ）に示すよう
に、ＳｉＯ2 のマスク２３を除去すると、マスク２３上
に堆積した多結晶ダイヤモンドは、リフトオフされて除
去される。
ルヒドラジン、Ｇａ及びジメチルアルミニウムハイドラ
イドを用い、絶縁層の結晶性を向上させる事を目的とし
て選択的に膜厚３０Åの絶縁性ＡｌリッチＡｌＧａＮ層
２６をダイヤモンド層２４上に成長させる。更に、図１
（ｂ）に示すように、ＡｌリッチＡｌＧａＮ層２６上に
膜厚５０Åのダイヤモンド層２４を成長させる。膜厚５
０Åのダイヤモンド層２４と膜厚３０ÅのＡｌリッチＡ
ｌＧａＮ層２６とからなる積層構造を周期的に繰り返し
成長させることによって、５００Å程度の積層構造の絶
縁膜２８を選択的に形成する。マスク２３上にも多結晶
のダイヤモンドが積層するので、積層構造の絶縁膜２８
を形成した後、ＨＦを用いて、図４（ｈ）に示すよう
に、ＳｉＯ2 のマスク２３を除去すると、マスク２３上
に堆積した多結晶ダイヤモンドは、リフトオフされて除
去される。
【００１８】このようにして、積層構造の絶縁層２８を
形成した後、基板面にＴｉ／Ａｌ電極を蒸着し、更にパ
ターニングして、ソース／ドレイン領域、ゲート領域に
電極３０、３２、３４を形成する。このようにして、図
１（ａ）に示すような、絶縁ゲート型トランジスタの半
導体装置１０を形成した。本実施形態例と同じようにし
て半導体装置を試作し、評価試験を行ったところ、３０
０℃の加熱状態でも、トランジスタ特性は劣化せず、高
温での安定した動作を確認することができた。
形成した後、基板面にＴｉ／Ａｌ電極を蒸着し、更にパ
ターニングして、ソース／ドレイン領域、ゲート領域に
電極３０、３２、３４を形成する。このようにして、図
１（ａ）に示すような、絶縁ゲート型トランジスタの半
導体装置１０を形成した。本実施形態例と同じようにし
て半導体装置を試作し、評価試験を行ったところ、３０
０℃の加熱状態でも、トランジスタ特性は劣化せず、高
温での安定した動作を確認することができた。
【００１９】本実施形態例では、ＡｌＧａＮを用いた
が、ＩｎＧａＮ，ＧａＮ，ＩｎＧａＡｌＮを用いても良
い。
が、ＩｎＧａＮ，ＧａＮ，ＩｎＧａＡｌＮを用いても良
い。
【００２０】
【発明の効果】本発明によれば、高抵抗のダイヤモンド
層と、ＧａＮ系高抵抗性半導体層との積層構造でゲート
絶縁膜を形成することにより、高温で安定して動作する
高性能のＧａＮ系絶縁ゲート型トランジスタを形成する
ことができる。
層と、ＧａＮ系高抵抗性半導体層との積層構造でゲート
絶縁膜を形成することにより、高温で安定して動作する
高性能のＧａＮ系絶縁ゲート型トランジスタを形成する
ことができる。
【図１】図１（ａ）及び（ｂ）は、それぞれ、本実施形
態例の絶縁ゲート型半導体装置の層構造を示す基板断面
図及び本実施形態例の絶縁ゲート型半導体装置の積層構
造の絶縁膜を示す断面図である。
態例の絶縁ゲート型半導体装置の層構造を示す基板断面
図及び本実施形態例の絶縁ゲート型半導体装置の積層構
造の絶縁膜を示す断面図である。
【図２】図２（ａ）から（ｃ）は、それぞれ、本実施形
態例の半導体装置の各工程毎の基板断面図である。
態例の半導体装置の各工程毎の基板断面図である。
【図３】図３（ｄ）から（ｆ）は、それぞれ、図２
（ｃ）に続く、本実施形態例の半導体装置の各工程毎の
基板断面図である。
（ｃ）に続く、本実施形態例の半導体装置の各工程毎の
基板断面図である。
【図４】図４（ｇ）と（ｈ）は、それぞれ、図３（ｆ）
に続く、本実施形態例の半導体装置の各工程毎の基板断
面図である。
に続く、本実施形態例の半導体装置の各工程毎の基板断
面図である。
【図５】シリコン系ＭＯＳＦＥＴの構成を示す基板断面
図である。
図である。
１０ 実施形態例の絶縁ゲート型半導体装置 １２ ｐ型半絶縁性基板 １４ ｐ型ＧａＮバッファ層 １６ ｐ型ＡｌＧａＮ層 １８、２０ ソース／ドレイン領域 ２２ 高濃度でカーボンドープしたＡｌＧａＮ層 ２４ ダイヤモンド層 ２６ ＡｌリッチＡｌＧａＮ層 ２８ 積層絶縁膜 ３０、３２、３４ Ｔｉ／Ａｌ電極 ４０ シリコン系ＭＯＳＦＥＴ ４２ ｐ型Ｓｉ半導体基板 ４４ ｎ+ 反転層 ４６ ＳｉＯ2 膜 ４８ ソース電極 ５０ ドレイン電極 ５２ ゲート電極
Claims (3)
- 【請求項１】 金属ゲート−ゲート絶縁膜−ＧａＮ系半
導体層からなるＧａＮ系絶縁ゲート型トランジスタにお
いて、 ゲート絶縁膜が、高抵抗のダイヤモンド層と、ＧａＮ系
高抵抗性半導体層との積層構造により形成されているこ
とを特徴とするＧａＮ系絶縁ゲート型トランジスタ。 - 【請求項２】 第１の導電型の半導体基板と、第１の導
電型の半導体基板上に形成された第１の導電型のＧａＮ
系半導体層と、第１のＧａＮ系半導体層上部に埋め込み
形成された第２の導電型のＧａＮ系半導体層からなるソ
ース／ドレイン領域と、少なくともゲート領域上に形成
されている、ダイヤモンド層とのＧａＮ系密着層とを備
え、 ゲート絶縁膜が密着層上に形成されていることを特徴と
する請求項１に記載のＧａＮ系絶縁ゲート型トランジス
タ。 - 【請求項３】 第１の導電型の半導体基板上に第１の導
電型のＧａＮ系半導体層を形成する工程と、 第１の導電型のＧａＮ系半導体層をエッチングして、そ
の上部にソース／ドレイン領域形成部を凹部状に形成す
る工程と、 凹部状のソース／ドレイン領域形成部内に第２の導電型
のＧａＮ系半導体層を選択的に埋め込み成長させる工程
と、 少なくともゲート電極形成領域にダイヤモンド層との密
着層として、高濃度でカーボンドープされた薄い膜厚の
ＧａＮ系半導体層を選択的に成長させる工程と、 密着層上に、ダイヤモンド層とＧａＮ系絶縁層との積層
構造の絶縁膜を選択的に形成する工程とを有することを
特徴とするＧａＮ系絶縁ゲート型トランジスタの形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32763297A JP3423598B2 (ja) | 1997-11-28 | 1997-11-28 | ＧａＮ系絶縁ゲート型トランジスタ及びその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32763297A JP3423598B2 (ja) | 1997-11-28 | 1997-11-28 | ＧａＮ系絶縁ゲート型トランジスタ及びその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163334A true JPH11163334A (ja) | 1999-06-18 |
| JP3423598B2 JP3423598B2 (ja) | 2003-07-07 |
Family
ID=18201227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32763297A Expired - Lifetime JP3423598B2 (ja) | 1997-11-28 | 1997-11-28 | ＧａＮ系絶縁ゲート型トランジスタ及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3423598B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2350842A (en) * | 1999-06-11 | 2000-12-13 | Ca Nat Research Council | Carbob doped gallium nitride layers |
| JP2001277937A (ja) * | 2000-04-04 | 2001-10-10 | Furukawa Electric Co Ltd:The | 大電流負荷制御装置 |
| JP2001320054A (ja) * | 2000-05-10 | 2001-11-16 | Furukawa Electric Co Ltd:The | ＧａＮ系絶縁ゲート形電界効果トランジスタ |
| US6593193B2 (en) | 2001-02-27 | 2003-07-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2005268507A (ja) * | 2004-03-18 | 2005-09-29 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ及びその製造方法 |
| US7285806B2 (en) | 2000-03-22 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an active region formed from group III nitride |
| KR100811492B1 (ko) * | 2002-02-26 | 2008-03-07 | 주식회사 엘지이아이 | ＧａＮ계 전자소자 제조방법 |
| JP2008159631A (ja) * | 2006-12-20 | 2008-07-10 | Furukawa Electric Co Ltd:The | Ｉｉｉ−ｖ族窒化物化合物半導体電界効果トランジスタおよびその製造方法 |
| JP2008227432A (ja) * | 2007-03-16 | 2008-09-25 | Furukawa Electric Co Ltd:The | 窒化物化合物半導体素子およびその製造方法 |
| US7459718B2 (en) | 2005-03-23 | 2008-12-02 | Nichia Corporation | Field effect transistor |
| KR101027138B1 (ko) | 2009-12-24 | 2011-04-05 | 페어차일드코리아반도체 주식회사 | 다이아몬드상 카본 박막 패시배이션을 적용한 질화물계 반도체 소자 및 그 제조 방법 |
| JP2012169544A (ja) * | 2011-02-16 | 2012-09-06 | Fujitsu Ltd | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 |
| US10964805B2 (en) | 2018-08-16 | 2021-03-30 | Fujitsu Limited | Compound semiconductor device |
-
1997
- 1997-11-28 JP JP32763297A patent/JP3423598B2/ja not_active Expired - Lifetime
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2350842A (en) * | 1999-06-11 | 2000-12-13 | Ca Nat Research Council | Carbob doped gallium nitride layers |
| US6544867B1 (en) | 1999-06-11 | 2003-04-08 | National Research Council Of Canada | Molecular beam epitaxy (MBE) growth of semi-insulating C-doped GaN |
| GB2350842B (en) * | 1999-06-11 | 2004-02-25 | Ca Nat Research Council | Molecular beam epitaxy (MBE) growth of semi-insulating C-doped GaN |
| US7585706B2 (en) | 2000-03-22 | 2009-09-08 | Panasonic Corporation | Method of fabricating a semiconductor device |
| US7285806B2 (en) | 2000-03-22 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an active region formed from group III nitride |
| JP2001277937A (ja) * | 2000-04-04 | 2001-10-10 | Furukawa Electric Co Ltd:The | 大電流負荷制御装置 |
| JP2001320054A (ja) * | 2000-05-10 | 2001-11-16 | Furukawa Electric Co Ltd:The | ＧａＮ系絶縁ゲート形電界効果トランジスタ |
| JP4676046B2 (ja) * | 2000-05-10 | 2011-04-27 | 古河電気工業株式会社 | ＧａＮ系絶縁ゲート形電界効果トランジスタ |
| US7307292B2 (en) | 2001-02-27 | 2007-12-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6593193B2 (en) | 2001-02-27 | 2003-07-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR100811492B1 (ko) * | 2002-02-26 | 2008-03-07 | 주식회사 엘지이아이 | ＧａＮ계 전자소자 제조방법 |
| JP2005268507A (ja) * | 2004-03-18 | 2005-09-29 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ及びその製造方法 |
| US7459718B2 (en) | 2005-03-23 | 2008-12-02 | Nichia Corporation | Field effect transistor |
| JP2008159631A (ja) * | 2006-12-20 | 2008-07-10 | Furukawa Electric Co Ltd:The | Ｉｉｉ−ｖ族窒化物化合物半導体電界効果トランジスタおよびその製造方法 |
| JP2008227432A (ja) * | 2007-03-16 | 2008-09-25 | Furukawa Electric Co Ltd:The | 窒化物化合物半導体素子およびその製造方法 |
| KR101027138B1 (ko) | 2009-12-24 | 2011-04-05 | 페어차일드코리아반도체 주식회사 | 다이아몬드상 카본 박막 패시배이션을 적용한 질화물계 반도체 소자 및 그 제조 방법 |
| JP2012169544A (ja) * | 2011-02-16 | 2012-09-06 | Fujitsu Ltd | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 |
| US10964805B2 (en) | 2018-08-16 | 2021-03-30 | Fujitsu Limited | Compound semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3423598B2 (ja) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11699748B2 (en) | Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof | |
| US20110241088A1 (en) | Field effect transistor, method of manufacturing field effect transistor, and method of forming groove | |
| US20110297957A1 (en) | Compound seminconductor structure | |
| US20110193095A1 (en) | Semiconductor device and method for forming the same | |
| JP6882503B2 (ja) | 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法 | |
| US20090001423A1 (en) | Field-effect transistor and method of making same | |
| JP3423598B2 (ja) | ＧａＮ系絶縁ゲート型トランジスタ及びその形成方法 | |
| JP6560117B2 (ja) | 半導体装置の製造方法 | |
| JP2008227073A (ja) | 窒化物半導体積層構造の形成方法および窒化物半導体素子の製造方法 | |
| JP2011210780A (ja) | ＧａＮ−ＭＩＳトランジスタ、ＧａＮ−ＩＧＢＴ、およびこれらの製造方法 | |
| JP2010062168A (ja) | 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
| JP2011129607A (ja) | ＧａＮ系ＭＯＳ型電界効果トランジスタ | |
| JP2005217361A (ja) | 高電子移動度トランジスタ | |
| TWI760937B (zh) | 半導體結構及其製作方法 | |
| CN112382662B (zh) | 氮化镓增强型器件及其制造方法 | |
| CN212182338U (zh) | 半导体结构 | |
| CN116153993A (zh) | 半导体结构及其形成方法 | |
| JPH11354786A (ja) | 絶縁ゲート型バイポーラトランジスタとその製造方法 | |
| JP2007042936A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| US20240162283A1 (en) | Semiconductor Structure and Method for Manufacturing the Same | |
| WO2021184299A1 (zh) | 半导体结构及其制作方法 | |
| US20220102530A1 (en) | Preparation method for semiconductor structure | |
| WO2021102683A1 (zh) | 半导体结构及其制作方法 | |
| WO2021243603A1 (zh) | 半导体结构及其制作方法 | |
| WO2022099636A1 (zh) | 半导体结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |