JPH11163334A - GaN系絶縁ゲート型トランジスタ及びその形成方法 - Google Patents
GaN系絶縁ゲート型トランジスタ及びその形成方法Info
- Publication number
- JPH11163334A JPH11163334A JP32763297A JP32763297A JPH11163334A JP H11163334 A JPH11163334 A JP H11163334A JP 32763297 A JP32763297 A JP 32763297A JP 32763297 A JP32763297 A JP 32763297A JP H11163334 A JPH11163334 A JP H11163334A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- semiconductor layer
- insulating film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Tを提供することである。 【解決手段】 本発明のGaN系絶縁ゲート型トランジ
スタ10は、金属ゲート−ゲート絶縁膜−GaN系半導
体層からなるGaN系絶縁ゲート型トランジスタであっ
て、ゲート絶縁膜28が、高抵抗のダイヤモンド層24
と、AlリッチAlGaN層26との積層構造により形
成されている。トランジスタは、p型半絶縁性基板12
上に、順次、形成されたp型バッファ層14と、p型A
lGaN層16と、AlGaN層上部に埋め込み形成さ
れたn型AlGaN層からなるソース/ドレイン領域1
8、20と、少なくともゲート電極領域にはダイヤモン
ド層の密着層として形成された高濃度カーボンドープの
AlGaN層22とを備えている。絶縁膜28は密着層
上に形成されている。
Description
ト型トランジスタに関し、更に詳細には、高温で安定し
て動作するGaN系絶縁ゲート型トランジスタに関する
ものである。
らなる絶縁ゲート型トランジスタ、即ちMISFET
は、従来、シリコン系材料を使用したものが多く開発、
実用化されている。シリコン系MOSFETは、MIS
FETの一種であって、例えば半導体層にSi基板を、
絶縁層にSiO2 膜を、及び金属電極にポリシリコン電
極を使用している。シリコン系MOSFET40を形成
する場合には、例えば、図5に示すように、p型Si半
導体を基板42として用い、ソース/ドレイン電極形成
領域の半導体基板層にn型不純物を拡散させてn+ 反転
層44を形成する。次いで、半導体基板全面を酸化し
て、半導体基板面にSiO2 膜46を形成する。次に、
フォトリソグラフィ及びエッチング技術を用いて、Si
O2 膜をパターニングして、ゲート電極形成領域にのみ
SiO2 膜を残し、ソース、ドレイン電極を形成領域の
SiO2 膜を除去する。このようなパターニングを行っ
た後、SiO2 膜46上にソース電極48を、反転層4
4上にそれぞれドレイン電極50及びゲート電極52を
形成する。
(金属−絶縁層−半導体)構造を持つ電界効果型トラン
ジスタの開発が、最近、盛んに行われているものの、G
a As 系MISFETの開発が主流となっており、Ga
Asよりも高温で動作可能であり、しかも耐放射線性に
優れるGaN,AlGaNなどのワイドギャップ半導体
系のGaN系MISFETは、今のところその開発が緒
についたばかりであって、その形成プロセスは確立され
ていない。また、従来、特にゲート絶縁膜にどのような
材料がこのましいのかが問題であった。
動作するGaN系MISFETを提供することである。
ギャップエネルギーが5.5eVと大きく、不純物が添
加されていないダイヤモンドはほぼ絶縁体と評価できる
高抵抗体になる。また、AINはバンドギャップエネル
ギーが6.2eVと大きく、AlリッチのAlGaNも
高抵抗になる。このAlGaNとダイヤモンドとを積層
した積層膜は、それぞれの層における貫通転位を防ぐこ
とができ、漏れ電流のない高絶縁性の良好な絶縁層に形
成することができる。そこで、本発明者は、高抵抗ダイ
ヤモンドとAlGaNとを積層した積層構造絶縁膜をゲ
ート絶縁膜とするGaN系MISFETを着想し、実験
を重ねて本発明を完成するに到った。
明に係るGaN系絶縁ゲート型トランジスタは、金属ゲ
ート−ゲート絶縁膜−GaN系半導体層からなるGaN
系絶縁ゲート型トランジスタにおいて、ゲート絶縁膜
が、高抵抗のダイヤモンド層と、GaN系高抵抗性半導
体層との積層構造により形成されていることを特徴とし
ている。GaN系高抵抗性半導体層は、例えばAlリッ
チAlGaN層を使用することにより実現できる。
導電型の半導体基板と、第1の導電型の半導体基板上に
形成された第1の導電型のGaN系半導体層と、第1の
GaN系半導体層上部に埋め込み形成された第2の導電
型のGaN系半導体層からなるソース/ドレイン領域
と、少なくともゲート領域上に形成されている、ダイヤ
モンド層とのGaN系密着層とを備え、ゲート絶縁膜が
密着層上に形成されている。本発明で使用するGaN系
半導体層には、AlGaN層、InGaN層、GaN
層、InGaAlN層等がある。
ジスタの形成方法は、第1の導電型の半導体基板上に第
1の導電型のGaN系半導体層を形成する工程と、第1
の導電型のGaN系半導体層をエッチングして、その上
部にソース/ドレイン領域形成部を凹部状に形成する工
程と、凹部状のソース/ドレイン領域形成部内に第2の
導電型のGaN系半導体層を選択的に埋め込み成長させ
る工程と、少なくともゲート電極形成領域にダイヤモン
ド層との密着層として、高濃度でカーボンドープされた
薄い膜厚のGaN系半導体層を選択的に成長させる工程
と、密着層上に、ダイヤモンド層とGaN系絶縁層との
積層構造の絶縁膜を選択的に形成する工程とを有するこ
とを特徴としている。
導体層は、p型GaN系エピタキシャル層を予め基板全
面に形成しておき、次にソース/ドレイン領域となる部
分に選択成長法によりn型GaNを選択成長させ、更に
選択成長法を用いてゲート電極領域にゲート絶縁膜とし
て、ダイヤモンド層とAlリッチAlGaN層とを交互
に成長させる。
膜等のナイトライド系の半導体は、ワイドバンドギャッ
プ半導体として、Siなどをドーパンドとして用いれ
ば、容易にn型の半導体層になって、電子デバイスの活
性層に用いることができるので、絶縁ゲート型トランジ
スタのソース/ドレイン領域として用いることができ
る。また、ダイヤモンド層とAlリッチAlGaN層と
を積層させたものをゲート絶縁膜として用いる。p型半
導体領域にn型半導体領域を局所的に形成する際、Si
系半導体ではイオン注入法が一般的に用いられている
が、GaN系ではイオン注入法によりイオン注入して
も、キャリアとして活性化するのが、非常に難しく、今
までのところ、イオン注入の成功報告は見当たらない。
そこで、本発明では、p型半導体層内に形成した凹部に
n型半導体層を選択成長法により形成することにより、
活性な領域を容易に形成することができる。以下に、実
施形態例を挙げ、添付図面を参照して、本発明の実施の
形態を具体的かつ詳細に説明する。
の実施形態の一例であって、図1(a)は本実施形態例
の絶縁ゲート型半導体装置の層構造を示す基板断面図、
図1(b)は本実施形態例の絶縁ゲート型半導体装置の
積層構造のゲート絶縁膜を示す断面図である。本実施形
態例の絶縁ゲート型半導体装置10(以下、簡単に半導
体装置10と言う)は、図1(a)に示すように、サフ
ァイア等のp型半絶縁性基板12と、基板12上に、順
次、分子線エピタキシャル成長法により成膜されたp型
GaNバッファ層14と、p型AlGaN層16とを備
えている。また、半導体装置10は、p型AlGaN層
16の上部に埋め込み形成されたn型AlGaN層から
なるソース/ドレイン領域18、20と、上層のダイヤ
モンド層とp型AlGaN層16との結晶のつながりを
良くするためにソース/ドレイン領域18、20以外の
領域に設けられた1×1019cm-3以上の高濃度でカー
ボンドープした膜厚50Å程度のAlGaN層22とを
備えている。更に、半導体装置10は、ゲート絶縁膜と
して、AlGaN層22上に選択的に成長させた、膜厚
50Åのダイヤモンド層24と、膜厚30Åの絶縁性の
高いAlリッチAlGaN層26との積層構造を周期的
に繰り返して膜厚500Åの積層絶縁膜28を備えてい
る。ソース/ドレイン領域18、20のn型AlGaN
層上及びゲート電極領域のゲート絶縁膜28上には、T
i/Al電極30、32、34が、それぞれ、設けられ
ている。
態例の半導体装置10の形成方法を説明する。図2
(a)から(c)、図3(d)から(f)、及び図4
(g)と(h)は、各工程毎の基板断面図である。超高
真空に維持できるエピタキシャル成長装置を使い、反応
ガスとして分圧3×10-6Torr のジメチルヒドラジン
と分圧5×10-7Torr のGaを用いて分子線エピタキ
シャル成長法により、成長温度640℃で、先ず、図2
(a)に示すように、成長室内の基板12上に膜厚50
nmのGaNバッファ層14をエピタキシャル成長させ
る。更に、反応ガスとして分圧1×10-6Torr のトリ
メチルガリウム(TMG)、分圧5×10-7Torr のト
リメチルアルミニウム(TMA)、及び分圧5×10-5
Torr のアンモニアを用い、かつドーパントとして分圧
5×10-8Torr のMgを用いて、成長温度850℃
で、GaNバッファ層14上に膜厚300nmのp型A
lGaN層16を形成する。
aN16とを有する基板12を成長室から取り出して、
図2(b)に示すように、SiO2 等の酸化膜17を基
板面に成膜し、ソース/ドレイン領域18、20が露出
するように、フォトリソグラフィ及びエッチングにより
酸化膜をパターニングしてマスク17を形成する。続い
て、そのマスク17を用いて、図2(c)に示すよう
に、プラズマエッチングによりソース/ドレイン領域1
8、20のp型AlGaN層16を選択的にエッチング
して、ソース/ドレイン領域形成部19、21を深さ2
000Åの凹部状に形成する。エッチングガスには、メ
タン、アルゴン及び水素の混合ガスをプラズマ化したも
のを用いる。
lGaN層16を選択的にエッチングした形成した凹部
19、21にn型AlGaNを選択的に埋め込み成長さ
せる。即ち、反応ガスとして分圧1×10-6Torr のG
a、分圧5×10-7Torr のAl、分圧5×10-5Torr
のアンモニアを用い、かつドーパントとして分圧5×1
0-8Torr のSiを用いて、マスク17を使って選択的
に、成長温度850℃で、厚さ2000Åのn型AlG
aN層18、20を埋め込み成長させる。
示すように、基板上にSiO2 膜を成膜し、続いてフォ
トリソグラフィ及びエッチングによりパターニングし
て、ソース/ドレイン領域18、20を覆うマスク23
を形成する。次いで、図3(f)に示すように、上層の
ダイヤモンド層と下層のp型AlGaN層16との結晶
のつながりを良くするために、1×1019cm-3以上の
高濃度でカーボンドープした、50Å程度の極薄いAl
GaN層22を、マスク23でマスクしたソース/ドレ
イン領域18、20以外の領域に、ジメチルヒドラジ
ン、Ga及びジメチルアルミニウムハイドライドを用い
て、選択的に成長させる。
23を載せたまま、マスク23でマスクしたソース/ド
レイン領域18、20以外の領域に絶縁層として50Å
程度の膜厚のダイヤモンド層24を選択的に成長させ
る。ダイヤモンド層24の形成に際しては、基板温度を
850℃に維持し、97容量%水素に3%容量メタンを
混ぜた圧力30Torrの混合ガスを20sccmの流量で流
し、2300℃に加熱したフィラメントにガスを接触さ
せる。加熱フィラメントに接触した混合ガスは、分解
し、ラジカル化した炭素系ガスが基板上に蒸着してダイ
ヤモンド層24を形成する。
ルヒドラジン、Ga及びジメチルアルミニウムハイドラ
イドを用い、絶縁層の結晶性を向上させる事を目的とし
て選択的に膜厚30Åの絶縁性AlリッチAlGaN層
26をダイヤモンド層24上に成長させる。更に、図1
(b)に示すように、AlリッチAlGaN層26上に
膜厚50Åのダイヤモンド層24を成長させる。膜厚5
0Åのダイヤモンド層24と膜厚30ÅのAlリッチA
lGaN層26とからなる積層構造を周期的に繰り返し
成長させることによって、500Å程度の積層構造の絶
縁膜28を選択的に形成する。マスク23上にも多結晶
のダイヤモンドが積層するので、積層構造の絶縁膜28
を形成した後、HFを用いて、図4(h)に示すよう
に、SiO2 のマスク23を除去すると、マスク23上
に堆積した多結晶ダイヤモンドは、リフトオフされて除
去される。
形成した後、基板面にTi/Al電極を蒸着し、更にパ
ターニングして、ソース/ドレイン領域、ゲート領域に
電極30、32、34を形成する。このようにして、図
1(a)に示すような、絶縁ゲート型トランジスタの半
導体装置10を形成した。本実施形態例と同じようにし
て半導体装置を試作し、評価試験を行ったところ、30
0℃の加熱状態でも、トランジスタ特性は劣化せず、高
温での安定した動作を確認することができた。
が、InGaN,GaN,InGaAlNを用いても良
い。
層と、GaN系高抵抗性半導体層との積層構造でゲート
絶縁膜を形成することにより、高温で安定して動作する
高性能のGaN系絶縁ゲート型トランジスタを形成する
ことができる。
態例の絶縁ゲート型半導体装置の層構造を示す基板断面
図及び本実施形態例の絶縁ゲート型半導体装置の積層構
造の絶縁膜を示す断面図である。
態例の半導体装置の各工程毎の基板断面図である。
(c)に続く、本実施形態例の半導体装置の各工程毎の
基板断面図である。
に続く、本実施形態例の半導体装置の各工程毎の基板断
面図である。
図である。
Claims (3)
- 【請求項1】 金属ゲート−ゲート絶縁膜−GaN系半
導体層からなるGaN系絶縁ゲート型トランジスタにお
いて、 ゲート絶縁膜が、高抵抗のダイヤモンド層と、GaN系
高抵抗性半導体層との積層構造により形成されているこ
とを特徴とするGaN系絶縁ゲート型トランジスタ。 - 【請求項2】 第1の導電型の半導体基板と、第1の導
電型の半導体基板上に形成された第1の導電型のGaN
系半導体層と、第1のGaN系半導体層上部に埋め込み
形成された第2の導電型のGaN系半導体層からなるソ
ース/ドレイン領域と、少なくともゲート領域上に形成
されている、ダイヤモンド層とのGaN系密着層とを備
え、 ゲート絶縁膜が密着層上に形成されていることを特徴と
する請求項1に記載のGaN系絶縁ゲート型トランジス
タ。 - 【請求項3】 第1の導電型の半導体基板上に第1の導
電型のGaN系半導体層を形成する工程と、 第1の導電型のGaN系半導体層をエッチングして、そ
の上部にソース/ドレイン領域形成部を凹部状に形成す
る工程と、 凹部状のソース/ドレイン領域形成部内に第2の導電型
のGaN系半導体層を選択的に埋め込み成長させる工程
と、 少なくともゲート電極形成領域にダイヤモンド層との密
着層として、高濃度でカーボンドープされた薄い膜厚の
GaN系半導体層を選択的に成長させる工程と、 密着層上に、ダイヤモンド層とGaN系絶縁層との積層
構造の絶縁膜を選択的に形成する工程とを有することを
特徴とするGaN系絶縁ゲート型トランジスタの形成方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32763297A JP3423598B2 (ja) | 1997-11-28 | 1997-11-28 | GaN系絶縁ゲート型トランジスタ及びその形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32763297A JP3423598B2 (ja) | 1997-11-28 | 1997-11-28 | GaN系絶縁ゲート型トランジスタ及びその形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11163334A true JPH11163334A (ja) | 1999-06-18 |
JP3423598B2 JP3423598B2 (ja) | 2003-07-07 |
Family
ID=18201227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32763297A Expired - Lifetime JP3423598B2 (ja) | 1997-11-28 | 1997-11-28 | GaN系絶縁ゲート型トランジスタ及びその形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3423598B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2350842A (en) * | 1999-06-11 | 2000-12-13 | Ca Nat Research Council | Carbob doped gallium nitride layers |
JP2001277937A (ja) * | 2000-04-04 | 2001-10-10 | Furukawa Electric Co Ltd:The | 大電流負荷制御装置 |
JP2001320054A (ja) * | 2000-05-10 | 2001-11-16 | Furukawa Electric Co Ltd:The | GaN系絶縁ゲート形電界効果トランジスタ |
US6593193B2 (en) | 2001-02-27 | 2003-07-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
JP2005268507A (ja) * | 2004-03-18 | 2005-09-29 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ及びその製造方法 |
US7285806B2 (en) | 2000-03-22 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an active region formed from group III nitride |
KR100811492B1 (ko) * | 2002-02-26 | 2008-03-07 | 주식회사 엘지이아이 | GaN계 전자소자 제조방법 |
JP2008159631A (ja) * | 2006-12-20 | 2008-07-10 | Furukawa Electric Co Ltd:The | Iii−v族窒化物化合物半導体電界効果トランジスタおよびその製造方法 |
JP2008227432A (ja) * | 2007-03-16 | 2008-09-25 | Furukawa Electric Co Ltd:The | 窒化物化合物半導体素子およびその製造方法 |
US7459718B2 (en) | 2005-03-23 | 2008-12-02 | Nichia Corporation | Field effect transistor |
KR101027138B1 (ko) | 2009-12-24 | 2011-04-05 | 페어차일드코리아반도체 주식회사 | 다이아몬드상 카본 박막 패시배이션을 적용한 질화물계 반도체 소자 및 그 제조 방법 |
JP2012169544A (ja) * | 2011-02-16 | 2012-09-06 | Fujitsu Ltd | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 |
US10964805B2 (en) | 2018-08-16 | 2021-03-30 | Fujitsu Limited | Compound semiconductor device |
-
1997
- 1997-11-28 JP JP32763297A patent/JP3423598B2/ja not_active Expired - Lifetime
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2350842A (en) * | 1999-06-11 | 2000-12-13 | Ca Nat Research Council | Carbob doped gallium nitride layers |
US6544867B1 (en) | 1999-06-11 | 2003-04-08 | National Research Council Of Canada | Molecular beam epitaxy (MBE) growth of semi-insulating C-doped GaN |
GB2350842B (en) * | 1999-06-11 | 2004-02-25 | Ca Nat Research Council | Molecular beam epitaxy (MBE) growth of semi-insulating C-doped GaN |
US7585706B2 (en) | 2000-03-22 | 2009-09-08 | Panasonic Corporation | Method of fabricating a semiconductor device |
US7285806B2 (en) | 2000-03-22 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an active region formed from group III nitride |
JP2001277937A (ja) * | 2000-04-04 | 2001-10-10 | Furukawa Electric Co Ltd:The | 大電流負荷制御装置 |
JP2001320054A (ja) * | 2000-05-10 | 2001-11-16 | Furukawa Electric Co Ltd:The | GaN系絶縁ゲート形電界効果トランジスタ |
JP4676046B2 (ja) * | 2000-05-10 | 2011-04-27 | 古河電気工業株式会社 | GaN系絶縁ゲート形電界効果トランジスタ |
US7307292B2 (en) | 2001-02-27 | 2007-12-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US6593193B2 (en) | 2001-02-27 | 2003-07-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
KR100811492B1 (ko) * | 2002-02-26 | 2008-03-07 | 주식회사 엘지이아이 | GaN계 전자소자 제조방법 |
JP2005268507A (ja) * | 2004-03-18 | 2005-09-29 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ及びその製造方法 |
US7459718B2 (en) | 2005-03-23 | 2008-12-02 | Nichia Corporation | Field effect transistor |
JP2008159631A (ja) * | 2006-12-20 | 2008-07-10 | Furukawa Electric Co Ltd:The | Iii−v族窒化物化合物半導体電界効果トランジスタおよびその製造方法 |
JP2008227432A (ja) * | 2007-03-16 | 2008-09-25 | Furukawa Electric Co Ltd:The | 窒化物化合物半導体素子およびその製造方法 |
KR101027138B1 (ko) | 2009-12-24 | 2011-04-05 | 페어차일드코리아반도체 주식회사 | 다이아몬드상 카본 박막 패시배이션을 적용한 질화물계 반도체 소자 및 그 제조 방법 |
JP2012169544A (ja) * | 2011-02-16 | 2012-09-06 | Fujitsu Ltd | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 |
US10964805B2 (en) | 2018-08-16 | 2021-03-30 | Fujitsu Limited | Compound semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP3423598B2 (ja) | 2003-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11699748B2 (en) | Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof | |
US20110241088A1 (en) | Field effect transistor, method of manufacturing field effect transistor, and method of forming groove | |
US20110297957A1 (en) | Compound seminconductor structure | |
US20110193095A1 (en) | Semiconductor device and method for forming the same | |
JP6882503B2 (ja) | 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法 | |
US20090001423A1 (en) | Field-effect transistor and method of making same | |
JP3423598B2 (ja) | GaN系絶縁ゲート型トランジスタ及びその形成方法 | |
JP6560117B2 (ja) | 半導体装置の製造方法 | |
JP2008227073A (ja) | 窒化物半導体積層構造の形成方法および窒化物半導体素子の製造方法 | |
JP2011210780A (ja) | GaN−MISトランジスタ、GaN−IGBT、およびこれらの製造方法 | |
JP2010062168A (ja) | 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
JP2011129607A (ja) | GaN系MOS型電界効果トランジスタ | |
JP2005217361A (ja) | 高電子移動度トランジスタ | |
TWI760937B (zh) | 半導體結構及其製作方法 | |
CN112382662B (zh) | 氮化镓增强型器件及其制造方法 | |
CN212182338U (zh) | 半导体结构 | |
CN116153993A (zh) | 半导体结构及其形成方法 | |
JPH11354786A (ja) | 絶縁ゲート型バイポーラトランジスタとその製造方法 | |
JP2007042936A (ja) | Iii−v族化合物半導体エピタキシャルウェハ | |
US20240162283A1 (en) | Semiconductor Structure and Method for Manufacturing the Same | |
WO2021184299A1 (zh) | 半导体结构及其制作方法 | |
US20220102530A1 (en) | Preparation method for semiconductor structure | |
WO2021102683A1 (zh) | 半导体结构及其制作方法 | |
WO2021243603A1 (zh) | 半导体结构及其制作方法 | |
WO2022099636A1 (zh) | 半导体结构的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |