JPH11163315A - Epitaxial substrate for high-frequency circuit and manufacture thereof - Google Patents
Epitaxial substrate for high-frequency circuit and manufacture thereofInfo
- Publication number
- JPH11163315A JPH11163315A JP9326625A JP32662597A JPH11163315A JP H11163315 A JPH11163315 A JP H11163315A JP 9326625 A JP9326625 A JP 9326625A JP 32662597 A JP32662597 A JP 32662597A JP H11163315 A JPH11163315 A JP H11163315A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor crystal
- crystal layer
- semiconductor
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、シリコン基板上に
化合物半導体を形成したエピタキシャル基板及びその製
造方法に関し、特に高周波アナログ回路用エピタキシャ
ル基板に用いて好適である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an epitaxial substrate having a compound semiconductor formed on a silicon substrate and a method for manufacturing the same, and is particularly suitable for use as an epitaxial substrate for high-frequency analog circuits.
【０００２】[0002]
【従来の技術】高速、高周波動作ができるトランジスタ
として高電子移動度トランジスタ（以下、ＨＥＭＴとい
う）がある。ＨＥＭＴは、高周波アナログ回路を製造す
るために用いられる。図６に、ＨＥＭＴを能動素子とす
る高周波アナログ回路の一例として、ミリ波モノリシッ
クＩＣ（以下、ＭＭＩＣという）を示す。このＭＭＩＣ
は、ＧａＡｓ基板上にＡｌＧａＡｓ／ＧａＡｓ、或いは
ＡｌＧａＡｓ／ＩｎＧａＡｓをエピタキシャル成長させ
てＨＥＭＴ２０１、２０２を形成し、さらにＨＥＭＴの
部分以外のエピタキシャル層をエッチング除去した上
で、ＨＥＭＴ２０１、２０２の周辺にスタブ２０３やラ
イン２０４等からなる整合回路（周辺回路）を形成する
ことにより製造される。なお、ＭＭＩＣの製造にＩｎＰ
基板を用いる場合もあるが、この場合にはＩｎＰ基板上
にＡｌＩｎＡｓ／ＩｎＧａＡｓをエピタキシャル成長さ
せてＨＥＭＴを形成する。2. Description of the Related Art There is a high electron mobility transistor (hereinafter referred to as HEMT) as a transistor capable of high-speed and high-frequency operation. HEMTs are used to manufacture high frequency analog circuits. FIG. 6 shows a millimeter-wave monolithic IC (MMIC) as an example of a high-frequency analog circuit using HEMTs as active elements. This MMIC
Is to form HEMTs 201 and 202 by epitaxially growing AlGaAs / GaAs or AlGaAs / InGaAs on a GaAs substrate, further removing the epitaxial layers other than the HEMT portions by etching, and then forming stubs 203 and lines around the HEMTs 201 and 202. It is manufactured by forming a matching circuit (peripheral circuit) composed of 204 and the like. In addition, InP is used for the manufacture of MMIC.
In some cases, a substrate is used. In this case, HEMT is formed by epitaxially growing AlInAs / InGaAs on the InP substrate.
【０００３】ＭＭＩＣはＨＥＭＴ２０１、２０２を能動
素子としているが、このＨＥＭＴ２０１、２０２のよう
にミリ波のような高周波で動作するものはシリコンでは
実現できないため、より移動度の高いＧａＡｓやＩｎＧ
ａＡｓで構成する必要がある。しかしながら、このＧａ
ＡｓやＩｎＧａＡｓは結晶の格子定数がシリコンとは異
なり、シリコン基板上に良好なＧａＡｓやＩｎＧａＡｓ
を結晶成長させることができないため、上述したように
ＧａＡｓやＩｎＰ等の化合物半導体基板を用いてＭＭＩ
Ｃを製造しているのである。The MMIC uses the HEMTs 201 and 202 as active elements. However, since the HEMTs 201 and 202 that operate at a high frequency such as a millimeter wave cannot be realized by silicon, GaAs or InG having higher mobility can be realized.
It must be composed of aAs. However, this Ga
As and InGaAs have different crystal lattice constants from silicon, and a good GaAs or InGaAs is formed on a silicon substrate.
Cannot be grown by using a compound semiconductor substrate such as GaAs or InP as described above.
C is being manufactured.
【０００４】なお、近年、２段階成長を行ったり超格子
を挿入することにより、シリコン基板上全面にＧａＡｓ
やＩｎＰを成長しようとする試みがなされていが、デバ
イスを形成できるまでの高品質な結晶が得られないとい
うのが現状であるため、上記ＭＭＩＣの製造にはＧａＡ
ｓやＩｎＰ等の化合物半導体基板を用いる必要がある。In recent years, GaAs has been formed on the entire surface of a silicon substrate by performing two-stage growth or inserting a superlattice.
Attempts have been made to grow InP and InP, but at present it is not possible to obtain high-quality crystals until a device can be formed.
It is necessary to use a compound semiconductor substrate such as s or InP.
【０００５】[0005]
【発明が解決しようとする課題】現在、化合物半導体基
板はシリコン基板に比べて高価であり、また基板の大き
さもシリコンに比べると小さいものにしか供給されてい
ない。上述のように、従来においては、ＭＭＩＣの中で
化合物半導体基板を用いる必要があるのはＨＥＭＴ２０
１、２０２の部分のみであるにもかかわらず、ＨＥＭＴ
２０１、２０２を形成する部分以外にも化合物半導体基
板を使用しているため、ＭＭＩＣが高価なものになって
いる。At present, a compound semiconductor substrate is more expensive than a silicon substrate, and the substrate is supplied only in a smaller size than silicon. As described above, in the conventional MMIC, it is necessary to use a compound semiconductor substrate in the HEMT 20
HEMT in spite of being only the part of 1,202
Since the compound semiconductor substrate is used in the portions other than the portions where 201 and 202 are formed, the MMIC is expensive.
【０００６】また、化合物半導体基板の大きさがシリコ
ン基板の大きさに比して小さいため、シリコン半導体工
程に用いられる装置を化合物半導体基板に使用できず、
量産効果が得にくいという問題がある。本発明は上記問
題に鑑みて成され、シリコン基板上に高周波アナログ回
路を製造できるようにし、高周波アナログ回路のコスト
ダウンを図ると共に、高周波アナログ回路を製造する際
における量産効果の向上を図ることを目的とする。Further, since the size of the compound semiconductor substrate is smaller than the size of the silicon substrate, an apparatus used for a silicon semiconductor process cannot be used for the compound semiconductor substrate.
There is a problem that it is difficult to obtain a mass production effect. The present invention has been made in view of the above problems, and has been made to enable manufacturing of a high-frequency analog circuit on a silicon substrate, to reduce the cost of the high-frequency analog circuit, and to improve the mass production effect when manufacturing the high-frequency analog circuit. Aim.
【０００７】[0007]
【課題を解決するための手段】上記問題に鑑みて、本発
明者らは以下に示す検討を行った。ＭＭＩＣのような高
周波アナログ回路の場合、ＩＣの中に占めるトランジス
タの密度はメモリＬＳＩや論理演算ＬＳＩ等に比べると
極めて低く、基板上の一部に高品質な化合物半導体能動
層を形成できればよい。また、ＭＭＩＣのトランジスタ
以外の部分はできるだけ安価な基板で構成することが望
ましい。Means for Solving the Problems In view of the above problems, the present inventors have made the following studies. In the case of a high-frequency analog circuit such as an MMIC, the density of transistors in an IC is extremely lower than that of a memory LSI, a logic operation LSI, or the like, and it is sufficient that a high-quality compound semiconductor active layer can be formed on a part of a substrate. Further, it is desirable that the parts other than the transistors of the MMIC be formed on a substrate which is as inexpensive as possible.
【０００８】このような要求の一部を満たし得る技術と
して、最近提案されているマイクロチャネルエピタキシ
ャル技術がある（例えば、電子上方通信学会誌 ｖｏ
ｌ．７２ Ｎｏ．９，ｐｐ９９７−１００６（１９８
９） 西永 頌著；格子定数差の大きいヘテロエピタキ
シャル（ＨＭ2 ）参照）。このマイクロチャネルエピタ
キシャル技術を用いて成長させた半導体結晶の概略を図
７に示し、この技術について説明する。シリコン基板３
０１上にＧａＡｓ層３０２を結晶成長させた場合、シリ
コンとＧａＡｓの格子定数差が約４％であるため、シリ
コン基板３０１上に直接形成されたＧａＡｓ層３０２中
には転位（図中のＸ）と呼ばれる結晶欠陥が発生する。As a technique that can partially satisfy such demands, there is a microchannel epitaxial technique that has been recently proposed (for example, the Journal of the Society of Electronics, Information and Communication Engineers, vol.
l. 72 No. 9, pp997-1006 (198
9) Osamu Nishinaga; see heteroepitaxial (HM 2 ) having a large lattice constant difference). FIG. 7 schematically shows a semiconductor crystal grown by using the microchannel epitaxial technique, and this technique will be described. Silicon substrate 3
When the GaAs layer 302 is crystal-grown on the silicon substrate 301, the lattice constant difference between silicon and GaAs is about 4%. Therefore, dislocations (X in the figure) are included in the GaAs layer 302 formed directly on the silicon substrate 301. A crystal defect referred to as a crystal defect occurs.
【０００９】しかし、そのＧａＡｓ層３０２上に絶縁膜
３０３を設け、この絶縁膜３０３に微細な開口部３０３
ａを設けると、この開口部３０３ａで露出したＧａＡｓ
を種結晶として、絶縁膜３０３上に結晶成長したＧａＡ
ｓ層３０４は、開口部３０３ａの部分を除いては転位Ｘ
が継承されないことから、開口部３０３ａの上部以外で
は無転位の高品質結晶となる。この高品質が得られる領
域は幅２００μｍ程度と小さいが、ＭＭＩＣに必要なト
ランジスタ（ＨＥＭＴ）を形成するためには十分であ
る。However, an insulating film 303 is provided on the GaAs layer 302, and a fine opening 303 is formed in the insulating film 303.
a, the GaAs exposed at the opening 303a
Grown as a seed crystal on the insulating film 303
The s layer 304 has the dislocation X except for the opening 303a.
Is not inherited, so that it is a dislocation-free high-quality crystal except at the upper portion of the opening 303a. Although the area where this high quality is obtained is as small as about 200 μm in width, it is enough to form a transistor (HEMT) required for the MMIC.
【００１０】このため、このような技術を用いて安価で
大口径なシリコン基板３０１上に化合物半導体を形成す
ることができると考えられる。しかしながら、この技術
で得られた高品質結晶をそのままの形でＭＭＩＣ用の基
板として用いることはできない。つまり、絶縁膜３０３
上に設けた高品質なＧａＡｓ層３０４の厚さが略１０μ
ｍであり、それをそのままＭＭＩＣの基板として用いる
と、トランジスタを形成する部分と整合回路を設ける部
分との間に高さが１０μｍ程度の段差Ｈが生じるため、
この段差Ｈによって高周波の反射損失等の問題が発生
し、良好なＭＭＩＣを形成することが困難となる。Therefore, it is considered that a compound semiconductor can be formed on the inexpensive and large-diameter silicon substrate 301 by using such a technique. However, the high quality crystal obtained by this technique cannot be used as it is as a substrate for MMIC. That is, the insulating film 303
The thickness of the high quality GaAs layer 304 provided thereon is approximately 10 μm.
m, and if it is used as it is as the substrate of the MMIC, a step H having a height of about 10 μm occurs between the part where the transistor is formed and the part where the matching circuit is provided.
The step H causes problems such as high-frequency reflection loss, and it is difficult to form a good MMIC.
【００１１】従って、この段差Ｈに樹脂等を埋め込み、
平坦化することにより高性能なデバイス性能を確保しつ
つ、上記問題点を解決することができると考えられる。
そこで、上記目的を達成するため、以下の技術的手段を
採用する。請求項１乃至４に記載の発明においては、シ
リコン基板（１、２１）上の化合物半導体からなる第１
の半導体結晶層（２、２２）上に形成され、所定領域に
開口部（３ａ、２３ａ）を有する第１の絶縁層（３、２
３）と、開口部によって露出した第１の半導体結晶層を
種結晶として結晶成長させた第２の半導体結晶層（４、
２４）と、この上に結晶成長されトランジスタの能動層
として作用する第３の半導体結晶層（５〜９、２５〜２
９、４０）と、第２、第３の半導体結晶層の周囲に設け
られ、第３の半導体結晶層の表面と同一平面をなす第２
の絶縁層（１０、３０）を備えたことを特徴としてい
る。Therefore, resin or the like is embedded in the step H,
It is considered that the above problem can be solved while ensuring high-performance device performance by flattening.
Therefore, the following technical means are employed to achieve the above object. In the invention described in the first to fourth aspects, the first substrate made of a compound semiconductor on the silicon substrate (1, 21) is provided.
Of the first insulating layer (3, 2) formed on the semiconductor crystal layer (2, 22) of FIG.
3) and a second semiconductor crystal layer (4, 4) in which the first semiconductor crystal layer exposed through the opening is grown as a seed crystal.
24) and a third semiconductor crystal layer (5-9, 25-2-5) which is crystal-grown thereon and acts as an active layer of the transistor.
9, 40) and a second semiconductor crystal layer provided around the second and third semiconductor crystal layers and coplanar with the surface of the third semiconductor crystal layer.
(10, 30).
【００１２】シリコン基板上に形成された第１の半導体
結晶層には、結晶欠陥が形成されているが、この結晶欠
陥は開口部によって狭まっている。このため、第２、第
３の半導体結晶層のうち結晶欠陥の生じている領域は少
ないものであり、結晶欠陥が生じていない領域でトラン
ジスタ等が十分に形成することができる。これにより、
化合物半導体からなるトランジスタを形成可能なエピタ
キシャル層をシリコン基板上に形成したエピタキシャル
基板とすることができる。A crystal defect is formed in the first semiconductor crystal layer formed on the silicon substrate, and the crystal defect is narrowed by the opening. For this reason, a region where a crystal defect occurs is small in the second and third semiconductor crystal layers, and a transistor or the like can be sufficiently formed in a region where a crystal defect does not occur. This allows
An epitaxial substrate in which a transistor formed of a compound semiconductor can be formed on a silicon substrate.
【００１３】また、第２、第３の半導体層の周囲に、第
３の半導体結晶層の表面と同一平面をなす第２の絶縁層
を形成しているため、請求項５に示すように、第３の半
導体結晶層にトランジスタを形成すると共に第２絶縁層
上に周辺回路を形成した場合に、トランジスタと周辺回
路との段差を無くすことができる。これにより、高周波
回路を形成した場合においても、高周波の反射損失等の
問題の発生を防止できるエピタキシャル基板とすること
ができる。Further, since the second insulating layer is formed around the second and third semiconductor layers so as to be flush with the surface of the third semiconductor crystal layer. When a transistor is formed in the third semiconductor crystal layer and a peripheral circuit is formed on the second insulating layer, a step between the transistor and the peripheral circuit can be eliminated. Thus, even when a high-frequency circuit is formed, an epitaxial substrate that can prevent problems such as high-frequency reflection loss can be provided.
【００１４】なお、請求項２に示すように、第１、第２
の半導体結晶層をＧａＡｓとし、第３の半導体結晶層を
ＧａＡｓ或いはＩｎＧａＡｓと、ｎ型にドープされたＡ
ｌＧａＡｓとを積層して２次元電子ガスを生成する半導
体層とすることができる。また、請求項３に示すよう
に、第１、第２の半導体結晶層をＩｎＰとし、第３の半
導体結晶層をＩｎＧａＡｓからなる層と、ｎ型にドープ
されたＩｎＡｌＡｓからなる層を積層して２次元電子ガ
スを生成する半導体層とすることができる。It is to be noted that the first and the second
Is made of GaAs, the third semiconductor crystal layer is made of GaAs or InGaAs, and n-type doped A
1GaAs can be stacked to form a semiconductor layer that generates a two-dimensional electron gas. Further, as described in claim 3, the first and second semiconductor crystal layers are made of InP, and the third semiconductor crystal layer is formed by stacking a layer made of InGaAs and a layer made of n-type doped InAlAs. It can be a semiconductor layer that generates a two-dimensional electron gas.
【００１５】さらに、請求項４に示すように、第２の絶
縁層として、ポリイミド樹脂或いはＳｉＯ2 系被膜形成
用塗布液から形成したＳｉＯ2 を適用することができ
る。請求項６乃至７に記載の発明においては、第１の半
導体結晶層の上に形成した、第１の半導体結晶層を露出
させる開口部（３ａ、２３ａ）を有する第１の絶縁層
（３、２３）上に、露出した第１の半導体結晶層を種結
晶として第２の半導体結晶層（４、２４）を形成し、こ
の第２の半導体結晶層上に第３の半導体結晶層（５〜
９、２５〜２９、４０）を形成したのち、さらに第２、
第３の半導体結晶層の周囲及び上面に、第２の絶縁層
（１０、３０）をその表面が平坦となるように形成し、
第２の絶縁層と第３の半導体結晶層の表面が同一平面と
なるように、第２の絶縁層をエッチング除去することを
特徴としている。Furthermore, as shown in claim 4, as the second insulating layer, can be applied SiO 2 formed from polyimide resin or SiO 2 film-forming coating liquid. In the invention according to claims 6 and 7, the first insulating layer (3, 3a) formed on the first semiconductor crystal layer and having openings (3a, 23a) for exposing the first semiconductor crystal layer. 23), a second semiconductor crystal layer (4, 24) is formed using the exposed first semiconductor crystal layer as a seed crystal, and a third semiconductor crystal layer (5 to 5) is formed on the second semiconductor crystal layer.
9, 25-29, 40), and then a second,
Forming a second insulating layer (10, 30) around and on the top surface of the third semiconductor crystal layer so that the surface thereof is flat;
The second insulating layer is etched away so that the surfaces of the second insulating layer and the third semiconductor crystal layer are flush with each other.
【００１６】このように、開口部から露出した第１半導
体結晶層を種結晶として第２半導体結晶層を形成すれ
ば、シリコン基板上に形成された結晶欠陥を有する第１
半導体結晶層上に、開口部上にのみ結晶欠陥を有する第
２半導体結晶層を製造することができる。このため、こ
の開口部上の結晶欠陥を除く領域上に十分にトランジス
タを形成することができる。As described above, when the second semiconductor crystal layer is formed using the first semiconductor crystal layer exposed from the opening as a seed crystal, the first semiconductor crystal layer having a crystal defect formed on the silicon substrate is formed.
A second semiconductor crystal layer having a crystal defect only on the opening can be manufactured over the semiconductor crystal layer. For this reason, a transistor can be formed sufficiently on a region excluding crystal defects on the opening.
【００１７】また、第２、第３の半導体結晶層の周囲及
び上面に、第２の絶縁層をその表面が平坦となるように
形成し、第２の絶縁層と第３の半導体結晶層の表面が同
一平面となるように、第２の絶縁層をエッチング除去す
れば、第２の絶縁膜と第３の絶縁膜の間における段差を
無くすことができる。これにより、高周波回路を形成す
るのに適した、高周波の反射損失等の問題の発生が防止
できるエピタキシャル基板を製造することができる。In addition, a second insulating layer is formed around and on the upper surface of the second and third semiconductor crystal layers so that the surfaces thereof are flat, and the second insulating layer and the third semiconductor crystal layer are formed. When the second insulating layer is removed by etching so that the surfaces are flush with each other, a step between the second insulating film and the third insulating film can be eliminated. This makes it possible to manufacture an epitaxial substrate suitable for forming a high-frequency circuit and capable of preventing problems such as high-frequency reflection loss.
【００１８】なお、請求項７に示すように、第２の半導
体結晶層を形成する工程は、液相エピタキシャル法によ
って行うことができ、第１、第３の半導体結晶相を形成
する工程は、有機金属化学気相エピタキシャル法によっ
て行うことができる。The step of forming the second semiconductor crystal layer can be performed by a liquid phase epitaxial method, and the step of forming the first and third semiconductor crystal phases is as follows. It can be performed by a metal organic chemical vapor phase epitaxial method.
【００１９】[0019]
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１に、本発明の高周波回路用エピ
タキシャル基板（以下、エピタキシャル基板という）の
断面構造を示し、エピタキシャル基板の構造について説
明する。図１に示すように、エピタキシャル基板は、シ
リコン基板１を主基板として備えている。このシリコン
基板１上にはＧａＡｓ層２が厚さ１μｍで形成されてい
るが、このＧａＡｓ層２はシリコン基板１との格子定数
差のために転位が発生している。このＧａＡｓ層２の上
には厚さ０．５μｍのＳｉＯ2 層３が形成されている。
このＳｉＯ2 層３のうち、ＨＥＭＴ形成予定領域に相当
する部分には幅約１μｍの開口部３ａが形成されてい
る。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a first embodiment of the present invention. FIG. 1 shows a cross-sectional structure of an epitaxial substrate for a high-frequency circuit (hereinafter, referred to as an epitaxial substrate) of the present invention, and the structure of the epitaxial substrate will be described. As shown in FIG. 1, the epitaxial substrate includes a silicon substrate 1 as a main substrate. A GaAs layer 2 having a thickness of 1 μm is formed on the silicon substrate 1, and dislocation occurs in the GaAs layer 2 due to a difference in lattice constant from the silicon substrate 1. On this GaAs layer 2, a 0.5 μm thick SiO 2 layer 3 is formed.
An opening 3a having a width of about 1 μm is formed in a portion of the SiO 2 layer 3 corresponding to the region where the HEMT is to be formed.
【００２０】さらに、ＳｉＯ2 層３の上には、開口部３
ａにて露出したＧａＡｓ層を種結晶として液相エピタキ
シャル（ＬＰＥ）成長した厚さ１０μｍのＧａＡｓ層４
が設けられている。ここで、ＧａＡｓ層４における転位
Ｘを見てみると、開口部３ａの上部では、種結晶に存在
する転位Ｘを引き継ぐため転位Ｘを内包しているが、そ
の外側では転位ＸのないＧａＡｓ結晶が得られている。
この転位Ｘを内包する領域は、転位Ｘの滑り面の角度が
約６０度であることから、この場合では開口部の上部約
１２μｍの幅の部分となる。なお、図では転位Ｘの様子
を明確にするために、実際の場合に比して、幅よりも膜
厚を大きめに描いている。このため、転位Ｘの幅が実際
より大きめに描かれているが、実際にはＧａＡｓ層４の
幅が膜厚よりも十分に大きいため、転位Ｘを内包してい
ない領域は十分に存在する。Further, an opening 3 is formed on the SiO 2 layer 3.
a 10 μm thick GaAs layer 4 grown by liquid phase epitaxy (LPE) using the GaAs layer exposed in a as a seed crystal
Is provided. Here, looking at the dislocation X in the GaAs layer 4, the upper portion of the opening 3a contains the dislocation X in order to take over the dislocation X existing in the seed crystal, but the GaAs crystal without the dislocation X is located outside the opening 3a. Has been obtained.
Since the angle of the sliding surface of the dislocation X is about 60 degrees, the region including the dislocation X is a portion having a width of about 12 μm above the opening in this case. In the figure, in order to clarify the state of the dislocation X, the film thickness is drawn larger than the width as compared with the actual case. For this reason, the width of the dislocation X is drawn to be larger than it actually is. However, since the width of the GaAs layer 4 is actually sufficiently larger than the film thickness, there is a sufficient region not including the dislocation X.
【００２１】そして、このＧａＡｓ結晶層４の上にはＨ
ＥＭＴを構成するために必要な層が積層されている。こ
の層構成はＧａＡｓ結晶層４に近いほうから厚さ２００
ｎｍのノンドープＧａＡｓからなるバッファ層５、厚さ
３０ｎｍのノンドープＩｎ0. 15Ｇａ0.85Ａｓからなるチ
ャネル層６、厚さ５ｎｍのノンドープＡｌ0.15Ｇａ0. 85
Ａｓからなるスペーサ層７、厚さ３０ｎｍのＳｉドープ
Ａｌ0.15Ｇａ0.85Ａｓからなる電子供給層８、厚さ２０
ｎｍのＳｉドープＧａＡｓからなるキャップ層９となっ
ており、これらによって２次元電子ガスを生成するよう
になっている。On the GaAs crystal layer 4, H
The layers necessary to constitute the EMT are stacked. This layer structure has a thickness of 200 from the side closer to the GaAs crystal layer 4.
buffer layer 5 made of nm of undoped GaAs, the channel layer 6, the thickness of 5nm doped Al 0.15 Ga 0. 85 made of undoped In 0. 15 Ga 0.85 As having a thickness of 30nm
As spacer layer 7 made of As, electron supply layer 8 made of Si-doped Al 0.15 Ga 0.85 As having a thickness of 30 nm, thickness 20
The cap layer 9 is made of Si-doped GaAs with a thickness of nm, and generates a two-dimensional electron gas.
【００２２】また、絶縁膜３のうち、ＧａＡｓ層４が形
成されている領域以外の部分にはポリイミド層１０が埋
め込まれており、その表面の高さはキャップ層９の表面
の高さと概略同じとなっている。この高周波回路用エピ
タキシャル基板の製造工程の一例を図２、図３に基づい
て説明する。A polyimide layer 10 is buried in a portion of the insulating film 3 other than the region where the GaAs layer 4 is formed, and the surface of the polyimide layer 10 has substantially the same height as the surface of the cap layer 9. It has become. An example of a manufacturing process of the epitaxial substrate for a high-frequency circuit will be described with reference to FIGS.
【００２３】〔図２（ａ）に示す工程〕まず、有機金属
化学気相エピタキシャル（ＭＯＣＶＤ）装置内にウェハ
となるシリコン基板１を入れ、ＭＯＣＶＤ法によりシリ
コン基板１にＧａＡｓ層２を結晶成長させる。このと
き、ＧａＡｓとシリコンの格子定数の相違により、Ｇａ
Ａｓ層２には結晶欠陥が発生した状態となる。そして、
プラズマＣＶＤ法によりＳｉＯ2 層３をＧａＡｓ層２上
に成膜する。[Step shown in FIG. 2 (a)] First, a silicon substrate 1 serving as a wafer is placed in a metal organic chemical vapor deposition (MOCVD) apparatus, and a GaAs layer 2 is grown on the silicon substrate 1 by MOCVD. . At this time, due to the difference in lattice constant between GaAs and silicon, Ga
A crystal defect occurs in the As layer 2. And
An SiO 2 layer 3 is formed on the GaAs layer 2 by a plasma CVD method.
【００２４】〔図２（ｂ）に示す工程〕フォトレジスト
１１を塗布した後に露光、現像を行ってフォトレジスト
１１に開口部１１ａを設ける。このとき、ＳｉＯ2 層３
の開口部３ａの幅が約１μｍをになるように、エッチン
グ時におけるサイドエッチングを考慮してフォトレジス
ト１１を除去するようにする。そして、この開口部３ａ
を通じてフッ酸によりＳｉＯ2 層３をエッチングする。
これにより、ＳｉＯ2 層３のうち、ＨＥＭＴ形成予定領
域に相当する部分に、幅約１μｍを有するＧａＡｓ層２
を露出させるための開口部３ａが形成される。なお、開
口部３ａの幅を約１μｍとしているが、この値にする必
要は必ずしもなく、開口部３ａの幅はこの後の工程で種
結晶となるＧａＡｓ層２にＧａＡｓ液が浸透する程度の
幅があれば良い。[Step shown in FIG. 2B] After the photoresist 11 is applied, exposure and development are performed to provide an opening 11a in the photoresist 11. At this time, the SiO 2 layer 3
The photoresist 11 is removed in consideration of side etching at the time of etching so that the width of the opening 3a becomes about 1 μm. And this opening 3a
The SiO 2 layer 3 is etched with hydrofluoric acid through the process.
Thus, the GaAs layer 2 having a width of about 1 μm is formed in a portion of the SiO 2 layer 3 corresponding to the region where the HEMT is to be formed.
An opening 3a for exposing is formed. Although the width of the opening 3a is set to about 1 μm, it is not always necessary to set the value to this value. The width of the opening 3a is set to such a value that the GaAs liquid permeates the GaAs layer 2 which will be a seed crystal in the subsequent steps. If there is.
【００２５】〔図２（ｃ）に示す工程〕液相エピタキシ
ャル（ＬＰＥ）法により、ＳｉＯ2 層３の開口部３ａに
ＧａＡｓ液を浸透させ、露出したＧａＡｓ層２を種結晶
としてＧａＡｓ層４を結晶成長させる。このとき、ＨＥ
ＭＴを形成することができる有効領域を効果的に得るた
めに、厚さ方向の成長速度に対する横方向の成長速度が
できるだけ大きくなるような成長条件を選ぶことが望ま
しい。[Step shown in FIG. 2 (c)] A GaAs liquid is permeated into the opening 3a of the SiO 2 layer 3 by liquid phase epitaxy (LPE), and the GaAs layer 4 is formed by using the exposed GaAs layer 2 as a seed crystal. The crystal grows. At this time, HE
In order to effectively obtain an effective region in which an MT can be formed, it is desirable to select a growth condition such that a growth rate in a lateral direction with respect to a growth rate in a thickness direction is as large as possible.
【００２６】なお、気相成長を用いてＧａＡｓ層４を結
晶成長させた場合、多結晶粒がＳｉＯ2 層３に付きやす
く良質な結晶成長を行うことが容易ではないため、本実
施形態では、液相エピタキシャル法によりＧａＡｓ層４
を形成している。 〔図３（ａ）に示す工程〕再びＭＯＣＶＤ装置内にウェ
ハを入れ、ＧａＡｓ層４上にＨＥＭＴを構成するために
必要な層であるバッファ層５、チャネル層６、スペーサ
層７、電子供給層８及びキャップ層９を順に積層形成す
る。When the GaAs layer 4 is crystal-grown using vapor phase growth, polycrystalline grains are likely to adhere to the SiO 2 layer 3 and it is not easy to perform high-quality crystal growth. GaAs layer 4 by liquid phase epitaxy
Is formed. [Step shown in FIG. 3 (a)] The wafer is put again in the MOCVD apparatus, and the buffer layer 5, the channel layer 6, the spacer layer 7, and the electron supply layer, which are necessary layers for forming the HEMT on the GaAs layer 4. 8 and the cap layer 9 are sequentially laminated.
【００２７】このとき、ＭＯＣＶＤ法により上記各層６
〜９を形成しているため、これらの層５〜９がＳｉＯ2
層３上には堆積されることはない。このため、ＧａＡｓ
層４上にのみ堆積させる選択成長を容易に実現すること
ができる。 〔図３（ｂ）に示す工程〕エピタキシャル成長させた層
６〜９を有するウェハ（以下、エピタキシャル基板とい
う）をＭＯＣＶＤ装置から取り出し、スピンコート法に
よってポリイミドを塗布すると共に後で焼成して、エピ
タキシャル基板の凹部をポリイミド膜１０で埋め込む。
このとき、ポリイミド膜１０のうち、エピタキシャル層
６〜９上の部分とそうでない部分が略平坦となるように
する。一度の塗布で平坦化できない時は、再度ポリイミ
ドの塗布、焼成を繰り返すことにより、できるだけ表面
を平坦化する。At this time, each of the layers 6 is formed by MOCVD.
9 are formed, these layers 5 to 9 are made of SiO 2
It is not deposited on layer 3. Therefore, GaAs
Selective growth in which only the layer 4 is deposited can be easily realized. [Step shown in FIG. 3 (b)] A wafer having epitaxially grown layers 6 to 9 (hereinafter referred to as an epitaxial substrate) is taken out of the MOCVD apparatus, polyimide is applied by spin coating and baked later to form an epitaxial substrate. Are filled with the polyimide film 10.
At this time, the portions of the polyimide film 10 on the epitaxial layers 6 to 9 and the other portions are made substantially flat. If the surface cannot be flattened by a single coating, the surface is flattened as much as possible by repeating the application and firing of polyimide again.
【００２８】〔図３（ｃ）に示す工程〕この状態のエピ
タキシャル基板は表面がポリイミド膜１０で覆われてい
るため、図３（ａ）に示す工程で成長させたＧａＡｓキ
ャップ層９が露出するまでエッチバックする。エッチバ
ックは専用のポリイミド用エッチング液で概略エッチン
グしたのち、Ｏ2 アッシングによりＧａＡｓキャップ層
９を完全に露出させて完成する。これにより、表面が面
一（同一平面）となったエピタキシャル基板が完成す
る。[Step shown in FIG. 3C] Since the surface of the epitaxial substrate in this state is covered with the polyimide film 10, the GaAs cap layer 9 grown in the step shown in FIG. 3A is exposed. Etch back until. The etch back is completed after approximately etching with a dedicated etchant for polyimide and then completely exposing the GaAs cap layer 9 by O 2 ashing. As a result, an epitaxial substrate whose surface is flush (coplanar) is completed.
【００２９】このように完成したエピタキシャル基板を
用いて高周波回路を作成することができる。図４に、図
１に示したエピタキシャル基板を使用し、ユニプレーナ
（コプレーナ）回路を適用して３０ＧＨｚ帯電圧制御発
振器のＭＭＩＣを構成した例を示す。このＭＭＩＣは、
３０ＧＨｚの信号を発振するためのＨＥＭＴ１０１、３
０ＧＨｚの信号を増幅するためのＨＥＭＴ１０２、ミリ
波伝送路線及びグランドラインを含む周辺回路を構成す
るための金厚膜１０３、ＨＥＭＴ１０１、１０２に駆動
電圧を供給するためのバイアス端子（図示せず）、３０
ＧＨｚの信号を取り出す端子１０４を備えている。A high-frequency circuit can be manufactured using the thus completed epitaxial substrate. FIG. 4 shows an example in which a MMIC of a 30 GHz band voltage controlled oscillator is configured using the epitaxial substrate shown in FIG. 1 and applying a uniplanar (coplanar) circuit. This MMIC,
HEMTs 101 and 3 for oscillating a 30 GHz signal
A HEMT 102 for amplifying a 0 GHz signal, a thick gold film 103 for constituting a peripheral circuit including a millimeter wave transmission line and a ground line, a bias terminal (not shown) for supplying a drive voltage to the HEMTs 101 and 102, 30
A terminal 104 for extracting a GHz signal is provided.
【００３０】図中の四角形で囲った斜線部は、層６〜９
が形成されている領域を示している。図から分かるよう
に、ＨＥＭＴ１０１、１０２が形成された部分、つまり
ＨＥＭＴ１０１、１０２を形成するために必要な部分に
のみ層６〜９が形成されている。そして、ＨＥＭＴ１０
１、１０２が形成されが領域以外はポリイミド膜１０で
構成されており、周辺回路はこのポリイミド膜１０上に
形成されている。このポリイミド膜１０は、ＨＥＭＴ１
０１、１０２が形成された領域と同一平面を成している
ため、周辺回路はＨＥＭＴ１０１、１０２と同一平面上
に形成されている。このように、表面が面一となったエ
ピタキシャル基板を用いて高周波回路を形成しているた
め、周辺回路とＨＥＭＴ１０１、１０２とを同一平面上
に形成することができ、従来のような段差Ｈによるミリ
波伝送路線の不連続点（折れ曲がり点）をなくすこと
で、ミリ波伝送路線における高周波の反射損失等の問題
をを防止することができる。The hatched portions surrounded by rectangles in the figure are layers 6 to 9.
Indicates a region where is formed. As can be seen from the figure, the layers 6 to 9 are formed only in the portions where the HEMTs 101 and 102 are formed, that is, only in the portions necessary for forming the HEMTs 101 and 102. And HEMT10
1 and 102 are formed, but the area other than the area is constituted by the polyimide film 10, and the peripheral circuits are formed on the polyimide film 10. This polyimide film 10 is made of HEMT1
The peripheral circuits are formed on the same plane as the HEMTs 101 and 102 because they are on the same plane as the region where the first and second layers 01 and 102 are formed. As described above, since the high-frequency circuit is formed using the epitaxial substrate whose surface is flush with the surface, the peripheral circuits and the HEMTs 101 and 102 can be formed on the same plane. Eliminating discontinuous points (bend points) in the millimeter wave transmission line can prevent problems such as high frequency reflection loss in the millimeter wave transmission line.
【００３１】ポリイミド膜１０上に設けたミリ波伝送線
路の伝送損失は３０ＧＨｚで０．５ｄＢ／ｍｍ程度、３
０ＧＨｚで０．７ｄＢ／ｍｍ程度の値を得ることがで
き、十分にミリ波回路を構成することができる。このよ
うに、シリコン基板１のうち、ＨＥＭＴ１０１、１０２
を形成する必要がある領域にのみＧａＡｓ層を形成する
ことにより、シリコン基板１上にも高周波アナログ回路
を製造できるようすることができる。また、大口径なシ
リコン基板１を用いることができるため、高周波アナロ
グ回路のコストダウンを図ると共に、高周波アナログ回
路を製造する際における量産効果の向上を図ることがで
きる。The transmission loss of the millimeter wave transmission line provided on the polyimide film 10 is about 0.5 dB / mm at 30 GHz,
A value of about 0.7 dB / mm can be obtained at 0 GHz, and a millimeter wave circuit can be sufficiently configured. Thus, the HEMTs 101 and 102 of the silicon substrate 1
By forming the GaAs layer only in the region where it needs to be formed, it is possible to manufacture a high-frequency analog circuit also on the silicon substrate 1. Further, since the large-diameter silicon substrate 1 can be used, the cost of the high-frequency analog circuit can be reduced, and the effect of mass production in manufacturing the high-frequency analog circuit can be improved.
【００３２】（第２実施形態）本発明を適用した第２実
施形態を図５に示す。この図５は、ＧａＡｓ系ＨＥＭＴ
ではなくＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴを能動
素子に持つＭＭＩＣを形成するためのエピタキシャル基
板である。ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴは、
ＧａＡｓ系ＨＥＭＴよりさらに高い性能が得られるもの
である。(Second Embodiment) FIG. 5 shows a second embodiment to which the present invention is applied. FIG. 5 shows a GaAs HEMT.
Instead, it is an epitaxial substrate for forming an MMIC having an InAlAs / InGaAs HEMT as an active element. InAlAs / InGaAs HEMT is
A higher performance can be obtained than a GaAs HEMT.
【００３３】第１実施形態では、ＧａＡｓ系ＨＥＭＴを
形成するための化合物半導体層を形成したが、本実施形
態のようにＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴを形
成するための化合物半導体層を形成してもよい。つま
り、図１に示すエピタキシャル基板と本実施形態のもの
を比較すると、ＧａＡｓ層２に変えて厚さ１μｍを有す
るＩｎＰ層２２を形成しており、ＳｉＯ2層３について
は同様のＳｉＯ2 層２３を形成している。ＧａＡｓ層４
に変えて厚さ１０μｍ、幅２００μｍを有するＩｎＰ層
２４を形成している。In the first embodiment, a compound semiconductor layer for forming a GaAs HEMT is formed. However, a compound semiconductor layer for forming an InAlAs / InGaAs HEMT may be formed as in this embodiment. . That is, comparing the epitaxial substrate shown in FIG. 1 with that of the present embodiment, the InP layer 22 having a thickness of 1 μm is formed instead of the GaAs layer 2, and the same SiO 2 layer 23 is formed for the SiO 2 layer 3. Is formed. GaAs layer 4
Instead, an InP layer 24 having a thickness of 10 μm and a width of 200 μm is formed.
【００３４】また、ノンドープＧａＡｓからなるバッフ
ァ層５、ノンドープＩｎ0.15Ｇａ0. 85Ａｓからなるチャ
ネル層６、ノンドープＡｌ0.15Ｇａ0.85Ａｓからなるス
ペーサ層７、ＳｉドープＡｌ0.15Ｇａ0.85Ａｓからなる
電子供給層８のそれぞれに変えて、厚さ１００μｍのノ
ンドープＩｎ0.52Ａｌ0.48Ａｓからなるバッファ層２
５、厚さ２０ｎｍのノンドープＩｎ0.53Ｇａ0.47Ａｓか
らなるチャネル層２６、厚さ５ｎｍのノンドープＩｎ
0.52Ａｌ0.48Ａｓからなるスペーサ層２７、厚さ１５ｎ
ｍのＳｉドープＩｎ0.52Ａｌ0.48Ａｓからなる電子供給
層２８を形成している。Further, a buffer layer 5 made of non-doped GaAs, the electron supply made of undoped an In 0.15 Ga 0. channel layer 6 made of 85 As, spacer layer 7 made of undoped Al 0.15 Ga 0.85 As, Si-doped Al 0.15 Ga 0.85 As Instead of each of the layers 8, a buffer layer 2 made of non-doped In 0.52 Al 0.48 As with a thickness of 100 μm
5. Non-doped In 0.53 Ga 0.47 As channel layer 26 having a thickness of 20 nm, non-doped In having a thickness of 5 nm
Spacer layer 27 of 0.52 Al 0.48 As, thickness 15 n
An electron supply layer 28 made of m.sup.0.5 Si-doped In 0.52 Al 0.48 As is formed.
【００３５】さらに、電子供給層２８の上には、第１実
施形態では形成されていない厚さ１０ｎｍのノンドープ
Ｉｎ0.52Ａｌ0.48Ａｓからなるゲートショットキー層４
０が形成されており、このゲートショットキー層４０の
上に第１実施形態におけるＳｉドープＧａＡｓからなる
キャップ層９に変えて厚さ２０ｎｍのＳｉドープＩｎ
0.53Ｇａ0.47Ａｓのキャップ層２９が形成されている。Further, on the electron supply layer 28, the first actual
Non-doped 10 nm thick not formed in the embodiment
In0.52Al0.48Gate Schottky layer 4 made of As
0 is formed, and the gate Schottky layer 40
It is made of Si-doped GaAs according to the first embodiment.
20 nm thick Si-doped In instead of the cap layer 9
0.53Ga0.47An As cap layer 29 is formed.
【００３６】このように、ＩｎＡｌＡｓ／ＩｎＧａＡｓ
系ＨＥＭＴを形成するためのエピタキシャル基板にも本
発明を適用することができる。なお、エピタキシャル基
板の製作工程及び高周波回路の内容は第１実施形態とほ
ぼ同様なので、ここでは省略する。 （他の実施形態）なお、本実施形態では、平坦化する物
質としてポリイミドを用いたが、埋め込む高さが低い場
合にはＳｉＯ2 系被膜形成用塗布液（例えば、東京応化
工業製ＯＣＤシリーズ）を用いてもよい。この場合のＨ
ＥＭＴ以外の回路素子の下地は、ポリイミドではなくＳ
ｉＯ2 となるが、ＳｉＯ2 もミリ波の伝送線路として十
分用いることができる。Thus, InAlAs / InGaAs
The present invention can be applied to an epitaxial substrate for forming a system HEMT. Since the manufacturing process of the epitaxial substrate and the contents of the high-frequency circuit are substantially the same as those of the first embodiment, they are omitted here. (Other Embodiments) In this embodiment, polyimide is used as a material for flattening. However, when the embedding height is low, a coating solution for forming a SiO 2 -based film (for example, OCD series manufactured by Tokyo Ohka Kogyo Co., Ltd.) May be used. H in this case
The base of circuit elements other than EMT is not polyimide but S
Although it becomes iO 2 , SiO 2 can also be sufficiently used as a millimeter wave transmission line.
【００３７】また、本実施形態で述べた膜厚や組成比等
の設計値は一例であり、この他の膜厚、組成比等を用い
てもよいことは勿論である。また、ＭＭＩＣとしてユニ
プレーナ回路を示したが、グランドラインが基板裏面側
に形成されるマイクロトリップ回路であっても同様の効
果を奏する。The design values such as the film thickness and the composition ratio described in the present embodiment are merely examples, and other film thicknesses and composition ratios may be used. Although a uniplanar circuit is shown as the MMIC, a similar effect can be obtained even with a microtrip circuit in which a ground line is formed on the back surface of the substrate.
【図１】第１実施形態におけるエピタキシャル基板の断
面図である。FIG. 1 is a cross-sectional view of an epitaxial substrate according to a first embodiment.
【図２】図１に示すエピタキシャル基板の製造工程を説
明するための断面図である。FIG. 2 is a cross-sectional view for explaining a manufacturing process of the epitaxial substrate shown in FIG.
【図３】図２に続くエピタキシャル基板の製造工程を説
明するための断面図である。FIG. 3 is a cross-sectional view for explaining a manufacturing process of the epitaxial substrate following FIG. 2;
【図４】エピタキシャル基板上に高周波アナログ回路を
形成したときの模式図である。FIG. 4 is a schematic diagram when a high-frequency analog circuit is formed on an epitaxial substrate.
【図５】第２実施形態におけるエピタキシャル基板の断
面図である。FIG. 5 is a cross-sectional view of an epitaxial substrate according to a second embodiment.
【図６】従来のエピタキシャル基板上に高周波アナログ
回路を形成したときの模式図である。FIG. 6 is a schematic diagram when a high-frequency analog circuit is formed on a conventional epitaxial substrate.
【図７】シリコン基板上へのＧａＡｓを結晶成長を説明
するための模式図である。FIG. 7 is a schematic diagram for explaining crystal growth of GaAs on a silicon substrate.
１、２１…シリコン基板、２、２２…ＧａＡｓ層、３、
２３…ＳｉＯ2 層、３ａ、２３ａ…開口部、４、２４…
ＧａＡｓ層、５、２５…バッファ層、６、２６…チャネ
ル層、７、２７…スペーサ層、８、２８…電子供給層、
９、２９…キャップ層、４０…ゲートショットキー層、
１０１、１０２…ＨＥＭＴ、１０３…金厚膜、１０４…
端子。1, 21, a silicon substrate, 2, 22, a GaAs layer, 3,
23 ... SiO 2 layer, 3a, 23a ... opening, 4,24 ...
GaAs layer, 5, 25 buffer layer, 6, 26 channel layer, 7, 27 spacer layer, 8, 28 electron supply layer,
9, 29: cap layer, 40: gate Schottky layer,
101, 102: HEMT, 103: thick gold film, 104:
Terminal.
Claims (7)
る化合物半導体からなる第１の半導体結晶層（２、２
２）と、 この第１の半導体結晶層の上に形成され、所定領域に開
口部（３ａ、２３ａ）を有する第１の絶縁層（３、２
３）と、 前記開口部によって露出した第１の半導体結晶層を種結
晶として結晶成長させた第２の半導体結晶層（４、２
４）と、 この第２の半導体結晶層の上に結晶成長され、トランジ
スタの能動層として作用する第３の半導体結晶層（５〜
９、２５〜２９、４０）と、 前記第２、第３の半導体結晶層の周囲に設けられ、第３
の半導体結晶層の表面と同一平面をなす第２の絶縁層
（１０、３０）を備えたことを特徴とするエピタキシャ
ル基板。A first semiconductor crystal layer made of a compound semiconductor having a lattice constant different from that of silicon formed on the silicon substrate;
2) and a first insulating layer (3, 2) formed on the first semiconductor crystal layer and having openings (3a, 23a) in predetermined regions.
3) and a second semiconductor crystal layer (4, 2) in which the first semiconductor crystal layer exposed through the opening is grown as a seed crystal.
4) and a third semiconductor crystal layer (5 to 5) grown on the second semiconductor crystal layer and acting as an active layer of the transistor.
9, 25 to 29, 40), provided around the second and third semiconductor crystal layers;
An epitaxial substrate comprising a second insulating layer (10, 30) coplanar with the surface of the semiconductor crystal layer of (1).
ｓであり、前記第３の半導体結晶層はＧａＡｓ或いはＩ
ｎＧａＡｓと、ｎ型にドープされたＡｌＧａＡｓとを積
層して２次元電子ガスを生成する半導体層であることを
特徴とする請求項１に記載のエピタキシャル基板。2. The method according to claim 1, wherein the first and second semiconductor crystal layers are GaAs.
s, and the third semiconductor crystal layer is made of GaAs or I
2. The epitaxial substrate according to claim 1, wherein the epitaxial substrate is a semiconductor layer that generates a two-dimensional electron gas by laminating nGaAs and n-type doped AlGaAs.
であり、第３の半導体結晶層はＩｎＧａＡｓからなる層
と、ｎ型にドープされたＩｎＡｌＡｓからなる層を積層
して２次元電子ガスを生成する半導体層であることを特
徴とする請求項１に記載のエピタキシャル基板。3. The first and second semiconductor crystal layers are made of InP.
Wherein the third semiconductor crystal layer is a semiconductor layer that generates a two-dimensional electron gas by laminating a layer made of InGaAs and a layer made of n-type doped InAlAs. The epitaxial substrate according to the above.
はＳｉＯ2 系被膜形成用塗布液から形成したＳｉＯ2 で
あることを特徴とする請求項１乃至３のいずれか１つに
記載のエピタキシャル基板。4. The epitaxial substrate according to any one of claims 1 to 3, wherein the second insulating layer is a SiO 2 formed from polyimide resin or SiO 2 film-forming coating solution .
ル基板のうち、前記第３の半導体結晶層にはトランジス
タ（１０１、１０２）が形成されており、前記第２の絶
縁層上に前記トランジスタの周辺回路（１０３、１０
４）が形成されていることを特徴とする高周波回路。5. The epitaxial substrate according to claim 1, wherein a transistor (101, 102) is formed in said third semiconductor crystal layer, and said transistor is formed on said second insulating layer. Peripheral circuits (103, 10
4) A high-frequency circuit characterized in that:
定数の異なる化合物半導体からなる第１の半導体結晶層
（２、２２）を形成する工程と、 前記第１の半導体結晶層の上に第１の絶縁層（３、２
３）を形成し、前記第１の半導体層の所定領域が露出す
るように、前記第１の絶縁層に開口部（３ａ、２３ａ）
を形成する工程と、 前記開口部によって露出した前記第１の半導体結晶層を
種結晶として第２の半導体結晶層（４、２４）を形成す
る工程と、 前記第２の半導体結晶層上にトランジスタの能動層とし
て作用する第３の半導体結晶層（５〜９、２５〜２９、
４０）を形成する工程と、 前記第２、第３の半導体結晶層の周囲及び上面に、第２
の絶縁層（６、２６）をその表面が略平坦となるように
形成する工程と、 前記第３の半導体結晶層が露出し、前記第２の絶縁層と
前記第３の半導体結晶層の表面が同一平面となるよう
に、前記第２の絶縁層をエッチング除去することを特徴
とするエピタキシャル基板の製造方法。6. A step of forming a first semiconductor crystal layer (2, 22) made of a compound semiconductor having a different lattice constant from silicon on a silicon substrate (1), and forming a first semiconductor crystal layer on the first semiconductor crystal layer. 1 insulating layer (3, 2
3), and openings (3a, 23a) are formed in the first insulating layer so that predetermined regions of the first semiconductor layer are exposed.
Forming a second semiconductor crystal layer (4, 24) using the first semiconductor crystal layer exposed by the opening as a seed crystal; and forming a transistor on the second semiconductor crystal layer. A third semiconductor crystal layer (5-9, 25-29,
Forming the second and third semiconductor crystal layers around and on the upper surface of the second and third semiconductor crystal layers.
Forming the insulating layers (6, 26) so that their surfaces are substantially flat; and exposing the third semiconductor crystal layer, and the surfaces of the second insulating layer and the third semiconductor crystal layer. Etching the second insulating layer so that the surfaces are flush with each other.
は、液相エピタキシャル法によって行い、 前記第１、第３の半導体結晶相を形成する工程は、有機
金属化学気相エピタキシャル法によって行うことを特徴
とする請求項６に記載のエピタキシャル基板の製造方
法。7. The step of forming the second semiconductor crystal layer is performed by a liquid phase epitaxy method, and the step of forming the first and third semiconductor crystal phases is performed by a metal organic chemical vapor phase epitaxy method. 7. The method for manufacturing an epitaxial substrate according to claim 6, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9326625A JPH11163315A (en) | 1997-11-27 | 1997-11-27 | Epitaxial substrate for high-frequency circuit and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9326625A JPH11163315A (en) | 1997-11-27 | 1997-11-27 | Epitaxial substrate for high-frequency circuit and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11163315A true JPH11163315A (en) | 1999-06-18 |
Family
ID=18189896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9326625A Pending JPH11163315A (en) | 1997-11-27 | 1997-11-27 | Epitaxial substrate for high-frequency circuit and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11163315A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013121926A1 (en) * | 2012-02-13 | 2013-08-22 | 東京エレクトロン株式会社 | Semiconductor device and method for manufacturing same |
-
1997
- 1997-11-27 JP JP9326625A patent/JPH11163315A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013121926A1 (en) * | 2012-02-13 | 2013-08-22 | 東京エレクトロン株式会社 | Semiconductor device and method for manufacturing same |
| JPWO2013121926A1 (en) * | 2012-02-13 | 2015-05-11 | 東京エレクトロン株式会社 | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0166958B1 (en) | Planarized heterostructures and fabrication method thereof | |
| US4545109A (en) | Method of making a gallium arsenide field effect transistor | |
| US6797994B1 (en) | Double recessed transistor | |
| KR100939037B1 (en) | ENHANCEMENT AND DEPLETION-MODE PHEMT DEVICE HAVING TWO InGaP ETCH-STOP LAYERS AND METHOD OF FORMING SAME | |
| US6573129B2 (en) | Gate electrode formation in double-recessed transistor by two-step etching | |
| US9673045B2 (en) | Integration of III-V devices on Si wafers | |
| US4651179A (en) | Low resistance gallium arsenide field effect transistor | |
| JPH05235312A (en) | Semiconductor substrate and its manufacture | |
| JPH0714853A (en) | Compound semiconductor device on silicon substrate and manufacture thereof | |
| JP2001189324A (en) | Semiconductor device | |
| US7138316B2 (en) | Semiconductor channel on insulator structure | |
| JPH11163315A (en) | Epitaxial substrate for high-frequency circuit and manufacture thereof | |
| JPH0945894A (en) | Manufacture of field-effect transistor | |
| JPH05129345A (en) | Manufacturing method of microwave integrated circuit | |
| JP3053678B2 (en) | Method for manufacturing semiconductor device | |
| WO2023223375A1 (en) | Semiconductor multilayer structure, method for producing same, and method for producing semiconductor device | |
| JPH0320063B2 (en) | ||
| JP2914429B2 (en) | Manufacturing method of semiconductor integrated circuit | |
| JP2002124520A (en) | Etchable hetero-junction interface | |
| JP2003059949A (en) | Field effect transistor and production method therefor | |
| KR100672783B1 (en) | Method for fabricating semiconductor device | |
| JP2527227B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2796303B2 (en) | Method for manufacturing semiconductor integrated circuit | |
| JP2000091347A (en) | Manufacture of semiconductor device | |
| CN114883192A (en) | Monolithic heterogeneous integrated structure of silicon and III-V group device on insulating substrate and preparation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070911 |