JPH11163272A - マイクロ波回路 - Google Patents
マイクロ波回路Info
- Publication number
- JPH11163272A JPH11163272A JP9339419A JP33941997A JPH11163272A JP H11163272 A JPH11163272 A JP H11163272A JP 9339419 A JP9339419 A JP 9339419A JP 33941997 A JP33941997 A JP 33941997A JP H11163272 A JPH11163272 A JP H11163272A
- Authority
- JP
- Japan
- Prior art keywords
- mim capacitor
- dielectric substrate
- transmission line
- thickness
- coplanar transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
路を構成する場合に、寄生キャパシタンスなどを小さく
し、小型化を図る。 【解決手段】 このマイクロ波集積回路は、誘電体基板
11上にコプレナ伝送線路(信号線2,接地導体1)が形
成されたマイクロ波回路であって、誘電体基板11上に
は、コプレナ伝送線路(信号線2)からなる上部電極8お
よび下部電極7により誘電体10を挟み込んだMIMキ
ャパシタ3が形成されたものとなっている。この際、誘
電体基板11のMIMキャパシタ部3の直下の領域12
の厚みd2を、誘電体基板11の他の領域の厚みd1より
も薄くしている。
Description
関する。
イクロ波回路においては、トランジスタ,キャパシタ,
インダクタ,抵抗等を個別部品で構成することができな
くなり、マイクロストリップ伝送線路あるいはコプレナ
伝送線路を用いた集積回路が使われる。
誘電体基板を介して、一方の面の全面に接地用電極を、
他方の面に信号線を配置した構造になっている。その結
果、トランジスタの端子,例えばFETのソース接地で
回路を構成する場合、トランジスタのソース電極と、マ
イクロストリップ伝送線路の接地電極をスルーホールを
介して接続する必要が生じる。この場合、周波数が低く
伝送線路の寸法が比較的大きく、個別部品のキャパシ
タ,インダクタ,抵抗,トランジスタをガラスエポキシ
基板上に配置する場合には、比較的容易にスルーホール
は形成することができるが、周波数がGHz以上で、半
導体基板にマイクロ波回路を集積化する場合には、微細
加工技術を用いて半導体基板にスルーホールを形成する
必要があった。このように、マイクロストリップ伝送線
路を用いたマイクロ波集積回路では、半導体デバイスを
含む部品が接地導体と同一平面にないための不具合があ
った。
接地導体および信号線を配置してなるコプレナ伝送線路
の開発が盛んに行なわれている。コプレナ伝送線路は、
同一平面上に接地導体と信号線とが配置されるため、ト
ランジスタの接地をスルーホールなしで容易に行なうこ
とができるという利点がある。また、マイクロストリッ
プ伝送線路では誘電体基板の厚さが特性インピーダンス
に大きく影響されたのに対して、コプレナ伝送線路では
誘電体基板の厚さは特性インピーダンスに差程影響がな
いという利点もある。
クロ波集積回路の一例を示す図(平面図)である。図6の
例では、FET5のソース接地の場合が図示されてお
り、簡単のため、バイアス回路およびFET5のドレイ
ン以降の回路は省略されている。図6の構成例では、誘
電体基板として例えばGaAsが用いられ、この基板上
に、接地導体1と信号線2とからなるコプレナ伝送線路
が、金などの金属で形成されており、信号線2の左端の
広くなっている部分は入力パッドになっている。高周波
信号は、このパッドから入力し、下部電極と上部電極で
誘電体(絶縁層)を挟み込んだMIM(金属層−絶縁層−
金属層)キャパシタ3からなる直流阻止キャパシタを通
り、オープンスタブで構成されたインピーダンス整合回
路4を経てFET5に伝達されるようになっている。
3の部分をより詳細に説明するための図であり、図7
(a)は平面図、図7(b)は図7(a)のA−A線における
断面図である。図7(a),(b)を参照すると、GaAs
などの化合物半導体の半絶縁基板11上に、下部電極7
と、誘電体10と、上部電極8を兼用する信号線2とが
順次積層されて、MIMキャパシタ3が構成されてい
る。なお、図中、符号9は下部電極7と左側信号線2と
を接続するコンタクト部である。
送線路を用いたMIMキャパシタでは、図7(a)に示す
ように、接地導体1がMIMキャパシタ3に接近して配
置され、このようなコプレナ伝送線路で構成されたMI
Mキャパシタの電気特性は、一般的に理想的なキャパシ
タ特性とはならない。図8は本願の発明者等が試作した
設計容量値2.9pFのMIMキャパシタの高周波特性
の一例を示す図である。図8には、設計値2.9pFの
MIMキャパシタのS11の測定結果と理論値(設計値)
とが示されている。
つである。すなわち、高周波回路での回路パラメータを
表現する方法として、Sパラメータがあり、Sパラメー
タには、入力側からみた反射特性(FETなら入力イン
ピーダンス)S11と、出力側からみた反射特性(FET
なら出力インピーダンス)S22と、アイソレーション
(出力側から入力側へ信号の透過)S12と、利得S21
とがある。図8のS11は、このように回路の反射特性
を示している。すなわち、コンデンサのような受動素子
では利得がないことから、S11(S22はS11に等
しい)だけで回路の特性を表現できる。従って、図8で
はS11を使用した。
の高周波特性の測定値は、高周波側で反射が大きくなる
理想的なキャパシタから予想した理論値(設計値)と大き
く異なった結果となっている。これは、MIMキャパシ
タを構成するための下部電極および上部電極の持つ寄生
インダクタンス成分と、下部電極および上部電極とこれ
と接近して配置されている接地導体との間の寄生キャパ
シタンス成分との影響で、高周波特性が劣化するためで
ある。図9には、MIMキャパシタの高周波等価回路が
示されている。図9において、破線部分がMIMキャパ
シタで、Ctは上部および下部電極で挟まれた部分の容
量,L1およびL2は下部電極および上部電極の寄生イ
ンダクタンス,Cp1およびCp2は線路端に寄生する
エッジ・キャパシタンス,MS1およびMS2はMIM
キャパシタまでの伝送線路である。このように、MIM
キャパシタには、その構造から寄生成分が存在し、高周
波特性を劣化させていると考えられる。
従来では、例えば図10(a)に示すような構成のかわり
に、図10(b)に示す構成のように、MIMキャパシタ
の下部電極および上部電極と接地電極との間を広くする
ようにしており、このため、コプレナ伝送線路を用いた
マイクロ波集積回路の小型化が妨げられていた。すなわ
ち、図10(b)の構成にすることで、図10(a)に比べ
て、大型化してしまう(接地導体1によって取り囲まれ
たMIM部を含む部分の面積(MIM部を取り囲む接地
導体で定義される占有面積)が大きくなってしまう)。
クロ波集積回路を構成する場合に、寄生キャパシタンス
などを小さくする(寄生成分を低減する)ことができると
ともに、小型化を図ることの可能なマイクロ波回路を提
供することを目的としている。
に、請求項1記載の発明は、誘電体基板上にコプレナ伝
送線路が形成されたマイクロ波回路であって、前記誘電
体基板上には、コプレナ伝送線路からなる上部電極およ
び下部電極により誘電体を挟み込んだMIMキャパシタ
が形成され、誘電体基板のMIMキャパシタ直下の領域
の厚さは、誘電体基板の他の領域の厚さよりも薄くなっ
ていることを特徴としている。
載のマイクロ波回路において、前記誘電体基板の前記M
IMキャパシタ直下の領域の厚さは、前記下部電極の幅
および上部電極の幅よりも薄いことを特徴としている。
上にコプレナ伝送線路が形成されたマイクロ波回路であ
って、前記誘電体基板上の一部には絶縁性部材が設けら
れ、前記絶縁性部材上には、コプレナ伝送線路からなる
上部電極および下部電極により誘電体を挟み込んだMI
Mキャパシタが形成され、該MIMキャパシタ直下の前
記誘電体基板の領域が除去されていることを特徴として
いる。
請求項2または請求項3記載のマイクロ波回路におい
て、前記誘電体基板は化合物半導体であることを特徴と
している。
に基づいて説明する。図1(a),(b)は本発明に係るマ
イクロ波回路のMIMキャパシタ部分の第1の構成例
(第1の実施形態)を示す図である。なお、図1(a)は平
面図、図1(b)は図1(a)のA−A線における断面図で
ある。図1(a),(b)を参照すると、このマイクロ波集
積回路は、GaAsなどの化合物半導体の基板(半絶縁
基板)11上に、下部電極7と、誘電体10と、上部電
極8を兼用する信号線2とが順次積層されて、MIMキ
ャパシタ3が構成されている。すなわち、このマイクロ
波集積回路は、誘電体基板11上にコプレナ伝送線路
(信号線2,接地導体1)が形成されたマイクロ波回路で
あって、前記誘電体基板11上には、コプレナ伝送線路
(信号線2)からなる上部電極8および下部電極7により
誘電体10を挟み込んだMIMキャパシタ3が形成され
たものとなっている。なお、図1において、符号9は下
部電極7と左側信号線2とを接続するコンタクト部であ
る。
Mキャパシタでは、図7(a)に示すように、接地導体1
がMIMキャパシタ3に接近して配置され、このような
コプレナ伝送線路で構成されたMIMキャパシタの電気
特性は、一般的に理想的なキャパシタ特性とはならな
い。
実施形態では、図1(b)に示すように、誘電体基板11
のMIMキャパシタ部3の直下の領域12の厚みd
2を、誘電体基板11の他の領域の厚みd1よりも薄くし
ている。
クロ波回路のMIMキャパシタ部分の第2の構成例(第
2の実施形態)を示す図である。なお、図2(a)は平面
図、図2(b)は図2(a)のB−B線における断面図であ
る。図2(a),(b)を参照すると、このマイクロ波集積
回路は、GaAsなどの化合物半導体の基板(半絶縁基
板)11上の一部に、絶縁性部材13が設けられ、絶縁
性部材13上に、コプレナ伝送線路からなる上部電極8
および下部電極7により誘電体10を挟み込んだMIM
キャパシタ3が形成されている。
プレナ伝送線路を用いたMIMキャパシタにおける前述
の問題を回避するために、図2(b)に示すように、MI
Mキャパシタ直下の誘電体基板の領域12が除去されて
いる。すなわち、符号12で示す基板部分については、
これが無くなっている。
IMキャパシタ部の直下の誘電体基板(化合物半導体,
例えばGaAs)の厚さを薄いものにするかあるいは完
全に無くすことにより、MIMキャパシタ部3と接地導
体1との間の電磁気的結合が弱くなり、寄生キャパシタ
ンスおよび寄生インダクタンスを著しく低減させること
ができる。
を構成するコプレナ伝送線路の特性インピーダンスZ0
とすれば、それらに寄生するキャパシタンスCおよびイ
ンダクタンスLは、次式で概算できる。
lは線路の長さである。厚さが均一な誘電体基板の場
合、寄生キャパシタンスを低減するためには、数1から
Z0を高くすれば良いが(つまり信号線2と接地導体1と
の間の間隔を広くすれば良いが)、この方法では、前述
したように、コプレナ伝送線路を用いたマイクロ波集積
回路の小型化が妨げられるという不具合が生ずる。
タを形成する部分の直下の誘電体基板の部分(領域)を薄
いものにするかあるいは完全に無くすことで、実効誘電
率εeffを小さくすることが可能となり、同じ特性イン
ピーダンスで比較すれば、厚さが均一な誘電体基板の場
合に比べて、各寄生成分(寄生キャパシタンスおよび寄
生インダクタンス)を減少させることができる。
で、MIMキャパシタ3の下部電極の幅w1および上部
電極の幅w2(すなわち、信号線幅w1≒w2)を50μm
程度に固定した場合において、誘電体基板(誘電率ε=
12.9)のMIMキャパシタ3直下の領域12の厚さ
d2に対する、実効誘電率εeffとの関係、接地導体と信
号線との間の間隔(ギャップ長)との関係の計算結果を示
す図である。なお、この計算においては、計算の便宜
上、接地導体と信号線の厚さは無視した。
は、誘電体基板のMIMキャパシタ3直下の領域12の
厚さd2が信号線幅程度の厚さ(50μm程度の厚さ)以
下になると、この厚さ(50μm程度)のところを境に急
激に減少することが予想される。これは、誘電体基板が
薄くなると、基板の下にも電磁界が漏れ出すためと考え
られる。実効誘電率εeffが減少するため、特性インピ
ーダンスが50Ω一定の伝送線路では、接地導体1と信
号線2との間の間隔(ギャップ長)を短かくすることがで
きる。すなわち、MIMキャパシタの下の誘電体基板の
厚さを薄くすることで、図10(b)ではなく図10(a)
に示すような構成(接地導体1によって取り囲まれたM
IM部を含む部分の面積(MIM部を取り囲む接地導体
で定義される占有面積)を小さくする構成にすることが
でき、小型化を図ることができる。
れた実効誘電率εeffなどと数1(寄生成分の算出式)を
用いて、単位長さ当たりの寄生インダクタンスおよび寄
生キャパシタンスの基板厚み依存性を試算した。図4は
試算した単位長さ当たりの寄生インダクタンスおよび寄
生キャパシタンスの基板厚み依存性を示す図である。図
4からわかるように、誘電体基板の厚さを薄くすること
で、寄生インダクタンスおよび寄生キャパシタンスの寄
生成分が低減できることが予想される。
タ直下の領域12の厚さを減少させることにより、コプ
レナ伝送線路が形成されたマイクロ波回路の小型化を図
ることができるとともに、寄生成分(寄生キャパシタン
スおよび寄生インダクタンス)の低減を図ることが可能
になる。
タ直下の領域12の厚さをコプレナ伝送線路の信号線幅
程度まで薄くすると顕著になることが予想される。ま
た、上記効果は、図2のようにMIMキャパシタ部直下
の誘電体基板の領域を全て取り除いても得られることは
容易に理解できる。
シタ部の直下の誘電体基板(GaAs)の領域12の厚さ
d2を他の領域11の厚さd1よりも薄くした構造のマイ
クロ波集積回路を作製した。すなわち、半絶縁GaAs
基板11上に、MIMキャパシタを先ず形成した。この
MIMキャパシタは、チタン(0.01μm)と金(0.
4μm)の二層構成の下部電極7を形成し、この下部電
極7上にプラズマCVD法によって誘電体であるSiO
層10を成膜し、しかる後、このSiO層10上に、上
部電極8を金の電界メッキで形成することによって作製
された。すなわち、このMIMキャパシタは、誘電体で
あるSiO層10を下部電極7と上部電極8とによって
挟み込んだ構成になっている。
面積,上部電極8の面積と誘電体10の材料およびその
厚みは、所定の容量値になるよう選択される。また、図
1(a),(b)において、左の信号線2と下部電極7はコ
ンタクト部9で接続されている。
した後、誘電体基板(GaAs)11のMIMキャパシタ
直下の領域12を、基板11の裏面からウエットエッチ
ングあるいはドライエッチングにより所定の厚みまで薄
くして、図1(a),(b)の構造のものとした。この際、
GaAs基板11のMIMキャパシタ直下の領域12の
厚さd2を上部電極8および下部電極7の幅w1,w2程
度以下とするのが良い。
タを構成するコプレナ伝送線路は、MIMキャパシタ直
下の誘電体基板の領域12の厚さが薄くなっていること
から、実効誘電率が小さくなっており、同一の特性イン
ピーダンスのコプレナ伝送線路でMIMキャパシタを構
成する場合、従来に比べて、接地導体と信号線との間の
間隔(ギャップ)を狭くすることができ、従って、コプレ
ナ伝送線路が形成されたマイクロ波回路の小型化を図る
ことができる。さらに、同一特性インピーダンスにおい
て実効誘電率を低下させた結果、寄生キャパシタンスお
よび寄生インダクタンスをも低減することが可能にな
り、高周波特性が改善された。
れ、MIMキャパシタを2.9pFのキャパシタンスで
設計し試作したときの高周波特性測定結果が示されてい
る。なお、図5には、寄生容量が全くない場合の理想キ
ャパシタの計算値も併せて示されている。図5から、実
施例1のMIMキャパシタは従来よりも高周波特性が改
善されていることが分かる。また、これとともに、MI
Mキャパシタの占有面積も低減することができた。
シタ部の直下の誘電体基板(GaAs)の領域12を全て
除去した構造のマイクロ波集積回路を作製した。すなわ
ち、半絶縁GaAs基板11上に、先ず、MIMキャパ
シタを保持するための絶縁性支持体13としてSiN膜
をプラズマCVDで0.3μm成膜した。次いで、この
SiN膜13上に、実施例1と同様にしてMIMキャパ
シタを形成した。すなわち、このMIMキャパシタは、
チタン(0.01μm)と金(0.4μm)の二層構成の下
部電極7を形成し、この下部電極7上にプラズマCVD
法によって誘電体であるSiO層10を成膜し、しかる
後、このSiO層10上に、上部電極8を金の電界メッ
キで形成することによって作製された。すなわち、この
MIMキャパシタは、誘電体であるSiO層10を下部
電極7と上部電極8とによって挟み込んだ構成になって
いる。
面積,上部電極8の面積と誘電体10の材料およびその
厚みは、所定の容量値になるよう選択される。また、図
2(a),(b)において、左の信号線2と下部電極7はコ
ンタクト部9で接続されている。
した後、誘電体基板(GaAs)11のMIMキャパシタ
直下の領域12を、基板11の裏面からウエットエッチ
ングあるいはドライエッチングにより全て除去して、図
2(a),(b)の構造のものとした。
タを構成するコプレナ伝送線路は、MIMキャパシタ直
下の誘電体基板の領域12が除去されていることから、
実効誘電率が小さくなっており、同一の特性インピーダ
ンスのコプレナ伝送線路でMIMキャパシタを構成する
場合、従来に比べて、接地導体と信号線との間の間隔
(ギャップ)を狭くすることができ、従って、コプレナ伝
送線路が形成されたマイクロ波回路の小型化を図ること
ができる。さらに、同一特性インピーダンスにおいて実
効誘電率を低下させた結果、寄生キャパシタンスおよび
寄生インダクタンスをも低減することが可能になり、高
周波特性が改善された。
発明によれば、コプレナ伝送線路からなる上部電極およ
び下部電極により誘電体を挟み込んだMIMキャパシタ
直下の誘電体基板の領域の厚さを薄くするので、MIM
キャパシタを構成するコプレナ伝送線路の実効誘電率を
減少させ、同一特性インピーダンスをもたせる場合に、
従来に比べて、コプレナ伝送線路が形成されたマイクロ
波回路の小型化を図ることができ、かつ寄生キャパシタ
ンスおよび寄生インダクタンスを減少させて高周波特性
を改善することができる。
項1記載のマイクロ波回路において、前記MIMキャパ
シタ直下の前記誘電体基板の領域の厚さを、前記下部電
極の幅および上部電極の幅よりも薄くすることにより、
MIMキャパシタを構成するコプレナ伝送線路の実効誘
電率をより一層減少させ、コプレナ伝送線路が形成され
たマイクロ波回路のより一層の小型化を図り、かつ寄生
キャパシタンスおよび寄生インダクタンスをより一層減
少させて、より一層の高周波特性を改善することができ
る。
体基板上にコプレナ伝送線路が形成されたマイクロ波回
路であって、前記誘電体基板上の一部には絶縁性部材が
設けられ、前記絶縁性部材上には、コプレナ伝送線路か
らなる上部電極および下部電極により誘電体を挟み込ん
だMIMキャパシタが形成され、該MIMキャパシタ直
下の前記誘電体基板の領域が除去されていることによ
り、実効誘電率をさらにより一層低下させることが可能
となり、コプレナ伝送線路が形成されたマイクロ波回路
のより一層の小型化を図り、かつ寄生キャパシタンスお
よび寄生インダクタンスをより一層減少させて、より一
層の高周波特性を改善することができる。
体基板を半絶縁化が可能な化合物半導体とすることで、
他のインダクタ,抵抗などの受動部品とトランジスタな
どの能動部品をも、1つの基板上に集積化することがで
きる。
示す図である。
示す図である。
の厚みに対する、実効誘電率εeffとの関係、接地導体
と信号線間のギャップ長との関係の計算結果を示す図で
ある。
および寄生キャパシタンスの基板厚み依存性を示す図で
ある。
ャパシタを2.9pFのキャパシタンスで設計し試作し
たときの高周波特性測定結果を示す図である。
回路の一例を示す図(平面図)である。
明するための図である。
周波特性の一例を示す図である。
ある。
の大きなマイクロ波回路を示す図である。
Claims (4)
- 【請求項1】 誘電体基板上にコプレナ伝送線路が形成
されたマイクロ波回路であって、前記誘電体基板上に
は、コプレナ伝送線路からなる上部電極および下部電極
により誘電体を挟み込んだMIMキャパシタが形成さ
れ、誘電体基板のMIMキャパシタ直下の領域の厚さ
は、誘電体基板の他の領域の厚さよりも薄くなっている
ことを特徴とするマイクロ波回路。 - 【請求項2】 請求項1記載のマイクロ波回路におい
て、前記誘電体基板の前記MIMキャパシタ直下の領域
の厚さは、前記下部電極の幅および上部電極の幅よりも
薄いことを特徴とするマイクロ波回路。 - 【請求項3】 誘電体基板上にコプレナ伝送線路が形成
されたマイクロ波回路であって、前記誘電体基板上の一
部には絶縁性部材が設けられ、前記絶縁性部材上には、
コプレナ伝送線路からなる上部電極および下部電極によ
り誘電体を挟み込んだMIMキャパシタが形成され、該
MIMキャパシタ直下の前記誘電体基板の領域が除去さ
れていることを特徴とするマイクロ波回路。 - 【請求項4】 請求項1,請求項2または請求項3記載
のマイクロ波回路において、前記誘電体基板は化合物半
導体であることを特徴とするマイクロ波回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33941997A JP3573935B2 (ja) | 1997-11-25 | 1997-11-25 | マイクロ波回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33941997A JP3573935B2 (ja) | 1997-11-25 | 1997-11-25 | マイクロ波回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11163272A true JPH11163272A (ja) | 1999-06-18 |
JP3573935B2 JP3573935B2 (ja) | 2004-10-06 |
Family
ID=18327300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33941997A Expired - Fee Related JP3573935B2 (ja) | 1997-11-25 | 1997-11-25 | マイクロ波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3573935B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6638816B2 (en) | 2000-03-29 | 2003-10-28 | Nec Electronics Corporation | Integrated circuit device with MIM capacitance circuit and method of manufacturing the same |
US7969261B2 (en) | 2008-09-09 | 2011-06-28 | Mitsubishi Electric Corporation | Transmission line substrate having overlapping ground conductors that constitute a MIM capacitor |
CN114630497A (zh) * | 2022-03-18 | 2022-06-14 | 爱科微半导体(上海)有限公司 | 一种开槽间距的确定方法、装置、设备及存储介质 |
WO2022224354A1 (ja) * | 2021-04-20 | 2022-10-27 | 三菱電機株式会社 | 半導体装置 |
-
1997
- 1997-11-25 JP JP33941997A patent/JP3573935B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6638816B2 (en) | 2000-03-29 | 2003-10-28 | Nec Electronics Corporation | Integrated circuit device with MIM capacitance circuit and method of manufacturing the same |
US7969261B2 (en) | 2008-09-09 | 2011-06-28 | Mitsubishi Electric Corporation | Transmission line substrate having overlapping ground conductors that constitute a MIM capacitor |
WO2022224354A1 (ja) * | 2021-04-20 | 2022-10-27 | 三菱電機株式会社 | 半導体装置 |
CN114630497A (zh) * | 2022-03-18 | 2022-06-14 | 爱科微半导体(上海)有限公司 | 一种开槽间距的确定方法、装置、设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP3573935B2 (ja) | 2004-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5233310A (en) | Microwave integrated circuit | |
US5760650A (en) | Coplanar waveguide amplifier | |
JPH05266808A (ja) | 空中経路によって補償されたマイクロ波装置 | |
EP0015709B1 (en) | Constructional arrangement for semiconductor devices | |
JPH07297609A (ja) | 半導体装置 | |
KR100228754B1 (ko) | 고주파 증폭 집적-회로 장치 | |
JPH08172161A (ja) | インダクタ素子とその製法およびそれを用いたモノリシックマイクロ波集積回路素子 | |
JP3573935B2 (ja) | マイクロ波回路 | |
JP3004882B2 (ja) | スパイラルインダクタ、マイクロ波増幅回路およびマイクロ波増幅装置 | |
US6800929B1 (en) | Semiconductor device | |
JP3455413B2 (ja) | 半導体装置 | |
JPH05335487A (ja) | 伝送回路素子 | |
JP2001345606A (ja) | Mmic増幅器 | |
JP2594558B2 (ja) | 電界効果型トランジスタ | |
JPH0624223B2 (ja) | マイクロ波集積回路装置 | |
JPH11346105A (ja) | マイクロ波平面回路 | |
JP2001352204A (ja) | 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 | |
JPS5811746B2 (ja) | 超高周波トランジスタ増幅器 | |
JPH11243306A (ja) | 高周波モジュールおよびそれを用いた通信装置 | |
JPH0746963Y2 (ja) | マイクロ波半導体パツケージ | |
JPH066150A (ja) | 高周波トランジスタ回路 | |
JP3402795B2 (ja) | 半導体装置 | |
JPH08204133A (ja) | 高周波集積回路 | |
JP2003142587A (ja) | 高周波用半導体装置 | |
JP2000261214A (ja) | 高周波集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040630 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |