JPH11156720A - Irregular reflection surface and its forming method - Google Patents
Irregular reflection surface and its forming methodInfo
- Publication number
- JPH11156720A JPH11156720A JP32295697A JP32295697A JPH11156720A JP H11156720 A JPH11156720 A JP H11156720A JP 32295697 A JP32295697 A JP 32295697A JP 32295697 A JP32295697 A JP 32295697A JP H11156720 A JPH11156720 A JP H11156720A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- basic unit
- irregular reflection
- reflection surface
- triangle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、基板上に形成され
た乱反射面、およびその製造方法に関するものである。
膜や板によって被覆された部分に格納された、個人のプ
ライバシーや金銭などに関する重要な情報は、外部から
の光学的手段等による読み取りや、不法行為等による改
竄などから保護しなければならない。本発明の重要な目
的は、情報を格納した部分を被覆する膜や板の上に形成
され、かつ該情報を保護するセキュリティ機能を備えた
乱反射面と、該乱反射面を形成する方法を提供すること
である。[0001] 1. Field of the Invention [0002] The present invention relates to a diffusely reflecting surface formed on a substrate and a method of manufacturing the same.
Important information concerning personal privacy and money stored in the portion covered by the film or plate must be protected from reading by external optical means or tampering due to illegal activities. An important object of the present invention is to provide a diffuse reflection surface formed on a film or plate covering a portion storing information and having a security function of protecting the information, and a method of forming the diffuse reflection surface. That is.
【0002】[0002]
【従来の技術】半導体基板上に書かれた回路パタン情報
を例にして、従来技術を説明する。まず、情報を読みと
るために従来用いられて来た手段を説明する。半導体基
板上の回路パタンを光学顕微鏡で観察することにより、
そこに集積された回路の機能、動作方式、回路方式、回
路パタン、記憶デ−タ等の情報を読みとることができ
る。1μm以下の微細パタンに対しては、観察光の波長
がパタン幅に近くなることから、回折の影響を軽減する
ために、比較的波長の短いレーザ光を用いて分解能及び
焦点深度の向上が図られる。2. Description of the Related Art The prior art will be described by taking circuit pattern information written on a semiconductor substrate as an example. First, means conventionally used to read information will be described. By observing the circuit pattern on the semiconductor substrate with an optical microscope,
Information such as functions, operation systems, circuit systems, circuit patterns, and storage data of the circuits integrated therein can be read. For a fine pattern of 1 μm or less, the wavelength of the observation light is close to the pattern width. To reduce the effect of diffraction, the resolution and depth of focus are improved by using laser light with a relatively short wavelength. Can be
【0003】しかし配線が多層化されるにつれて、下層
の配線パタンを精度良く読みとるためには上層の膜を除
去する必要が生じ、ICを動作させたままの非破壊状態
では観察できなくなって来た。また、EEPROM(El
ectrically Erasable Pro-grammable Read Only Memor
y)のデータは最下層のMOSトランジスタのゲート電
極に記憶されているため、ウェハ表面からの観察は、こ
れらの回路観察には必ずしも有効な手段ではなくなって
来た。[0003] However, as the number of wiring layers increases, it is necessary to remove the upper layer film in order to accurately read the lower wiring pattern, and it becomes impossible to observe the IC in a non-destructive state while operating the IC. . In addition, EEPROM (El
ectrically Erasable Pro-grammable Read Only Memor
Since the data of y) is stored in the gate electrode of the MOS transistor in the lowermost layer, observation from the wafer surface is not always an effective means for observing these circuits.
【0004】表面からの観察を補う方法として、ウェハ
裏面から非破壊でウェハ表面近傍の回路を観察する方法
が用いられるようになった。すなわち、シリコンウェハ
に吸収されにくい波長の赤外線を観察光として用いるこ
とにより、ウェハの透明性を高めて、主に金属からなる
配線パタンなどを裏面からウェハを通して観察可能にす
る方法が採られるようになった。この方法により、最下
層のトランジスタのパタンや第1層の配線パタンが、非
破壊で観察されるようになった。As a method of supplementing observation from the front surface, a method of observing a circuit near the front surface of the wafer without destruction from the back surface of the wafer has been used. In other words, by using infrared light having a wavelength that is hardly absorbed by a silicon wafer as observation light, the transparency of the wafer is increased, and a method of making it possible to observe a wiring pattern mainly made of metal from the back surface through the wafer is adopted. became. By this method, the pattern of the lowermost transistor and the wiring pattern of the first layer have been observed nondestructively.
【0005】特に、最近の高密度実装技術では、ICチ
ップの表面側に実装基板との電気的な接続を取るための
バンプ電極が形成され、チップを裏返して実装基板上に
接続する方法が取られている。従って、実装した状態で
はチップ裏面が外面に露出した状態となり、チップ表面
側以上に裏面側からのパタン観察が容易になった。また
従来から、チップ裏面にはチップ保護用のエポキシ樹脂
膜等がコーティングされているのみであり、化学薬品に
て比較的容易に除去が可能であった。また、可視光を通
さない金属皮膜で裏面を覆う方法もあるが、高い選択性
のもとに基板からこの金属膜を化学エッチングで除去す
ることができるため、パタンを観察から保護するのに
は、金属皮膜は有効ではなかった。In particular, in recent high-density mounting technology, a bump electrode is formed on the front side of an IC chip for making electrical connection with a mounting substrate, and the chip is turned upside down and connected to the mounting substrate. Have been. Therefore, in the mounted state, the back surface of the chip is exposed to the outer surface, and pattern observation from the back surface side becomes easier than the chip front surface side. Conventionally, the chip back surface is merely coated with an epoxy resin film or the like for protecting the chip, and can be relatively easily removed with a chemical. There is also a method of covering the back surface with a metal film that does not transmit visible light.However, since this metal film can be removed from the substrate by chemical etching with high selectivity, it is necessary to protect the pattern from observation. The metal coating was not effective.
【0006】次に、パタン情報を観察から保護するため
に従来用いられて来た技術の一つである、乱反射面につ
いて説明する。半導体基板のみならず、一般に膜や板に
より被覆された部分に格納された情報を光学的手段によ
る観察から守る方法として、膜や基板の表面または裏面
に乱反射面を形成する方法が用いられてきた。図6は、
乱反射面を付けたガラス基板の表面の見取り図を示す。
研磨剤入りの45度の傾斜刃の付いたグラインダーを用
いて、ガラス基板61の表面に対して45度の角度の付
いた乱反射面62を形成する。凹凸のピッチは、例えば
1mmとする。この例では角度を45度としたこともあ
り、ガラス基板の厚さは最低1mm以上を要する。Next, an irregular reflection surface, which is one of the techniques conventionally used to protect pattern information from observation, will be described. As a method of protecting information stored in not only a semiconductor substrate but also a portion generally covered by a film or a plate from observation by optical means, a method of forming an irregular reflection surface on the surface or the back surface of the film or the substrate has been used. . FIG.
1 shows a sketch of the surface of a glass substrate provided with a diffusely reflecting surface.
The irregular reflection surface 62 is formed at an angle of 45 degrees with respect to the surface of the glass substrate 61 using a grinder provided with a 45-degree inclined blade containing an abrasive. The pitch of the unevenness is, for example, 1 mm. In this example, the angle may be 45 degrees, and the thickness of the glass substrate needs to be at least 1 mm.
【0007】この方法をICチップに応用するのは困難
である。ICチップなどの、1μm以下の微細な線幅の
パタンを描画した基板は一般に厚さも薄く、例えばシリ
コン基板では一般に600μm、またはさらに研削して
200μm前後の厚さで使用される。従って、ICチッ
プなどの高密度情報を描画した情報媒体への乱反射面の
形成には、グラインダーによる研削法を適用できないと
いう問題があった。[0007] It is difficult to apply this method to an IC chip. A substrate, such as an IC chip, on which a pattern having a fine line width of 1 μm or less is drawn is generally thin. For example, a silicon substrate is generally used in a thickness of about 600 μm or further ground to a thickness of about 200 μm. Therefore, there is a problem that a grinding method using a grinder cannot be applied to forming an irregular reflection surface on an information medium on which high-density information such as an IC chip is drawn.
【0008】従来技術で、薄い基板に乱反射面を形成す
る方法を説明する。図7は、シリコンウェハ71の裏面
に乱反射面を形成するための、従来技術の工程を示す主
要部断面図である。図7(a)に示すように、(10
0)面からなるシリコンウェハ71を用意する。次に図
7(b)に示すように、シリコンウェハ71の裏面に、
化学的気相成長法を用いて厚さ2μmのSiO2 膜72
を堆積する。次に写真蝕刻技術を用いてSiO2 膜72
をストライプ状に加工し、図7(c)のように、SiO
2 パタン73を形成する。次にSiO2 パタン73をマ
スクにして、エチレンジアミン水溶液中で、シリコンウ
ェハ71の化学エッチングを行うと、図7(d)に示す
ように、ウェハ面から約55度の角度で斜面が形成さ
れ、(100)面から成るエッチング底面74がエッチ
ングの進展と共に下方に沈む。最終的に両側の斜面がぶ
つかってエッチングが自動停止し、図7(e)に示すよ
うに、V字型の谷75が形成される。その後、フッ酸に
てSiO2 パタン73を除去することにより、図7
(f)に示すような乱反射面ができあがる。A method of forming a diffuse reflection surface on a thin substrate will be described in the prior art. FIG. 7 is a cross-sectional view of a main part showing a conventional process for forming an irregular reflection surface on the back surface of a silicon wafer 71. As shown in FIG.
A silicon wafer 71 having a 0) plane is prepared. Next, as shown in FIG. 7B, on the back surface of the silicon wafer 71,
2 μm thick SiO 2 film 72 by chemical vapor deposition
Is deposited. Next, the SiO 2 film 72 is formed by using a photo etching technique.
Is processed into a stripe shape, and as shown in FIG.
Two patterns 73 are formed. Next, when the silicon wafer 71 is chemically etched in an aqueous solution of ethylenediamine using the SiO 2 pattern 73 as a mask, an inclined surface is formed at an angle of about 55 degrees from the wafer surface as shown in FIG. The etching bottom surface 74 composed of the (100) plane sinks down as the etching progresses. Eventually, the slopes on both sides collide with each other and the etching is automatically stopped, and a V-shaped valley 75 is formed as shown in FIG. Thereafter, by removing the SiO 2 pattern 73 with hydrofluoric acid, the structure shown in FIG.
The irregular reflection surface as shown in FIG.
【0009】上述の従来技術による方法では写真蝕刻技
術を使う。そのため、通常の直径6インチ程度の円形ウ
ェハ全体を加工工程に投入する必要がある。しかし、ウ
ェハ裏面を研削してウェハ厚さを薄くした後にはウェハ
強度が低下するため、水洗、酸液への浸漬、回転乾燥な
どの工程を含む写真蝕刻技術を適用するには困難があ
り、さらにウェハを他の保護基板に貼り付けるなどの煩
雑な工程を要するという欠点がある。また、ひとたびチ
ップ状にウェハを切り分けた後には、写真蝕刻技術を適
用できないという欠点があった。さらにエッチングによ
る傾斜面形成では、図7(f)に示す開口部76の下の
最も深い部分までの被加工部の体積の1/2を必然的に
除去することになる。この比率は化学エッチングでは問
題にはならないが、グラインダーによる研削やエネルギ
ービームによるエッチングで加工する場合には、除去す
る体積を減らすことにより加工効率を高めることができ
るため、除去体積の比率を下げることが望まれる。The above-mentioned prior art method uses a photolithography technique. Therefore, it is necessary to put the entire circular wafer having a diameter of about 6 inches into the processing step. However, since the wafer strength is reduced after the wafer back surface is ground to reduce the wafer thickness, it is difficult to apply a photolithography technique including processes such as washing with water, immersion in an acid solution, and spin drying. Further, there is a disadvantage that a complicated process such as attaching a wafer to another protective substrate is required. Further, once the wafer is cut into chips, there is a disadvantage that the photolithography technique cannot be applied. Further, in the formation of the inclined surface by etching, 1/2 of the volume of the processed portion up to the deepest portion below the opening 76 shown in FIG. 7F is necessarily removed. This ratio is not a problem for chemical etching.However, when processing by grinding with a grinder or etching with an energy beam, the processing efficiency can be increased by reducing the volume to be removed. Is desired.
【0010】以上に述べた如く、従来技術による乱反射
面の形成には種々の難点がある。例えば機械研削では、
微細な加工ができない欠点がある。化学エッチングで
は、チップ状に切断した半導体ウェハへの加工が困難な
ことや、エッチング量を開口部の下の体積の1/2より
減らすことが困難なことなどの欠点がある。As described above, there are various difficulties in forming the irregular reflection surface according to the prior art. For example, in mechanical grinding
There is a disadvantage that fine processing cannot be performed. The chemical etching has drawbacks such as difficulty in processing into a semiconductor wafer cut into chips, and difficulty in reducing the amount of etching to less than half the volume below the opening.
【0011】[0011]
【発明が解決しようとする課題】本発明の目的は、膜や
板により被覆された部分に格納された個人のプライバシ
ーや金銭などの重要な情報が、外部からの光学的手段等
による読み取りや、不法行為等による改竄などを受けな
いようにするための乱反射面を提供すること、および上
記機能を備えた乱反射面を形成する方法を提供すること
である。特に、乱反射面の形成が種々の工程上の制限を
受け易く、また加工で除去されるべき体積の割合が大き
いという従来技術の課題を解決することが目的である。SUMMARY OF THE INVENTION It is an object of the present invention to read important information such as personal privacy and money stored in a portion covered with a film or a plate by external optical means or the like. An object of the present invention is to provide a diffuse reflection surface for preventing tampering or the like due to illegal acts and the like, and to provide a method for forming a diffuse reflection surface having the above function. In particular, it is an object of the present invention to solve the problems of the prior art that the formation of the irregular reflection surface is easily limited by various processes and that the ratio of the volume to be removed by processing is large.
【0012】[0012]
【課題を解決するための手段】上記の課題を解決するた
め、本発明では、基板に形成された三角錐形凹部の底面
を乱反射面の基本単位面とし、複数の基本単位面の組み
合わせで乱反射面を形成する。In order to solve the above-mentioned problems, according to the present invention, the bottom surface of a triangular pyramid-shaped recess formed in a substrate is used as a basic unit surface of a diffuse reflection surface, and diffuse reflection is performed by combining a plurality of basic unit surfaces. Form a surface.
【0013】すなわち請求項1に記載のように、基板の
一主面上に定められた三角形の領域(図1のΔABC)
について、該領域の一つの頂点Aの直下の基板内部の点
Dと、前記領域の対辺BCの両端とを結んで形成された
三角形の面BCDを、乱反射面を構成する基本単位面と
する。That is, as described in claim 1, a triangular area defined on one main surface of the substrate (ΔABC in FIG. 1)
In the above, a triangular surface BCD formed by connecting a point D inside the substrate just below one vertex A of the region to both ends of the opposite side BC of the region is defined as a basic unit surface constituting a diffuse reflection surface.
【0014】また請求項2に記載のように、前記主面上
の三角形の領域を正三角形とし、該正三角形に対応して
形成される前記基本単位面を、例えば図3に示すよう
に、6面隣接配置し、このようにして形成された6面の
三角形から成る複合面を単位面として乱反射面を構成す
る。[0014] According to a second aspect of the present invention, a triangular area on the main surface is an equilateral triangle, and the basic unit surface formed corresponding to the equilateral triangle is, for example, as shown in FIG. Six diffused surfaces are arranged adjacent to each other, and a diffusely reflective surface is formed by using a composite surface formed of the six triangles formed as described above as a unit surface.
【0015】また請求項3に記載し、かつ例えば図4に
示すように、前記三角形の基本単位面を4面隣接配置し
て形成された、4面の三角形から成る複合面を単位面と
して乱反射面を構成する。Further, as shown in FIG. 3 and, for example, as shown in FIG. 4, diffuse reflection is performed using a compound plane composed of four triangles formed as a unit surface and formed by arranging four basic unit surfaces of the triangle adjacent to each other. Make up the surface.
【0016】さらに請求項4に記載し、かつ例えば図5
に示すように、前記三角形の基本単位面を3面隣接配置
して形成された、3面の三角形から成る複合面を単位面
として乱反射面を構成する。Further, according to claim 4, and for example, FIG.
As shown in (1), a diffuse reflection surface is constituted by using a composite surface composed of three triangles formed by arranging three basic unit surfaces of the triangle adjacent to each other as a unit surface.
【0017】上記乱反射面を形成する方法として、請求
項5に記載のように、前記三角形の基本単位面(図1の
ΔBCD)を底面とし、該底面と、前記主面上の三角形
の頂点Aとを結んで成る三角錐ABCDを、エネルギー
ビームによるエッチング法で形成することができる。As a method of forming the irregular reflection surface, as set forth in claim 5, the basic unit surface of the triangle (ΔBCD in FIG. 1) is a bottom surface, and the bottom surface and the vertex A of the triangle on the main surface are defined. Can be formed by an etching method using an energy beam.
【0018】また請求項6に記載のように、前記エネル
ギービームとして、レーザビーム、イオンビーム、電子
ビーム、粉末ビーム、液体ジェットビームのいずれかを
用いることができる。Further, as the energy beam, any one of a laser beam, an ion beam, an electron beam, a powder beam, and a liquid jet beam can be used.
【0019】このように本発明技術により、基板の形状
や工程上の順番に制限されることなく乱反射面を形成す
ることができる。また、加工で除去する基板の体積と、
開口部下の被加工領域の体積の比率を、従来の1/2か
ら1/3にまで減らすことができるので、加工を効率化
することができる。As described above, according to the technique of the present invention, the irregular reflection surface can be formed without being limited by the shape of the substrate or the order in the process. Also, the volume of the substrate to be removed by processing,
Since the ratio of the volume of the region to be processed under the opening can be reduced from 従 来 to 1 / of the conventional one, the processing can be made more efficient.
【0020】[0020]
【発明の実施の形態】図1は、乱反射面の構成要素であ
る一つの単位面を、本発明による方法で形成した結果の
見取り図を示す。すなわち図1は、ICチップの1つで
あるシリコンチップ基板1の一主面2の上の三角形の領
域31(△ABC)について、集束性イオンビームを用
いて乱反射面の一つの単位面を形成した結果である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a sketch of the result of forming one unit surface which is a component of a diffuse reflection surface by the method according to the present invention. That is, in FIG. 1, one unit surface of the irregular reflection surface is formed using a convergent ion beam in a triangular region 31 (△ ABC) on one main surface 2 of a silicon chip substrate 1 which is one of IC chips. This is the result.
【0021】シリコンチップ基板1の大きさは、厚さ2
00μmで2mm角である。Ga液体金属イオン源を用
いて静電界でイオンビームを引き出し、30kVで加速
してビーム電流30pA、ビーム径30nmとする。こ
のビームを、電子計算機制御により、シリコンチップ基
板1の上の領域31(△ABC)の中を走査することに
より、イオンビームのスパッタエッチング効果に基づく
凹部を形成する。計算機上の描画データの調整により、
点Aの直下の最も深い点Dでの深さが2μm、辺ABの
長さが6μm、辺BCの長さ4μmの三角錐形の凹部が
形成される。The size of the silicon chip substrate 1 is 2
It is 00 μm and 2 mm square. An ion beam is extracted by an electrostatic field using a Ga liquid metal ion source, accelerated at 30 kV, and set to a beam current of 30 pA and a beam diameter of 30 nm. This beam is scanned in an area 31 (△ ABC) on the silicon chip substrate 1 by computer control to form a concave portion based on the sputter etching effect of the ion beam. By adjusting the drawing data on the computer,
A triangular pyramid-shaped recess having a depth of 2 μm at the deepest point D immediately below the point A, a length of the side AB of 6 μm, and a length of the side BC of 4 μm is formed.
【0022】三角形BCDから成る底面32は、乱反射
面の基本単位面として用いられる。該底面32は、シリ
コンチップ基板の表面(主面2)に対して約19度の角
度を有する。凹部の二つの側面となる三角形ABDとA
CDは共に、シリコンチップ基板1の表面2に対して概
ね90度の角度をなす。また簡単な幾何学的計算から、
この加工で除去した三角錐ABCDの体積は、開口部A
BCの下の深さADの被加工領域(ここでは三角柱)の
体積の1/3となる。また、イオンビームを用いて加工
するため、厚さが200μmと薄く、かつ2mm角と小
さいチップ状の基板上にも加工することができる。図2
は、図1に示す加工領域の断面ADEを示す図である。The bottom surface 32 composed of the triangle BCD is used as a basic unit surface of the irregular reflection surface. The bottom surface 32 has an angle of about 19 degrees with respect to the surface (main surface 2) of the silicon chip substrate. Triangles ABD and A on the two sides of the recess
Both CDs make an angle of about 90 degrees with the surface 2 of the silicon chip substrate 1. Also from simple geometric calculations,
The volume of the triangular pyramid ABCD removed by this processing is the opening A
It is 3 of the volume of the region to be processed (here, triangular prism) having a depth AD below BC. Further, since processing is performed using an ion beam, processing can be performed on a chip-shaped substrate having a thickness as small as 200 μm and as small as 2 mm square. FIG.
FIG. 2 is a diagram showing a cross section ADE of a processing region shown in FIG. 1.
【0023】図3は、前記基本単位面を複数個連接して
成る複合面を乱反射面の構成要素とする第一の実施例を
示す。本実施例においては、6個の正三角形から成る六
角形の領域を、基板主面上に定められた単位領域とす
る。図3は、シリコンウェハ上に形成した乱反射面を直
上から見た平面図を示す。加工には集束性イオンビーム
を用いた。Ga液体金属イオン源を用いて静電界でイオ
ンビームを引き出し、30kVで加速してビーム電流3
0pA、ビーム径30nmとする。このビームを電子計
算機制御により、シリコン基板の上の正三角形領域の中
を走査することにより、イオンビームのスパッタエッチ
ング効果に基づく三角錐形の凹部を形成する。凹部の最
も深い頂点を図中の矢印で示す。同様に6つの三角錐型
の凹部について、最も深い頂点が接合されて配置される
ように加工し、基本単位面32Aが6面複合されて成る
単位面32Bを形成する。基板主面上に定められた単位
領域が正六角形であることから、これによりシリコンウ
ェハ表面を隙間なく覆うことができる。FIG. 3 shows a first embodiment in which a composite surface formed by connecting a plurality of the basic unit surfaces is a component of the irregular reflection surface. In this embodiment, a hexagonal area composed of six regular triangles is defined as a unit area defined on the main surface of the substrate. FIG. 3 is a plan view of the irregular reflection surface formed on the silicon wafer as viewed from directly above. A focusing ion beam was used for the processing. An ion beam is extracted with an electrostatic field using a Ga liquid metal ion source, accelerated at 30 kV, and beam current 3
0 pA and a beam diameter of 30 nm. This beam is scanned by a computer in a regular triangular region on a silicon substrate to form a triangular pyramid-shaped concave portion based on the sputter etching effect of the ion beam. The deepest vertex of the concave portion is indicated by an arrow in the figure. Similarly, the six triangular pyramid-shaped concave portions are processed so that the deepest vertices are joined and arranged, thereby forming a unit surface 32B formed by combining six basic unit surfaces 32A. Since the unit area defined on the main surface of the substrate is a regular hexagon, the silicon wafer surface can be covered without gaps.
【0024】図4は、前記基本単位面を複数個連接して
乱反射面を構成した、第二の実施例を示す。本実施例に
おいては、4個の三角形から成る四角形の領域を、基板
主面上に定められた単位領域とする。図4は、シリコン
ウェハ上に形成した乱反射面を直上から見た平面図を示
す。加工条件は、前記の図3に示した実施例とほぼ同じ
である。凹面の最も深い頂点を図中の矢印で示す。4つ
の三角錐型の凹部について、最も深い頂点が接合されて
配置されるように加工し、基本単位面32Cが4面連接
されて成る単位面32Dを形成する。基板主面上に定め
られた単位領域が四角形であることから、これによりシ
リコンウェハ表面を隙間なく覆うことができる。FIG. 4 shows a second embodiment in which a plurality of the basic unit surfaces are connected to form a diffuse reflection surface. In the present embodiment, a quadrangular area composed of four triangles is defined as a unit area defined on the main surface of the substrate. FIG. 4 is a plan view of the irregular reflection surface formed on the silicon wafer as viewed from directly above. The processing conditions are almost the same as those in the embodiment shown in FIG. The deepest vertex of the concave surface is indicated by an arrow in the figure. The four triangular pyramid-shaped concave portions are processed such that the deepest vertices are joined and arranged, thereby forming a unit surface 32D formed by connecting four basic unit surfaces 32C. Since the unit area defined on the main surface of the substrate is rectangular, the silicon wafer surface can be covered without any gap.
【0025】図5は、前記基本単位面を複数個連接して
乱反射面を構成した、第三の実施例を示す。本実施例に
おいては、3個の三角形から成る三角形の領域を、基板
主面上に定められた単位領域とする。図5は、シリコン
ウェハ上に形成した乱反射面を直上から見た平面図を示
す。加工条件は、前記の図3に示した実施例とほぼ同じ
である。凹面の最も深い頂点を図中の矢印で示す。3つ
の三角錐型の凹部について、最も深い頂点が接合されて
配置されるように加工し、基本単位面32Eが3面連接
されて成る単位面32Fを形成する。基板主面上に定め
られた単位領域が三角形であることから、これによりシ
リコンウェハ表面を隙間なく覆うことができる。FIG. 5 shows a third embodiment in which a plurality of the basic unit surfaces are connected to form a diffuse reflection surface. In the present embodiment, a triangular area composed of three triangles is defined as a unit area defined on the main surface of the substrate. FIG. 5 is a plan view of the irregular reflection surface formed on the silicon wafer as viewed from directly above. The processing conditions are almost the same as those in the embodiment shown in FIG. The deepest vertex of the concave surface is indicated by an arrow in the figure. The three triangular pyramid-shaped recesses are processed such that the deepest vertices are joined and arranged, thereby forming a unit surface 32F formed by connecting three basic unit surfaces 32E. Since the unit area defined on the main surface of the substrate is triangular, the silicon wafer surface can be covered without gaps.
【0026】上記実施例以外にも、平面を一種類の多角
形、または複数種類の多角形の組み合わせで覆い、該多
角形を三角形領域の組み合わせで構成することにより、
本発明の原理を適用できる。In addition to the above embodiments, the plane is covered with one kind of polygon or a combination of plural kinds of polygons, and the polygon is constituted by a combination of triangular regions.
The principles of the present invention can be applied.
【0027】このようにすることにより、乱反射面の基
本単位は、図1に示すような三角錐の傾斜した底面32
ながら、互いに接する基本単位面の境界を段差なく連接
する面で乱反射面を構成することが可能となる。従っ
て、先鋭な角を有することなく複数の基本反射面を接続
できるため、反射面の角の欠けや角部での切り傷の発生
などを低減できる効果がある。さらに乱反射する光の方
向を、図6の場合の一方向、図7の場合の二方向からさ
らに増して、本実施例では、六方向、四方向、三方向そ
の他任意の方向とすることが可能なため、反射光の方向
のランダム性が増し、乱反射面としての基本性能が向上
するという効果がある。By doing so, the basic unit of the irregular reflection surface is a triangular pyramid inclined bottom surface 32 as shown in FIG.
However, it is possible to form a diffuse reflection surface with surfaces that connect the boundaries of the basic unit surfaces that are in contact with each other without a step. Therefore, since a plurality of basic reflecting surfaces can be connected without having a sharp corner, there is an effect that the occurrence of a chipped corner or a cut at a corner of the reflecting surface can be reduced. Further, the direction of the diffusely reflected light is further increased from one direction in FIG. 6 and two directions in FIG. 7, and in the present embodiment, it is possible to have six directions, four directions, three directions and any other directions. Therefore, there is an effect that the randomness of the direction of the reflected light is increased, and the basic performance as the irregular reflection surface is improved.
【0028】上記の実施例ではイオンビームによる加工
例を示したが、本発明による乱反射面を形成する手段は
イオンビームに限られるものではなく、一般的なエネル
ギービームを使用することができる。従来からエッチン
グに適用できるビームとして、レーザビーム、イオンビ
ーム、電子ビーム、粉末ビーム、液体ジェットビームな
どが知られている。本発明の乱反射面は、上記の各種エ
ネルギービームを用いて形成可能である。In the above embodiment, an example of processing using an ion beam has been described. However, the means for forming the irregular reflection surface according to the present invention is not limited to an ion beam, and a general energy beam can be used. Conventionally, laser beams, ion beams, electron beams, powder beams, liquid jet beams, and the like have been known as beams applicable to etching. The irregular reflection surface of the present invention can be formed using the above-described various energy beams.
【0029】なお、実施例では乱反射面を形成する基板
に半導体ウェハを用いたが、基板は半導体に限定される
ものではない。要は、光学的手段による観察からパタン
情報を守る方法として使用できればよく、ガラス、プラ
スチック等の多くの物質において、観察用光線に対して
乱反射面を形成することにより、その下から得られる観
察画像が著しく歪むものであれば良い。In this embodiment, a semiconductor wafer is used as a substrate on which a diffuse reflection surface is formed. However, the substrate is not limited to a semiconductor. In short, it is sufficient if it can be used as a method of protecting pattern information from observation by optical means, and in many materials such as glass and plastic, an observation image obtained from below by forming a diffuse reflection surface for observation light rays Should be significantly distorted.
【0030】また複数個の単位反射面を配置するとき、
各単位反射面は完全な正六角形、正四角形、あるいは正
三角形に形成される必要は必ずしもない。要は、ランダ
ムな方向に配置された複数個の基本単位面から生じる乱
反射光が、基板表面からの光学的観察を撹乱すれば、所
期の目的を果たすことができる。When arranging a plurality of unit reflecting surfaces,
Each unit reflecting surface does not necessarily need to be formed in a perfect regular hexagon, regular square, or regular triangle. The point is, if diffusely reflected light generated from a plurality of basic unit surfaces arranged in random directions disturbs optical observation from the substrate surface, the intended purpose can be achieved.
【0031】以上の説明において、乱反射という表現を
用いたが、これらは正常な観察を妨げるような光の反
射、屈折、散乱などを包括的に表現したものであって、
より正確な表現としては以下の概念を含む。観察者のい
る空気中、または真空中などから、情報が格納された部
分を被覆する膜または板等の媒質中へ入射した光は、境
界面が光の波長に比べてなめらかな場合には、鏡面反射
して被覆材の中に侵入できないか、または屈折して被覆
材の中に侵入する。鏡面反射の場合には被観察物に光が
届かないため正常な観察が妨げられる。屈折した場合に
は被観察物のIC回路等に達し、その画像情報をもって
被覆材中を逆に進んで観測者のいる媒質中に抜け出す。
この時、被観察物が見えることになるが、前記単位反射
面の大きさが被観察物の形状ないしその概容を把握する
に必要なサイズに比べて十分に小さければ、実施例の通
り正常な観察が妨げられる。境界面の凹凸が波長と同程
度、あるいはそれより大きい場合には、反射波は種々の
方向に進み、狭い意味での「乱反射」が起こり、正常な
観察が妨げられる。本実施例の場合、イオンビームで加
工した面には凹凸が発生しており、狭い意味での「乱反
射」の効果も相当の比率で含む。以上説明したように、
本発明に係わる乱反射面は、光を反射および屈折させて
正常な観察を妨げる効果に加えて、狭い意味での「乱反
射」を起こさせて正常な観察を妨げる効果を併せ持つも
のである。In the above description, the expression "diffuse reflection" is used, which is a comprehensive expression of light reflection, refraction, scattering, etc. which hinder normal observation.
More precise expressions include the following concepts. Light that enters the medium such as a film or plate covering the part where information is stored from the air where the observer is, or from a vacuum, etc., when the boundary surface is smoother than the wavelength of light, Either specularly reflects and cannot penetrate into the coating, or refracts and penetrates into the coating. In the case of specular reflection, normal observation is hindered because light does not reach the object to be observed. When the light is refracted, the light reaches the IC circuit or the like of the object to be observed, and travels in the coating material in reverse with the image information and escapes into the medium where the observer is.
At this time, the object to be observed is visible, but if the size of the unit reflecting surface is sufficiently smaller than the size of the object to be observed or the size necessary for grasping the outline of the object, the normal state is observed as in the embodiment. Observation is hindered. If the unevenness of the boundary surface is about the same as or larger than the wavelength, the reflected wave travels in various directions, and “diffuse reflection” in a narrow sense occurs, preventing normal observation. In the case of the present embodiment, irregularities are generated on the surface processed by the ion beam, and the effect of “diffuse reflection” in a narrow sense is included at a considerable ratio. As explained above,
The irregular reflection surface according to the present invention has not only the effect of obstructing normal observation by reflecting and refracting light but also the effect of obstructing normal observation by causing “diffuse reflection” in a narrow sense.
【0032】[0032]
【発明の効果】以上説明したように、本発明の乱反射面
は、エネルギービームなどにより形成された三角錐型の
エッチング凹部の三角形の底面を基本単位面として乱反
射面を構成する。また、該基本単位面を複数個配置して
成る単位面で乱反射面を構成する。その結果として本発
明の乱反射面は、下記のような効果を発揮する。As described above, the irregular reflection surface of the present invention constitutes the irregular reflection surface with the triangular bottom surface of the triangular pyramid-shaped etching recess formed by an energy beam or the like as a basic unit surface. Further, the irregular reflection surface is constituted by a unit surface formed by arranging a plurality of the basic unit surfaces. As a result, the irregular reflection surface of the present invention exhibits the following effects.
【0033】(1)本発明の乱反射面は、基板の形状や
工程上の順番に制限されることなく、乱反射面を形成す
ることができる利点を有する。また、加工で除去してい
た基板の体積を、開口部下の被加工領域の体積に対し
て、従来の1/2を1/3にまで減らすことができるた
め、加工時の効率を高められる。(1) The irregular reflection surface of the present invention has an advantage that the irregular reflection surface can be formed without being limited by the shape of the substrate or the order in the process. In addition, since the volume of the substrate removed by the processing can be reduced from 従 来 to 1 / of the volume of the region to be processed under the opening, the efficiency at the time of processing can be increased.
【0034】(2)図6に示すような従来技術の乱反射
面に比べて、本発明の乱反射面では、乱反射の基本単位
面の境界を段差なく連接させているので、先鋭な角を有
することなく、従って乱反射面の角の欠けや角部での切
り傷の発生などを低減できる。(2) Compared with the irregular reflection surface of the prior art as shown in FIG. 6, the irregular reflection surface of the present invention has a sharp corner since the boundary of the basic unit surface of irregular reflection is connected without any step. Therefore, it is possible to reduce chipping of the corners of the irregular reflection surface and occurrence of cuts at the corners.
【0035】(3)反射する光の方向を、図6および図
7に示すような従来技術の1ないし2方向に比べて、本
発明の実施例に示すごとく3ないし6方向、またはそれ
以上の方向に増やすことができる。(3) Compare the direction of the reflected light with one or two directions of the prior art as shown in FIGS. 6 and 7, and as shown in the embodiment of the present invention, three or six directions or more. Can increase in the direction.
【0036】上記(1)、(2)、および(3)項の効
果は同時に実現可能である。The effects of the above items (1), (2) and (3) can be realized simultaneously.
【図1】本発明の一実施例に係る、乱反射面の一つの基
本単位面を示す見取り図。FIG. 1 is a perspective view showing one basic unit surface of a diffuse reflection surface according to one embodiment of the present invention.
【図2】本発明の一実施例に係る、一つの基本単位面を
形成する基板凹部の断面図。FIG. 2 is a cross-sectional view of a substrate concave portion forming one basic unit surface according to one embodiment of the present invention.
【図3】本発明の一実施例に係る、6面の基本単位面を
連接して形成した乱反射面を、直上から見た平面図。FIG. 3 is a plan view of a diffuse reflection surface formed by connecting six basic unit surfaces according to an embodiment of the present invention, as viewed from directly above.
【図4】本発明の一実施例に係る、4面の基本単位面を
連接して形成した乱反射面を、直上から見た平面図。FIG. 4 is a plan view of a diffuse reflection surface formed by connecting four basic unit surfaces according to an embodiment of the present invention, as viewed from directly above.
【図5】本発明の一実施例に係る、3面の基本単位面を
連接して形成した乱反射面を、直上から見た平面図。FIG. 5 is a plan view of a diffuse reflection surface formed by connecting three basic unit surfaces according to an embodiment of the present invention, as viewed from directly above.
【図6】従来技術で乱反射面を付けたガラス基板の表面
の見取り図。FIG. 6 is a schematic view of the surface of a glass substrate provided with a diffuse reflection surface according to the related art.
【図7】従来技術で、シリコンウェハの裏面に乱反射面
を形成する工程を示す主要部断面図。FIG. 7 is a cross-sectional view of a main part showing a step of forming a diffuse reflection surface on the back surface of a silicon wafer according to a conventional technique.
1…シリコンチップ基板 2…基板の表面(主
面) 31…基板主面上の三角形の基本領域 32…乱反射面を構成する基本単位面 32A…六角形の乱反射面を形成する基本単位面 32B…6個の基本単位面を連接して構成された乱反射
の単位面 32C…四角形の乱反射面を形成する基本単位面 32D…4個の基本単位面を連接して構成された乱反射
の単位面 32E…三角形の乱反射面を形成する基本単位面 32F…3個の基本単位面を連接して構成された乱反射
の単位面 61…ガラス基板 62…ガラス基板上の
乱反射面 71…シリコンウェハ 72…SiO2膜 73…SiO2パタン 74…エッチング底面 75…V字型の谷 76…開口部DESCRIPTION OF SYMBOLS 1 ... Silicon chip substrate 2 ... Surface (main surface) of a substrate 31 ... Triangular basic area on the main surface of a substrate 32 ... Basic unit surface forming a diffuse reflection surface 32A ... Basic unit surface forming a hexagonal diffuse reflection surface 32B ... A diffuse reflection unit surface formed by connecting six basic unit surfaces 32C... A basic unit surface forming a square diffuse reflection surface 32D... A diffuse reflection unit surface formed by connecting four basic unit surfaces 32E. basic unit surface 32F ... 3 pieces of unit surface of the diffuse reflection of the basic unit surface constructed by concatenating 61 ... glass substrate 62 ... irregular reflection surface 71 ... silicon wafer on a glass substrate 72 ... SiO 2 film forming the irregular reflection surface of the triangular 73: SiO 2 pattern 74: etching bottom surface 75: V-shaped valley 76: opening
フロントページの続き (72)発明者 小川 重男 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 (72)発明者 前田 正彦 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内Continued on the front page (72) Inventor Shigeo Ogawa 3-19-2 Nishi-Shinjuku, Shinjuku-ku, Tokyo Japan Telegraph and Telephone Corporation (72) Inventor Masahiko Maeda 3- 19-2 Nishi-Shinjuku, Shinjuku-ku, Tokyo Nippon Telegraph Telephone Co., Ltd.
Claims (6)
について、該領域の一つの頂点の直下の基板内部の点
と、前記領域の対辺の両端とを結んで形成された三角形
の面を基本単位面として構成されていることを特徴とす
る乱反射面。1. A triangular region defined on one principal surface of a substrate, wherein a triangular region formed by connecting a point inside the substrate just below one vertex of the region to both ends of the opposite side of the region. A diffusely reflecting surface characterized by having a surface as a basic unit surface.
主面上の三角形の領域を正三角形とし、該正三角形に対
応して形成された前記基本単位面を6面隣接配置し、こ
のようにして形成された6面の三角形から成る面を単位
面として構成されていることを特徴とする乱反射面。2. The irregular reflection surface according to claim 1, wherein the triangular area on the main surface is an equilateral triangle, and six basic unit surfaces formed corresponding to the equilateral triangle are arranged adjacent to each other. The irregularly-reflective surface, characterized in that a surface composed of six triangles formed as described above is configured as a unit surface.
基本単位面を4面隣接配置して形成された4面の三角形
から成る面を単位面として構成されていることを特徴と
する乱反射面。3. The irregular reflection surface according to claim 1, wherein a surface composed of four triangular surfaces formed by arranging four basic unit surfaces adjacent to each other is used as a unit surface. surface.
基本単位面を3面隣接配置して形成された3面の三角形
から成る面を単位面として構成されていることを特徴と
する乱反射面。4. The diffuse reflection surface according to claim 1, wherein a surface composed of three triangles formed by arranging three basic unit surfaces adjacent to each other is used as a unit surface. surface.
面とし、該底面と、請求項1に記載の主面上の三角形の
頂点とを結んで成る三角錐を、エネルギービームによる
エッチング法で形成することを特徴とする、請求項1な
いし請求項4のいずれかに記載の乱反射面の形成方法。5. A triangular pyramid formed by connecting a basic unit surface of a triangle according to claim 1 as a bottom surface and a vertex of a triangle on a main surface according to claim 1 with an energy beam. The method according to claim 1, wherein the irregular reflection surface is formed by a method.
ム、イオンビーム、電子ビーム、粉末ビーム、液体ジェ
ットビームのいずれかを用いることを特徴とする、請求
項5に記載の乱反射面の形成方法。6. The method according to claim 5, wherein any one of a laser beam, an ion beam, an electron beam, a powder beam, and a liquid jet beam is used as the energy beam.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32295697A JPH11156720A (en) | 1997-11-25 | 1997-11-25 | Irregular reflection surface and its forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32295697A JPH11156720A (en) | 1997-11-25 | 1997-11-25 | Irregular reflection surface and its forming method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11156720A true JPH11156720A (en) | 1999-06-15 |
Family
ID=18149527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32295697A Pending JPH11156720A (en) | 1997-11-25 | 1997-11-25 | Irregular reflection surface and its forming method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11156720A (en) |
-
1997
- 1997-11-25 JP JP32295697A patent/JPH11156720A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4346680B2 (en) | Light emitting device | |
JP3413839B2 (en) | Optoelectronic integrated circuit device | |
US7821638B2 (en) | Alignment mark | |
JPH104209A (en) | Light-emitting element | |
JPH06244444A (en) | Light confining structure and photodetector using structure thereof | |
US8475004B2 (en) | Optical sheet, light-emitting device, and method for manufacturing optical sheet | |
CA1081069A (en) | Radiant heat recouperation | |
Campbell et al. | Light trapping and reflection control in solar cells using tilted crystallographic surface textures | |
US5294975A (en) | Laser alignment target for semiconductor integrated circuits | |
US5311061A (en) | Alignment key for a semiconductor device having a seal against ionic contamination | |
JP2002505012A (en) | Integrated light absorber | |
KR100488343B1 (en) | Semiconductor device, and method for manufacturing semiconductor device | |
JPH11156720A (en) | Irregular reflection surface and its forming method | |
TWI238516B (en) | Semiconductor device | |
CN112558219A (en) | Optical device and manufacturing method thereof | |
WO2021022566A1 (en) | Security chip, preparation method for security chip, and electronic device | |
US4623403A (en) | Indexing of laser beam for programming VLSI devices | |
JP2000182914A (en) | Alignment mark | |
KR20050087584A (en) | Semiconductor light-emitting device and fabrication method thereof | |
JP3720599B2 (en) | Semiconductor device | |
US20030227625A1 (en) | Wafer alignment device and method | |
JPH06314826A (en) | Light emitting diode array | |
JP3799611B2 (en) | Optical waveguide type optical transceiver module and substrate for producing the module | |
US20060261354A1 (en) | Semiconductor light-emitting device | |
EP0884778A2 (en) | Semiconductor chip and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040615 |