JPH1115545A

JPH1115545A - 半導体装置

Info

Publication number: JPH1115545A
Application number: JP17060297A
Authority: JP
Inventors: Kazuki Tsujimura; 和樹辻村; Junji Nakatsuka; 淳二中塚
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-06-26
Filing date: 1997-06-26
Publication date: 1999-01-22

Abstract

(57)【要約】【課題】電源電圧の電圧変動に対する基準電圧の変動
の小さい低消費電力かつ低電圧型の半導体装置を提供す
る。【解決手段】基準電圧生成回路において、インバータ
接続されたｐチャネル電界効果トランジスタ６とｎチャ
ネル電界効果トランジスタ７とのゲート同士を接続し、
かつゲート−ドレイン間を短絡しておく。さらに、電源
電圧Ｖ_DDを受ける高電位部４と接地部５との間に、イン
バータと定電流回路８とを直列に介設する。ｎチャネル
電界効果トランジスタ７のソースの電圧を内部回路の低
電位側基準電圧として出力端子３から出力する。内部回
路の高電位側基準電圧となる電源電圧Ｖ_DDと低電位側基
準電圧Ｖ_out との間の電位差が両トランジスタ６，７双
方のしきい値を加えた値以上に確保され、内部回路内の
ｐチャネル及びｎチャネル電界効果トランジスタの動作
に必要な電位差が常に得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、内部回路内のトラ
ンジスタを作動させるための高電位側基準電圧あるいは
低電位側基準電圧を生成する基準電圧生成回路を備えた
半導体装置に関するものである。

【０００２】

【従来の技術】従来より、半導体装置の内部回路に配設
されるトランジスタを駆動させるための低電位側基準電
圧を供給する基準電圧供給回路の一例として、ｎチャネ
ル電界効果トランジスタを用いたバイアス回路が知られ
ている。以下、従来の半導体装置に配設される基準電圧
生成回路の例について説明する。

【０００３】図８は、従来の半導体装置の基準電圧生成
回路として使用されるｎチャネル電界効果トランジスタ
を用いたバイアス回路の構成を示す電気回路図である。
同図において、１はｐチャネル電界効果トランジスタ、
２はｎチャネル電界効果トランジスタ、３は基準電圧出
力端子、４は電源電圧Ｖ_DDを供給するための高電位部、
５は接地電位Ｖ_SSを供給するための接地部である。ｐチ
ャネル電界効果トランジスタ１のゲートは接地部５に、
ソースは高電位部４に、ドレインはｎチャネル電界効果
トランジスタ２のドレインにそれぞれ接続されている。
また、ｎチャネル電界効果トランジスタ２のゲートはノ
ードＮ0 においてドレインに短絡されており、ソースは
接地部５に接続されている。さらに、ｐチャネル及びｎ
チャネル電界効果トランジスタ１，２のドレインは、ノ
ードＮ0 を介して基準電圧出力端子３に接続されてい
る。以上のように構成された半導体装置について、以
下、その動作を説明する。

【０００４】図８において、ｐチャネル電界効果トラン
ジスタ１は、そのゲートに接地部５から接地電位Ｖ_SSが
与えられることによって定電流回路として動作する。ｎ
チャネル電界効果トランジスタ２は、そのゲートとドレ
インが短絡されているため抵抗体として機能する。すな
わち、ｐチャネル電界効果トランジスタ１から基準電流
が流れると、ノードＮ0 と接地部５との間に一定電圧が
発生し、基準電圧出力端子３から基準電圧Ｖ_outが出力
される。

【０００５】そして、図８に示すバイアス回路から出力
される基準電圧Ｖ_outを内部回路のトランジスタを駆動
させるための低電圧側基準電圧とし、外部電源Ｖ_DDを内
部回路の高電位側基準電圧とするように構成されてい
る。

【０００６】

【発明が解決しようとする課題】ところで、近年、携帯
を目的とした各種電気機器の小型化・電池化に伴い、携
帯用の各種電気機器に搭載される半導体装置は低消費電
力化・低電圧化が求められている。このような低電圧で
作動するトランジスタを配置した内部回路については、
誤動作を避けるために要求される動作用電圧の幅が極め
て狭いので、基準電圧として非常に高精度の電圧が必要
となる。

【０００７】しかるに、上記従来のバイアス回路で構成
される基準電圧生成回路を低電圧作動型半導体装置に設
けた場合、以下のような問題があった。一般に、高電位
部４の電圧Ｖ_DDが変動しても出力される基準電圧Ｖ_out
がなるべく変動しないように、ｐチャネル電界効果トラ
ンジスタ１は飽和領域で使用するように構成されている
が、電界効果トランジスタのチャネル長が短くなると、
電圧−電流特性において飽和領域で水平方向に対する特
性線の傾きが大きくなってくる。また、半導体装置の低
電圧化に伴い電圧Ｖ_DDが低くなると非飽和領域に近づき
あるいは非飽和領域の一部を含むこともあり得る。その
結果、基準電圧高電位部４から供給される電源電圧Ｖ_DD
に伴い電流ｉが変動すると、出力される基準電圧Ｖ_out
が変動してしまい、デジタル内部回路のトランジスタの
動作に必要な基準電圧を安定に供給することができなく
なる。

【０００８】本発明は、上記点に鑑みてなされたもので
あり、その目的は、半導体装置の内部回路に基準電圧を
供給するための基準電圧生成回路において、広範囲に変
動する電源電圧に対して内部回路内のトランジスタの円
滑な動作に必要な高電位側基準電圧−低電位側基準電圧
間の電位差を確保できる基準電圧を安定して生成する手
段を講ずることにより、低消費電力かつ低電圧型の半導
体装置の提供を図ることにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明が講じた手段は、基準電圧を生成するための
インバータを利用して、ｐチャネル電界効果トランジス
タとｎチャネル電界効果トランジスタの双方のしきい値
をプラスしただけの電位差を、内部回路の高電位側基準
電圧と低電位側基準電圧との間に確保する構成とするこ
とにある。

【００１０】具体的には、請求項１〜１０に記載されて
いる基準電圧生成回路を備えた半導体装置に関する手段
を講じている。

【００１１】本発明の第１の半導体装置は、請求項１に
記載されているように、電源電圧を受ける高電位部と、
接地に接続される接地部と、上記高電位部−接地部間に
介設され複数のトランジスタを配設してなる内部回路
と、該内部回路の低電位側基準電圧を生成する基準電圧
生成回路とを備えた半導体装置であって、上記基準電圧
生成回路は、インバータを構成するように接続され、互
いのゲート同士が接続され、かつゲート−ドレイン間が
短絡されてなるｐチャネル電界効果トランジスタ及びｎ
チャネル電界効果トランジスタと、上記ｎチャネル電界
効果トランジスタのソースと上記接地部との間に介設さ
れ上記ｐチャネル電界効果トランジスタ及びｎチャネル
電界効果トランジスタに定電流を流すための定電流回路
とを備えている。そして、上記ｎチャネル電界効果トラ
ンジスタのソースからの出力電圧を上記内部回路の低電
位側基準電圧に用いる一方、上記高電位部の電圧を上記
内部回路の高電位側基準電圧に用いるように構成されて
いる。

【００１２】これにより、高電位部から供給される電源
電圧が変動しても、内部回路の高電位側基準電圧となる
高電位部の電圧と、低電位側基準電圧であるｐチャネル
電界効果トランジスタの電圧との間の電位差は、ｐチャ
ネル及びｎチャネル電界効果トランジスタの双方のしき
い値電圧を加えた値以上に常に確保される。したがっ
て、高電位部の電圧を高電位側基準電圧として動作する
内部回路のｐチャネル及びｎチャネル電界効果トランジ
スタを動作させるのに最低限必要な低電位側基準電圧を
安定して得ることができる。

【００１３】本発明の第２の半導体装置は、請求項２に
記載されているように、電源電圧を受ける高電位部と、
接地に接続される接地部と、上記高電位部−接地部間に
介設され複数のトランジスタを配設してなる内部回路
と、該内部回路の高電位側基準電圧を生成するための基
準電圧生成回路とを備えた半導体装置であって、上記基
準電圧生成回路は、インバータを構成するように接続さ
れ、互いのゲート同士が接続され、かつゲート−ドレイ
ン間が短絡されてなるｐチャネル電界効果トランジスタ
及びｎチャネル電界効果トランジスタと、上記ｐチャネ
ル電界効果トランジスタのソースと上記高電位部との間
に介設され上記ｐチャネル電界効果トランジスタ及びｎ
チャネル電界効果トランジスタに定電流を流すための定
電流回路とを備えている。そして、上記ｐチャネル電界
効果トランジスタのソースからの出力電圧を上記内部回
路の高電位側基準電圧に用いる一方、上記接地部の電圧
を上記内部回路の低電位側基準電圧に用いるように構成
されている。

【００１４】これにより、高電位部から供給される電源
電圧が変動しても、内部回路の高電位側基準電圧となる
ｐチャネル電界効果トランジスタの電圧と低電位側基準
電圧である接地部の電圧との間の電位差は、ｐチャネル
及びｎチャネル電界効果トランジスタの双方のしきい値
電圧を加えた値以上に確保される。したがって、接地部
の電圧を低電位側基準電圧として動作する内部回路のｐ
チャネル及びｎチャネル電界効果トランジスタを動作さ
せるのに最低限必要な高電位側基準電圧を安定して得る
ことができる。

【００１５】請求項３に記載されているように、請求項
１又は２において、上記定電流回路を、カレントミラー
回路と、上記カレントミラー回路に基準電流を与えるた
めの電界効果トランジスタとにより構成することができ
る。

【００１６】請求項４に記載されているように、請求項
３において、上記定電流回路に、上記電界効果トランジ
スタのゲート電圧を制御するためのバンドギャップ回路
をさらに設けることが好ましい。

【００１７】これにより、定電流回路において、バンド
ギャップ回路の出力電圧を電源電圧の変動によらず一定
電圧とすることが可能であるので、電界効果トランジス
タで形成される基準電流も一定となり、定電流回路の電
流がより安定して一定となる。したがって、基準電圧生
成回路で生成される内部回路の高電位側基準電圧又は低
電位側基準電圧を広範囲な電源電圧に対してより確実に
安定化させることができる。

【００１８】請求項５に記載されているように、請求項
１において、上記ｎチャネル電界効果トランジスタのソ
ースと上記内部回路との間に介設され、上記ｎチャネル
電界効果トランジスタのソースからの出力電圧を低イン
ピーダンスに変換するための電圧フォロワ回路をさらに
備えることが好ましい。

【００１９】これにより、請求項１の作用に加え、内部
回路の多くのトランジスタの動作に必要な電流供給能力
を基準電圧発生回路にもたせることができる。

【００２０】請求項６に記載されているように、請求項
１において、上記ｎチャネル電界効果トランジスタのソ
ースと上記内部回路との間に介設され、上記ｎチャネル
電界効果トランジスタのソースからの出力電圧を分圧す
るための非反転増幅器をさらに備えることができる。

【００２１】これにより、基準電圧生成回路に多数のト
ランジスタを駆動させるのに必要な電流供給能力を持た
せるとともに、分圧比の調整によって電源電圧の変動に
対する内部回路の高電位側基準電圧−低電位側基準電圧
間の電位差の変動幅を所望の値に設定しておくことが可
能になる。たとえば、分圧比を適宜設定することで、高
電位部の電源電圧の変動に対して、内部回路の高電位側
基準電圧である電源電圧と低電位側基準電圧である非反
転増幅器の出力電圧との間の電位差の変動幅を抑制する
ことが可能になる。また、分圧比の設定によっては、電
源電圧が高電位側に変動したときには上記電位差が小さ
くなって消費電流量が少なくなり、電源電圧が低電位側
に変動したときには上記電位差が大きくなって内部回路
のトランジスタの動作速度の低下が抑制されるように制
御することも可能になる。

【００２２】本発明の第３の半導体装置は、請求項７に
記載されているように、電源電圧を受ける高電位部と、
接地に接続される接地部と、上記高電位部−接地部間に
介設され複数のトランジスタを配設してなる内部回路
と、該内部回路の高電位側基準電圧を生成するための基
準電圧生成回路とを備えた半導体装置であって、上記基
準電圧生成回路は、インバータを構成するように接続さ
れ、互いのゲート同士が接続され、かつゲート−ドレイ
ン間が短絡されてなるｐチャネル電界効果トランジスタ
及びｎチャネル電界効果トランジスタと、上記ｎチャネ
ル電界効果トランジスタのソースと上記接地部との間に
介設され上記ｐチャネル電界効果トランジスタ及びｎチ
ャネル電界効果トランジスタに定電流を流すための定電
流回路と、上記ｎチャネル電界効果トランジスタのソー
スと上記内部回路との間に介設され、上記ｎチャネル電
界効果トランジスタのソースからの出力電圧を分圧する
ための反転増幅器とを備えている。そして、上記反転増
幅器の出力電圧を上記内部回路の高電位側基準電圧に用
いる一方、上記接地部の電圧を上記内部回路の低電位側
基準電圧に用いるように構成されている。

【００２３】これにより、非反転増幅器の出力電圧を内
部回路の高電位側基準電圧として用いるものについて、
請求項７と同じ作用が得られる。

【００２４】請求項８に記載されているように、請求項
２において、上記ｐチャネル電界効果トランジスタのソ
ースと上記内部回路との間に介設され、上記ｐチャネル
電界効果トランジスタのソースからの出力電圧を低イン
ピーダンスに変換するための電圧フォロワ回路をさらに
備えることができる。

【００２５】これにより、請求項２の作用に加え、内部
回路のトランジスタの動作に必要な電流供給能力を基準
電圧発生回路にもたせることができる。

【００２６】請求項９に記載されているように、請求項
２において、上記ｐチャネル電界効果トランジスタのソ
ースと上記内部回路との間に介設され、上記ｐチャネル
電界効果トランジスタのソースからの出力電圧を分圧す
るための非反転増幅器をさらに備えることができる。

【００２７】これにより、基準電圧生成回路に多数のト
ランジスタを駆動させるのに必要な電流供給能力を持た
せるとともに、分圧比の調整によって電源電圧の変動に
対する内部回路の高電位側基準電圧−低電位側基準電圧
間の電位差の変動幅を所望の値に設定しておくことが可
能になる。たとえば、分圧比を適宜設定することで、高
電位部の電源電圧の変動に対して、内部回路の高電位側
基準電圧である非反転増幅器の出力電圧と低電位側基準
電圧である接地部の電圧との間の電位差の変動幅を抑制
することが可能になる。また、分圧比の設定によって
は、電源電圧が高電位側に変動したときには上記電位差
が小さくなって消費電流量が少なくなり、電源電圧が低
電位側に変動したときには上記電位差が大きくなって内
部回路のトランジスタの動作速度の低下が抑制されるよ
うに制御することも可能になる。

【００２８】本発明の第４の半導体装置は、請求項１０
に記載されているように、電源電圧を受ける高電位部
と、接地に接続される接地部と、上記高電位部−接地部
間に介設され複数のトランジスタを配設してなる内部回
路と、該内部回路の低電位側基準電圧を生成するための
基準電圧生成回路とを備えた半導体装置であって、上記
基準電圧生成回路は、インバータを構成するように接続
され、互いのゲート同士が接続され、かつゲート−ドレ
イン間が短絡されてなるｐチャネル電界効果トランジス
タ及びｎチャネル電界効果トランジスタと、上記ｐチャ
ネル電界効果トランジスタのソースと上記接地部との間
に介設され上記ｐチャネル電界効果トランジスタ及びｎ
チャネル電界効果トランジスタに定電流を流すための定
電流回路と、上記ｐチャネル電界効果トランジスタのソ
ースと上記内部回路との間に介設され、上記ｐチャネル
電界効果トランジスタのソースからの出力電圧を分圧す
るための反転増幅器とを備えている。そして、上記反転
増幅器の出力電圧を上記内部回路の低電位側基準電圧に
用いる一方、上記高電位部の電圧を上記内部回路の高電
位側基準電圧に用いるように構成されている。

【００２９】これにより、反転増幅器の出力電圧を内部
回路の低電位側基準電圧として用いるものにおいて、上
記請求項９と同じ作用が得られる。

【００３０】

【発明の実施の形態】以下、本発明の第１の実施形態に
ついて、図面を参照しながら説明する。

【００３１】（第１の実施形態）まず、第１の実施形態
について説明する。

【００３２】図１は、本発明の第１の実施形態における
半導体装置に配設される基準電圧生成回路の構成を示す
電気回路図である。同図において、６は第１のｐチャネ
ル電界効果トランジスタ、７は第１のｎチャネル電界効
果トランジスタ、８は定電流回路、９は電源リップル等
を除去する等のためのコンデンサをそれぞれ示す。な
お、３は基準電圧出力端子、４は高電位部、５は接地部
を示しこれらの部材は上述の従来例に係る基準電圧供給
回路の構成と同様である。第１のｐチャネル電界効果ト
ランジスタ６と第１のｎチャネル電界効果トランジスタ
７はインバータ接続され、かつ互いのドレイン同士とゲ
ート同士がそれぞれノードＮ1 及びＮ2 において接続さ
れ、さらに各ノードＮ1 −Ｎ2 間が短絡されている。つ
まり、インバータの入力と出力が短絡された形になって
おり、さらに定電流回路８によって一定電流しか流れな
いような構成となっている。

【００３３】以上のように構成された本実施形態の半導
体装置について、以下その動作を説明する。

【００３４】インバータを構成するように接続されかつ
両者のゲート−ドレイン間が短絡された第１のｐチャネ
ル電界効果トランジスタ６と第１のｎチャネル電界効果
トランジスタ７とには、定電流回路８によって一定電流
ｉが流されると、下記式（１）で表されるゲート−ソー
ス間電圧Ｖ_GS Ｖ_GS＝√｛Ｉ_DS・（２／β）・（Ｌ／Ｗ）｝＋Ｖ_th （１）が発生する。ただし、Ｖ_thはしきい値電圧、Ｉ_DSはドレ
イン−ソース間電流（＝ｉ）、β／２は電流移動度、Ｌ
はチャネル長、Ｗはチャネル幅をそれぞれ示す。また、
上記式（１）は、ドレイン−ソース間の飽和電流Ｉ_D を
算出するための下記式（２）Ｉ_D ＝（β／２）・（Ｗ／Ｌ）・（Ｖ_GS−Ｖ_th）² （２）をゲート−ソース間電圧Ｖ_GSについて変形した式であ
る。ただし、上記各式において、ゲート絶縁膜容量Ｃox
は一定として無視している。

【００３５】すなわち、定電流回路８に一定電流ｉが流
れると、インバータのゲート−ソース間電圧Ｖ_GSとし
て、トランジスタサイズに応じ、しきい値電圧Ｖ_thに一
定電圧α（αは上記式（１）の右辺の第１項の成分）を
プラスした電圧が発生する。従って、高電位部４と第１
のｎチャネル電界効果トランジスタ７のソース側のノー
ドＮ3 との間には、第１のｐチャネル及びｎチャネル電
界効果トランジスタ６，７両方の（しきい値電圧Ｖ_th＋
α）を加算した電位差が発生する。したがって、ノード
Ｎ3 にノードＮ4 を介して接続される基準電圧出力端子
３からは、高電位部４の電位に対して各トランジスタ
６，７両方の（しきい値電圧Ｖ_th＋α）を加算した値だ
け低い一定の電圧Ｖ_out が出力される。そして、この出
力電圧Ｖ_outを内部回路の低電位側基準電圧として用
い、高電位部４の電圧Ｖ_DDを内部回路の高電位側基準電
位として用いるように構成されている。

【００３６】以上のように、本実施形態によれば、イン
バータを構成するように接続されかつゲートとドレイン
を短絡された第１のｐチャネル及びｎチャネル電界効果
トランジスタ６，７に基準電流ｉを流し、第１のｐチャ
ネル電界効果トランジスタ６のソースを高電位部４に接
続し、第１のｐチャネル及びｎチャネル電界効果トラン
ジスタ６，７のゲート−ソース間電圧Ｖ_GSを加算した電
圧Ｖ_out を出力し、この出力電圧Ｖ_outを内部回路の低
電位側基準電圧として用い、高電位部４の電圧Ｖ_DDを高
電位側基準電圧として用いる場合、高電位部４から供給
される電源電圧Ｖ_DDが変動しても、電源電圧Ｖ_DDと低電
位側基準電圧となる出力電圧Ｖout との電位差は、各ト
ランジスタ６，７の（しきい値電圧＋α）分だけ常に確
保される。このようにｐチャネル電界効果トランジスタ
６及びｎチャネル電界効果トランジスタ７両方のしきい
値電圧が考慮されているので、内部回路の高電位側基準
電圧と低電位側基準電圧との電位差が内部回路内のｐチ
ャネル及びｎチャネル電界効果トランジスタを動作させ
るのに必要な電圧が常に確保される。したがって、高電
位部４の電源電圧Ｖ_DDを高電位側基準電圧として動作す
るＣＭＯＳ構成のデジタル内部回路のｐチャネル及びｎ
チャネル電界効果トランジスタを動作させるのに最低限
必要な低電位側基準電圧を安定に得ることができる。

【００３７】また、内部回路の動作電圧を高電位部４の
電源電圧より低くすることが可能なため消費電流も低減
することができる。

【００３８】さらに、定電流回路８を半導体装置の内部
に備えることにより、内部回路を動作させるための基準
電圧を外部から供給する必要がなく、電源電圧Ｖ_DDが上
記式（１）に示す第１のｐチャネル及びｎチャネル電界
効果トランジスタ６，７のゲート−ソース間電圧Ｖ_GSの
加算した電圧になるまでの広範囲な電源電圧に対して安
定した基準電圧を得ることができる。

【００３９】なお、式（１）に示すように、トランジス
タサイズの設定の仕方によって、ゲートソース間電圧を
ほぼしきい値と同等まで設定することが可能である。

【００４０】（第２の実施形態）次に、第２の実施形態
について、図２を参照しながら説明する。

【００４１】図２は、第２の実施形態における半導体装
置に備えられる基準電圧生成回路の構成を示す電気回路
図である。同図に示すように、本実施形態における基本
的な回路要素は図１に示す第１の実施形態における基準
電圧生成回路の構成要素と同様である。ただし、本実施
形態では、第１のｎチャネル電界効果トランジスタ７の
ソースを接地部５に接続し、第１のｐチャネル電界効果
トランジスタ６のソースと高電位部４の間に定電流回路
８を介設し、第１のｐチャネル電界効果トランジスタ６
のソースにつながるノードＮ3 をノードＮ4 を介して基
準電圧出力端子３に接続している点が、上記第１の実施
形態の構成と異なっている。

【００４２】以上のように構成された本実施形態の基準
電圧生成回路の動作について、以下に説明する。

【００４３】本実施形態におけるインバータの基本的な
動作は上記第１の実施形態と同様であるが、本実施形態
では、インバータによって確保される電位差の基準点は
高電位部４ではなく接地部５である。したがって、ノー
ドＮ3 に接続される基準電圧出力端子３からは、接地電
位Ｖ_SSに第１のｐチャネル及びｎチャネル電界効果トラ
ンジスタ６，７両方の（しきい値電圧＋α）を加算した
電圧Ｖ_out が出力される。そして、この出力電圧Ｖ_out
を内部回路の高電位側基準電圧として用い、接地部５の
接地電位Ｖ_SSを内部回路の低電位側基準電圧として用い
るように構成されている。

【００４４】以上のように、本実施形態によれば、内部
回路において、接地電位Ｖ_SSを低電位側基準電圧として
用い、基準電圧生成回路からの出力電圧Ｖout を高電位
側基準電圧として用いるものにおいて、第１の実施形態
と同様の効果を得ることができ、電源電圧の変動に対し
て、ＣＭＯＳ構成のデジタル内部回路のｐチャネル及び
ｎチャネル電界効果トランジスタを動作させるのに最低
限必要な高電位側基準電圧を安定に得ることができる。

【００４５】（第３の実施形態）次に、第３の実施形態
について、図３を参照しながら説明する。

【００４６】図３は、第３の実施形態における半導体装
置に配設される基準電圧生成回路の構成を示す電気回路
図である。本実施形態における基準電圧生成回路は、上
記第１の実施形態における定電流回路８の構成の例を具
体的に示すものである。同図において、１０，１１はカ
レントミラー構成された第２，第３のｎチャネル電界効
果トランジスタ、１２は基準電流ｉを形成するための第
２のｐチャネル電界効果トランジスタをそれぞれ示す。
上記第２，第３のｎチャネル電界効果トランジスタ１
０，１１及び第２のｐチャネル電界効果トランジスタ１
２により、定電流回路８が構成されている。その他の回
路要素は図１に示す第１の実施形態における基準電圧生
成回路の要素と同様である。

【００４７】以上のように構成された本実施形態の基準
電圧生成回路の動作について、以下に説明する。

【００４８】第２のｐチャネル電界効果トランジスタ１
２のゲートは接地部５に接続されて接地電位Ｖ_SSとな
り、第２のｐチャネル電界効果トランジスタ１２に基準
電流ｉが流れる。また、第３のｎチャネル電界効果トラ
ンジスタ１１のゲート−ドレイン間が短絡されており、
この第３のｎチャネル電界効果トランジスタ１１に対し
てカレントミラー構成にされた第２のｎチャネル電界効
果トランジスタ１０が設けられている。そして、上記基
準電流ｉは第３のｎチャネル電界効果トランジスタ１１
に供給され、第１のｐチャネル及びｎチャネル電界効果
トランジスタ６，７に供給する基準電流ｉが形成され
る。基準電流ｉが形成されたあとの動作については、上
記第１の実施形態と同様である。

【００４９】以上のように、本実施形態によれば、高電
位部４を基準として第１の実施形態と同様の効果を得る
ことができ、高電位部４を基準として動作するＣＭＯＳ
構成のデジタル内部回路の動作電源として最低限必要な
基準電圧を安定に得ることがでる。

【００５０】また、電源電圧Ｖ_DDが変動した場合、第２
のｐチャネル電界効果トランジスタ１２で形成される基
準電流ｉが変動するが、上述の第１の実施形態の構成を
有するインバータを構成する２つのトランジスタ６，７
のゲート−ソース間電圧を加算した電圧が内部回路の高
電位側基準電圧と低電位側基準電圧の電位差として確保
されているので、ＣＭＯＳ構成のデジタル内部回路のｐ
チャネル及びｎチャネル電界効果トランジスタを正確に
動作させるための基準電圧を安定に得ることができる。

【００５１】なお、本実施形態の定電流回路８内に配設
される第２，第３のｎチャネル電界効果トランジスタ１
０，１１と第２のｐチャネル電界効果トランジスタ１２
とを、それぞれ逆のｐチャネル及びｎチャネル電界効果
トランジスタで構成することによって、第２の実施形態
の定電流回路８を具体的に構成した回路とすることがで
きる。その場合、基準電圧生成回路からの出力電圧Ｖ
_out を内部回路の高電位側基準電圧として用いながら、
本実施形態と同様の効果が得られる。

【００５２】（第４の実施形態）次に、第４の実施形態
について、図４を参照しながら説明する。

【００５３】図４は、第４の実施形態における半導体装
置に配設される基準電圧生成回路の構成を示す電気回路
図である。同図において、１３は第２のｐチャネル電界
効果トランジスタ１２のゲートに予め設定された一定電
圧を与えるバンドギャップリファレンス回路であり、そ
の他の回路要素は図３に示す基準電圧生成回路内の回路
要素と同様である。

【００５４】以上のように構成された本実施形態の基準
電圧生成回路の動作について、以下に説明する。

【００５５】第２のｐチャネル電界効果トランジスタ１
２は、そのゲートにバンドギャップリファレンス回路１
３が出力する一定電圧が与えられることによって基準電
流ｉが形成される。この基準電流ｉが形成されたあとの
動作については、上記第３の実施形態と同様である。

【００５６】以上のように、本実施形態によれば、上記
第１の実施形態と同様の効果に加えて、高電位部４を基
準として第３の実施形態と同様の効果を得ることがで
き、さらにバンドギャップリファレンス回路１３の出力
電圧が電源電圧Ｖ_DDの変動によらず一定電圧となること
により、第２のｐチャネル電界効果トランジスタ１２で
形成される基準電流ｉもより安定して一定となり、基準
電圧出力端子３の出力電圧を広範囲な電源電圧に対して
さらに安定させることができる。

【００５７】また、あらかじめインバータを構成するよ
うに接続されかつゲートとドレインを短絡された第１の
ｐチャネル及びｎチャネル電界効果トランジスタ６，７
のトランジスタサイズと供給する基準電流ｉとを、ＣＭ
ＯＳ構成のデジタル内部回路を動作させるのに最低限必
要な低電位側基準電圧になるように設定しておくこと
で、広範囲な電源電圧Ｖ_DDに対して消費電流のばらつき
を抑え、安定した回路動作を可能にできる。

【００５８】なお、本実施形態の第２，第３のｎチャネ
ル電界効果トランジスタ１０，１１と第２のｐチャネル
電界効果トランジスタ１２とをそれぞれ逆のｐチャネル
及びｎチャネル電界効果トランジスタで構成することに
よって、第２の実施形態の定電流回路８を具体的に構成
した回路とすることができる。その場合、出力電圧Ｖ
_out を内部回路の高電位側基準電圧として用いながら、
本実施形態と同様の効果が得られる。

【００５９】（第５の実施形態）次に、第５の実施形態
について、図５を参照しながら説明する。

【００６０】図５は、第５の実施形態における半導体装
置に配設される基準電圧生成回路の構成を示す電気回路
図である。同図において、１４は上記第１の実施形態の
第１のｎチャネル電界効果トランジスタ７のソースと基
準電圧出力端子３との間に接続された電圧フォロワ回路
であり、その他の回路要素は図１に示す第１の実施形態
の基準電圧生成回路の回路要素と同様である。

【００６１】以上のように構成された本実施形態の半導
体装置の動作について、以下に説明する。

【００６２】本実施形態の基準電圧生成回路の基本的な
動作は上記第１の実施形態における基準電圧生成回路の
動作と同様であるが、上記第１の実施形態の基準電圧発
生回路により生成された出力電圧Ｖ_out は、それ自体で
は多くのトランジスタを動作させるための大きな電流を
伴うとは限らない。そこで、本実施形態では、図１に示
す回路の基準電圧出力端子３の前段側に電圧フォロワ回
路１４を介設して電流増幅動作を行わせ、低インピーダ
ンスに変換させるように構成されている。そして、電圧
フォロワ回路１４の出力を基準電圧出力端子３を介して
内部回路に出力し、この出力電圧Ｖ_out を内部回路のト
ランジスタを動作させるための低電位側基準電圧として
使用するように構成されている。

【００６３】以上のように、本実施形態によれば、第１
の実施形態と同様の効果を得ることができ、さらに電圧
フォロワ回路１４の作用によって電流増幅を行い、低イ
ンピーダンス変換をさせることで、デジタル内部回路の
動作電圧源として十分な電流供給能力を得ることができ
る。

【００６４】また、上記第２の実施形態において、基準
電圧出力端子３に電圧フォロワ回路１４を接続し、その
出力を基準電圧出力端子３を介して内部回路に出力する
ように構成してもよい。その場合、出力電圧Ｖ_out を内
部回路の高電位側基準電圧として用いながら、本実施形
態と同様の効果が得られる。

【００６５】（第６の実施形態）次に、第６の実施形態
について、図６（ａ），（ｂ）を参照しながら説明す
る。

【００６６】図６（ａ）は、第６の実施形態における半
導体装置に配設される基準電圧生成回路の電気回路図で
ある。同図に示すように、本実施形態においては、図１
に示す第１の実施形態における基準電圧生成回路の基準
電圧出力端子３の前段側に演算増幅器１５を介設した構
成となっている。そして、演算増幅器１５の非反転信号
入力端子は、基準電圧出力端子３に接続され、反転信号
入力端子には、演算増幅器１５の出力が抵抗体１６を介
して帰還が掛けられ、抵抗体１７が演算増幅器１５の反
転入力端子と基準点１８との間に接続されて非反転増幅
器が構成されており、その非反転増幅器の出力が基準電
圧出力端子３となっている。ただし、基準点１８の電位
は、高電位部４の電位Ｖ_DDと接地部５の電位Ｖ_SSとの差
の１／２（＝ＶＤＤ／２）となっている。このような電
位を実現するためには、たとえば図６（ｂ）に示すよう
に、高電位部４と接地部５との間に同じ抵抗値を有する
２つの抵抗体１９，２０を直列に介設し、各抵抗体１
９，２０の間の一部位を基準点１８とすればよい。

【００６７】その他の回路要素は、図１に示す第１の実
施形態における基準電圧生成回路の回路要素と同様であ
る。また、基準点１８の電位は、上記図６（ｂ）に示す
ようにＶ_DD／２に設定されている。

【００６８】以上のように構成された本実施形態の基準
電圧生成回路の動作について、以下に説明する。

【００６９】本実施形態の基準電圧生成回路のノードＮ
4 の電圧を生成するまでの基本的な動作は上記第１の実
施形態と同様である。しかし、上記第１の実施形態の基
準電圧発生回路からの出力電圧Ｖ_out は、それ自体では
十分な電流を伴わない。そこで、本実施形態では、基準
電圧出力端子３の前段側に非反転増幅器が接続されて電
流増幅動作が行われ、低インピーダンスに変換される。
そして、非反転増幅器の出力が基準電圧出力端子３を介
して内部回路に出力されて、内部回路の低電位側基準電
圧として使用される。

【００７０】また、抵抗体１６，１７の抵抗値の設定値
によって、第１のｎチャネル電界効果トランジスタ７の
ソースに形成された電圧が基準点１８の電位を基準にし
て任意の電圧に増幅される。演算増幅器１５と抵抗体１
６，１７で構成される非反転増幅器の利得をＧ₁ とする
と、利得Ｇ₁ は下記式（３）Ｇ₁＝Ｖ_OUT1／Ｖ_IN1 ＝（Ｒ₁₆＋Ｒ₁₇）／Ｒ₁₇ （３）で表される。ただし、Ｖ_IN1 はノードＮ4 に形成される
電圧、Ｖ_OUT1は基準電圧出力端子３の出力電圧、Ｒ₁₆は
抵抗体１６の抵抗値、Ｒ₁₇は抵抗体１７の抵抗値をそれ
ぞれ示す。したがって、ノードＮ4 の電位Ｖ_OUT1と基準
点１８の電位ＶＤＤ／２との差を利得Ｇ₁だけ増幅した
電圧Ｖ_out が基準電圧出力端子３から出力される。そし
て、この基準電圧出力端子３から出力される電圧を内部
回路の低電位側基準電圧として用いるように構成されて
いる。なお、内部回路の高電位側基準電圧は、高電位部
４の電位Ｖ_DDである。

【００７１】以上のように、本実施形態によれば、第１
の実施形態と同様の効果を得ることができるに加えて、
演算増幅器１５と抵抗体１６，１７で構成される非反転
増幅器の作用により電流増幅と低インピーダンス変換と
を行い、抵抗体１６，１７の値の設定によって、基準点
１８の電位Ｖ_DD／２との電位差を所定値にすることがで
きる。

【００７２】たとえば、高電位部４の電位Ｖ_DDが５Ｖ
で、基準点１８の電位がＶ_DD／２で、利得Ｇ₁が２で、
ノードＮ4 の電位が３Ｖ（インバータによる電圧降下量
が２Ｖ）の場合を想定すると、基準電圧出力端子３の電
位は、下記式Ｖ_out ＝（３−２．５）×２＋２．５＝３．５（Ｖ）のように計算される。このとき、内部回路の高電位側基
準電圧は５Ｖで、低電位側基準電圧は３．５Ｖであるの
で、各基準電圧の電位差は１．５Ｖである。

【００７３】一方、高電位部４の電位Ｖ_DDが低下して３
Ｖになったとすると、ノードＮ4 の電位は１Ｖになり、
基準点１８の電位は１．５Ｖになり、利得Ｇ₁は変わら
ないので、基準電圧出力端子３からの出力電圧Ｖ
_outは、下記式Ｖ_out ＝（１−１．５）×２＋１．５＝０．５（Ｖ）のように計算される。このとき、内部回路の高電位側基
準電圧は３Ｖで、低電位側基準電圧は０．５Ｖであるの
で、各基準電圧の電位差は２．０Ｖである。

【００７４】すなわち、高電位部４の電位Ｖ_DDが２Ｖ変
動しても、内部回路の高低基準電圧の電位差は０．５Ｖ
しか変動しない。このように、本実施形態の演算増幅器
１５と抵抗体１６，１７で構成される非反転増幅器は、
高電位部４の電圧の変動に対して内部回路の高電位側基
準電圧と低電位側基準電圧との電位差の変動を低減する
方向に作用する。

【００７５】しかも、高電位部４の電位Ｖ_DDが高く変化
すると内部回路の高電位側基準電圧と低電位側基準電圧
との電位差が小さくなる（１．５Ｖ）ように作用するの
で、内部回路の消費電流が少なくなる。一方、高電位部
４の電位Ｖ_DDが低く変化すると内部回路の高電位側基準
電圧と低電位側基準電圧との電位差が大きくなる（２．
０Ｖ）ように作用するので、内部回路の消費電流が維持
あるいは増大し、その結果、低電圧時における内部回路
内のトランジスタの動作速度の低下が改善される。

【００７６】本実施形態の基準電圧出力端子３から出力
される電圧は、デジタル内部回路の動作電圧や他回路の
リファレンス電圧として用いる時に有効である。また、
上記第２の実施形態について基準電圧出力端子３に演算
増幅器１５と抵抗体１６，１７で構成される非反転増幅
器を接続し、その出力を基準電圧出力端子３にした回路
においても、本実施形態と同様の効果が得られることは
いうまでもない。

【００７７】（第７の実施形態）次に、第７の実施形態
について、図７を参照しながら説明する。

【００７８】図７は、第７の実施形態における半導体装
置に配設される基準電圧生成回路の電気回路図である。
同図に示す基準電圧生成回路の基本的な構成は図６
（ａ）に示す回路の構成と同様である。ただし、本実施
形態の基準電圧生成回路においては、演算増幅器１５の
非反転入力端子が基準点１８に接続され、演算増幅器１
５の反転入力端子と第１のｎチャネル電界効果トランジ
スタ７のソースとの間に抵抗体１７が接続されていて、
演算増幅器１５と抵抗体１６，１７とにより反転増幅器
が構成されている点が、第６の実施形態と異なってい
る。

【００７９】以上のように構成された本実施形態の基準
電圧生成回路の動作について、以下に説明する。

【００８０】本実施形態に係る基準電圧生成回路のうち
ノードＮ4 の電圧を生成するまでの基本的な動作は上記
第６の実施形態と同様である。ただし、本実施形態で
は、ノードＮ4 の電圧が演算増幅器１５と抵抗体１６，
１７で構成される反転増幅器によって、基準点１８の電
位を基準として反転増幅される。すなわち、演算増幅器
１５と抵抗体１６，１７とで構成される反転増幅器の利
得をＧ₂ とすると利得Ｇ₂ は、下記式（４）Ｇ₂＝Ｖ_OUT2／Ｖ_IN2 ＝−Ｒ₁₆／Ｒ₁₇ （４）で表される。ただし、Ｖ_IN2 はノードＮ4 に形成される
電圧、Ｖ_OUT2は基準電圧出力端子３の出力電圧、Ｒ₁₆は
抵抗体１６の抵抗値、Ｒ₁₇は抵抗体１７の抵抗値であ
る。したがって、ノードＮ4 の電位Ｖ_OUT2と基準点１８
の電位ＶＤＤ／２との差を利得Ｇ₂だけ反転増幅した電
圧が基準電圧出力端子３から出力される。そして、この
基準電圧出力端子３から出力される電圧を内部回路の高
電位側基準電圧として用いるように構成されている。本
来、ノードＮ4 の電位は、高電位部４の電位Ｖ_DDを基準
として生成される電圧であるが、出力電圧Ｖ_out はノー
ドＮ4の電圧が基準点１８の電位Ｖ_DD／２を基準として
反転されたものであるので、出力電圧Ｖ_out を接地部５
の電位Ｖ_SSに対する電位差を確保するための基準電圧と
するように置き換えることが可能となるのである。した
がって、内部回路の低電位側基準電圧は接地部５の電位
Ｖ_SSである。

【００８１】本実施形態によれば、第２の実施形態と同
様の効果を得ることができるに加えて、さらに演算増幅
器１５と抵抗体１６，１７で構成される反転増幅器の作
用によって、電流増幅と低インピーダンス変換とを行
い、抵抗体１６，１７の抵抗値の設定値によって、ノー
ドＮ4 に形成された電圧が基準点１８を基準として任意
に反転されてなる出力電圧Ｖ_out を得ることができる。

【００８２】たとえば、高電位部４の電位Ｖ_DDが５Ｖ
で、基準点１８の電位がＶ_DD／２で、利得Ｇ₂が−１
で、ノードＮ4 の電位が３Ｖ（インバータによる電圧降
下量が２Ｖ）の場合を想定すると、基準電圧出力端子３
の電位は、下記式Ｖ_out ＝（３−２．５）×（−１）＋２．５＝２．０（Ｖ）のように計算される。このとき、内部回路の高電位側基
準電圧は２．０Ｖで、低電位側基準電圧は０Ｖであるの
で、各基準電圧の電位差は２．０Ｖである。

【００８３】一方、高電位部４の電位Ｖ_DDが低下して３
Ｖになったとすると、ノードＮ4 の電位は１Ｖになり、
基準点１８の電位は１．５Ｖになり、利得Ｇ₂は変わら
ないので、基準電圧出力端子３の出力電圧Ｖ_outは、下
記式Ｖ_out ＝（１−１．５）×（−１）＋１．５＝２．０（Ｖ）のように計算される。このとき、内部回路の高電位側基
準電圧は２．０Ｖで、低電位側基準電圧は０Ｖであるの
で、各基準電圧の電位差は２．０Ｖである。

【００８４】すなわち、高電位部４の電位Ｖ_DDが２Ｖ変
動しても、内部回路の高低基準電圧の差は変動しない。
このように、本実施形態の演算増幅器１５と抵抗体１
６，１７で構成される反転増幅器は、高電位部４の電圧
の変動に対して内部回路の高電位側基準電圧と低電位側
基準電圧との電位差の変動を低減する方向に作用する。

【００８５】また、反転増幅器の増幅率を適宜設定する
（たとえば−１．５程度）ことによって、高電位部４の
電位Ｖ_DDが高く変化すると内部回路の高電位側基準電圧
と低電位側基準電圧との電位差が小さくなる（１．５
Ｖ）ように変化させて内部回路の消費電流が少なくなる
ように作用させ、高電位部４の電位Ｖ_DDが低く変化する
と内部回路の高電位側基準電圧と低電位側基準電圧との
電位差が大きくなる（２．０Ｖ）ように変化させて内部
回路の消費電流が維持あるいは増大する結果、低電圧時
における内部回路内のトランジスタの動作速度の低下が
改善されるように作用させることも容易にできる。

【００８６】本実施形態の基準電圧生成回路の出力電圧
Ｖ_out は、デジタル内部回路の動作電圧や他回路のリフ
ァレンス電圧として用いる時に有効である。

【００８７】また、上記第２の実施形態について基準電
圧出力端子３に演算増幅器１５と抵抗体１６、１７で構
成される反転増幅器を接続し、その出力を基準電圧出力
端子３にした回路においても、本実施形態と同様の効果
が得られることはいうまでもない。

【００８８】

【発明の効果】以上のように、請求項１〜２によれば、
半導体装置の内部回路の高電位側又は低電位側基準電圧
を生成するための基準電圧生成回路において、ゲート同
士が接続されかつゲート−ドレイン間が短絡されたｐチ
ャネル及びｎチャネル電界効果トランジスタでインバー
タを構成し、さらに、インバータと高電位部又は接地部
との間に定電流回路を設けて、インバータ−定電流回路
間の電圧を内部回路の高電位側又は低電位側基準電圧と
して用いるようにしたので、内部回路の高電位側基準電
圧−低電位側基準電圧の電位差が、内部回路内のｐチャ
ネル及びｎチャネル電界効果トランジスタ双方のしきい
値を加えた値以上に確保されることで、内部回路のｐチ
ャネル及びｎチャネル電界効果トランジスタを動作させ
るのに最低限必要な高電位側基準電圧を安定して得する
ことができ、よって、低消費電力かつ低電圧型の半導体
装置の提供を図ることができる。

【００８９】請求項３〜４によれば、定電流回路をカレ
ントミラー回路を利用して構成したので、電源電圧の変
動に対して安定した電流を得ることができる。

【００９０】請求項５又は８によれば、基準電圧生成回
路で生成した基準電圧を内部回路に出力する前に出力を
低インピーダンスに変換する電圧フォロワ回路を設けた
ので、基準電圧生成回路の出力に内部回路のトランジス
タを駆動するための電流供給能力を付与することができ
る。

【００９１】請求項６，７，９又は１０によれば、基準
電圧生成回路で生成した基準電圧を内部回路の出力する
前に出力を分圧するための非反転増幅器又は反転増幅器
を設けたので、電源電圧の変動に対する内部回路の高電
位側基準電圧−低電位側基準電圧間の電位差を任意に調
整することができ、電流供給能力の付与に加えて、電源
電圧の変動による内部回路のトランジスタの動作の悪化
を有効に防止することができる。

【図面の簡単な説明】

【図１】第１の実施形態における内部回路に低電位側基
準電圧を供給するための基準電圧生成回路の電気回路図
である。

【図２】第２の実施形態における内部回路に高電位側基
準電圧を供給するための基準電圧生成回路の電気回路図
である。

【図３】第３の実施形態におけるカレントミラー構成の
定電流回路を備え、内部回路に低電位側基準電圧を供給
するための基準電圧生成回路の電気回路図である。

【図４】第４の実施形態におけるカレントミラー構成の
定電流回路にバンドギャップリファレンス回路を付設
し、内部回路に低電位側基準電圧を供給するための基準
電圧生成回路の電気回路図である。

【図５】第５の実施形態における内部回路に低インピー
ダンス変換された低電位側基準電圧を供給するための電
圧フォロワ回路を付設した基準電圧生成回路の電気回路
図である。

【図６】第６の実施形態における内部回路に分圧された
低電位側基準電圧を供給するための非反転増幅器を付設
した基準電圧生成回路の電気回路図である。

【図７】第７の実施形態における内部回路に分圧された
高電位側基準電圧を供給するための反転増幅器を付設し
た基準電圧生成回路の電気回路図である。

【図８】従来の半導体装置に配設される基準電圧生成回
路の電気回路図である。

【符号の説明】

３基準電圧出力端子４高電位部５接地部６第１のｐチャネル電界効果トランジスタ７第１のｎチャネル電界効果トランジスタ８定電流回路９コンデンサ１０第２のｎチャネル電界効果トランジスタ１１第３のｎチャネル電界効果トランジスタ１２第２のｐチャネル電界効果トランジスタ１３バンドギャップリファレンス回路１４電圧フォロワ回路１５演算増幅器１６抵抗体１７抵抗体１８基準点１９抵抗体２０抵抗体

Claims

【特許請求の範囲】

【請求項１】電源電圧を受ける高電位部と、接地に接
続される接地部と、上記高電位部−接地部間に介設され
複数のトランジスタを配設してなる内部回路と、該内部
回路の低電位側基準電圧を生成するための基準電圧生成
回路とを備えた半導体装置であって、上記基準電圧生成回路は、インバータを構成するように接続され、互いのゲート同
士が接続され、かつゲート−ドレイン間が短絡されてな
るｐチャネル電界効果トランジスタ及びｎチャネル電界
効果トランジスタと、上記ｎチャネル電界効果トランジスタのソースと上記接
地部との間に介設され上記ｐチャネル電界効果トランジ
スタ及びｎチャネル電界効果トランジスタに定電流を流
すための定電流回路とを備え、上記ｎチャネル電界効果トランジスタのソースからの出
力電圧を上記内部回路の低電位側基準電圧に用いる一
方、上記高電位部の電圧を上記内部回路の高電位側基準
電圧に用いるように構成されていることを特徴とする半
導体装置。
【請求項２】電源電圧を受ける高電位部と、接地に接
続される接地部と、上記高電位部−接地部間に介設され
複数のトランジスタを配設してなる内部回路と、該内部
回路の高電位側基準電圧を生成するための基準電圧生成
回路とを備えた半導体装置であって、上記基準電圧生成回路は、インバータを構成するように接続され、互いのゲート同
士が接続され、かつゲート−ドレイン間が短絡されてな
るｐチャネル電界効果トランジスタ及びｎチャネル電界
効果トランジスタと、上記ｐチャネル電界効果トランジスタのソースと上記高
電位部との間に介設され上記ｐチャネル電界効果トラン
ジスタ及びｎチャネル電界効果トランジスタに定電流を
流すための定電流回路とを備え、上記ｐチャネル電界効果トランジスタのソースの電圧を
上記内部回路の上記高電位側基準電圧に用いる一方、上
記接地部の電位を上記内部回路の上記低電位側基準電圧
に用いるように構成されていることを特徴とする半導体
装置。
【請求項３】請求項１又は２に記載の半導体装置にお
いて、上記定電流回路は、カレントミラー回路と、上記カレントミラー回路に基準電流を与えるための電界
効果トランジスタとを備えていることを特徴とする半導
体装置。
【請求項４】請求項３に記載の半導体装置において、上記定電流回路は、上記電界効果トランジスタのゲート
電圧を制御するためのバンドギャップ回路をさらに備え
ていることを特徴とする半導体装置。
【請求項５】請求項１に記載の半導体装置において、上記ｎチャネル電界効果トランジスタのソースと上記内
部回路との間に介設され、上記ｎチャネル電界効果トラ
ンジスタのソースからの出力電圧を低インピーダンスに
変換するための電圧フォロワ回路をさらに備えているこ
とを特徴とする半導体装置。
【請求項６】請求項１に記載の半導体装置において、上記ｎチャネル電界効果トランジスタのソースと上記内
部回路との間に介設され、上記ｎチャネル電界効果トラ
ンジスタのソースからの出力電圧を分圧するための非反
転増幅器をさらに備えていることを特徴とする半導体装
置。
【請求項７】電源電圧を受ける高電位部と、接地に接
続される接地部と、上記高電位部−接地部間に介設され
複数のトランジスタを配設してなる内部回路と、該内部
回路の高電位側基準電圧を生成するための基準電圧生成
回路とを備えた半導体装置であって、上記基準電圧生成回路は、インバータを構成するように接続され、互いのゲート同
士が接続され、かつゲート−ドレイン間が短絡されてな
るｐチャネル電界効果トランジスタ及びｎチャネル電界
効果トランジスタと、上記ｎチャネル電界効果トランジスタのソースと上記接
地部との間に介設され上記ｐチャネル電界効果トランジ
スタ及びｎチャネル電界効果トランジスタに定電流を流
すための定電流回路と、上記ｎチャネル電界効果トランジスタのソースと上記内
部回路との間に介設され、上記ｎチャネル電界効果トラ
ンジスタのソースからの出力電圧を分圧するための反転
増幅器とを備え、上記反転増幅器の出力電圧を上記内部回路の高電位側基
準電圧に用いる一方、上記接地部の電圧を上記内部回路
の低電位側基準電圧に用いるように構成されていること
を特徴とする半導体装置。
【請求項８】請求項２に記載の半導体装置において、上記ｐチャネル電界効果トランジスタのソースと上記内
部回路との間に介設され、上記ｐチャネル電界効果トラ
ンジスタのソースからの出力電圧を低インピーダンスに
変換するための電圧フォロワ回路をさらに備えているこ
とを特徴とする半導体装置。
【請求項９】請求項２に記載の半導体装置において、上記ｐチャネル電界効果トランジスタのソースと上記内
部回路との間に介設され、上記ｐチャネル電界効果トラ
ンジスタのソースからの出力電圧を分圧するための非反
転増幅器をさらに備えていることを特徴とする半導体装
置。
【請求項１０】電源電圧を受ける高電位部と、接地に
接続される接地部と、上記高電位部−接地部間に介設さ
れ複数のトランジスタを配設してなる内部回路と、該内
部回路の低電位側基準電圧を生成するための基準電圧生
成回路とを備えた半導体装置であって、上記基準電圧生成回路は、インバータを構成するように接続され、互いのゲート同
士が接続され、かつゲート−ドレイン間が短絡されてな
るｐチャネル電界効果トランジスタ及びｎチャネル電界
効果トランジスタと、上記ｐチャネル電界効果トランジスタのソースと上記接
地部との間に介設され上記ｐチャネル電界効果トランジ
スタ及びｎチャネル電界効果トランジスタに定電流を流
すための定電流回路と、上記ｐチャネル電界効果トランジスタのソースと上記内
部回路との間に介設され、上記ｐチャネル電界効果トラ
ンジスタのソースからの出力電圧を分圧するための反転
増幅器とを備え、上記反転増幅器の出力電圧を上記内部
回路の低電位側基準電圧に用いる一方、上記高電位部の
電圧を上記内部回路の高電位側基準電圧に用いるように
構成されていることを特徴とする半導体装置。