JPH11154696A - Ｍｏｓｆｅｔ容量測定方法 - Google Patents
Ｍｏｓｆｅｔ容量測定方法Info
- Publication number
- JPH11154696A JPH11154696A JP9319756A JP31975697A JPH11154696A JP H11154696 A JPH11154696 A JP H11154696A JP 9319756 A JP9319756 A JP 9319756A JP 31975697 A JP31975697 A JP 31975697A JP H11154696 A JPH11154696 A JP H11154696A
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- characteristic
- gate
- fringe
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＭＯＳＦＥＴの容量測定において、ゲート形
状が矩形でない場合やゲート酸化膜が均一でない場合に
おいても、フリンジ容量とオーバーラップ容量を正確に
測定する方法を提供する。 【解決手段】 まず初めに、ゲート長の異なる複数のＭ
ＯＳＦＥＴについてＩｄ−Ｖｇ特性を測定する。次に、
Ｉｄ−Ｖｇ特性からＶｔとｇｍを求めβを計算する。次
に、各Ｌ毎にゲート容量を測定し、Ｃｇ−Ｌ特性を作成
する。ここで、Ｃｇ−Ｌ特性のＬ＝０のＣｇ軸切片から
フリンジ容量を求める。次に、Ｃｇ−β特性のβ＝０の
Ｃｇ軸切片からフリンジ容量を差し引いてオーバーラッ
プ容量を求める。また、β−Ｌ特性のβ＝０のＬ軸切片
からΔＬを求め、Ｃｇ−Ｌ特性のＬ＝ΔＬでの容量値か
らフリンジ容量を差し引いても、オーバーラップ容量を
求めることができる。
状が矩形でない場合やゲート酸化膜が均一でない場合に
おいても、フリンジ容量とオーバーラップ容量を正確に
測定する方法を提供する。 【解決手段】 まず初めに、ゲート長の異なる複数のＭ
ＯＳＦＥＴについてＩｄ−Ｖｇ特性を測定する。次に、
Ｉｄ−Ｖｇ特性からＶｔとｇｍを求めβを計算する。次
に、各Ｌ毎にゲート容量を測定し、Ｃｇ−Ｌ特性を作成
する。ここで、Ｃｇ−Ｌ特性のＬ＝０のＣｇ軸切片から
フリンジ容量を求める。次に、Ｃｇ−β特性のβ＝０の
Ｃｇ軸切片からフリンジ容量を差し引いてオーバーラッ
プ容量を求める。また、β−Ｌ特性のβ＝０のＬ軸切片
からΔＬを求め、Ｃｇ−Ｌ特性のＬ＝ΔＬでの容量値か
らフリンジ容量を差し引いても、オーバーラップ容量を
求めることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳＦＥＴの回
路パラメータ測定に関し、特にゲートと拡散層間のオー
バーラップ容量とフリンジ容量の測定方法に関する。
路パラメータ測定に関し、特にゲートと拡散層間のオー
バーラップ容量とフリンジ容量の測定方法に関する。
【０００２】
【従来の技術】従来、ゲートと拡散層間のオーバーラッ
プ容量とフリンジ容量の測定は、論文Ｓｏｌｉｄ−Ｓｔ
ａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ Ｖｏｌ．３３，Ｎ
ｏ．１２，Ｐ．１６５０−１６５２，１９９０に示す様
に、拡散層と基板間に逆バイアスを加えてゲートと拡散
層間の容量を測定し、フリンジ容量を計算で求めた後、
測定値からフリンジ容量を減じてオーバーラップ容量を
求めていた。
プ容量とフリンジ容量の測定は、論文Ｓｏｌｉｄ−Ｓｔ
ａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ Ｖｏｌ．３３，Ｎ
ｏ．１２，Ｐ．１６５０−１６５２，１９９０に示す様
に、拡散層と基板間に逆バイアスを加えてゲートと拡散
層間の容量を測定し、フリンジ容量を計算で求めた後、
測定値からフリンジ容量を減じてオーバーラップ容量を
求めていた。
【０００３】次に、図４を用いて詳細に説明する。図４
（ａ）は、ゲートと拡散層間容量の測定回路である。容
量測定器２０６は、ＨＰ４２７５Ａを用いている。ＭＯ
ＳＦＥＴ２０１において、ゲート電極２０３は容量測定
器２０６の低電位端子２０８に接続し、ソース電極２０
２及びドレイン電極２０４は容量測定器２０６の高電位
端子２０７に接続し、基板電極２０５は接地電位に接続
する。容量測定器の内部直流電圧Ｖｄを変化させなが
ら、ゲートと拡散層間の容量Ｃｇｓｄを測定する。図４
（ｂ）に示す様に、Ｖｄを上げていくとＣｇｓｄが一定
になるので、その値を読みとる。次にフリンジ容量Ｃｆ
を計算で求める（ＢＳＩＭ３ｖ３ Ｍａｎｕａｌ，１９
９５，ｐ４−１７，ＵＣ Ｂｅｒｋｅｌｅｙ）。
（ａ）は、ゲートと拡散層間容量の測定回路である。容
量測定器２０６は、ＨＰ４２７５Ａを用いている。ＭＯ
ＳＦＥＴ２０１において、ゲート電極２０３は容量測定
器２０６の低電位端子２０８に接続し、ソース電極２０
２及びドレイン電極２０４は容量測定器２０６の高電位
端子２０７に接続し、基板電極２０５は接地電位に接続
する。容量測定器の内部直流電圧Ｖｄを変化させなが
ら、ゲートと拡散層間の容量Ｃｇｓｄを測定する。図４
（ｂ）に示す様に、Ｖｄを上げていくとＣｇｓｄが一定
になるので、その値を読みとる。次にフリンジ容量Ｃｆ
を計算で求める（ＢＳＩＭ３ｖ３ Ｍａｎｕａｌ，１９
９５，ｐ４−１７，ＵＣ Ｂｅｒｋｅｌｅｙ）。
【０００４】 Ｃｆ＝２εｏｘ／π・ｌｎ（１＋ｔｐｏｌｙ／ｔｏｘ） ここに、εｏｘは酸化膜の誘電率、ｔｐｏｌｙはゲート
ポリシリ膜厚、ｔｏｘはゲート酸化膜厚である。従っ
て、オーバーラップ容量Ｃｏは、次の様に求まる。
ポリシリ膜厚、ｔｏｘはゲート酸化膜厚である。従っ
て、オーバーラップ容量Ｃｏは、次の様に求まる。
【０００５】Ｃｏ＝Ｃｇｓｄ−Ｃｆ
【０００６】
【発明が解決しようとする課題】第１の問題点は、ゲー
ト断面形状が矩形の場合にのみフリンジ容量の計算式が
適用され、ゲート形状が矩形でない場合やゲート酸化膜
が均一でない場合は誤差を生ずるという欠点がある。
ト断面形状が矩形の場合にのみフリンジ容量の計算式が
適用され、ゲート形状が矩形でない場合やゲート酸化膜
が均一でない場合は誤差を生ずるという欠点がある。
【０００７】その理由は、理想的なゲート形状を仮定し
て、フリンジ容量を計算で求めているからである。
て、フリンジ容量を計算で求めているからである。
【０００８】［発明の目的］本発明の目的は、ゲート形
状が矩形でない場合やゲート酸化膜が均一でない場合に
おいても、フリンジ容量とオーバーラップ容量を正確に
測定する方法を提供することにある。
状が矩形でない場合やゲート酸化膜が均一でない場合に
おいても、フリンジ容量とオーバーラップ容量を正確に
測定する方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明のＭＯＳＦＥＴ容
量測定方法は、同一ウェハー上に形成されたゲート長Ｌ
の異なる複数のＭＯＳＦＥＴを用いて、各々Ｉｄ−Ｖｄ
特性を測定し閾値電圧Ｖｔと相互インダクタンスｇｍか
らトランジスタ利得係数βを求め、前記ＭＯＳＦＥＴの
ゲート容量Ｃｇを測定しＣｇ−Ｌ特性のＬ＝０のＣｇ軸
切片からフリンジ容量を求め、Ｃｇ−β特性のβ＝０の
Ｃｇ軸切片から前記フリンジ容量を減じて、オーバーラ
ップ容量を求める。
量測定方法は、同一ウェハー上に形成されたゲート長Ｌ
の異なる複数のＭＯＳＦＥＴを用いて、各々Ｉｄ−Ｖｄ
特性を測定し閾値電圧Ｖｔと相互インダクタンスｇｍか
らトランジスタ利得係数βを求め、前記ＭＯＳＦＥＴの
ゲート容量Ｃｇを測定しＣｇ−Ｌ特性のＬ＝０のＣｇ軸
切片からフリンジ容量を求め、Ｃｇ−β特性のβ＝０の
Ｃｇ軸切片から前記フリンジ容量を減じて、オーバーラ
ップ容量を求める。
【００１０】また、先に求めたβとＬの関係をプロット
し、β＝０のＬ軸切片からオーバーラップ長ΔＬを求
め、Ｃｇ−Ｌ特性のＬ＝ΔＬでの容量値から、先に求め
たフリンジ容量を減じて、オーバーラップ容量を求める
こともできる。
し、β＝０のＬ軸切片からオーバーラップ長ΔＬを求
め、Ｃｇ−Ｌ特性のＬ＝ΔＬでの容量値から、先に求め
たフリンジ容量を減じて、オーバーラップ容量を求める
こともできる。
【００１１】［作用］本発明のＭＯＳＦＥＴ容量測定方
法によれば、Ｃｇ−Ｌ特性の切片からフリンジ容量を求
めることにより、ゲート形状が矩形でない場合やゲート
酸化膜が均一でない場合でも正確に求めることができ
る。
法によれば、Ｃｇ−Ｌ特性の切片からフリンジ容量を求
めることにより、ゲート形状が矩形でない場合やゲート
酸化膜が均一でない場合でも正確に求めることができ
る。
【００１２】
【発明の実施の形態】図１に本発明の測定方法のフロー
図を示す。まず初めに、ゲート長Ｌの異なる複数のＭＯ
ＳＦＥＴについてＩｄ−Ｖｇ特性を測定する。次に、Ｉ
ｄ−Ｖｇ特性からＶｔとｇｍを求めβを計算する。次
に、各Ｌ毎にゲート容量を測定し、Ｃｇ−Ｌ特性を作成
する。ここで、Ｃｇ−Ｌ特性のＬ＝０のＣｇ軸切片から
フリンジ容量を求める。次に、Ｃｇ−β特性のβ＝０の
Ｃｇ軸切片からフリンジ容量を差し引いて、オーバーラ
ップ容量を求める。
図を示す。まず初めに、ゲート長Ｌの異なる複数のＭＯ
ＳＦＥＴについてＩｄ−Ｖｇ特性を測定する。次に、Ｉ
ｄ−Ｖｇ特性からＶｔとｇｍを求めβを計算する。次
に、各Ｌ毎にゲート容量を測定し、Ｃｇ−Ｌ特性を作成
する。ここで、Ｃｇ−Ｌ特性のＬ＝０のＣｇ軸切片から
フリンジ容量を求める。次に、Ｃｇ−β特性のβ＝０の
Ｃｇ軸切片からフリンジ容量を差し引いて、オーバーラ
ップ容量を求める。
【００１３】
【実施例】［第１の実施例］図２に本発明の第１の実施
例を示す。図２（ａ）は、Ｉｄ−Ｖｇ特性の測定回路で
ある。ＭＯＳＦＥＴ１０１のゲート電極１０３に直流電
流１０６を接続しゲート電圧Ｖｇを加え、ドレイン電極
１０４にドレイン電流Ｉｄ測定用の直流電流計１０７を
通して直流電源１０８を接続しドレイン電圧Ｖｄを加
え、ソース電極１０２と基板電極１０５を低電位に接続
している。ここで、Ｖｇを連続的に変化させてＩｄを測
定し、図２（ｂ）に示す様なＩｄ−Ｖｇ特性を測定す
る。このＩｄ−Ｖｇ特性の線形領域に接線を引きＸ軸の
交点から閾値電圧Ｖｔを求め、接線の傾きから相互コン
ダクタンスｇｍを求める。これらの値を用いて、論文Ｐ
ｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ １９９６ ＩＥ
ＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎ
ｃｅ ｏｎ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｔｅｓ
ｔ Ｓｔｒｕｃｔｕｒｅｓ， ｖｏｌ．９，Ｐ１３９−
１４４Ｍａｒｃｈ １９９６に示された次式（１）の方
法により、トランジスタ利得係数βを求める。
例を示す。図２（ａ）は、Ｉｄ−Ｖｇ特性の測定回路で
ある。ＭＯＳＦＥＴ１０１のゲート電極１０３に直流電
流１０６を接続しゲート電圧Ｖｇを加え、ドレイン電極
１０４にドレイン電流Ｉｄ測定用の直流電流計１０７を
通して直流電源１０８を接続しドレイン電圧Ｖｄを加
え、ソース電極１０２と基板電極１０５を低電位に接続
している。ここで、Ｖｇを連続的に変化させてＩｄを測
定し、図２（ｂ）に示す様なＩｄ−Ｖｇ特性を測定す
る。このＩｄ−Ｖｇ特性の線形領域に接線を引きＸ軸の
交点から閾値電圧Ｖｔを求め、接線の傾きから相互コン
ダクタンスｇｍを求める。これらの値を用いて、論文Ｐ
ｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ １９９６ ＩＥ
ＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎ
ｃｅ ｏｎ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｔｅｓ
ｔ Ｓｔｒｕｃｔｕｒｅｓ， ｖｏｌ．９，Ｐ１３９−
１４４Ｍａｒｃｈ １９９６に示された次式（１）の方
法により、トランジスタ利得係数βを求める。
【００１４】 β＝Ｉｄ2 ／｛ｇｍ・Ｖｄ・（Ｖｇ−Ｖｔ）2 ｝ （１） これらの測定及び計算を、各ゲート長Ｌに対して行な
う。
う。
【００１５】次に、ゲート容量の測定を行なう。図２
（ｃ）は、Ｃｇ−Ｌ特性の測定回路である。容量測定器
１１０は、ＨＰ４２７５Ａを用いている。ＭＯＳＦＥＴ
１０１のゲート電極１０３に容量測定器１１０の高電位
端子１１１を接続し、ＭＯＳＦＥＴ１０１のソース電極
１０２、ドレイン電極１０４、基板電極１０５に容量測
定器１１０の低電位端子１１２を接続している。容量測
定は、ＭＯＳＦＥＴ１０１が十分にＯＮして飽和状態に
なる様に、容量測定器１１０の直流バイアスをＭＯＳＦ
ＥＴの使用電源電圧くらいに設定し、ゲート長を変えて
測定し、図２（ｄ）に示す様なＣｇ−Ｌ特性を測定す
る。このＣｇ−Ｌ特性のＬ＝０のＣｇ軸切片からフリン
ジ容量Ｃｆ1 を抽出する。
（ｃ）は、Ｃｇ−Ｌ特性の測定回路である。容量測定器
１１０は、ＨＰ４２７５Ａを用いている。ＭＯＳＦＥＴ
１０１のゲート電極１０３に容量測定器１１０の高電位
端子１１１を接続し、ＭＯＳＦＥＴ１０１のソース電極
１０２、ドレイン電極１０４、基板電極１０５に容量測
定器１１０の低電位端子１１２を接続している。容量測
定は、ＭＯＳＦＥＴ１０１が十分にＯＮして飽和状態に
なる様に、容量測定器１１０の直流バイアスをＭＯＳＦ
ＥＴの使用電源電圧くらいに設定し、ゲート長を変えて
測定し、図２（ｄ）に示す様なＣｇ−Ｌ特性を測定す
る。このＣｇ−Ｌ特性のＬ＝０のＣｇ軸切片からフリン
ジ容量Ｃｆ1 を抽出する。
【００１６】次に、Ｃｇ−Ｌ特性のＬをβに置き換え
て、図２（ｅ）に示す様なＣｇ−β特性を作成し、β＝
０のＣｇ軸切片の容量値Ｃｏｆ1 を読みとる。Ｃｏｆ1
は、β＝０の時のゲート容量となるので、オーバーラッ
プ容量Ｃｏ1 とフリンジ容量Ｃｆ1 の合計となる。従っ
て、オーバーラップ容量Ｃｏ1 は次式（２）で求めるこ
とができる。
て、図２（ｅ）に示す様なＣｇ−β特性を作成し、β＝
０のＣｇ軸切片の容量値Ｃｏｆ1 を読みとる。Ｃｏｆ1
は、β＝０の時のゲート容量となるので、オーバーラッ
プ容量Ｃｏ1 とフリンジ容量Ｃｆ1 の合計となる。従っ
て、オーバーラップ容量Ｃｏ1 は次式（２）で求めるこ
とができる。
【００１７】 Ｃｏ1 ＝Ｃｏｆ1 −Ｃｆ1 （２） また、ここで求めたＣｏｆ1 を用いて、図２（ｄ）より
オーバーラップ長ΔＬ1も求めることができる。
オーバーラップ長ΔＬ1も求めることができる。
【００１８】［第２の実施例］図３に、本発明の第２の
実施例を示す。β−Ｌ特性のβ＝０のＬ軸切片からΔＬ
2 を求め、Ｃｇ−Ｌ特性のＬ＝０のＣｇ軸切片からフリ
ンジ容量Ｃｆ2 を求め、Ｌ＝ΔＬ2 の値Ｃｏｆ2 を用い
てオーバーラップ容量Ｃｏ2 を計算する。
実施例を示す。β−Ｌ特性のβ＝０のＬ軸切片からΔＬ
2 を求め、Ｃｇ−Ｌ特性のＬ＝０のＣｇ軸切片からフリ
ンジ容量Ｃｆ2 を求め、Ｌ＝ΔＬ2 の値Ｃｏｆ2 を用い
てオーバーラップ容量Ｃｏ2 を計算する。
【００１９】第１の実施例と同様に、Ｉｄ−Ｖｇ特性の
測定を行ない、βを計算する。図３（ａ）に示す様に、
β−Ｌ特性のβ＝０のＬ軸切片からオーバーラップ長Δ
Ｌ2を求める。次に、第１の実施例と同様にＣｇ−Ｌ特
性を測定し、図３（ｂ）に示す様に、Ｌ＝０のＣｇ軸切
片からフリンジ容量Ｃｆ2 を求め、またＬ＝ΔＬ2 での
値Ｃｏｆ2 を求める。このＣｏｆ2 は、オーバーラップ
容量Ｃｏ2 とフリンジ容量Ｃｆ2 の和になっているの
で、オーバーラップ容量Ｃｏ2 は、次式（３）で計算す
ることができる。
測定を行ない、βを計算する。図３（ａ）に示す様に、
β−Ｌ特性のβ＝０のＬ軸切片からオーバーラップ長Δ
Ｌ2を求める。次に、第１の実施例と同様にＣｇ−Ｌ特
性を測定し、図３（ｂ）に示す様に、Ｌ＝０のＣｇ軸切
片からフリンジ容量Ｃｆ2 を求め、またＬ＝ΔＬ2 での
値Ｃｏｆ2 を求める。このＣｏｆ2 は、オーバーラップ
容量Ｃｏ2 とフリンジ容量Ｃｆ2 の和になっているの
で、オーバーラップ容量Ｃｏ2 は、次式（３）で計算す
ることができる。
【００２０】 Ｃｏ2 ＝Ｃｏｆ2 −Ｃｆ2 （３）
【００２１】
【発明の効果】本発明の効果は、フリンジ容量とオーバ
ーラップ容量を、実測値から求め分離することにより、
任意のゲート形状においても正確に求めることができ
る。その理由は、フリンジ容量を計算式からではなく、
実測値から求めているからである。
ーラップ容量を、実測値から求め分離することにより、
任意のゲート形状においても正確に求めることができ
る。その理由は、フリンジ容量を計算式からではなく、
実測値から求めているからである。
【図１】本発明の測定フロー図である。
【図２】本発明の第１の実施例の説明図である。
【図３】本発明の第２の実施例の説明図である。
【図４】従来例の説明図である。
１０１ ＭＯＳＦＥＴ １０２ ＭＯＳＦＥＴソース電極 １０３ ＭＯＳＦＥＴゲート電極 １０４ ＭＯＳＦＥＴドレイン電極 １０５ ＭＯＳＦＥＴ基板電極 １０６ ゲート電圧（Ｖｇ） １０７ ドレイン電流計（Ｉｄ） １０８ ドレイン電圧（Ｖｄ） １１０ 容器測定器（ＨＰ４２７５Ａ） １１１ 容量測定高電位端子 １１２ 容量測定低電位端子 ２０１ ＭＯＳＦＥＴ ２０２ ＭＯＳＦＥＴソース電極 ２０３ ＭＯＳＦＥＴゲート電極 ２０４ ＭＯＳＦＥＴドレイン電極 ２０５ ＭＯＳＦＥＴ基板電極 ２０６ 容器測定器（ＨＰ４２７５Ａ） ２０７ 容量測定高電位端子 ２０８ 容量測定低電位端子
Claims (2)
- 【請求項１】 同一ウェハー上に形成されたゲート長Ｌ
の異なる複数のＭＯＳＦＥＴを用いて、各々Ｉｄ−Ｖｄ
特性を測定し、閾値電圧Ｖｔと相互コンダクタンスｇｍ
からトランジスタ利得係数βを求め、前記ＭＯＳＦＥＴ
のゲート容量Ｃｇを測定してＣｇ−Ｌ特性を作成し、該
Ｃｇ−Ｌ特性のＬ＝０のＣｇ軸切片からフリンジ容量を
求め、Ｃｇ−β特性のβ＝０のＣｇ軸切片から前記フリ
ンジ容量を減じてオーバーラップ容量を求める、ことを
特徴とするＭＯＳＦＥＴ容量測定方法。 - 【請求項２】 前記βとＬの関係をプロットし、β＝０
のＬ軸切片からオーバーラップ長ΔＬを求め、前記Ｃｇ
−Ｌ特性のＬ＝ΔＬでの容量値から、前記フリンジ容量
を減じて、オーバーラップ容量を求めることを特徴とす
る請求項１記載のＭＯＳＦＥＴ容量測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9319756A JPH11154696A (ja) | 1997-11-20 | 1997-11-20 | Ｍｏｓｆｅｔ容量測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9319756A JPH11154696A (ja) | 1997-11-20 | 1997-11-20 | Ｍｏｓｆｅｔ容量測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11154696A true JPH11154696A (ja) | 1999-06-08 |
Family
ID=18113833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9319756A Pending JPH11154696A (ja) | 1997-11-20 | 1997-11-20 | Ｍｏｓｆｅｔ容量測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11154696A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001338986A (ja) * | 2000-05-26 | 2001-12-07 | Nec Corp | Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体 |
| WO2004059333A1 (ja) * | 2002-12-25 | 2004-07-15 | Nec Corporation | 評価装置及びそれに用いる回路設計方法 |
| WO2007108102A1 (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Limited | 半導体装置、および半導体素子選択方法 |
| JP2015177554A (ja) * | 2014-03-12 | 2015-10-05 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の制御方法 |
| CN109188236A (zh) * | 2018-10-31 | 2019-01-11 | 上海华力微电子有限公司 | 一种mos管的阈值电压检测方法 |
| WO2019039257A1 (ja) * | 2017-08-24 | 2019-02-28 | 住友化学株式会社 | 半導体層の電気的欠陥濃度評価方法、及び半導体素子 |
-
1997
- 1997-11-20 JP JP9319756A patent/JPH11154696A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001338986A (ja) * | 2000-05-26 | 2001-12-07 | Nec Corp | Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体 |
| WO2004059333A1 (ja) * | 2002-12-25 | 2004-07-15 | Nec Corporation | 評価装置及びそれに用いる回路設計方法 |
| US7404157B2 (en) | 2002-12-25 | 2008-07-22 | Nec Corporation | Evaluation device and circuit design method used for the same |
| WO2007108102A1 (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Limited | 半導体装置、および半導体素子選択方法 |
| JP2015177554A (ja) * | 2014-03-12 | 2015-10-05 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の制御方法 |
| TWI574018B (zh) * | 2014-03-12 | 2017-03-11 | 豐田自動車股份有限公司 | 半導體裝置及其控制方法 |
| WO2019039257A1 (ja) * | 2017-08-24 | 2019-02-28 | 住友化学株式会社 | 半導体層の電気的欠陥濃度評価方法、及び半導体素子 |
| JP2019040988A (ja) * | 2017-08-24 | 2019-03-14 | 住友化学株式会社 | 半導体層の電気的欠陥濃度評価方法、及び半導体素子 |
| CN111033711A (zh) * | 2017-08-24 | 2020-04-17 | 住友化学株式会社 | 半导体层的电性缺陷浓度评价方法以及半导体元件 |
| US11513149B2 (en) | 2017-08-24 | 2022-11-29 | Sumitomo Chemical Company, Limited | Method for evaluating electrical defect density of semiconductor layer, and semiconductor element |
| CN109188236A (zh) * | 2018-10-31 | 2019-01-11 | 上海华力微电子有限公司 | 一种mos管的阈值电压检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Manchanda et al. | Yttrium oxide/silicon dioxide: a new dielectric structure for VLSI/ULSI circuits | |
| Hovel | Si film electrical characterization in SOI substrates by the HgFET technique | |
| JP3269459B2 (ja) | Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体 | |
| US6514778B2 (en) | Method for measuring effective gate channel length during C-V method | |
| US7514940B1 (en) | System and method for determining effective channel dimensions of metal oxide semiconductor devices | |
| US7405090B2 (en) | Method of measuring an effective channel length and an overlap length in a metal-oxide semiconductor field effect transistor | |
| US5773317A (en) | Test structure and method for determining metal-oxide-silicon field effect transistor fringing capacitance | |
| JPH11154696A (ja) | Ｍｏｓｆｅｔ容量測定方法 | |
| US6069485A (en) | C-V method to extract lateral channel doping profiles of MOSFETs | |
| US6166558A (en) | Method for measuring gate length and drain/source gate overlap | |
| KR100853791B1 (ko) | 반도체 소자의 두께 측정 방법 | |
| US6066952A (en) | Method for polysilicon crystalline line width measurement post etch in undoped-poly process | |
| US6486692B1 (en) | Method of positive mobile iron contamination (PMIC) detection and apparatus of performing the same | |
| US20070148795A1 (en) | Insulator film characteristic measuring method and insulator film characteristic measuring apparatus | |
| JP3080043B2 (ja) | Ｍｏｓｆｅｔオーバーラップ長測定方法 | |
| JP4748552B2 (ja) | Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体 | |
| US7898269B2 (en) | Semiconductor device and method for measuring analog channel resistance thereof | |
| US6731130B1 (en) | Method of determining gate oxide thickness of an operational MOSFET | |
| JP4316533B2 (ja) | 半導体装置の評価方法 | |
| Nara et al. | Limitations of the two-frequency capacitance measurement technique applied to ultra-thin SiO/sub 2/gate oxides | |
| JPH08298274A (ja) | 半導体素子の界面準位密度の横方向分布の評価方法 | |
| JP2002184829A (ja) | 絶縁膜容量評価装置 | |
| CN118278346A (zh) | 一种电容-电压曲线的校正方法、装置、设备及存储介质 | |
| JPH07174800A (ja) | 表面計測装置 | |
| JP3092546B2 (ja) | 電界効果トランジスタ及びトランジスタ特性評価方法 |