JPH11150468A

JPH11150468A - 半導体集積回路

Info

Publication number: JPH11150468A
Application number: JP9316899A
Authority: JP
Inventors: Koichi Okazawa; 宏一岡澤; Hiromitsu Maeda; 浩光前田; Kenichi Ishibashi; 賢一石橋; Yasuhiro Hida; 庸博飛田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-11-18
Filing date: 1997-11-18
Publication date: 1999-06-02

Abstract

(57)【要約】【課題】複数の半導体集積回路を相互接続する際に布
線領域を最小化し、クロストークノイズ等による信号品
質の劣化をなくすことが可能な技術を提供する。【解決手段】複数の入出力信号ピンを介して相互に接
続される半導体集積回路において、第１の半導体集積回
路と第２の半導体集積回路とを相互に接続する各入出力
信号ピンの入力信号及び出力信号に異なる意味を持つ信
号を割り当てる入出力バッファを備え、前記入出力バッ
ファは、第１の半導体集積回路の特定の入出力信号ピン
の入力信号と、第２の半導体集積回路の特定の入出力信
号ピンの出力信号とを同一の意味を持つ信号に割り当て
ると共に、第１の半導体集積回路の前記特定の入出力信
号ピンの出力信号と、第２の半導体集積回路の前記特定
の入出力信号ピンの入力信号とを同一の意味を持つ信号
に割り当てるものであるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＬＳＩ、ＶＬＳＩ等
の各種半導体集積回路に関し、特に複数の入出力信号ピ
ンを介して複数のＬＳＩを相互に接続する半導体集積回
路に適用して有効な技術に関するものである。

【０００２】

【従来の技術】ＬＳＩ(Large Scale Integrated Circui
t)やＶＬＳＩ(Very Large Scale Integrated Circuit)
等の各種半導体集積回路（以下ＬＳＩで代表させる）の
中には、複数のＬＳＩを相互に接続して使用するものが
ある。この様な使用法としては、例えば松本吉彦「原典
に学ぶＰＣのハードウェア」；ブートストラップ・プロ
ジェクト２、Ｎｏ．４、ｐｐ．４−１５；ＣＱ出版社；
ＩＳＢＮ４−７８９８−３４９９−９に記載されている
様に、２個の割り込みコントローラＬＳＩ８２５９Ａの
使用法等が知られている。

【０００３】上記の様に複数のＬＳＩを相互に接続して
使用する場合、各入出力信号ピンにはその入力信号及び
出力信号として同一の意味を持つ信号が割り当てられて
いる。この為、複数のＬＳＩを相互に接続する場合に
は、各ＬＳＩの同一の番号の入出力信号ピン同士を接続
する様に布線が行われている。

【０００４】

【発明が解決しようとする課題】上記従来技術では、複
数のＬＳＩを相互に接続しようとする場合、入出力信号
ピンの入力信号及び出力信号が同一の意味を持つ信号に
なっている為、相互接続の為のパッケージ上の布線は全
ての布線が互いに交差することになる。

【０００５】この為広い布線領域や多層パッケージ基板
が必要となってコスト増となり、またクロストークノイ
ズ等による信号品質の劣化を生じるという問題がある。

【０００６】本発明の目的は上記問題を解決し、複数の
半導体集積回路を相互接続する際に布線領域を最小化
し、クロストークノイズ等による信号品質の劣化をなく
すことが可能な技術を提供することにある。

【０００７】

【課題を解決するための手段】本発明は複数の入出力信
号ピンを介して相互に接続される半導体集積回路におい
て、複数の半導体集積回路を相互に接続する各入出力信
号ピンの入力信号及び出力信号に異なる意味を持つ信号
を割り当てるものである。

【０００８】本発明の半導体集積回路の入出力バッファ
では、第１の半導体集積回路と第２の半導体集積回路と
を相互に接続する際に、各入出力信号ピンの入力信号及
び出力信号が異なる意味を持つ信号になる様に信号の割
り当てを行う。

【０００９】また前記入出力バッファは、第１の半導体
集積回路の特定の入出力信号ピンの入力信号と、第２の
半導体集積回路の特定の入出力信号ピンの出力信号とを
同一の意味を持つ信号に割り当てると共に、第１の半導
体集積回路の前記特定の入出力信号ピンの出力信号と、
第２の半導体集積回路の前記特定の入出力信号ピンの入
力信号とを同一の意味を持つ信号に割り当てて、前記特
定の入出力信号ピン同士を接続することにより、第１及
び第２の半導体集積回路を相互接続する。

【００１０】複数のＬＳＩを相互に接続する場合には、
ＬＳＩ内部の入出力バッファの入力側と出力側に異なる
意味を持つ信号を接続することにより、入出力信号ピン
の入力信号及び出力信号で異なる意味を持つ信号を割り
当て、例えば入力信号Ａ／出力信号Ｂの入出力信号ピン
と入力信号Ｂ／出力信号Ａの入出力信号ピンという様
に、２ピンが一対となる様に割り当てる様にし、また上
記ＬＳＩを基板実装した際に上記対をなすピン同士が必
ず対向する様にピン配置を行う。

【００１１】これにより上記ＬＳＩの接続では、対向す
るピン同士を接続すれば相互接続が行われ、従って布線
は最短距離となる。この為、布線領域を最小化すること
ができ、またクロストークノイズ等による信号品質の劣
化をなくすことができる。

【００１２】以上の様に本発明の半導体集積回路によれ
ば、複数の半導体集積回路を相互に接続する各入出力信
号ピンの入力信号及び出力信号に異なる意味を持つ信号
を割り当てるので、複数の半導体集積回路を相互接続す
る際に布線領域を最小化し、クロストークノイズ等によ
る信号品質の劣化をなくすことが可能である。

【００１３】

【発明の実施の形態】以下に複数の入出力信号ピンを介
して複数のＬＳＩを相互に接続する一実施形態の半導体
集積回路について説明する。

【００１４】図１は本実施形態の相互接続時の布線を示
す図である。ＬＳＩ２０１及び２１１は入出力信号ピン
２２２を介して相互に接続される半導体集積回路であ
る。１ピンマーク２０２及び２１２は各々ＬＳＩ２０１
及び２１１の向きを示すマークである。パッケージ基板
２２１はＬＳＩ２０１及び２１１が実装される基板であ
る。

【００１５】入出力信号ピン２２２はＬＳＩ２０１及び
２１１を相互接続する入出力信号用のピンである。スル
ーホール２２３はＬＳＩ２０１及び２１１を相互接続す
る接続部である。

【００１６】図１に示す様に２個のＬＳＩ２０１及び２
１１は一辺上に配置された７２本の入出力信号ピン２２
２で相互接続される。ここで上記７２本の入出力信号ピ
ン２２２は、各入出力信号ピンの入力信号及び出力信号
で異なる意味を持つ信号が割り当てられており、図１で
はこの割り当てを「出力／入力」の形で「０／７１」等
と表記している。なおこの番号は各々の信号の意味とは
無関係であり、ＬＳＩ２０１及び２１１ではこの割り当
てを必ず「入力＋出力＝７１」となる様にして「０／７
１」から「７１／０」まで順に割り当てている。

【００１７】図１（１）は、入出力信号ピン２２２のあ
る辺同士が向かい合う様にＬＳＩ２０１及び２１１を同
一面上に配置した場合の布線を示している。

【００１８】ＬＳＩ２０１及び２１１を相互接続する場
合には、ＬＳＩ２０１の信号ピン「０／７１」とＬＳＩ
２１１の信号ピン「７１／０」という様に出力と入力の
番号表記が対称なピン同士を接続する必要がある。

【００１９】図１（１）に示す様に入出力信号ピン２２
２のある辺同士を向かい合う様にＬＳＩ２０１及び２１
１を配置すると、入出力信号ピン２２２では「入力＋出
力＝７１」となる様にして順に信号を割り当てているの
で、各入出力信号ピン２２２の番号表記が対称となるピ
ン同士を必ず対向させることが可能となる。

【００２０】従ってＬＳＩ２０１及び２１１を相互接続
する場合には対向するピン同士を接続すれば良い。この
場合にはＬＳＩ２０１及び２１１を相互接続する布線は
最短距離となって、布線領域を最小化することができ、
またクロストークノイズ等による信号品質の劣化を防止
することができる。

【００２１】また表面実装型パッケージの半導体集積回
路を使用する場合には、２個の半導体集積回路をパッケ
ージ基板２２１の両面の同じ位置に配置する形の両面実
装が行われることがあり、これにより部品実装領域を削
減することができる。

【００２２】図１（２）はパッケージ基板２２１の両面
の同じ位置に配置する形でＬＳＩ２０１及び２１１を両
面実装した場合の布線を示しており、左側がパッケージ
基板２２１に対して水平に見た図で、右側が対応する鳥
瞰図になっている。白抜きの１ピンマーク２１２はその
マークがパッケージ基板２２１の裏面にあることを表し
ており、またスルーホール２２３は左側のパッケージ基
板２２１に対して水平に見た図の点線で表されている。

【００２３】図１（２）では入出力信号ピン２２２のあ
る辺同士がパッケージ基板２２１を挟んで重なり合う様
にＬＳＩ２０１及び２１１を配置している。

【００２４】図１（２）でもＬＳＩ２０１の信号ピン
「０／７１」とＬＳＩ２１１の信号ピン「７１／０」と
いう様に、対称な番号表記のピン同士を接続すれば良
く、この場合も図１（１）の場合と同様に、対称な番号
表記のピン同士はパッケージ基板２２１の表裏で必ず重
なる様に配置できるので、入出力信号ピン２２２の表裏
で重なるピン同士をスルーホール２２３で接続すれば良
い。

【００２５】従って図１（１）と同様に、ＬＳＩ２０１
及び２１１を相互接続する布線は最短距離となって、布
線領域を最小化することができ、またクロストークノイ
ズ等による信号品質の劣化を防止することができる。

【００２６】図２は従来の相互接続時の布線を示す図で
ある。ＬＳＩ１０１及び１１１は入出力信号ピン１２２
を介して相互に接続される半導体集積回路である。１ピ
ンマーク１０２及び１１２は各々ＬＳＩ１０１及び１１
１の向きを示すマークである。パッケージ基板１２１は
ＬＳＩ１０１及び１１１が実装される基板である。入出
力信号ピン１２２はＬＳＩ１０１及び１１１を相互接続
する入出力信号用のピンである。

【００２７】図１に示したＬＳＩ２０１及び２１１と同
様に、図２の２個のＬＳＩ１０１及び１１１は一辺上に
ピン配置された７２本の入出力信号ピン１２２で相互接
続される様になっている。ここで従来の上記７２本の入
出力信号ピン１２２は、各入出力信号ピンの入力信号及
び出力信号で同一の意味を持つ信号が割り当てられてお
り、図２では上記７２本の入出力信号ピン１２２に
「０」から「７１」までの番号を付けている。なお図１
と同様にこの番号は各々の信号の意味とは無関係であ
る。

【００２８】図２（１）は、従来技術によるＬＳＩ１０
１及び１１１において、入出力信号ピン１２２のある辺
同士が向かい合う様にＬＳＩ１０１及び１１１を同一面
上に配置した場合の布線を示している。

【００２９】ＬＳＩ１０１及び１１１を相互接続する場
合、図１（１）と同様に入出力信号ピン１２２のある辺
同士が向かい合う様にＬＳＩ１０１及び１１１を配置す
るのが自然であるが、従来技術によるＬＳＩ１０１及び
１１１では各入出力信号ピンの入力信号及び出力信号が
同一の意味を持つ信号になっている為、ＬＳＩ１０１の
信号ピン「０」及びＬＳＩ１１１の信号ピン「０」やＬ
ＳＩ１０１の信号ピン「７１」及びＬＳＩ１１１の信号
ピン「７１」という様に同一番号の信号ピン同士を接続
する必要がある。

【００３０】この為、図２（１）に示す様にパッケージ
基板１２１上の布線は全ての布線が互いに交差すること
になり、広い布線領域や多層のパッケージ基板１２１が
必要となってコスト増やクロストークノイズ等による信
号品質の劣化の原因となる。

【００３１】図２（２）は従来技術によるＬＳＩ１０１
及び１１１を同じ向きでパッケージ基板１２１上に配置
した場合の布線を示している。この場合でも、パッケー
ジ基板１２１上の布線は図２（１）と同様に全ての布線
を互いに交差させなければならない。

【００３２】図２（３）は、従来技術によるＬＳＩ１０
１及び１１１を図１（２）と同様にパッケージ基板１２
１の両面の同じ位置に配置する形で両面実装した場合を
示しており、左側がパッケージ基板１２１に対して水平
に見た図で、右側が対応する鳥瞰図になっている。ここ
で白抜きの１ピンマーク１１２はそのマークがパッケー
ジ基板１２１の裏面にあることを表している。

【００３３】この場合、左側の図に示す様に入出力信号
ピン１２２のある辺同士が重なり合う様にＬＳＩ１０１
及び１１１を配置するのが自然であるが、従来技術によ
るＬＳＩ１０１及び１１１では、図２（１）と同様にＬ
ＳＩ１０１の信号ピン「０」及びＬＳＩ１１１の信号ピ
ン「０」やＬＳＩ１０１の信号ピン「７１」及びＬＳＩ
１１１の信号ピン「７１」という様に同一の番号の信号
ピン同士を接続する必要があるので、全ての布線を互い
に交差させなければならない。

【００３４】これに対し図１に示した様に本実施形態の
半導体集積回路のＬＳＩ２０１及び２１１では、布線を
互いに交差させることなく行えるので、布線領域を最小
化することができ、またクロストークノイズ等による信
号品質の劣化を防止することができる。

【００３５】次に図３により、本実施形態の半導体集積
回路による入出力信号ピン配置を実現するＬＳＩ内部の
接続構成について説明する。

【００３６】図３は本実施形態の入出力信号ピン配置に
対応するＬＳＩ内部の接続構成を示す図である。ＬＳＩ
３０１は従来技術により相互に接続される半導体集積回
路である。ピンパッド３０２はＬＳＩ３０１の信号が観
測されるパッドである。入出力バッファ３０３はＬＳＩ
３０１の入出力用のバッファである。

【００３７】出力信号群３０４はＬＳＩ３０１の内部論
理から入出力バッファ３０３へ出力される信号群であ
る。入力信号群３０５は入出力バッファ３０３からＬＳ
Ｉ３０１の内部論理へ入力される信号群である。ＬＳＩ
３１１は本実施形態により相互に接続される半導体集積
回路である。

【００３８】ピンパッド３１２はＬＳＩ３１１の信号が
観測されるパッドである。入出力バッファ３１３はＬＳ
Ｉ３１１の入出力用のバッファである。出力信号群３１
４はＬＳＩ３１１の内部論理から入出力バッファ３１３
へ出力される信号群である。入力信号群３１５は入出力
バッファ３１３からＬＳＩ３１１の内部論理へ入力され
る信号群である。

【００３９】図３（１）は従来技術によるＬＳＩ３０１
の内部の接続構成を表している。図３（１）では図２と
同様に、相互接続に使用する７２本の各入出力信号ピン
に対して「０」から「７１」までの番号を付している。

【００４０】従来技術では各入出力信号ピンの出力信号
と入力信号は同一の意味を持つ信号になっているので、
ＬＳＩ３０１の内部論理から入出力バッファ３０３への
出力信号群３０４と、入出力バッファ３０３からＬＳＩ
３０１の内部論理への入力信号群３０５とは全く同一の
対応になっており、図３（１）に示す様に信号ピン
「０」に接続する入出力バッファ３０３には出力信号群
３０４の「０」番と入力信号群３０５の「０」番が接続
されている。

【００４１】一方図３（２）は本実施形態の半導体集積
回路によるＬＳＩ３１１の内部の接続構成を表してい
る。図３（２）では図１と同様に、相互接続に使用する
７２本の各入出力信号ピンに対して「０／７１」から
「７１／０」までの番号を付している。

【００４２】本実施形態の半導体集積回路では各入出力
信号ピンの出力信号と入力信号とが異なる意味を持つ信
号になる様にする為、ＬＳＩ３１１の内部論理から入出
力バッファ３１３への出力信号群３１４と、入出力バッ
ファ３１３からＬＳＩ３１１の内部論理への入力信号群
３１５とが異なる対応となる様にしている。

【００４３】例えば図３（２）に示す様に、信号ピン
「０／７１」に接続する入出力バッファ３１３には出力
信号群３１４の「０」番と入力信号群３１５の「７１」
番が接続される。これにより、各入出力信号ピンの出力
信号と入力信号とを異なる意味を持つ信号に割り当てる
ことができる。ここで一部の入出力バッファ３１３につ
いては入力信号及び出力信号を同じ意味を持つ信号とす
ることもできるのは明らかである。

【００４４】ところで、図３において入出力バッファ３
１３にＣＭＯＳ(Complementary Metal Oxide Semicondu
ctor)−ＬＳＩ等で通例使用されるトライステート制御
による入出力制御機能を有するバッファを使用した場
合、図３（２）で入力信号及び出力信号として同一の入
出力バッファ３１３に接続できるのは、入出力制御タイ
ミングが共通な信号の組合せに限られてしまう。

【００４５】この為本実施形態の半導体集積回路では、
入出力制御タイミングが異なる信号を組み合わせる場
合、或いは、入力専用信号と出力専用信号を組み合わせ
て入出力信号とする場合には、ＬＳＩ３１１の入出力バ
ッファ３１３として３値論理による同時双方向伝送回路
を適用する様にした。

【００４６】なお同時双方向伝送回路については、例え
ば“ＡＣＭＯＳＧａｔｅＡｒｒａｙｗｉｔｈ６０
０Ｍｂ／ｓＳｉｍｕｌｔａｎｅｏｕｓＢｉｄｉｒｅｃ
ｔｉｏｎａｌＩ／ＯＣｉｒｃｕｉｔｓ”；ＩＳＳＣＣ
９５ＤｉｇｅｓｔｏｆＴｅｃｈｎｉｃａｌＰａｐｅ
ｒｓ、ｐｐ．４０−４１；ＩＥＥＥ；ＩＳＢＮ０−７８
０３−２４９５−１／９５等に記載されている。

【００４７】図４は本実施形態の３値論理による同時双
方向伝送回路の入出力バッファ構成を示す図である。図
４に示す様に本実施形態の入出力バッファ４０１は、出
力信号４０２と、入力信号４０３と、出力ドライバ回路
４０４と、入力ドライバ回路４０５と、ピンパッド４０
６と、参照電圧選択回路４０７とを有している。

【００４８】出力信号４０２はＬＳＩ内部論理から出力
する信号である。入力信号４０３はＬＳＩ内部論理へ入
力する信号である。出力ドライバ回路４０４は出力信号
４０２に対して必要なインピーダンス制御を行って２値
出力を生成する回路である。

【００４９】入力ドライバ回路４０５は選択された参照
電圧と３値論理の状態を比較し、比較結果を入力信号４
０３の２値入力とする回路である。ピンパッド４０６は
３値論理により同時双方向伝送信号が観測されるパッド
である。参照電圧選択回路４０７は出力信号４０２の論
理値によって２種類の参照電圧の一方を選択する回路で
ある。

【００５０】図４においてＬＳＩ内部論理からの出力信
号４０２とＬＳＩ内部論理への入力信号４０３は通常の
２値論理信号で、ピンパッド４０６では３値論理による
同時双方向伝送信号が観測される様になっている。

【００５１】３値論理は論理的に「０」、「１」または
「２」の３状態になり得るもので、２個のＬＳＩ３１１
を相互接続した場合、相互接続された信号ピンのピンパ
ッド４０６は、２個のＬＳＩ３１１からの２値出力
（「０」または「１」）の和の状態になる。出力ドライ
バ回路４０４は、出力信号４０２に対して必要なインピ
ーダンス制御を行ってその出力を上記２値出力とする。

【００５２】参照電圧選択回路４０７は、出力信号４０
２の論理値によって２種類の参照電圧の一方を選択す
る。２種類の参照電圧は３値論理の「０」と「１」の間
及び「１」と「２」の間に設定されるもので、出力信号
４０２が「０」の場合は「０」と「１」の間、「１」の
場合は「１」と「２」の間が各々選択される。

【００５３】入力ドライバ回路４０５は、選択された参
照電圧と３値論理の状態を比較し、比較結果を入力信号
４０３の２値入力とする。これにより入力信号４０３の
値は、出力信号４０２の値によらず、２個のＬＳＩ３１
１の内の他方からの出力値と一致するので、同時双方向
伝送を行うことができる。

【００５４】出力信号４０２と入力信号４０３は、図３
（２）と同様に異なる意味を持つ信号の組合せとするこ
とができるので、本実施形態の半導体集積回路では、入
出力制御タイミングが異なる信号の組み合わせ、或い
は、入力専用信号と出力専用信号の組み合わせを行って
入出力信号とすることができる。

【００５５】さて、ＬＳＩ３１１を３個以上バス接続す
る場合には、従来技術の様に各入出力信号ピンの入力信
号及び出力信号が同じ意味を持つ信号であることが要求
されることがある。この為、本実施形態の半導体集積回
路では図３（１）の様に各入出力信号ピンの入力信号及
び出力信号が同一の意味を持つ信号である構成と、図３
（２）の様に各入出力信号ピンの入力信号及び出力信号
が異なる意味を持つ信号である構成とを、モード設定に
よって切り替えられる様にした。

【００５６】以下図５を用いて、上記切り替えが可能な
構成について説明する。上記切り替えが可能な構成とし
て、図５（１）と図５（２）の２通りを示す。

【００５７】図５は本実施形態の接続切り替え機能を備
えるＬＳＩ内部の接続構成を示す図である。図５に示す
様に本実施形態のＬＳＩ５０１は、ピンパッド５０２
と、入出力バッファ５０３と、モード信号５０４と、出
力信号群５１１と、選択回路５１２と、入力信号群５１
３と、選択回路５２２とを有している。

【００５８】ピンパッド５０２はＬＳＩ５０１の入出力
信号が観測されるパッドである。入出力バッファ５０３
は出力信号群５１１または入力信号群５１３をピンパッ
ド５０２に接続する入出力用のバッファである。

【００５９】モード信号５０４は選択回路５１２または
選択回路５２２のモードを選択する信号である。出力信
号群５１１はＬＳＩ５０１の内部論理から入出力バッフ
ァ５０３へ出力される信号群である。選択回路５１２は
モード信号５０４により入力信号群５１３への信号を選
択する回路である。

【００６０】入力信号群５１３は入出力バッファ５０３
からＬＳＩ５０１の内部論理へ入力される信号群であ
る。選択回路５２２はモード信号５０４により出力信号
群５１１からの信号を選択する回路である。

【００６１】図５では入力信号及び出力信号の組合せが
モードによって変わる為、各入出力信号ピンに説明の便
宜上Ｄ０からＤ７１までの番号を付している。

【００６２】図５（１）では、上記切り替えを入出力バ
ッファ５０３から内部論理へ入力する入力信号群５１３
に対する選択によって行っている。

【００６３】選択回路５１２は、モード信号５０４の値
に従い、例えば信号ピンＤ０からの入力と信号ピンＤ７
１からの入力を受け、図３（１）の様にＤ０が「０」で
Ｄ７１が「７１」であるモードの場合には信号ピンＤ０
からの入力を選択して入力信号群５１３の「０」とし、
また図３（２）の様にＤ０が「０／７１」でＤ７１が
「７１／０」であるモードの場合には信号ピンＤ７１か
らの入力を選択して入力信号群５１３の「０」とする。

【００６４】モード信号５０４の値は、ＬＳＩ５０１の
使用方法に応じてＬＳＩ５０１の内部レジスタへの設定
或いはＬＳＩ５０１の外部ピンへの入力値等によって設
定される。これにより上記切り替えを行うことができ
る。

【００６５】図５（２）では、上記切り替えを内部論理
から入出力バッファ５０３へ出力する出力信号群５１１
に対する選択によって行っている。

【００６６】選択回路５２２は、モード信号５０４の値
に従い、例えば出力信号群５１１の「０」からの出力と
「７１」からの出力を受け、Ｄ０が「０」でＤ７１が
「７１」であるモードの場合には「０」からの出力を選
択して入出力バッファ５０３からＤ０へ出力し、Ｄ０が
「７１／０」でＤ７１が「０／７１」であるモードの場
合には「７１」からの出力を選択して入出力バッファ５
０３からＤ０へ出力する。

【００６７】入力信号群５１３に対する選択の場合と同
様に、モード信号５０４の値は、ＬＳＩ５０１の使用方
法に応じてＬＳＩ５０１の内部レジスタへの設定或いは
ＬＳＩ５０１の外部ピンへの入力値等によって設定され
る。これにより上記切り替えを行うことができる。

【００６８】図５における選択回路５１２及び選択回路
５２２はＬＳＩ５０１の内部論理に含めることができ
る。また図３及び図５では記載を省いてあるが、各入出
力バッファと各入出力信号群との間や、各入出力信号群
と各選択回路との間に必要に応じて順序論理或いは組合
せ論理を挿入しても良い。

【００６９】以下、本実施形態の半導体集積回路のバス
変換アダプタへの適用の例を図６を用いて説明する。

【００７０】図６は本実施形態のバス変換アダプタのハ
ードウェア構成を示す図である。ＬＳＩ６０１はシステ
ムバスと複数のＩ／Ｏバスとの間のバス変換を行う半導
体集積回路である。ボンディングパッド６０２はＬＳＩ
６０１のボンディング用のパッドである。１ピンマーク
６０３はＬＳＩ６０１の向きを示すマークである。

【００７１】領域６１１はシステムバスインタフェース
の半分が割り当てられたボンディングパッド６０２の部
分である。領域６１２は２個のＬＳＩ６０１を相互に接
続する信号ピンが割り当てられたボンディングパッド６
０２の部分である。

【００７２】領域６１３は４系統のＩ／Ｏインタフェー
スが割り当てられたボンディングパッド６０２の４つの
部分である。ＬＳＩ６２１及び６２４は相互に接続さ
れ、それぞれシステムバスと４系統のＩ／Ｏバスとの間
のバス変換を行う半導体集積回路である。

【００７３】ボンディングパッド６２２はＬＳＩ６２１
のボンディング用のパッドである。１ピンマーク６２３
及び６２５は各々ＬＳＩ６２１及び６２４の向きを示す
マークである。パッケージ基板６３１はＬＳＩ６２１及
び６２４を両面の同じ位置に配置する形で両面実装する
基板である。

【００７４】システムバスインタフェース用コネクタ６
３２はＬＳＩ６２１及び６２４をシステムバスと接続す
るコネクタである。Ｉ／Ｏインタフェース用コネクタ６
３３はＬＳＩ６２１及び６２４をＩ／Ｏバスと接続する
コネクタである。

【００７５】スルーホール６３４はＬＳＩ６２１及び６
２４を相互接続する接続部である。信号群６４１及び６
４２は各々ＬＳＩ６２１及び６２４とシステムバスイン
タフェース用コネクタ６３２とを接続する信号線であ
る。信号群６４３〜６５０はＬＳＩ６２１及び６２４と
Ｉ／Ｏインタフェース用コネクタ６３３とを接続する各
４系統の信号線である。

【００７６】図６（１）は本実施形態の半導体集積回路
を適用したバス変換ＬＳＩ６０１の鳥瞰図である。

【００７７】ＬＳＩ６０１はボールグリッドアレイパッ
ケージによる半導体集積回路で、ボンディングパッド６
０２は透過的な位置を表しており、実際にはバス変換Ｌ
ＳＩ６０１の裏面にある。

【００７８】バス変換ＬＳＩ６０１はＬＳＩ６２１及び
６２４の様に２個１組で使用され、コンピュータシステ
ムのシステムバスに接続し、８系統のＩ／Ｏインタフェ
ースとのバス変換を行う機能を有する。２個のＬＳＩは
システムバスのインタフェースに半分ずつ接続され、モ
ード設定でいずれの半分に接続するかが切り替えられる
様になっている。

【００７９】図６（１）において、ＬＳＩ６０１のボン
ディングパッド群は６個の部分に分けられており、領域
６１１にはシステムバスインタフェースの半分、領域６
１２には２個のＬＳＩを相互に接続する信号ピン、４個
の領域６１３には４系統のＩ／Ｏインタフェースが割り
当てられている。図６においては説明の便宜上、これら
の部分を実線で区切って示している。

【００８０】図６（２）に２個のＬＳＩ６２１及び６２
４を使用したバス変換アダプタの実装構成を示す。図６
（２）は２個のＬＳＩ６２１及び６２４をパッケージ基
板６３１の両面の同じ位置に配置する形で両面実装した
場合を示しており、左側がパッケージ基板６３１に対し
て水平に見た図で、右側が対応する鳥瞰図になってい
る。白抜きの１ピンマーク６２５は透過的な位置表示に
なっており、ボンディングパッド６０２は鳥瞰図におい
て、またスルーホール６３４は左側図において、透過的
な位置表示になっている。

【００８１】図６（２）においてＬＳＩ６２１及び６２
４は異なるモードに設定されており、２個１組でシステ
ムバスインタフェースに接続する。そしてＬＳＩ６２１
及び６２４を相互に接続する信号ピンを介してデータ・
制御情報等の交換を行いながらバス変換を行い、各々が
４系統ずつのＩ／Ｏインタフェースに接続することで全
体として８系統のＩ／Ｏインタフェースに接続してい
る。

【００８２】システムバスインタフェースはシステムバ
スインタフェース用コネクタ６３２で接続され、信号群
６４１と６４２が各々ＬＳＩ６２１及び６２４の領域６
１１から半分ずつ接続されている。

【００８３】また８系統のＩ／Ｏインタフェースは８個
のＩ／Ｏインタフェース用コネクタ６３３で接続され、
信号群６４３〜６５０が各々ＬＳＩ６２１及び６２４の
領域６１３から４系統ずつ接続されている。

【００８４】２個のＬＳＩ６２１及び６２４は、領域６
１２の信号ピンにより相互に接続されるが、図６（２）
では２個のＬＳＩ６２１及び６２４の領域６１２は鳥瞰
図において丁度表裏で重なる様に設定されている。

【００８５】ここで領域６１２におけるピン配置を図６
（３）に示す。図６（３）では領域６１２内の５４個の
ボンディングパッド６０２について、図１と同様に「出
力／入力」の形式で「０／５３」から「５３／０」まで
の番号を付している。

【００８６】この場合上記番号付けは、例えばＬＳＩ６
２１の「０／５３」とＬＳＩ６２４の「５３／０」が、
図６（２）の鳥瞰図において丁度表裏で重なる等、対称
な番号が図６（２）の鳥瞰図において丁度表裏で重なる
様に配置されている。

【００８７】この様な配置は、領域内のボンディングパ
ッド群全体が表裏で重なる場合には常に可能であり、一
部については入力信号及び出力信号が同じ意味を持つ信
号になる場合もある。

【００８８】本実施形態の半導体集積回路による上記の
配置により、２個のＬＳＩ６２１及び６２４の領域６１
２の信号ピンは、丁度表裏で重なるボンディングパッド
同士を接続することで全て接続できる。

【００８９】これにより図６（２）では、２個のＬＳＩ
６２１及び６２４の領域６１２の信号ピンは全てスルー
ホール６３４のみで接続されており、その布線は最短距
離で良く、布線領域を最小化することができ、またクロ
ストークノイズ等による信号品質の劣化も生じない。

【００９０】以上説明した様に本実施形態の半導体集積
回路によれば、複数の半導体集積回路を相互に接続する
各入出力信号ピンの入力信号及び出力信号に異なる意味
を持つ信号を割り当てるので、複数の半導体集積回路を
相互接続する際に布線領域を最小化し、クロストークノ
イズ等による信号品質の劣化をなくすことが可能であ
る。

【００９１】

【発明の効果】本発明によれば複数の半導体集積回路を
相互に接続する各入出力信号ピンの入力信号及び出力信
号に異なる意味を持つ信号を割り当てるので、複数の半
導体集積回路を相互接続する際に布線領域を最小化し、
クロストークノイズ等による信号品質の劣化をなくすこ
とが可能である。

【図面の簡単な説明】

【図１】本実施形態の相互接続時の布線を示す図であ
る。

【図２】従来の相互接続時の布線を示す図である。

【図３】本実施形態の入出力信号ピン配置に対応するＬ
ＳＩ内部の接続構成を示す図である。

【図４】本実施形態の３値論理による同時双方向伝送回
路の入出力バッファ構成を示す図である。

【図５】本実施形態の接続切り替え機能を備えるＬＳＩ
内部の接続構成を示す図である。

【図６】本実施形態のバス変換アダプタのハードウェア
構成を示す図である。

【符号の説明】

２０１及び２１１…ＬＳＩ、２０２及び２１２…１ピン
マーク、２２１…パッケージ基板、２２２…入出力信号
ピン、２２３…スルーホール、１０１及び１１１…ＬＳ
Ｉ、１０２及び１１２…１ピンマーク、１２１…パッケ
ージ基板、１２２…入出力信号ピン、３０１…ＬＳＩ、
３０２…ピンパッド、３０３…入出力バッファ、３０４
…出力信号群、３０５…入力信号群、３１１…ＬＳＩ、
３１２…ピンパッド、３１３…入出力バッファ、３１４
…出力信号群、３１５…入力信号群、４０１…入出力バ
ッファ、４０２…出力信号、４０３…入力信号、４０４
…出力ドライバ回路、４０５…入力ドライバ回路、４０
６…ピンパッド、４０７…参照電圧選択回路、５０１…
ＬＳＩ、５０２…ピンパッド、５０３…入出力バッフ
ァ、５０４…モード信号、５１１…出力信号群、５１２
…選択回路、５１３…入力信号群、５２２…選択回路、
６０１…ＬＳＩ、６０２…ボンディングパッド、６０３
…１ピンマーク、６１１…領域、６１２…領域、６１３
…領域、６２１及び６２４…ＬＳＩ、６２２…ボンディ
ングパッド、６２３及び６２５…１ピンマーク、６３１
…パッケージ基板、６３２…システムバスインタフェー
ス用コネクタ、６３３…Ｉ／Ｏインタフェース用コネク
タ、６３４…スルーホール、６４１及び６４２…信号
群、６４３〜６５０…信号群。

───────────────────────────────────────────────────── フロントページの続き (72)発明者飛田庸博神奈川県川崎市幸区鹿島田890番地株式会社日立製作所情報・通信開発本部内

Claims

【特許請求の範囲】

【請求項１】複数の入出力信号ピンを介して相互に接
続される半導体集積回路において、第１の半導体集積回路と第２の半導体集積回路とを相互
に接続する各入出力信号ピンの入力信号及び出力信号に
異なる意味を持つ信号を割り当てる入出力バッファを備
え、前記入出力バッファは、第１の半導体集積回路の特定の
入出力信号ピンの入力信号と、第２の半導体集積回路の
特定の入出力信号ピンの出力信号とを同一の意味を持つ
信号に割り当てると共に、第１の半導体集積回路の前記
特定の入出力信号ピンの出力信号と、第２の半導体集積
回路の前記特定の入出力信号ピンの入力信号とを同一の
意味を持つ信号に割り当てるものであることを特徴とす
る半導体集積回路。
【請求項２】前記入出力バッファにより信号が割り当
てられた複数の入出力信号ピンは、前記第１及び第２の
半導体集積回路を基板実装した際に、前記割り当てられ
た異なる意味を持つ信号の組が等しい入出力信号ピン同
士が対向する様にピン配置されるものであることを特徴
とする請求項１に記載された半導体集積回路。
【請求項３】前記入出力バッファは入力信号及び出力
信号を同時に伝送可能な同時双方向伝送回路を有するこ
とを特徴とする請求項１または請求項２のいずれかに記
載された半導体集積回路。
【請求項４】前記割り当てを特定の入出力信号ピンの
入力信号及び出力信号が同一の意味を持つ信号となる割
り当てに切り替える選択回路を備えることを特徴とする
請求項１乃至請求項３のいずれか１項に記載された半導
体集積回路。