JPH11146276A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】より表現力の高いオンスクリーンディスプレイ
（ＯＳＤ）画像を実現するために、例えばパレット情
報、ゲイン情報を一つのＯＳＤ画像内でライン単位に変
更できるようにした場合に、外部記憶部の読み出しレー
トに影響を与えずに実行可能な画像処理装置を提供す
る。 【解決手段】ＯＳＤ画像情報のうち、パレット番号列、
パレット情報、ゲイン情報を外部記憶部１に格納する。
一方、パレット情報とゲイン情報については、読み出し
制御用テーブルを内部記憶部１２に設けて色情報、ゲイ
ン情報の読み出しレートを制御する。これにより、パレ
ット番号列の読み出しレートを確保でき、外部記憶部の
読み出しレートに影響を与えなくなる。 【効果】ＯＳＤ画像内の発色数、ブレンドの自由度が格
段に上がる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像処理装置に係
り、更に詳しく言えば、テレビジョン、ＶＴＲ等の画像
フレームに文字や図形等の制御情報あるいはサービス情
報等を重ねて表示するオンスクリーンディスプレイ（以
下、ＯＳＤと呼ぶ）機能を有する画像処理装置に関す
る。

【０００２】

【従来の技術】テレビジョン信号等の映像フレームに文
字や図形等の制御情報或いはサービス情報等（以下、サ
ービス情報等と略称する）の画像信号を重ねて表示する
ＯＳＤ機能を有する画像処理装置において、サービス情
報等のＯＳＤ画像信号の生成には、一般に画像を構成す
る画素を表示走査順に並べた色情報が必要であるが、あ
る画素位置に表示する色情報を指定するために、この色
情報の代わりに、表示すべき色情報に番号を付与した色
情報番号を使用する方法が知られている。この色情報番
号を使用する方法は、ＯＳＤ画像の発色数が少ない場
合、処理に必要な総データ量を効果的に押さえることが
できる利点がある。

【０００３】例えば、色情報として輝度信号に６ビッ
ト、青系色差信号と赤系色差信号にそれぞれ５ビットを
用いるとすると、ある画素に対する色情報は１６ビット
が必要となる。しかし、画像内の総発色数が限られてい
る場合、例えば１６色と限られている場合、１６個の色
情報に番号を付与すればよいので、色情報番号は４ビッ
トで表現可能である。

【０００４】以下、この番号を付与された色情報をまと
めてパレットとよぶ。また、色情報はパレット情報と呼
ぶことにする。ＯＳＤ画像内での画素は、このパレット
情報の番号（パレット番号）で表される。ＯＳＤ画像
は、画像の表示開始位置から終了位置まで走査方向に並
べられたパレット番号列と、パレットとの組として表す
ことが出来る。例えば、上述の１６ビットのパレット情
報１６個からなるパレットをもつＯＳＤ画像のｎ番目の
走査画素は、４ビットを単位とするパレット番号列のｎ
番目を参照すればよい。

【０００５】このパレット番号列とパレットとの組でＯ
ＳＤ画像を表す方法は、パレットのみを分離管理できる
ため、色のみを瞬時に変更するなどの画像の色加工性に
優れている。このような理由から、テレビジョン映像等
に文字放送や交通情報等の文字、パターン等を付加情報
として多重化するＯＳＤにおける標準的な信号フォーマ
ットとして幅広く使われている。

【０００６】このようなＯＳＤ画像をテレビジョン、Ｖ
ＴＲ等の画像フレーム（以下、ビデオ画像と呼ぶ）に重
ねて表示する手段として一番単純な方法は、ＯＳＤ画像
の表示位置において、ビデオ画像の画素をＯＳＤ画像の
画素に置き換えることである。この際に単純な置き換え
でなく、ビデオ画素とＯＳＤ画素に対し各々ある係数を
乗じて和をとることにより、より多彩な表示を行えるこ
とが知られている。特に、この演算が、α×（ＯＳＤ画
素のパレット情報）＋（１−α）×（ビデオ画素のパレ
ット情報）、で表される場合（但し０≦α≦１）、表示
結果はＯＳＤ画像の下からビデオ画像が透けて見えるよ
うに見える。これをαブレンディングといい、ＯＳＤ表
示における特殊効果として既知である。ただし、この様
な処理を行う場合、ＯＳＤ画像に対し、パレットとは別
に、ブレンディングの割合を示すα（以下、ゲイン情報
と呼ぶ）を別途付与する必要がある。

【０００７】ＯＳＤ画像表示を実現する従来例１とし
て、先に本出願人が出願した特願平９−１００３７号、
特願平９−５２８３０号がある。この例においては、一
つのＯＳＤ画像は、パレット、パレット番号列、ゲイン
情報の組として扱われる。この場合ゲイン情報とは、Ｏ
ＳＤ画像に対し一律にかかる色の減衰度である。

【０００８】この画像処理装置の構成を図２に示す。Ｏ
ＳＤ画像は通常、外部、例えば通信回線や蓄積媒体より
受け取り、画像処理装置の管理する記憶装置に格納され
る。この際、比較的データ量の少ないパレットやゲイン
情報は内部記憶部２４に、データ量の大きいパレット番
号列は外部記憶部２０に格納される。この際、記憶装置
の容量を越えない程度で、複数種のＯＳＤ画像を格納し
てよい。

【０００９】ＯＳＤ画像の表示開始タイミングより前
に、メモリ制御部２１は外部記憶部２０からパレット番
号列を読み出す。読み出したパレット番号列は、パレッ
ト番号列バッファ２２に書き込まれる。ＯＳＤ画像の表
示開始タイミングになると、パレット参照部２３はパレ
ット番号列バッファ２２よりパレット番号を読み出し、
読み出されたパレット番号を内部記憶部２４のパレット
レジスタに送出する。これにより、内部記憶部２４のパ
レットレジスタはその番号に対応したパレット情報を乗
算器２５に出力する。ブレンディングを行う場合、内部
記憶部２４のゲインレジスタに格納されたゲイン情報α
が乗算器２５に、１−αが乗算器２６に送られる。乗算
器２５の乗算結果と、乗算器２６におけるビデオ画像と
１−αとの乗算結果が、加算器２７にて加算されること
により、ＯＳＤ画像とビデオ画像のブレンディング出力
が得られる。なお、内部記憶部２４内のパレットレジス
タおよびゲインレジスタにはそれぞれ外部のＣＰＵ２８
等からインタフェース２９を介してパレットとゲイン情
報が予め転送され書き込まれている。

【００１０】また、ＯＳＤ画像表示を実現する従来例２
として、ＬＳＩロジック社のＬ４００２を用いたＯＳＤ
に関するアプリケーションノート（LSI LOGIC Co., App
lication Note,"Using the L64002 on-screen display
feature"）のデータシートがある。そこでは、一つのＯ
ＳＤ画像は、パレット、パレット番号列、ゲイン情報の
組として扱われる。この場合のゲイン情報とは、ＯＳＤ
画像に対し一律にかかる色の減衰度である。

【００１１】この従来例２の画像処理装置で取り扱うＯ
ＳＤ画像は、ゲイン情報、パレット、パレット番号列等
をシーケンシャルにつなげ、制御ヘッダをつけた一塊の
データ列とするフォーマットになっている。このＯＳＤ
画像を、外部より、例えば通信回線や情報蓄積媒体より
受取り、画像処理装置の管理する外部記憶部に格納し、
必要な表示タイミングに合わせ外部記憶部から読み出し
て再生・表示する。外部記憶部の容量を越えない程度で
複数種のＯＳＤ画像を格納できる。

【００１２】従来例１ではＯＳＤ画像情報のうち、パレ
ットやゲイン情報は内部にもち、外部読み出しはパレッ
ト番号列のみである。従来例２では、パレット番号列
と、パレットやゲイン情報全てを読み出す為、従来例１
に比べ読み出しレートを高くする必要がある。

【００１３】また、従来例１では、一つのＯＳＤ画像を
構成する情報が外部と内部の記憶部に分離格納される。
内部記憶部は外部記憶部に比べ読み書きが高速である
が、容量は小さくなる。従って、同時表示可能なＯＳＤ
画像数は内部記憶部の容量で決まる。一方、従来例２で
述べた画像処理装置では、ＯＳＤ画像を表示する為に必
要な情報は全て同一の記憶装置に連続して格納されてい
るので、同時表示可能なＯＳＤ画像数は外部記憶部の容
量で決まる。一般に、外部記憶部は内部記憶部と比べて
容量を大きくとれる。従って、従来例２の構成の方がよ
り多くのＯＳＤ画像を同時表示できることになる。

【００１４】

【発明が解決しようとする課題】前述した従来のＯＳＤ
画像では、パレット番号列と比べパレットおよびゲイン
情報の量が少なく、データ量として支配的なものはパレ
ット番号列であった。これに対して、より表現力の高い
ＯＳＤ画像を実現するために、パレットおよびゲイン情
報を拡張することが考えられる。

【００１５】例えば、従来例１，２共に、ゲイン情報は
一律にＯＳＤ画面全体にかかっていたが、これをパレッ
ト情報毎（色情報毎）にゲイン情報を設定できる様にす
ることにより、即ちパレットと同様なゲイン情報の組
（以下、ゲインと呼ぶ）にすることにより、ブレンドの
自由度は格段に上がる。

【００１６】また、どちらの従来例でも、一つのＯＳＤ
画像に対しパレットおよびゲイン情報は固定であった。
これに対し、パレットおよびゲイン情報を一つのＯＳＤ
画像内で走査ライン単位に変更できるようにすると、Ｏ
ＳＤ画像内の発色数、ブレンドの自由度共に格段に上が
る。

【００１７】しかし、この様な拡張はパレットおよびゲ
インを走査ライン（以下、単にラインと呼ぶ）毎に用意
する必要があり、その総データ量はパレット番号列と比
べ無視できない位増加する。従って、このような拡張を
する場合、上述の従来例１では容量の少ない内部記憶装
置に、これら増加したパレットおよびゲインを格納する
ことは困難である。

【００１８】ライン毎にパレットおよびゲインを更新す
るために、外部ＣＰＵの割り込み機能を用いて、パレッ
トおよびゲインを画像処理装置内に転送する方法が考え
られる、しかし、この場合、ライン単位に割り込みをか
けデータ転送を頻繁に行うことになるため、ＣＰＵの処
理負荷は格段に重くなる。従って、ＣＰＵの処理性能と
転送バスの性能によって表示能力が左右され、一定の表
示能力を引き出すことは難しい。

【００１９】そこで、従来例２と同様に、パレットおよ
びゲイン等の更新情報をパレット番号列と同じ外部記憶
装置に格納して読み出すことにすると、ＣＰＵの処理性
能に拘らず一定の表示能力を出すことができる。

【００２０】しかし、従来例１，２共に、これら増加し
たパレットおよびゲインを外部記憶部に格納しようとす
ると、外部記憶部の読み出しレートが一定である場合
は、これらの情報によってパレット番号列の読み出しレ
ートが圧迫される。その結果、ＯＳＤ画像の表示に制限
がかかる事になる。

【００２１】しかし、表示するＯＳＤ画像によっては、
パレットおよびゲインを毎ライン更新する必要がない場
合がある。例えば、２ライン単位でのパレットおよびゲ
インの更新で良い場合が存在する。ライン単位でパレッ
トおよびゲインの更新を制御できるようになれば、毎ラ
イン単位の更新を行う場合に比べ、パレットおよびゲイ
ンの読み出しレートは半分に押さえられる。従って、そ
の分、パレット番号列の読み出しレートを確保すること
が出来る。しかし、これらの制御テーブルを外部に持つ
と、パレット番号列の読み出しレートが圧迫されること
になる。

【００２２】そこで、本発明の目的は、外部記憶部の読
み出しレートが上げられない場合でも、パレット番号列
の読み出しレートを最大限確保してＯＳＤ画像の表示に
制限がかかることを極力抑えることが可能な画像処理装
置を提供することにある。

【００２３】

【課題を解決するための手段】前記課題を解決するため
に、本発明に係る画像処理装置は、テレビジョン、ＶＴ
Ｒ等の画像フレームに文字や図形等の制御情報あるいは
サービス情報等を重ねて表示するオンスクリーンディス
プレイ（ＯＳＤ）機能を有し少なくとも装置外部に管理
する外部記憶部を設けた画像処理装置において、前記外
部記憶部にＯＳＤ画像情報のうち、色情報番号列、色情
報、およびゲイン情報を格納し、装置内部に色情報およ
びゲイン情報のそれぞれの読み出しのための色情報制御
用テーブルおよびゲイン情報制御用テーブル(すなわ
ち、図1でいえばパレット更新テーブルおよびゲイン更
新テーブル)を格納する内部記憶部を少なくとも有する
ことを特徴とするものである。

【００２４】この場合、前記外部記憶部を、ゲイン情報
格納領域を４走査ライン単位で区切り、その中ではゲイ
ン情報を上詰めして格納するように構成すれば好適であ
る。

【００２５】また、前記色情報およびゲイン情報の各制
御用テーブルから読み込まれる色情報およびゲイン情報
をそれぞれ記憶する色情報レジスタおよびゲイン情報レ
ジスタを更に設ければ好適である。

【００２６】

【発明の実施の形態】本発明に係る画像処理装置の好適
な実施の形態は、ＯＳＤ画像を構成する画像情報のう
ち、パレット番号列、パレット、およびゲインを格納す
る記憶部を外部に持つように構成し、かつ外部に格納さ
れたパレットおよびゲインのそれぞれの更新情報を記憶
するパレット更新テーブルとゲイン更新テーブルを画像
処理装置内部に設け、これらの更新テーブルによって内
部に読み込まれるパレット情報とゲイン情報をそれぞれ
記憶するパレットレジスタとゲインレジスタを内部に設
けた構成とする。

【００２７】このように構成することにより、パレット
情報およびゲイン情報の読み出しレートを制御して、パ
レット番号列の読み出しレートを確保することができ
る。また、パレット情報およびゲイン情報の読み出し制
御用の更新テーブルを内部に配置したことにより、外部
記憶部の読み出しレートにも影響を与えることがない。

【００２８】

【実施例】次に、本発明に係る画像処理装置の更に具体
的な実施例につき、添付図面を参照しながら以下詳細に
説明する。

【００２９】図１に、本発明に係る画像処理装置の一実
施例のブロック図を示す。図１において参照符号１は外
部記憶部（外部メモリ）を示し、この外部メモリ１には
ＯＳＤ画像を構成する画像情報のうち、パレット番号列
と、パレットと、ゲインがそれぞれ格納される。パレッ
トの更新を制御するためのパレット更新情報と、ゲイン
の更新を制御するためのゲイン更新情報は、外部のＣＰ
Ｕ１０等からインタフェース１１を介して内部記憶部
（内部メモリ）１２のパレット更新テーブルと、ゲイン
更新テーブルにそれぞれ格納される。

【００３０】メモリ制御部２は、表示に間に合うよう
に、外部メモリ１よりパレット番号列、パレット、ゲイ
ンをそれぞれ必要量読み出すよう動作する。まず最初
に、メモリ制御部２は表示開始タイミングが来る前に、
あらかじめ最初のライン用のパレットおよびゲインを外
部メモリ１より読み出す。メモリ制御部２は、パレット
書き込み信号をパレットバッファ４に送出しパレット書
き込みを行う。また、メモリ制御部２はゲイン書き込み
信号をゲインバッファ５に送出しゲイン書き込みを行
う。なお、図１において、破線は制御信号の流れを示
し、実線は情報やデータ等の流れを示している。

【００３１】次にメモリ制御部２は、表示開始タイミン
グより前に、パレット番号列を外部メモリ１から読み出
す。外部メモリ１の読み出しレートとの調整のため、こ
のデータは一旦パレット番号列バッファ３に格納され
る。

【００３２】次にメモリ制御部２は、表示開始タイミン
グより前に、パレット書き込み信号をパレットレジスタ
７に送出し、パレットバッファ４に格納されているパレ
ットをパレットレジスタ７に転送する。同様にして、メ
モリ制御部２は、表示開始タイミングより前に、ゲイン
書き込み信号をゲインレジスタ８に送出し、ゲインバッ
ファ５に格納されているゲインをゲインレジスタ８に転
送する。

【００３３】パレット参照部６は、表示開始タイミング
でパレット番号列バッファ３よりパレット番号を読み出
し、このパレット番号に対応するパレット情報の格納さ
れているアドレスをパレットレジスタ７に送出する。同
様に、パレット番号に対応するゲイン情報の格納されて
いるアドレスをゲインレジスタ８に送出する。パレット
レジスタ７とゲインレジスタ８はそれぞれ表示すべきパ
レット情報とゲイン情報を出力し、これらの値は演算部
９にて乗算され、乗算結果が画像処理装置１００の出力
となる。

【００３４】次に、ＯＳＤ画像の最初の１ラインの表示
期間に、メモリ制御部２は、内部メモリ１２のパレット
更新テーブル、ゲイン更新テーブルを参照する。次のラ
インでパレットあるいはゲインを更新する場合、次のラ
インで使用するパレットおよびゲインの読み出しを行う
よう制御する。読み出したパレットとゲインは、パレッ
トバッファ４とゲインバッファ５に格納される。そし
て、メモリ制御部２は、ＯＳＤ画像の最初の１ラインの
表示の終了後、次の１ラインの表示開始前までに、格納
されたパレットとゲインをそれぞれパレットレジスタ７
およびゲインレジスタ８に転送するよう制御する。

【００３５】また、メモリ制御部２は、パレット番号が
格納されるパレット番号列バッファ３がアンダーフロー
あるいはオーバーフローしない範囲でパレット番号列を
外部メモリ１から読み出し、パレット番号列バッファ３
に転送を行い続ける。

【００３６】画像処理装置１００は、以上の動作をＯＳ
Ｄ画像の表示終了ラインまで繰り返す。ここで、メモリ
制御部２は、表示タイミングに十分間に合うようにパレ
ット番号列を外部メモリ１から読み出し、パレット番号
列バッファ３に格納すると同時に、ライン単位で更新す
るパレットとゲインも外部メモリ１から読み出し、パレ
ットバッファ４とゲインバッファ５に格納する必要があ
る。

【００３７】このパレット番号列の読み出しレートと、
パレットの読み出しレートと、ゲインの読み出しレート
の合計が外部メモリ１の読み出しレートを越えると、Ｏ
ＳＤ画像の表示に破綻を来す。従って、そのような場合
において、何らかの制限を加えることにより、ＯＳＤ画
像の表示に破綻を来すことを防がなくてはならない。そ
のため、本実施例の画像処理装置においては、パレット
番号列の表示量に応じ、外部のＣＰＵ１０等よりパレッ
ト更新情報とゲイン更新情報を、内部メモリ１２のパレ
ット更新テーブルとゲイン更新テーブルに設定し、パレ
ットとゲインの更新と非更新を制御する事により、パレ
ット番号列の読み出しレートを確保するようにしてい
る。

【００３８】図３に、内部メモリ１２のパレット更新テ
ーブル、ゲイン更新テーブルの一構成例を示す。同図
（ａ）に示したように、パレット更新テーブルはＯＳＤ
画像の表示ライン毎に１ビットのパレットフラグをも
つ。ここでは、最大表示可能ライン数をｎとし、パレッ
ト更新テーブルはｎ［ビット］の記憶容量を持つ。パレ
ットフラグは、その値が１の場合、そのラインで新規パ
レットに更新されることを示す。その値が０の場合、そ
のラインではパレットは更新されないことを示す。

【００３９】同図（ｂ）に示したように、ゲイン更新テ
ーブルはＯＳＤ画像の表示ライン毎に１ビットのゲイン
フラグをもつ。ここでは、最大表示可能ラインをｎと
し、ゲイン更新テーブルはｎ［ビット］の記憶容量を持
つ。ゲインフラグは、その値が１の場合、そのラインで
新規ゲインに更新されることを示す。その値が０の場
合、そのラインではゲインは更新されないことを示す。

【００４０】また、パレット更新テーブルとゲイン更新
テーブルは各々独立に設定可能である。

【００４１】図４は、内部メモリ１２に格納されたパレ
ット更新テーブルおよびゲイン更新テーブルと、外部メ
モリ１に格納されたパレットおよびゲインとの対応を示
す説明図（構成例１）である。ここでは、ＮＴＳＣ画像
のフィールド表示の場合を想定し、最大表示可能ライン
数ｎは、ｎ＝２４０としている。

【００４２】同図（ｃ）に示すように、１回の更新で必
要なパレット内のパレット情報の総数は、パレット番号
が４［ビット］で一つの画素を表す場合で考えて、１６
個としている。ライン単位で更新されるパレットは、１
つのパレット情報が２［バイト］であるとすると、パレ
ット番号が０から１５までの１６個のパレット情報で構
成され、その総情報量は２×１６＝３２［バイト］であ
る。

【００４３】一方、１回の更新で必要なゲイン内のゲイ
ン情報の総数は、パレット番号が４［ビット］で一つの
画素を表す場合で考えて、１６個としている。ライン単
位で更新されるゲインは、１つのゲイン情報が１［バイ
ト］であるとすると、パレット番号が０から１５までの
１６個のゲイン情報で構成され、その総情報量は１×１
６＝１６［バイト］である。

【００４４】構成例１では、パレット更新テーブルのフ
ラグが１ならば、更新用のパレットを用意し、パレット
更新テーブルのフラグが０ならば、更新用のパレットを
用意しない。例えば、図４（ａ）に示したように、パレ
ットの更新タイミングがライン０、ライン２、ライン２
３９である場合、同図（ｃ）に示すように、外部メモリ
１にはライン０のパレット、ライン２のパレット、ライ
ン２３９のパレットが連続して格納される。そして、メ
モリ制御部２は、ライン更新時に内部メモリ１２のパレ
ット更新テーブルを参照し、フラグが１であれば外部メ
モリ１よりパレットを読み出し、次の読み出しアドレス
を３２［バイト］進める様動作する。

【００４５】また、構成例１では、ゲイン更新テーブル
のフラグが１ならば、更新用のゲインを用意する。例え
ば、図４（ｂ）に示すように、ゲインの更新タイミング
がライン０、ライン２、ライン５、ライン７、ライン２
３６、ライン２３７、ライン２３９である場合、同図
（ｄ）に示すように、外部メモリ１にはライン０、ライ
ン２、ライン５、ライン７、ライン２３６、ライン２３
７、ライン２３９のゲインが連続して格納される。そし
て、メモリ制御部２は、ライン更新時に内部メモリ１２
のゲイン更新テーブルを参照し、フラグが１であれば外
部メモリ１よりゲインデータを読み出し、次の読み出し
アドレスを１６［バイト］進める様動作する。

【００４６】以上説明したように、構成例１の場合、外
部メモリ１へ格納するパレットとゲインの総量は最小と
なるが、あるラインに新たなパレットやゲインを追加す
る際、その後に位置するラインのパレットやゲイン情報
を全て書き直す必要がある。

【００４７】図５は、内部メモリ１２に格納されたパレ
ット更新テーブルおよびゲイン更新テーブルと、外部メ
モリ１に格納されたパレットおよびゲインとの対応を示
す説明図（構成例２）である。この場合、内部メモリ１
２のパレット更新テーブルやゲイン更新テーブルのフラ
グの値に関係なく、最大表示可能ライン数分のパレット
格納領域とゲイン格納領域を外部メモリ１に確保する。
外部メモリ１に確保すべきパレットとゲインの総量は最
大となるが、新たなパレットやゲインの追加、削除は容
易に行える。

【００４８】構成例２の内部メモリ１２に格納されたゲ
イン更新テーブルと外部メモリ１に格納されたゲインと
の対応関係では、読み出しデータ量と外部メモリ１の読
み出し単位が一致しない場合、無駄な読み出しが発生す
る場合がある。例えば、１ラインの更新に必要なゲイン
は１６［バイト］であるが、外部メモリ１の読み出し単
位が３２［バイト］であるとする。この場合、一度のア
クセスで２ライン分のゲインが外部メモリ１から読み出
されるが、内部メモリ１２のこの２ライン分のゲイン更
新テーブルの値が「１０」や「０１」の場合には、読み
出しデータのうち半分を捨てることになり、パレット番
号列の読み出しレートの点で効果的ではない。

【００４９】図６は、参照符号６１で示したゲイン更新
テーブルと、外部メモリ１に格納されたゲインとの対応
を示す説明図（構成例３）である。なお、図６には、参
照符号６０を付した構成例２のゲインも示してある。構
成例２で、外部メモリ１の読み出し単位が３２［バイ
ト］である場合に、無駄が生じる事を示す例である。前
述したように、構成例２の外部メモリ１に格納されたゲ
イン６０では、アクセス単位毎に内部メモリ１２のゲイ
ン更新テーブルの値が「１０」や「０１」の場合には、
半分の読み出しデータが使われないことになり、無駄が
生じる。

【００５０】これに対し、構成例３の外部メモリ１に格
納されたゲイン６１では、４ライン単位でゲイン格納領
域を区切り、その中ではゲインを上詰めするように格納
する。例えば、図６のゲイン更新テーブルに示すよう
に、ライン０〜３でのゲインフラグは「１０１０」であ
る。つまり、ライン０とライン２が有効であるから、外
部メモリ１に確保されたライン０〜３分のゲイン格納領
域にはライン０、ライン２のゲインが上詰めに格納され
る。次のライン４〜７でのゲインフラグは「０１０１」
であるから、外部メモリ１に確保されたライン４〜７分
のゲイン格納領域にはライン５、ライン７のゲインが上
詰めに格納される。このように格納し、ゲインフラグが
「００」の場合はアクセスしないように制御すると、ゲ
インの無駄な読み出しを構成例２よりも抑えることが出
来る。

【００５１】以上、本発明の好適な実施例について説明
したが、本発明は前記実施例に限定されることなく、本
発明の精神を逸脱しない範囲内において種々の設計変更
をなし得ることは勿論である。

【００５２】

【発明の効果】前述した実施例から明らかなように、本
発明によれば、ＯＳＤ画像を構成する画像情報のうち、
パレット番号列と、パレットと、ゲインとを外部メモリ
に格納し、パレットの更新を制御するためのパレット更
新情報と、ゲインの更新を制御するためのゲイン更新情
報とを内部メモリのパレット更新テーブルおよびゲイン
更新テーブルにそれぞれ格納するように構成したことに
より、外部メモリの読み出しレートが上げられない場合
でも、パレット番号列の読み出しレートを最大限確保
し、ＯＳＤ画像表示に制限がかかるのを抑えることがで
きる。

【図面の簡単な説明】

【図１】本発明に係る画像処理装置の一実施例を示すブ
ロック図である。

【図２】画像処理装置の従来例を示すブロック図であ
る。

【図３】本発明に係る画像処理装置におけるパレットと
ゲインの読み出しを制御するためのパレットおよびゲイ
ン更新テーブルの一構成例を示す説明図である。

【図４】本発明に係る画像処理装置におけるパレット更
新テーブルおよびゲイン更新テーブルと、外部メモリに
格納されるパレットおよびゲインとの構成例１を示す説
明図である。

【図５】本発明に係る画像処理装置におけるパレット更
新テーブルおよびゲイン更新テーブルと、外部メモリに
格納されるパレットおよびゲインとの構成例２を示す説
明図である。

【図６】本発明に係る画像処理装置におけるゲイン更新
テーブルと、外部メモリに格納されるゲインとの構成例
３を示す説明図である。

【符号の説明】

１…外部記憶部（外部メモリ）、２…メモリ制御部、３
…パレット番号列バッファ、４…パレットバッファ、５
…ゲインバッファ、６…パレット参照部、７…パレット
レジスタ、８…ゲインレジスタ、９…演算部、１０…Ｃ
ＰＵ、１１…インタフェース、１２…内部メモリ、２０
…外部記憶部、２１…メモリ制御部、２２…パレット番
号列バッファ、２３…パレット参照部、２４…内部記憶
部、２５，２６…乗算器、２７…加算器、２８…ＣＰ
Ｕ、２９…インタフェース、１００…画像処理装置、α
…ゲイン情報。

Claims (3)

【特許請求の範囲】
1. 【請求項１】テレビジョン、ＶＴＲ等の画像フレームに
   文字や図形等の制御情報あるいはサービス情報等を重ね
   て表示するオンスクリーンディスプレイ（ＯＳＤ）機能
   を有し少なくとも装置外部に管理する外部記憶部を設け
   た画像処理装置において、前記外部記憶部にＯＳＤ画像
   情報のうち、色情報番号列、色情報、およびゲイン情報
   を格納し、装置内部に色情報およびゲイン情報のそれぞ
   れの読み出しのための色情報制御用テーブルおよびゲイ
   ン情報制御用テーブルを格納する内部記憶部を少なくと
   も有することを特徴とする画像処理装置。
2. 【請求項２】前記外部記憶部が、ゲイン情報格納領域を
   ４走査ライン単位で区切り、その中ではゲイン情報を上
   詰めして格納するように構成してなる請求項１記載の画
   像処理装置。
3. 【請求項３】前記色情報およびゲイン情報の各制御用テ
   ーブルに基づいて読み込まれる色情報およびゲイン情報
   をそれぞれ記憶する色情報レジスタおよびゲイン情報レ
   ジスタを更に設けてなる請求項１または請求項２に記載
   の画像処理装置。