JPH11146276A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH11146276A JPH11146276A JP31007597A JP31007597A JPH11146276A JP H11146276 A JPH11146276 A JP H11146276A JP 31007597 A JP31007597 A JP 31007597A JP 31007597 A JP31007597 A JP 31007597A JP H11146276 A JPH11146276 A JP H11146276A
- Authority
- JP
- Japan
- Prior art keywords
- information
- gain
- pallet
- image
- osd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【課題】より表現力の高いオンスクリーンディスプレイ
(OSD)画像を実現するために、例えばパレット情
報、ゲイン情報を一つのOSD画像内でライン単位に変
更できるようにした場合に、外部記憶部の読み出しレー
トに影響を与えずに実行可能な画像処理装置を提供す
る。 【解決手段】OSD画像情報のうち、パレット番号列、
パレット情報、ゲイン情報を外部記憶部1に格納する。
一方、パレット情報とゲイン情報については、読み出し
制御用テーブルを内部記憶部12に設けて色情報、ゲイ
ン情報の読み出しレートを制御する。これにより、パレ
ット番号列の読み出しレートを確保でき、外部記憶部の
読み出しレートに影響を与えなくなる。 【効果】OSD画像内の発色数、ブレンドの自由度が格
段に上がる。
(OSD)画像を実現するために、例えばパレット情
報、ゲイン情報を一つのOSD画像内でライン単位に変
更できるようにした場合に、外部記憶部の読み出しレー
トに影響を与えずに実行可能な画像処理装置を提供す
る。 【解決手段】OSD画像情報のうち、パレット番号列、
パレット情報、ゲイン情報を外部記憶部1に格納する。
一方、パレット情報とゲイン情報については、読み出し
制御用テーブルを内部記憶部12に設けて色情報、ゲイ
ン情報の読み出しレートを制御する。これにより、パレ
ット番号列の読み出しレートを確保でき、外部記憶部の
読み出しレートに影響を与えなくなる。 【効果】OSD画像内の発色数、ブレンドの自由度が格
段に上がる。
Description
【0001】
【発明の属する技術分野】本発明は画像処理装置に係
り、更に詳しく言えば、テレビジョン、VTR等の画像
フレームに文字や図形等の制御情報あるいはサービス情
報等を重ねて表示するオンスクリーンディスプレイ(以
下、OSDと呼ぶ)機能を有する画像処理装置に関す
る。
り、更に詳しく言えば、テレビジョン、VTR等の画像
フレームに文字や図形等の制御情報あるいはサービス情
報等を重ねて表示するオンスクリーンディスプレイ(以
下、OSDと呼ぶ)機能を有する画像処理装置に関す
る。
【0002】
【従来の技術】テレビジョン信号等の映像フレームに文
字や図形等の制御情報或いはサービス情報等(以下、サ
ービス情報等と略称する)の画像信号を重ねて表示する
OSD機能を有する画像処理装置において、サービス情
報等のOSD画像信号の生成には、一般に画像を構成す
る画素を表示走査順に並べた色情報が必要であるが、あ
る画素位置に表示する色情報を指定するために、この色
情報の代わりに、表示すべき色情報に番号を付与した色
情報番号を使用する方法が知られている。この色情報番
号を使用する方法は、OSD画像の発色数が少ない場
合、処理に必要な総データ量を効果的に押さえることが
できる利点がある。
字や図形等の制御情報或いはサービス情報等(以下、サ
ービス情報等と略称する)の画像信号を重ねて表示する
OSD機能を有する画像処理装置において、サービス情
報等のOSD画像信号の生成には、一般に画像を構成す
る画素を表示走査順に並べた色情報が必要であるが、あ
る画素位置に表示する色情報を指定するために、この色
情報の代わりに、表示すべき色情報に番号を付与した色
情報番号を使用する方法が知られている。この色情報番
号を使用する方法は、OSD画像の発色数が少ない場
合、処理に必要な総データ量を効果的に押さえることが
できる利点がある。
【0003】例えば、色情報として輝度信号に6ビッ
ト、青系色差信号と赤系色差信号にそれぞれ5ビットを
用いるとすると、ある画素に対する色情報は16ビット
が必要となる。しかし、画像内の総発色数が限られてい
る場合、例えば16色と限られている場合、16個の色
情報に番号を付与すればよいので、色情報番号は4ビッ
トで表現可能である。
ト、青系色差信号と赤系色差信号にそれぞれ5ビットを
用いるとすると、ある画素に対する色情報は16ビット
が必要となる。しかし、画像内の総発色数が限られてい
る場合、例えば16色と限られている場合、16個の色
情報に番号を付与すればよいので、色情報番号は4ビッ
トで表現可能である。
【0004】以下、この番号を付与された色情報をまと
めてパレットとよぶ。また、色情報はパレット情報と呼
ぶことにする。OSD画像内での画素は、このパレット
情報の番号(パレット番号)で表される。OSD画像
は、画像の表示開始位置から終了位置まで走査方向に並
べられたパレット番号列と、パレットとの組として表す
ことが出来る。例えば、上述の16ビットのパレット情
報16個からなるパレットをもつOSD画像のn番目の
走査画素は、4ビットを単位とするパレット番号列のn
番目を参照すればよい。
めてパレットとよぶ。また、色情報はパレット情報と呼
ぶことにする。OSD画像内での画素は、このパレット
情報の番号(パレット番号)で表される。OSD画像
は、画像の表示開始位置から終了位置まで走査方向に並
べられたパレット番号列と、パレットとの組として表す
ことが出来る。例えば、上述の16ビットのパレット情
報16個からなるパレットをもつOSD画像のn番目の
走査画素は、4ビットを単位とするパレット番号列のn
番目を参照すればよい。
【0005】このパレット番号列とパレットとの組でO
SD画像を表す方法は、パレットのみを分離管理できる
ため、色のみを瞬時に変更するなどの画像の色加工性に
優れている。このような理由から、テレビジョン映像等
に文字放送や交通情報等の文字、パターン等を付加情報
として多重化するOSDにおける標準的な信号フォーマ
ットとして幅広く使われている。
SD画像を表す方法は、パレットのみを分離管理できる
ため、色のみを瞬時に変更するなどの画像の色加工性に
優れている。このような理由から、テレビジョン映像等
に文字放送や交通情報等の文字、パターン等を付加情報
として多重化するOSDにおける標準的な信号フォーマ
ットとして幅広く使われている。
【0006】このようなOSD画像をテレビジョン、V
TR等の画像フレーム(以下、ビデオ画像と呼ぶ)に重
ねて表示する手段として一番単純な方法は、OSD画像
の表示位置において、ビデオ画像の画素をOSD画像の
画素に置き換えることである。この際に単純な置き換え
でなく、ビデオ画素とOSD画素に対し各々ある係数を
乗じて和をとることにより、より多彩な表示を行えるこ
とが知られている。特に、この演算が、α×(OSD画
素のパレット情報)+(1−α)×(ビデオ画素のパレ
ット情報)、で表される場合(但し0≦α≦1)、表示
結果はOSD画像の下からビデオ画像が透けて見えるよ
うに見える。これをαブレンディングといい、OSD表
示における特殊効果として既知である。ただし、この様
な処理を行う場合、OSD画像に対し、パレットとは別
に、ブレンディングの割合を示すα(以下、ゲイン情報
と呼ぶ)を別途付与する必要がある。
TR等の画像フレーム(以下、ビデオ画像と呼ぶ)に重
ねて表示する手段として一番単純な方法は、OSD画像
の表示位置において、ビデオ画像の画素をOSD画像の
画素に置き換えることである。この際に単純な置き換え
でなく、ビデオ画素とOSD画素に対し各々ある係数を
乗じて和をとることにより、より多彩な表示を行えるこ
とが知られている。特に、この演算が、α×(OSD画
素のパレット情報)+(1−α)×(ビデオ画素のパレ
ット情報)、で表される場合(但し0≦α≦1)、表示
結果はOSD画像の下からビデオ画像が透けて見えるよ
うに見える。これをαブレンディングといい、OSD表
示における特殊効果として既知である。ただし、この様
な処理を行う場合、OSD画像に対し、パレットとは別
に、ブレンディングの割合を示すα(以下、ゲイン情報
と呼ぶ)を別途付与する必要がある。
【0007】OSD画像表示を実現する従来例1とし
て、先に本出願人が出願した特願平9−10037号、
特願平9−52830号がある。この例においては、一
つのOSD画像は、パレット、パレット番号列、ゲイン
情報の組として扱われる。この場合ゲイン情報とは、O
SD画像に対し一律にかかる色の減衰度である。
て、先に本出願人が出願した特願平9−10037号、
特願平9−52830号がある。この例においては、一
つのOSD画像は、パレット、パレット番号列、ゲイン
情報の組として扱われる。この場合ゲイン情報とは、O
SD画像に対し一律にかかる色の減衰度である。
【0008】この画像処理装置の構成を図2に示す。O
SD画像は通常、外部、例えば通信回線や蓄積媒体より
受け取り、画像処理装置の管理する記憶装置に格納され
る。この際、比較的データ量の少ないパレットやゲイン
情報は内部記憶部24に、データ量の大きいパレット番
号列は外部記憶部20に格納される。この際、記憶装置
の容量を越えない程度で、複数種のOSD画像を格納し
てよい。
SD画像は通常、外部、例えば通信回線や蓄積媒体より
受け取り、画像処理装置の管理する記憶装置に格納され
る。この際、比較的データ量の少ないパレットやゲイン
情報は内部記憶部24に、データ量の大きいパレット番
号列は外部記憶部20に格納される。この際、記憶装置
の容量を越えない程度で、複数種のOSD画像を格納し
てよい。
【0009】OSD画像の表示開始タイミングより前
に、メモリ制御部21は外部記憶部20からパレット番
号列を読み出す。読み出したパレット番号列は、パレッ
ト番号列バッファ22に書き込まれる。OSD画像の表
示開始タイミングになると、パレット参照部23はパレ
ット番号列バッファ22よりパレット番号を読み出し、
読み出されたパレット番号を内部記憶部24のパレット
レジスタに送出する。これにより、内部記憶部24のパ
レットレジスタはその番号に対応したパレット情報を乗
算器25に出力する。ブレンディングを行う場合、内部
記憶部24のゲインレジスタに格納されたゲイン情報α
が乗算器25に、1−αが乗算器26に送られる。乗算
器25の乗算結果と、乗算器26におけるビデオ画像と
1−αとの乗算結果が、加算器27にて加算されること
により、OSD画像とビデオ画像のブレンディング出力
が得られる。なお、内部記憶部24内のパレットレジス
タおよびゲインレジスタにはそれぞれ外部のCPU28
等からインタフェース29を介してパレットとゲイン情
報が予め転送され書き込まれている。
に、メモリ制御部21は外部記憶部20からパレット番
号列を読み出す。読み出したパレット番号列は、パレッ
ト番号列バッファ22に書き込まれる。OSD画像の表
示開始タイミングになると、パレット参照部23はパレ
ット番号列バッファ22よりパレット番号を読み出し、
読み出されたパレット番号を内部記憶部24のパレット
レジスタに送出する。これにより、内部記憶部24のパ
レットレジスタはその番号に対応したパレット情報を乗
算器25に出力する。ブレンディングを行う場合、内部
記憶部24のゲインレジスタに格納されたゲイン情報α
が乗算器25に、1−αが乗算器26に送られる。乗算
器25の乗算結果と、乗算器26におけるビデオ画像と
1−αとの乗算結果が、加算器27にて加算されること
により、OSD画像とビデオ画像のブレンディング出力
が得られる。なお、内部記憶部24内のパレットレジス
タおよびゲインレジスタにはそれぞれ外部のCPU28
等からインタフェース29を介してパレットとゲイン情
報が予め転送され書き込まれている。
【0010】また、OSD画像表示を実現する従来例2
として、LSIロジック社のL4002を用いたOSD
に関するアプリケーションノート(LSI LOGIC Co., App
lication Note,"Using the L64002 on-screen display
feature")のデータシートがある。そこでは、一つのO
SD画像は、パレット、パレット番号列、ゲイン情報の
組として扱われる。この場合のゲイン情報とは、OSD
画像に対し一律にかかる色の減衰度である。
として、LSIロジック社のL4002を用いたOSD
に関するアプリケーションノート(LSI LOGIC Co., App
lication Note,"Using the L64002 on-screen display
feature")のデータシートがある。そこでは、一つのO
SD画像は、パレット、パレット番号列、ゲイン情報の
組として扱われる。この場合のゲイン情報とは、OSD
画像に対し一律にかかる色の減衰度である。
【0011】この従来例2の画像処理装置で取り扱うO
SD画像は、ゲイン情報、パレット、パレット番号列等
をシーケンシャルにつなげ、制御ヘッダをつけた一塊の
データ列とするフォーマットになっている。このOSD
画像を、外部より、例えば通信回線や情報蓄積媒体より
受取り、画像処理装置の管理する外部記憶部に格納し、
必要な表示タイミングに合わせ外部記憶部から読み出し
て再生・表示する。外部記憶部の容量を越えない程度で
複数種のOSD画像を格納できる。
SD画像は、ゲイン情報、パレット、パレット番号列等
をシーケンシャルにつなげ、制御ヘッダをつけた一塊の
データ列とするフォーマットになっている。このOSD
画像を、外部より、例えば通信回線や情報蓄積媒体より
受取り、画像処理装置の管理する外部記憶部に格納し、
必要な表示タイミングに合わせ外部記憶部から読み出し
て再生・表示する。外部記憶部の容量を越えない程度で
複数種のOSD画像を格納できる。
【0012】従来例1ではOSD画像情報のうち、パレ
ットやゲイン情報は内部にもち、外部読み出しはパレッ
ト番号列のみである。従来例2では、パレット番号列
と、パレットやゲイン情報全てを読み出す為、従来例1
に比べ読み出しレートを高くする必要がある。
ットやゲイン情報は内部にもち、外部読み出しはパレッ
ト番号列のみである。従来例2では、パレット番号列
と、パレットやゲイン情報全てを読み出す為、従来例1
に比べ読み出しレートを高くする必要がある。
【0013】また、従来例1では、一つのOSD画像を
構成する情報が外部と内部の記憶部に分離格納される。
内部記憶部は外部記憶部に比べ読み書きが高速である
が、容量は小さくなる。従って、同時表示可能なOSD
画像数は内部記憶部の容量で決まる。一方、従来例2で
述べた画像処理装置では、OSD画像を表示する為に必
要な情報は全て同一の記憶装置に連続して格納されてい
るので、同時表示可能なOSD画像数は外部記憶部の容
量で決まる。一般に、外部記憶部は内部記憶部と比べて
容量を大きくとれる。従って、従来例2の構成の方がよ
り多くのOSD画像を同時表示できることになる。
構成する情報が外部と内部の記憶部に分離格納される。
内部記憶部は外部記憶部に比べ読み書きが高速である
が、容量は小さくなる。従って、同時表示可能なOSD
画像数は内部記憶部の容量で決まる。一方、従来例2で
述べた画像処理装置では、OSD画像を表示する為に必
要な情報は全て同一の記憶装置に連続して格納されてい
るので、同時表示可能なOSD画像数は外部記憶部の容
量で決まる。一般に、外部記憶部は内部記憶部と比べて
容量を大きくとれる。従って、従来例2の構成の方がよ
り多くのOSD画像を同時表示できることになる。
【0014】
【発明が解決しようとする課題】前述した従来のOSD
画像では、パレット番号列と比べパレットおよびゲイン
情報の量が少なく、データ量として支配的なものはパレ
ット番号列であった。これに対して、より表現力の高い
OSD画像を実現するために、パレットおよびゲイン情
報を拡張することが考えられる。
画像では、パレット番号列と比べパレットおよびゲイン
情報の量が少なく、データ量として支配的なものはパレ
ット番号列であった。これに対して、より表現力の高い
OSD画像を実現するために、パレットおよびゲイン情
報を拡張することが考えられる。
【0015】例えば、従来例1,2共に、ゲイン情報は
一律にOSD画面全体にかかっていたが、これをパレッ
ト情報毎(色情報毎)にゲイン情報を設定できる様にす
ることにより、即ちパレットと同様なゲイン情報の組
(以下、ゲインと呼ぶ)にすることにより、ブレンドの
自由度は格段に上がる。
一律にOSD画面全体にかかっていたが、これをパレッ
ト情報毎(色情報毎)にゲイン情報を設定できる様にす
ることにより、即ちパレットと同様なゲイン情報の組
(以下、ゲインと呼ぶ)にすることにより、ブレンドの
自由度は格段に上がる。
【0016】また、どちらの従来例でも、一つのOSD
画像に対しパレットおよびゲイン情報は固定であった。
これに対し、パレットおよびゲイン情報を一つのOSD
画像内で走査ライン単位に変更できるようにすると、O
SD画像内の発色数、ブレンドの自由度共に格段に上が
る。
画像に対しパレットおよびゲイン情報は固定であった。
これに対し、パレットおよびゲイン情報を一つのOSD
画像内で走査ライン単位に変更できるようにすると、O
SD画像内の発色数、ブレンドの自由度共に格段に上が
る。
【0017】しかし、この様な拡張はパレットおよびゲ
インを走査ライン(以下、単にラインと呼ぶ)毎に用意
する必要があり、その総データ量はパレット番号列と比
べ無視できない位増加する。従って、このような拡張を
する場合、上述の従来例1では容量の少ない内部記憶装
置に、これら増加したパレットおよびゲインを格納する
ことは困難である。
インを走査ライン(以下、単にラインと呼ぶ)毎に用意
する必要があり、その総データ量はパレット番号列と比
べ無視できない位増加する。従って、このような拡張を
する場合、上述の従来例1では容量の少ない内部記憶装
置に、これら増加したパレットおよびゲインを格納する
ことは困難である。
【0018】ライン毎にパレットおよびゲインを更新す
るために、外部CPUの割り込み機能を用いて、パレッ
トおよびゲインを画像処理装置内に転送する方法が考え
られる、しかし、この場合、ライン単位に割り込みをか
けデータ転送を頻繁に行うことになるため、CPUの処
理負荷は格段に重くなる。従って、CPUの処理性能と
転送バスの性能によって表示能力が左右され、一定の表
示能力を引き出すことは難しい。
るために、外部CPUの割り込み機能を用いて、パレッ
トおよびゲインを画像処理装置内に転送する方法が考え
られる、しかし、この場合、ライン単位に割り込みをか
けデータ転送を頻繁に行うことになるため、CPUの処
理負荷は格段に重くなる。従って、CPUの処理性能と
転送バスの性能によって表示能力が左右され、一定の表
示能力を引き出すことは難しい。
【0019】そこで、従来例2と同様に、パレットおよ
びゲイン等の更新情報をパレット番号列と同じ外部記憶
装置に格納して読み出すことにすると、CPUの処理性
能に拘らず一定の表示能力を出すことができる。
びゲイン等の更新情報をパレット番号列と同じ外部記憶
装置に格納して読み出すことにすると、CPUの処理性
能に拘らず一定の表示能力を出すことができる。
【0020】しかし、従来例1,2共に、これら増加し
たパレットおよびゲインを外部記憶部に格納しようとす
ると、外部記憶部の読み出しレートが一定である場合
は、これらの情報によってパレット番号列の読み出しレ
ートが圧迫される。その結果、OSD画像の表示に制限
がかかる事になる。
たパレットおよびゲインを外部記憶部に格納しようとす
ると、外部記憶部の読み出しレートが一定である場合
は、これらの情報によってパレット番号列の読み出しレ
ートが圧迫される。その結果、OSD画像の表示に制限
がかかる事になる。
【0021】しかし、表示するOSD画像によっては、
パレットおよびゲインを毎ライン更新する必要がない場
合がある。例えば、2ライン単位でのパレットおよびゲ
インの更新で良い場合が存在する。ライン単位でパレッ
トおよびゲインの更新を制御できるようになれば、毎ラ
イン単位の更新を行う場合に比べ、パレットおよびゲイ
ンの読み出しレートは半分に押さえられる。従って、そ
の分、パレット番号列の読み出しレートを確保すること
が出来る。しかし、これらの制御テーブルを外部に持つ
と、パレット番号列の読み出しレートが圧迫されること
になる。
パレットおよびゲインを毎ライン更新する必要がない場
合がある。例えば、2ライン単位でのパレットおよびゲ
インの更新で良い場合が存在する。ライン単位でパレッ
トおよびゲインの更新を制御できるようになれば、毎ラ
イン単位の更新を行う場合に比べ、パレットおよびゲイ
ンの読み出しレートは半分に押さえられる。従って、そ
の分、パレット番号列の読み出しレートを確保すること
が出来る。しかし、これらの制御テーブルを外部に持つ
と、パレット番号列の読み出しレートが圧迫されること
になる。
【0022】そこで、本発明の目的は、外部記憶部の読
み出しレートが上げられない場合でも、パレット番号列
の読み出しレートを最大限確保してOSD画像の表示に
制限がかかることを極力抑えることが可能な画像処理装
置を提供することにある。
み出しレートが上げられない場合でも、パレット番号列
の読み出しレートを最大限確保してOSD画像の表示に
制限がかかることを極力抑えることが可能な画像処理装
置を提供することにある。
【0023】
【課題を解決するための手段】前記課題を解決するため
に、本発明に係る画像処理装置は、テレビジョン、VT
R等の画像フレームに文字や図形等の制御情報あるいは
サービス情報等を重ねて表示するオンスクリーンディス
プレイ(OSD)機能を有し少なくとも装置外部に管理
する外部記憶部を設けた画像処理装置において、前記外
部記憶部にOSD画像情報のうち、色情報番号列、色情
報、およびゲイン情報を格納し、装置内部に色情報およ
びゲイン情報のそれぞれの読み出しのための色情報制御
用テーブルおよびゲイン情報制御用テーブル(すなわ
ち、図1でいえばパレット更新テーブルおよびゲイン更
新テーブル)を格納する内部記憶部を少なくとも有する
ことを特徴とするものである。
に、本発明に係る画像処理装置は、テレビジョン、VT
R等の画像フレームに文字や図形等の制御情報あるいは
サービス情報等を重ねて表示するオンスクリーンディス
プレイ(OSD)機能を有し少なくとも装置外部に管理
する外部記憶部を設けた画像処理装置において、前記外
部記憶部にOSD画像情報のうち、色情報番号列、色情
報、およびゲイン情報を格納し、装置内部に色情報およ
びゲイン情報のそれぞれの読み出しのための色情報制御
用テーブルおよびゲイン情報制御用テーブル(すなわ
ち、図1でいえばパレット更新テーブルおよびゲイン更
新テーブル)を格納する内部記憶部を少なくとも有する
ことを特徴とするものである。
【0024】この場合、前記外部記憶部を、ゲイン情報
格納領域を4走査ライン単位で区切り、その中ではゲイ
ン情報を上詰めして格納するように構成すれば好適であ
る。
格納領域を4走査ライン単位で区切り、その中ではゲイ
ン情報を上詰めして格納するように構成すれば好適であ
る。
【0025】また、前記色情報およびゲイン情報の各制
御用テーブルから読み込まれる色情報およびゲイン情報
をそれぞれ記憶する色情報レジスタおよびゲイン情報レ
ジスタを更に設ければ好適である。
御用テーブルから読み込まれる色情報およびゲイン情報
をそれぞれ記憶する色情報レジスタおよびゲイン情報レ
ジスタを更に設ければ好適である。
【0026】
【発明の実施の形態】本発明に係る画像処理装置の好適
な実施の形態は、OSD画像を構成する画像情報のう
ち、パレット番号列、パレット、およびゲインを格納す
る記憶部を外部に持つように構成し、かつ外部に格納さ
れたパレットおよびゲインのそれぞれの更新情報を記憶
するパレット更新テーブルとゲイン更新テーブルを画像
処理装置内部に設け、これらの更新テーブルによって内
部に読み込まれるパレット情報とゲイン情報をそれぞれ
記憶するパレットレジスタとゲインレジスタを内部に設
けた構成とする。
な実施の形態は、OSD画像を構成する画像情報のう
ち、パレット番号列、パレット、およびゲインを格納す
る記憶部を外部に持つように構成し、かつ外部に格納さ
れたパレットおよびゲインのそれぞれの更新情報を記憶
するパレット更新テーブルとゲイン更新テーブルを画像
処理装置内部に設け、これらの更新テーブルによって内
部に読み込まれるパレット情報とゲイン情報をそれぞれ
記憶するパレットレジスタとゲインレジスタを内部に設
けた構成とする。
【0027】このように構成することにより、パレット
情報およびゲイン情報の読み出しレートを制御して、パ
レット番号列の読み出しレートを確保することができ
る。また、パレット情報およびゲイン情報の読み出し制
御用の更新テーブルを内部に配置したことにより、外部
記憶部の読み出しレートにも影響を与えることがない。
情報およびゲイン情報の読み出しレートを制御して、パ
レット番号列の読み出しレートを確保することができ
る。また、パレット情報およびゲイン情報の読み出し制
御用の更新テーブルを内部に配置したことにより、外部
記憶部の読み出しレートにも影響を与えることがない。
【0028】
【実施例】次に、本発明に係る画像処理装置の更に具体
的な実施例につき、添付図面を参照しながら以下詳細に
説明する。
的な実施例につき、添付図面を参照しながら以下詳細に
説明する。
【0029】図1に、本発明に係る画像処理装置の一実
施例のブロック図を示す。図1において参照符号1は外
部記憶部(外部メモリ)を示し、この外部メモリ1には
OSD画像を構成する画像情報のうち、パレット番号列
と、パレットと、ゲインがそれぞれ格納される。パレッ
トの更新を制御するためのパレット更新情報と、ゲイン
の更新を制御するためのゲイン更新情報は、外部のCP
U10等からインタフェース11を介して内部記憶部
(内部メモリ)12のパレット更新テーブルと、ゲイン
更新テーブルにそれぞれ格納される。
施例のブロック図を示す。図1において参照符号1は外
部記憶部(外部メモリ)を示し、この外部メモリ1には
OSD画像を構成する画像情報のうち、パレット番号列
と、パレットと、ゲインがそれぞれ格納される。パレッ
トの更新を制御するためのパレット更新情報と、ゲイン
の更新を制御するためのゲイン更新情報は、外部のCP
U10等からインタフェース11を介して内部記憶部
(内部メモリ)12のパレット更新テーブルと、ゲイン
更新テーブルにそれぞれ格納される。
【0030】メモリ制御部2は、表示に間に合うよう
に、外部メモリ1よりパレット番号列、パレット、ゲイ
ンをそれぞれ必要量読み出すよう動作する。まず最初
に、メモリ制御部2は表示開始タイミングが来る前に、
あらかじめ最初のライン用のパレットおよびゲインを外
部メモリ1より読み出す。メモリ制御部2は、パレット
書き込み信号をパレットバッファ4に送出しパレット書
き込みを行う。また、メモリ制御部2はゲイン書き込み
信号をゲインバッファ5に送出しゲイン書き込みを行
う。なお、図1において、破線は制御信号の流れを示
し、実線は情報やデータ等の流れを示している。
に、外部メモリ1よりパレット番号列、パレット、ゲイ
ンをそれぞれ必要量読み出すよう動作する。まず最初
に、メモリ制御部2は表示開始タイミングが来る前に、
あらかじめ最初のライン用のパレットおよびゲインを外
部メモリ1より読み出す。メモリ制御部2は、パレット
書き込み信号をパレットバッファ4に送出しパレット書
き込みを行う。また、メモリ制御部2はゲイン書き込み
信号をゲインバッファ5に送出しゲイン書き込みを行
う。なお、図1において、破線は制御信号の流れを示
し、実線は情報やデータ等の流れを示している。
【0031】次にメモリ制御部2は、表示開始タイミン
グより前に、パレット番号列を外部メモリ1から読み出
す。外部メモリ1の読み出しレートとの調整のため、こ
のデータは一旦パレット番号列バッファ3に格納され
る。
グより前に、パレット番号列を外部メモリ1から読み出
す。外部メモリ1の読み出しレートとの調整のため、こ
のデータは一旦パレット番号列バッファ3に格納され
る。
【0032】次にメモリ制御部2は、表示開始タイミン
グより前に、パレット書き込み信号をパレットレジスタ
7に送出し、パレットバッファ4に格納されているパレ
ットをパレットレジスタ7に転送する。同様にして、メ
モリ制御部2は、表示開始タイミングより前に、ゲイン
書き込み信号をゲインレジスタ8に送出し、ゲインバッ
ファ5に格納されているゲインをゲインレジスタ8に転
送する。
グより前に、パレット書き込み信号をパレットレジスタ
7に送出し、パレットバッファ4に格納されているパレ
ットをパレットレジスタ7に転送する。同様にして、メ
モリ制御部2は、表示開始タイミングより前に、ゲイン
書き込み信号をゲインレジスタ8に送出し、ゲインバッ
ファ5に格納されているゲインをゲインレジスタ8に転
送する。
【0033】パレット参照部6は、表示開始タイミング
でパレット番号列バッファ3よりパレット番号を読み出
し、このパレット番号に対応するパレット情報の格納さ
れているアドレスをパレットレジスタ7に送出する。同
様に、パレット番号に対応するゲイン情報の格納されて
いるアドレスをゲインレジスタ8に送出する。パレット
レジスタ7とゲインレジスタ8はそれぞれ表示すべきパ
レット情報とゲイン情報を出力し、これらの値は演算部
9にて乗算され、乗算結果が画像処理装置100の出力
となる。
でパレット番号列バッファ3よりパレット番号を読み出
し、このパレット番号に対応するパレット情報の格納さ
れているアドレスをパレットレジスタ7に送出する。同
様に、パレット番号に対応するゲイン情報の格納されて
いるアドレスをゲインレジスタ8に送出する。パレット
レジスタ7とゲインレジスタ8はそれぞれ表示すべきパ
レット情報とゲイン情報を出力し、これらの値は演算部
9にて乗算され、乗算結果が画像処理装置100の出力
となる。
【0034】次に、OSD画像の最初の1ラインの表示
期間に、メモリ制御部2は、内部メモリ12のパレット
更新テーブル、ゲイン更新テーブルを参照する。次のラ
インでパレットあるいはゲインを更新する場合、次のラ
インで使用するパレットおよびゲインの読み出しを行う
よう制御する。読み出したパレットとゲインは、パレッ
トバッファ4とゲインバッファ5に格納される。そし
て、メモリ制御部2は、OSD画像の最初の1ラインの
表示の終了後、次の1ラインの表示開始前までに、格納
されたパレットとゲインをそれぞれパレットレジスタ7
およびゲインレジスタ8に転送するよう制御する。
期間に、メモリ制御部2は、内部メモリ12のパレット
更新テーブル、ゲイン更新テーブルを参照する。次のラ
インでパレットあるいはゲインを更新する場合、次のラ
インで使用するパレットおよびゲインの読み出しを行う
よう制御する。読み出したパレットとゲインは、パレッ
トバッファ4とゲインバッファ5に格納される。そし
て、メモリ制御部2は、OSD画像の最初の1ラインの
表示の終了後、次の1ラインの表示開始前までに、格納
されたパレットとゲインをそれぞれパレットレジスタ7
およびゲインレジスタ8に転送するよう制御する。
【0035】また、メモリ制御部2は、パレット番号が
格納されるパレット番号列バッファ3がアンダーフロー
あるいはオーバーフローしない範囲でパレット番号列を
外部メモリ1から読み出し、パレット番号列バッファ3
に転送を行い続ける。
格納されるパレット番号列バッファ3がアンダーフロー
あるいはオーバーフローしない範囲でパレット番号列を
外部メモリ1から読み出し、パレット番号列バッファ3
に転送を行い続ける。
【0036】画像処理装置100は、以上の動作をOS
D画像の表示終了ラインまで繰り返す。ここで、メモリ
制御部2は、表示タイミングに十分間に合うようにパレ
ット番号列を外部メモリ1から読み出し、パレット番号
列バッファ3に格納すると同時に、ライン単位で更新す
るパレットとゲインも外部メモリ1から読み出し、パレ
ットバッファ4とゲインバッファ5に格納する必要があ
る。
D画像の表示終了ラインまで繰り返す。ここで、メモリ
制御部2は、表示タイミングに十分間に合うようにパレ
ット番号列を外部メモリ1から読み出し、パレット番号
列バッファ3に格納すると同時に、ライン単位で更新す
るパレットとゲインも外部メモリ1から読み出し、パレ
ットバッファ4とゲインバッファ5に格納する必要があ
る。
【0037】このパレット番号列の読み出しレートと、
パレットの読み出しレートと、ゲインの読み出しレート
の合計が外部メモリ1の読み出しレートを越えると、O
SD画像の表示に破綻を来す。従って、そのような場合
において、何らかの制限を加えることにより、OSD画
像の表示に破綻を来すことを防がなくてはならない。そ
のため、本実施例の画像処理装置においては、パレット
番号列の表示量に応じ、外部のCPU10等よりパレッ
ト更新情報とゲイン更新情報を、内部メモリ12のパレ
ット更新テーブルとゲイン更新テーブルに設定し、パレ
ットとゲインの更新と非更新を制御する事により、パレ
ット番号列の読み出しレートを確保するようにしてい
る。
パレットの読み出しレートと、ゲインの読み出しレート
の合計が外部メモリ1の読み出しレートを越えると、O
SD画像の表示に破綻を来す。従って、そのような場合
において、何らかの制限を加えることにより、OSD画
像の表示に破綻を来すことを防がなくてはならない。そ
のため、本実施例の画像処理装置においては、パレット
番号列の表示量に応じ、外部のCPU10等よりパレッ
ト更新情報とゲイン更新情報を、内部メモリ12のパレ
ット更新テーブルとゲイン更新テーブルに設定し、パレ
ットとゲインの更新と非更新を制御する事により、パレ
ット番号列の読み出しレートを確保するようにしてい
る。
【0038】図3に、内部メモリ12のパレット更新テ
ーブル、ゲイン更新テーブルの一構成例を示す。同図
(a)に示したように、パレット更新テーブルはOSD
画像の表示ライン毎に1ビットのパレットフラグをも
つ。ここでは、最大表示可能ライン数をnとし、パレッ
ト更新テーブルはn[ビット]の記憶容量を持つ。パレ
ットフラグは、その値が1の場合、そのラインで新規パ
レットに更新されることを示す。その値が0の場合、そ
のラインではパレットは更新されないことを示す。
ーブル、ゲイン更新テーブルの一構成例を示す。同図
(a)に示したように、パレット更新テーブルはOSD
画像の表示ライン毎に1ビットのパレットフラグをも
つ。ここでは、最大表示可能ライン数をnとし、パレッ
ト更新テーブルはn[ビット]の記憶容量を持つ。パレ
ットフラグは、その値が1の場合、そのラインで新規パ
レットに更新されることを示す。その値が0の場合、そ
のラインではパレットは更新されないことを示す。
【0039】同図(b)に示したように、ゲイン更新テ
ーブルはOSD画像の表示ライン毎に1ビットのゲイン
フラグをもつ。ここでは、最大表示可能ラインをnと
し、ゲイン更新テーブルはn[ビット]の記憶容量を持
つ。ゲインフラグは、その値が1の場合、そのラインで
新規ゲインに更新されることを示す。その値が0の場
合、そのラインではゲインは更新されないことを示す。
ーブルはOSD画像の表示ライン毎に1ビットのゲイン
フラグをもつ。ここでは、最大表示可能ラインをnと
し、ゲイン更新テーブルはn[ビット]の記憶容量を持
つ。ゲインフラグは、その値が1の場合、そのラインで
新規ゲインに更新されることを示す。その値が0の場
合、そのラインではゲインは更新されないことを示す。
【0040】また、パレット更新テーブルとゲイン更新
テーブルは各々独立に設定可能である。
テーブルは各々独立に設定可能である。
【0041】図4は、内部メモリ12に格納されたパレ
ット更新テーブルおよびゲイン更新テーブルと、外部メ
モリ1に格納されたパレットおよびゲインとの対応を示
す説明図(構成例1)である。ここでは、NTSC画像
のフィールド表示の場合を想定し、最大表示可能ライン
数nは、n=240としている。
ット更新テーブルおよびゲイン更新テーブルと、外部メ
モリ1に格納されたパレットおよびゲインとの対応を示
す説明図(構成例1)である。ここでは、NTSC画像
のフィールド表示の場合を想定し、最大表示可能ライン
数nは、n=240としている。
【0042】同図(c)に示すように、1回の更新で必
要なパレット内のパレット情報の総数は、パレット番号
が4[ビット]で一つの画素を表す場合で考えて、16
個としている。ライン単位で更新されるパレットは、1
つのパレット情報が2[バイト]であるとすると、パレ
ット番号が0から15までの16個のパレット情報で構
成され、その総情報量は2×16=32[バイト]であ
る。
要なパレット内のパレット情報の総数は、パレット番号
が4[ビット]で一つの画素を表す場合で考えて、16
個としている。ライン単位で更新されるパレットは、1
つのパレット情報が2[バイト]であるとすると、パレ
ット番号が0から15までの16個のパレット情報で構
成され、その総情報量は2×16=32[バイト]であ
る。
【0043】一方、1回の更新で必要なゲイン内のゲイ
ン情報の総数は、パレット番号が4[ビット]で一つの
画素を表す場合で考えて、16個としている。ライン単
位で更新されるゲインは、1つのゲイン情報が1[バイ
ト]であるとすると、パレット番号が0から15までの
16個のゲイン情報で構成され、その総情報量は1×1
6=16[バイト]である。
ン情報の総数は、パレット番号が4[ビット]で一つの
画素を表す場合で考えて、16個としている。ライン単
位で更新されるゲインは、1つのゲイン情報が1[バイ
ト]であるとすると、パレット番号が0から15までの
16個のゲイン情報で構成され、その総情報量は1×1
6=16[バイト]である。
【0044】構成例1では、パレット更新テーブルのフ
ラグが1ならば、更新用のパレットを用意し、パレット
更新テーブルのフラグが0ならば、更新用のパレットを
用意しない。例えば、図4(a)に示したように、パレ
ットの更新タイミングがライン0、ライン2、ライン2
39である場合、同図(c)に示すように、外部メモリ
1にはライン0のパレット、ライン2のパレット、ライ
ン239のパレットが連続して格納される。そして、メ
モリ制御部2は、ライン更新時に内部メモリ12のパレ
ット更新テーブルを参照し、フラグが1であれば外部メ
モリ1よりパレットを読み出し、次の読み出しアドレス
を32[バイト]進める様動作する。
ラグが1ならば、更新用のパレットを用意し、パレット
更新テーブルのフラグが0ならば、更新用のパレットを
用意しない。例えば、図4(a)に示したように、パレ
ットの更新タイミングがライン0、ライン2、ライン2
39である場合、同図(c)に示すように、外部メモリ
1にはライン0のパレット、ライン2のパレット、ライ
ン239のパレットが連続して格納される。そして、メ
モリ制御部2は、ライン更新時に内部メモリ12のパレ
ット更新テーブルを参照し、フラグが1であれば外部メ
モリ1よりパレットを読み出し、次の読み出しアドレス
を32[バイト]進める様動作する。
【0045】また、構成例1では、ゲイン更新テーブル
のフラグが1ならば、更新用のゲインを用意する。例え
ば、図4(b)に示すように、ゲインの更新タイミング
がライン0、ライン2、ライン5、ライン7、ライン2
36、ライン237、ライン239である場合、同図
(d)に示すように、外部メモリ1にはライン0、ライ
ン2、ライン5、ライン7、ライン236、ライン23
7、ライン239のゲインが連続して格納される。そし
て、メモリ制御部2は、ライン更新時に内部メモリ12
のゲイン更新テーブルを参照し、フラグが1であれば外
部メモリ1よりゲインデータを読み出し、次の読み出し
アドレスを16[バイト]進める様動作する。
のフラグが1ならば、更新用のゲインを用意する。例え
ば、図4(b)に示すように、ゲインの更新タイミング
がライン0、ライン2、ライン5、ライン7、ライン2
36、ライン237、ライン239である場合、同図
(d)に示すように、外部メモリ1にはライン0、ライ
ン2、ライン5、ライン7、ライン236、ライン23
7、ライン239のゲインが連続して格納される。そし
て、メモリ制御部2は、ライン更新時に内部メモリ12
のゲイン更新テーブルを参照し、フラグが1であれば外
部メモリ1よりゲインデータを読み出し、次の読み出し
アドレスを16[バイト]進める様動作する。
【0046】以上説明したように、構成例1の場合、外
部メモリ1へ格納するパレットとゲインの総量は最小と
なるが、あるラインに新たなパレットやゲインを追加す
る際、その後に位置するラインのパレットやゲイン情報
を全て書き直す必要がある。
部メモリ1へ格納するパレットとゲインの総量は最小と
なるが、あるラインに新たなパレットやゲインを追加す
る際、その後に位置するラインのパレットやゲイン情報
を全て書き直す必要がある。
【0047】図5は、内部メモリ12に格納されたパレ
ット更新テーブルおよびゲイン更新テーブルと、外部メ
モリ1に格納されたパレットおよびゲインとの対応を示
す説明図(構成例2)である。この場合、内部メモリ1
2のパレット更新テーブルやゲイン更新テーブルのフラ
グの値に関係なく、最大表示可能ライン数分のパレット
格納領域とゲイン格納領域を外部メモリ1に確保する。
外部メモリ1に確保すべきパレットとゲインの総量は最
大となるが、新たなパレットやゲインの追加、削除は容
易に行える。
ット更新テーブルおよびゲイン更新テーブルと、外部メ
モリ1に格納されたパレットおよびゲインとの対応を示
す説明図(構成例2)である。この場合、内部メモリ1
2のパレット更新テーブルやゲイン更新テーブルのフラ
グの値に関係なく、最大表示可能ライン数分のパレット
格納領域とゲイン格納領域を外部メモリ1に確保する。
外部メモリ1に確保すべきパレットとゲインの総量は最
大となるが、新たなパレットやゲインの追加、削除は容
易に行える。
【0048】構成例2の内部メモリ12に格納されたゲ
イン更新テーブルと外部メモリ1に格納されたゲインと
の対応関係では、読み出しデータ量と外部メモリ1の読
み出し単位が一致しない場合、無駄な読み出しが発生す
る場合がある。例えば、1ラインの更新に必要なゲイン
は16[バイト]であるが、外部メモリ1の読み出し単
位が32[バイト]であるとする。この場合、一度のア
クセスで2ライン分のゲインが外部メモリ1から読み出
されるが、内部メモリ12のこの2ライン分のゲイン更
新テーブルの値が「10」や「01」の場合には、読み
出しデータのうち半分を捨てることになり、パレット番
号列の読み出しレートの点で効果的ではない。
イン更新テーブルと外部メモリ1に格納されたゲインと
の対応関係では、読み出しデータ量と外部メモリ1の読
み出し単位が一致しない場合、無駄な読み出しが発生す
る場合がある。例えば、1ラインの更新に必要なゲイン
は16[バイト]であるが、外部メモリ1の読み出し単
位が32[バイト]であるとする。この場合、一度のア
クセスで2ライン分のゲインが外部メモリ1から読み出
されるが、内部メモリ12のこの2ライン分のゲイン更
新テーブルの値が「10」や「01」の場合には、読み
出しデータのうち半分を捨てることになり、パレット番
号列の読み出しレートの点で効果的ではない。
【0049】図6は、参照符号61で示したゲイン更新
テーブルと、外部メモリ1に格納されたゲインとの対応
を示す説明図(構成例3)である。なお、図6には、参
照符号60を付した構成例2のゲインも示してある。構
成例2で、外部メモリ1の読み出し単位が32[バイ
ト]である場合に、無駄が生じる事を示す例である。前
述したように、構成例2の外部メモリ1に格納されたゲ
イン60では、アクセス単位毎に内部メモリ12のゲイ
ン更新テーブルの値が「10」や「01」の場合には、
半分の読み出しデータが使われないことになり、無駄が
生じる。
テーブルと、外部メモリ1に格納されたゲインとの対応
を示す説明図(構成例3)である。なお、図6には、参
照符号60を付した構成例2のゲインも示してある。構
成例2で、外部メモリ1の読み出し単位が32[バイ
ト]である場合に、無駄が生じる事を示す例である。前
述したように、構成例2の外部メモリ1に格納されたゲ
イン60では、アクセス単位毎に内部メモリ12のゲイ
ン更新テーブルの値が「10」や「01」の場合には、
半分の読み出しデータが使われないことになり、無駄が
生じる。
【0050】これに対し、構成例3の外部メモリ1に格
納されたゲイン61では、4ライン単位でゲイン格納領
域を区切り、その中ではゲインを上詰めするように格納
する。例えば、図6のゲイン更新テーブルに示すよう
に、ライン0〜3でのゲインフラグは「1010」であ
る。つまり、ライン0とライン2が有効であるから、外
部メモリ1に確保されたライン0〜3分のゲイン格納領
域にはライン0、ライン2のゲインが上詰めに格納され
る。次のライン4〜7でのゲインフラグは「0101」
であるから、外部メモリ1に確保されたライン4〜7分
のゲイン格納領域にはライン5、ライン7のゲインが上
詰めに格納される。このように格納し、ゲインフラグが
「00」の場合はアクセスしないように制御すると、ゲ
インの無駄な読み出しを構成例2よりも抑えることが出
来る。
納されたゲイン61では、4ライン単位でゲイン格納領
域を区切り、その中ではゲインを上詰めするように格納
する。例えば、図6のゲイン更新テーブルに示すよう
に、ライン0〜3でのゲインフラグは「1010」であ
る。つまり、ライン0とライン2が有効であるから、外
部メモリ1に確保されたライン0〜3分のゲイン格納領
域にはライン0、ライン2のゲインが上詰めに格納され
る。次のライン4〜7でのゲインフラグは「0101」
であるから、外部メモリ1に確保されたライン4〜7分
のゲイン格納領域にはライン5、ライン7のゲインが上
詰めに格納される。このように格納し、ゲインフラグが
「00」の場合はアクセスしないように制御すると、ゲ
インの無駄な読み出しを構成例2よりも抑えることが出
来る。
【0051】以上、本発明の好適な実施例について説明
したが、本発明は前記実施例に限定されることなく、本
発明の精神を逸脱しない範囲内において種々の設計変更
をなし得ることは勿論である。
したが、本発明は前記実施例に限定されることなく、本
発明の精神を逸脱しない範囲内において種々の設計変更
をなし得ることは勿論である。
【0052】
【発明の効果】前述した実施例から明らかなように、本
発明によれば、OSD画像を構成する画像情報のうち、
パレット番号列と、パレットと、ゲインとを外部メモリ
に格納し、パレットの更新を制御するためのパレット更
新情報と、ゲインの更新を制御するためのゲイン更新情
報とを内部メモリのパレット更新テーブルおよびゲイン
更新テーブルにそれぞれ格納するように構成したことに
より、外部メモリの読み出しレートが上げられない場合
でも、パレット番号列の読み出しレートを最大限確保
し、OSD画像表示に制限がかかるのを抑えることがで
きる。
発明によれば、OSD画像を構成する画像情報のうち、
パレット番号列と、パレットと、ゲインとを外部メモリ
に格納し、パレットの更新を制御するためのパレット更
新情報と、ゲインの更新を制御するためのゲイン更新情
報とを内部メモリのパレット更新テーブルおよびゲイン
更新テーブルにそれぞれ格納するように構成したことに
より、外部メモリの読み出しレートが上げられない場合
でも、パレット番号列の読み出しレートを最大限確保
し、OSD画像表示に制限がかかるのを抑えることがで
きる。
【図1】本発明に係る画像処理装置の一実施例を示すブ
ロック図である。
ロック図である。
【図2】画像処理装置の従来例を示すブロック図であ
る。
る。
【図3】本発明に係る画像処理装置におけるパレットと
ゲインの読み出しを制御するためのパレットおよびゲイ
ン更新テーブルの一構成例を示す説明図である。
ゲインの読み出しを制御するためのパレットおよびゲイ
ン更新テーブルの一構成例を示す説明図である。
【図4】本発明に係る画像処理装置におけるパレット更
新テーブルおよびゲイン更新テーブルと、外部メモリに
格納されるパレットおよびゲインとの構成例1を示す説
明図である。
新テーブルおよびゲイン更新テーブルと、外部メモリに
格納されるパレットおよびゲインとの構成例1を示す説
明図である。
【図5】本発明に係る画像処理装置におけるパレット更
新テーブルおよびゲイン更新テーブルと、外部メモリに
格納されるパレットおよびゲインとの構成例2を示す説
明図である。
新テーブルおよびゲイン更新テーブルと、外部メモリに
格納されるパレットおよびゲインとの構成例2を示す説
明図である。
【図6】本発明に係る画像処理装置におけるゲイン更新
テーブルと、外部メモリに格納されるゲインとの構成例
3を示す説明図である。
テーブルと、外部メモリに格納されるゲインとの構成例
3を示す説明図である。
1…外部記憶部(外部メモリ)、2…メモリ制御部、3
…パレット番号列バッファ、4…パレットバッファ、5
…ゲインバッファ、6…パレット参照部、7…パレット
レジスタ、8…ゲインレジスタ、9…演算部、10…C
PU、11…インタフェース、12…内部メモリ、20
…外部記憶部、21…メモリ制御部、22…パレット番
号列バッファ、23…パレット参照部、24…内部記憶
部、25,26…乗算器、27…加算器、28…CP
U、29…インタフェース、100…画像処理装置、α
…ゲイン情報。
…パレット番号列バッファ、4…パレットバッファ、5
…ゲインバッファ、6…パレット参照部、7…パレット
レジスタ、8…ゲインレジスタ、9…演算部、10…C
PU、11…インタフェース、12…内部メモリ、20
…外部記憶部、21…メモリ制御部、22…パレット番
号列バッファ、23…パレット参照部、24…内部記憶
部、25,26…乗算器、27…加算器、28…CP
U、29…インタフェース、100…画像処理装置、α
…ゲイン情報。
Claims (3)
- 【請求項1】テレビジョン、VTR等の画像フレームに
文字や図形等の制御情報あるいはサービス情報等を重ね
て表示するオンスクリーンディスプレイ(OSD)機能
を有し少なくとも装置外部に管理する外部記憶部を設け
た画像処理装置において、前記外部記憶部にOSD画像
情報のうち、色情報番号列、色情報、およびゲイン情報
を格納し、装置内部に色情報およびゲイン情報のそれぞ
れの読み出しのための色情報制御用テーブルおよびゲイ
ン情報制御用テーブルを格納する内部記憶部を少なくと
も有することを特徴とする画像処理装置。 - 【請求項2】前記外部記憶部が、ゲイン情報格納領域を
4走査ライン単位で区切り、その中ではゲイン情報を上
詰めして格納するように構成してなる請求項1記載の画
像処理装置。 - 【請求項3】前記色情報およびゲイン情報の各制御用テ
ーブルに基づいて読み込まれる色情報およびゲイン情報
をそれぞれ記憶する色情報レジスタおよびゲイン情報レ
ジスタを更に設けてなる請求項1または請求項2に記載
の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31007597A JPH11146276A (ja) | 1997-11-12 | 1997-11-12 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31007597A JPH11146276A (ja) | 1997-11-12 | 1997-11-12 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11146276A true JPH11146276A (ja) | 1999-05-28 |
Family
ID=18000884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31007597A Pending JPH11146276A (ja) | 1997-11-12 | 1997-11-12 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11146276A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008257218A (ja) * | 2007-03-30 | 2008-10-23 | Gunko Kagi (Shenzhen) Yugenkoshi | オン・スクリーン・ディスプレイ制御システム及び制御方法 |
-
1997
- 1997-11-12 JP JP31007597A patent/JPH11146276A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008257218A (ja) * | 2007-03-30 | 2008-10-23 | Gunko Kagi (Shenzhen) Yugenkoshi | オン・スクリーン・ディスプレイ制御システム及び制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5559954A (en) | Method & apparatus for displaying pixels from a multi-format frame buffer | |
JP3442252B2 (ja) | ソフトウェアによるmpegデコーダに対してyuvデータフォーマット変換を支援するハードウェア | |
US5808630A (en) | Split video architecture for personal computers | |
US6380944B2 (en) | Image processing system for processing image data in a plurality of color modes | |
US7969793B2 (en) | Register configuration control device, register configuration control method, and program for implementing the method | |
JP3776792B2 (ja) | ディスプレイシステムのインターフェース装置及びその方法 | |
JP4263190B2 (ja) | 映像合成回路 | |
US20040113913A1 (en) | System and method for processing memory with YCbCr 4:2:0 planar video data format | |
US7595844B2 (en) | Method for assisting video compression in a computer system | |
JP2002064697A (ja) | 画像処理装置及び画像処理方法 | |
US5943045A (en) | Image file, generation method thereof, and image display apparatus | |
JP2001209789A (ja) | グラフィックアクセラレータおよび描画方法 | |
JPH07262367A (ja) | デジタル画像信号処理装置および方法 | |
JPH11146276A (ja) | 画像処理装置 | |
JP3238692B2 (ja) | ソフトウェア/ハードウェア複合方式を用いたデータ処理装置及び方法 | |
US7154559B2 (en) | Video apparatus, notably video decoder, and process for memory control in such an apparatus | |
US6421059B1 (en) | Apparatus and method for rendering characters into a memory | |
JP2000503134A (ja) | 画像信号処理装置およびデジタルデータ信号の処理方法 | |
JPH01229382A (ja) | 画像処理システム | |
JP4717168B2 (ja) | 信号処理装置および信号処理方法 | |
JP2007298796A (ja) | Osdデータ処理システム、プロジェクタおよびosdデータ処理方法 | |
US6987545B1 (en) | Apparatus for assisting video compression in a computer system | |
US6980217B1 (en) | Integration of video processing into a block move engine | |
EP1239671B1 (en) | Video apparatus, notably video decoder, and process for memory control such an apparatus | |
US20020154081A1 (en) | Liquid crystal display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20050707 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050712 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |