JPH11145385A - 電子素子及び電極形成方法 - Google Patents
電子素子及び電極形成方法Info
- Publication number
- JPH11145385A JPH11145385A JP30564997A JP30564997A JPH11145385A JP H11145385 A JPH11145385 A JP H11145385A JP 30564997 A JP30564997 A JP 30564997A JP 30564997 A JP30564997 A JP 30564997A JP H11145385 A JPH11145385 A JP H11145385A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulator film
- electronic device
- defect
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 容量素子等の絶縁体膜表面に電極を形成した
従来の電子素子では，電極の材料にＰｔ，Ａｕ，Ａｌ等
の金属原子材料や金属酸化物（ＭＯX ）を用いていたた
め，絶縁体膜に生じたピンホールや粒界等の欠陥に電極
材料が入り込んでリーク電流が生じる問題があった。 【解決手段】 本発明は，例えば上部電極３の材料に絶
縁体膜１に生じるピンホールや粒界等の欠陥の寸法ＤＳ
よりも大きな基本単位（格子定数等）を有する酸化物超
電導体等の漏洩防止材料を用いることにより，上記欠陥
に導電性の電極材料が入り込まないようにしてリーク電
流を低減することを図ったものである。
従来の電子素子では，電極の材料にＰｔ，Ａｕ，Ａｌ等
の金属原子材料や金属酸化物（ＭＯX ）を用いていたた
め，絶縁体膜に生じたピンホールや粒界等の欠陥に電極
材料が入り込んでリーク電流が生じる問題があった。 【解決手段】 本発明は，例えば上部電極３の材料に絶
縁体膜１に生じるピンホールや粒界等の欠陥の寸法ＤＳ
よりも大きな基本単位（格子定数等）を有する酸化物超
電導体等の漏洩防止材料を用いることにより，上記欠陥
に導電性の電極材料が入り込まないようにしてリーク電
流を低減することを図ったものである。
Description
【０００１】
【本発明の属する技術分野】本発明は，電子素子及び電
極形成方法に係り，詳しくは，絶縁体薄膜に電極を接触
させた構造を有する例えば強誘電体キャパシタ等の電子
素子及び電極形成方法に関するものである。
極形成方法に係り，詳しくは，絶縁体薄膜に電極を接触
させた構造を有する例えば強誘電体キャパシタ等の電子
素子及び電極形成方法に関するものである。
【０００２】
【従来の技術】近年，強誘電体キャパシタとＭＯＳトラ
ンジスタとを組み合わせた不揮発性強誘電体メモリにつ
いての開発・研究が活発に行われている。上記不揮発性
強誘電体メモリは，ＥＥＰＲＯＭやフラッシュメモリと
いった不揮発性メモリと較べて高速な消去及び再書き込
みが可能で，メモリ・セル構造が類似するＤＲＡＭと較
べて消費電力が少ないという利点を有する。ここで，図
２に上記不揮発性強誘電体メモリの断面構造の一例を示
す。
ンジスタとを組み合わせた不揮発性強誘電体メモリにつ
いての開発・研究が活発に行われている。上記不揮発性
強誘電体メモリは，ＥＥＰＲＯＭやフラッシュメモリと
いった不揮発性メモリと較べて高速な消去及び再書き込
みが可能で，メモリ・セル構造が類似するＤＲＡＭと較
べて消費電力が少ないという利点を有する。ここで，図
２に上記不揮発性強誘電体メモリの断面構造の一例を示
す。
【０００３】図２に示す強誘電体メモリ２０では，通常
のＭＯＳトランジスタ２１の上部に強誘電体キャパシタ
２２が形成されている。即ち，ＭＯＳトランジスタ２１
のゲート電極２１１上部に絶縁膜２３を介して強誘電体
キャパシタ２２の下部電極２２１が形成され，該下部電
極２２１上に強誘電体薄膜２２２が形成され，該強誘電
体薄膜２２２上にＰｔ，Ａｕ，Ａｌ等の金属原子材料や
金属酸化物（ＭＯX ）等からなる上部電極２２３が形成
されている。また，ＭＯＳトランジスタ２１のドレイン
２１２は，強誘電体キャパシタ２２の下部電極２２１に
接続されている。
のＭＯＳトランジスタ２１の上部に強誘電体キャパシタ
２２が形成されている。即ち，ＭＯＳトランジスタ２１
のゲート電極２１１上部に絶縁膜２３を介して強誘電体
キャパシタ２２の下部電極２２１が形成され，該下部電
極２２１上に強誘電体薄膜２２２が形成され，該強誘電
体薄膜２２２上にＰｔ，Ａｕ，Ａｌ等の金属原子材料や
金属酸化物（ＭＯX ）等からなる上部電極２２３が形成
されている。また，ＭＯＳトランジスタ２１のドレイン
２１２は，強誘電体キャパシタ２２の下部電極２２１に
接続されている。
【０００４】上記強誘電体メモリ２０では，強誘電体薄
膜２２２の残留分極を利用してデータの値が記憶され
る。電圧印加によって生じた残留分極の方向によって２
値情報を記憶するのである。即ち，印加される電圧が無
くなってもデータが保持される不揮発性メモリが提供さ
れる。ところで，上記強誘電体キャパシタ２２に用いら
れる例えばＰＺＴ等の強誘電体は多結晶構造を有し，そ
の表面に形成される電極の材質によって特性が大きく影
響される。一般的に上記下部電極２２１又は上部電極２
２３に用いられる電極材料は上述したＰｔ，Ａｕ，Ａｌ
等の金属原子材料や金属酸化物（ＭＯX ）等である。こ
の中でもＰｔは，反応性が低く，高温耐性が優れている
等の利点を有するため，よく用いられている。また，強
誘電体薄膜２２２の酸素欠損に起因する膜疲労特性の劣
化を防止するために，電極材料に例えばＲｕＯ2 等の金
属酸化物を用いることも知られている。
膜２２２の残留分極を利用してデータの値が記憶され
る。電圧印加によって生じた残留分極の方向によって２
値情報を記憶するのである。即ち，印加される電圧が無
くなってもデータが保持される不揮発性メモリが提供さ
れる。ところで，上記強誘電体キャパシタ２２に用いら
れる例えばＰＺＴ等の強誘電体は多結晶構造を有し，そ
の表面に形成される電極の材質によって特性が大きく影
響される。一般的に上記下部電極２２１又は上部電極２
２３に用いられる電極材料は上述したＰｔ，Ａｕ，Ａｌ
等の金属原子材料や金属酸化物（ＭＯX ）等である。こ
の中でもＰｔは，反応性が低く，高温耐性が優れている
等の利点を有するため，よく用いられている。また，強
誘電体薄膜２２２の酸素欠損に起因する膜疲労特性の劣
化を防止するために，電極材料に例えばＲｕＯ2 等の金
属酸化物を用いることも知られている。
【０００５】
【発明が解決しようとする課題】しかしながら，多結晶
構造を有する強誘電体薄膜２２２には電導性が高い結晶
粒界が含まれている。また，結晶化させる温度が低い場
合には，結晶粒間にピンホールが生じる場合もある。こ
のように結晶性が悪く，結晶粒界やピンホール等の欠陥
が存在すると，例えば図３に示すように，Ｐｔ等の金属
原子材料やＲｕＯ 2 等の金属酸化物（ＭＯX ）は上記欠
陥内に入り込んでしまう。この欠陥が強誘電体薄膜２２
２を略貫通していると，入り込んだ導電性の電極材料
は，他方の電極に達し，絶縁性を損なわせるリーク電流
の原因となる。これらの問題は強誘電体薄膜に限らず，
多結晶構造を有する絶縁体膜にも見られるものである。
構造を有する強誘電体薄膜２２２には電導性が高い結晶
粒界が含まれている。また，結晶化させる温度が低い場
合には，結晶粒間にピンホールが生じる場合もある。こ
のように結晶性が悪く，結晶粒界やピンホール等の欠陥
が存在すると，例えば図３に示すように，Ｐｔ等の金属
原子材料やＲｕＯ 2 等の金属酸化物（ＭＯX ）は上記欠
陥内に入り込んでしまう。この欠陥が強誘電体薄膜２２
２を略貫通していると，入り込んだ導電性の電極材料
は，他方の電極に達し，絶縁性を損なわせるリーク電流
の原因となる。これらの問題は強誘電体薄膜に限らず，
多結晶構造を有する絶縁体膜にも見られるものである。
【０００６】このような絶縁性の劣化を防止するため
に，これまでは，なるべく高温で強誘電体薄膜２２２を
形成し結晶性の良いものを用いたり，電極形成後に熱処
理を行わない等の対策が行われていた。このため，強誘
電体薄膜等の絶縁体薄膜を形成する場合の難易度が高ま
り，強誘電体メモリ等の作成も困難なものとなる場合が
あった。
に，これまでは，なるべく高温で強誘電体薄膜２２２を
形成し結晶性の良いものを用いたり，電極形成後に熱処
理を行わない等の対策が行われていた。このため，強誘
電体薄膜等の絶縁体薄膜を形成する場合の難易度が高ま
り，強誘電体メモリ等の作成も困難なものとなる場合が
あった。
【０００７】本発明は，このような従来の課題を解決す
るために，電子素子及び電極形成方法を改良し，絶縁体
膜に生じる欠陥よりも大きな基本単位を有する酸化物超
電導体等を電極に用いることによりリーク電流を低減し
た電子素子及び電極形成方法を提供することを目的とす
るものである。
るために，電子素子及び電極形成方法を改良し，絶縁体
膜に生じる欠陥よりも大きな基本単位を有する酸化物超
電導体等を電極に用いることによりリーク電流を低減し
た電子素子及び電極形成方法を提供することを目的とす
るものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に請求項１に記載の発明は，絶縁体膜表面に電極を形成
した構造を備え，上記絶縁体膜を略貫通する欠陥の寸法
よりも大きな基本単位を有する漏洩防止材料を上記電極
に用いたことのその要旨とする。また，請求項２に記載
の発明は，上記請求項１に記載の電子素子において，上
記絶縁体膜が多結晶構造を有するものであって，上記欠
陥が上記絶縁体膜の結晶粒間に生じたものであることを
その要旨とする。
に請求項１に記載の発明は，絶縁体膜表面に電極を形成
した構造を備え，上記絶縁体膜を略貫通する欠陥の寸法
よりも大きな基本単位を有する漏洩防止材料を上記電極
に用いたことのその要旨とする。また，請求項２に記載
の発明は，上記請求項１に記載の電子素子において，上
記絶縁体膜が多結晶構造を有するものであって，上記欠
陥が上記絶縁体膜の結晶粒間に生じたものであることを
その要旨とする。
【０００９】また，請求項３に記載の発明は，上記請求
項１又は２に記載の電子素子において，上記漏洩防止材
料が酸化物超電導体であって，上記基本単位が上記酸化
物超電導体の格子定数であることをその要旨とする。ま
た，請求項４に記載の発明は，上記請求項１又は２に記
載の電子素子において，上記漏洩防止材料がフラーレン
であることをその要旨とする。
項１又は２に記載の電子素子において，上記漏洩防止材
料が酸化物超電導体であって，上記基本単位が上記酸化
物超電導体の格子定数であることをその要旨とする。ま
た，請求項４に記載の発明は，上記請求項１又は２に記
載の電子素子において，上記漏洩防止材料がフラーレン
であることをその要旨とする。
【００１０】また，請求項５に記載の発明は，上記請求
項１〜４のいずれか１項に記載の電子素子において，上
記絶縁体膜に強誘電体材料を用いたことをその要旨とす
る。また，請求項６に記載の発明は，上記請求項１〜５
のいずれか１項に記載の電子素子において，上記絶縁体
膜に金属酸化物誘電体を用いたことをその要旨とする。
項１〜４のいずれか１項に記載の電子素子において，上
記絶縁体膜に強誘電体材料を用いたことをその要旨とす
る。また，請求項６に記載の発明は，上記請求項１〜５
のいずれか１項に記載の電子素子において，上記絶縁体
膜に金属酸化物誘電体を用いたことをその要旨とする。
【００１１】また，請求項７に記載の発明は，上記請求
項１〜６のいずれか１項に記載の電子素子において，上
記電極が上記絶縁体膜に対して平板状に形成されたこと
をその要旨とする。上記請求項１〜７のいずれか１項に
記載の電子素子によれば，多結晶構造を有する絶縁体膜
の結晶性が多少悪く，上記絶縁体膜を略貫通するピンホ
ールや結晶粒界等の欠陥が存在する場合でも，上記欠陥
の寸法よりも大きな基本単位（格子定数）を有する例え
ば酸化物超電導体等の漏洩防止材料が電極に用いられる
ため，上記欠陥内に導電性の電極材料が入り込まない。
従って，上記絶縁体膜を流れるリーク電流が低減され，
結晶性の悪い材料でも上記絶縁体膜に用いることが可能
となる。その結果，高温で結晶化させる等の必要がなく
なり，例えば強誘電体メモリを作成する際のプロセスが
容易なものとなる。尚，上記欠陥の寸法とは，例えば欠
陥の入り口部に内接する最も大きな円の径で表される有
効径のことを言う。
項１〜６のいずれか１項に記載の電子素子において，上
記電極が上記絶縁体膜に対して平板状に形成されたこと
をその要旨とする。上記請求項１〜７のいずれか１項に
記載の電子素子によれば，多結晶構造を有する絶縁体膜
の結晶性が多少悪く，上記絶縁体膜を略貫通するピンホ
ールや結晶粒界等の欠陥が存在する場合でも，上記欠陥
の寸法よりも大きな基本単位（格子定数）を有する例え
ば酸化物超電導体等の漏洩防止材料が電極に用いられる
ため，上記欠陥内に導電性の電極材料が入り込まない。
従って，上記絶縁体膜を流れるリーク電流が低減され，
結晶性の悪い材料でも上記絶縁体膜に用いることが可能
となる。その結果，高温で結晶化させる等の必要がなく
なり，例えば強誘電体メモリを作成する際のプロセスが
容易なものとなる。尚，上記欠陥の寸法とは，例えば欠
陥の入り口部に内接する最も大きな円の径で表される有
効径のことを言う。
【００１２】また，請求項８に記載の発明は，半導体基
板上に多結晶構造を有する絶縁体膜を形成する工程と，
上記絶縁体膜の結晶粒間に生じる欠陥の寸法よりも大き
な基本単位を有する漏洩防止材料を用いて，上記絶縁体
膜上に電極を形成する工程とを具備してなることをその
要旨とする。また，請求項９に記載の発明は，上記請求
項８に記載の電極形成方法において，上記電極が上記絶
縁体膜に対して平板状に形成されてなることをその要旨
とする。
板上に多結晶構造を有する絶縁体膜を形成する工程と，
上記絶縁体膜の結晶粒間に生じる欠陥の寸法よりも大き
な基本単位を有する漏洩防止材料を用いて，上記絶縁体
膜上に電極を形成する工程とを具備してなることをその
要旨とする。また，請求項９に記載の発明は，上記請求
項８に記載の電極形成方法において，上記電極が上記絶
縁体膜に対して平板状に形成されてなることをその要旨
とする。
【００１３】上記請求項８又は９に記載の電極形成方法
によれば，例えば電極が絶縁体膜に対して平板状に形成
された容量素子等において，電極材料を絶縁体膜に入り
込ませないようにしてリーク電流を低減することができ
る。
によれば，例えば電極が絶縁体膜に対して平板状に形成
された容量素子等において，電極材料を絶縁体膜に入り
込ませないようにしてリーク電流を低減することができ
る。
【００１４】
【発明の実施の形態】以下，添付図面を参照して，本発
明の実施の形態につき説明し，本発明の理解に供する。
尚，以下の実施の形態は，本発明の具体的な一例であっ
て，本発明の技術的範囲を限定する性格のものではな
い。ここに，図１は本発明の一実施の形態に係る電子素
子の断面構造を概略示す図である。
明の実施の形態につき説明し，本発明の理解に供する。
尚，以下の実施の形態は，本発明の具体的な一例であっ
て，本発明の技術的範囲を限定する性格のものではな
い。ここに，図１は本発明の一実施の形態に係る電子素
子の断面構造を概略示す図である。
【００１５】図１に示すように，本発明の一実施の形態
に係る電子素子は，絶縁体膜１に対して電極が平板状に
形成された容量素子であって，例えばＰＺＴ（Ｐｂ（Ｚ
ｒXＴｉ1-X ）Ｏ3 ）等の多結晶構造を有する絶縁体膜
１を下部電極２及び上部電極３に接触させた構造を備
え，上記絶縁体膜１を略貫通するピンホールや結晶粒界
等の欠陥の寸法ＤＳよりも大きな格子定数（基本単位）
Ｕを有するＹＢａ2 Ｃｕ 3 Ｏ7 等の酸化物超電導体（漏
洩防止材料）を上記上部電極３に用いる。
に係る電子素子は，絶縁体膜１に対して電極が平板状に
形成された容量素子であって，例えばＰＺＴ（Ｐｂ（Ｚ
ｒXＴｉ1-X ）Ｏ3 ）等の多結晶構造を有する絶縁体膜
１を下部電極２及び上部電極３に接触させた構造を備
え，上記絶縁体膜１を略貫通するピンホールや結晶粒界
等の欠陥の寸法ＤＳよりも大きな格子定数（基本単位）
Ｕを有するＹＢａ2 Ｃｕ 3 Ｏ7 等の酸化物超電導体（漏
洩防止材料）を上記上部電極３に用いる。
【００１６】上記実施の形態に係る電子素子が，従来の
技術ととりわけ異なる点は，上記上部電極３にＰｔ，Ａ
ｕ，Ａｌ等の金属原子材料や金属酸化物（ＭＯX ）を用
いず，酸化物超電導体のような上記欠陥の寸法ＤＳより
も基本単位Ｕが大きい導電性材料を上記上部電極に用い
た点である。尚，上記欠陥の寸法ＤＳとは，例えば図１
（ｂ）に示すように，欠陥の入り口部Ｄに内接するもっ
とも大きな円の径で表される有効径を言う。
技術ととりわけ異なる点は，上記上部電極３にＰｔ，Ａ
ｕ，Ａｌ等の金属原子材料や金属酸化物（ＭＯX ）を用
いず，酸化物超電導体のような上記欠陥の寸法ＤＳより
も基本単位Ｕが大きい導電性材料を上記上部電極に用い
た点である。尚，上記欠陥の寸法ＤＳとは，例えば図１
（ｂ）に示すように，欠陥の入り口部Ｄに内接するもっ
とも大きな円の径で表される有効径を言う。
【００１７】上記電子素子を例えば単結晶シリコン基板
４上に作成する場合には，まず基板温度を約３００℃程
度に設定した状態で，上記シリコン基板４上にスパッタ
リング等のＰＶＤ法によりＰｔ等からなる膜厚１５０〜
３５０ｎｍ程度の下部電極２が形成される。次に，上記
下部電極２上に例えばゾルゲル法によりＰＺＴ（Ｐｂ
（ＺｒX Ｔｉ 1-X ）Ｏ3 ）等の強誘電体材料からなる膜
厚１００〜３００ｎｍ程度の絶縁体膜が形成される。Ｐ
ＺＴは，ペロブスカイト型の結晶構造を有する酸化物強
誘電体であって，その比誘電率は薄膜でも８００〜１０
００と非常に高く，結晶化温度は５００〜８００℃程度
である。もちろん，高温で形成する方が結晶性は良い。
４上に作成する場合には，まず基板温度を約３００℃程
度に設定した状態で，上記シリコン基板４上にスパッタ
リング等のＰＶＤ法によりＰｔ等からなる膜厚１５０〜
３５０ｎｍ程度の下部電極２が形成される。次に，上記
下部電極２上に例えばゾルゲル法によりＰＺＴ（Ｐｂ
（ＺｒX Ｔｉ 1-X ）Ｏ3 ）等の強誘電体材料からなる膜
厚１００〜３００ｎｍ程度の絶縁体膜が形成される。Ｐ
ＺＴは，ペロブスカイト型の結晶構造を有する酸化物強
誘電体であって，その比誘電率は薄膜でも８００〜１０
００と非常に高く，結晶化温度は５００〜８００℃程度
である。もちろん，高温で形成する方が結晶性は良い。
【００１８】尚，ＰＺＴでは，Ｌａ，Ｎｂ，Ｂｉ等の他
の陽イオンを添加することによって，結晶粒の間にある
粒界層を通したリーク電流を低減させることも可能であ
る。また，上記ゾルゲル法では，液体（ゾル）状の原料
をスピンコーディング等により形成面に塗付し焼成する
ことによって成膜が行われる。原料には，構成元素それ
ぞれの金属アルコキシドを適切な比で混合したものが用
いられ，組成比やドーパントの制御が比較的容易であ
る。ＰＺＴの場合に用いられる原料は例えばＰｂ（ＣＨ
3 ＣＯＯ）2 ・３Ｈ2 Ｏ等である。
の陽イオンを添加することによって，結晶粒の間にある
粒界層を通したリーク電流を低減させることも可能であ
る。また，上記ゾルゲル法では，液体（ゾル）状の原料
をスピンコーディング等により形成面に塗付し焼成する
ことによって成膜が行われる。原料には，構成元素それ
ぞれの金属アルコキシドを適切な比で混合したものが用
いられ，組成比やドーパントの制御が比較的容易であ
る。ＰＺＴの場合に用いられる原料は例えばＰｂ（ＣＨ
3 ＣＯＯ）2 ・３Ｈ2 Ｏ等である。
【００１９】また，本実施の形態では，焼成温度は比較
的低い約６００℃程度に設定された。焼成温度が低けれ
ば，熱拡散等による他のデバイスへの悪影響を抑えるこ
とができるため，強誘電体メモリ等のデバイス作成が容
易となる。しかしながら，結晶性が多少悪くなるため，
上記絶縁体膜１を略貫通するピンホール等の欠陥が生じ
てしまうことがある。従って，上記欠陥が生じている絶
縁体膜１上に従来のようにＰｔ，Ａｕ，Ａｌ等の金属原
子材料や金属酸化物等（ＭＯX ）からなる電極を形成す
れば，上記欠陥内に金属原子や金属酸化物分子が浸み込
んでしまい，絶縁性が劣化してしまう。
的低い約６００℃程度に設定された。焼成温度が低けれ
ば，熱拡散等による他のデバイスへの悪影響を抑えるこ
とができるため，強誘電体メモリ等のデバイス作成が容
易となる。しかしながら，結晶性が多少悪くなるため，
上記絶縁体膜１を略貫通するピンホール等の欠陥が生じ
てしまうことがある。従って，上記欠陥が生じている絶
縁体膜１上に従来のようにＰｔ，Ａｕ，Ａｌ等の金属原
子材料や金属酸化物等（ＭＯX ）からなる電極を形成す
れば，上記欠陥内に金属原子や金属酸化物分子が浸み込
んでしまい，絶縁性が劣化してしまう。
【００２０】これに対し，本実施の形態に係る電子素子
では，上記絶縁体膜１上に上記欠陥の寸法ＤＳよりも基
本単位Ｕが大きい酸化物超電導体のような漏洩防止材料
が電極材料に用いられ，膜厚１５０〜３５０ｎｍ程度の
上部電極３が形成される。この上部電極３の形成は，例
えばＹＢｉ2 Ｃｕ3 Ｏ7 を焼成したものをターゲットに
用いたスパッタリング法により行われる。この時の基板
温度は，約５００℃以上である。上記上部電極３を形成
するＹＢｉ2 Ｃｕ3 Ｏ7 の格子定数は長軸が１２Å程度
である。一方，上記欠陥の寸法ＤＳは約５〜６Å程度で
ある。従って，上記欠陥内に上部電極３の材料が入り込
むことができず，ピンホールや結晶粒間の粒界層を通る
リーク電流を低減することができる。
では，上記絶縁体膜１上に上記欠陥の寸法ＤＳよりも基
本単位Ｕが大きい酸化物超電導体のような漏洩防止材料
が電極材料に用いられ，膜厚１５０〜３５０ｎｍ程度の
上部電極３が形成される。この上部電極３の形成は，例
えばＹＢｉ2 Ｃｕ3 Ｏ7 を焼成したものをターゲットに
用いたスパッタリング法により行われる。この時の基板
温度は，約５００℃以上である。上記上部電極３を形成
するＹＢｉ2 Ｃｕ3 Ｏ7 の格子定数は長軸が１２Å程度
である。一方，上記欠陥の寸法ＤＳは約５〜６Å程度で
ある。従って，上記欠陥内に上部電極３の材料が入り込
むことができず，ピンホールや結晶粒間の粒界層を通る
リーク電流を低減することができる。
【００２１】このように，本実施の形態に係る容量素子
では，絶縁体膜の結晶性が多少悪くピンホール等の絶縁
体膜を略貫通する欠陥が存在する場合でも，導電性材料
が上記欠陥内に入り込まず，絶縁体膜のリーク電流を低
減することが可能となる。従って，結晶性の悪い材料で
も上記絶縁体膜に用いることが可能となる。その結果，
高温で結晶化させる等の必要がなくなり，例えば強誘電
体メモリを作成する際のプロセスが容易なものとなる。
では，絶縁体膜の結晶性が多少悪くピンホール等の絶縁
体膜を略貫通する欠陥が存在する場合でも，導電性材料
が上記欠陥内に入り込まず，絶縁体膜のリーク電流を低
減することが可能となる。従って，結晶性の悪い材料で
も上記絶縁体膜に用いることが可能となる。その結果，
高温で結晶化させる等の必要がなくなり，例えば強誘電
体メモリを作成する際のプロセスが容易なものとなる。
【００２２】
【実施例】上記実施の形態では，絶縁体膜１にＰＺＴを
用いたが，もちろんＳＢＴ（ＳｒＢｉ2 ＴａＯ9 ）等の
他の強誘電体材料を用いてもよい。ＳＢＴを用いれば，
印加電圧の反転が１０12回以上繰り返されても残留分極
の値を維持することができ，書き換え可能回数の多い強
誘電体キャパシタ及び強誘電体メモリを提供することが
可能となる。ＳＢＴは，ＰＺＴ系の強誘電体材料と較べ
て結晶化温度が高いが，本発明に係る電子素子を用いれ
ば，焼成温度を約７００℃程度に抑えることが可能であ
る。また，上記絶縁体膜１に用いられる絶縁体は，強誘
電体材料に限らず，他の絶縁体も含まれる。このような
電子素子も本発明における電子素子の一例である。
用いたが，もちろんＳＢＴ（ＳｒＢｉ2 ＴａＯ9 ）等の
他の強誘電体材料を用いてもよい。ＳＢＴを用いれば，
印加電圧の反転が１０12回以上繰り返されても残留分極
の値を維持することができ，書き換え可能回数の多い強
誘電体キャパシタ及び強誘電体メモリを提供することが
可能となる。ＳＢＴは，ＰＺＴ系の強誘電体材料と較べ
て結晶化温度が高いが，本発明に係る電子素子を用いれ
ば，焼成温度を約７００℃程度に抑えることが可能であ
る。また，上記絶縁体膜１に用いられる絶縁体は，強誘
電体材料に限らず，他の絶縁体も含まれる。このような
電子素子も本発明における電子素子の一例である。
【００２３】また，上記実施の形態では，リークを低減
するための電極材料（漏洩防止材料）としてＹＢａ2 Ｃ
ｕ3 Ｏ7 を用いたが，他の超電導体材料を用いることも
可能である。更に，超電導材料に限らず，導電性を持た
せたフラーレン等を上記漏洩防止材料として用いること
も可能である。また，上記実施の形態では，上部電極３
のみに上記欠陥の寸法よりも大きな基本単位を有する酸
化物超電導体を電極材料に用いたが，上部電極３及び下
部電極２の両方に上記漏洩防止材料を用いてもよい。下
部電極２から絶縁体膜１に電極材料が入り込むことはあ
まりないが，素子全体の温度が上昇した場合には下部電
極２からも絶縁体膜１の欠陥に電極材料が入り込む場合
があるので，両方の電極に上記漏洩防止材料を用いれば
リーク電流がより低減される。尚，好ましい例ではない
が，もちろん下部電極２のみに上記漏洩防止材料を用い
ることも可能である。また，Ｐｔ電極の形成にはスパッ
タリング法を用いたが，真空蒸着法等他のＰＶＤ法を用
いることも可能である。また，上記実施の形態における
電子素子は，電極を絶縁体膜１に対して平板状に設けた
容量素子であったが，例えば絶縁体膜上に点電極が形成
された電子素子についても本発明を適用することが可能
である。このような電子素子も本発明における電子素子
の一例である。
するための電極材料（漏洩防止材料）としてＹＢａ2 Ｃ
ｕ3 Ｏ7 を用いたが，他の超電導体材料を用いることも
可能である。更に，超電導材料に限らず，導電性を持た
せたフラーレン等を上記漏洩防止材料として用いること
も可能である。また，上記実施の形態では，上部電極３
のみに上記欠陥の寸法よりも大きな基本単位を有する酸
化物超電導体を電極材料に用いたが，上部電極３及び下
部電極２の両方に上記漏洩防止材料を用いてもよい。下
部電極２から絶縁体膜１に電極材料が入り込むことはあ
まりないが，素子全体の温度が上昇した場合には下部電
極２からも絶縁体膜１の欠陥に電極材料が入り込む場合
があるので，両方の電極に上記漏洩防止材料を用いれば
リーク電流がより低減される。尚，好ましい例ではない
が，もちろん下部電極２のみに上記漏洩防止材料を用い
ることも可能である。また，Ｐｔ電極の形成にはスパッ
タリング法を用いたが，真空蒸着法等他のＰＶＤ法を用
いることも可能である。また，上記実施の形態における
電子素子は，電極を絶縁体膜１に対して平板状に設けた
容量素子であったが，例えば絶縁体膜上に点電極が形成
された電子素子についても本発明を適用することが可能
である。このような電子素子も本発明における電子素子
の一例である。
【００２４】また，上記実施の形態に係る電子素子で
は，絶縁体膜１の両面に電極が形成されていたが，絶縁
体膜１の片面のみに電極が形成されている場合にも本発
明は適用可能である。更に，上記実施の形態では，シリ
コン基板４上に他の素子と独立して設けられていたが，
本発明に係る電子素子は，例えばＤＲＡＭに用いられる
容量素子として用いることも可能である。さらに，半導
体基板上に絶縁体膜，下部電極，誘電体薄膜，上部電極
がこの順番に形成されたＭＦＭＩＳ( Metal Ferroelect
ric Metal Insulator Semiconductor ) 構造を有するＦ
ＥＴの下部電極，上部電極のどちらか一方，又は両方に
上記漏洩防止材料を用いることも可能である。さらに，
ＭＦＭＩＳ構造に限らず，半導体基板上に絶縁膜，誘電
体薄膜がこの順番に形成されたＭＦＳ構造(Metal Ferro
electric Semiconductor )や，半導体基板上に絶縁膜，
誘電体薄膜，電極がこの順番に形成されたＭＦＩＳ構造
( Metal Ferroelectric Insulator Semiconductor )
や，半導体基板上に電極，誘電体薄膜，電極がこの順番
に形成されたＭＦＭＳ構造( Metal Ferroelectric Meta
l Semiconductor ) 等についても本発明に係る電子素子
を適用することが可能である。さらに，上記実施の形態
では，シリコン基板４上に直接電子素子を設けたが，も
ちろんシリコン基板１上に形成した半導体層や絶縁体層
上等に設けてもよい。このような電子素子も本発明にお
ける電子素子の一例である。
は，絶縁体膜１の両面に電極が形成されていたが，絶縁
体膜１の片面のみに電極が形成されている場合にも本発
明は適用可能である。更に，上記実施の形態では，シリ
コン基板４上に他の素子と独立して設けられていたが，
本発明に係る電子素子は，例えばＤＲＡＭに用いられる
容量素子として用いることも可能である。さらに，半導
体基板上に絶縁体膜，下部電極，誘電体薄膜，上部電極
がこの順番に形成されたＭＦＭＩＳ( Metal Ferroelect
ric Metal Insulator Semiconductor ) 構造を有するＦ
ＥＴの下部電極，上部電極のどちらか一方，又は両方に
上記漏洩防止材料を用いることも可能である。さらに，
ＭＦＭＩＳ構造に限らず，半導体基板上に絶縁膜，誘電
体薄膜がこの順番に形成されたＭＦＳ構造(Metal Ferro
electric Semiconductor )や，半導体基板上に絶縁膜，
誘電体薄膜，電極がこの順番に形成されたＭＦＩＳ構造
( Metal Ferroelectric Insulator Semiconductor )
や，半導体基板上に電極，誘電体薄膜，電極がこの順番
に形成されたＭＦＭＳ構造( Metal Ferroelectric Meta
l Semiconductor ) 等についても本発明に係る電子素子
を適用することが可能である。さらに，上記実施の形態
では，シリコン基板４上に直接電子素子を設けたが，も
ちろんシリコン基板１上に形成した半導体層や絶縁体層
上等に設けてもよい。このような電子素子も本発明にお
ける電子素子の一例である。
【００２５】
【発明の効果】上記のように請求項１〜７のいずれか１
項に記載の発明によれば，絶縁体膜の結晶性が悪く絶縁
体膜を略貫通するピンホール等の欠陥が生じている場合
でも，上記欠陥内に導電性の電極材料が入り込まずリー
ク電流を低減することができる。従って，結晶性の悪い
材料でも上記絶縁体膜に用いることが可能となる。その
結果，高温で結晶化させる等の必要がなくなり，例えば
強誘電体メモリを作成する際のプロセスが容易なものと
なる。
項に記載の発明によれば，絶縁体膜の結晶性が悪く絶縁
体膜を略貫通するピンホール等の欠陥が生じている場合
でも，上記欠陥内に導電性の電極材料が入り込まずリー
ク電流を低減することができる。従って，結晶性の悪い
材料でも上記絶縁体膜に用いることが可能となる。その
結果，高温で結晶化させる等の必要がなくなり，例えば
強誘電体メモリを作成する際のプロセスが容易なものと
なる。
【００２６】また，上記請求項８又は９に記載の発明に
よれば，リーク電流を低減し，絶縁体膜の作成難度を低
くすることが可能な電極形成方法を提供することができ
る。
よれば，リーク電流を低減し，絶縁体膜の作成難度を低
くすることが可能な電極形成方法を提供することができ
る。
【図１】 本発明の一実施の形態に係る電子素子の断面
構造を示す図。
構造を示す図。
【図２】 強誘電体メモリの断面構造の一例を示す図。
【図３】 従来の強誘電体キャパシタの断面構造の一例
を示す図。
を示す図。
１…絶縁体膜 ２，３…電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金田 和博 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (9)
- 【請求項１】 絶縁体膜表面に電極を形成した構造を備
え，上記絶縁体膜を略貫通する欠陥の寸法よりも大きな
基本単位を有する漏洩防止材料を上記電極に用いてなる
電子素子。 - 【請求項２】 上記絶縁体膜が多結晶構造を有するもの
であって，上記欠陥が上記絶縁体膜の結晶粒間に生じた
ものである請求項１に記載の電子素子。 - 【請求項３】 上記漏洩防止材料が酸化物超電導体であ
って，上記基本単位が上記酸化物超電導体の格子定数で
ある請求項１又は２に記載の電子素子。 - 【請求項４】 上記漏洩防止材料がフラーレンである請
求項１又は２に記載の電子素子。 - 【請求項５】 上記絶縁体膜に強誘電体材料を用いた請
求項１〜４のいずれか１項に記載の電子素子。 - 【請求項６】 上記絶縁体膜に金属酸化物誘電体を用い
た請求項１〜５のいずれか１項に記載の電子素子。 - 【請求項７】 上記電極が上記絶縁体膜に対して平板状
に形成された請求項１〜６のいずれか１項に記載の電子
素子。 - 【請求項８】 半導体基板上に多結晶構造を有する絶縁
体膜を形成する工程と，上記絶縁体膜の結晶粒間に生じ
る欠陥の寸法よりも大きな基本単位を有する漏洩防止材
料を用いて，上記絶縁体膜上に電極を形成する工程とを
具備してなる電極形成方法。 - 【請求項９】 上記電極が上記絶縁体膜に対して平板状
に形成されてなる請求項８に記載の電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30564997A JPH11145385A (ja) | 1997-11-07 | 1997-11-07 | 電子素子及び電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30564997A JPH11145385A (ja) | 1997-11-07 | 1997-11-07 | 電子素子及び電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145385A true JPH11145385A (ja) | 1999-05-28 |
Family
ID=17947682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30564997A Pending JPH11145385A (ja) | 1997-11-07 | 1997-11-07 | 電子素子及び電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145385A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010016808A (ko) * | 1999-08-04 | 2001-03-05 | 박종섭 | 반도체 소자의 캐패시터 및 그 제조 방법 |
| US6617626B2 (en) | 2001-02-28 | 2003-09-09 | Fujitsu Limited | Ferroelectric semiconductor memory device and a fabrication process thereof |
-
1997
- 1997-11-07 JP JP30564997A patent/JPH11145385A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010016808A (ko) * | 1999-08-04 | 2001-03-05 | 박종섭 | 반도체 소자의 캐패시터 및 그 제조 방법 |
| US6617626B2 (en) | 2001-02-28 | 2003-09-09 | Fujitsu Limited | Ferroelectric semiconductor memory device and a fabrication process thereof |
| US6777287B2 (en) | 2001-02-28 | 2004-08-17 | Fujitsu Limited | Ferroelectric semiconductor memory device and a fabrication process thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3460095B2 (ja) | 強誘電体メモリ | |
| US6358758B2 (en) | Low imprint ferroelectric material for long retention memory and method of making the same | |
| US6674109B1 (en) | Nonvolatile memory | |
| JP3645338B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3162718B2 (ja) | 集積回路メモリー | |
| JP3190011B2 (ja) | 強誘電体記憶素子およびその製造方法 | |
| KR100553230B1 (ko) | 수소-손상 강유전성 필름의 불활성 가스 회복 어닐링 | |
| JPH10270654A (ja) | 半導体記憶装置 | |
| Kim et al. | Microstructure and electrical properties of Ln2Ti2O7 (Ln= La, Nd) | |
| US7214977B2 (en) | Ferroelectric thin film, method of manufacturing the same, ferroelectric memory device and ferroelectric piezoelectric device | |
| JP3203135B2 (ja) | 強誘電体記憶素子 | |
| JP3664785B2 (ja) | スイッチング素子 | |
| JPH11145385A (ja) | 電子素子及び電極形成方法 | |
| KR100379245B1 (ko) | 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법 | |
| JP3924928B2 (ja) | 強誘電体材料及び強誘電体メモリ | |
| JP3232661B2 (ja) | 半導体記憶装置 | |
| KR100363393B1 (ko) | 비파괴판독형 불휘발성 기억소자의 메모리 셀 소자 및 그제조 방법 | |
| JP2002083937A (ja) | 強誘電体膜、半導体装置及びこれらの製造方法 | |
| JP2002261249A (ja) | 半導体記憶素子 | |
| JPH0823073A (ja) | 強誘電体薄膜キャパシタおよびその製造方法 | |
| US6852549B2 (en) | Ferroelectric thin film processing for ferroelectric field-effect transistor | |
| KR100470834B1 (ko) | 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법 | |
| JPH08330531A (ja) | 強誘電体記憶素子 | |
| JP3813206B2 (ja) | 強誘電体記憶素子の製造方法 | |
| JPH10152398A (ja) | 強誘電体薄膜の形成方法 |