JPH11143917A - プリント基板検査装置および方法 - Google Patents
プリント基板検査装置および方法Info
- Publication number
- JPH11143917A JPH11143917A JP9316668A JP31666897A JPH11143917A JP H11143917 A JPH11143917 A JP H11143917A JP 9316668 A JP9316668 A JP 9316668A JP 31666897 A JP31666897 A JP 31666897A JP H11143917 A JPH11143917 A JP H11143917A
- Authority
- JP
- Japan
- Prior art keywords
- data
- board
- inspection
- component
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
び部品実装の適否について、試作品を作成することなく
データ上で検査することができる新規なプリント基板検
査装置および方法を提供することを目的とする。 【解決手段】 プリント基板上の回路パターンを表すガ
ーバーデータから実装部品のパット、スルーホールを形
成するランド、パットおよびランドの接続を含む配線パ
ターンを抽出して2次元基板データを作成する手段と、
実装部品の大きさを表す部品サイズデータおよび基板上
の実装位置を表す部品配置データから3次元基板データ
を作成する手段と、2次元基板データおよび3次元基板
データに基づいてデザインルールチェック、回路パター
ンおよび実装部品間の間隔チェック、実装部品相互間の
間隔チェックを行う検査実行処理手段とを設けた。
Description
形成する回路パターンの設計および部品実装位置の設計
等が所定の基準に従って適切になされているかをチェッ
クするプリント基板検査装置および方法に関する。
設計する場合、設計した回路パターンが所定のデザイン
ルール(設計基準)に適合しているか否かを判断するた
めに、DRC(デザイン・ルール・チェック)によるル
ールチェック装置が提案されている。
ーンが高密度化してきているため、DRCによるチェッ
クのほか、設計した回路パターンが現実に製造可能か否
かをMRC(製造工程・ルール・チェック)によって判
断するようにしたルールチェック装置も提案されている
(特開平7−319933号公報)。
チェック装置は、いずれもプリント基板上に形成する回
路パターンが所定のルールに適合するか否かを判断する
ものであり、部品実装後の適否については実際に部品を
実装した試作品を作成し、この試作品を検査員が設計基
準書を見ながら目視検査することによって行っていた。
不具合箇所を発見した場合は、回路パターンを設計し直
して再度同様の検査を行うため、プリント基板の作成に
多大な工数を要していた。
るためになされたもので、プリント基板上に形成する回
路パターンおよび部品実装の適否について、試作品を作
成することなくデータ上で検査することができる新規な
プリント基板検査装置および方法を提供することを目的
とする。
査装置においては、プリント基板上の回路パターンを表
すガーバーデータから実装部品のパット、スルーホール
を形成するランド、パットおよびランドの接続を含む配
線パターンを抽出して2次元基板データを作成する手段
と、実装部品の大きさを表す部品サイズデータおよび基
板上の実装位置を表す部品配置データから3次元基板デ
ータを作成する手段と、2次元基板データおよび3次元
基板データに基づいてデザインルールチェック、回路パ
ターンおよび実装部品間の間隔チェック、実装部品相互
間の間隔チェックを行う検査実行処理手段とを備えるこ
ととしたものである。
る回路パターンおよび部品実装の適否について、試作品
を作成することなくデータ上で検査することができる新
規なプリント基板検査装置が得られる。
は、プリント基板上の回路パターンを表すガーバーデー
タから実装部品のパット、スルーホールを形成するラン
ド、パットおよびランドの接続を含む配線パターンを抽
出して2次元基板データを作成する手段と、実装部品の
大きさを表す部品サイズデータおよび基板上の実装位置
を表す部品配置データから3次元基板データを作成する
手段と、2次元基板データおよび3次元基板データに基
づいてデザインルールチェック、回路パターンおよび実
装部品間の間隔チェック、実装部品相互間の間隔チェッ
クを行う検査実行処理手段とを備えるものであり、ガー
バーデータの描く各回路パターンの属性を抽出して2次
元基板データおよび3次元基板データを作成し、それに
基づいてデータ上で基板検査を実行する。
の発明において、プリント基板に被せるケース体の大き
さを表すケースデータを抽出する手段を備え、検査実行
処理手段はケースデータと3次元基板データとに基づい
てケース体および実装部品間の間隔チェックを行うもの
であり、機構系3次元データからケース体のデータを抽
出し3次元基板データと比較することでケース勘合チェ
ックを行う。
の回路パターンを表すガーバーデータから実装部品のパ
ット、スルーホールを形成するランド、パットおよびラ
ンドの接続を含む配線パターンを抽出して2次元基板デ
ータを作成する工程と、実装部品の大きさを表す部品サ
イズデータおよび基板上の実装位置を表す部品配置デー
タから3次元基板データを作成する工程と、2次元基板
データおよび3次元基板データに基づいてデザインルー
ルチェック、回路パターンおよび実装部品間の間隔チェ
ック、実装部品相互間の間隔チェックを行う検査実行処
理工程とを備えるものであり、ガーバーデータの描く各
回路パターンの属性を抽出して2次元基板データおよび
3次元基板データを作成し、それに基づいてデータ上で
基板検査を実行する。
の発明において、プリント基板に被せるケース体の大き
さを表すケースデータを抽出する工程を加え、検査実行
処理工程ではケースデータと3次元基板データとに基づ
いてケース体および実装部品間の間隔チェックを行うも
のであり、機構系3次元データからケース体のデータを
抽出し3次元基板データと比較することでケース勘合チ
ェックを行う。
〜図16を用いて説明する。
置の一実施の形態を示すブロック図である。本実施の形
態によるプリント基板検査装置は、プリント基板をデー
タ上でチェックするための制御装置1、この制御装置1
に設計データを供給するデータ入力装置2、制御装置1
に各種の指令やデータの入力などを行う操作装置3、検
査結果を表示する表示装置4から構成されている。
合ディジタル通信網)端末2aおよびMODEM(変復
調装置)2bなどのデータ通信端末や、光ディスク装置
2cなどの外部記憶装置が用いられる。
て来る設計データを記憶する格納部を有し、基板仕様デ
ータ格納部11はプリント基板の製造にいたる基板仕様
に関するデータ、すなわち基板層数、ピン間本数、材
質、工法、部品実装面等のデータを格納する。
CAD上で扱う部品のシルク、フットパット、レジスト
等の形状データを層別化してガーバーフォーマットで記
述したデータや、基板上に配置する部品の大きさを示す
部品サイズデータ等を格納する。
ストと呼ばれる回路図CADの配線接続先を記述したデ
ータを格納する。ガーバーデータ格納部14は各種のC
ADシステムで共通して使用されるガーバーデータおよ
び基板に穴をあけるための穴データを格納する。部品配
置データ格納部15は部品を基板上のどの位置に配置し
たのかを示す部品中心座標X,Yと配置角度θを格納す
る。
回路パターンを形成するためのガーバーデータから格納
部11〜15に格納した各データに基づいて各回路パタ
ーンの属性、すなわち実装部品のパット、スルーホール
を形成するランド、パットおよびランドの接続を含む配
線パターンを抽出し、2次元基板データを生成すると共
に、部品サイズデータを加えて3次元基板データを生成
する。これらのデータは復元CADデータ格納部17に
格納する。
様、実装設備仕様、検査装置仕様、ノウハウ仕様等の情
報を設備単位または基板単位で記述したファイルで、例
えばチップマウンタ品番○○の基板有効寸法は○mm〜○
mm、基板厚みは○mm、実装下面の部品高さは○mm、部品
実装隣接間隔はX方向○mm、Y方向○mmなど、製造設備
の仕様が詳細に記述されたファイルである。
ール・チェックの略で、プリント基板CADが持つ平面
上の隣接チェックや重なり等をチェックする。検査対象
はプリント基板ベアボード上に配置されている回路パタ
ーン、シルク、穴、レジスト等である。なお、一般的な
プリント基板CADによる検査データの与え方はパター
ン対パターンの間隔○mmというように与える。
で、種類としては片面リフロー、ディップ、両面リフロ
ー、リフロー&ディップ等がある。リフローとは表面実
装部品の半田付け工法、ディップとはリード挿入部品の
半田付け工法である。
ター、LSI実装機、リフロー炉等の実装プリント基板
製造装置のことである。また、「検査装置」は実装プリ
ント基板の検査装置、インサーキットテスタ、ファンク
ションテスタ、外観検査装置等の電気検査装置を指す。
また、「ノウハウ」は製造ノウハウ、市場障害ノウハウ
等、従来経験した失敗の改善記録をいう。これらのデー
タにより基板実装が可能かどうかが検査される。
基板をどのような装置を構成して検査するのかを決定す
るもので、操作装置3からの指示によって主に製造ライ
ンの仕様設備で決定される。
様、工法仕様、実装設備仕様、検査装置仕様、ノウハウ
仕様等の分類項目の中で、全部検査するのか部分的な検
査をするのかを、操作装置3からの指示によって行う。
こうして選択した検査項目は検査項目格納部24に格納
される。
に格納した検査項目を実行するためのもので、検査項目
格納部24に格納した検査項目を検査項目読込部26に
よって読み出し、読み出した検査項目に対応する検査デ
ータを検査仕様格納部21から読み出し、復元CADデ
ータ格納部16に格納されている3次元のCADデータ
上で検査を実行する。
の検査結果を格納する。検査履歴格納部28は同一基板
を数回検査した際、修正前の検査結果と修正後の検査結
果を比較して変更部分のチェックを容易にするために、
ファイルの取り込み時に前回ファイルのタイムスタンプ
と新規データのタイムスタンプとを比較し、修正された
ファイルに対して前回の記録と比較する。また、その
際、変更されていないファイルについては前回の層別化
処理後のデータを使用し、検査時間を大幅に短縮できる
機能を持つ。また、前回の検査結果と今回の検査結果の
差分を自動的に表示装置4に表示し、修正内容が正しく
反映されているかを確認することができるようになって
いる。
27に格納された検査結果および検査履歴格納部28に
格納された検査履歴(前回の検査結果と今回の検査結果
の差分)を表示装置4に表示するための制御を行う。ま
た、不良部分の層を一番上に表示して、不良部分を番号
とマークで表示し、不良番号を参照すると、何の不良
で、規格○○mm以上が○○mmであるので不良と表示され
る。
ト図を参照しながら、本発明によるプリント基板検査装
置の動作およびプリント基板検査方法の処理手順につい
て説明する。まず、ガーバーデータ格納部14からガー
バーデータおよび穴データを読み込み(ステップS1
1)、接続情報格納部13からNETリストを読み込む
(ステップS12)。
品配置データを読み込み(ステップS13)、部品形状
データ格納部12から部品形状データおよび部品サイズ
データを読み込む(ステップS14)。
5)、選択した基板仕様を基板仕様データ格納部11か
ら読み出す(ステップS16)。こうして読み出した各
データに基づいて、CADデータ層別化処理部17でC
ADデータ層別化処理を行う(ステップS17)。この
処理については後述する。
含む3次元基板データを生成し(ステップS18)、C
ADデータ層別化処理で後述する格納部30に格納した
2次元基板データを読み込む(ステップS19)。
仕様を選択し(ステップS20)、検査仕様格納部21
から検査データを読み込む(ステップS21)。また、
検査項目選択部23によって検査項目を選択し(ステッ
プS22)、選択した検査項目のデータを検査項目格納
部24から読み込む(ステップS23)。そして、読み
込んだ検査データによる検査を実行する(ステップS2
4)。
プS22〜S24の処理を繰り返し(ステップS2
5)、全ての検査が終了すると、検査時に格納した不良
内容を読み込み(ステップS26)、不良が有れば(ス
テップS27)、不良内容、値、座標値等を表示装置4
にディスプレイ表示したり、場合によっては印刷出力し
たりする(ステップS28〜S29)。そして、検査結
果を検査結果格納部27に格納し、検査履歴を検査履歴
格納部28に格納する(ステップS30)。エラーが無
ければ、直ちに検査結果を検査結果格納部27に格納
し、検査履歴を検査履歴格納部28に格納する(ステッ
プS30)。
プS17のCADデータ層別化処理について説明する。
CADデータ層別化処理は各回路パターンが何を表すか
の属性を持たないガーバーデータに対して、部品形状デ
ータ、パターン接続情報(NETリスト)、部品配置デ
ータ等に基づいて、各回路パターンの属性を割り出し、
2次元基板データとしてのCADデータに復元する処理
である。
面)基板のガーバーデータを層別化する例を示す関係図
で、A面シルク層、A面シルク合成層、A面レジスト層
はそれぞれ個別に層別化する。また、B面レジスト層、
B面シルク合成層、B面シルク層、スリット層、穴デー
タ層、外形マーク層もそれぞれ個別に層別化する。
面部品情報階層、A面部品付加情報階層、A面パターン
情報階層の4階層に層別化する。内層1は内層1ランド
情報階層、内層1パターン情報階層の2階層に層別化す
る。内層2は内層2ランド情報階層、内層2パターン情
報階層の2階層に層別化する。B面パターン層はB面ラ
ンド情報階層、B面部品情報階層、B面部品付加情報階
層、B面パターン情報階層の4階層に層別化する。
図6に示すA面パターン層の回路パターン図を参照しな
がら、A面パターン層の層別化処理について説明する。
示すように、トランジスタQ1の3つの端子に対応する
3つのパットQ1−1,Q1−2,Q1−3と、各パッ
トに接続する配線パターンP1,P2,P3と、ランド
R1,R2,R3と、配線パターンP4がガーバーデー
タによって描かれているとする。
ンジスタQ1の部品形状データ(ガーバーデータ)を読
み込む(ステップS41)。図6(b)はトランジスタ
Q1の部品形状データが描くパターンで、このデータも
ガーバーデータである。
心座標X,Yと配置角度θ)を示す部品配置データに基
づき、トランジスタQ1の部品形状データをA面パター
ン層にキャリブレーションする(ステップS42)。図
の×印は中心座標X,Yである。
スタQ1のパットQ1−1〜Q1−3と一致するパター
ンを抽出し、そのデータを2次元基板データ格納部30
のA面部品情報階層格納部31に格納する(ステップS
43)。また、そのパターンがトランジスタQ1のパッ
トQ1−1〜Q1−3であることを表す部品データをA
面部品付加情報階層格納部32に格納する(ステップS
44)。また、パットデータと部品データとを関連付け
るために部品管理テーブル33にパットデータと部品デ
ータとを格納する。
4)を実装する全ての部品に対して行う(ステップS4
5〜46)。そして、図6(c)に示すように、A面パ
ターン層からこれらの部品パターンを取り除いた残りの
回路パターンの中からランドのパターンを取り出し、A
面ランド情報階層格納部34に格納する(ステップS4
7)。こうして残ったパターンは配線パターンのみであ
るので、そのデータをA面パターン情報階層格納部35
に格納する(ステップS48)。
る属性不明の回路パターンの中から部品パット、ラン
ド、配線パターンを順次取り出し、部品パットはA面部
品情報階層およびA面部品付加情報階層として、ランド
はA面ランド情報階層として、パターンはA面パターン
情報階層として、それぞれ層別化する。こうして2次元
基板データを作成する。
プS24の検査実行処理について説明する。検査実行処
理はいくつかの検査項目の中から、検査項目選択部23
によって選択した検査を順次行う処理である。ここで
は、図7に示すフローチャート図および図8に示す説明
図を参照しながら、部品パットと部品外形との間隔検査
について説明する。
タを読み込み(ステップS51)、対象層のガーバーデ
ータを2値化する(ステップS52)。この2値化した
ガーバーデータの境界線座標を抽出し(ステップS5
3)、この抽出した境界線座標データを格納する(ステ
ップS54)。こうした処理を検査項目で指定された対
象層の他の全部品パットおよび部品形状に対して行う
(ステップS55)。
パットQ1−1〜Q1−3を2値化し、境界線を抽出し
た状態を示し、図(b)は抵抗Rの円形の外形を2値化
し、境界線を抽出した状態を示す図である。
引き、候補の中で一番近いポイントをそれぞれの図形単
位で決定する(ステップS56)。ポイント決定後、比
較対象部品の中心座標にラインを引いて円弧を描き、交
差する境界線の交点までの長さを測定する(ステップS
57)。
(ステップS58)、指定された検査仕様の数値を読み
込み、間隔から減算する(ステップS59)。その結
果、間隔が0以上なら良品、0未満なら不良品と判断し
(ステップS60)、不良内容を格納して(ステップS
61)、処理を終了する。
Q1−1〜Q1−3の境界線の各位置から抵抗Rの中心
点までラインを引いた状態を示し、図(b)はパットQ
1−1〜Q1−3毎に求めた抵抗Rの中心までの距離が
一番短い点q1,q2,q3を示す。そして、その中の
点q2を中心に抵抗Rの中心座標を通る円弧c2を描い
た状態を示す。他の点q1,q3についても同様にして
円弧c1,c3(図示せず)を描く。
インの中で距離が最短となるライン上における部品Rま
での距離(7mm)、点q2と円弧c2とを結ぶラインの
中で距離が最短となるライン上における抵抗Rまでの距
離(5mm)、点q3と円弧c3とを結ぶラインの中で距
離が最短となるライン上における抵抗Rまでの距離
(3.5mm)をそれぞれ示している。もし、検査仕様の
数値が4mmであれば、点q1と点q2は合格、点q3は
不合格となる。従って、トランジスタQ1のパットと抵
抗Rとの間隔は不合格となる。
に、ステップS24の検査実行処理の他の例としてケー
ス勘合チェックについて説明する。ケース勘合チェック
はプリント基板上に被せるケース体とプリント基板に実
装する部品との緩衝をデータ上でチェックする3次元高
さ検査のことである。
クの処理手順を示すフローチャート図であり、図12〜
図16は、その説明図である。まず、チェックするプリ
ント基板に関するデータおよび勘合するケース体のデー
タを読み込む(ステップS71)。基板に関するデータ
は基板サイズや実装する部品サイズ等の3次元基板デー
タである。ケース体のデータは3次元機構系CADデー
タであるので、このシステムに適用できるデータに変換
する(ステップS72)。
ズデータに基づいてプリント基板PBへの部品の配置状
況を描いた仮想図で、図(a)は斜視図、図(b)は平
面図である。部品A,B,Cのプリント基板PB上での
配置状況は、部品中心座標(図bに示す+印の位置の座
標)X,Yと、配置角度θとによって定まる。このプリ
ント基板PB上にケース体CAを被せた状態を示すの
が、図13の側断面図である。
設定し(ステップS73)、センスラインX,Yを初期
値0に設定する(ステップS74)。ポイント番号も初
期値0に設定する(ステップS75)。
して示すプリント基板PBの平面図で、図15に示す側
断面図と共に、プリント基板PBの上辺をセンスライン
X、左辺を通る垂線をセンスラインYとした状態を示し
ている。
せ(ステップS76)、センスラインYとの交点(ポイ
ント)のケース体CAの内面の高さ、プリント基板PB
および各部品の高さを抽出する(ステップS77)。次
いで、センスラインYを0.1mm移動させ(ステップS
78)、ポイント番号を+1進める(ステップS7
9)。そして、求めた高さデータのうちケース体CAの
高さデータとプリント基板等の高さデータとを別々に格
納する(ステップS80〜S82)。
スラインYを順次移動させながらセンスラインX上の全
てのポイントに対して行い(ステップS83)、それが
終了するとセンスラインYを初期値0に戻し(ステップ
S84)、今度はセンスラインXを移動させ、再びステ
ップS77以降の処理を実行する。
ンYを所定距離ずつ移動させ、両ラインが交差する点
(ポイント)毎に、ケース体内面までの高さとプリント
基板等の高さとを求める。図16に、プリント基板PB
の底辺を0ラインとし、ケース体CAの内面までの高さ
(図a)と、プリント基板等の高さ(図b)とを求める
状況を示す。
さとプリント基板等の高さを求めると(ステップS8
5)、ポイント番号を1に戻し(ステップS86)、そ
のポイント番号のケース体高さデータおよびプリント基
板等高さデータを読み込む(ステップS87,S8
8)。さらに検査仕様の隙間データを読み込む(ステッ
プS89)。
高さ−隙間」を演算し、演算結果が0を超えていれば良
とし、演算結果が0以下であれば不良として不良内容を
格納する(ステップS90,S91)。
1)を全てのポイントに対して行う(ステップS92,
S93)。全てのポイントでのチェックが終了すると、
不良の有無を判定し(ステップS94)、不良があれば
不良内容を格納部から読み込み(ステップS95)、不
良部位の部品とその座標等を認識しやすい色とプリンク
表示で表示装置4に表示する(ステップS96)。不良
がなければ不良なしを表示装置4に表示する(ステップ
S97)。そして、検査結果を検査結果格納部27に格
納し、検査履歴ファイルを作成して検査履歴格納部28
に格納する(ステップS98)。
して部品パットと部品外形との間隔チェックと、ケース
勘合チェックについて説明したが、これに以外にも部品
外形相互の間隔チェック、ランドと部品外形との間隔チ
ェックなど、他の検査も同様にして行う。
パターンを表すガーバーデータから実装部品のパット、
スルーホールを形成するランド、パットおよびランドの
接続を含む配線パターンを抽出して2次元基板データを
作成し、さらに実装部品の大きさを表す部品サイズデー
タおよび基板上の実装位置を表す部品配置データから3
次元基板データを作成し、これらのデータに基づいてプ
リント基板上に形成する回路パターンおよび部品実装の
適否について検査するようにしたので、試作品を作成す
ることなくデータ上で検査することができ、プリント基
板設計の工数を大幅に縮少することができる。
せるケース体の大きさを表すケースデータを抽出し、ケ
ースデータと3次元基板データとに基づいてケース勘合
チェックを行うようにしたので、試作品を作成すること
なくデータ上で検査することができ、プリント基板設計
の工数を大幅に縮少することができる。
形態を示すブロック図
するフローチャート図
するフローチャート図
係図
ーチャート図
を示すフローチャート図
図
図
チャート図
チャート図
視図および平面図
す側断面図
ースの側断面図
図
Claims (4)
- 【請求項1】 プリント基板上の回路パターンを表すガ
ーバーデータから実装部品のパット、スルーホールを形
成するランド、パットおよびランドの接続を含む配線パ
ターンを抽出して2次元基板データを作成する手段と、 前記実装部品の大きさを表す部品サイズデータおよび基
板上の実装位置を表す部品配置データから3次元基板デ
ータを作成する手段と、 前記2次元基板データおよび3次元基板データに基づい
てデザインルールチェック、回路パターンおよび実装部
品間の間隔チェック、実装部品相互間の間隔チェックを
行う検査実行処理手段と、を備えることを特徴とするプ
リント基板検査装置。 - 【請求項2】 プリント基板に被せるケース体の大きさ
を表すケースデータを抽出する手段を備え、検査実行処
理手段は前記ケースデータと3次元基板データとに基づ
いて前記ケース体および実装部品間の間隔チェックを行
うことを特徴とする請求項1記載のプリント基板検査装
置。 - 【請求項3】 プリント基板上の回路パターンを表すガ
ーバーデータから実装部品のパット、スルーホールを形
成するランド、パットおよびランドの接続を含む配線パ
ターンを抽出して2次元基板データを作成する工程と、 前記実装部品の大きさを表す部品サイズデータおよび基
板上の実装位置を表す部品配置データから3次元基板デ
ータを作成する工程と、 前記2次元基板データおよび3次元基板データに基づい
てデザインルールチェック、回路パターンおよび実装部
品間の間隔チェック、実装部品相互間の間隔チェックを
行う検査実行処理工程と、を備えることを特徴とするプ
リント基板検査方法。 - 【請求項4】 プリント基板に被せるケース体の大きさ
を表すケースデータを抽出する工程を加え、検査実行処
理工程では前記ケースデータと3次元基板データとに基
づいて前記ケース体および実装部品間の間隔チェックを
行うことを特徴とする請求項3記載のプリント基板検査
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9316668A JPH11143917A (ja) | 1997-11-04 | 1997-11-04 | プリント基板検査装置および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9316668A JPH11143917A (ja) | 1997-11-04 | 1997-11-04 | プリント基板検査装置および方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11143917A true JPH11143917A (ja) | 1999-05-28 |
Family
ID=18079587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9316668A Pending JPH11143917A (ja) | 1997-11-04 | 1997-11-04 | プリント基板検査装置および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11143917A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002288256A (ja) * | 2001-03-28 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 回路基板の実装状態表示方法及びその装置 |
EP1906323A2 (en) * | 2006-09-28 | 2008-04-02 | Fujitsu Limited | Method and apparatus for creating wiring model, computer product, and method of manufacturing device |
JP2008197791A (ja) * | 2007-02-09 | 2008-08-28 | Fujitsu Ltd | 隙間検証装置、cadシステム及びコンピュータプログラム |
JP2011028477A (ja) * | 2009-07-24 | 2011-02-10 | Nec Computertechno Ltd | 被疑箇所指摘装置、被疑箇所指摘方法、デザインルール生成装置及びデザインルール生成プログラム |
JP2012003426A (ja) * | 2010-06-15 | 2012-01-05 | Toshiba Corp | 設計支援装置および設計支援方法 |
JP2012003425A (ja) * | 2010-06-15 | 2012-01-05 | Toshiba Corp | 設計支援装置および設計支援方法 |
JP2015517731A (ja) * | 2012-05-09 | 2015-06-22 | 上海望友信息科技有限公司 | Smt装置の高速プロセスシステム及び方法 |
-
1997
- 1997-11-04 JP JP9316668A patent/JPH11143917A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002288256A (ja) * | 2001-03-28 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 回路基板の実装状態表示方法及びその装置 |
EP1906323A2 (en) * | 2006-09-28 | 2008-04-02 | Fujitsu Limited | Method and apparatus for creating wiring model, computer product, and method of manufacturing device |
EP1906323A3 (en) * | 2006-09-28 | 2009-12-23 | Fujitsu Limited | Method and apparatus for creating wiring model, computer product, and method of manufacturing device |
US7870534B2 (en) | 2006-09-28 | 2011-01-11 | Fujitsu Limited | Method and apparatus for creating wiring model, computer product, and method of manufacturing device |
JP2008197791A (ja) * | 2007-02-09 | 2008-08-28 | Fujitsu Ltd | 隙間検証装置、cadシステム及びコンピュータプログラム |
JP2011028477A (ja) * | 2009-07-24 | 2011-02-10 | Nec Computertechno Ltd | 被疑箇所指摘装置、被疑箇所指摘方法、デザインルール生成装置及びデザインルール生成プログラム |
JP2012003426A (ja) * | 2010-06-15 | 2012-01-05 | Toshiba Corp | 設計支援装置および設計支援方法 |
JP2012003425A (ja) * | 2010-06-15 | 2012-01-05 | Toshiba Corp | 設計支援装置および設計支援方法 |
JP2015517731A (ja) * | 2012-05-09 | 2015-06-22 | 上海望友信息科技有限公司 | Smt装置の高速プロセスシステム及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6665854B2 (en) | Method and apparatus of checking mount quality of circuit board | |
Mitzner | Complete PCB design using OrCAD Capture and PCB editor | |
US20070124709A1 (en) | Method and system for design rule checking for an SiP device | |
JP5865734B2 (ja) | 領域分類装置、そのプログラム、基板検査装置、および領域分類方法 | |
JPH11143917A (ja) | プリント基板検査装置および方法 | |
Clark | Printed circuit engineering: optimizing for manufacturability | |
JP4245115B2 (ja) | 回路基板の実装状態表示方法、その装置、記録媒体、及びプログラム | |
TW421983B (en) | Component mounting simulation method and component mounting simulator | |
US7643896B2 (en) | Operation-related information display method and operation-related information display system | |
JP3769141B2 (ja) | 電子回路基板設計用cadシステムとそれに使用するプログラムを記憶した記録媒体 | |
JPH0245881A (ja) | プリント基板の配線方法 | |
JP3181353B2 (ja) | 多層プリント配線板設計cad装置 | |
JPH11109001A (ja) | 検査用端子位置決定装置、検査用端子位置決定方法および検査用端子位置決定用プログラムを記録した記録媒体 | |
JP2005321846A (ja) | プリント配線板の設計データの検査方法、及び検査装置 | |
TWI830565B (zh) | 印刷電路板的通孔及連接器引腳自動檢查方法 | |
CN111315135B (zh) | Pcb设计平台、检测三极管封装角度正确性的方法及*** | |
EDA | Getting Started With ODB++ Design ODB++ Viewer Edition | |
Villers | A minicomputer based Interactive Graphics System as used for electronic design and automation | |
JP2005174014A (ja) | 部品クリアランスチェック装置 | |
TW202426944A (zh) | 印刷電路板的通孔及連接器引腳自動檢查方法 | |
JP2004260031A (ja) | 電子回路基板用cadシステムとそれに使用するコンピュータプログラム、及び電子回路基板の製造方法 | |
JP2006139524A (ja) | プリント基板設計装置、プリント基板設計方法、プログラムが記録された記録媒体、及びコンピュータ読み取り可能なプログラム | |
JP3511456B2 (ja) | パターン検査方法 | |
JP2001067390A (ja) | プリント基板設計装置 | |
JP2593202B2 (ja) | 多層プリント配線板自動設計装置の自動配線処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060117 |