JPH11122534A - 固体撮像素子およびその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 単位画素ごとの特性のバラツキに起因する固
定パターンノイズのみならず、垂直に相関を持つ縦筋状
の固定パターンノイズをも抑圧できることが望まれてい
る。 【解決手段】 フォトダイオード１２、増幅用ＭＯＳト
ランジスタ１３、選択用ＭＯＳトランジスタ１４、リセ
ット用ＭＯＳトランジスタ１５およびリセット選択用Ｍ
ＯＳトランジスタ１６からなる単位画素１１が、行列状
に２次元配置されてなる増幅型２次元固体撮像素子にお
いて、水平走査回路２４から出力される水平リセットパ
ルスφＨＲｍをリセット選択用ＭＯＳトランジスタ１６
を介してリセット用ＭＯＳトランジスタ１５のゲート電
極に印加して１画素信号を出力するごとに各画素１１の
フォトダイオード１２をリセットする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子およ
びその駆動方法に関し、特に単位画素ごとに増幅機能を
持つＭＯＳ型イメージセンサなどの増幅型固体撮像素子
およびその駆動方法に関する。

【０００２】

【従来の技術】従来、この種の増幅型固体撮像素子とし
て、図１３に示す構成の２次元固体撮像素子が知られて
いる。すなわち、図１３において、フォトダイオード１
０１、増幅用ＭＯＳトランジスタ１０２、リセット用Ｍ
ＯＳトランジスタ１０３および垂直選択用ＭＯＳトラン
ジスタ１０４によって単位画素１０５が構成され、リセ
ット用ＭＯＳトランジスタ１０３のゲート電極が垂直リ
セット線１０８に、垂直選択用ＭＯＳトランジスタ１０
４のゲート電極が垂直選択線１０９に、垂直選択用ＭＯ
Ｓトランジスタ１０４のソース電極が垂直信号線１１０
にそれぞれ接続されている。

【０００３】また、垂直信号線１１０の一端と水平信号
線１１１の間には、水平選択用ＭＯＳトランジスタ１１
２が接続されている。そして、行選択をする垂直走査回
路１１３から出力される２種類の垂直走査パルスφＶＳ
ｎ，φＶＲｎにより各行ごとに画素の動作が制御され、
列選択をする水平走査回路１１４から出力される水平走
査パルスφＨｍにより制御される水平選択用ＭＯＳトラ
ンジスタ１１２を介して画素信号が水平信号線１１１に
出力される。その際、光電変換によってフォトダイオー
ド１０１に蓄積された信号電荷が、増幅用ＭＯＳトラン
ジスタ１０２によって信号電流に変換されて撮像素子の
出力信号として導出される。

【０００４】

【発明が解決しようとする課題】しかしながら、上記構
成の従来の増幅型２次元固体撮像素子では、各画素を構
成する能動素子、主に増幅用ＭＯＳトランジスタ１０２
の特性の画素ごとのバラツキ、特にＭＯＳトランジスタ
のＶｔｈ（閾値）バラツキがそのまま撮像素子の出力信
号に乗ってきてしまう。この特性のバラツキは、画素ご
とに固定の値を持つため、画面上に固定パターンノイズ
（ＦＰＮ；Fixed Patern Noise) として現れる。この固
定パターンノイズを抑圧するためには、デバイスの外部
にフレームメモリやラインメモリを用いたノイズ除去回
路を設けて画素の特性のバラツキに起因するノイズ成分
を除去する必要があり、したがって本固体撮像素子を撮
像デバイスとして用いる例えばカメラシステムでは、ノ
イズ除去回路を外付けとする分だけ規模が大きくなって
しまう。

【０００５】これに対し、固定パターンノイズをデバイ
スの内部で抑圧できるようにした増幅型固体撮像素子と
して、図１４に示す構成のものが考えられる。この増幅
型固体撮像素子においては、単位画素１０５の構成は図
１３と同じであるが、各画素１０５の特性のバラツキに
起因する固定パターンノイズを抑圧するための水平出力
回路１１５を設け、この水平出力回路１１５で画素１０
５の読み出し前後（リセット前後）の信号の差分をとる
処理を行うようにしている点が違う。

【０００６】図１４において、垂直信号線１１０とグラ
ンドとの間には、増幅用ＭＯＳトランジスタ１０２のソ
ースフォロワ動作の負荷として働く負荷用ＭＯＳトラン
ジスタ１１６が接続されている。また、垂直信号線１１
０には、一対の信号スイッチ用ＭＯＳトランジスタ１１
７，１１７′の各一方の主電極が接続されている。この
一対の信号スイッチ用ＭＯＳトランジスタ１１７，１１
７′の各他方の主電極とグランドとの間には、一対の信
号保持用キャパシタ１１８，１１８′がそれぞれ接続さ
れている。

【０００７】また、一対の信号スイッチ用ＭＯＳトラン
ジスタ１１７，１１７′の各他方の主電極と一対の水平
信号線１１１，１１１′の間には、一対の水平選択用Ｍ
ＯＳトランジスタ１１２，１１２′がそれぞれ接続され
ている。一対の水平信号線１１１，１１１′には、差動
アンプ１１９の非反転（＋）入力端および反転（−）入
力端がそれぞれ接続されている。

【０００８】上記構成の増幅型固体撮像素子において
は、画素リセット前とリセット後のそれぞれの信号が、
信号スイッチ用ＭＯＳトランジスタ１１７，１１７′を
介して信号保持用キャパシタ１１８，１１８′に保持さ
れ、水平選択用ＭＯＳトランジスタ１１２，１１２′お
よび水平信号線１１１，１１１′を介して差動アンプ１
１９に供給される。そして、差動アンプ１１９におい
て、画素リセット前とリセット後のそれぞれの信号の差
分がとられることにより、単位画素ごとの特性のバラツ
キに起因する固定パターンノイズが除去される。

【０００９】しかしながら、上記構成の増幅型固体撮像
素子では、単位画素ごとの特性のバラツキに起因する固
定パターンノイズについては抑圧することはできるもの
の、画素リセット前とリセット後のそれぞれの信号が別
々の信号経路を通って差動アンプ１１９に至ることか
ら、一対の信号スイッチ用ＭＯＳトランジスタ１１７，
１１７′や一対の水平選択用ＭＯＳトランジスタ１１
２，１１２′の特性のバラツキが、垂直に相関を持つ縦
筋状の固定パターンノイズとして画面上に現れることに
なる。したがって、この構成の場合にも、縦筋状の固定
パターンノイズを抑圧するための補正回路がデバイスの
外部に必要となる。

【００１０】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、単位画素ごとの特性
のバラツキに起因する固定パターンノイズのみならず、
縦筋状の固定パターンノイズをもデバイス内部で抑圧可
能な増幅型固体撮像素子およびその駆動方法を提供する
ことにある。

【００１１】

【課題を解決するための手段】本発明による固体撮像素
子は、入射光を光電変換しかつ光電変換によって得られ
た信号電荷を蓄積する光電変換素子と、この光電変換素
子に蓄積された信号電荷を電気信号に変換する増幅素子
と、この増幅素子からの画素信号を選択的に信号線に出
力する選択スイッチとを有する単位画素と、単位画素の
各々において画素信号を出力するごとに光電変換素子を
リセットするリセット回路とを備えた構成となってい
る。

【００１２】また、本発明による駆動方法は、上記構成
の固体撮像素子において、単位画素の各々で画素信号を
出力するごとに光電変換素子をリセットし、単位画素の
各々からリセット前の信号とリセット後の信号とを導出
しかつ共通の伝送路を経由して伝送し、しかる後リセッ
ト前の信号とリセット後の信号のそれぞれの差分をとる
ようにする。

【００１３】上記構成の固体撮像素子の単位画素の各々
において、画素信号を出力するごとに光電変換素子をリ
セットすることで、各単位画素からはリセット前とリセ
ット後の信号が１画素ごとに順次出力される。このと
き、画素の特性のバラツキに起因する固定パターンノイ
ズが、各画素の増幅素子からオフセット成分として発生
することから、リセット前とリセット後の信号の差分を
とることで、ノイズ成分をキャンセルできる。また、２
次元固体撮像素子においては、リセット前とリセット後
の信号を垂直信号線から水平信号線へ同一の信号経路を
経由して出力することで、垂直に相関を持つ縦筋状のノ
イズ成分も原理的に発生しない。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。図１は、２次元固体撮
像素子に適用された本発明の第１実施形態を示す構成図
である。

【００１５】図１において、破線で囲まれた領域が単位
画素１１を表している。この単位画素１１は、光電変換
素子であるフォトダイオード（ＰＤ）１２と、増幅素子
である増幅用ＭＯＳトランジスタ１３と、選択スイッチ
である選択用ＭＯＳトランジスタ１４と、リセットスイ
ッチであるリセット用ＭＯＳトランジスタ１５と、リセ
ット選択用ＭＯＳトランジスタ１６とから構成され、行
列状に２次元配置されている。なお、図面上において
は、簡略化のため、ｍ列ｎ行目の単位画素１１のみを示
している。

【００１６】この単位画素１１において、フォトダイオ
ード１２は入射光を光電変換しかつ光電変換によって得
られた信号電荷を蓄積する機能を持つ。このフォトダイ
オード１２のカソード電極には、増幅用ＭＯＳトランジ
スタ１３のゲート電極が接続されている。増幅用ＭＯＳ
トランジスタ１３のドレイン電極は、電源（ＶＤＤ）線
１７に接続されている。増幅用ＭＯＳトランジスタ１３
のソース電極と垂直信号線１８の間には、選択用ＭＯＳ
トランジスタ１４が接続されている。

【００１７】また、フォトダイオード１２のカソード電
極と電源線１７の間には、リセット用ＭＯＳトランジス
タ１５が接続されている。リセット用ＭＯＳトランジス
タ１５のゲート電極と水平リセット線１９の間には、リ
セット選択用ＭＯＳトランジスタ１６が接続されてい
る。リセット用ＭＯＳトランジスタ１５およびリセット
選択用ＭＯＳトランジスタ１６としては、デプレッショ
ン型トランジスタが用いられている。このリセット選択
用ＭＯＳトランジスタ１６のゲート電極は、選択用ＭＯ
Ｓトランジスタ１４のゲート電極と共に、垂直選択線２
０に接続されている。また、垂直信号線１８と水平信号
線２１の間には、水平選択用ＭＯＳトランジスタ２２が
接続されている。

【００１８】また、行選択のための垂直走査回路２３お
よび列選択のための水平走査回路２４が設けられてい
る。そして、垂直走査回路２３から出力される垂直走査
パルスφＶｎが垂直選択線２０に印加され、水平走査回
路２４から出力される水平リセットパルスφＨＲｍが水
平リセット線１９に、水平走査パルスφＨＳ_m が水平選
択用ＭＯＳトランジスタ２２のゲート電極にそれぞれ印
加される。すなわち、水平走査回路２４が、水平リセッ
トパルスφＨＲｍを発生するリセット回路を兼ねること
により、回路構成の簡略化を図っている。

【００１９】水平信号線２１の出力端側には、画素リセ
ット前とリセット後のそれぞれの信号の差分をとる差分
回路として、例えば回路構成が簡単な相関二重サンプリ
ング回路（以下、ＣＤＳ(Correlated Double Sampling)
回路と称する）２５が設けられている。このＣＤＳ回路
２５の具体的な回路構成およびその回路動作について
は、後で詳細に説明する。ＣＤＳ回路２５の出力端は、
本撮像素子の出力端子２６に接続されている。

【００２０】次に、上記構成の第１実施形態に係る増幅
型固体撮像素子の動作について、図２のタイミングチャ
ートを用いて説明する。

【００２１】先ず、光電変換によってフォトダイオード
１２に蓄積された信号電荷（電子）は、増幅用ＭＯＳト
ランジスタ１３によって電気信号に変換される。そし
て、水平映像期間に入ると、垂直走査回路２３から垂直
走査パルスφＶｎが出力され、垂直選択線２０を介して
選択用ＭＯＳトランジスタ１４およびリセット選択用Ｍ
ＯＳトランジスタ１６の各ゲート電極に印加される。こ
れにより、両ＭＯＳトランジスタ１４，１６が導通状態
になり、選択用ＭＯＳトランジスタ１４を通して信号電
流が垂直信号線１８に現れる。

【００２２】この水平映像期間中に、水平走査回路２４
から水平走査パルスφＨＳｍが出力され、水平選択用Ｍ
ＯＳトランジスタ２２のゲート電極に印加されることに
よって当該ＭＯＳトランジスタ２２が導通状態になる。
これにより、垂直信号線２０に現れた信号電流は、水平
選択用ＭＯＳトランジスタ２２を通して水平信号線２１
に流れ、この水平信号線２１を経てＣＤＳ回路２５に供
給される。

【００２３】その後すぐに、信号電流を出力したその同
一画素に対し、水平走査回路２４から水平リセットパル
スφＨＲｍが水平リセット線１９に対して出力される。
このとき、リセット選択用ＭＯＳトランジスタ１６が導
通状態にあることから、水平リセットパルスφＨＲｍは
このリセット選択用ＭＯＳトランジスタ１６を通してリ
セット用ＭＯＳトランジスタ１５のゲート電極に印加さ
れる。これにより、リセット用ＭＯＳトランジスタ１５
が導通状態になるため、フォトダイオード１２はＶＤＤ
レベルにリセットされる。

【００２４】この水平リセットパルスφＨＲｍは、図２
のタイミングチャートから明らかなように、水平走査パ
ルスφＨＳｍの発生期間のほぼ中間で発生される。した
がって、水平リセットパルスφＨＲｍの消滅後、即ちリ
セット後のフォトダイオード１２の電荷（ノイズ成分）
が増幅用ＭＯＳトランジスタ１３で電流に変換され、そ
のリセット電流が導通状態にある選択用ＭＯＳトランジ
スタ１４、垂直信号線１８および導通状態にある水平選
択用ＭＯＳトランジスタ２２を通して水平信号線２１に
流れ、この水平信号線２１を経てＣＤＳ回路２５に供給
される。

【００２５】以上の一連の動作により、１つの画素１１
について信号出力→ＰＤリセット→ノイズ出力という形
で信号出力とリセット出力が順次得られる。これを垂直
走査回路２３で選択された画素行に対して、水平走査回
路２４によって順次画素選択を行うことにより、ｍ列ｎ
行（信号出力→ＰＤリセット→ノイズ出力）、ｍ＋１列
ｎ行（信号出力→ＰＤリセット→ノイズ出力）、……と
いう順番で水平信号線２１に出力され、ＣＤＳ回路２５
に供給される。そして、このＣＤＳ回路２５において、
リセット前の信号出力とリセット後のノイズ出力を使っ
て相関二重サンプリングを行うことにより、主に増幅用
ＭＯＳトランジスタ１３の特性のバラツキ成分を除去す
ることができる。

【００２６】図３に、ＣＤＳ回路２５の具体的な回路構
成の一例を示す。このＣＤＳ回路２５は、入力端子３１
に入力端が接続された電流電圧変換回路３２と、この電
流電圧変換回路３２の出力端に一端が接続されたクラン
プキャパシタ３３と、このクランプキャパシタ３３の他
端に一方の主電極が接続されたクランプＭＯＳトランジ
スタ３４と、クランプキャパシタ３３の他端に一方の主
電極が接続されたサンプルホールドＭＯＳトランジスタ
３５と、このサンプルホールドＭＯＳトランジスタ３５
の他方の主電極とグランドとの間に接続されたサンプル
ホールドキャパシタ３６と、サンプルホールドＭＯＳト
ランジスタ３５の他方の主電極と出力端子３８との間に
接続されたバッファアンプ３７とから構成されている。

【００２７】このＣＤＳ回路２５において、電流電圧変
換回路３２は、入力端子３１を介して供給される信号電
流を反転（−）入力とし、所定のバイアス電圧Ｖｂを非
反転（＋）入力とする差動アンプ３９と、この差動アン
プ３９の反転入力端と出力端間に接続された帰還抵抗４
０とからなり、信号電流を信号電圧に変換する。クラン
プＭＯＳトランジスタ３４の他方の主電極にはクランプ
電圧Ｖｃｌが、そのゲート電極にはクランプパルスφＣ
Ｌがそれぞれ印加される。また、サンプルホールドＭＯ
Ｓトランジスタ３５のゲート電極には、サンプルホール
ドパルスφＳＨが印加される。

【００２８】上記構成のＣＤＳ回路２５を差分回路とし
て用い、リセット前の信号出力とリセット後のノイズ出
力を使って相関二重サンプリングを行うことにより、増
幅用ＭＯＳトランジスタ１３の特性の画素ごとのバラツ
キ、特にＭＯＳトランジスタのＶｔｈバラツキを除去す
ることができる。

【００２９】上述したように、各単位画素１１のフォト
ダイオード１２のリセットを、１画素の信号が出力され
るごとに行うようにするとともに、リセット前の信号出
力とリセット後のノイズ出力を使って相関二重サンプリ
ングを行うようにしたことにより、画素の特性のバラツ
キに起因する固定パターンノイズおよび垂直信号線１８
に接続されたスイッチ素子（水平選択用ＭＯＳトランジ
スタ２２）の特性のバラツキに起因する縦筋状の固定パ
ターンノイズを抑圧できる。

【００３０】すなわち、画素の特性のバラツキに起因す
る固定パターンノイズについては、単位画素１１の増幅
用ＭＯＳトランジスタ１３からオフセット成分として発
生するが、原理的に、画素リセット前とリセット後の信
号を相関二重サンプリングすることによって除去でき
る。また、垂直信号線１８に接続されたスイッチ素子の
特性のバラツキに起因する縦筋状の固定パターンノイズ
については、画素リセット前とリセット後の信号が同一
の信号経路を通る構成となっており、別々のスイッチ素
子（水平選択用ＭＯＳトランジスタなど）を通ることが
ないため、これも原理的に発生することがない。

【００３１】ここで、フォトダイオード１２のリセット
動作についてさらに詳しく述べる。なお、図１から明ら
かなように、リセット用ＭＯＳトランジスタ１５および
リセット選択用ＭＯＳトランジスタ１６として、デプレ
ッション型トランジスタが用いられている。

【００３２】フォトダイオード１２をＶＤＤレベルにリ
セットする際に、リセット選択用ＭＯＳトランジスタ１
６にエンハンスメント型トランジスタを使った場合に
は、垂直走査パルスφＶｎによって選択された状態にお
いて、水平リセットパルスφＨＲｍがリセット選択用Ｍ
ＯＳトランジスタ１６のドレイン電極に印加されても、
図４（Ａ）に示すように、飽和領域の動作となるため
に、ソース側の電位はドレイン側の電位よりも落ちてし
まうことになる。

【００３３】これに対し、リセット選択用ＭＯＳトラン
ジスタ１６としてデプレッション型トランジスタを使う
ことにより、図４（Ｂ）に示すように、線型領域での動
作となり、ソース側の電位がほぼドレイン側の電位まで
達する。同様に、リセット用ＭＯＳトランジスタ１５に
もエンハンスメント型トランジスタを用いると、飽和領
域でのリセット動作となり、リセットの時間が短いと電
荷の取り残しが生じ、残像の原因となる。これに対し、
デプレッション型トランジスタを用いて線型領域でリセ
ットすることにより、電荷の取り残しの無い、完全なリ
セット動作が可能となる。

【００３４】次に、上記構成の第１実施形態に係る増幅
型固体撮像素子の動作について、図２のタイミングチャ
ートに基づいて図５のポテンシャル図を用いて説明す
る。

【００３５】選択画素の信号読み出し時（図２のタイミ
ングａ）には、垂直走査パルスφＶｎによってリセット
選択用ＭＯＳトランジスタ１６が導通状態となり、ソー
ス側の電位である水平リセットパルスφＨＲｍの“Ｌ”
レベルの電位がリセット用ＭＯＳトランジスタ１５のゲ
ート電極に印加される。このとき、リセット用ＭＯＳト
ランジスタ１５は導通状態にならないので、フォトダイ
オード１２に蓄積された信号電荷が増幅用ＭＯＳトラン
ジスタ１３で信号電流に変換される。

【００３６】選択画素のリセット時（図２のタイミング
ｂ）には、“Ｈ”レベルの水平リセットパルスφＨＲｍ
が導通状態のリセット選択用ＭＯＳトランジスタ１６を
経てリセット用ＭＯＳトランジスタ１５のゲート電極に
印加され、これによりリセット用ＭＯＳトランジスタ１
５が導通状態となるため、フォトダイオード１２がＶＤ
Ｄレベルにリニア領域で完全リセットされる。

【００３７】選択画素のノイズレベル読み出し時（図２
のタイミングｃ）には、水平リセットパルスφＨＲｍが
“Ｌ”レベルの状態にあり、この“Ｌ”レベルが導通状
態のリセット選択用ＭＯＳトランジスタ１６を経てリセ
ット用ＭＯＳトランジスタ１５のゲート電極に印加され
ることによってリセット用ＭＯＳトランジスタ１５が非
導通状態になる。これにより、リセットのレベルが増幅
用ＭＯＳトランジスタ１３でノイズ電流に変換される。
また、この時点より次のフレーム蓄積が開始される。

【００３８】信号電荷の蓄積時（図２のタイミング
ｄ）、即ち他の行の他の列の読み出し時には、垂直走査
パルスφＶｍが“Ｌ”レベルに遷移するが、リセット選
択用ＭＯＳトランジスタ１６がデプレッション型である
ために、リセット用ＭＯＳトランジスタ１５のゲート電
極はフローティング状態にはならず、“Ｌ”レベルに保
たれる。

【００３９】非選択画素のリセット時（図２のタイミン
グｅ）には、“Ｈ”レベルの水平リセットパルスφＨＲ
ｍによりリセット選択用ＭＯＳトランジスタ１６のドレ
インがＶＤＤレベルになると、リセット選択用ＭＯＳト
ランジスタ１６のゲート電極の“Ｌ”レベルのポテンシ
ャルに応じた電位が、リセット用ＭＯＳトランジスタ１
５のゲート電極に印加される。なお、フォトダイオード
１２は、デプレッションのリセットゲートがそのまま横
型オーバーフローバリアになっていて、このレベルを超
える電荷は電源へと捨てられるようになっているが、こ
の時点でオーバーフローバリアが下がり、ここでオーバ
ーフローレベルが決まる。

【００４０】ところで、単位画素の構成を考えた場合
に、図６又は図７に示すように、リセット用ＭＯＳトラ
ンジスタ１５とリセット選択用ＭＯＳトランジスタ１６
を、フォトダイオード１２のカソード電極と電源線１７
の間に直列に接続し、リセット用ＭＯＳトランジスタ１
５のゲート電極に水平リセットパルスφＨＲｍ又は垂直
走査パルスφＶｎを、リセット選択用ＭＯＳトランジス
タ１６のゲート電極に垂直走査パルスφＶｎ又は水平リ
セットパルスφＨＲｍを印加する構成が一般的に考えら
れる。

【００４１】しかしながら、これらの構成の場合には、
リセット用ＭＯＳトランジスタ１５とリセット選択用Ｍ
ＯＳトランジスタ１６によるフィードスルーが、信号レ
ベルを読み出す際とノイズレベルを読み出す際で異なっ
てしまい、これが画素ごとのバラツキの原因となる。そ
の理由について、図６の構成に対応した図８のポテンシ
ャル図を用いて以下に説明する。

【００４２】先ず、垂直走査パルスφＶｎの発生によっ
て画素が選択され、水平リセットパルスφＨＲｍの発生
によってリセットされているときを状態１．とする。こ
の状態１．では、フォトダイオード１２はＶＤＤレベル
にリセットされている。そして、状態２．では、水平リ
セットパルスφＨＲｍが消滅し、リセット用ＭＯＳトラ
ンジスタ１５がオフする際のフィードスルーの影響で、
フォトダイオード１２のポテンシャルはＶＤＤレベルよ
りも僅かに浅くなる。この状態でノイズレベルの読み出
しとなる。

【００４３】状態３．では、垂直走査パルスφＶｎが消
滅することで非選択状態となる。リセット選択用ＭＯＳ
トランジスタ１６がオフする際のフィードスルーの影響
で、リセット用ＭＯＳトランジスタ１５とリセット選択
用ＭＯＳトランジスタ１６の間の拡散領域のポテンシャ
ルはＶＤＤレベルよりも僅かに浅くなる。

【００４４】状態４．は電荷の蓄積状態であり、フォト
ダイオード１２のポテンシャルが蓄積された電荷により
浅くなっていく。状態５．は、非選択のリセット状態、
即ち他の行の同じ列がリセットされている状態であり、
水平リセットパルスφＨＲｍの発生により、リセット用
ＭＯＳトランジスタ１５が導通状態となり、信号電荷と
リセットゲートのフィードスルーおよびリセット選択ゲ
ートのフィードスルーが合わされる。

【００４５】状態６．で水平リセットパルスφＨＲｍが
消滅するときに、さらにフォトダイオード１２にリセッ
トゲートのフィードスルーが加わる。他の行を読み出し
ている期間中、状態５．状態６．を繰り返す。状態７．
で、垂直走査パルスφＶｎの発生により、リセット選択
用ＭＯＳトランジスタ１６が導通状態となり、この状態
で信号レベルが読み出される。この後、状態１．に戻
る。

【００４６】図８のポテンシャル図において、状態２．
と状態７．の比較から明らかなように、状態７．の信号
レベルの読み出し時と、状態２．のノイズレベルの読み
出し時では、フォトダイオード１２に蓄えられているフ
ィードスルーによる電荷の量が異なる。フィードスルー
の量は、Ｖｔｈバラツキと同様に個々のトランジスタに
よって異なるので、信号レベルの読み出しとノイズレベ
ルの読み出しのフィードスルーの違いは、画素バラツキ
を抑圧するためのＣＤＳ回路２５ではキャンセルするこ
とができず、そのまま画素バラツキとして残ってしま
う。

【００４７】リセット用ＭＯＳトランジスタ１５とリセ
ット選択用ＭＯＳトランジスタ１６の接続関係を逆にし
た図７の構成の場合にも、図９のポテンシャル図から明
らかなように、図６の構成の場合と同様のことが言え
る。

【００４８】これに対し、本実施形態においては、リセ
ット用ＭＯＳトランジスタ１５のゲート電極に、リセッ
ト選択用ＭＯＳトランジスタ１６のソース電極を接続
し、リセット選択用ＭＯＳトランジスタ１６のドレイン
電極、ソース電極を介してリセット用ＭＯＳトランジス
タ１５のゲート電極に水平リセットパルスφＨＲｍを印
加する構成としたことで、ノイズ読み出し時、信号読み
出し時のいずれにおいても、リセット選択ゲートによる
フィードスルーの影響がないので、各画素ごとのリセッ
トゲートによるフィードスルーのバラツキは後段のＣＤ
Ｓ回路２５で抑圧することができる。

【００４９】図１０は、１次元固体撮像素子に適用され
た本発明の第２実施形態を示す構成図である。

【００５０】図１０において、破線で囲まれた領域が単
位画素５１を表している。この単位画素５１は、光電変
換素子であるフォトダイオード（ＰＤ）５２と、増幅素
子である増幅用ＭＯＳトランジスタ５３と、選択スイッ
チである選択用ＭＯＳトランジスタ５４と、リセットス
イッチであるリセット用ＭＯＳトランジスタ５５とから
構成され、直線状に１次元配置されている。

【００５１】この単位画素５１において、フォトダイオ
ード５２は入射光を光電変換しかつ光電変換によって得
られた信号電荷を蓄積する機能を持つ。このフォトダイ
オード５２のカソード電極には、増幅用ＭＯＳトランジ
スタ５３のゲート電極が接続されている。増幅用ＭＯＳ
トランジスタ５３のドレイン電極は、電源（ＶＤＤ）線
５６に接続されている。

【００５２】増幅用ＭＯＳトランジスタ５３のソース電
極と信号線５７の間には、選択用ＭＯＳトランジスタ５
４が接続されている。また、フォトダイオード５２のカ
ソード電極と電源線５６の間には、リセット用ＭＯＳト
ランジスタ５５が接続されている。このリセット用ＭＯ
Ｓトランジスタ５５としては、デプレッション型トラン
ジスタが用いられている。

【００５３】また、１次元配列された単位画素５１を順
に選択するための走査回路５８が設けられている。そし
て、この走査回路５８から出力される走査パルスφＨＳ
ｍが選択用ＭＯＳトランジスタ５４のゲート電極に、リ
セットパルスφＨＲｍがリセット用ＭＯＳトランジスタ
５５のゲート電極にそれぞれそれぞれ印加される。すな
わち、走査回路５８が、リセットパルスφＨＲｍを発生
するリセット回路を兼ねることにより、回路構成の簡略
化を図っている。

【００５４】信号線５７の出力端側には、画素リセット
前とリセット後のそれぞれの信号の差分をとる差分回路
として、例えば回路構成が簡単なＣＤＳ回路５９が設け
られている。このＣＤＳ回路５９としては、先の実施形
態の場合と同様に、図３に示す回路構成のものが用いら
れる。

【００５５】次に、上記構成の第２実施形態に係る増幅
型固体撮像素子の動作について、図１１のタイミングチ
ャートを用いて説明する。

【００５６】先ず、光電変換によってフォトダイオード
５２に蓄積された信号電荷（電子）は、増幅用ＭＯＳト
ランジスタ５３によって電荷信号に変換される。そし
て、走査回路５８から走査パルスφＨＳｍが出力される
と、選択用ＭＯＳトランジスタ５４が導通状態になり、
この選択用ＭＯＳトランジスタ５４を通して信号電流が
信号線５７を経てＣＤＳ回路５９に供給される。

【００５７】その後すぐに、信号電流を出力した同一画
素に対し、走査回路５８からリセットパルスφＨＲｍが
出力され、リセット用ＭＯＳトランジスタ５５のゲート
電極に印加される。これにより、リセット用ＭＯＳトラ
ンジスタ５５が導通状態となるため、フォトダイオード
５２はＶＤＤレベルにリセットされる。

【００５８】このリセットパルスφＨＲｍは、図１１の
タイミングチャートから明らかなように、走査パルスφ
ＨＳｍの発生期間（“Ｈ”レベルの期間）内で発生され
る。したがって、リセットパルスφＨＲｍの消滅後、即
ちリセット後のフォトダイオード５２の電荷（ノイズ成
分）が増幅用ＭＯＳトランジスタ５３で電流に変換さ
れ、そのリセット電流が導通状態にある選択用ＭＯＳト
ランジスタ５４を通して信号線５７に流れ、この信号線
５７を経てＣＤＳ回路５９に供給される。

【００５９】以上の一連の動作により、１つの画素５１
について信号出力→ＰＤリセット→ノイズ出力という形
で信号出力とリセット出力が順次得られ、ＣＤＳ回路５
９に供給される。そして、ＣＤＳ回路５９において、リ
セット前の信号出力とリセット後のノイズ出力を使って
相関二重サンプリングを行うことにより、主に増幅用Ｍ
ＯＳトランジスタ５３の特性のバラツキ成分を抑圧する
ことができる。

【００６０】ここで、フォトダイオード５２のリセット
動作についてさらに詳しく述べる。なお、図１０から明
らかなように、リセット用ＭＯＳトランジスタ５５とし
て、デプレッション型トランジスタが用いられている。

【００６１】フォトダイオード５２をＶＤＤレベルにリ
セットする際に、リセット用ＭＯＳトランジスタ５５に
エンハンスメント型トランジスタを使った場合には、リ
セットパルスφＨＲｍによって選択された状態でリセッ
ト用ＭＯＳトランジスタ５５のドレイン電極に電源ＶＤ
Ｄが印加されても、図４（Ａ）に示すように、飽和領域
の動作となるため、ソース側の電位はドレイン側の電位
よりも落ちてしまい、リセットの時間が短いと電荷の取
り残しが生じ、残像の原因となる。

【００６２】これに対して、リセット用ＭＯＳトランジ
スタ５５としてデプレッション型トランジスタを使うこ
とにより、図４（Ｂ）に示すように、線型領域での動作
となり、ソース側の電位がほぼドレイン側の電位まで達
するため、電荷の取り残しの無い、完全なリセット動作
が可能となる。

【００６３】続いて、上記構成の第２実施形態に係る増
幅型固体撮像素子の動作について、図１１のタイミング
チャートに基づいて図１２のポテンシャル図を用いて説
明する。

【００６４】信号読み出し時（図１１のタイミングａ）
には、リセット用ＭＯＳトランジスタ５５は導通状態に
はならないので、フォトダイオード５２に蓄積された信
号電荷が増幅用ＭＯＳトランジスタ５３で信号電流に変
換される。

【００６５】リセット時（図１１のタイミングｂ）に
は、“Ｈ”レベルのリセットパルスφＨＲｍがリセット
用ＭＯＳトランジスタ５５のゲート電極に印加され、こ
れによりリセット用ＭＯＳトランジスタ５５が導通状態
となるため、フォトダイオード５２がＶＤＤレベルにリ
ニア領域で完全リセットされる。

【００６６】ノイズレベル読み出し時（図１１のタイミ
ングｃ）には、リセットパルスφＨＲｍが“Ｌ”レベル
の状態にあり、リセット用ＭＯＳトランジスタ５５が非
導通状態になる。これにより、リセットのレベルが増幅
用ＭＯＳトランジスタ５３でノイズ電流に変換される。
また、この時点（図１１のタイミングｄ）より次のフレ
ーム蓄積が開始される。

【００６７】なお、フォトダイオード５２は、デプレッ
ションのリセットゲートがそのまま横型オーバーフロー
バリアになっていて、このレベルを超える電荷は電源へ
と捨てられるようになっている。オーバーフローレベル
は、リセット用ＭＯＳトランジスタ５５のゲート電位の
“Ｌ”レベルのポテンシャルである。

【００６８】

【発明の効果】以上説明したように、本発明によれば、
単位画素ごとに増幅機能を持つ固体撮像素子において、
単位画素の各々で画素信号を出力するごとに光電変換素
子を完全リセットする構成としたことにより、各画素よ
り信号成分とノイズ成分を順次出力することができるの
で、リセット前後の差分をとることによって固定パター
ンノイズを抑圧することができる。また、各画素を完全
リセットしているので残像の発生もなく、さらに２次元
固体撮像素子においては、信号成分とノイズ成分が垂直
信号線から水平信号線へ同一の経路を経由して出力され
るので、縦筋状の固定パターンノイズの発生も抑えるこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示す構成図である。

【図２】第１実施形態の動作説明のためのタイミングチ
ャートである。

【図３】ＣＤＳ回路の回路構成の一例を示す回路図であ
る。

【図４】エンハンスメント型ＭＯＳトランジスタ（Ａ）
とデプレッション型ＭＯＳトランジスタ（Ｂ）のＩｄ−
Ｖｄ特性図である。

【図５】第１実施形態に係るリセット部の動作説明のた
めのポテンシャル図である。

【図６】単位画素の他の構成例を示す回路図である。

【図７】単位画素のさらに他の構成例を示す回路図であ
る。

【図８】図５の構成に対応したポテンシャル図である。

【図９】図６の構成に対応したポテンシャル図である。

【図１０】本発明の第２実施形態を示す構成図である。

【図１１】第２実施形態の動作説明のためのタイミング
チャートである。

【図１２】第２実施形態に係るリセット部の動作説明の
ためのポテンシャル図である。

【図１３】従来例を示す構成図である。

【図１４】課題を説明するための構成図である。

【符号の説明】

１１，５１…単位画素、１２，５２…フォトダイオード
（光電変換素子）、１３，５３…増幅用ＭＯＳトランジ
スタ、１４，５４…選択用ＭＯＳトランジスタ、１５，
５５…リセット用ＭＯＳトランジスタ、１６…リセット
選択用ＭＯＳトランジスタ、１７，５６…電源（ＶＤ
Ｄ）線、１８…垂直信号線、１９…水平リセット線、２
０…垂直選択線、２１…水平信号線、２２…水平選択用
ＭＯＳトランジスタ、２３…垂直走査回路、２４…水平
走査回路、２５，５９…ＣＤＳ（相関二重サンプリン
グ）回路、５７…信号線、５８…走査回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 米本 和也 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (16)

【特許請求の範囲】
1. 【請求項１】 入射光を光電変換しかつ光電変換によっ
   て得られた信号電荷を蓄積する光電変換素子と、前記光
   電変換素子に蓄積された信号電荷を電気信号に変換する
   増幅素子と、前記増幅素子からの画素信号を選択的に信
   号線に出力する選択スイッチとを有する単位画素と、 前記単位画素の各々において画素信号を出力するごとに
   前記光電変換素子をリセットするリセット回路とを備え
   たことを特徴とする固体撮像素子。
2. 【請求項２】 前記単位画素が行列状に２次元配置され
   てなることを特徴とする請求項１記載の固体撮像素子。
3. 【請求項３】 前記単位画素は、前記光電変換素子をリ
   セットするリセットスイッチと、前記リセット回路から
   出力されるリセットパルスに応答して前記リセットスイ
   ッチをオン／オフ制御するリセット選択スイッチとを有
   し、前記リセットスイッチおよび前記リセット選択スイ
   ッチがデプレッション型ＭＯＳトランジスタからなるこ
   とを特徴とする請求項２記載の固体撮像素子。
4. 【請求項４】 前記リセットスイッチは前記光電変換素
   子と電源線の間に接続され、前記リセット選択スイッチ
   は前記リセットスイッチのゲート電極と前記リセットパ
   ルスが与えられるリセット線の間に接続されていること
   を特徴とする請求項３記載の固体撮像素子。
5. 【請求項５】 前記リセット回路は、単位画素の各々を
   列選択するための水平走査回路であることを特徴とする
   請求項２記載の固体撮像素子。
6. 【請求項６】 垂直信号線と水平信号線との間に、前記
   垂直信号線に導出された前記リセット回路によるリセッ
   ト前の信号とリセット後の信号とを共通に出力する水平
   選択スイッチを備えたことを特徴とする請求項２記載の
   固体撮像素子。
7. 【請求項７】 前記水平選択スイッチによって前記水平
   信号線に出力されたリセット前の信号とリセット後の信
   号のそれぞれの差分をとる差分回路を備えたことを特徴
   とする請求項６記載の固体撮像素子。
8. 【請求項８】 前記差分回路は、相関二重サンプリング
   回路であることを特徴とする請求項７記載の固体撮像素
   子。
9. 【請求項９】 前記単位画素が直線状に１次元配置され
   てなることを特徴とする請求項１記載の固体撮像素子。
10. 【請求項１０】 前記単位画素は、前記リセット回路か
    ら出力されるリセットパルスに応答して前記光電変換素
    子をリセットするリセットスイッチを有し、前記リセッ
    トスイッチがデプレッション型ＭＯＳトランジスタから
    なることを特徴とする請求項９記載の固体撮像素子。
11. 【請求項１１】 前記リセットスイッチは前記光電変換
    素子と電源線の間に接続されていることを特徴とする請
    求項１０記載の固体撮像素子。
12. 【請求項１２】 前記リセット回路は、単位画素の各々
    を選択するための走査回路であることを特徴とする請求
    項９記載の固体撮像素子。
13. 【請求項１３】 前記選択スイッチは、前記リセット回
    路によるリセット前の信号とリセット後の信号とを前記
    信号線に共通に出力することを特徴とする請求項９記載
    の固体撮像素子。
14. 【請求項１４】 前記選択スイッチによって前記信号線
    に出力されたリセット前の信号とリセット後の信号のそ
    れぞれの差分をとる差分回路を備えたことを特徴とする
    請求項１３記載の固体撮像素子。
15. 【請求項１５】 前記差分回路は、相関二重サンプリン
    グ回路であることを特徴とする請求項１４記載の固体撮
    像素子。
16. 【請求項１６】 入射光を光電変換しかつ光電変換によ
    って得られた信号電荷を蓄積する光電変換素子と、前記
    光電変換素子に蓄積された信号電荷を電気信号に変換す
    る増幅素子と、前記増幅素子からの画素信号を選択的に
    信号線に出力する選択スイッチとを有する単位画素と、
    前記単位画素の各々において画素信号を出力するごとに
    前記光電変換素子部をリセットするリセット回路とを備
    えた固体撮像素子において、 単位画素の各々において画素信号を出力するごとに前記
    光電変換素子をリセットし、 単位画素の各々からリセット前の信号とリセット後の信
    号とを導出しかつ共通の伝送経路を経由して伝送し、 しかる後リセット前の信号とリセット後の信号のそれぞ
    れの差分をとることを特徴とする固体撮像素子の駆動方
    法。