JPH11122196A - 光受信回路 - Google Patents
光受信回路Info
- Publication number
- JPH11122196A JPH11122196A JP9285148A JP28514897A JPH11122196A JP H11122196 A JPH11122196 A JP H11122196A JP 9285148 A JP9285148 A JP 9285148A JP 28514897 A JP28514897 A JP 28514897A JP H11122196 A JPH11122196 A JP H11122196A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- level
- optical receiving
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 大信号、小信号何れに対しても識別誤りが少
ない光受信回路を得る。 【解決手段】 バースト光信号を電気信号に変換する受
光ダイオード１と、該電気信号を増幅する増幅器２と、
増幅段３とピーク検出回路４からなる受信電力に対応し
た判定レベルを設定する判定回路と、判定回路の状態を
バースト信号を受信する前に初期値に戻すリセット回路
８と、該判定回路からの出力を識別するヒステリシス特
性を有する識別回路１０とからなる光受信回路におい
て、前記判定回路を前段の判定回路７と後段の判定回路
９の多段に構成し、前段判定回路７の初期化が終了して
から次段判定回路９の初期化を行うようにした。
ない光受信回路を得る。 【解決手段】 バースト光信号を電気信号に変換する受
光ダイオード１と、該電気信号を増幅する増幅器２と、
増幅段３とピーク検出回路４からなる受信電力に対応し
た判定レベルを設定する判定回路と、判定回路の状態を
バースト信号を受信する前に初期値に戻すリセット回路
８と、該判定回路からの出力を識別するヒステリシス特
性を有する識別回路１０とからなる光受信回路におい
て、前記判定回路を前段の判定回路７と後段の判定回路
９の多段に構成し、前段判定回路７の初期化が終了して
から次段判定回路９の初期化を行うようにした。
Description
【０００１】
【０００２】本発明は、バースト状に光信号を伝送する
系に適応する光受信回路を提供する。特に、光加入者系
システムで有望視されているＰＤＳ（Ｐａｓｓｉｖｅ
Ｄｏｕｂｌｅ Ｓｔａｒ）構成の光伝送系でのバースト
伝送の受信に適する光受信回路に関する。
系に適応する光受信回路を提供する。特に、光加入者系
システムで有望視されているＰＤＳ（Ｐａｓｓｉｖｅ
Ｄｏｕｂｌｅ Ｓｔａｒ）構成の光伝送系でのバースト
伝送の受信に適する光受信回路に関する。
【０００３】
【従来の技術】光加入者系でのバースト伝送では、それ
ぞれのバースト信号の振幅を検出してその結果を元に入
力信号の判定レベルを決める必要がある。この場合、バ
ースト信号が入力されてから速やかにピーク値を検出し
て判定レベルを決める必要と、その判定レベルを保持す
るという相反する特性を両立させる必要がある。このた
め、一つのバースト信号が終わっても判定レベルを前の
状態まま保持してしまう可能性がある。
ぞれのバースト信号の振幅を検出してその結果を元に入
力信号の判定レベルを決める必要がある。この場合、バ
ースト信号が入力されてから速やかにピーク値を検出し
て判定レベルを決める必要と、その判定レベルを保持す
るという相反する特性を両立させる必要がある。このた
め、一つのバースト信号が終わっても判定レベルを前の
状態まま保持してしまう可能性がある。
【０００４】一端判定した判定レベルをバースト信号が
交替しても変えない従来の受信回路では、入力されたバ
ースト信号のレベルに応じて一端判定レベルを設定して
も、次に入力されるバースト信号のレベルが変化する
と、以前に設定された判定レベルは適切な判定レベルで
はなくなり、判定誤りを起こすおそれがある。
交替しても変えない従来の受信回路では、入力されたバ
ースト信号のレベルに応じて一端判定レベルを設定して
も、次に入力されるバースト信号のレベルが変化する
と、以前に設定された判定レベルは適切な判定レベルで
はなくなり、判定誤りを起こすおそれがある。
【０００５】図９を用いて、従来の光受信回路の回路ブ
ロック構成を説明する。光受信回路は、光バースト信号
を受信するフォトダイオード１と、前置増幅器２と、差
動増幅器からなる増幅器３とピーク検出器４とからなる
判定回路７と、識別回路１０とを有して構成されてい
る。ピーク検出器４は、バッファ５とピーク値記憶用容
量６とから構成されている。
ロック構成を説明する。光受信回路は、光バースト信号
を受信するフォトダイオード１と、前置増幅器２と、差
動増幅器からなる増幅器３とピーク検出器４とからなる
判定回路７と、識別回路１０とを有して構成されてい
る。ピーク検出器４は、バッファ５とピーク値記憶用容
量６とから構成されている。
【０００６】この光受信回路では、受信した光信号によ
ってフォトダイオード１で生成された信号電流を前置増
幅器２で信号電圧に増幅し、判定回路７の増幅器３とピ
ーク検出器４に入力する。
ってフォトダイオード１で生成された信号電流を前置増
幅器２で信号電圧に増幅し、判定回路７の増幅器３とピ
ーク検出器４に入力する。
【０００７】ピーク検出器４のバッファ５に入力された
前置増幅器２の出力信号は、そのピーク値でピーク値記
憶用容量６を充電する。バッファ５の出力すなわちピー
ク値記憶用容量６のバッファ５側の電位は、バースト信
号のピーク値に比例した値であり、ピーク検出器４の出
力とされる。このピーク検出器４の出力を、基準電圧と
して差動増幅器３の基準電圧入力端子に入力する。差動
増幅器３は、実際にはピーク値の半分の値を基準として
前置増幅器２の出力信号を増幅する。このことにより、
判定回路７では、受信信号の振幅に応じてその振幅の半
分を中心にして受信信号が再生される。
前置増幅器２の出力信号は、そのピーク値でピーク値記
憶用容量６を充電する。バッファ５の出力すなわちピー
ク値記憶用容量６のバッファ５側の電位は、バースト信
号のピーク値に比例した値であり、ピーク検出器４の出
力とされる。このピーク検出器４の出力を、基準電圧と
して差動増幅器３の基準電圧入力端子に入力する。差動
増幅器３は、実際にはピーク値の半分の値を基準として
前置増幅器２の出力信号を増幅する。このことにより、
判定回路７では、受信信号の振幅に応じてその振幅の半
分を中心にして受信信号が再生される。
【０００８】さらに、判定回路の出力を、最終的に識別
回路１０で“１”、“０”の信号に識別する。
回路１０で“１”、“０”の信号に識別する。
【０００９】この回路構成では、最初のバースト信号で
充電された信号振幅に応じた基準電圧が、それ以後の信
号を判定回路７で判定する場合の基準となる。この状態
で受信信号の振幅が変化すると、変化後の受信信号の振
幅には対応しない前の基準電圧を元にして変化後の信号
が判定回路７で増幅されることになり、判定回路７の出
力信号の波形が歪むことになる。このような状況は、Ｐ
ＤＳ構成の光伝送系での伝送において異なる伝送距離の
複数のバースト信号を扱うときに起こる。例えば、図１
０に示すように、最初の信号としてバースト１が大信号
（約−１０ｄＢｍ）Ｖｂ１で入力され、次のバースト２
が小信号（約−３０ｄＢｍ）Ｖb2で入力された場合に
は、バースト１のレベルＶb1とバースト２のレベルＶb2
の差が大きく、バースト２の信号のレベルがバースト１
のピーク値から設定された基準電圧Ｖｒ2より極めて低
いことから増幅されず信号が消えてしまうことも起こり
得る。
充電された信号振幅に応じた基準電圧が、それ以後の信
号を判定回路７で判定する場合の基準となる。この状態
で受信信号の振幅が変化すると、変化後の受信信号の振
幅には対応しない前の基準電圧を元にして変化後の信号
が判定回路７で増幅されることになり、判定回路７の出
力信号の波形が歪むことになる。このような状況は、Ｐ
ＤＳ構成の光伝送系での伝送において異なる伝送距離の
複数のバースト信号を扱うときに起こる。例えば、図１
０に示すように、最初の信号としてバースト１が大信号
（約−１０ｄＢｍ）Ｖｂ１で入力され、次のバースト２
が小信号（約−３０ｄＢｍ）Ｖb2で入力された場合に
は、バースト１のレベルＶb1とバースト２のレベルＶb2
の差が大きく、バースト２の信号のレベルがバースト１
のピーク値から設定された基準電圧Ｖｒ2より極めて低
いことから増幅されず信号が消えてしまうことも起こり
得る。
【００１０】
【発明が解決しようとする課題】本発明は、上記問題を
解決しようとするもので、光加入者系システムで有望視
されているＰＤＳ構成の光伝送系を用いたバースト伝送
の光受信回路において、レベルの異なる入力信号に対し
て信号レベルの判定誤りを起こさないようにした光受信
回路を提供することを目的とする。
解決しようとするもので、光加入者系システムで有望視
されているＰＤＳ構成の光伝送系を用いたバースト伝送
の光受信回路において、レベルの異なる入力信号に対し
て信号レベルの判定誤りを起こさないようにした光受信
回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】この課題を解決するため
に、本発明は、光信号を電気信号に変換する受光ダイオ
ードと、該電気信号を増幅する増幅器と、受信電力に対
応した判定レベルを設定する判定回路からなる光受信回
路において、判定レベルを設定する判定回路の状態を信
号を受信する前に初期値に戻すリセット回路と、該判定
レベルを設定する判定回路からの出力と入力信号の出力
を比較するヒステリシス特性を有する比較回路とを設け
るとともに、入力の光バースト信号が入力される前に光
受信回路の判定レベルを設定する回路を初期化して入力
バースト信号毎に判定レベルを設定することで課題の解
決を図る。
に、本発明は、光信号を電気信号に変換する受光ダイオ
ードと、該電気信号を増幅する増幅器と、受信電力に対
応した判定レベルを設定する判定回路からなる光受信回
路において、判定レベルを設定する判定回路の状態を信
号を受信する前に初期値に戻すリセット回路と、該判定
レベルを設定する判定回路からの出力と入力信号の出力
を比較するヒステリシス特性を有する比較回路とを設け
るとともに、入力の光バースト信号が入力される前に光
受信回路の判定レベルを設定する回路を初期化して入力
バースト信号毎に判定レベルを設定することで課題の解
決を図る。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図を
用いて詳細に説明する。図１は、本発明にかかる光受信
回路の回路ブロック構成を示す図である。この光受信回
路は、図９に示した従来の光受信回路に比較してリセッ
ト回路８を追加した点に特徴を有している。図９に示し
たブロックと同一番号を付したブロックは、同様の機能
を持っている。すなわち、本発明にかかる光受信回路
は、フォトダイオード１と、前置増幅器２と、増幅器３
とピーク検出器４とからなる第１の判定回路７と、リセ
ット回路８と、第２の判定回路９と、識別回路１０とを
有して構成されている。
用いて詳細に説明する。図１は、本発明にかかる光受信
回路の回路ブロック構成を示す図である。この光受信回
路は、図９に示した従来の光受信回路に比較してリセッ
ト回路８を追加した点に特徴を有している。図９に示し
たブロックと同一番号を付したブロックは、同様の機能
を持っている。すなわち、本発明にかかる光受信回路
は、フォトダイオード１と、前置増幅器２と、増幅器３
とピーク検出器４とからなる第１の判定回路７と、リセ
ット回路８と、第２の判定回路９と、識別回路１０とを
有して構成されている。
【００１３】フォトダイオード１は、光バースト信号を
受信して光信号のレベルに比例したレベルの電流信号を
出力する。前置増幅器２は、フォトダイオード１からの
電流信号を、電流信号のレベルに比例したレベルの電圧
信号に変換し、第１の判定回路７へ入力する。第１の判
定回路７は、差動増幅器からなる増幅器３とピーク検出
器４とから構成され、ピーク検出器４は、バッファ５と
ピーク値記憶用容量６とから構成されている。第１の判
定回路７は、入力された信号のピーク値の半分を基準値
として、入力されたバースト信号の値が“０”であるか
“１”であるかを判定し、所定のレベルの２値信号を出
力する。識別回路１０は、入力された信号の値が“０”
であるか“１”であるかを識別する。第１の判定回路７
と第２の判定回路９は多段に接続されており、第１の判
定回路７の出力が第２の判定回路９に入力される。
受信して光信号のレベルに比例したレベルの電流信号を
出力する。前置増幅器２は、フォトダイオード１からの
電流信号を、電流信号のレベルに比例したレベルの電圧
信号に変換し、第１の判定回路７へ入力する。第１の判
定回路７は、差動増幅器からなる増幅器３とピーク検出
器４とから構成され、ピーク検出器４は、バッファ５と
ピーク値記憶用容量６とから構成されている。第１の判
定回路７は、入力された信号のピーク値の半分を基準値
として、入力されたバースト信号の値が“０”であるか
“１”であるかを判定し、所定のレベルの２値信号を出
力する。識別回路１０は、入力された信号の値が“０”
であるか“１”であるかを識別する。第１の判定回路７
と第２の判定回路９は多段に接続されており、第１の判
定回路７の出力が第２の判定回路９に入力される。
【００１４】ピーク検出器４の回路構成を図２に示す。
ピーク検出器４は、信号入力端子と、演算増幅器からな
るバッファ５と、ピーク値記憶用容量６と、第１のトラ
ンジスタ４１と、第２のトランジスタ４２と、第３のト
ランジスタ４３と、第４のトランジスタ４４と、抵抗４
５と、抵抗４６と、定電圧源４７と、正電源端子と、出
力端子とから構成されている。
ピーク検出器４は、信号入力端子と、演算増幅器からな
るバッファ５と、ピーク値記憶用容量６と、第１のトラ
ンジスタ４１と、第２のトランジスタ４２と、第３のト
ランジスタ４３と、第４のトランジスタ４４と、抵抗４
５と、抵抗４６と、定電圧源４７と、正電源端子と、出
力端子とから構成されている。
【００１５】第１のトランジスタ４１と、第２のトラン
ジスタ４２と、第３のトランジスタ４３は、いずれもＮ
ＰＮトランジスタを用いている。第４のトランジスタ４
４は、ＰＮＰトランジスタを用いている。
ジスタ４２と、第３のトランジスタ４３は、いずれもＮ
ＰＮトランジスタを用いている。第４のトランジスタ４
４は、ＰＮＰトランジスタを用いている。
【００１６】信号入力端子は、バッファ５を介して第１
のトランジスタ４１のベースに接続される。第１のトラ
ンジスタ４１のコレクタは正電源端子を介して正電源に
接続され、エミッタはピーク値記憶用容量６の一端およ
び第２のトランジスタ４２のベースに接続される。ピー
ク値記憶用容量６の他端は接地されている。第２のトラ
ンジスタ４２のコレクタは第４のトランジスタ４４のベ
ースに抵抗４６を介して接続され、エミッタは出力端子
および第３のトランジスタ４３のコレクタおよび第４の
トランジスタ４４のコレクタならびにバッファ５の基準
電圧入力端子に接続されている。第３のトランジスタ４
３のベースは定電圧源４７に接続され、エミッタは抵抗
４５を介して接地されて、定電流源を形成している。第
４のトランジスタ４４のエミッタは正電源端子を介して
正電源に接続されている。
のトランジスタ４１のベースに接続される。第１のトラ
ンジスタ４１のコレクタは正電源端子を介して正電源に
接続され、エミッタはピーク値記憶用容量６の一端およ
び第２のトランジスタ４２のベースに接続される。ピー
ク値記憶用容量６の他端は接地されている。第２のトラ
ンジスタ４２のコレクタは第４のトランジスタ４４のベ
ースに抵抗４６を介して接続され、エミッタは出力端子
および第３のトランジスタ４３のコレクタおよび第４の
トランジスタ４４のコレクタならびにバッファ５の基準
電圧入力端子に接続されている。第３のトランジスタ４
３のベースは定電圧源４７に接続され、エミッタは抵抗
４５を介して接地されて、定電流源を形成している。第
４のトランジスタ４４のエミッタは正電源端子を介して
正電源に接続されている。
【００１７】リセット回路８は、その出力端が第１の判
定回路７および第２の判定回路９に設けたピーク検出器
４のピーク値記憶用容量６に接続されており、入力端子
８１には、バースト信号の切れ目毎にリセット信号が入
力される。リセット回路８は、リセット信号が入力され
ると、ピーク値記憶用容量６の電荷を引き抜くように働
く。この動作によって、ピーク値検出器４のピーク値記
憶用容量６が初期化され、次に入力されるバースト信号
のピーク値を更めて検出する。したがって、第１の判定
回路７の増幅器３は、更新したピークに基づく基準電圧
を元にして入力信号を増幅することができる。本システ
ムでは、伝送系のセンタ局がバースト信号の送受信タイ
ミングを決めているので、光受信回路の論理処理部がそ
のタイミングに基づいてリセット信号を作成し、リセッ
ト回路８は、このリセット信号によって自動的にバース
ト信号の切れ目を知ることができる。
定回路７および第２の判定回路９に設けたピーク検出器
４のピーク値記憶用容量６に接続されており、入力端子
８１には、バースト信号の切れ目毎にリセット信号が入
力される。リセット回路８は、リセット信号が入力され
ると、ピーク値記憶用容量６の電荷を引き抜くように働
く。この動作によって、ピーク値検出器４のピーク値記
憶用容量６が初期化され、次に入力されるバースト信号
のピーク値を更めて検出する。したがって、第１の判定
回路７の増幅器３は、更新したピークに基づく基準電圧
を元にして入力信号を増幅することができる。本システ
ムでは、伝送系のセンタ局がバースト信号の送受信タイ
ミングを決めているので、光受信回路の論理処理部がそ
のタイミングに基づいてリセット信号を作成し、リセッ
ト回路８は、このリセット信号によって自動的にバース
ト信号の切れ目を知ることができる。
【００１８】上記リセット回路８の具体的な回路構成を
図３を用いて説明する。リセット回路８は、入力端子
と、複数のトランジスタ８２−１〜８２−１２と、複数
の抵抗８３−１〜８３−１４と、２個の容量８４−１，
８４−２から構成される。
図３を用いて説明する。リセット回路８は、入力端子
と、複数のトランジスタ８２−１〜８２−１２と、複数
の抵抗８３−１〜８３−１４と、２個の容量８４−１，
８４−２から構成される。
【００１９】入力されたバースト信号のレベルが低いと
きには、多段に接続された判定回路７，９の内第１の判
定回路７は、単に増幅回路として働き、第２の判定回路
９が入力されたバースト信号の“０”，“１”を判定す
る。入力されたバースト信号のレベルが高いときには、
多段に接続された判定回路７，９の内第１の判定回路７
が、判定回路として働き、第２の判定回路９は波形整形
回路として働く。
きには、多段に接続された判定回路７，９の内第１の判
定回路７は、単に増幅回路として働き、第２の判定回路
９が入力されたバースト信号の“０”，“１”を判定す
る。入力されたバースト信号のレベルが高いときには、
多段に接続された判定回路７，９の内第１の判定回路７
が、判定回路として働き、第２の判定回路９は波形整形
回路として働く。
【００２０】図４を用いて本発明にかかる判定回路の詳
細なブロック構成を説明する。判定回路７および判定回
路９は、いずれも正相と逆相の２系列から構成されてお
り、ピーク値検出器４で形成された識別用基準電圧Ｖr
を中心にして入力信号を増幅する。このように判定回路
を正相と逆相の２系統で構成することによって、識別用
基準電圧Ｖrを入力信号の“０”レベルと“１”レベル
の中間の値に設定することができる。増幅器３は、正相
用差動増幅器３１sと、逆相用差動増幅器３１rと、正相
出力と逆相出力を出力する増幅器３２とから構成されて
いる。ピーク検出器４は、正相用バッファ５sと、正相
用ピーク値記憶用容量６sと、正相用ピーク値記憶用容
量の端子間を短絡する正相用トランジスタ４１sと、逆
相用バッファ５rと、逆相用ピーク値記憶用容量６rと、
逆相用ピーク値記憶用容量の端子間を短絡する逆相用ト
ランジスタ４１rとから構成されている。各トランジス
タのベースは、リセット回路８の出力に接続されてい
る。
細なブロック構成を説明する。判定回路７および判定回
路９は、いずれも正相と逆相の２系列から構成されてお
り、ピーク値検出器４で形成された識別用基準電圧Ｖr
を中心にして入力信号を増幅する。このように判定回路
を正相と逆相の２系統で構成することによって、識別用
基準電圧Ｖrを入力信号の“０”レベルと“１”レベル
の中間の値に設定することができる。増幅器３は、正相
用差動増幅器３１sと、逆相用差動増幅器３１rと、正相
出力と逆相出力を出力する増幅器３２とから構成されて
いる。ピーク検出器４は、正相用バッファ５sと、正相
用ピーク値記憶用容量６sと、正相用ピーク値記憶用容
量の端子間を短絡する正相用トランジスタ４１sと、逆
相用バッファ５rと、逆相用ピーク値記憶用容量６rと、
逆相用ピーク値記憶用容量の端子間を短絡する逆相用ト
ランジスタ４１rとから構成されている。各トランジス
タのベースは、リセット回路８の出力に接続されてい
る。
【００２１】判定回路１の増幅器３の具体的な回路構成
を図５に示す。増幅器３は、正相用差動増幅器３１s
と、逆相用差動増幅器３１rと、正相出力と逆相出力を
出力する増幅器３２と、例えば定電圧源とスイッチング
トランジスタと抵抗からなる定電流源３１９から構成さ
れている。正相用差動増幅器３１sと逆相用差動増幅器
３１rは同様の構成となって、トランジスタ３１１，３
１２，３１７と、抵抗３１３，３１４，３１５，３１
６，３１８とが図示のように接続されて構成されてい
る。増幅器３２は、４個のトランジスタ３２１〜３２４
と、抵抗３２５〜３２８と、定電流源３２９−１，３２
９−２，３２９−３とが、図示のように接続されて構成
されている。
を図５に示す。増幅器３は、正相用差動増幅器３１s
と、逆相用差動増幅器３１rと、正相出力と逆相出力を
出力する増幅器３２と、例えば定電圧源とスイッチング
トランジスタと抵抗からなる定電流源３１９から構成さ
れている。正相用差動増幅器３１sと逆相用差動増幅器
３１rは同様の構成となって、トランジスタ３１１，３
１２，３１７と、抵抗３１３，３１４，３１５，３１
６，３１８とが図示のように接続されて構成されてい
る。増幅器３２は、４個のトランジスタ３２１〜３２４
と、抵抗３２５〜３２８と、定電流源３２９−１，３２
９−２，３２９−３とが、図示のように接続されて構成
されている。
【００２２】図４および図６を用いて、この回路の動作
を説明する。バースト信号１が入力されると、ピーク値
検出回路４は、バースト信号１のピーク値Ｖb1に比例し
た電圧でピーク値記憶用容量６を充電し、その端子電圧
を識別用基準電圧Ｖr1として出力する。増幅器３は、こ
の識別用基準電圧Ｖr1を用いて入力されたバースト信号
１のレベルを識別して整形した信号を出力する。バース
ト信号１が終了すると、位相などからその切れ目を検出
して作成された所定のパルス幅のリセット信号が、リセ
ット信号端子８１を経由してリセット回路８に入力され
る。するとリセット回路８は、出力電圧を高かめ、トラ
ンジスタ４１を所定の時間だけ動作状態としてピーク値
記憶用容量６の端子間を短絡する。ピーク値記憶用容量
６に蓄えられた電荷は、この間にトランジスタ４１を介
してグランドに流され、ピーク値記憶用容量６は初期化
される。
を説明する。バースト信号１が入力されると、ピーク値
検出回路４は、バースト信号１のピーク値Ｖb1に比例し
た電圧でピーク値記憶用容量６を充電し、その端子電圧
を識別用基準電圧Ｖr1として出力する。増幅器３は、こ
の識別用基準電圧Ｖr1を用いて入力されたバースト信号
１のレベルを識別して整形した信号を出力する。バース
ト信号１が終了すると、位相などからその切れ目を検出
して作成された所定のパルス幅のリセット信号が、リセ
ット信号端子８１を経由してリセット回路８に入力され
る。するとリセット回路８は、出力電圧を高かめ、トラ
ンジスタ４１を所定の時間だけ動作状態としてピーク値
記憶用容量６の端子間を短絡する。ピーク値記憶用容量
６に蓄えられた電荷は、この間にトランジスタ４１を介
してグランドに流され、ピーク値記憶用容量６は初期化
される。
【００２３】このように初期化された状態でレベルＶb2
のバースト信号２が入力されると、ピーク値検出回路４
は、バースト信号２のピーク値Ｖb2に比例した電圧でピ
ーク値記憶用容量６を充電し、その端子電圧を識別用基
準電圧Ｖr2として出力する。増幅器３は、この識別用基
準電圧Ｖr2を用いて入力されたバースト信号２のレベル
を識別して整形した信号を出力する。
のバースト信号２が入力されると、ピーク値検出回路４
は、バースト信号２のピーク値Ｖb2に比例した電圧でピ
ーク値記憶用容量６を充電し、その端子電圧を識別用基
準電圧Ｖr2として出力する。増幅器３は、この識別用基
準電圧Ｖr2を用いて入力されたバースト信号２のレベル
を識別して整形した信号を出力する。
【００２４】以上の動作により、常に入力されたバース
ト信号の振幅に応じた基準電圧に基づいてバースト信号
が増幅されることになり、正しい判定が行われる。
ト信号の振幅に応じた基準電圧に基づいてバースト信号
が増幅されることになり、正しい判定が行われる。
【００２５】第１の判定回路７および第２の判定回路９
の初期化のタイミングは、それぞれの段によって異なっ
て設定されており、第１の判定回路７の初期化が終了し
てから第２の判定回路９の初期化を行うように設定され
ている。
の初期化のタイミングは、それぞれの段によって異なっ
て設定されており、第１の判定回路７の初期化が終了し
てから第２の判定回路９の初期化を行うように設定され
ている。
【００２６】図７の入出力特性に示すように、識別回路
１０は、ヒステリシス特性を有していて、一度“０”と
識別すると予め定めた値以上の大きさの信号が入力され
ない限り“１”と識別することがない。
１０は、ヒステリシス特性を有していて、一度“０”と
識別すると予め定めた値以上の大きさの信号が入力され
ない限り“１”と識別することがない。
【００２７】識別回路１０の具体的な回路構成を図８に
示す。識別回路１０は、１０個のトランジスタ１０１−
１〜１０１−１０と、７個の抵抗１０２−１〜１０２−
７と、定電流源１０３−１〜１０３−５とが図示のよう
に接続されて構成される。
示す。識別回路１０は、１０個のトランジスタ１０１−
１〜１０１−１０と、７個の抵抗１０２−１〜１０２−
７と、定電流源１０３−１〜１０３−５とが図示のよう
に接続されて構成される。
【００２８】このことは、バースト伝送において、バー
スト間の無信号区間において雑音を増幅して不要な信号
を出力し、後段の処理を誤らせることを防ぐ効果を持
つ。
スト間の無信号区間において雑音を増幅して不要な信号
を出力し、後段の処理を誤らせることを防ぐ効果を持
つ。
【００２９】
【発明の効果】本発明は、上記のような構成としたこと
によって、ＰＤＳ構成の光伝送系でのバースト伝送にお
いて、伝送距離に差のある複数端末とのバースト信号に
対して、それぞれ適切なレベルで、判定処理を施すこと
ができ、受信レベルに差がある複数の端末からのバース
ト信号を、それぞれのバースト信号のレベルに対応して
判断して、正確に受信することができる。
によって、ＰＤＳ構成の光伝送系でのバースト伝送にお
いて、伝送距離に差のある複数端末とのバースト信号に
対して、それぞれ適切なレベルで、判定処理を施すこと
ができ、受信レベルに差がある複数の端末からのバース
ト信号を、それぞれのバースト信号のレベルに対応して
判断して、正確に受信することができる。
【図１】本発明にかかる光受信回路の実施の形態を説明
する回路ブロック構成図。
する回路ブロック構成図。
【図２】本発明にかかる光受信回路用検出器の具体的な
回路構成を示す回路図。
回路構成を示す回路図。
【図３】本発明にかかる光受信回路用リセット回路の具
体的な回路構成を示す回路図。
体的な回路構成を示す回路図。
【図４】本発明にかかる光受信回路用判定回路の詳細構
成を示すブロック構成図。
成を示すブロック構成図。
【図５】本発明にかかる光受信回路用増幅器の具体的な
回路構成を示す回路図。
回路構成を示す回路図。
【図６】本発明にかかる光受信回路の動作タイムチャー
ト。
ト。
【図７】本発明にかかる光受信回路の識別回路の入出力
特性を説明する図。
特性を説明する図。
【図８】本発明にかかる光受信回路用識別回路の具体的
な回路構成を示す回路図。
な回路構成を示す回路図。
【図９】従来の光受信回路の回路ブロック構成図。
【図１０】従来の光受信回路の動作タイムチャート。
１ 受光ダイオード（フォトダイオード） ２ 前置増幅器 ３ 増幅器 ４ ピーク検出器 ５ バッファ ６ ピーク値記憶用容量 ７ 判定回路 ８ リセット回路 ９ 判定回路 １０ 識別回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０３Ｆ 3/08 (72)発明者 中村 誠 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 石原 昇 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 赤沢 幸雄 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内
Claims (5)
- 【請求項１】 光信号を電気信号に変換する受光ダイオ
ードと、該電気信号を増幅する増幅器と、受信電力に対
応した判定レベルを設定する判定回路からなる光受信回
路において、判定レベルを設定する判定回路の状態を信
号を受信する前に初期値に戻すリセット回路と、該判定
レベルを設定する判定回路からの出力を識別するヒステ
リシス特性を有する識別回路とを有し、前記判定レベル
を設定する判定回路からの出力をヒステリシス特性を有
する識別回路で識別することを特徴とする光受信回路。 - 【請求項２】 請求項１に記載の光受信回路において、
判定レベルを設定する判定回路を多段に接続した光受信
回路。 - 【請求項３】 請求項２に記載の光受信回路において、
多段に接続した判定レベルを設定する判定回路を初期化
するタイミングをそれぞれの段に応じて変えた光受信回
路。 - 【請求項４】 請求項３に記載の光受信回路において、
多段に接続した判定レベルを設定する判定回路を初期化
するタイミングを前段の初期化が終了してから次段の初
期化を行うように変えた光受信回路。 - 【請求項５】 請求項１乃至請求項４のいずれかに記載
の光受信回路において、判定レベルを設定する判定回路
が増幅段とピーク検出回路を含む光受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28514897A JP3484055B2 (ja) | 1997-10-17 | 1997-10-17 | 光受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28514897A JP3484055B2 (ja) | 1997-10-17 | 1997-10-17 | 光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11122196A true JPH11122196A (ja) | 1999-04-30 |
| JP3484055B2 JP3484055B2 (ja) | 2004-01-06 |
Family
ID=17687724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28514897A Expired - Fee Related JP3484055B2 (ja) | 1997-10-17 | 1997-10-17 | 光受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3484055B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111600A (ja) * | 2000-09-26 | 2002-04-12 | Fujitsu Ltd | 光受信回路 |
| KR100703428B1 (ko) * | 2002-04-26 | 2007-04-03 | 삼성전자주식회사 | 버스트모드 광 수신기 및 그의 신호 크기 검출 장치 |
| WO2010028558A1 (zh) * | 2008-09-11 | 2010-03-18 | 中兴通讯股份有限公司 | 优化调整接收机判决电平的方法及其装置 |
| JP2014183383A (ja) * | 2013-03-18 | 2014-09-29 | Seiko Instruments Inc | 受光回路 |
-
1997
- 1997-10-17 JP JP28514897A patent/JP3484055B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111600A (ja) * | 2000-09-26 | 2002-04-12 | Fujitsu Ltd | 光受信回路 |
| KR100703428B1 (ko) * | 2002-04-26 | 2007-04-03 | 삼성전자주식회사 | 버스트모드 광 수신기 및 그의 신호 크기 검출 장치 |
| WO2010028558A1 (zh) * | 2008-09-11 | 2010-03-18 | 中兴通讯股份有限公司 | 优化调整接收机判决电平的方法及其装置 |
| JP2014183383A (ja) * | 2013-03-18 | 2014-09-29 | Seiko Instruments Inc | 受光回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3484055B2 (ja) | 2004-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2814990B2 (ja) | 光受信回路 | |
| JP3039439B2 (ja) | 識別レベル制御回路 | |
| JP4856771B2 (ja) | 光信号断検出回路および光受信器 | |
| US5822104A (en) | Digital optical receiving apparatus | |
| TWI234923B (en) | A weighted multi-input variable gain amplifier | |
| JPH0884160A (ja) | 光受信回路 | |
| US8144813B2 (en) | Receiving method and receiving circuit | |
| WO2001048914A1 (fr) | Circuit amplificateur de signal et recepteur de signal optique utilisant ledit circuit amplificateur | |
| JP3484055B2 (ja) | 光受信回路 | |
| US20050003786A1 (en) | Carrier detecting circuit and infrared communication device using same | |
| JP2962218B2 (ja) | ディジタル光受信回路 | |
| JPH08288757A (ja) | ディジタル受信回路 | |
| JP4576408B2 (ja) | リミッタアンプ回路 | |
| JPH05136635A (ja) | 信号受信装置 | |
| JP3259767B2 (ja) | ディジタル光受信器の断検出回路 | |
| US7010283B2 (en) | Signal waveform detection circuit | |
| US4499609A (en) | Symmetrically clamped fiber optic receiver | |
| JP2001036470A (ja) | バースト伝送対応光受信器 | |
| JPH11355218A (ja) | 光バーストセル信号受信回路 | |
| JP2000201113A (ja) | バ―スト光信号の受信方法及びその装置 | |
| JP3230574B2 (ja) | 光受信回路 | |
| JP3110997B2 (ja) | 切り換え可能なピークおよび平均検出回路 | |
| JP3698988B2 (ja) | キャリア検出回路および赤外線リモコン受信機 | |
| JP4060597B2 (ja) | パルス幅検出回路及び受信回路 | |
| JPH07231307A (ja) | 光パルス受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |