JPH11111993A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH11111993A JPH11111993A JP26736297A JP26736297A JPH11111993A JP H11111993 A JPH11111993 A JP H11111993A JP 26736297 A JP26736297 A JP 26736297A JP 26736297 A JP26736297 A JP 26736297A JP H11111993 A JPH11111993 A JP H11111993A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate line
- semiconductor film
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法に関する。また本発明は、例えば薄膜トランジスタが
マトリクス状に配設された液晶表示装置のアレイ基板な
どの半導体装置の製造方法に関する。The present invention relates to a method for manufacturing a semiconductor device. The present invention also relates to a method for manufacturing a semiconductor device such as an array substrate of a liquid crystal display device in which thin film transistors are arranged in a matrix.
【０００２】[0002]
【従来の技術】半導体素子は、薄膜トランジスタ、密着
センサ、光電変換素子をはじめとして様々な分野で大量
に用いられている。2. Description of the Related Art Semiconductor devices are widely used in various fields including thin film transistors, contact sensors, and photoelectric conversion devices.
【０００３】シリコンからなる半導体膜をチャネルに用
いた薄膜トランジスタを、キャリア走行層（活性層）の
構成材料から分類すると、非晶質シリコン（アモルファ
スシリコン：ａ−Ｓｉ）からなる半導体膜を用いたもの
と、結晶相を有する非単結晶の結晶質シリコン（多結晶
（ポリ）シリコン：ｐｏｌｙ−Ｓｉ、または微結晶シリ
コン：μｃ−Ｓｉ）からなる半導体膜を用いたものとに
分類することができる。 ｐｏｌｙ−Ｓｉ、またはμｃ
−Ｓｉなどの多結晶質シリコン（非単結晶の結晶質シリ
コン）からなる半導体膜は、アモルファスシリコンから
なる半導体膜と比較してキャリアの移動度が１０倍から
１００倍程度大きいという特徴があり、スイッチング素
子の構成材料として非常に優れた特性を有する。When a thin film transistor using a semiconductor film made of silicon for a channel is classified according to a constituent material of a carrier transit layer (active layer), a thin film transistor using a semiconductor film made of amorphous silicon (amorphous silicon: a-Si) is used. And a semiconductor film made of non-single-crystal crystalline silicon having a crystalline phase (polycrystalline (poly) silicon: poly-Si or microcrystalline silicon: μc-Si). poly-Si or μc
A semiconductor film made of polycrystalline silicon (non-single-crystal crystalline silicon) such as -Si has a characteristic that carrier mobility is about 10 to 100 times larger than a semiconductor film made of amorphous silicon. It has very excellent characteristics as a constituent material of a switching element.
【０００４】また多結晶質シリコンを活性層に用いた薄
膜トランジスタは高速動作が可能なことから、近年で
は、各種論理回路（例えばドミノ論理、ＣＭＯＳトラン
スミッションゲート回路）やこれらを用いたマルチプレ
クサ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＣＣＤ、ＲＡＭ、さ
らに液晶表示装置の駆動回路などを構成するスイッチン
グ素子としても注目されている。例えば液晶表示装置を
はじめとする平面型表示装置は、表示部の薄型化か可能
で、消費電力が小さいことから、事務機器やコンピュー
タ等の表示装置あるいは家電製品の表示装置として幅広
く用いられている。Since thin film transistors using polycrystalline silicon as an active layer can operate at high speed, in recent years, various logic circuits (for example, domino logic, CMOS transmission gate circuits) and multiplexers, EPROMs, and EEPROMs using these have been recently developed. , CCDs, RAMs, and switching elements that constitute a driving circuit of a liquid crystal display device. For example, flat display devices such as liquid crystal display devices are widely used as display devices of office equipment and computers or display devices of home electric appliances because the display portion can be made thinner and consume less power. .
【０００５】特に、液晶表示装置においては、画素部
（画素アレイ）と、ゲート線駆動回路や信号線駆動回路
などの周辺駆動回路とを同一の基板上に形成する、いわ
ゆる画素部・駆動回路部一体型の液晶表示装置の研究・
開発も精力的に行われている。このような画素部・駆動
回路部一体型の液晶表示装置の画素のスイッチン素子、
周辺駆動回路のスイッチング素子としてはｐｏｌｙ−Ｓ
ｉ、μｃ−Ｓｉなどの多結晶質シリコンからなる半導体
膜をチャネルに用いた薄膜トランジスタを用いることが
適している。In particular, in a liquid crystal display device, a pixel portion (pixel array) and a peripheral drive circuit such as a gate line drive circuit and a signal line drive circuit are formed on the same substrate. Research on integrated liquid crystal display devices
Development is also being made vigorously. A pixel switching element of such a liquid crystal display device integrated with a pixel portion and a drive circuit portion,
Poly-S is used as a switching element of the peripheral drive circuit.
It is suitable to use a thin film transistor in which a semiconductor film made of polycrystalline silicon such as i, μc-Si or the like is used for a channel.
【０００６】このようにｐｏｌｙ−Ｓｉ、μｃ−Ｓｉな
どの多結晶質シリコンからなる半導体膜をチャネルに用
いた薄膜トランジスタは優れた特性を有するが、例えば
液晶表示装置のアレイ基板などの薄膜トランジスタアレ
イなどを作製するには解決しなければならない問題点が
残されている。As described above, a thin film transistor using a semiconductor film made of polycrystalline silicon such as poly-Si or μc-Si as a channel has excellent characteristics. For example, a thin film transistor array such as an array substrate of a liquid crystal display device is used. There remain problems that need to be solved for fabrication.
【０００７】図６は従来の液晶表示装置の単位画素領域
の平面構成を概略的に示す図である。 画素電極９１と
信号線９２との間には薄膜トランジスタ９３のソース・
ドレインが介挿されている。この薄膜トランジスタ９３
のゲート電極９３ｇはゲート線９４の一部として形成さ
れており、図示しないゲート絶縁膜を介して半導体膜９
３ａのチャネル領域に電位を印加して、薄膜トランジス
タ９３のオン・オフを制御する。薄膜トランジスタがオ
ン状態になったとき、信号線９２に印加されている表示
信号電位が薄膜トランジスタのソース・ドレインを通じ
て画素電極９１に印加される。このような画素電極９１
を基板上にマトリクス状に配設し、各画素電極に表示信
号を選択的に供給することにより液晶層の光学応答を２
次元的に制御することにより画像が表示される。さて、
このような薄膜トランジスタの製造工程は以下のような
ものである。ここでは、ｐｏｌｙ−Ｓｉ、μｃ−Ｓｉな
どの多結晶質シリコンからなる半導体膜をチャネルに用
いた薄膜トランジスタの代表的な作製プロセスを例にと
って説明する。例えばガラスなどからなる絶縁性基板
（例えばＣｏｒｎｉｎｇ社１７３７等）を用意し、この
絶縁性基板上に例えばＳｉＯ2 等からなるアンダーコー
ト層（バッファ層）を成膜し、さらにその上に膜厚約５
０ｎｍ程度のａ−Ｓｉ半導体膜を成膜する。次に、ａ−
Ｓｉ半導体膜中の脱水素処理を行い、続いてエキシマ・
レーザー・アニール法（ＥＬＡ法）等によりａ−Ｓｉ半
導体膜の溶融再結晶化を行ってｐ−Ｓｉ半導体膜９３ａ
に形成する。ｐ−Ｓｉ半導体膜９３ａを薄膜トランジス
タの形状にパターニングした後、ＳｉＯ2 、ＳｉＮx 等
からなる厚さ約１００ｎｍ程度のゲート絶縁膜を成膜す
る。ゲート絶縁膜上にゲート電極９３ｇを配設した後、
ゲート絶縁膜上からｐ−Ｓｉ半導体膜のソース領域およ
びドレイン領域にｎ型不純物あるいはｐ型不純物をイオ
ン・ドーピング法（Ｉ／Ｄ法）などにより添加する。つ
いで、ＳｉＯ2 等により層間絶縁膜（膜厚は５００ｎｍ
程度）を形成する。層間絶縁膜を形成した後、例えば約
６００℃程度の熱アニールなどの方法により半導体膜の
ソース領域、ドレイン領域の不純物の活性化を行う。FIG. 6 is a diagram schematically showing a plane configuration of a unit pixel area of a conventional liquid crystal display device. Between the pixel electrode 91 and the signal line 92, the source of the thin film transistor 93 is connected.
The drain is interposed. This thin film transistor 93
The gate electrode 93g is formed as a part of the gate line 94, and the semiconductor film 9 via a gate insulating film (not shown).
A potential is applied to the channel region 3a to control on / off of the thin film transistor 93. When the thin film transistor is turned on, the display signal potential applied to the signal line 92 is applied to the pixel electrode 91 through the source and drain of the thin film transistor. Such a pixel electrode 91
Are arranged in a matrix on a substrate, and a display signal is selectively supplied to each pixel electrode, thereby improving the optical response of the liquid crystal layer by two.
An image is displayed by dimensional control. Now,
The manufacturing process of such a thin film transistor is as follows. Here, a typical manufacturing process of a thin film transistor using a semiconductor film made of polycrystalline silicon such as poly-Si or μc-Si as a channel will be described as an example. For example, an insulating substrate made of glass or the like (for example, 1737 of Corning) is prepared, and an undercoat layer (buffer layer) made of, for example, SiO 2 is formed on the insulating substrate. 5
An a-Si semiconductor film of about 0 nm is formed. Next, a-
A dehydrogenation process in the Si semiconductor film is performed, followed by an excimer
The a-Si semiconductor film is melted and recrystallized by a laser annealing method (ELA method) or the like to form a p-Si semiconductor film 93a.
Formed. After patterning the p-Si semiconductor film 93a into the shape of a thin film transistor, a gate insulating film made of SiO 2 , SiN x or the like and having a thickness of about 100 nm is formed. After arranging the gate electrode 93g on the gate insulating film,
An n-type impurity or a p-type impurity is added from above the gate insulating film to the source region and the drain region of the p-Si semiconductor film by an ion doping method (I / D method) or the like. Then, the interlayer insulating film (thickness of the SiO 2 or the like 500nm
Degree). After the formation of the interlayer insulating film, the impurities in the source region and the drain region of the semiconductor film are activated by a method such as thermal annealing at about 600 ° C., for example.
【０００８】この後、層間絶縁膜のソース領域・ドレイ
ン領域に対応する位置にコンタクト・ホール９３ｘを形
成し、この上から信号線金属を堆積してソース領域、ド
レイン領域と接合したソース電極９３ｓ、ドレイン電極
９３ｄを引き出す。最後に信号線９２をパターニングす
ることにより薄膜トランジスタが完成する。Thereafter, contact holes 93x are formed at positions corresponding to the source and drain regions of the interlayer insulating film, and a signal line metal is deposited from above to form a source electrode 93s joined to the source and drain regions. The drain electrode 93d is drawn out. Finally, the signal line 92 is patterned to complete the thin film transistor.
【０００９】このように薄膜トランジスタを形成するた
めには、イオン注入法、イオンドーピング法などにより
不純物を半導体膜に添加してコンタクト領域やＬＤＤ領
域を形成する必要がある。In order to form a thin film transistor as described above, it is necessary to add an impurity to a semiconductor film by an ion implantation method, an ion doping method or the like to form a contact region and an LDD region.
【００１０】このようなゲート線９３のパターンをマス
クとしたイオン注入法、イオンドーピング法などにより
不純物の添加工程中には、多くの陰イオンあるいは陽イ
オンが半導体膜９３ａだけでなく、マスクであるゲート
線９３にも打ち込まれることになる。そして、不純物イ
オンのドーピング中にゲート線９３はチャージアップし
てしまうという問題がある。特に液晶表示装置のアレイ
基板のように大規模な薄膜トランジスタアレイでは、ゲ
ート線９３は表示領域の一端から他端まで走り、走査方
向１行分の薄膜トランジスタのゲート電極９３ｇと電気
的に接続しているため、薄膜トランジスタのゲート電極
９３ｇはゲート線一本分の面積に打ち込まれるイオンの
電荷分だけチャージアップすることとなる。ゲート線が
チャージアップすると、ゲート電極９３ｇと半導体膜９
３との間に大きな電位差が生じることとなり、ゲート電
極９３ｇを含むゲート線９４と半導体膜９３ａのチャネ
ル領域との間の電位差により薄膜トランジスタ９３の静
電破壊が起こるという問題がある。この問題については
例えば「半導体プロセス・デバイス計測技術、プレスジ
ャーナル社刊」の２７ページにもにも記載されている。
薄膜トランジスタが静電破壊されるとその画素に表示
信号に対応した電位を供給することが不可能となり、画
面の表示品位を著しく劣化させ、また生産性を大きく低
下させることになる。During the process of adding impurities by ion implantation or ion doping using the pattern of the gate line 93 as a mask, many anions or cations are used as a mask in addition to the semiconductor film 93a. It is also driven into the gate line 93. Then, there is a problem that the gate line 93 is charged up during the doping of the impurity ions. In particular, in a large-scale thin film transistor array such as an array substrate of a liquid crystal display device, the gate line 93 runs from one end to the other end of the display region and is electrically connected to the gate electrode 93g of the thin film transistor for one row in the scanning direction. Therefore, the gate electrode 93g of the thin film transistor is charged up by the charge of the ions implanted in the area of one gate line. When the gate line is charged up, the gate electrode 93g and the semiconductor film 9
3, a large potential difference is caused between the gate line 94 including the gate electrode 93g and the channel region of the semiconductor film 93a. This problem is also described in, for example, page 27 of “Semiconductor Process and Device Measurement Technology, Press Journal”.
When the thin film transistor is electrostatically damaged, it becomes impossible to supply a potential corresponding to the display signal to the pixel, and the display quality of the screen is remarkably deteriorated, and the productivity is greatly reduced.
【００１１】[0011]
【発明が解決しようとする課題】本発明はこのような問
題点を解決するためになされたものである。すなわち本
発明は、不純物の添加工程などの製造工程中に薄膜トラ
ンジスタの静電破壊を防止することができる液晶表示装
置の製造方法を提供することを特徴とする。また本発明
は製造工程中に静電破壊の生じにくい、生産性の高い構
造を有する液晶表示装置を提供することを特徴とする。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem. That is, the present invention provides a method for manufacturing a liquid crystal display device which can prevent electrostatic breakdown of a thin film transistor during a manufacturing process such as a process of adding impurities. Another object of the present invention is to provide a liquid crystal display device having a structure with high productivity in which electrostatic breakdown hardly occurs during a manufacturing process.
【００１２】[0012]
【課題を解決するための手段】このような課題を解決す
るため本発明は以下のような構成を備えている。In order to solve such a problem, the present invention has the following arrangement.
【００１３】本発明の半導体装置の製造方法は、基板上
に半導体膜を形成する第１の工程と、前記半導体膜を覆
うようにゲート絶縁膜を形成する第２の工程と、前記ゲ
ート絶縁膜上に、前記半導体膜に対向し、かつ互いに絶
縁された複数のゲート電極パターンを形成する第３の工
程と、前記ゲート電極パターンをマスクとして前記半導
体膜に不純物を打ち込む第４の工程と、前記第４の工程
の後、前記複数のゲート電極パターンを互いに電気的に
接続する接続配線パターンを形成する第５の工程とを有
することを特徴とする。前記第２の工程の前に、前記半
導体膜を所定形状にパターニングするようにしてもよ
い。According to the method of manufacturing a semiconductor device of the present invention, a first step of forming a semiconductor film on a substrate, a second step of forming a gate insulating film so as to cover the semiconductor film, A third step of forming a plurality of gate electrode patterns facing the semiconductor film and insulated from each other; a fourth step of implanting impurities into the semiconductor film using the gate electrode pattern as a mask; After the fourth step, a fifth step of forming a connection wiring pattern that electrically connects the plurality of gate electrode patterns to each other. Before the second step, the semiconductor film may be patterned into a predetermined shape.
【００１４】また、本発明の液晶表示装置の製造方法
は、マトリクス状に配列した画素領域を有する基板の前
記画素領域ごとに、第１の領域と、前記第１の領域を挟
持する第２の領域とを有する半導体膜を形成する工程
と、第１の領域を有する半導体膜を形成する工程と、前
記半導体膜を覆うように第１の絶縁膜を形成する工程
と、前記第１の絶縁膜上に、前記画素領域毎に分離し
て、かつ前記画素領域毎に前記半導体膜の第１の領域を
覆うような第１のゲート線パターンを形成する工程と、
前記第１のゲート線パターンをマスクとして前記半導体
膜に不純物を添加する第１の添加工程と、前記画素領域
毎に分離して形成した前記第１のゲート線パターンを接
続するような第２のゲート線パターンを形成する工程と
を有するようにしてもよい。ここで半導体膜の第１の領
域は例えばチャネル領域であり、第２の領域は例えばコ
ンタクト領域（ソース・ドレイン領域）である。このよ
うな工程によれば、不純物がヘビードープされた半導体
膜のコンタクト領域を形成するために不純物イオンをイ
オン注入法、イオンドーピング法などにより添加する際
の、マスク金属である第１のゲート線パターンのチャー
ジアップを小さく抑制することができる。したがって、
第１のゲート線パターンと半導体膜との間の静電破壊を
防止し、液晶表示装置のアレイ基板の製造の生産性を向
上することができる。Further, in the method of manufacturing a liquid crystal display device according to the present invention, a first region and a second region sandwiching the first region are provided for each of the pixel regions of the substrate having the pixel regions arranged in a matrix. Forming a semiconductor film having a first region, forming a semiconductor film having a first region, forming a first insulating film so as to cover the semiconductor film, and forming the first insulating film Forming a first gate line pattern such that the first gate line pattern is separated for each of the pixel regions and covers a first region of the semiconductor film for each of the pixel regions;
A first adding step of adding an impurity to the semiconductor film using the first gate line pattern as a mask, and a second adding step of connecting the first gate line pattern formed separately for each pixel region. Forming a gate line pattern. Here, the first region of the semiconductor film is, for example, a channel region, and the second region is, for example, a contact region (source / drain region). According to such a process, when the impurity ions are added by an ion implantation method, an ion doping method, or the like in order to form a contact region of a semiconductor film in which impurities are heavily doped, the first gate line pattern which is a mask metal is used. Can be suppressed small. Therefore,
Electrostatic breakdown between the first gate line pattern and the semiconductor film can be prevented, and the productivity of manufacturing an array substrate of a liquid crystal display device can be improved.
【００１５】また本発明の液晶表示装置の製造方法は、
マトリクス状に配列した画素領域を有する基板の前記画
素領域ごとに、第１の領域と、前記第１の領域を挟持す
る第２の領域と、前記第１の領域と前記第２の領域とに
挟まれた第３の領域とを有する半導体膜を形成する工程
と、前記半導体膜を覆うように第１の絶縁膜を形成する
工程と、前記第１の絶縁膜上に、前記画素領域毎に分離
して、かつ前記画素領域毎に前記半導体膜の第１の領域
および第３の領域を覆うように第１のゲート線パターン
を形成する工程と、前記第１のゲート線パターンをマス
クとして前記半導体膜の前記第２の領域に不純物を添加
する第１の添加工程と、前記第１のゲート線パターンの
前記半導体膜の前記第３の領域に対応する領域を除去す
る工程と、前記第１のゲート線パターンをマスクとして
前記半導体膜の前記第２の領域および前記第３の領域と
に前記不純物を添加する第２の添加工程と、前記画素領
域毎に分離して形成した前記第１のゲート線パターンを
接続するような第２のゲート線パターンを形成する工程
とを有するようにしてもよい。Further, a method of manufacturing a liquid crystal display device according to the present invention
A first region, a second region sandwiching the first region, and a first region and a second region for each of the pixel regions of the substrate having the pixel regions arranged in a matrix. Forming a semiconductor film having a third region sandwiched therebetween, forming a first insulating film so as to cover the semiconductor film, and forming a first insulating film on the first insulating film for each of the pixel regions. Forming a first gate line pattern separately so as to cover the first region and the third region of the semiconductor film for each of the pixel regions; and forming the first gate line pattern as a mask using the first gate line pattern as a mask. A first adding step of adding an impurity to the second region of the semiconductor film, a step of removing a region corresponding to the third region of the semiconductor film of the first gate line pattern, In front of the semiconductor film using the gate line pattern as a mask A second adding step of adding the impurity to a second region and the third region, and a second gate connecting the first gate line pattern formed separately for each pixel region And forming a line pattern.
【００１６】ここで半導体膜の第１の領域は例えばチャ
ネル領域であり、第２の領域は例えばコンタクト領域
（ソース・ドレイン領域）であり、第３の領域は例えば
ＬＤＤ領域である。このような工程によれば、不純物が
ヘビードープされた半導体膜のコンタクト領域、不純物
が低濃度でドープされたＬＤＤ領域を形成するために不
純物イオンをイオン注入法、イオンドーピング法などに
より添加する際の、マスク金属である第１のゲート線パ
ターンのチャージアップを小さく抑制することができ
る。したがって、第１のゲート線パターンと半導体膜と
の間の静電破壊を防止し、液晶表示装置のアレイ基板の
製造の生産性を向上することができる。Here, the first region of the semiconductor film is, for example, a channel region, the second region is, for example, a contact region (source / drain region), and the third region is, for example, an LDD region. According to such a process, when impurity ions are added by an ion implantation method, an ion doping method, or the like to form a contact region of a semiconductor film in which impurities are heavily doped and an LDD region in which impurities are doped at a low concentration. In addition, the charge-up of the first gate line pattern, which is a mask metal, can be suppressed small. Therefore, electrostatic breakdown between the first gate line pattern and the semiconductor film can be prevented, and the productivity of manufacturing an array substrate of a liquid crystal display device can be improved.
【００１７】また本発明の液晶表示装置の製造方法は、
マトリクス状に配列した画素領域を有する基板の前記画
素領域ごとに、第１の領域と、前記第１の領域を挟持す
る第２の領域とを有する半導体膜を形成する工程と、第
１の領域を有する半導体膜を形成する工程と、前記半導
体膜を覆うように第１の絶縁膜を形成する工程と、前記
絶縁膜上に、前記画素領域毎に分離して、かつ前記画素
領域毎に前記半導体膜の第１の領域を覆うように第１の
ゲート線パターンを形成する工程と、前記第１のゲート
線パターンをマスクとして前記半導体膜に不純物を添加
する第１の添加工程と、前記第１のゲート線パターンの
上側から第２の絶縁膜を形成する工程と、前記半導体膜
の前記第２の領域に開口部を有するように前記第１の絶
縁膜および前記第２の絶縁膜をパターニングする工程
と、前記第２の絶縁膜上に導体層を形成し、前記画素領
域毎に分離して形成した前記第１のゲート線パターンを
接続するような第２のゲート線パターンおよび前記開口
部で前記半導体膜と接合したソース・ドレイン電極にパ
ターニングする工程とを有するようにしてもよい。Further, the method for manufacturing a liquid crystal display device according to the present invention comprises:
Forming a semiconductor film having a first region and a second region sandwiching the first region for each pixel region of a substrate having pixel regions arranged in a matrix; Forming a semiconductor film having: a step of forming a first insulating film so as to cover the semiconductor film; and separating the pixel region by the pixel region on the insulating film. Forming a first gate line pattern so as to cover a first region of the semiconductor film; a first adding step of adding an impurity to the semiconductor film using the first gate line pattern as a mask; Forming a second insulating film from above the first gate line pattern; and patterning the first insulating film and the second insulating film so as to have an opening in the second region of the semiconductor film. And the second insulation A second gate line pattern for connecting a first gate line pattern formed separately for each pixel region, and a source / drain bonded to the semiconductor film at the opening; Patterning the electrode.
【００１８】この方法は前述の方法に加え、特に分断さ
れている第１のゲート線パターンを接続する第２のゲー
ト線パターンを、信号線、ソース・ドレイン電極と同時
に成膜、パターニングするものである。したがって、従
来の製造方法と同様の工程をマスクパターンを変えて行
うことで、不純物イオンを添加する際のマスク金属であ
る第１のゲート線パターンのチャージアップを小さく抑
制することができる。したがって、第１のゲート線パタ
ーンと半導体膜との間の静電破壊を防止し、液晶表示装
置のアレイ基板の製造の生産性を向上することができ
る。According to this method, in addition to the above-described method, a second gate line pattern connecting the first gate line pattern, which is divided, is formed and patterned simultaneously with the signal line and the source / drain electrodes. is there. Therefore, by performing the same process as the conventional manufacturing method by changing the mask pattern, the charge-up of the first gate line pattern, which is a mask metal when adding impurity ions, can be suppressed to a small level. Therefore, electrostatic breakdown between the first gate line pattern and the semiconductor film can be prevented, and the productivity of manufacturing an array substrate of a liquid crystal display device can be improved.
【００１９】本発明の液晶表示装置は、マトリクス状に
配列した画素領域を有する基板と、前記画素領域ごとに
配設され、第１の領域と、前記第１の領域を挟持するよ
うに配設され、不純物が添加された第２の領域をを有す
る半導体膜と、前記第２の領域に開口部を有して前記半
導体膜を覆うように配設された第１の絶縁膜と、前記第
１の絶縁性膜を介して前記第１の領域と対向したゲート
電極部を有するゲート線と、前記第２の領域に開口部を
有するように前記半導体膜および第１のゲート線上に配
設された第２の絶縁膜と、第１の導体材料からなり、前
記第１の絶縁膜および前記第２の絶縁膜の開口部を介し
て前記半導体膜の前記第２の領域と接合したソース・ド
レイン電極と、前記画素領域の行ごとまたは列ごとに前
記ゲート電極と一括するとともに、前記不純物を含有す
る第１の領域と、実質的に前記不純物フリーな第２の領
域とを具備するようにしてもよい。この液晶表示装置で
は、アレイ基板にアレイ状に配設された薄膜トランジス
タのゲート電極と接続したゲート線の第１の領域が画素
領域ごとに分断して配設されており、この分断されたゲ
ート線の第１の領域は第２の領域により接続されてい
る。ここで第１の領域は上述の第１のゲート線パターン
に相当し、第２の領域は上述の第２のゲート線パターン
に相当する。そして、第１の領域は半導体膜のコンタク
ト領域、ＬＤＤ領域を形成するための不純物のドープ工
程でのマスクとして機能するため、この第１の領域には
ｎ型不純物、あるいはｐ型不純物が含まれることにな
る。これに対して第２の領域はこれらの不純物を実質的
に含有しない。これは、第２の領域が素子の静電破壊を
防止するために、ドーピング工程の後に形成されるため
である。A liquid crystal display device according to the present invention is provided with a substrate having pixel regions arranged in a matrix, and provided for each of the pixel regions, a first region and a first region interposed therebetween. A semiconductor film having a second region to which an impurity is added, a first insulating film having an opening in the second region to cover the semiconductor film, A gate line having a gate electrode portion facing the first region via one insulating film, and a gate line portion disposed on the semiconductor film and the first gate line so as to have an opening in the second region. And a source / drain made of a second insulating film and a first conductive material, and joined to the second region of the semiconductor film through openings in the first insulating film and the second insulating film. An electrode and a gate electrode for each row or column of the pixel region. As well as a first region containing the impurity may be provided with a substantially the impurity-free second region. In this liquid crystal display device, a first region of a gate line connected to a gate electrode of a thin film transistor arranged in an array on an array substrate is divided and provided for each pixel region. Are connected by a second region. Here, the first region corresponds to the above-described first gate line pattern, and the second region corresponds to the above-described second gate line pattern. The first region functions as a mask in the impurity doping step for forming the contact region and the LDD region of the semiconductor film. Therefore, the first region contains an n-type impurity or a p-type impurity. Will be. On the other hand, the second region does not substantially contain these impurities. This is because the second region is formed after the doping step to prevent electrostatic breakdown of the device.
【００２０】また、前記ゲート線の前記ゲート電極部は
前記第１の領域に含まれ、前記ゲート線の第２の領域は
前記第１の導体材料から構成するようにしてもよい。こ
のような構造はゲート線の第２の領域を信号線、ソース
・ドレイン電極を同時に成膜、パターニングすることに
より形成される。したがって、従来の液晶表示装置のア
レイ基板の製造工程と同様の工程により、マスクパター
ンを変更するだけで生産性を向上することができる。ま
た前記ゲート線の前記第１の領域と前記第２の領域とは
前記第２の絶縁膜を介して絶縁されているから、これら
を少なくとも一部が重複するように配設しておき、この
重複した領域で前記第２の絶縁層を貫通して層間接続す
るようにすることが好適である。層間接続としては例え
ばＮｄ−ＹＡＧレーザーなどをパルス照射して第１の領
域と第２の領域とを接続するようにしてもよい。Further, the gate electrode portion of the gate line may be included in the first region, and the second region of the gate line may be formed of the first conductive material. Such a structure is formed by simultaneously forming and patterning the signal line and the source / drain electrodes in the second region of the gate line. Therefore, the productivity can be improved only by changing the mask pattern by the same process as the manufacturing process of the array substrate of the conventional liquid crystal display device. Further, since the first region and the second region of the gate line are insulated through the second insulating film, they are arranged so that at least a part thereof overlaps. It is preferable that the second insulating layer penetrates in the overlapped region to make interlayer connection. As the interlayer connection, for example, an Nd-YAG laser or the like may be irradiated with a pulse to connect the first region and the second region.
【００２１】すなわち本発明の液晶表示装置は、ゲート
線が１画素ごとに切り刻まれており、それぞれがコンタ
クトホールを介して、信号線と同材料の配線で電気的に
接続していることによって１本のゲート線を構成してい
る。このようなゲート線の構成によって従来の液晶表示
装置のアレイ基板の製造工程をまったく変更することな
く、ｐチャネル及びｎチャネルの薄膜トランジスタの形
成に際して、ドーピング工程でのチャージアップを防止
し、薄膜トランジスタの静電破壊を防止することができ
る。また、ゲート線と平行に、ゲート線と独立して予備
のゲート電極を形成しておき、ゲート線と半導体膜との
間が静電破壊にされたとしても、予備のゲート電極をゲ
ート電極として薄膜トランジスタを構成するようにして
もよい。すなわちゲート線と同材料でかつ前記ゲート線
と電気的に独立である冗長のゲート電極を備えることに
より、従来の液晶表示装置のアレイ基板の製造工程をま
ったく変更することなく薄膜トランジスタの静電破壊を
効果的に防止することができる。That is, in the liquid crystal display device of the present invention, the gate line is cut out for each pixel, and each of the gate lines is electrically connected to the signal line by a wiring of the same material via a contact hole. Constitutes one gate line. Such a configuration of the gate lines prevents charge-up in the doping process when forming p-channel and n-channel thin film transistors without changing the manufacturing process of the conventional array substrate of the liquid crystal display device at all. Electric breakdown can be prevented. In addition, a spare gate electrode is formed in parallel with the gate line and independently of the gate line, and even if the gap between the gate line and the semiconductor film is electrostatically damaged, the spare gate electrode is used as the gate electrode. You may make it comprise a thin film transistor. That is, by providing a redundant gate electrode made of the same material as the gate line and electrically independent of the gate line, electrostatic breakdown of the thin film transistor can be prevented without any change in the manufacturing process of the array substrate of the conventional liquid crystal display device. It can be effectively prevented.
【００２２】[0022]
【発明の実施の形態】以下に本発明のについて図面を参
照しながら詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the drawings.
【００２３】（実施形態１）図１、図２、図３は本発明
の液晶表示装置の製造方法を説明するための図であり、
ｎ−ｃｈ薄膜トランジスタ、ｐ−ｃｈ薄膜トランジス
タ、画素部の形成工程を示している。(Embodiment 1) FIGS. 1, 2 and 3 are views for explaining a method of manufacturing a liquid crystal display device according to the present invention.
4 shows a process of forming an n-ch thin film transistor, a p-ch thin film transistor, and a pixel portion.
【００２４】まず、例えばガラスなどからなる透明な絶
縁性基板１０１上に、プラズマＣＶＤ法等により厚さ約
５０ｎｍのａ−Ｓｉ（アモルファスシリコン）からなる
半導体膜１０２ｉを堆積する。なおここでは絶縁性基板
１０１上にシリコン酸化膜（ＳｉＯx ）、シリコン窒化
膜（ＳｉＮx ）の積層膜からなるアンダーコート層１０
１ａを形成して基板を保護すると同時に、基板からのア
ルカリイオンの拡散などを防止している。そして、ａ−
Ｓｉ半導体膜を先駆膜として、ＸｅＣｌエキシマレーザ
を用いたＥＬＡ法などによりアニールして瞬時溶融、再
結晶化することにより多結晶質シリコンからなる半導体
膜１０２を得る。その際、レーザ照射エネルギーを段階
的に上げて複数回照射を行うことにより、ａ−Ｓｉ半導
体膜１０２ｉ中の水素を効果的に抜くことができ、結晶
化時のアブレーションを防ぐことができる。ここでは照
射エネルギーは約２００〜５００ｍＪ／ｃｍ2 とした。First, a semiconductor film 102i made of a-Si (amorphous silicon) having a thickness of about 50 nm is deposited on a transparent insulating substrate 101 made of, for example, glass by a plasma CVD method or the like. Here, the undercoat layer 10 composed of a laminated film of a silicon oxide film (SiOx) and a silicon nitride film (SiNx) is formed on the insulating substrate 101.
1a is formed to protect the substrate and at the same time prevent the diffusion of alkali ions from the substrate. And a-
Using the Si semiconductor film as a precursor film, the semiconductor film 102 made of polycrystalline silicon is obtained by annealing and instantaneously melting and recrystallizing by an ELA method using a XeCl excimer laser. At that time, by performing laser irradiation energy stepwise and performing irradiation multiple times, hydrogen in the a-Si semiconductor film 102i can be effectively removed, and ablation during crystallization can be prevented. Here, the irradiation energy was about 200 to 500 mJ / cm 2 .
【００２５】つぎに、ｐチャネル、ｎチャネルを構成す
る半導体膜のしきい値を制御するために、成膜した多結
晶質シリコンからなる半導体膜１０２の全面にｐ型不純
物をイオンドーピング法などにより添加する（チャネル
ドープ）（図１（ｂ））。Next, in order to control the threshold value of the semiconductor film forming the p-channel and the n-channel, a p-type impurity is ion-doped on the entire surface of the formed semiconductor film 102 made of polycrystalline silicon. Addition (channel doping) (FIG. 1B).
【００２６】そして、多結晶質シリコンからなる半導体
膜１０２をフォトリソグラフィ法等によりパタ−ニング
し、ｎ−ｃｈ薄膜トランジスタ、ｐ−ｃｈ薄膜トランジ
スタの半導体膜形状にパターニングする。その後、ｐ−
ｃｈ薄膜トランジスタの半導体膜１０２のみが露出する
ようにレジスト１０５を積層し、このレジスト１０５を
マスクとしてｐチャネル薄膜トランジスタのしきい値を
制御するために、ｐチャネル薄膜トランジスタの半導体
膜１０２に再びｐ型不純物をイオンドーピング法などに
より添加する（図１（ｃ））。Then, the semiconductor film 102 made of polycrystalline silicon is patterned by a photolithography method or the like, and is patterned into a semiconductor film shape of an n-ch thin film transistor or a p-ch thin film transistor. Then, p-
A resist 105 is laminated so that only the semiconductor film 102 of the channel thin film transistor is exposed. In order to control the threshold value of the p-channel thin film transistor using the resist 105 as a mask, p-type impurities are again added to the semiconductor film 102 of the p-channel thin film transistor. It is added by an ion doping method or the like (FIG. 1C).
【００２７】レジスト１０５を剥離した後、半導体膜１
０２の上側から酸化シリコン（ＳｉＯx ）などからなる
ゲート絶縁膜１０６を、例えばプラズマＣＶＤ法などに
より形成する。さらに、例えばモリブデン−タングステ
ン合金（以下ＭｏＷとする）などのゲート電極材料から
なる導体層１０７ｉを例えばスパッタ法などで成膜す
る。この導体層１０７ｉをｎ−ｃｈ薄膜トランジスタの
コンタクト領域１０２ｂに対応する領域が露出するよう
にパターニングする。このとき図示しないゲート線１０
７ｇも同時にパターニングするが、各画素領域ごとに分
断された島状のパターンを有するように形成する。これ
により不純物ドーピングの際のチャージアップの影響を
最小限に抑制し、静電破壊の発生を抑制することができ
る。なお、ゲート絶縁膜１０６としてはこのほかに窒化
シリコン膜（ＳｉＮx ）や常圧ＣＶＤ法によるシリコン
酸化膜（ＳｉＯx ）を用いるようにしてもよい（図１
（ｄ））。After removing the resist 105, the semiconductor film 1
A gate insulating film 106 made of silicon oxide (SiOx) or the like is formed from above 02 by, for example, a plasma CVD method. Further, a conductor layer 107i made of a gate electrode material such as a molybdenum-tungsten alloy (hereinafter, referred to as MoW) is formed by, for example, a sputtering method. The conductor layer 107i is patterned so that a region corresponding to the contact region 102b of the n-ch thin film transistor is exposed. At this time, a gate line 10 (not shown)
7g is also patterned at the same time, but is formed so as to have an island-shaped pattern divided for each pixel region. Thereby, the influence of charge-up at the time of impurity doping can be minimized, and the occurrence of electrostatic breakdown can be suppressed. In addition, a silicon nitride film (SiNx) or a silicon oxide film (SiOx) formed by a normal pressure CVD method may be used as the gate insulating film 106 (FIG. 1).
(D)).
【００２８】導体層をパターニングした後、この導体層
１０７ｉをマスクとして、ゲート絶縁膜１０６スルー
で、例えばＰ（リン）などのｎ型不純物をイオンドーピ
ング法などによりｎ−ｃｈ薄膜トランジスタの半導体膜
１０２のコンタクト領域１０２ｂに添加する。このとき
ｐ−ｃｈ薄膜トランジスタ、画素領域の半導体膜１０２
は導体層１０７ｉに覆われており、不純物は添加されな
い）（図２（ｅ））。After patterning the conductor layer, the semiconductor layer 102 of the n-ch thin film transistor is ion-doped with an n-type impurity such as P (phosphorus) through the gate insulating film 106 using the conductor layer 107i as a mask. It is added to the contact region 102b. At this time, the p-ch thin film transistor and the semiconductor film 102 in the pixel region
Is covered with the conductor layer 107i, and no impurities are added) (FIG. 2E).
【００２９】つぎに、導体層１０７ｉの上側からさらに
導体層１０８を形成し、ｎ−ｃｈ薄膜トランジスタの半
導体膜が覆われ、ｐ−ｃｈ薄膜トランジスタのコンタク
ト領域１０２ｃに対応する領域が露出するようにパター
ニングする。そしてこの状態で例えばＢ（硼素）などの
ｐ型不純物をイオンドーピング法などによりｐ−ｃｈ薄
膜トランジスタの半導体膜１０２に添加してｐ−ｃｈ薄
膜トランジスタのコンタクト領域１０２ｃを形成する
（図２（ｆ））。Next, a conductor layer 108 is further formed from above the conductor layer 107i, and is patterned so that the semiconductor film of the n-ch thin film transistor is covered and a region corresponding to the contact region 102c of the p-ch thin film transistor is exposed. . Then, in this state, a p-type impurity such as B (boron) is added to the semiconductor film 102 of the p-ch thin film transistor by an ion doping method or the like to form a contact region 102c of the p-ch thin film transistor (FIG. 2F). .
【００３０】さらに、例えば画素部の薄膜トランジスタ
についてはオフリーク電流を抑えるためにＬＤＤ（Ｌｉ
ｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を形成する
ことが好ましいため、上述の不純物注入後にさらに導体
層１０７ｉを再パタ−ニングしてＬＤＤ領域の幅だけ細
くしてゲート電極１０７ｇに形成した後、再度低濃度の
不純物打ち込みを行う。ここではｎ−ｃｈ薄膜トランジ
スタのチャネル領域１０２ａとコンタクト領域１０２ｂ
との間にＬＤＤ領域１０２ｄを形成した（図２
（ｇ））。Further, for example, for a thin film transistor in a pixel portion, an LDD (Li
Since it is preferable to form a GH (Doped Drain) structure, after the above-described impurity implantation, the conductor layer 107i is further re-patterned to reduce the width of the LDD region to form the gate electrode 107g, and then the low-concentration impurity is again formed. Make a drive. Here, the channel region 102a and the contact region 102b of the n-ch thin film transistor
The LDD region 102d was formed between the substrate and the substrate (see FIG. 2).
(G)).
【００３１】つぎに、多結晶質シリコンからなる半導体
膜１０２のシート抵抗を小さくするために、半導体膜１
０２を約３００〜４００℃、数Ｔｏｒｒの水素プラズマ
雰囲気中に約１時間封入し、半導体膜１０２の水素化を
行う（図３（ｈ））。Next, in order to reduce the sheet resistance of the semiconductor film 102 made of polycrystalline silicon,
02 is sealed in a hydrogen plasma atmosphere at about 300 to 400 ° C. and several Torr for about 1 hour to hydrogenate the semiconductor film 102 (FIG. 3H).
【００３２】この後、ゲート電極１０７ｇの上側からプ
ラズマＣＶＤ法または常圧ＣＶＤ法でシリコン酸化膜に
よる層間絶縁膜１１１を形成する（図３（ｉ））。Thereafter, an interlayer insulating film 111 of a silicon oxide film is formed from above the gate electrode 107g by a plasma CVD method or a normal pressure CVD method (FIG. 3 (i)).
【００３３】そして、層間絶縁膜１１１上にＩＴＯ（Ｉ
ｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などからなる画素電
極１１２を形成後、層間絶縁膜１１１およびゲート絶縁
膜１０６にコンタクトホール１１３を形成し、スパッタ
法でＡｌなどの金属層を形成、パタ−ニングすることで
ソース／ドレイン電極１１４を形成する。このとき信号
線１１４ｓ、さらにゲート線１０７の断続部を接続する
接続領域１０７ｘも同時に形成している。パタ−ニング
された金属層上にプラズマＣＶＤ法でＳｉＮx による厚
さ約４５０ｎｍのパッシベーション膜１１５を形成す
る。このような工程で液晶表示装置のアレイ基板が完成
する。この後、対向電極が形成された対向基板と対向配
置し、周囲をエポキシ樹脂によるシール材で囲み、内部
に液晶を注入、封止することで液晶表示装置が完成す
る。Then, ITO (I) is formed on the interlayer insulating film 111.
After forming a pixel electrode 112 made of Nd (Tin Oxide) or the like, a contact hole 113 is formed in the interlayer insulating film 111 and the gate insulating film 106, a metal layer such as Al is formed by sputtering, and the source / source is formed by patterning. A drain electrode 114 is formed. At this time, a connection region 107x for connecting the signal line 114s and the intermittent portion of the gate line 107 is also formed at the same time. On the patterned metal layer, a passivation film 115 having a thickness of about 450 nm made of SiNx is formed by a plasma CVD method. The array substrate of the liquid crystal display device is completed through such steps. Thereafter, the liquid crystal display device is completed by disposing the liquid crystal display device so as to face the counter substrate on which the counter electrode is formed, surrounding the periphery with a sealing material made of epoxy resin, and injecting and sealing liquid crystal therein.
【００３４】本発明においては、ｎ型不純物、ｐ型不純
物の添加工程を行う段階では、マスクとなるゲート電極
を含むゲート線パターンを画素領域ごとに分断している
ため、ドーピングによる電荷の蓄積、摩擦による電荷の
蓄積などに起因する静電破壊を防止することができる。In the present invention, at the stage of performing the step of adding the n-type impurity and the p-type impurity, the gate line pattern including the gate electrode serving as a mask is divided for each pixel region. Electrostatic breakdown due to accumulation of electric charge due to friction and the like can be prevented.
【００３５】（実施形態２）図４は上述のように形成し
た本発明の液晶表示装置のアレイ基板の単位画素領域の
構造を概略的に示す図である。(Embodiment 2) FIG. 4 is a view schematically showing a structure of a unit pixel region of an array substrate of a liquid crystal display device of the present invention formed as described above.
【００３６】本発明の液晶表示装置はその製造工程にお
いて、不純物のドーピングを行うときにはゲート線１０
７は画素領域ごとに分断したパターンで形成されてお
り。ドーピング工程が終了したあとにこの分断された領
域を接続領域１０７ｘにより接続している。したがっ
て、ゲート線パターンのうちドーピング工程のマスクと
して用いられた部分１０７にはｐ型不純物、あるいはｎ
型不純物が添加されており、後から形成した接続領域１
０７ｘには実質的にこのような不純物は添加されていな
いという特徴がある。また、この例では、ゲート線の接
続領域１０７ｘは信号線１１４と同時に成膜パターニン
グして形成しているため、信号線の構成材料と同一材料
から構成されている。In the manufacturing process of the liquid crystal display device of the present invention, when the impurity is doped,
7 is formed in a pattern divided for each pixel area. After the doping process is completed, the divided regions are connected by the connection region 107x. Therefore, a portion 107 of the gate line pattern used as a mask in the doping process is a p-type impurity or n-type impurity.
Connection region 1 to which a type impurity is added and which is formed later.
07x has a feature that such impurities are not substantially added. In this example, since the connection region 107x of the gate line is formed by patterning simultaneously with the formation of the signal line 114, the connection region 107x is formed of the same material as the constituent material of the signal line.
【００３７】このような構成を採用することにより、本
発明の液晶表示装置においては、ゲート線１０７は画素
領域毎に分断された島状パターンに形成され、信号線１
１４と同様にＡｌからなる接続領域１０７ｘとは、コン
タクトホール１０７ｙを介して電気的に接続されてい
る。したがって薄膜トランジスタのコンタクト領域、Ｌ
ＤＤ領域を形成するためのドーピング工程では、ゲート
線１０７は画素領域ごとに電気的に絶縁されており、各
々の島状領域の面積は従来例に比べて格段に小さくする
ことができる。したがって、島状のゲート線１０７に打
ち込まれる電荷量が小さくなり、薄膜トランジスタにお
けるゲート電極１０７ｉ、１０７ｇとその下に存在する
多結晶質シリコンからなる半導体膜１０２ａとの間の電
位差を格段に小さくすることができる。これにより、信
号線１１４の形成工程までに薄膜トランジスタが静電破
壊する可能性を極めて小さく低減することができ、生産
性を向上することができる。By adopting such a configuration, in the liquid crystal display device of the present invention, the gate lines 107 are formed in an island pattern divided for each pixel region, and the signal lines 1 are formed.
Similarly to 14, the connection region 107x made of Al is electrically connected via a contact hole 107y. Therefore, the contact region of the thin film transistor, L
In the doping process for forming the DD region, the gate line 107 is electrically insulated for each pixel region, and the area of each island region can be significantly reduced as compared with the conventional example. Therefore, the amount of charge injected into the island-shaped gate line 107 is reduced, and the potential difference between the gate electrodes 107i and 107g in the thin film transistor and the semiconductor film 102a made of polycrystalline silicon existing therebelow is significantly reduced. Can be. Thus, the possibility that the thin film transistor is electrostatically damaged before the step of forming the signal line 114 can be extremely reduced, and the productivity can be improved.
【００３８】例として、ＸＧＡ（画素数が１０２４×Ｒ
ＧＢ×７６８）において１画素ごとに島状のゲート線１
０７を形成した場合、従来例に比べてゲート線に打ち込
まれる電荷量を｛１／（１０２４×ＲＧＢ）｝＝（１／
３０７２）にまで低減することができる。As an example, XGA (1024 × R pixels)
GB × 768), an island-shaped gate line 1 is provided for each pixel.
07, the amount of charge injected into the gate line is {1 / (1024 × RGB)} = (1 /
3072).
【００３９】（実施形態３）図５は本発明の液晶表示装
置のアレイ基板の画素構造の別の例を概略的に示す図で
ある。(Embodiment 3) FIG. 5 is a view schematically showing another example of the pixel structure of the array substrate of the liquid crystal display device of the present invention.
【００４０】ゲート線１０７、およびゲート線１０７と
同材料で、かつゲート線１０７と電気的に独立である部
分１０７ｇが薄膜トランジスタのゲート電極を構成し、
ゲート線１０７とゲート電極１０７ｇとを接続領域１０
７ｘ、コンタクトホール１０７ｙを介して電気的に接続
している。これにより、ゲート線１０７がイオンドーピ
ング工程中にチャージアップし、ゲート線１０７と半導
体膜１０２とにより構成されるゲート部１０７ｈが静電
破壊されたとしても、ゲート線１０７と同材料でかつゲ
ート線１０７と電気的に独立である部分ゲート電極１０
７ｇは、ゲート線１０７に比べて極めて面積が小さくほ
とんどチャージアップしないため、この部分が静電破壊
する可能性は極めて小さい。すなわち、ゲート線１０７
と同材料でかつゲート線１０７と電気的に独立である部
分１０７ｇが冗長のゲート部として機能し、信号配線１
１４の形成前までに薄膜トランジスタが静電破壊される
ことを防止することができる。The gate line 107 and a portion 107 g of the same material as the gate line 107 and electrically independent of the gate line 107 constitute a gate electrode of the thin film transistor.
The connection region 10 connects the gate line 107 and the gate electrode 107g.
7x, and are electrically connected via a contact hole 107y. Thus, even if the gate line 107 is charged up during the ion doping process and the gate portion 107h formed by the gate line 107 and the semiconductor film 102 is electrostatically damaged, the gate line 107 is made of the same material as the gate line 107 and has Partial gate electrode 10 electrically independent of 107
7g is extremely small in area as compared with the gate line 107 and hardly charges up. Therefore, the possibility of this portion being electrostatically damaged is extremely small. That is, the gate line 107
A portion 107g of the same material as above and electrically independent of the gate line 107 functions as a redundant gate portion, and the signal wiring 1
It is possible to prevent the thin film transistor from being electrostatically damaged before the formation of.
【００４１】[0041]
【発明の効果】以上説明してように、本発明の液晶表示
装置の製造方法および液晶表示装置によれば、従来の液
晶表示装置の製造工程をまったく変更することなく、ド
ーピング工程でのマスク勤続のチャージアップに起因す
る薄膜トランジスタの静電破壊を防止することができ
る。したがって、アレイ基板の生産性を向上し、液晶表
示装置を低コストで提供することができる。As described above, according to the method of manufacturing a liquid crystal display device and the liquid crystal display device of the present invention, the mask service in the doping process can be performed without any change in the conventional manufacturing process of the liquid crystal display device. Of the thin film transistor due to charge-up of the semiconductor device can be prevented. Therefore, the productivity of the array substrate can be improved, and the liquid crystal display device can be provided at low cost.
【図１】本発明の液晶表示装置の製造方法の例を説明す
るための図。FIG. 1 is a diagram illustrating an example of a method for manufacturing a liquid crystal display device of the present invention.
【図２】本発明の液晶表示装置の製造方法の例を説明す
るための図。FIG. 2 is a diagram illustrating an example of a method for manufacturing a liquid crystal display device of the present invention.
【図３】本発明の液晶表示装置の製造方法の例を説明す
るための図。FIG. 3 is a diagram illustrating an example of a method for manufacturing a liquid crystal display device of the present invention.
【図４】本発明の液晶表示装置のアレイ基板の画素領域
の構造を概略的に示す図。FIG. 4 is a diagram schematically showing a structure of a pixel region of an array substrate of the liquid crystal display device of the present invention.
【図５】本発明の液晶表示装置のアレイ基板の画素領域
の構造の別の例を概略的に示す図。FIG. 5 is a diagram schematically showing another example of the structure of the pixel region of the array substrate of the liquid crystal display device of the present invention.
【図６】従来の液晶表示装置のアレイ基板の画素領域の
構造を概略的に示す図。FIG. 6 is a diagram schematically showing a structure of a pixel region of an array substrate of a conventional liquid crystal display device.
１０１……………絶縁性基板 １０１ａ…………アンダーコート層 １０２……………半導体膜 １０２ａ…………チャネル領域 １０２ｂ…………ｎ型コンタクト領域 １０２ｃ…………ｐ型コンタクト領域 １０２ｄ…………ＬＤＤ領域 １０５……………レジスト １０６……………ゲート絶縁膜 １０７……………ゲート線（ゲート電極を含む） １０７ｉ…………導体層 １０７ｇ…………ゲート電極 １０７ｘ…………接続領域 １０７ｙ…………コンタクトホール １０８……………導体層 １１１……………層間絶縁膜 １１２……………画素電極 １１４……………ソース・ドレイン電極／信号線 １１５……………パッシベーション膜 101 insulating substrate 101a undercoat layer 102 semiconductor film 102a channel region 102b n-type contact region 102c p-type contact region 102d LDD region 105 Resist 106 Gate insulating film 107 Gate line (including gate electrode) 107i Conductive layer 107g Gate Electrode 107x Connection area 107y Contact hole 108 Conductive layer 111 Interlayer insulating film 112 Pixel electrode 114 Source / drain electrode / Signal line 115 …………… Passivation film
Claims (2)
と、 前記半導体膜を覆うようにゲート絶縁膜を形成する第２
の工程と、 前記ゲート絶縁膜上に、前記半導体膜に対向し、かつ互
いに絶縁された複数のゲート電極パターンを形成する第
３の工程と、 前記ゲート電極パターンをマスクとして前記半導体膜に
不純物を打ち込む第４の工程と、 前記第４の工程の後、前記複数のゲート電極パターンを
互いに電気的に接続する接続配線パターンを形成する第
５の工程とを有することを特徴とする半導体装置の製造
方法。A first step of forming a semiconductor film on a substrate; and a second step of forming a gate insulating film so as to cover the semiconductor film.
And a third step of forming a plurality of gate electrode patterns on the gate insulating film that face the semiconductor film and are insulated from each other; and using the gate electrode pattern as a mask, adding impurities to the semiconductor film. Manufacturing a semiconductor device, comprising: a fourth step of implanting; and, after the fourth step, a fifth step of forming a connection wiring pattern for electrically connecting the plurality of gate electrode patterns to each other. Method.
所定形状にパターニングする工程を含むことを特徴とす
る請求項１に記載の半導体装置の製造方法。2. The method according to claim 1, further comprising a step of patterning the semiconductor film into a predetermined shape before the second step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26736297A JPH11111993A (en) | 1997-09-30 | 1997-09-30 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26736297A JPH11111993A (en) | 1997-09-30 | 1997-09-30 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111993A true JPH11111993A (en) | 1999-04-23 |
Family
ID=17443781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26736297A Pending JPH11111993A (en) | 1997-09-30 | 1997-09-30 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111993A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002095834A1 (en) * | 2001-05-18 | 2002-11-28 | Sanyo Electric Co., Ltd. | Thin film transistor and active matrix type display unit production methods therefor |
| JP2006229081A (en) * | 2005-02-18 | 2006-08-31 | Sony Corp | Semiconductor device and its manufacturing process |
| JP2007048758A (en) * | 1999-06-04 | 2007-02-22 | Semiconductor Energy Lab Co Ltd | Method for manufacturing electrooptical device |
| JP2007066912A (en) * | 1999-06-04 | 2007-03-15 | Semiconductor Energy Lab Co Ltd | Method for manufacturing electro-optical device |
| JP2009239112A (en) * | 2008-03-27 | 2009-10-15 | Seiko Epson Corp | Semiconductor device, electro-optical device, and electronic apparatus |
| JP2010087303A (en) * | 2008-09-30 | 2010-04-15 | Dainippon Printing Co Ltd | Thin film transistor substrate for display and method for manufacturing the same |
| US8890172B2 (en) | 1999-06-04 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| JP2015207004A (en) * | 1999-08-31 | 2015-11-19 | 株式会社半導体エネルギー研究所 | Display device making method and electronic apparatus |
| JP2017072838A (en) * | 2016-10-27 | 2017-04-13 | 株式会社半導体エネルギー研究所 | Display device |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
-
1997
- 1997-09-30 JP JP26736297A patent/JPH11111993A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4532452B2 (en) * | 1999-06-04 | 2010-08-25 | 株式会社半導体エネルギー研究所 | Electro-optic device |
| US9293726B2 (en) | 1999-06-04 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| US8890172B2 (en) | 1999-06-04 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| JP2007048758A (en) * | 1999-06-04 | 2007-02-22 | Semiconductor Energy Lab Co Ltd | Method for manufacturing electrooptical device |
| JP2007066912A (en) * | 1999-06-04 | 2007-03-15 | Semiconductor Energy Lab Co Ltd | Method for manufacturing electro-optical device |
| JP2015207004A (en) * | 1999-08-31 | 2015-11-19 | 株式会社半導体エネルギー研究所 | Display device making method and electronic apparatus |
| JP2016148872A (en) * | 1999-08-31 | 2016-08-18 | 株式会社半導体エネルギー研究所 | Display device making method and electronic apparatus |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| WO2002095834A1 (en) * | 2001-05-18 | 2002-11-28 | Sanyo Electric Co., Ltd. | Thin film transistor and active matrix type display unit production methods therefor |
| US6995048B2 (en) | 2001-05-18 | 2006-02-07 | Sanyo Electric Co., Ltd. | Thin film transistor and active matrix type display unit production methods therefor |
| JP2006229081A (en) * | 2005-02-18 | 2006-08-31 | Sony Corp | Semiconductor device and its manufacturing process |
| JP2009239112A (en) * | 2008-03-27 | 2009-10-15 | Seiko Epson Corp | Semiconductor device, electro-optical device, and electronic apparatus |
| JP2010087303A (en) * | 2008-09-30 | 2010-04-15 | Dainippon Printing Co Ltd | Thin film transistor substrate for display and method for manufacturing the same |
| JP2017072838A (en) * | 2016-10-27 | 2017-04-13 | 株式会社半導体エネルギー研究所 | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0544229B1 (en) | Thin film transistor device for driving circuit and matrix circuit | |
| US8319715B2 (en) | Active matrix type liquid crystal display device | |
| EP0372821B1 (en) | Liquid crystal display panel with reduced pixel defects | |
| US7817216B2 (en) | Flat panel display and method for fabricating the same | |
| KR100384672B1 (en) | Liquid crystal display device | |
| EP0788657A1 (en) | High resolution active matrix lcd cell design | |
| KR100380141B1 (en) | array panel for liquid crystal display and fabricating method of the same | |
| JPH10189998A (en) | Thin-film semiconductor device for display and its manufacture | |
| JPH06326312A (en) | Active matrix type display device | |
| US5827760A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| JPH11111993A (en) | Manufacture of semiconductor device | |
| JPH10256554A (en) | Thin film transistor and manufacture thereof | |
| JP3820743B2 (en) | Active matrix substrate, method of manufacturing active matrix substrate, and display device | |
| JPH07114281B2 (en) | Driver-Built-in active matrix substrate | |
| EP1153428A1 (en) | Thin film transistor and method of manufacturing the same | |
| JPH10142636A (en) | Active matrix type display circuit | |
| US20030169381A1 (en) | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions | |
| JPH0864830A (en) | Active matrix substrate and method of fabrication thereof | |
| JPH1073845A (en) | Liquid crystal display device | |
| JPH10239708A (en) | Active matrix type liquid crystal display device | |
| TWI392941B (en) | Liquid crystal display and method for fabricating the same | |
| JPH11274512A (en) | Thin film transistor | |
| KR101026801B1 (en) | Thin film transistor array panel, and manufacturing method thereof | |
| JPH09162410A (en) | Thin film transistor and its manufacturing method and liquid crystal display device | |
| KR20040058699A (en) | The Manufacturing Method of Thin Film Transistors Array on glass |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |