JPH11110097A - 使用状況伝達装置及び使用状況伝達方法 - Google Patents
使用状況伝達装置及び使用状況伝達方法Info
- Publication number
- JPH11110097A JPH11110097A JP9264165A JP26416597A JPH11110097A JP H11110097 A JPH11110097 A JP H11110097A JP 9264165 A JP9264165 A JP 9264165A JP 26416597 A JP26416597 A JP 26416597A JP H11110097 A JPH11110097 A JP H11110097A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- signal line
- signal
- host computer
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 デバイス１がホストコンピュータ５と物理的
に接続されている限り、実際にデバイス１を使用してい
ないときでも、ホストコンピュータ５は実際にデバイス
１を使用しているときと同様の通信処理等が必要とな
り、ホストコンピュータ５の処理負担を低減することが
できないという課題があった。 【解決手段】 ＣＰＵ１４によりデバイス１１を使用す
る旨の設定がされると、プルアップ電源２０とプルアッ
プ抵抗２１間を電気的に接続し、ＣＰＵ１４によりデバ
イス１１を使用しない旨の設定がされると、プルアップ
電源２０とプルアップ抵抗２１間を電気的に非接続とす
るようにしたものである。
に接続されている限り、実際にデバイス１を使用してい
ないときでも、ホストコンピュータ５は実際にデバイス
１を使用しているときと同様の通信処理等が必要とな
り、ホストコンピュータ５の処理負担を低減することが
できないという課題があった。 【解決手段】 ＣＰＵ１４によりデバイス１１を使用す
る旨の設定がされると、プルアップ電源２０とプルアッ
プ抵抗２１間を電気的に接続し、ＣＰＵ１４によりデバ
イス１１を使用しない旨の設定がされると、プルアップ
電源２０とプルアップ抵抗２１間を電気的に非接続とす
るようにしたものである。
Description
【０００１】
【発明の属する技術分野】この発明は、ＵＳＢ（Ｕｎｉ
ｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ Ｓｐｅｓｉｆｉ
ｃａｔｉｏｎ ｖｅｒｓｉｏｎ１．０，１９９６年１月
１９日）規格の元でホストコンピュータと接続されるデ
バイスの使用又は不使用の状況等を伝達する使用状況伝
達装置及び使用状況伝達方法に関するものである。
ｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ Ｓｐｅｓｉｆｉ
ｃａｔｉｏｎ ｖｅｒｓｉｏｎ１．０，１９９６年１月
１９日）規格の元でホストコンピュータと接続されるデ
バイスの使用又は不使用の状況等を伝達する使用状況伝
達装置及び使用状況伝達方法に関するものである。
【０００２】
【従来の技術】図９はＵＳＢ規格におけるホストコンピ
ュータとデバイス間の接続関係を示す回路図であり、図
において、１は例えばマウス，キーボード，ペンタブレ
ットやゲームパッドなどのデバイス、２はプルアップ電
源、３はＵＳＢ規格の信号線Ｄ- をプルアップするＵＳ
Ｂ規格のプルアップ抵抗、４はホストコンピュータ５と
デバイス１を接続するコネクタ、５は例えばパソコンな
どのホストコンピュータ、６はデバイス１から信号線Ｄ
- 及び信号線Ｄ+ を介してデータを受信するとともに、
信号線Ｄ- 及び信号線Ｄ+ を介してデータをデバイス１
に送信するホストコンピュータ５の入出力部、７は信号
線Ｄ- をプルダウンするＵＳＢ規格のプルダウン抵抗、
８は信号線Ｄ+ をプルダウンするＵＳＢ規格のプルダウ
ン抵抗である。
ュータとデバイス間の接続関係を示す回路図であり、図
において、１は例えばマウス，キーボード，ペンタブレ
ットやゲームパッドなどのデバイス、２はプルアップ電
源、３はＵＳＢ規格の信号線Ｄ- をプルアップするＵＳ
Ｂ規格のプルアップ抵抗、４はホストコンピュータ５と
デバイス１を接続するコネクタ、５は例えばパソコンな
どのホストコンピュータ、６はデバイス１から信号線Ｄ
- 及び信号線Ｄ+ を介してデータを受信するとともに、
信号線Ｄ- 及び信号線Ｄ+ を介してデータをデバイス１
に送信するホストコンピュータ５の入出力部、７は信号
線Ｄ- をプルダウンするＵＳＢ規格のプルダウン抵抗、
８は信号線Ｄ+ をプルダウンするＵＳＢ規格のプルダウ
ン抵抗である。
【０００３】次に動作について説明する。まず、ＵＳＢ
規格による通信方式では、図９に示すように、ホストコ
ンピュータ５とデバイス１間を４つの信号線（信号線Ｄ
- ，信号線Ｄ+ ，５Ｖ電源線ＶCC，グランド線ＧＮＤ）
で接続する。そして、ＵＳＢ規格による通信方式では、
デバイス１がホストコンピュータ５にデータを伝送する
場合には、デバイス１が信号線Ｄ- と信号線Ｄ+ 間に差
動信号を出力することにより（具体的には、信号線Ｄ-
にＬレベルの信号を出力するときは信号線Ｄ+ にＨレベ
ルの信号を出力し、信号線Ｄ- にＨレベルの信号を出力
するときは信号線Ｄ+ にＬレベルの信号を出力する）、
データをホストコンピュータ５に送信する。これによ
り、ホストコンピュータ５の入出力部６がデバイス１か
らのデータを受信し、図示せぬホストコンピュータ５の
ＣＰＵがデータの内容を解析する。
規格による通信方式では、図９に示すように、ホストコ
ンピュータ５とデバイス１間を４つの信号線（信号線Ｄ
- ，信号線Ｄ+ ，５Ｖ電源線ＶCC，グランド線ＧＮＤ）
で接続する。そして、ＵＳＢ規格による通信方式では、
デバイス１がホストコンピュータ５にデータを伝送する
場合には、デバイス１が信号線Ｄ- と信号線Ｄ+ 間に差
動信号を出力することにより（具体的には、信号線Ｄ-
にＬレベルの信号を出力するときは信号線Ｄ+ にＨレベ
ルの信号を出力し、信号線Ｄ- にＨレベルの信号を出力
するときは信号線Ｄ+ にＬレベルの信号を出力する）、
データをホストコンピュータ５に送信する。これによ
り、ホストコンピュータ５の入出力部６がデバイス１か
らのデータを受信し、図示せぬホストコンピュータ５の
ＣＰＵがデータの内容を解析する。
【０００４】なお、従来はデバイス１がホストコンピュ
ータ５に接続されている状態において、デバイス１の使
用又は不使用の状況を伝達することができる使用状況伝
達装置がなく、ホストコンピュータ５はデバイス１が物
理的に接続されている限り、現在使用中であるとして、
例えば、ホストコンピュータ５のＣＰＵが周期的に入出
力部６の受信状況を監視するなどの処理が行われてい
た。
ータ５に接続されている状態において、デバイス１の使
用又は不使用の状況を伝達することができる使用状況伝
達装置がなく、ホストコンピュータ５はデバイス１が物
理的に接続されている限り、現在使用中であるとして、
例えば、ホストコンピュータ５のＣＰＵが周期的に入出
力部６の受信状況を監視するなどの処理が行われてい
た。
【０００５】因みに、デバイス１がホストコンピュータ
５と物理的に接続されている場合、プルアップ電源２及
びプルアップ抵抗３が信号線Ｄ- の電位ＶM をプルアッ
プすることにより、信号線Ｄ- の電位ＶM が設定値Ｖ
TH1 より高くなり（図１０（ａ）参照）、一方、デバイ
ス１がホストコンピュータ５と物理的に接続されていな
い場合、信号線Ｄ- の電位ＶM はプルアップされず、信
号線Ｄ- の電位ＶM が設定値ＶTH2 より低くなる（図１
０（ｂ）参照）。従って、ホストコンピュータ５は信号
線Ｄ- の電位ＶM を設定値ＶTH1 及び設定値ＶTH2 と比
較することにより、デバイス１が物理的に接続されてい
るか否かを判断することができる。
５と物理的に接続されている場合、プルアップ電源２及
びプルアップ抵抗３が信号線Ｄ- の電位ＶM をプルアッ
プすることにより、信号線Ｄ- の電位ＶM が設定値Ｖ
TH1 より高くなり（図１０（ａ）参照）、一方、デバイ
ス１がホストコンピュータ５と物理的に接続されていな
い場合、信号線Ｄ- の電位ＶM はプルアップされず、信
号線Ｄ- の電位ＶM が設定値ＶTH2 より低くなる（図１
０（ｂ）参照）。従って、ホストコンピュータ５は信号
線Ｄ- の電位ＶM を設定値ＶTH1 及び設定値ＶTH2 と比
較することにより、デバイス１が物理的に接続されてい
るか否かを判断することができる。
【０００６】
【発明が解決しようとする課題】従来は使用状況伝達装
置が存在していなかったので、デバイス１がホストコン
ピュータ５と物理的に接続されているか否かを判断でき
ても、デバイス１が現在使用中であるか否かの判断がで
きず、デバイス１がホストコンピュータ５と物理的に接
続されている限り、実際にデバイス１を使用していない
ときでも、ホストコンピュータ５は実際にデバイス１を
使用しているときと同様の通信処理等が必要となり、ホ
ストコンピュータ５の処理負担を低減することができな
い課題があった。また、デバイス１がホストコンピュー
タ５と物理的に接続されている限り、実際にデバイス１
を使用していないときでも、プルアップ電源２からプル
アップ抵抗３及びプルダウン抵抗７を介してグランドに
電流が流れるため、消費電流を低減することができない
などの課題もあった。
置が存在していなかったので、デバイス１がホストコン
ピュータ５と物理的に接続されているか否かを判断でき
ても、デバイス１が現在使用中であるか否かの判断がで
きず、デバイス１がホストコンピュータ５と物理的に接
続されている限り、実際にデバイス１を使用していない
ときでも、ホストコンピュータ５は実際にデバイス１を
使用しているときと同様の通信処理等が必要となり、ホ
ストコンピュータ５の処理負担を低減することができな
い課題があった。また、デバイス１がホストコンピュー
タ５と物理的に接続されている限り、実際にデバイス１
を使用していないときでも、プルアップ電源２からプル
アップ抵抗３及びプルダウン抵抗７を介してグランドに
電流が流れるため、消費電流を低減することができない
などの課題もあった。
【０００７】この発明は上記のような課題を解決するた
めになされたもので、デバイスが現在使用中であるか否
かを示す情報をホストコンピュータに伝達することがで
きる使用状況伝達装置及び使用状況伝達方法を得ること
を目的とする。
めになされたもので、デバイスが現在使用中であるか否
かを示す情報をホストコンピュータに伝達することがで
きる使用状況伝達装置及び使用状況伝達方法を得ること
を目的とする。
【０００８】
【課題を解決するための手段】この発明に係る使用状況
伝達装置は、設定手段によりデバイスを使用する旨の設
定がされると、電源とプルアップ抵抗間を電気的に接続
し、設定手段によりデバイスを使用しない旨の設定がさ
れると、電源とプルアップ抵抗間を電気的に非接続とす
るようにしたものである。
伝達装置は、設定手段によりデバイスを使用する旨の設
定がされると、電源とプルアップ抵抗間を電気的に接続
し、設定手段によりデバイスを使用しない旨の設定がさ
れると、電源とプルアップ抵抗間を電気的に非接続とす
るようにしたものである。
【０００９】この発明に係る使用状況伝達装置は、設定
手段によりデバイスを使用する旨の設定がされると、プ
ルアップ抵抗とグランド間を電気的に非接続とし、設定
手段によりデバイスを使用しない旨の設定がされると、
プルアップ抵抗とグランド間を電気的に接続するように
したものである。
手段によりデバイスを使用する旨の設定がされると、プ
ルアップ抵抗とグランド間を電気的に非接続とし、設定
手段によりデバイスを使用しない旨の設定がされると、
プルアップ抵抗とグランド間を電気的に接続するように
したものである。
【００１０】この発明に係る使用状況伝達装置は、設定
手段によりデバイスを待機させる旨の設定がされると、
電源とプルアップ抵抗間にインピーダンスを付加するよ
うにしたものである。
手段によりデバイスを待機させる旨の設定がされると、
電源とプルアップ抵抗間にインピーダンスを付加するよ
うにしたものである。
【００１１】この発明に係る使用状況伝達方法は、デバ
イスを使用しない場合にはＵＳＢ規格の第１の信号線及
び第２の信号線に対してＬレベルの信号を出力するよう
にしたものである。
イスを使用しない場合にはＵＳＢ規格の第１の信号線及
び第２の信号線に対してＬレベルの信号を出力するよう
にしたものである。
【００１２】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による使
用状況伝達装置を示す回路図であり、図において、１１
は例えばマウス，キーボード，ペンタブレットやゲーム
パッドなどのデバイス、１２はホストコンピュータ１３
とデバイス１１を接続するコネクタ、１３は例えばパソ
コンなどのホストコンピュータである。
説明する。 実施の形態１．図１はこの発明の実施の形態１による使
用状況伝達装置を示す回路図であり、図において、１１
は例えばマウス，キーボード，ペンタブレットやゲーム
パッドなどのデバイス、１２はホストコンピュータ１３
とデバイス１１を接続するコネクタ、１３は例えばパソ
コンなどのホストコンピュータである。
【００１３】また、１４は実際にデバイス１１を使用す
る場合は、ホストコンピュータ１３に伝送するデータに
応じてＬレベルの信号又はＨレベルの信号をレジスタ１
５及びレジスタ１７に格納するとともに、Ｌレベルの信
号をレジスタ１９に格納し、実際にデバイス１１を使用
しない場合は、Ｈレベルの信号をレジスタ１９に格納す
るＣＰＵ（設定手段）、１５はＣＰＵ１４から出力され
た信号を格納するレジスタ、１６はレジスタ１５に格納
されている信号をＵＳＢ規格の信号線Ｄ- に出力するバ
ッファ、１７はＣＰＵ１４から出力された信号を格納す
るレジスタ、１８はレジスタ１７に格納されている信号
をＵＳＢ規格の信号線Ｄ+ に出力するバッファである。
る場合は、ホストコンピュータ１３に伝送するデータに
応じてＬレベルの信号又はＨレベルの信号をレジスタ１
５及びレジスタ１７に格納するとともに、Ｌレベルの信
号をレジスタ１９に格納し、実際にデバイス１１を使用
しない場合は、Ｈレベルの信号をレジスタ１９に格納す
るＣＰＵ（設定手段）、１５はＣＰＵ１４から出力され
た信号を格納するレジスタ、１６はレジスタ１５に格納
されている信号をＵＳＢ規格の信号線Ｄ- に出力するバ
ッファ、１７はＣＰＵ１４から出力された信号を格納す
るレジスタ、１８はレジスタ１７に格納されている信号
をＵＳＢ規格の信号線Ｄ+ に出力するバッファである。
【００１４】また、１９はデバイス１１を使用する場合
にはＣＰＵ１４からＬレベルの信号を受信して格納し、
デバイス１１を使用しない場合にはＣＰＵ１４からＨレ
ベルの信号を受信して格納するレジスタ（設定手段）、
２０はプルアップ電源（電源）、２１は一端が信号線Ｄ
- に接続され、信号線Ｄ- をプルアップするＵＳＢ規格
のプルアップ抵抗、２２は一端がプルアップ電源２０に
接続される一方、他端がプルアップ抵抗２１の他端に接
続され、レジスタ１９にＬレベルの信号が格納されると
導通状態となり、レジスタ１９にＨレベルの信号が格納
されると非導通状態となるＰチャネルＭＯＳトランジス
タなどのゲート（切換手段）である。
にはＣＰＵ１４からＬレベルの信号を受信して格納し、
デバイス１１を使用しない場合にはＣＰＵ１４からＨレ
ベルの信号を受信して格納するレジスタ（設定手段）、
２０はプルアップ電源（電源）、２１は一端が信号線Ｄ
- に接続され、信号線Ｄ- をプルアップするＵＳＢ規格
のプルアップ抵抗、２２は一端がプルアップ電源２０に
接続される一方、他端がプルアップ抵抗２１の他端に接
続され、レジスタ１９にＬレベルの信号が格納されると
導通状態となり、レジスタ１９にＨレベルの信号が格納
されると非導通状態となるＰチャネルＭＯＳトランジス
タなどのゲート（切換手段）である。
【００１５】さらに、２３はデバイス１１から信号線Ｄ
- 及び信号線Ｄ+ を介してデータを受信するとともに、
信号線Ｄ- 及び信号線Ｄ+ を介してデータをデバイス１
１に送信するホストコンピュータ１３の入出力部、２４
は信号線Ｄ- をプルダウンするＵＳＢ規格のプルダウン
抵抗、２５は信号線Ｄ+ をプルダウンするＵＳＢ規格の
プルダウン抵抗である。
- 及び信号線Ｄ+ を介してデータを受信するとともに、
信号線Ｄ- 及び信号線Ｄ+ を介してデータをデバイス１
１に送信するホストコンピュータ１３の入出力部、２４
は信号線Ｄ- をプルダウンするＵＳＢ規格のプルダウン
抵抗、２５は信号線Ｄ+ をプルダウンするＵＳＢ規格の
プルダウン抵抗である。
【００１６】次に動作について説明する。まず、ＵＳＢ
規格による通信方式では、図１に示すように、ホストコ
ンピュータ１３とデバイス１１間を４つの信号線（信号
線Ｄ- ，信号線Ｄ+ ，５Ｖ電源線ＶCC，グランド線ＧＮ
Ｄ）で接続する。
規格による通信方式では、図１に示すように、ホストコ
ンピュータ１３とデバイス１１間を４つの信号線（信号
線Ｄ- ，信号線Ｄ+ ，５Ｖ電源線ＶCC，グランド線ＧＮ
Ｄ）で接続する。
【００１７】そして、ＵＳＢ規格による通信方式では、
デバイス１１がホストコンピュータ１３にデータを伝送
する場合には、デバイス１１が信号線Ｄ- と信号線Ｄ+
間に差動信号を出力することにより（具体的には、信号
線Ｄ- にＬレベルの信号を出力するときは信号線Ｄ+ に
Ｈレベルの信号を出力し、信号線Ｄ- にＨレベルの信号
を出力するときは信号線Ｄ+ にＬレベルの信号を出力す
る）、データをホストコンピュータ１３に送信する。こ
れにより、ホストコンピュータ１３の入出力部２３がデ
バイス１１からのデータを受信し、図示せぬホストコン
ピュータ１３のＣＰＵがデータの内容を解析する。その
逆に、ホストコンピュータ１３がデバイス１１にデータ
を伝送する場合には、ホストコンピュータ１３の入出力
部２３が信号線Ｄ- と信号線Ｄ+ 間に差動信号を出力す
ることにより、データをデバイス１１に送信する。これ
により、デバイス１１のＣＰＵ１４がホストコンピュー
タ１３からのデータをバスを介して受信し、データの内
容を解析する。
デバイス１１がホストコンピュータ１３にデータを伝送
する場合には、デバイス１１が信号線Ｄ- と信号線Ｄ+
間に差動信号を出力することにより（具体的には、信号
線Ｄ- にＬレベルの信号を出力するときは信号線Ｄ+ に
Ｈレベルの信号を出力し、信号線Ｄ- にＨレベルの信号
を出力するときは信号線Ｄ+ にＬレベルの信号を出力す
る）、データをホストコンピュータ１３に送信する。こ
れにより、ホストコンピュータ１３の入出力部２３がデ
バイス１１からのデータを受信し、図示せぬホストコン
ピュータ１３のＣＰＵがデータの内容を解析する。その
逆に、ホストコンピュータ１３がデバイス１１にデータ
を伝送する場合には、ホストコンピュータ１３の入出力
部２３が信号線Ｄ- と信号線Ｄ+ 間に差動信号を出力す
ることにより、データをデバイス１１に送信する。これ
により、デバイス１１のＣＰＵ１４がホストコンピュー
タ１３からのデータをバスを介して受信し、データの内
容を解析する。
【００１８】このように、デバイス１１がホストコンピ
ュータ１３と物理的に接続されて、実際に使用されると
きは、ＣＰＵ１４はレジスタ１９にＬレベルの信号を格
納する。これにより、ゲート２２は導通状態となるた
め、プルアップ電源２０とプルアップ抵抗２１間が電気
的に接続されて、信号線Ｄ- の電位ＶM がプルアップさ
れることになる。従って、レジスタ１５にＨレベルの信
号が格納された場合には、図２（ａ）に示すように、信
号線Ｄ- の電位ＶM が設定値ＶTH1 より高くなるので、
ホストコンピュータ１３はこの状態を検知することによ
り、デバイス１１が現在使用中であると判断することが
できる。
ュータ１３と物理的に接続されて、実際に使用されると
きは、ＣＰＵ１４はレジスタ１９にＬレベルの信号を格
納する。これにより、ゲート２２は導通状態となるた
め、プルアップ電源２０とプルアップ抵抗２１間が電気
的に接続されて、信号線Ｄ- の電位ＶM がプルアップさ
れることになる。従って、レジスタ１５にＨレベルの信
号が格納された場合には、図２（ａ）に示すように、信
号線Ｄ- の電位ＶM が設定値ＶTH1 より高くなるので、
ホストコンピュータ１３はこの状態を検知することによ
り、デバイス１１が現在使用中であると判断することが
できる。
【００１９】ただし、デバイス１１からホストコンピュ
ータ１３に伝送するデータによってはレジスタ１５に格
納される信号がＬレベルとなるため、デバイス１１を現
在使用していても、信号線Ｄ- の電位ＶM が設定値Ｖ
TH1 より高くならなくなり、ホストコンピュータ１３は
信号線Ｄ- の電位ＶM を監視しても、デバイス１１が現
在使用中であることを検知できなくなる。しかし、ＵＳ
Ｂ規格の通信方式では、信号線Ｄ- と信号線Ｄ+ 間に差
動信号が出力されるので、レジスタ１５に格納される信
号がＬレベルの信号であるときは、一部の例外を除き、
レジスタ１７に格納される信号はＨレベルの信号となる
ため（パケットの送信が終了するときは双方のレジスタ
にＬレベルの信号が格納される）、信号線Ｄ+ の電位Ｖ
N が図示せぬ設定値ＶTH3 より高くなる。従って、上記
のようなデータを伝送する場合でも、ホストコンピュー
タ１３は信号線Ｄ+ の電位ＶN を監視することによりデ
バイス１１が現在使用中であると判断することができ
る。即ち、ホストコンピュータ１３は、信号線Ｄ- の電
位ＶM 又は信号線Ｄ+ の電位ＶN の何れか一方が設定値
より高い場合には、デバイス１１が現在使用中であると
判断することができる。
ータ１３に伝送するデータによってはレジスタ１５に格
納される信号がＬレベルとなるため、デバイス１１を現
在使用していても、信号線Ｄ- の電位ＶM が設定値Ｖ
TH1 より高くならなくなり、ホストコンピュータ１３は
信号線Ｄ- の電位ＶM を監視しても、デバイス１１が現
在使用中であることを検知できなくなる。しかし、ＵＳ
Ｂ規格の通信方式では、信号線Ｄ- と信号線Ｄ+ 間に差
動信号が出力されるので、レジスタ１５に格納される信
号がＬレベルの信号であるときは、一部の例外を除き、
レジスタ１７に格納される信号はＨレベルの信号となる
ため（パケットの送信が終了するときは双方のレジスタ
にＬレベルの信号が格納される）、信号線Ｄ+ の電位Ｖ
N が図示せぬ設定値ＶTH3 より高くなる。従って、上記
のようなデータを伝送する場合でも、ホストコンピュー
タ１３は信号線Ｄ+ の電位ＶN を監視することによりデ
バイス１１が現在使用中であると判断することができ
る。即ち、ホストコンピュータ１３は、信号線Ｄ- の電
位ＶM 又は信号線Ｄ+ の電位ＶN の何れか一方が設定値
より高い場合には、デバイス１１が現在使用中であると
判断することができる。
【００２０】一方、デバイス１１がホストコンピュータ
１３と物理的に接続されているが、実際に使用されてい
ないときは、ＣＰＵ１４はレジスタ１９にＨレベルの信
号を格納する。これにより、ゲート２２は非導通状態と
なるため、プルアップ電源２０とプルアップ抵抗２１間
が電気的に非接続となり、信号線Ｄ- の電位ＶM がプル
アップされない状態となる。そして、デバイス１１が実
際に使用されないときは、通常デバイス１１にはデータ
が何も入力されないので、レジスタ１５及びレジスタ１
７は初期状態となり（Ｌレベルの信号が格納されている
のと等価な状態）、信号線Ｄ- の電位ＶM 及び信号線Ｄ
+ の電位ＶN は０Ｖとなってそれぞれ設定値ＶTH2 ，Ｖ
TH4 （図示せず）より低くなる。従って、ホストコンピ
ュータ１３はこの状態を検知することにより、デバイス
１１が現在使用されていないと判断することができる。
１３と物理的に接続されているが、実際に使用されてい
ないときは、ＣＰＵ１４はレジスタ１９にＨレベルの信
号を格納する。これにより、ゲート２２は非導通状態と
なるため、プルアップ電源２０とプルアップ抵抗２１間
が電気的に非接続となり、信号線Ｄ- の電位ＶM がプル
アップされない状態となる。そして、デバイス１１が実
際に使用されないときは、通常デバイス１１にはデータ
が何も入力されないので、レジスタ１５及びレジスタ１
７は初期状態となり（Ｌレベルの信号が格納されている
のと等価な状態）、信号線Ｄ- の電位ＶM 及び信号線Ｄ
+ の電位ＶN は０Ｖとなってそれぞれ設定値ＶTH2 ，Ｖ
TH4 （図示せず）より低くなる。従って、ホストコンピ
ュータ１３はこの状態を検知することにより、デバイス
１１が現在使用されていないと判断することができる。
【００２１】なお、パケットの送信が終了するときはレ
ジスタ１５及びレジスタ１７の双方にＬレベルの信号が
格納されて、信号線Ｄ- の電位ＶM 及び信号線Ｄ+ の電
位ＶN がそれぞれ０Ｖとなるが、かかる信号の出力は約
１．３μＳ程度の短い期間であり、ＵＳＢ規格では、
２．５μＳ以上の期間連続して０Ｖであることをもって
デバイス１１の接続状態を判断するように定めているの
で、パケット送信の終了を示す信号によってデバイス１
１が不使用であると判断するおそれはない。
ジスタ１５及びレジスタ１７の双方にＬレベルの信号が
格納されて、信号線Ｄ- の電位ＶM 及び信号線Ｄ+ の電
位ＶN がそれぞれ０Ｖとなるが、かかる信号の出力は約
１．３μＳ程度の短い期間であり、ＵＳＢ規格では、
２．５μＳ以上の期間連続して０Ｖであることをもって
デバイス１１の接続状態を判断するように定めているの
で、パケット送信の終了を示す信号によってデバイス１
１が不使用であると判断するおそれはない。
【００２２】以上で明らかなように、この実施の形態１
によれば、ＣＰＵ１４によりデバイス１１を使用する旨
の設定がされると、プルアップ電源２０とプルアップ抵
抗２１間を電気的に接続し、ＣＰＵ１４によりデバイス
１１を使用しない旨の設定がされると、プルアップ電源
２０とプルアップ抵抗２１間を電気的に非接続とするよ
うにしたので、デバイス１１がホストコンピュータ１３
と物理的に接続されている状態において、デバイス１１
が現在使用中であるか否かを示す情報をホストコンピュ
ータ１３に伝達することができるようになり、その結
果、ホストコンピュータ１３は実際にデバイス１１を使
用していないときは、デバイス１１との通信処理等が不
要となり、ホストコンピュータ１３の処理負担を低減す
ることができる効果を奏する。また、実際にデバイス１
１を使用していないときは、プルアップ電源２０からプ
ルアップ抵抗２１及びプルダウン抵抗２４を介してグラ
ンドに流れる電流がゲート２２により遮断されるため、
消費電流を低減することができるなどの効果も奏する。
によれば、ＣＰＵ１４によりデバイス１１を使用する旨
の設定がされると、プルアップ電源２０とプルアップ抵
抗２１間を電気的に接続し、ＣＰＵ１４によりデバイス
１１を使用しない旨の設定がされると、プルアップ電源
２０とプルアップ抵抗２１間を電気的に非接続とするよ
うにしたので、デバイス１１がホストコンピュータ１３
と物理的に接続されている状態において、デバイス１１
が現在使用中であるか否かを示す情報をホストコンピュ
ータ１３に伝達することができるようになり、その結
果、ホストコンピュータ１３は実際にデバイス１１を使
用していないときは、デバイス１１との通信処理等が不
要となり、ホストコンピュータ１３の処理負担を低減す
ることができる効果を奏する。また、実際にデバイス１
１を使用していないときは、プルアップ電源２０からプ
ルアップ抵抗２１及びプルダウン抵抗２４を介してグラ
ンドに流れる電流がゲート２２により遮断されるため、
消費電流を低減することができるなどの効果も奏する。
【００２３】実施の形態２．図３はこの発明の実施の形
態２による使用状況伝達装置を示す回路図であり、図に
おいて、図１のものと同一符号は同一または相当部分を
示すので説明を省略する。２６は一端がプルアップ抵抗
２１の他端に接続される一方、他端がグランドに接続さ
れ、レジスタ１９にＬレベルの信号が格納されると非導
通状態となり、レジスタ１９にＨレベルの信号が格納さ
れると導通状態となるＮチャネルＭＯＳトランジスタな
どのゲート（スイッチ手段）である。
態２による使用状況伝達装置を示す回路図であり、図に
おいて、図１のものと同一符号は同一または相当部分を
示すので説明を省略する。２６は一端がプルアップ抵抗
２１の他端に接続される一方、他端がグランドに接続さ
れ、レジスタ１９にＬレベルの信号が格納されると非導
通状態となり、レジスタ１９にＨレベルの信号が格納さ
れると導通状態となるＮチャネルＭＯＳトランジスタな
どのゲート（スイッチ手段）である。
【００２４】次に動作について説明する。ゲート２６を
設けた以外は上記実施の形態１と同様であるので、ゲー
ト２６の動作についてのみ説明する。実際にデバイス１
１を使用する場合は、上述したように、レジスタ１９に
Ｌレベルの信号が格納されるので、ゲート２６は非導通
状態となり、信号線Ｄ- の電位ＶM は、上記実施の形態
１の場合と同様に、プルアップされて設定値ＶTH1 より
高くなる。
設けた以外は上記実施の形態１と同様であるので、ゲー
ト２６の動作についてのみ説明する。実際にデバイス１
１を使用する場合は、上述したように、レジスタ１９に
Ｌレベルの信号が格納されるので、ゲート２６は非導通
状態となり、信号線Ｄ- の電位ＶM は、上記実施の形態
１の場合と同様に、プルアップされて設定値ＶTH1 より
高くなる。
【００２５】一方、実際にデバイス１１を使用しない場
合は、上述したように、レジスタ１９にＨレベルの信号
が格納されるので、ゲート２６は導通状態となり、プル
アップ抵抗２１はグランドと電気的に接続された状態と
なる。従って、この実施の形態２によれば、プルアップ
電源２０とプルアップ抵抗２１間の電気的な接続関係を
単に非接続とする実施の形態１と異なり、信号線Ｄ-の
電位ＶM が強制的に０Ｖとされるので（実施の形態１に
おける信号線Ｄ- の電位ＶM は徐々に低下して０Ｖとな
る）、ホストコンピュータ１３は実施の形態１の場合よ
りも素早くデバイス１１の不使用状態を認識することが
できる効果を奏する。
合は、上述したように、レジスタ１９にＨレベルの信号
が格納されるので、ゲート２６は導通状態となり、プル
アップ抵抗２１はグランドと電気的に接続された状態と
なる。従って、この実施の形態２によれば、プルアップ
電源２０とプルアップ抵抗２１間の電気的な接続関係を
単に非接続とする実施の形態１と異なり、信号線Ｄ-の
電位ＶM が強制的に０Ｖとされるので（実施の形態１に
おける信号線Ｄ- の電位ＶM は徐々に低下して０Ｖとな
る）、ホストコンピュータ１３は実施の形態１の場合よ
りも素早くデバイス１１の不使用状態を認識することが
できる効果を奏する。
【００２６】実施の形態３．図４はこの発明の実施の形
態３による使用状況伝達装置を示す回路図であり、図に
おいて、図１のものと同一符号は同一または相当部分を
示すので説明を省略する。２７は実際にデバイス１１を
使用する場合は、Ｌレベルの信号をレジスタ１９に格納
するとともに、Ｈレベルの信号（またはＬレベルの信
号）をレジスタ２８に格納し、実際にデバイス１１を使
用しない場合は、Ｈレベルの信号をレジスタ１９及びレ
ジスタ２８に格納し、デバイス１１を待機させる場合
は、Ｈレベルの信号をレジスタ１９に格納するととも
に、Ｌレベルの信号をレジスタ２８に格納するＣＰＵ
（設定手段）、２８はＣＰＵ２７が出力する信号を格納
するレジスタ（設定手段）、２９はレジスタ２８にＬレ
ベルの信号が格納されると、プルアップ電源２０とプル
アップ抵抗２１間にインピーダンスを付加したのと等価
な状態となる高インピーダンスをもつＰチャネルＭＯＳ
トランジスタなどのゲートであり、ゲート２２と共に切
換手段を構成する。
態３による使用状況伝達装置を示す回路図であり、図に
おいて、図１のものと同一符号は同一または相当部分を
示すので説明を省略する。２７は実際にデバイス１１を
使用する場合は、Ｌレベルの信号をレジスタ１９に格納
するとともに、Ｈレベルの信号（またはＬレベルの信
号）をレジスタ２８に格納し、実際にデバイス１１を使
用しない場合は、Ｈレベルの信号をレジスタ１９及びレ
ジスタ２８に格納し、デバイス１１を待機させる場合
は、Ｈレベルの信号をレジスタ１９に格納するととも
に、Ｌレベルの信号をレジスタ２８に格納するＣＰＵ
（設定手段）、２８はＣＰＵ２７が出力する信号を格納
するレジスタ（設定手段）、２９はレジスタ２８にＬレ
ベルの信号が格納されると、プルアップ電源２０とプル
アップ抵抗２１間にインピーダンスを付加したのと等価
な状態となる高インピーダンスをもつＰチャネルＭＯＳ
トランジスタなどのゲートであり、ゲート２２と共に切
換手段を構成する。
【００２７】次に動作について説明する。上記実施の形
態１，２では、使用又は不使用を設定するものについて
説明したが、不使用を設定した場合、上述したように、
信号線Ｄ- の電位ＶM は０Ｖとなるので、次に信号線Ｄ
- の電位ＶM を設定値ＶTH1 より高くしてデバイス１１
の使用を設定する際、信号線Ｄ- の電位ＶM が設定値Ｖ
TH1 より高くなるまで、ある程度の時間待つ必要があ
る。
態１，２では、使用又は不使用を設定するものについて
説明したが、不使用を設定した場合、上述したように、
信号線Ｄ- の電位ＶM は０Ｖとなるので、次に信号線Ｄ
- の電位ＶM を設定値ＶTH1 より高くしてデバイス１１
の使用を設定する際、信号線Ｄ- の電位ＶM が設定値Ｖ
TH1 より高くなるまで、ある程度の時間待つ必要があ
る。
【００２８】そこで、この実施の形態３では、デバイス
１１を現在使用していないが、近い将来使用の予定があ
る場合には、信号線Ｄ- の電位ＶM を０Ｖとせずに、信
号線Ｄ- の電位ＶM を設定値ＶTH1 よりわずかに低い電
位にして、直ちにデバイス１１の使用を開始することが
できる待機状態（アイドリング状態）の設定を可能にし
たものである。
１１を現在使用していないが、近い将来使用の予定があ
る場合には、信号線Ｄ- の電位ＶM を０Ｖとせずに、信
号線Ｄ- の電位ＶM を設定値ＶTH1 よりわずかに低い電
位にして、直ちにデバイス１１の使用を開始することが
できる待機状態（アイドリング状態）の設定を可能にし
たものである。
【００２９】即ち、図５に示すように、レジスタ１９及
びレジスタ２８に格納する信号の組合せにより、デバイ
ス１１の使用，不使用又は待機を設定することができ
る。具体的には、実際にデバイス１１を使用する場合に
は、ＣＰＵ２７がレジスタ１９にＬレベルの信号を格納
するとともに、レジスタ２８にＨレベルの信号（または
Ｌレベルの信号）を格納すると、ゲート２２が導通状態
となるため、ゲート２９の状態に拘わらず、プルアップ
電源２０がプルアップ抵抗２１と電気的に接続され、使
用状態となる。
びレジスタ２８に格納する信号の組合せにより、デバイ
ス１１の使用，不使用又は待機を設定することができ
る。具体的には、実際にデバイス１１を使用する場合に
は、ＣＰＵ２７がレジスタ１９にＬレベルの信号を格納
するとともに、レジスタ２８にＨレベルの信号（または
Ｌレベルの信号）を格納すると、ゲート２２が導通状態
となるため、ゲート２９の状態に拘わらず、プルアップ
電源２０がプルアップ抵抗２１と電気的に接続され、使
用状態となる。
【００３０】次に、実際にデバイス１１を使用しない場
合には、ＣＰＵ２７がレジスタ１９にＨレベルの信号を
格納するとともに、レジスタ２８にＨレベルの信号を格
納すると、ゲート２２及びゲート２９が非導通状態とな
るため、プルアップ電源２０がプルアップ抵抗２１と電
気的に非接続され、不使用状態となる。そして、デバイ
ス１１を待機させる場合には、ＣＰＵ２７がレジスタ１
９にＨレベルの信号を格納するとともに、レジスタ２８
にＬレベルの信号を格納すると、ゲート２２が非導通状
態となり、ゲート２９がインピーダンス状態となるた
め、プルアップ電源２０とプルアップ抵抗２１間にイン
ピーダンスを付加したのと等価な状態とされ、待機状態
となる。
合には、ＣＰＵ２７がレジスタ１９にＨレベルの信号を
格納するとともに、レジスタ２８にＨレベルの信号を格
納すると、ゲート２２及びゲート２９が非導通状態とな
るため、プルアップ電源２０がプルアップ抵抗２１と電
気的に非接続され、不使用状態となる。そして、デバイ
ス１１を待機させる場合には、ＣＰＵ２７がレジスタ１
９にＨレベルの信号を格納するとともに、レジスタ２８
にＬレベルの信号を格納すると、ゲート２２が非導通状
態となり、ゲート２９がインピーダンス状態となるた
め、プルアップ電源２０とプルアップ抵抗２１間にイン
ピーダンスを付加したのと等価な状態とされ、待機状態
となる。
【００３１】なお、ＵＳＢ規格では、プルアップ電源２
０が約３．３Ｖ、プルアップ抵抗２１が１．５ＫΩ、プ
ルダウン抵抗２４が１５ＫΩ、バッファ１６が出力する
Ｌレベルの信号の電位ＶM が最大０．３Ｖ、設定値Ｖ
TH2 が最大０．８Ｖに設定されるので、ゲート２９はＯ
Ｎ抵抗値が１５０ＫΩのものが採用される。
０が約３．３Ｖ、プルアップ抵抗２１が１．５ＫΩ、プ
ルダウン抵抗２４が１５ＫΩ、バッファ１６が出力する
Ｌレベルの信号の電位ＶM が最大０．３Ｖ、設定値Ｖ
TH2 が最大０．８Ｖに設定されるので、ゲート２９はＯ
Ｎ抵抗値が１５０ＫΩのものが採用される。
【００３２】以上で明らかなように、この実施の形態３
によれば、ＣＰＵ２７によりデバイス１１を待機させる
旨の設定がされると、プルアップ電源２０とプルアップ
抵抗２１間にインピーダンスを付加するようにしたの
で、デバイス１１の不使用時の消費電流を低減しつつ
（ゲート２９は高インピーダンスを有しているがプルア
ップ電源２０とプルアップ抵抗２１は電気的には接続さ
れているので、多少の電流は流れる）、デバイス１１の
使用を開始する際、デバイス１１の使用を早期に開始す
ることができる効果を奏する。
によれば、ＣＰＵ２７によりデバイス１１を待機させる
旨の設定がされると、プルアップ電源２０とプルアップ
抵抗２１間にインピーダンスを付加するようにしたの
で、デバイス１１の不使用時の消費電流を低減しつつ
（ゲート２９は高インピーダンスを有しているがプルア
ップ電源２０とプルアップ抵抗２１は電気的には接続さ
れているので、多少の電流は流れる）、デバイス１１の
使用を開始する際、デバイス１１の使用を早期に開始す
ることができる効果を奏する。
【００３３】実施の形態４．上記実施の形態１では、ゲ
ート２２等の状態を切り換えることにより、デバイス１
１の使用又は不使用を設定するものについて示したが、
実際にデバイス１１を使用しない場合には、ＣＰＵ１４
がレジスタ１５，１７にＬレベルの信号を格納するよう
に、プログラムを作成することができる場合には、信号
線Ｄ- （第１の信号線）及び信号線Ｄ+ （第２の信号
線）に対してＬレベルの信号を出力することができるの
で、デバイス１１がホストコンピュータ１３と物理的に
接続されている状態において、デバイス１１が現在使用
中であるか否かを示す情報をホストコンピュータ１３に
伝達することができるようになり、その結果、ホストコ
ンピュータ１３は実際にデバイス１１を使用していない
ときは、デバイス１１との通信処理等が不要となり、ホ
ストコンピュータ１３の処理負担を低減することができ
る効果がある。
ート２２等の状態を切り換えることにより、デバイス１
１の使用又は不使用を設定するものについて示したが、
実際にデバイス１１を使用しない場合には、ＣＰＵ１４
がレジスタ１５，１７にＬレベルの信号を格納するよう
に、プログラムを作成することができる場合には、信号
線Ｄ- （第１の信号線）及び信号線Ｄ+ （第２の信号
線）に対してＬレベルの信号を出力することができるの
で、デバイス１１がホストコンピュータ１３と物理的に
接続されている状態において、デバイス１１が現在使用
中であるか否かを示す情報をホストコンピュータ１３に
伝達することができるようになり、その結果、ホストコ
ンピュータ１３は実際にデバイス１１を使用していない
ときは、デバイス１１との通信処理等が不要となり、ホ
ストコンピュータ１３の処理負担を低減することができ
る効果がある。
【００３４】実施の形態５．上記実施の形態１〜４で
は、ＣＰＵ２７等がレジスタ１９等に設定内容を格納す
るものについて示したが、外部スイッチ等を設け、その
外部スイッチ等の状態がレジスタ１９等に格納されるよ
うにしてもよい。
は、ＣＰＵ２７等がレジスタ１９等に設定内容を格納す
るものについて示したが、外部スイッチ等を設け、その
外部スイッチ等の状態がレジスタ１９等に格納されるよ
うにしてもよい。
【００３５】実施の形態６．上記実施の形態１〜４で
は、信号線Ｄ- にプルアップ抵抗２１やゲート２２等を
接続して信号線Ｄ- の電位ＶM を制御するものについて
示しが、信号線Ｄ+ にプルアップ抵抗２１やゲート２２
等を接続して信号線Ｄ+ の電位ＶN を制御するようにし
てもよい。
は、信号線Ｄ- にプルアップ抵抗２１やゲート２２等を
接続して信号線Ｄ- の電位ＶM を制御するものについて
示しが、信号線Ｄ+ にプルアップ抵抗２１やゲート２２
等を接続して信号線Ｄ+ の電位ＶN を制御するようにし
てもよい。
【００３６】実施の形態７．上記実施の形態１〜４で
は、デバイス１１の中にプルアップ電源２０やゲート２
２を設けたものについて示したが、図６に示すように、
デバイス１１の外にプルアップ電源２０やゲート２２を
設けてもよい。
は、デバイス１１の中にプルアップ電源２０やゲート２
２を設けたものについて示したが、図６に示すように、
デバイス１１の外にプルアップ電源２０やゲート２２を
設けてもよい。
【００３７】実施の形態８．上記実施の形態１〜４で
は、デバイス１１がホストコンピュータ１３と物理的に
接続されているが、実際に使用されないときは、レジス
タ１５及びレジスタ１７が初期状態となって、信号線Ｄ
- の電位ＶM 及び信号線Ｄ+ の電位ＶN が０Ｖとなるも
のについて示したが、図７に示すように、実際に使用さ
れないときは、レジスタ３０及びレジスタ３１にＬレベ
ルの信号を格納することにより、強制的にバッファ１６
及びバッファ１８が何も出力しない状態（ハイインピー
ダンス状態）に遷移させるようにしてもよい（図８参
照）。
は、デバイス１１がホストコンピュータ１３と物理的に
接続されているが、実際に使用されないときは、レジス
タ１５及びレジスタ１７が初期状態となって、信号線Ｄ
- の電位ＶM 及び信号線Ｄ+ の電位ＶN が０Ｖとなるも
のについて示したが、図７に示すように、実際に使用さ
れないときは、レジスタ３０及びレジスタ３１にＬレベ
ルの信号を格納することにより、強制的にバッファ１６
及びバッファ１８が何も出力しない状態（ハイインピー
ダンス状態）に遷移させるようにしてもよい（図８参
照）。
【００３８】これにより、上記実施の形態１等では、実
際に使用されないときでもバッファ１６等を通じて電流
がグランドに流れていたが、この実施の形態８によれ
ば、バッファ１６，１８がハイインピーダンス状態とな
るため、バッファ１６等を通じてグランドに流れる電流
が遮断され、さらに消費電流を低減することができる。
際に使用されないときでもバッファ１６等を通じて電流
がグランドに流れていたが、この実施の形態８によれ
ば、バッファ１６，１８がハイインピーダンス状態とな
るため、バッファ１６等を通じてグランドに流れる電流
が遮断され、さらに消費電流を低減することができる。
【００３９】なお実施の形態１〜８では、信号線Ｄ+ ，
Ｄ- の入力をバスに直接入力する形態であるが、必要に
応じてバスへの入力データを保持する回路を設けてもよ
い。
Ｄ- の入力をバスに直接入力する形態であるが、必要に
応じてバスへの入力データを保持する回路を設けてもよ
い。
【００４０】
【発明の効果】以上のように、この発明によれば、設定
手段によりデバイスを使用する旨の設定がされると、電
源とプルアップ抵抗間を電気的に接続し、設定手段によ
りデバイスを使用しない旨の設定がされると、電源とプ
ルアップ抵抗間を電気的に非接続とするように構成した
ので、デバイスがホストコンピュータと物理的に接続さ
れている状態において、デバイスが現在使用中であるか
否かを示す情報をホストコンピュータに伝達することが
できるようになり、その結果、ホストコンピュータは実
際にデバイスを使用していないときは、デバイスとの通
信処理等が不要となり、ホストコンピュータの処理負担
を低減することができる効果がある。また、実際にデバ
イスを使用していないときは、電源からプルアップ抵抗
及びプルダウン抵抗を介してグランドに流れる電流が切
換手段により遮断されるため、消費電流を低減すること
ができるなどの効果もある。
手段によりデバイスを使用する旨の設定がされると、電
源とプルアップ抵抗間を電気的に接続し、設定手段によ
りデバイスを使用しない旨の設定がされると、電源とプ
ルアップ抵抗間を電気的に非接続とするように構成した
ので、デバイスがホストコンピュータと物理的に接続さ
れている状態において、デバイスが現在使用中であるか
否かを示す情報をホストコンピュータに伝達することが
できるようになり、その結果、ホストコンピュータは実
際にデバイスを使用していないときは、デバイスとの通
信処理等が不要となり、ホストコンピュータの処理負担
を低減することができる効果がある。また、実際にデバ
イスを使用していないときは、電源からプルアップ抵抗
及びプルダウン抵抗を介してグランドに流れる電流が切
換手段により遮断されるため、消費電流を低減すること
ができるなどの効果もある。
【００４１】この発明によれば、設定手段によりデバイ
スを使用する旨の設定がされると、プルアップ抵抗とグ
ランド間を電気的に非接続とし、設定手段によりデバイ
スを使用しない旨の設定がされると、プルアップ抵抗と
グランド間を電気的に接続するように構成したので、Ｕ
ＳＢ規格の信号線の電位が強制的に０Ｖとされるように
なり、ホストコンピュータが素早くデバイスの不使用状
態を認識することができる効果がある。
スを使用する旨の設定がされると、プルアップ抵抗とグ
ランド間を電気的に非接続とし、設定手段によりデバイ
スを使用しない旨の設定がされると、プルアップ抵抗と
グランド間を電気的に接続するように構成したので、Ｕ
ＳＢ規格の信号線の電位が強制的に０Ｖとされるように
なり、ホストコンピュータが素早くデバイスの不使用状
態を認識することができる効果がある。
【００４２】この発明によれば、設定手段によりデバイ
スを待機させる旨の設定がされると、電源とプルアップ
抵抗間にインピーダンスを付加するように構成したの
で、不使用時の消費電流を低減しつつ、デバイスの使用
を開始する際、デバイスの使用を早期に開始することが
できる効果がある。
スを待機させる旨の設定がされると、電源とプルアップ
抵抗間にインピーダンスを付加するように構成したの
で、不使用時の消費電流を低減しつつ、デバイスの使用
を開始する際、デバイスの使用を早期に開始することが
できる効果がある。
【００４３】この発明によれば、デバイスを使用しない
場合にはＵＳＢ規格の第１の信号線及び第２の信号線に
対してＬレベルの信号を出力するように構成したので、
デバイスがホストコンピュータと物理的に接続されてい
る状態において、デバイスが現在使用中であるか否かを
示す情報をホストコンピュータに伝達することができる
ようになり、その結果、ホストコンピュータは実際にデ
バイスを使用していないときは、デバイスとの通信処理
等が不要となり、ホストコンピュータの処理負担を低減
することができる効果がある。
場合にはＵＳＢ規格の第１の信号線及び第２の信号線に
対してＬレベルの信号を出力するように構成したので、
デバイスがホストコンピュータと物理的に接続されてい
る状態において、デバイスが現在使用中であるか否かを
示す情報をホストコンピュータに伝達することができる
ようになり、その結果、ホストコンピュータは実際にデ
バイスを使用していないときは、デバイスとの通信処理
等が不要となり、ホストコンピュータの処理負担を低減
することができる効果がある。
【図１】 この発明の実施の形態１による使用状況伝達
装置を示す回路図である。
装置を示す回路図である。
【図２】 信号線Ｄ- の電位ＶM の変化を示すグラフ図
である。
である。
【図３】 この発明の実施の形態２による使用状況伝達
装置を示す回路図である。
装置を示す回路図である。
【図４】 この発明の実施の形態３による使用状況伝達
装置を示す回路図である。
装置を示す回路図である。
【図５】 デバイスの状態を説明する表図である。
【図６】 この発明の実施の形態７による使用状況伝達
装置を示す回路図である。
装置を示す回路図である。
【図７】 この発明の実施の形態８による使用状況伝達
装置を示す回路図である。
装置を示す回路図である。
【図８】 バッファの状態を説明する表図である。
【図９】 ＵＳＢ規格におけるホストコンピュータとデ
バイス間の接続関係を示す回路図である。
バイス間の接続関係を示す回路図である。
【図１０】 信号線Ｄ- の電位ＶM の変化を示すグラフ
図である。
図である。
１１ デバイス、１４，２７ ＣＰＵ（設定手段）、１
９，２８ レジスタ（設定手段）、２０ プルアップ電
源（電源）、２１ プルアップ抵抗、２２，２９ ゲー
ト（切換手段）、２６ ゲート（スイッチ手段）。
９，２８ レジスタ（設定手段）、２０ プルアップ電
源（電源）、２１ プルアップ抵抗、２２，２９ ゲー
ト（切換手段）、２６ ゲート（スイッチ手段）。
Claims (4)
- 【請求項１】 デバイスの使用又は不使用を設定する設
定手段と、一端がＵＳＢ規格の信号線に接続されたＵＳ
Ｂ規格のプルアップ抵抗と、一端が電源に接続される一
方、他端が上記プルアップ抵抗の他端に接続され、上記
設定手段によりデバイスを使用する旨の設定がされると
導通状態となり、上記設定手段によりデバイスを使用し
ない旨の設定がされると非導通状態となる切換手段とを
備えた使用状況伝達装置。 - 【請求項２】 一端がプルアップ抵抗の他端に接続され
る一方、他端がグランドに接続され、設定手段によりデ
バイスを使用する旨の設定がされると非導通状態とな
り、上記設定手段によりデバイスを使用しない旨の設定
がされると導通状態となるスイッチ手段を設けたことを
特徴とする請求項１記載の使用状況伝達装置。 - 【請求項３】 デバイスの使用，不使用又は待機を設定
する設定手段と、一端がＵＳＢ規格の信号線に接続され
たＵＳＢ規格のプルアップ抵抗と、一端が電源に接続さ
れる一方、他端が上記プルアップ抵抗の他端に接続さ
れ、上記設定手段によりデバイスを使用する旨の設定が
されると導通状態となり、上記設定手段によりデバイス
を使用しない旨の設定がされると非導通状態となり、上
記設定手段によりデバイスを待機させる旨の設定がされ
るとインピーダンス状態となる切換手段とを備えた使用
状況伝達装置。 - 【請求項４】 デバイスを使用する場合にはＵＳＢ規格
の第１の信号線及び第２の信号線に対して互いに異なる
レベルの信号を出力し、デバイスを使用しない場合には
ＵＳＢ規格の第１の信号線及び第２の信号線に対してＬ
レベルの信号を出力する使用状況伝達方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26416597A JP4400937B2 (ja) | 1997-09-29 | 1997-09-29 | Ｕｓｂデバイス |
| TW087104327A TW497064B (en) | 1997-09-29 | 1998-03-23 | An usage status transmission method and its associated device |
| US09/047,484 US6076119A (en) | 1997-09-29 | 1998-03-25 | Operation mode transfer system and method |
| DE19819567A DE19819567A1 (de) | 1997-09-29 | 1998-04-30 | Betriebsartübertragungssystem und -verfahren |
| CNB981088619A CN1139865C (zh) | 1997-09-29 | 1998-05-20 | 使用状态传送设备 |
| KR1019980020813A KR100273619B1 (ko) | 1997-09-29 | 1998-06-05 | 사용 상황 전달 장치 및 사용 상황 전달 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26416597A JP4400937B2 (ja) | 1997-09-29 | 1997-09-29 | Ｕｓｂデバイス |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009106602A Division JP4660599B2 (ja) | 2009-04-24 | 2009-04-24 | 半導体処理装置およびそれを用いた半導体処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11110097A true JPH11110097A (ja) | 1999-04-23 |
| JP4400937B2 JP4400937B2 (ja) | 2010-01-20 |
Family
ID=17399366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26416597A Expired - Fee Related JP4400937B2 (ja) | 1997-09-29 | 1997-09-29 | Ｕｓｂデバイス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6076119A (ja) |
| JP (1) | JP4400937B2 (ja) |
| KR (1) | KR100273619B1 (ja) |
| CN (1) | CN1139865C (ja) |
| DE (1) | DE19819567A1 (ja) |
| TW (1) | TW497064B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005196352A (ja) * | 2004-01-05 | 2005-07-21 | Fuji Xerox Co Ltd | 画像処理装置 |
| JP2006268306A (ja) * | 2005-03-23 | 2006-10-05 | Toshiba Corp | 半導体装置及びその接続処理方法 |
| JP2007293552A (ja) * | 2006-04-25 | 2007-11-08 | Yokogawa Electric Corp | Ｕｓｂ機器 |
| JP2009163775A (ja) * | 2009-04-24 | 2009-07-23 | Renesas Technology Corp | 半導体処理装置およびそれを用いた半導体処理システム |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6141719A (en) * | 1998-12-10 | 2000-10-31 | Network Technologies, Inc. | USB selector switch |
| US6473608B1 (en) | 1999-01-12 | 2002-10-29 | Powerdsine Ltd. | Structure cabling system |
| US6611552B2 (en) * | 1999-01-28 | 2003-08-26 | Intel Corporation | Universal serial bus transceiver and associated methods |
| US6457083B1 (en) * | 1999-06-02 | 2002-09-24 | Hewlett-Packard Company | Communication on non-continuously sampled lines |
| US7567579B2 (en) * | 1999-08-02 | 2009-07-28 | Microsemi Corp.-Analog Mixed Signal Group Ltd. | Multiple current limits for power over ethernet controller |
| US6609977B1 (en) | 2000-08-23 | 2003-08-26 | Nintendo Co., Ltd. | External interfaces for a 3D graphics system |
| US7134960B1 (en) * | 2000-08-23 | 2006-11-14 | Nintendo Co., Ltd. | External interfaces for a 3D graphics system |
| DE10042633C2 (de) * | 2000-08-30 | 2002-06-20 | Infineon Technologies Ag | Erkennung eines Geräte-Anschlußzustands beim USB |
| KR100392451B1 (ko) | 2000-11-17 | 2003-07-22 | 삼성전자주식회사 | 휴대용 컴퓨터 시스템 및 그의 제어방법 |
| US6543690B2 (en) | 2000-12-04 | 2003-04-08 | Schlumberger Malco, Inc. | Method and apparatus for communicating with a host |
| JP2002323941A (ja) * | 2001-04-24 | 2002-11-08 | Teac Corp | 周辺装置 |
| CN1296798C (zh) * | 2002-02-05 | 2007-01-24 | 劲永科技（苏州）有限公司 | 用于usb介面的低厚度连接装置及其储存器储存装置 |
| US20030167347A1 (en) * | 2002-02-11 | 2003-09-04 | Combs James Lee | Home network printer adapter |
| AU2002359942A1 (en) * | 2002-12-27 | 2004-07-29 | Fujitsu Limited | Usb device and method for controlling usb device |
| TW591509B (en) * | 2003-01-28 | 2004-06-11 | Via Tech Inc | USB control circuit and operation method applied in computer-to-computer transmission |
| US7895384B2 (en) * | 2004-05-10 | 2011-02-22 | Sony Computer Entertainment Inc. | Portable terminal and USB device |
| KR100630123B1 (ko) * | 2005-08-31 | 2006-09-28 | 삼성전자주식회사 | 디지털 멀티미디어 방송 데이터를 수신 및 재생하기 위한이동 단말기 액세서리 장치 및 방법 |
| US7644217B2 (en) * | 2007-03-02 | 2010-01-05 | Microchip Technology Incorporated | Detecting connection to a USB host or hub without using an extra status input |
| US9558144B2 (en) * | 2014-09-26 | 2017-01-31 | Intel Corporation | Serial bus electrical termination control |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03201175A (ja) * | 1989-12-28 | 1991-09-03 | Matsushita Electric Ind Co Ltd | 端子電位制御装置 |
| US5140193A (en) * | 1990-03-27 | 1992-08-18 | Xilinx, Inc. | Programmable connector for programmable logic device |
| JPH07118831B2 (ja) * | 1993-05-13 | 1995-12-18 | 日本電気株式会社 | 制御方式 |
| US5675813A (en) * | 1995-10-26 | 1997-10-07 | Microsoft Corporation | System and method for power control in a universal serial bus |
| US5896534A (en) * | 1996-01-26 | 1999-04-20 | Dell Usa, L.P. | Operating system independent apparatus and method for supporting input/output devices unsupported by executing programs |
| US5767844A (en) * | 1996-02-29 | 1998-06-16 | Sun Microsystems Inc | Modified universal serial bus interface implementing remote power up while permitting normal remote power down |
| US5943506A (en) * | 1996-03-25 | 1999-08-24 | Intel Corporation | System for facilitating data I/O between serial bus input device and non-serial bus cognition application by generating alternate interrupt and shutting off interrupt triggering activities |
| US5835791A (en) * | 1996-03-26 | 1998-11-10 | Vlsi Technology, Inc. | Versatile connection of a first keyboard/mouse interface and a second keyboard/mouse interface to a host computer |
| US5808481A (en) * | 1996-06-28 | 1998-09-15 | Intel Corporation | Output swing clamp for USB differential buffer |
| US5841424A (en) * | 1997-03-03 | 1998-11-24 | Lextron Systems, Inc. | USB to multiple connect and support bays for peripheral devices |
| US5884086A (en) * | 1997-04-15 | 1999-03-16 | International Business Machines Corporation | System and method for voltage switching to supply various voltages and power levels to a peripheral device |
| US5935224A (en) * | 1997-04-24 | 1999-08-10 | Microsoft Corporation | Method and apparatus for adaptively coupling an external peripheral device to either a universal serial bus port on a computer or hub or a game port on a computer |
| US5929664A (en) * | 1997-09-22 | 1999-07-27 | Alleven; Gary W. | Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver |
| US5905389A (en) * | 1997-09-22 | 1999-05-18 | Cypress Semiconductor Corp. | Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver |
| US5912569A (en) * | 1997-09-22 | 1999-06-15 | Cypress Semiconductor Corp. | Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver |
-
1997
- 1997-09-29 JP JP26416597A patent/JP4400937B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-23 TW TW087104327A patent/TW497064B/zh not_active IP Right Cessation
- 1998-03-25 US US09/047,484 patent/US6076119A/en not_active Expired - Lifetime
- 1998-04-30 DE DE19819567A patent/DE19819567A1/de not_active Ceased
- 1998-05-20 CN CNB981088619A patent/CN1139865C/zh not_active Expired - Fee Related
- 1998-06-05 KR KR1019980020813A patent/KR100273619B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005196352A (ja) * | 2004-01-05 | 2005-07-21 | Fuji Xerox Co Ltd | 画像処理装置 |
| JP4529441B2 (ja) * | 2004-01-05 | 2010-08-25 | 富士ゼロックス株式会社 | 画像処理装置およびホスト装置 |
| JP2006268306A (ja) * | 2005-03-23 | 2006-10-05 | Toshiba Corp | 半導体装置及びその接続処理方法 |
| JP2007293552A (ja) * | 2006-04-25 | 2007-11-08 | Yokogawa Electric Corp | Ｕｓｂ機器 |
| JP2009163775A (ja) * | 2009-04-24 | 2009-07-23 | Renesas Technology Corp | 半導体処理装置およびそれを用いた半導体処理システム |
| JP4660599B2 (ja) * | 2009-04-24 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | 半導体処理装置およびそれを用いた半導体処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6076119A (en) | 2000-06-13 |
| JP4400937B2 (ja) | 2010-01-20 |
| CN1213100A (zh) | 1999-04-07 |
| KR19990029215A (ko) | 1999-04-26 |
| DE19819567A1 (de) | 1999-04-15 |
| TW497064B (en) | 2002-08-01 |
| KR100273619B1 (ko) | 2000-12-15 |
| CN1139865C (zh) | 2004-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4400937B2 (ja) | Ｕｓｂデバイス | |
| US6279060B1 (en) | Universal serial bus peripheral bridge simulates a device disconnect condition to a host when the device is in a not-ready condition to avoid wasting bus resources | |
| JP3610424B2 (ja) | 電子機器及びインタフェース回路 | |
| US6625738B1 (en) | USB apparatus that turns on computer power supply using signals substantially longer than information conveying pulse widths when predetermined operation is performed on input device | |
| US20040148451A1 (en) | USB controlling apparatus for data transfer between computers and method for the same | |
| US6691201B1 (en) | Dual mode USB-PS/2 device | |
| US5469082A (en) | Peripheral component interfacing system with bus voltage/logic supply comparison means | |
| US6920569B1 (en) | Device configured as stand-alone or slave based on detection of power supply in a powered data bus system | |
| US20060015670A1 (en) | Apparatus for detecting connection of a peripheral unit to a host system | |
| US7383371B2 (en) | Physical layer circuit, data transfer control device, and electronic instrument | |
| TW201007436A (en) | Host apparatus, USB port module USB and method for managing power thereof | |
| JPH10301898A (ja) | 電子機器及びインタフェース回路 | |
| CN111181738B (zh) | 一种poe供电设备和*** | |
| CN115525099B (zh) | 一种终端设备及检测键盘接入的方法 | |
| AU4843299A (en) | Improved inter-device serial bus protocol | |
| TW201901459A (zh) | 音訊裝置的控制方法與系統 | |
| US5581201A (en) | Apparatus for unit control and presence detection | |
| US20010016890A1 (en) | Interface distinguishing apparatus | |
| JP2000293479A (ja) | 周辺装置及びそれを用いた信号伝送装置 | |
| JP4660599B2 (ja) | 半導体処理装置およびそれを用いた半導体処理システム | |
| JP4657362B2 (ja) | データ処理システム | |
| JP4896246B2 (ja) | 半導体処理装置 | |
| US20030052707A1 (en) | Circuit and method for driving signals to a receiver with terminators | |
| CN116126765B (zh) | 一种信号传输电路及方法 | |
| CN111404538B (zh) | 连接电路及其连接方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |