JPH11102990A - 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板 - Google Patents
格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板Info
- Publication number
- JPH11102990A JPH11102990A JP26419897A JP26419897A JPH11102990A JP H11102990 A JPH11102990 A JP H11102990A JP 26419897 A JP26419897 A JP 26419897A JP 26419897 A JP26419897 A JP 26419897A JP H11102990 A JPH11102990 A JP H11102990A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- connection terminals
- semiconductor package
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 格子状に配列された複数の接続端子を有する
電子部品を実装したプリント配線基板の外周部の隣接す
る半田付けランド間に1本の信号線を配線するプリント
配線基板において、少ない層数でも配線を行うことがで
きる格子状に配列された複数の接続端子を有する電子部
品を実装したプリント配線基板を実装したプリント配線
基板を提供する。 【解決手段】 格子状に配列された複数の接続端子を有
する電子部品を実装したプリント配線基板の外周部の隣
接する半田付けランド12間に1本の信号線を配線する
プリント配線基板において、格子状の接続端子のうち外
側から2列目の接続端子の一部を設けず、さらにそれに
対応する箇所に半田付けランドを設けずに信号線を配線
する領域14a,14bとしたことを特徴とする格子状
に配列された複数の接続端子を有する電子部品を実装し
たプリント配線基板。
電子部品を実装したプリント配線基板の外周部の隣接す
る半田付けランド間に1本の信号線を配線するプリント
配線基板において、少ない層数でも配線を行うことがで
きる格子状に配列された複数の接続端子を有する電子部
品を実装したプリント配線基板を実装したプリント配線
基板を提供する。 【解決手段】 格子状に配列された複数の接続端子を有
する電子部品を実装したプリント配線基板の外周部の隣
接する半田付けランド12間に1本の信号線を配線する
プリント配線基板において、格子状の接続端子のうち外
側から2列目の接続端子の一部を設けず、さらにそれに
対応する箇所に半田付けランドを設けずに信号線を配線
する領域14a,14bとしたことを特徴とする格子状
に配列された複数の接続端子を有する電子部品を実装し
たプリント配線基板。
Description
【0001】
【発明が属する技術分野】本発明はボールグリッドアレ
イ半導体パッケージなどのような格子状に配列された複
数の接続端子を有する電子部品を搭載したプリント配線
基板の改良に関するものである。
イ半導体パッケージなどのような格子状に配列された複
数の接続端子を有する電子部品を搭載したプリント配線
基板の改良に関するものである。
【0002】
【従来の技術】近年、集積回路の発展はめざましく、生
産量の増加、価格の低下により使用される分野は、非常
に高い信頼度が要求される宇宙通信、超大型コンピュー
タはもとより、家庭電化製品に至るまで拡がっている。
産量の増加、価格の低下により使用される分野は、非常
に高い信頼度が要求される宇宙通信、超大型コンピュー
タはもとより、家庭電化製品に至るまで拡がっている。
【0003】また、集積回路の大規模化に伴い、集積回
路のパッケージの端子数も増加してきている。
路のパッケージの端子数も増加してきている。
【0004】しかしながら、リード線を外部に引き出す
タイプのパッケージでは、パッケージの実装面積を大き
くしない限り、リード線の数を多くするのに限度があっ
た。そこで、端子数を増加させて、しかも小さな面積で
実装できるパッケージとして、一般に、接続端子を格子
状に配置したボール・グリッド・アレイ(以下「BG
A」と略称する)と称する半導体パッケージが開発され
た。BGA半導体パッケージをプリント配線基板に実装
するには、プリント配線基板にBGA半導体パッケージ
の端子に対応する箇所に半田付けランドを形成し、半田
付けランドとBGA半導体パッケージの端子との間に半
田バンプを形成させ、接続させるものである。
タイプのパッケージでは、パッケージの実装面積を大き
くしない限り、リード線の数を多くするのに限度があっ
た。そこで、端子数を増加させて、しかも小さな面積で
実装できるパッケージとして、一般に、接続端子を格子
状に配置したボール・グリッド・アレイ(以下「BG
A」と略称する)と称する半導体パッケージが開発され
た。BGA半導体パッケージをプリント配線基板に実装
するには、プリント配線基板にBGA半導体パッケージ
の端子に対応する箇所に半田付けランドを形成し、半田
付けランドとBGA半導体パッケージの端子との間に半
田バンプを形成させ、接続させるものである。
【0005】従来の、BGA半導体パッケージが実装さ
れるプリント配線基板を図3に基づいて説明する。
れるプリント配線基板を図3に基づいて説明する。
【0006】図3は、BGA半導体パッケージを搭載す
るプリント配線基板のBGA半導体パッケージ搭載部の
パターンニングを示した図である。
るプリント配線基板のBGA半導体パッケージ搭載部の
パターンニングを示した図である。
【0007】二点鎖線で示した31はBGA半導体パッ
ケージの外形である。一点鎖線で示した32はプリント
配線基板のレジストが開口した半田付けランドであり、
33はプリント配線基板上に銅箔をエッチングして形成
された導体パターンである。導体パターン32は基本的
にはレジストによって保護、絶縁されており、BGA半
導体パッケージの端子と接続する部分には、レジストが
開口している半田付けランド32を設けて導体を露出さ
せ、BGA半導体パッケージの接続端子と半田付けす
る。
ケージの外形である。一点鎖線で示した32はプリント
配線基板のレジストが開口した半田付けランドであり、
33はプリント配線基板上に銅箔をエッチングして形成
された導体パターンである。導体パターン32は基本的
にはレジストによって保護、絶縁されており、BGA半
導体パッケージの端子と接続する部分には、レジストが
開口している半田付けランド32を設けて導体を露出さ
せ、BGA半導体パッケージの接続端子と半田付けす
る。
【0008】上述したように、BGAの半田付けランド
は2次元のマトリックス状に集中して配置されているた
め、特に中央部の信号線を外部に引き出すことが難し
い。そのため、中央部の一部の半田付けランド35は、
図示されていない下層の配線層の導体パターンとスルー
ホール34を介して接続しなければならず、多層のプリ
ント配線基板を用いる必要があり、コストアップの原因
となっていた。
は2次元のマトリックス状に集中して配置されているた
め、特に中央部の信号線を外部に引き出すことが難し
い。そのため、中央部の一部の半田付けランド35は、
図示されていない下層の配線層の導体パターンとスルー
ホール34を介して接続しなければならず、多層のプリ
ント配線基板を用いる必要があり、コストアップの原因
となっていた。
【0009】
【発明が解決しようとする課題】従来例で示したプリン
ト配線基板は、図3に示すようにBGA半導体パッケー
ジの信号の配線に際して少なくとも2つ以上の層を必要
とする。実際のBGA半導体パッケージの実装に際して
は、配線の入れ替えやシールドのために4層ないし6層
のパターン層が必要となる。
ト配線基板は、図3に示すようにBGA半導体パッケー
ジの信号の配線に際して少なくとも2つ以上の層を必要
とする。実際のBGA半導体パッケージの実装に際して
は、配線の入れ替えやシールドのために4層ないし6層
のパターン層が必要となる。
【0010】事実、BGAはSOPやQFPのように接
続端子が列で並んでいるだけでなく、マトリックス状と
なって密集しており、単層のプリント配線基板や2層の
プリント配線基板では配線しきれない。そこで、BGA
半導体パッケージの実装に際しては、4層以上のプリン
ト配線基板を用いることが通常である。
続端子が列で並んでいるだけでなく、マトリックス状と
なって密集しており、単層のプリント配線基板や2層の
プリント配線基板では配線しきれない。そこで、BGA
半導体パッケージの実装に際しては、4層以上のプリン
ト配線基板を用いることが通常である。
【0011】反面、プリント配線基板は層数が多くなる
ほどその構造が複雑になるためにコストアップは免れな
い。また、プリント配線基板がフレキシブルプリント配
線基板である時には、そのフレキシビリティーを損なわ
ないために層数はなるべく少ない方が、そのメリットを
生かした設計が可能となる。つまり、プリント配線基板
の層数はできるだけ少ない方が好ましい。
ほどその構造が複雑になるためにコストアップは免れな
い。また、プリント配線基板がフレキシブルプリント配
線基板である時には、そのフレキシビリティーを損なわ
ないために層数はなるべく少ない方が、そのメリットを
生かした設計が可能となる。つまり、プリント配線基板
の層数はできるだけ少ない方が好ましい。
【0012】本発明が解決しようとする第1の課題は、
格子状に配列された複数の接続端子を有する電子部品を
実装したプリント配線基板の外周部の隣接する半田付け
ランド間に1本の信号線を配線するプリント配線基板に
おいて、少ない層数でも配線を行うことができる格子状
に配列された複数の接続端子を有する電子部品を実装し
たプリント配線基板を実装したプリント配線基板を提供
することである。
格子状に配列された複数の接続端子を有する電子部品を
実装したプリント配線基板の外周部の隣接する半田付け
ランド間に1本の信号線を配線するプリント配線基板に
おいて、少ない層数でも配線を行うことができる格子状
に配列された複数の接続端子を有する電子部品を実装し
たプリント配線基板を実装したプリント配線基板を提供
することである。
【0013】本発明が解決しようとする第2の課題は、
格子状に配列された複数の接続端子を有する電子部品を
実装したプリント配線基板の外周部の隣接する半田付け
ランド間に2本の信号線を配線するプリント配線基板に
おいて、少ない層数でも配線を行うことができる格子状
に配列された複数の接続端子を有する電子部品を実装し
たプリント配線基板を実装したプリント配線基板を提供
することである。
格子状に配列された複数の接続端子を有する電子部品を
実装したプリント配線基板の外周部の隣接する半田付け
ランド間に2本の信号線を配線するプリント配線基板に
おいて、少ない層数でも配線を行うことができる格子状
に配列された複数の接続端子を有する電子部品を実装し
たプリント配線基板を実装したプリント配線基板を提供
することである。
【0014】本発明が解決しようとする第3の課題は、
格子状に配列された複数の接続端子を有する電子部品を
実装したプリント配線基板の外周部の隣接する半田付け
ランド間にn本の信号線を配線するプリント配線基板に
おいて、少ない層数でも配線を行うことができる格子状
に配列された複数の接続端子を有する電子部品を実装し
たプリント配線基板を実装したプリント配線基板を提供
することである。
格子状に配列された複数の接続端子を有する電子部品を
実装したプリント配線基板の外周部の隣接する半田付け
ランド間にn本の信号線を配線するプリント配線基板に
おいて、少ない層数でも配線を行うことができる格子状
に配列された複数の接続端子を有する電子部品を実装し
たプリント配線基板を実装したプリント配線基板を提供
することである。
【0015】
【課題を解決するための手段】本発明者は、BGA半導
体パッケージなどの格子状に配列された複数の接続端子
を有する電子部品を実装したプリント配線基板におい
て、半田付けランドになるべき特定の位置を、半田付け
ランドとはせずに、配線に利用することにより上記課題
を解決できることを見いだし、本発明を完成するに至っ
た。
体パッケージなどの格子状に配列された複数の接続端子
を有する電子部品を実装したプリント配線基板におい
て、半田付けランドになるべき特定の位置を、半田付け
ランドとはせずに、配線に利用することにより上記課題
を解決できることを見いだし、本発明を完成するに至っ
た。
【0016】上記第1の課題を解決するため、請求項1
に記載した本発明は、格子状に配列された複数の接続端
子を有する電子部品を実装したプリント配線基板の外周
部の隣接する半田付けランド間に1本の信号線を配線す
るプリント配線基板において、格子状の接続端子のうち
外側から2列目の接続端子の一部を設けず、さらにそれ
に対応する箇所に半田付けランドを設けずに信号線を配
線する領域としたことを特徴としている。
に記載した本発明は、格子状に配列された複数の接続端
子を有する電子部品を実装したプリント配線基板の外周
部の隣接する半田付けランド間に1本の信号線を配線す
るプリント配線基板において、格子状の接続端子のうち
外側から2列目の接続端子の一部を設けず、さらにそれ
に対応する箇所に半田付けランドを設けずに信号線を配
線する領域としたことを特徴としている。
【0017】上記第2の課題を解決するため、請求項2
に記載した本発明は、格子状に配列された複数の接続端
子を有する電子部品を実装したプリント配線基板の外周
部の隣接する半田付けランド間に2本の信号線を配線す
るプリント配線基板において、格子状の接続端子のうち
外側から3列目の接続端子の一部を設けず、さらにそれ
に対応する箇所に半田付けランドを設けずに信号線を配
線する領域としたことを特徴としている。
に記載した本発明は、格子状に配列された複数の接続端
子を有する電子部品を実装したプリント配線基板の外周
部の隣接する半田付けランド間に2本の信号線を配線す
るプリント配線基板において、格子状の接続端子のうち
外側から3列目の接続端子の一部を設けず、さらにそれ
に対応する箇所に半田付けランドを設けずに信号線を配
線する領域としたことを特徴としている。
【0018】上記第3の課題を解決するため、請求項3
に記載した本発明は、格子状に配列された複数の接続端
子を有する電子部品を実装したプリント配線基板の外周
部の隣接する半田付けランド間にn本の信号線を配線す
るプリント配線基板において、格子状の接続端子のうち
外側から(n+1)列目の接続端子の一部を設けず、さ
らにそれに対応する箇所に半田付けランドを設けずに信
号線を配線する領域としたことを特徴としている。
に記載した本発明は、格子状に配列された複数の接続端
子を有する電子部品を実装したプリント配線基板の外周
部の隣接する半田付けランド間にn本の信号線を配線す
るプリント配線基板において、格子状の接続端子のうち
外側から(n+1)列目の接続端子の一部を設けず、さ
らにそれに対応する箇所に半田付けランドを設けずに信
号線を配線する領域としたことを特徴としている。
【0019】このようにすることで、より多くの信号を
プリント配線基板のBGA搭載面で完了させることが可
能となり、今までは4層から6層の多層基板でなければ
BGAの配線ができなかったものを、1層、もしくは2
層の少ない層数のプリント配線基板での配線を可能にす
ることができる。
プリント配線基板のBGA搭載面で完了させることが可
能となり、今までは4層から6層の多層基板でなければ
BGAの配線ができなかったものを、1層、もしくは2
層の少ない層数のプリント配線基板での配線を可能にす
ることができる。
【0020】
【発明の実施の形態】本発明の実施形態の説明におい
て、プリント配線基板上の半田付けランドの位置を上か
ら順番に1行、2行…、左から順番に1列、2列…と表
記するものとする。
て、プリント配線基板上の半田付けランドの位置を上か
ら順番に1行、2行…、左から順番に1列、2列…と表
記するものとする。
【0021】(第1の実施形態)本発明の第1の実施形
態を、図1に基づいて説明する。
態を、図1に基づいて説明する。
【0022】図1は不図示のBGA半導体パッケージを
搭載したプリント配線基板のBGA実装部の搭載層のパ
ターンニングを示した図であり、外周部の隣接する半田
付けランド間に信号線を1本配線する設計ルールに関す
るものである。
搭載したプリント配線基板のBGA実装部の搭載層のパ
ターンニングを示した図であり、外周部の隣接する半田
付けランド間に信号線を1本配線する設計ルールに関す
るものである。
【0023】二点鎖線で示した11はBGA半導体パッ
ケージの外形である。
ケージの外形である。
【0024】一点鎖線で示した12はプリント配線基板
のレジストが開口した半田付けランドである。
のレジストが開口した半田付けランドである。
【0025】13はプリント配線基板上に銅箔をエッチ
ングして形成された導体パターンである。導体パターン
13は基本的にはレジストによって保護、絶縁されてお
り、BGA半導体パッケージの接続部と半田付けする箇
所にレジストを開口して半田付けランド12を設けて導
体を露出させている。ここでBGA半導体パッケージの
半田付けのためには、比較的小径、狭ピッチでの半田付
けランド12が必要となる。そのため、(ハード)プリ
ント配線基板でも、フレキシブルプリント配線基板でも
位置、大きさを共に正確に形成することが可能な写真法
で半田付けランド12を形成することが望ましい。
ングして形成された導体パターンである。導体パターン
13は基本的にはレジストによって保護、絶縁されてお
り、BGA半導体パッケージの接続部と半田付けする箇
所にレジストを開口して半田付けランド12を設けて導
体を露出させている。ここでBGA半導体パッケージの
半田付けのためには、比較的小径、狭ピッチでの半田付
けランド12が必要となる。そのため、(ハード)プリ
ント配線基板でも、フレキシブルプリント配線基板でも
位置、大きさを共に正確に形成することが可能な写真法
で半田付けランド12を形成することが望ましい。
【0026】14a、14bは本来は半田付けランドを
形成する箇所であるが、半田付けランドを形成せず、配
線用に用いている領域である。また、14a、14bの
位置に対応するBGA半導体パッケージ側にも端子部を
設けないため、半田付けに際して半田ボールは14a、
14b(以下、「半田ボール除去部」と称する)の位置
には存在しない。
形成する箇所であるが、半田付けランドを形成せず、配
線用に用いている領域である。また、14a、14bの
位置に対応するBGA半導体パッケージ側にも端子部を
設けないため、半田付けに際して半田ボールは14a、
14b(以下、「半田ボール除去部」と称する)の位置
には存在しない。
【0027】本実施形態のプリント配線基板とBGA半
導体パッケージ11の組み合わせは、隣接するピン間に
他のパターンが一本通るように設定されている。この組
み合わせの時には、外から2行目の半田付けランドおよ
びそれに対応するBGA半導体パッケージの端子部を一
つ削除し、配線に使うことにより、プリント配線基板側
は図示した部品実装面だけでの配線できる信号の数を増
やすことができる。
導体パッケージ11の組み合わせは、隣接するピン間に
他のパターンが一本通るように設定されている。この組
み合わせの時には、外から2行目の半田付けランドおよ
びそれに対応するBGA半導体パッケージの端子部を一
つ削除し、配線に使うことにより、プリント配線基板側
は図示した部品実装面だけでの配線できる信号の数を増
やすことができる。
【0028】すなわち具体的には、ボール除去部14a
は2行4列目の半田付けランドおよび端子部を設けてい
ないことを点線で示しており、そこに3行目3〜5列目
の信号と、4行目4列目の4本の信号の配線に用いてい
る。もし、14aに半田付けランドと端子部を設けると
信号配線は2本しか通らず、2行4列目の信号配線と合
わせて3本の信号配線しか通すことができない。14b
は6行5列目の半田付けランドと端子部を削除し14a
と同様に配線に用いている。
は2行4列目の半田付けランドおよび端子部を設けてい
ないことを点線で示しており、そこに3行目3〜5列目
の信号と、4行目4列目の4本の信号の配線に用いてい
る。もし、14aに半田付けランドと端子部を設けると
信号配線は2本しか通らず、2行4列目の信号配線と合
わせて3本の信号配線しか通すことができない。14b
は6行5列目の半田付けランドと端子部を削除し14a
と同様に配線に用いている。
【0029】つまり、従来のBGA半導体パッケージを
搭載したプリント配線基板の搭載層では、46/49本
の信号しか配線できず中央部の3本の信号線はスルーホ
ールを介して下層のプリント配線基板と接続しなければ
ならない。
搭載したプリント配線基板の搭載層では、46/49本
の信号しか配線できず中央部の3本の信号線はスルーホ
ールを介して下層のプリント配線基板と接続しなければ
ならない。
【0030】一方、本発明の第一の実施形態によれば、
プリント配線基板のBGA半導体パッケージを実装する
面上で、47/49本の配線が可能になり、プリント配
線基板の層数を削減することができる。また本実施形態
では中央の信号を二方向に引き出しているが、ピン数の
より多いBGA半導体パッケージではこの二本を異なる
信号とすることが可能になり、その結果信号線を二本多
く搭載層から引き出すことが可能である。
プリント配線基板のBGA半導体パッケージを実装する
面上で、47/49本の配線が可能になり、プリント配
線基板の層数を削減することができる。また本実施形態
では中央の信号を二方向に引き出しているが、ピン数の
より多いBGA半導体パッケージではこの二本を異なる
信号とすることが可能になり、その結果信号線を二本多
く搭載層から引き出すことが可能である。
【0031】この、ボール除去部14a、14bは基本
的にはBGA半導体パッケージ11の半田ボールが付い
ていないことが望ましい。インクによるレジストだと、
ピンホールに進入する半田による配線パターンのショー
トの危険があるし、ピンホールの心配のない材料、ドラ
イフイルム系の材料であったとしても、他のボールとの
設置高さにレジストの厚み分の差が生じ、半田付けが不
安定になったり、つぶれて余った半田が他のボールの方
向にはみ出してショートさせてしまったりする可能性が
ある。
的にはBGA半導体パッケージ11の半田ボールが付い
ていないことが望ましい。インクによるレジストだと、
ピンホールに進入する半田による配線パターンのショー
トの危険があるし、ピンホールの心配のない材料、ドラ
イフイルム系の材料であったとしても、他のボールとの
設置高さにレジストの厚み分の差が生じ、半田付けが不
安定になったり、つぶれて余った半田が他のボールの方
向にはみ出してショートさせてしまったりする可能性が
ある。
【0032】また本実施例ではボール除去部14bはB
GA半導体パッケージ11の中央からずれた位置に有る
が、ボール除去部はBGA半導体パッケージ11の中心
線上に配置した方が実装時の安定性が向上して望まし
い。
GA半導体パッケージ11の中央からずれた位置に有る
が、ボール除去部はBGA半導体パッケージ11の中心
線上に配置した方が実装時の安定性が向上して望まし
い。
【0033】(第2の実施形態)本発明の第2の実施形
態を図2に基づいて説明する。
態を図2に基づいて説明する。
【0034】図2はより多くの接合端子部を有する不図
示のBGA半導体パッケージを搭載したプリント配線基
板のBGA実装部の搭載層のパターンニングを示した図
であり、外周部の隣接する半田付けランド間に信号線を
2本配線する設計ルールに関するものである。
示のBGA半導体パッケージを搭載したプリント配線基
板のBGA実装部の搭載層のパターンニングを示した図
であり、外周部の隣接する半田付けランド間に信号線を
2本配線する設計ルールに関するものである。
【0035】二点鎖線で示した21はBGA半導体パッ
ケージの外形である。
ケージの外形である。
【0036】一点鎖線で示した22はプリント配線基板
のレジストが開口した半田付けランドである。
のレジストが開口した半田付けランドである。
【0037】23はプリント配線基板上に銅箔をエッチ
ングして形成された導体パターンである。導体パターン
23は基本的にはレジストによって保護、絶縁されてお
り、BGA半導体パッケージの接続部と半田付けする箇
所にレジストを開口して半田付けランド22を設けて導
体を露出させている。
ングして形成された導体パターンである。導体パターン
23は基本的にはレジストによって保護、絶縁されてお
り、BGA半導体パッケージの接続部と半田付けする箇
所にレジストを開口して半田付けランド22を設けて導
体を露出させている。
【0038】24a、24b、24c、24dは本来は
半田付けランドを形成する箇所であるが、半田付けラン
ドを形成せず、配線用に用いている領域である。また、
24a、24b、24c、24dの位置に対応するBG
A半導体パッケージ側にも端子部を設けないため、半田
付けに際して半田ボールは24a、24b、24c、2
4d(以下、「半田ボール除去部」と称する)の位置に
は存在しない。
半田付けランドを形成する箇所であるが、半田付けラン
ドを形成せず、配線用に用いている領域である。また、
24a、24b、24c、24dの位置に対応するBG
A半導体パッケージ側にも端子部を設けないため、半田
付けに際して半田ボールは24a、24b、24c、2
4d(以下、「半田ボール除去部」と称する)の位置に
は存在しない。
【0039】本実施形態のプリント配線基板とBGA半
導体パッケージ21との組み合わせにおいて、外周部の
隣接するピン間にその外の導体パターンが2本通すよう
に設定してある。この組み合わせの時には、外から3行
目もしくは3列目の半田付けランドおよび接続部を削除
し、配線に用いることで、半田付けランドおよび接続部
がある時よりも多くの信号線をBGA半導体パッケージ
21搭載面だけで配線することが可能となる。
導体パッケージ21との組み合わせにおいて、外周部の
隣接するピン間にその外の導体パターンが2本通すよう
に設定してある。この組み合わせの時には、外から3行
目もしくは3列目の半田付けランドおよび接続部を削除
し、配線に用いることで、半田付けランドおよび接続部
がある時よりも多くの信号線をBGA半導体パッケージ
21搭載面だけで配線することが可能となる。
【0040】ボール除去部24aは3行6列目の半田ボ
ールが除去されて、プリント配線基板側は導体パターン
23の配線に用いられている。ボール除去部24aの左
右は、半田ボールがある時にはその半田ボール自身の他
に4本の信号線しか通すことができないが、ボールを除
去することで6本の信号線を通すことが可能となる。同
様に5行3列目のボール除去部24b、9行6列目のボ
ール除去部24c、7行9列目のボール除去部24dも
それぞれ1本づつ信号線を多く通すことが可能となる。
ールが除去されて、プリント配線基板側は導体パターン
23の配線に用いられている。ボール除去部24aの左
右は、半田ボールがある時にはその半田ボール自身の他
に4本の信号線しか通すことができないが、ボールを除
去することで6本の信号線を通すことが可能となる。同
様に5行3列目のボール除去部24b、9行6列目のボ
ール除去部24c、7行9列目のボール除去部24dも
それぞれ1本づつ信号線を多く通すことが可能となる。
【0041】その結果、本実施形態で紹介したフルグリ
ッドで121pinのBGA半導体パッケージ21の信
号線をピン間2本で設計すると、従来BGA半導体パッ
ケージ搭載面で配線可能な信号数は102本に過ぎなか
ったものが、本発明によれば106本の信号線をBGA
半導体パッケージ搭載面だけで処理することが可能とな
り、プリント配線基板の層数削減に貢献できる。
ッドで121pinのBGA半導体パッケージ21の信
号線をピン間2本で設計すると、従来BGA半導体パッ
ケージ搭載面で配線可能な信号数は102本に過ぎなか
ったものが、本発明によれば106本の信号線をBGA
半導体パッケージ搭載面だけで処理することが可能とな
り、プリント配線基板の層数削減に貢献できる。
【0042】本発明の第1の実施形態および第2の実施
形態と同様に、外周部の半田付けランド間にn本の信号
線を配線する設計ルールで進める時に、BGA半導体パ
ッケージの外側からn+1列目の接続端子とプリント配
線基板の半田付けランドを除去し、配線に用いるとこと
によりBGA半導体パッケージ搭載面で処理できる信号
数が増し、プリント配線基板の層数を低減することがで
きる。
形態と同様に、外周部の半田付けランド間にn本の信号
線を配線する設計ルールで進める時に、BGA半導体パ
ッケージの外側からn+1列目の接続端子とプリント配
線基板の半田付けランドを除去し、配線に用いるとこと
によりBGA半導体パッケージ搭載面で処理できる信号
数が増し、プリント配線基板の層数を低減することがで
きる。
【0043】
【発明の効果】従来BGA半導体パッケージなどの格子
状に配列された複数の接続端子を有する電子部品はその
接続端子の配置密度により4層以上の多層基板でなけれ
ば配線ができなかった。しかし、請求項1ないし請求項
3に記載の本発明によれば、BGA半導体パッケージな
どの格子状に配列された複数の接続端子を有する電子部
品搭載面でほとんどの信号を配線することが可能とな
り、1層の基板でも配線が可能となる。また、実際の使
用にあたって、信号の順番を変更することを考えても、
2層のプリント配線基板で十分に配線可能となり、プリ
ント配線基板の層数を低減することができ、コストダウ
ンを図ることができる。
状に配列された複数の接続端子を有する電子部品はその
接続端子の配置密度により4層以上の多層基板でなけれ
ば配線ができなかった。しかし、請求項1ないし請求項
3に記載の本発明によれば、BGA半導体パッケージな
どの格子状に配列された複数の接続端子を有する電子部
品搭載面でほとんどの信号を配線することが可能とな
り、1層の基板でも配線が可能となる。また、実際の使
用にあたって、信号の順番を変更することを考えても、
2層のプリント配線基板で十分に配線可能となり、プリ
ント配線基板の層数を低減することができ、コストダウ
ンを図ることができる。
【図1】本発明の第1の実施形態のプリント配線基板の
パターンニングを示す図。
パターンニングを示す図。
【図2】本発明の第2の実施形態のプリント配線基板の
パターンニングを示す図。
パターンニングを示す図。
【図3】従来例のプリント配線基板のパターンニングを
示す図。
示す図。
11、21 BGA半導体パッケージ外形 12、22 半田付けランド 13、23 導体パターン 14a、14b、24a、24b ボール除去部
Claims (3)
- 【請求項1】 格子状に配列された複数の接続端子を有
する電子部品を実装したプリント配線基板の外周部の隣
接する半田付けランド間に1本の信号線を配線するプリ
ント配線基板において、格子状の接続端子のうち外側か
ら2列目の接続端子の一部を設けず、さらにそれに対応
する箇所に半田付けランドを設けずに信号線を配線する
領域としたことを特徴とする格子状に配列された複数の
接続端子を有する電子部品を実装したプリント配線基
板。 - 【請求項2】 格子状に配列された複数の接続端子を有
する電子部品を実装したプリント配線基板の外周部の隣
接する半田付けランド間に2本の信号線を配線するプリ
ント配線基板において、格子状の接続端子のうち外側か
ら3列目の接続端子の一部を設けず、さらにそれに対応
する箇所に半田付けランドを設けずに信号線を配線する
領域としたことを特徴とする格子状に配列された複数の
接続端子を有する電子部品を実装したプリント配線基
板。 - 【請求項3】 格子状に配列された複数の接続端子を有
する電子部品を実装したプリント配線基板の外周部の隣
接する半田付けランド間にn本の信号線を配線するプリ
ント配線基板において、格子状の接続端子のうち外側か
ら(n+1)列目の接続端子の一部を設けず、さらにそ
れに対応する箇所に半田付けランドを設けずに信号線を
配線する領域としたことを特徴とする格子状に配列され
た複数の接続端子を有する電子部品を実装したプリント
配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26419897A JPH11102990A (ja) | 1997-09-29 | 1997-09-29 | 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26419897A JPH11102990A (ja) | 1997-09-29 | 1997-09-29 | 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11102990A true JPH11102990A (ja) | 1999-04-13 |
Family
ID=17399855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26419897A Pending JPH11102990A (ja) | 1997-09-29 | 1997-09-29 | 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11102990A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1085571A1 (en) * | 1999-09-20 | 2001-03-21 | Texas Instruments Incorporated | Method for increasing device reliability of a BGA package |
EP1087440A2 (en) * | 1999-09-22 | 2001-03-28 | Texas Instruments Incorporated | Modeling technique to increase device reliability |
JP2006114777A (ja) * | 2004-10-15 | 2006-04-27 | Toshiba Corp | プリント配線基板及びこの基板を搭載する情報処理装置 |
JP2014003174A (ja) * | 2012-06-19 | 2014-01-09 | Konica Minolta Inc | Bgaパッケージ |
-
1997
- 1997-09-29 JP JP26419897A patent/JPH11102990A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1085571A1 (en) * | 1999-09-20 | 2001-03-21 | Texas Instruments Incorporated | Method for increasing device reliability of a BGA package |
JP2012069984A (ja) * | 1999-09-20 | 2012-04-05 | Texas Instr Inc <Ti> | ボール・グリッド・アレイパッケージのフットプリントから、はんだボールのポピュレーションを選択的に減らすことにより、デバイスの信頼性を高める方法 |
EP1087440A2 (en) * | 1999-09-22 | 2001-03-28 | Texas Instruments Incorporated | Modeling technique to increase device reliability |
JP2006114777A (ja) * | 2004-10-15 | 2006-04-27 | Toshiba Corp | プリント配線基板及びこの基板を搭載する情報処理装置 |
JP4625674B2 (ja) * | 2004-10-15 | 2011-02-02 | 株式会社東芝 | プリント配線基板及びこの基板を搭載する情報処理装置 |
JP2014003174A (ja) * | 2012-06-19 | 2014-01-09 | Konica Minolta Inc | Bgaパッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4746770B2 (ja) | 半導体装置 | |
US7454833B2 (en) | High performance chip carrier substrate | |
JPH1126919A (ja) | プリント配線板 | |
JPWO2009048154A1 (ja) | 半導体装置及びその設計方法 | |
JP4341552B2 (ja) | プリント配線板 | |
JP3287673B2 (ja) | 半導体装置 | |
KR100850286B1 (ko) | 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈 | |
JP2005166794A (ja) | 部品パッケージとプリント配線基板および電子機器 | |
US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
JP5188289B2 (ja) | プリント基板の製造方法 | |
JPH11102990A (ja) | 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板 | |
US7135642B2 (en) | Integrated circuit carrier with conductive rings and semiconductor device integrated with the carrier | |
JPH11177225A (ja) | プリント基板 | |
JPH1197827A (ja) | プリント配線基板および電子部品が実装されたプリント配線基板 | |
US7167374B2 (en) | Circuit substrate and electronic equipment | |
JP2935356B2 (ja) | 半導体装置および基板ならびに半導体装置の実装構造 | |
JPH01260884A (ja) | 補助パターンを有するプリント配線板 | |
JP4640950B2 (ja) | 半導体装置 | |
US7939951B2 (en) | Mounting substrate and electronic apparatus | |
JP2000091463A (ja) | Bgaパッケージ | |
JP4190957B2 (ja) | 半導体装置 | |
JP2007128990A (ja) | 半導体装置とその製造方法 | |
KR100639947B1 (ko) | 인쇄회로기판과 그 제조 방법 | |
JP2003282768A (ja) | 配線用補助パッケージ | |
JPS582091A (ja) | 印刷配線基板 |