JP2001117866A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2001117866A JP2001117866A JP2000269876A JP2000269876A JP2001117866A JP 2001117866 A JP2001117866 A JP 2001117866A JP 2000269876 A JP2000269876 A JP 2000269876A JP 2000269876 A JP2000269876 A JP 2000269876A JP 2001117866 A JP2001117866 A JP 2001117866A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- transfer
- module
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
ータ転送が可能なソース同期方式のバスでは、マスタ側
とスレーブ側が同じクロック系をもたない可能性があ
る。このため、アクノリッジやリトライ要求のプロトコ
ルを付加し難いという課題があった。 【解決手段】アクノリッジ系信号の伝達もソースクロッ
ク同期方式で転送するため、バスの信号線にアクノリッ
ジ系信号専用ソースクロック信号を設ける。さらに、異
なる動作周波数を有するモジュールが混在しても制御が
可能なように、一つ一つのサイクルでなく、纏まったサ
イクル数の基本転送ブロックごとのアクノリッジ信号と
する。
Description
ュータやワークステーションを始めとする情報処理装
置、特に、これらの情報処理装置に用いるLSIの内部
バスに関する。
ションを始めとする情報処理装置に用いられるバスおよ
びその制御方法に関する従来技術に関しては、特開平5
−324544号公報記載の技術が知られれいる。ここ
に示されるように、インタフェース回路の設計のしやす
さから、バスに接続された複数のモジュールが共通のク
ロックタイミングに同期してデータの送受信制御を行な
う同期式バスが主流になっている。典型的な同期式のバ
ス構成およびタイミングチャートを図13および図14
に示す。図14において、1400と1401はデータ
の転送元であるマスタモジュールの出力ピンで観測した
システムクロックと出力データのタイミング関係、14
02と1403はデータの転送先であるスレーブモジュ
ールの入力ピンで観測したシステムクロックと入力デー
タのタイミング関係である。ここで、クロック1400
と1402は図13のクロックジェネレータ1300か
ら同位相で分配されている。また、データに関しては、
スレーブモジュールの入力ピンでは、マスタモジュール
の出力ピンからバス上の伝播遅延時間の分だけ遅れてい
る。ここで、データは1サイクルでマスタモジュールか
らスレーブモジュールに届かなければならないため、一
般に、同期式バスでは、最大動作周波数は、バスの最大
伝播遅延時間で決定される。この問題を解決して、さら
なる周波数向上を行なうためには、転送元のモジュール
が、転送データと共に転送先モジュールにおけるラッチ
クロックを送信する「ソースクロック同期方式」のバス
が考えられる。典型的なソースクロック同期方式のバス
構成およびタイミングチャートを図15および図16に
示す。図16において、1600と1601はデータの
転送元であるマスタモジュールの出力ピンで観測したソ
ースクロックと出力データのタイミング関係、1602
と1603はデータの転送先であるスレーブモジュール
の入力ピンで観測したソースクロックと入力データのタ
イミング関係である。このように、ソースクロック同期
方式のバスでは、ソースクロック線とデータ線を同じよ
うな配線経路で実装すると、ソースクロックおよびデー
タが同じ位相だけ遅れるため、データの取り損ないが少
なくなる。すなわち、バスの最大動作周波数がデータの
伝播遅延時に反映されない。(遠いモジュールでは、デ
ータがより遅れるが、ラッチクロックも同位相だけ遅れ
るため。)一般に、ソースクロック同期方式のバスは、
動作周波数を上げ易いバスである。
の方が設計のしやすさでは優れている。例えば、特開平
5−324544号公報記載のような、各転送サイクル
に対するアクノリッジ系の信号の制御方法について考え
る。図17にアクノリッジ系プロトコル付きの同期式バ
スの転送タイミングを示す。同期式のバスであれば、デ
ータ転送サイクルの必ず2サイクル後にアクノリッジ系
の信号を出すことにしておけば、転送データとアクノリ
ッジ系の報告の対応づけは非常に容易である。ここでア
クノリッジ系のプロトコルとは、スレーブ側が確かにデ
ータを受信したことをマスタ側に伝えるアクノリッジ、
スレーブ側がデータを受取れる状態にないので、マスタ
側に対して、後で再度転送し直すことを要求するリトラ
イ要求、スレーブ側が受信したデータがエラー(パリテ
ィエラー等)であったことをマスタ側に伝えるエラー報
告などがある。しかし、個々のモジュール固有のクロッ
ク周波数でのデータ転送が可能なソース同期方式のバス
では、マスタ側とスレーブ側が同じクロック系をもたな
い可能性がある。このため、アクノリッジやリトライ要
求のプロトコルを付加し難いという問題点がある。
高信頼かつ高効率で稼動させるため、アクノリッジ系の
プロトコルを持たせることにある。
ジ系信号の伝達もソースクロック同期方式で転送するた
め、バスの信号線にアクノリッジ系信号専用ソースクロ
ック信号を設ける。さらに、異なる動作周波数を有する
モジュールが混在しても制御が可能なように、一つ一つ
のサイクルでなく、纏まったサイクル数の基本転送ブロ
ックごとのアクノリッジ信号とする。
号を用いて、アクノリッジ系信号の伝達もソースクロッ
ク同期方式で転送するため、マスタ側がスレーブ側から
のアクノリッジ系の信号を取り損なうことがなくなる。
さらに、纏まったサイクル数の基本転送ブロックごとの
アクノリッジ信号とするため、異なる動作周波数を有す
るモジュールが混在しても制御が可能となる。
8を用いて説明する。図1は、本発明のバスに接続され
る各々のモジュールが有するバスインタフェース部の内
部構造を示すブロック図、図2は、本発明のバスの信号
線による接続関係を示すブロック図、図3の(1)は、
本発明のバスにおけるアクノリッジ系信号線の意味の一
覧表、図3の(2)はアクノリッジ系信号の出力タイミ
ング図、図4は、本発明のバスの多重化されたコマンド
/アドレス/データバスのコマンド出力時のコマンド一
覧表、図5は、本バスのリード時のタイミングチャート
図、図6は、本バスのライト時のタイミングチャート
図、図7は、リード転送のデータフェーズに他の転送が
挿入された場合のタイミングチャート図、図8は、本バ
スのライト転送時にスレーブモジュール側からリトライ
要求された場合のタイミングチャート図、図9は、本バ
スの転送途中にバス権が移動する場合のアービトレーシ
ョンの詳細を示すタイミングチャート図、図10は、本
バスの異なる3つのバスマスタによる転送を示すタイミ
ングチャート図、図11は、本発明のバスを用いた情報
処理システムの一例の構成図、図12は、本発明のバス
を用いた情報処理システムの一例の構成図、図13は、
従来の共通クロック同期式バスの基本転送方式を示す構
成図、図14は、従来の共通クロック同期式バスの基本
転送方式を示すタイミングチャート図、図15は、ソー
スクロック同期式バスの基本転送方式を示す構成図、図
16は、ソースクロック同期式バスの基本転送方式を示
すタイミングチャート図、図17は、従来のアクノリッ
ジ付き共通クロック同期式バスの基本転送方式を示すタ
イミングチャート、図18は、本発明のバスをLSIの
内部バスに適用した場合のシステム構成例を示すブロッ
ク図である。
バスに接続されるモジュール、101はデータと共にス
レーブに対して転送する送信クロック生成部、102は
送信のタイミングや送信バッファを制御する送信制御
部、103はデータ送信用の最終段バッファ、104は
データ受信用の初段バッファ、105は送信用データバ
ッファ(コマンド/アドレス/データを含む)、106
は受信用データバッファ(コマンド/アドレス/データ
を含む)、107はデータ受信時のコマンド/アドレス
デコーダ、108は受信データバッファ等を制御する受
信制御部(受信データのパリティチェックなどのエラー
チェックも含む)、109、110、111は双方向入
出力バッファ、112は送信データ出力のタイミングを
制御するクロック信号線、113は受信データ用のラッ
チクロック信号線、114は送信データ(コマンド/ア
ドレスも含む)の経路、115は、受信データ(コマン
ド/アドレスも含む)の経路、116、117、118
は制御信号線である。図2において、201は、本実施
例のシステムバスのバス使用権を調停するバスアービ
タ、202はバスアービタを内蔵したモジュール0のシ
ステムバスインタフェース部、203は、転送元のマス
タモジュールがデータと共に転送先のスレーブモジュー
ルに送信するシステムバスのソースクロック信号線、2
04は、システムバスの多重化されたコマンド/アドレ
ス/データ線、205は、システムバスのアクノリッジ
系信号線(アクノリッジ、リトライ要求、エラー)、2
06は、バスマスタがバス権放棄を予告するラストサイ
クル信号線、207は、モジュール1からバスアービタ
に対するバス使用権要求信号(BREQ1−N)、20
8は、バスアービタからモジュール1に対するバス使用
権許可信号(BGNT1−N)、209は、モジュール
2からバスアービタに対するバス使用権要求信号(BR
EQ2−N)、210は、バスアービタからモジュール
2に対するバス使用権許可信号(BGNT2−N)、2
11は、モジュール3からバスアービタに対するバス使
用権要求信号(BREQ3−N)、212は、バスアー
ビタからモジュール3に対するバス使用権許可信号(B
GNT3−N)、213は、モジュール0から内蔵バス
アービタに対するバス使用権要求信号(BREQ0−
N)、214は、内蔵バスアービタからモジュール0に
対するバス使用権許可信号(BGNT0−N)である。
図7において、700から703は、4データサイクル
をひとかたまりとする基本転送ブロックで、700は、
コマンド/アドレスフェースの基本転送ブロック、70
1から703は、データフェーズの基本転送ブロック、
704から707は、転送を受信したスレーブモジュー
ルから出力されるアクノリッジ信号のタイミングであ
る。図8において、800から803は4データサイク
ルをひとかたまりとする基本転送ブロックで、800
は、コマンド/アドレスフェースの基本転送ブロック、
701から703は、データフェーズの基本転送ブロッ
ク、804、805、807は転送を受信したスレーブ
モジュールから出力されるアクノリッジ信号のタイミン
グ、806は、転送を受信したスレーブモジュールから
出力されるリトライ要求信号のタイミングである。図9
において、900から904は、基本転送ブロックであ
る。図10において、1000、1001、1002は
それぞれ異なるバスマスタから出力された転送を示し、
1002、1003、1004はそれぞれのソースクロ
ック、1005、1006、1007はそれぞれのデー
タ転送サイクル、1008、1010は誰も転送を行な
っていないためソースクロックが出ていない期間、10
09、1011はアービトレーションの期間である。図
11において、1は、プロセッサ、2は、メインメモ
リ、3は、プロセッサバス、4は、バスアダプタ、5
は、本発明のシステムバス、6、7、8は、システムバ
ス上のモジュール、9は、表示系IO装置、10は、フ
ァイル系IO装置である。図12において、11は、メ
モリバスである。図13において、1300は、各モジ
ュールに共通なシステムクロックを分配するクロックジ
ェネレータ、1301、1302、1303は、バス上
のモジュールで、1301は、データの転送元であるマ
スタモジュール、1303は、データの転送先であるス
レーブモジュール、1304は、データ線である。
ータの転送元であるマスタモジュールの出力ピンで観測
したシステムクロックと出力データのタイミング関係、
1402と1403は、データの転送先であるスレーブ
モジュールの入力ピンで観測したシステムクロックと入
力データのタイミング関係である。
るマスタモジュールが転送先であるスレーブモジュール
に送信するソースクロック用の信号線である。図16に
おいて、1600と1601は、データの転送元である
マスタモジュールの出力ピンで観測したソースクロック
と出力データのタイミング関係、1602と1603
は、データの転送先であるスレーブモジュールの入力ピ
ンで観測したソースクロックと入力データのタイミング
関係である。図17において、1700は、バス上のモ
ジュールに共通なシステムクロック、1701は、転送
データタイミング、1702は、アクノリッジ信号タイ
ミングである。図18において、1800は、周辺機能
モジュールを共に1チップに集積化したプロセッサ、1
801は、CPUコア、1802は、プロセッサの外部
バスおよび内部システムバスを制御するバスインタフェ
ース、1803は、プロセッサ1800内部の周辺機能
ジュール用内部システムバス、1804、1805、1
806は、プロセッサ1800に内蔵される周辺機能モ
ジュールである。
例では、本発明のバスプロトコルを図11もしくは図1
2のような情報処理装置のシステムバスへの適用した。
システムバスの信号線は、図2に示すように、ソースク
ロック信号線1本(203)、多重化されたコマンド/
アドレス/データ線9本(204)、アクノリッジ系信
号線(205)、バスマスタがバス権放棄を予告するラ
ストサイクル信号線(206)である。CAD[0−8]
は、1バイトのデータと1本のパリティである。基本転
送タイミングを、図5および図6に示す。図5はリード
オペレーション、図6はライトオペレーションである。
リードライト共に、4サイクルのコマンド/アドレスフ
ェーズから始まる。コマンド/アドレスフェーズの最初
のサイクルがコマンドサイクルで、その内訳は図4に示
す。コマンドサイクル中のCAD[4−7]はリザーブビ
ットとなっている。それに続くコマンド/アドレスフェ
ーズの3サイクルがアドレスサイクルで24ビットのア
ドレスを有する。図5のように、リードオペレーション
は、スプリット転送プロトコルになっており、リードし
たモジュールはコマンド/アドレスフェーズが終了した
時点でバス権を放棄し、リードされたモジュールはデー
タが準備できた時点でバス権を獲得し、マスタに対しデ
ータサイクルを起動する。一方、ライトに関しては、転
送元のバスマスタモジュールが、コマンド/アドレスフ
ェーズに続いて、データサイクルを実行する。これらの
転送における、アクノリッジ系の信号の制御を図3に示
す。アクノリッジ系の信号は、それぞれのオペレーショ
ンのスレーブモジュールが、基本転送ブロックの期間中
にマスタに対してACK[0−2]を用いて伝達する。こ
こで、図3の(2)に示すように、ACK[1,2]はア
クノリッジデータ、ACK[0]はマスタ側がACK
[1,2]をラッチするためのソースクロック信号線であ
る。また、ACK[1,2]の意味を図3の(1)に示
す。リード転送のデータフェーズに他の転送が挿入され
た場合のタイミングチャート図を図7に、バスのライト
転送時にスレーブモジュール側からリトライ要求された
場合のタイミングチャート図を図8に示す。本バスで
は、基本転送ブロックごとにアクノリッジ系の制御を行
なっていることに加え、1つのモジュールがバスを占有
しすぎないように、基本転送ブロックごとにアービトレ
ーションができるようになっている。
動作周波数を有するモジュールが混在する可能性がある
ため、基本転送ブロックが4サイクルで固定になってい
ても、その時間は各バスマスタによって異なる。このた
め、図9に示すようにバス権放棄予告信号であるラスト
サイクル(LC)を設けている。これにより、基本転送
ブロック単位でバスのアービトレーションが可能とな
り、緊急度の高い転送を優先することができ、マルチメ
ディアデータの扱いにも適するように考慮している。最
後に、各モジュール共通のバスインタフェース部の内部
構造を図1に示す。
ソースクロック信号を用いて、アクノリッジ系信号の伝
達もソースクロック同期方式で転送するため、マスタ側
がスレーブ側からのアクノリッジ系の信号を取り損なう
ことがなくなり、ソースクロック同期方式バスの信頼性
およびデータ効率を向上することができる。さらに、纏
まったサイクル数の基本転送ブロックごとのアクノリッ
ジ信号とするため、異なる動作周波数を有するモジュー
ルが混在しても制御が可能となる。また、図10に示す
ように、転送が行われていない期間は、バスのクロック
が完全に停止するので、システム全体の低消費電力化に
役立つ。
情報処理装置のシステムバスへの適用を説明してきた
が、本方式はLSIの内部バスに適用してもその効果を
発揮する。図18にその適用例を示す。プロセッサ上に
共に集積化されるモジュールには、プロセッサとは異な
る周波数を有する各種インタフェースである可能性があ
るため、異なるクロック周波数のモジュールが混在でき
るソースクロック同期方式バスは有効である。
用ソースクロック信号を用いて、アクノリッジ系信号の
伝達もソースクロック同期方式で転送するため、マスタ
側がスレーブ側からのアクノリッジ系の信号を取り損な
うことがなくなり、ソースクロック同期方式バスの信頼
性およびデータ効率を向上することができるという効果
がある。さらに、纏まったサイクル数の基本転送ブロッ
クごとのアクノリッジ信号とするため、異なる動作周波
数を有するモジュールが混在しても制御が可能となる。
また、転送が行われていない期間は、バスのクロックが
完全に停止するので、システム全体の低消費電力化に役
立つという効果がある。
有するバスインタフェース部の内部構造を示すブロック
図である。
ロック図である。
系信号線の意味の一覧表、(2)はアクノリッジ系信号
の出力タイミング図である。
ス/データバスのコマンド出力時のコマンド一覧表であ
る。
る。
る。
された場合のタイミングチャート図である。
からリトライ要求された場合のタイミングチャート図で
ある。
ービトレーションの詳細を示すタイミングチャート図で
ある。
を示すタイミングチャート図である。
例の構成図である。
例の構成図である。
式を示す構成図である。
式を示すタイミングチャート図である。
示す構成図である。
示すタイミングチャート図である。
バスの基本転送方式を示すタイミングチャートである。
場合のシステム構成例を示すブロック図である。
ロセッサバス、4…バスアダプタ、5…システムバス、
6、7、8…バス上のモジュール、9…表示系IO装
置、10…ファイル系IO装置、11…メモリバス、1
00…システムバスに接続されるモジュール、101…
送信クロック生成部、102…送信制御部、103…デ
ータ送信用最終段バッファ、104…データ受信用初段
バッファ、105…送信用データバッファ、106…受
信用データバッファ、107…コマンド/アドレスデコ
ーダ、108…受信制御部、109、110、111…
双方向入出力バッファ、112…送信データ出力のタイ
ミングクロック信号線、113…受信データラッチクロ
ック信号線、114…送信データの経路、115…受信
データの経路、116、117、118…制御信号線、
201…バスアービタ、202…システムバスインタフ
ェース部、203…ソースクロック信号線、204…多
重化されたコマンド/アドレス/データ線、205…ア
クノリッジ系信号線、206…バス権放棄予告信号線、
207…バス使用権要求信号(BREQ1−N)、20
8…バス使用権許可信号(BGNT1−N)、209…
バス使用権要求信号(BREQ2−N)、210…バス
使用権許可信号(BGNT2−N)、211…バス使用
権要求信号(BREQ3−N)、212…バス使用権許
可信号(BGNT3−N)、213…バス使用権要求信
号(BREQ0−N)、214…バス使用権許可信号
(BGNT0−N)、700〜703…基本転送ブロッ
ク、704〜707…アクノリッジ信号のタイミング、
800〜803…基本転送ブロック、804、805、
807…アクノリッジ信号のタイミング、806…リト
ライ要求信号のタイミング、900〜904…基本転送
ブロック、1000、1001、1002…異なるバス
マスタから出力された転送、1002、1003、10
04…ソースクロック、1005、1006、1007
…データ転送サイクル、1008、1010…ソースク
ロックが出ていない期間、1009、1011…アービ
トレーションの期間、1300…クロックジェネレー
タ、1301…マスタモジュール、1303…スレーブ
モジュール、1304…、1400、1401…マスタ
モジュールの出力ピンで観測したシステムクロックと出
力データのタイミング関係、402、1403…スレー
ブモジュールの入力ピンで観測したシステムクロックと
入力データのタイミング、1500…転送元であるマス
タモジュールが転送先であるスレーブモジュールに送信
するソースクロック用の信号線、1600、1601…
マスタモジュールの出力ピンで観測したソースクロック
と出力データのタイミング関係、1602、1603…
スレーブモジュールの入力ピンで観測したソースクロッ
クと入力データのタイミング関係、1700…システム
クロック、1701…転送データタイミング、1702
…アクノリッジ信号タイミング、1801…CPUコ
ア、1802…バスインタフェース、1803…内部シ
ステムバス、1804、1805、1806…周辺機能
モジュール。
Claims (5)
- 【請求項1】複数のモジュールを有し、転送元であるバ
ス権を獲得したマスタモジュールが転送先のスレーブモ
ジュールのラッチクロックをデータと共に送信するソー
スクロック同期方式のバスを備える情報処理装置におい
て、 当該転送が正しく行われたことを示すアクノリッジ報告
を該スレーブモジュールから該マスタモジュールに対し
て前記ソースクロック同期方式を用いて伝達する手段を
有することを特徴とする情報処理装置。 - 【請求項2】複数のモジュールを有し、転送元であるバ
ス権を獲得したマスタモジュールが転送先のスレーブモ
ジュールのラッチクロックをデータと共に送信するソー
スクロック同期方式のバスを備える情報処理装置におい
て、 該スレーブモジュールが当該転送を受け付けられない状
態にあるため後に再実行することを求めるリトライ要求
を該スレーブモジュールから該マスタモジュールに対し
て前記ソースクロック同期方式を用いて伝達する手段を
有することを特徴とする情報処理装置。 - 【請求項3】複数のモジュールを有し、転送元であるバ
ス権を獲得したマスタモジュールが転送先のスレーブモ
ジュールのラッチクロックをデータと共に送信するソー
スクロック同期方式のバスを備える情報処理装置におい
て、 当該転送が正しく行われなかったことを示すエラー報告
を該スレーブモジュールから該マスタモジュールに対し
て前記ソースクロック同期方式を用いて伝達する手段を
有することを特徴とする情報処理装置。 - 【請求項4】情報処理装置であって、転送元であるマス
タモジュールと、転送先であるスレーブモジュールと、
前記スレーブモジュールがラッチクロックとして用いる
前記マスタモジュールのソースクロックをデータと共に
前記スレーブモジュールに転送するソースクロック同期
方式のバスと、前記バスを用いて前記スレーブモジュー
ルから前記マスタモジュールへアクノレジ系のプロトコ
ルに基づく信号を転送する手段を有することを特徴とす
る情報処理装置。 - 【請求項5】情報処理装置における信号転送方法であっ
て、 転送元であるマスタモジュールは、データと共に転送先
であるスレーブモジュールがラッチクロックとして用い
るソースクロックとをソースクロック同期方式のバスを
介して転送する工程と、前記マスタモジュールから前記
データと前記ラッチクロックを転送された前記スレーブ
モジュールは、アクノレッジ系のプロトコルに基づく信
号を前記スレーブモジュールのソースクロックと共に前
記マスタモジュールに対して前記バスを介して転送する
工程とを有することを特徴とする信号転送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000269876A JP2001117866A (ja) | 1998-09-04 | 2000-09-01 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000269876A JP2001117866A (ja) | 1998-09-04 | 2000-09-01 | 情報処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25071098A Division JP3592547B2 (ja) | 1998-09-04 | 1998-09-04 | 情報処理装置および信号転送方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001117866A true JP2001117866A (ja) | 2001-04-27 |
Family
ID=18756412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000269876A Pending JP2001117866A (ja) | 1998-09-04 | 2000-09-01 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001117866A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008122374A (ja) * | 2006-11-01 | 2008-05-29 | Avago Technologies General Ip (Singapore) Private Ltd | シリアライザ/デシリアライザ・バスコントローラ・インターフェース |
-
2000
- 2000-09-01 JP JP2000269876A patent/JP2001117866A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008122374A (ja) * | 2006-11-01 | 2008-05-29 | Avago Technologies General Ip (Singapore) Private Ltd | シリアライザ/デシリアライザ・バスコントローラ・インターフェース |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4008987B2 (ja) | バス通信システム及びバス調停方法並びにデータ転送方法 | |
US7725638B2 (en) | Application processor circuit incorporating both SD host and slave functions and electronic device including same | |
CN1104688C (zh) | Pci到isa中断协议转换器及选择机制 | |
US5119480A (en) | Bus master interface circuit with transparent preemption of a data transfer operation | |
JP3592547B2 (ja) | 情報処理装置および信号転送方法 | |
US6301632B1 (en) | Direct memory access system and method to bridge PCI bus protocols and hitachi SH4 protocols | |
JPH10293744A (ja) | Pciバス・システム | |
JPH0954746A (ja) | コンピュータシステム | |
US6665807B1 (en) | Information processing apparatus | |
US6052754A (en) | Centrally controlled interface scheme for promoting design reusable circuit blocks | |
US20030188071A1 (en) | On-chip high speed data interface | |
JP2963426B2 (ja) | バスブリッジ装置及びトランザクションフォワード方法 | |
US6463494B1 (en) | Method and system for implementing control signals on a low pin count bus | |
US20020078282A1 (en) | Target directed completion for bus transactions | |
US5937206A (en) | System for converting states of DMA requests into first serial information and transmitting information to first bus whenever a state change of a request | |
JP2001117866A (ja) | 情報処理装置 | |
JPH08314854A (ja) | データ転送システムおよびこれに関連する装置 | |
JPH07200432A (ja) | データ通信方法及びシステム連結装置 | |
US5590130A (en) | Bus protocol using separate clocks for arbitration and data transfer | |
JP2001051748A (ja) | 情報処理装置 | |
US6378019B1 (en) | Method and system for interfacing a plurality of peripheral devices in a slave group interface device to a bus and a slave group interface device | |
JPH0981504A (ja) | コンピュータシステム | |
US20050216646A1 (en) | Arbitration method of a bus bridge | |
KR101276837B1 (ko) | 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간의 통신을 지원하기 위한 장치 | |
JP3460640B2 (ja) | バス変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040706 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |